WO2013034779A1 - Dispositif de conversion d'impulsions de courant en impulsions de tension - Google Patents

Dispositif de conversion d'impulsions de courant en impulsions de tension Download PDF

Info

Publication number
WO2013034779A1
WO2013034779A1 PCT/EP2012/069585 EP2012069585W WO2013034779A1 WO 2013034779 A1 WO2013034779 A1 WO 2013034779A1 EP 2012069585 W EP2012069585 W EP 2012069585W WO 2013034779 A1 WO2013034779 A1 WO 2013034779A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
output
pulses
capacitor
current
Prior art date
Application number
PCT/EP2012/069585
Other languages
English (en)
Inventor
Jean-Pierre Rostaing
Patrice Ouvrier-Buffet
Original Assignee
Commissariat à l'énergie atomique et aux énergies alternatives
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat à l'énergie atomique et aux énergies alternatives filed Critical Commissariat à l'énergie atomique et aux énergies alternatives
Priority to EP12767000.8A priority Critical patent/EP2766990B1/fr
Priority to JP2014535009A priority patent/JP6100268B2/ja
Priority to US14/350,683 priority patent/US9297911B2/en
Priority to CN201280057073.3A priority patent/CN103947107B/zh
Publication of WO2013034779A1 publication Critical patent/WO2013034779A1/fr

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/24—Measuring radiation intensity with semiconductor detectors
    • G01T1/247—Detector read-out circuitry
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/17—Circuit arrangements not adapted to a particular type of detector
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01V—GEOPHYSICS; GRAVITATIONAL MEASUREMENTS; DETECTING MASSES OR OBJECTS; TAGS
    • G01V5/00—Prospecting or detecting by the use of ionising radiation, e.g. of natural or induced radioactivity
    • G01V5/20—Detecting prohibited goods, e.g. weapons, explosives, hazardous substances, contraband or smuggled objects
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M11/00—Power conversion systems not covered by the preceding groups
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/26—Time-delay networks
    • H03H11/265—Time-delay networks with adjustable delay
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters

Definitions

  • the invention relates to a device for converting current pulses into voltage pulses, which can be used in particular in a system for detecting ionizing electromagnetic radiation.
  • FIG. 1 A block diagram of an ionizing electromagnetic radiation detection system is shown in FIG. 1.
  • a system generally consists of a semiconductor detector 1 which receives ph incident photons, of a charge pre-amplifier 2 measuring the signal delivered by the detector 1, a processing electronics 3 which processes the signal delivered by the electronic circuit 2 and an analog-digital conversion circuit 4 which digitizes the signals delivered by the electronic system 3 in order to obtain the histogram of these signals.
  • the energy spectrum of the incident ph photons received may be obtained from this histogram.
  • An ionizing electromagnetic radiation detection system must have, on the one hand, a high energy resolution and on the other hand a high detection efficiency.
  • Semi-conductor detectors meet both criteria.
  • the benefits of using semi- Conductors for the detection of electromagnetic radiation are described in the patent application FR 2951037, filed in the name of the same applicant.
  • Semiconductor detectors when subjected to intense radiation, produce very many pulses per unit of time. For example, ionizing electromagnetic radiation detection systems that use semiconductor detectors must be equipped with a fast high count rate spectrometry system.
  • FIG. 2 illustrates such an assembly associated with the semiconductor detector 1.
  • the detector 1 comprises an element made of semi-conducting material M and a resistor R which connects the element M to a high voltage HT.
  • the current integrator circuit comprises a capacitor C1, an amplifier A1, a capacitor Cint and a resistor Rp.
  • the capacitor C1 is mounted on the inverting input of the amplifier A1 and the capacitance Cint and the resistor Rp are connected in parallel between the inverting input and the output of the amplifier A1.
  • a photon when a photon enters the semiconductor element M with sufficient energy, it can create carriers in the material.
  • the semiconductor element M then produces a detection current i (t) during the detection time photon ph. More specifically, a current pulse is generated for each ph photon absorbed having sufficient energy.
  • the charge preamplifier receives the current i (t) and produces in response the voltage Vout (t), given by:
  • Q is the amount of charge produced by the photon ph interacting with the semiconductor material.
  • the voltage Vout (t) At the output of the charge pre-amplifier, the voltage Vout (t), in the form of voltage pulses, is fugitive because the preamplifier discharges through the capacitance Cint. This voltage Vout (t) must therefore be quickly saved after the disappearance of the detection current i (t). At the same time, the relaxation of the charge pre-amplifier makes it possible to cope with high counting rates because the voltage at the output thereof is canceled out and, without relaxation, the preamplifier would be quickly saturated.
  • the voltage Vout (t) delivered by the electronic circuit 2 corresponds to the input voltage of the electronic processing circuit 3.
  • the patent application FR2951037 proposes a processing circuit 3 comprising a delay line Lr.
  • FIG. 1 A diagram of such an electronic circuit is illustrated in FIG. 1
  • the output Vout (t) of the charge pre-amplifier 2 is directly connected to an assembly consisting of a delay line Lr, an attenuator Att (gain less than 1), a subtractor D, and an amplifier ⁇ 2.
  • the output of the amplifier A2 is directly connected to the analog-to-digital conversion circuit 4.
  • the delay line Lr connected in series with the attenuator Att, has a first terminal connected to the output of the charge pre-amplifier and a second terminal connected to the negative input of the subtractor D.
  • the positive input of the subtractor D is directly connected to the output of the charge pre - amplifier.
  • the signal Vout (t) originating from the charge pre-amplifier is delayed by a delay ⁇ by the delay line.
  • the delay ⁇ is chosen greater than the rise time of the signal Vout (t) in order to have at the output of the subtractor, a pulse of the same amplitude as the input pulse, without altering the energy information.
  • FIG. 4 represents, as a function of time, the variation of the output voltage of the charge pre-amplifier vout (t), the output voltage of the voutlar delay line (t) and the output voltage of the amplifier A2. , E (t).
  • the subtractor D subtracts the delayed voltage Voutlar (t) at the voltage Vout (t).
  • the latter then delivers a voltage pulse E (t) whose height is proportional to the pulse produced at the detector terminals, that is to say to the energy transferred by the photon ph to the semiconductor material.
  • This voltage pulse E (t) is then digitized by an analog-digital converter 4.
  • the numerical values thus obtained are supplied to a computer programmed to identify the energy values greater than a predetermined energy threshold. Once the energy values have been identified, an algorithm calculates the corresponding energy values of the photons.
  • the device formed by the charge pre-amplifier 2 and the processing circuit 3 forms a device for converting current pulses into voltage pulses.
  • the counting rates can be greater than 10 million incident photons per second which necessitates the construction of a device for converting current pulses into suitable voltage pulses.
  • the delay lines Lr integrated in the current pulse converting devices into voltage pulses, such as charge transfer delay lines, are not adapted to such counting rates.
  • the implementation of such delay lines in a device for converting current pulses into voltage pulses requires the use of an attenuator Att as illustrated in FIG.
  • the attenuator Att has the function of compensating the pole of the charge pre-amplifier.
  • the amplitude of the signal vsub (t) has an offset for each current pulse received by the charge pre-amplifier 2.
  • This phenomenon is cumulative when the pulses are close together, especially for high counting rates.
  • the accumulation of offsets tends to saturate and thus paralyze the device for converting current pulses into voltage pulses, and thus the system for detecting ionizing electromagnetic radiation.
  • the delay lines, as presented in the patent application FR2951037, are therefore unsuitable for very high counting rates.
  • the object of the present invention is to propose a device for converting current pulses into voltage pulses that operates at a very high frequency.
  • a subsidiary object of the present invention is to provide a semiconductor electromagnetic radiation detector having a high count rate and high accuracy.
  • a device for converting current pulses into voltage pulses comprising:
  • an integrator circuit comprising a first capacitor and a first resistor placed in parallel between the output and the inverting input of an operational amplifier, said inverting input of said operational amplifier receiving said current pulses;
  • a delay line receiving said output of said integrator circuit and generating a delay
  • a subtractor circuit receiving on a positive terminal said output of the integrator circuit and on a negative terminal the output of said delay line;
  • said delay line comprises at least one memory cell, said memory cell comprising:
  • first and second switches in series between said input and said output of said delay line, said first switch being connected to said output of said integrator circuit and said second switch being connected to said negative terminal of said subtracter circuit;
  • the product between said first resistance and said first capacitance being equal to the product between said second resistance and said second capacitance.
  • This device further comprises logic means able to send to each of the memory cells successively, a first signal to the first switch to turn it on and a second signal to the second switch to turn it on, the second signal being temporally offset. of the first signal and the time offset being defined according to the selected delay.
  • the second reference potential is equal to the continuous potential of said inverting input of said operational amplifier.
  • the delay is chosen greater than the rise time of the signal at the output of the integrator circuit.
  • This device for converting current pulses into voltage pulses is integrable in a specific integrated circuit (ASIC).
  • ASIC specific integrated circuit
  • the device is made in a CMOS technology.
  • 1 / invention further relates to a system for detecting ionizing electromagnetic radiation, characterized in that it comprises an ionizing electromagnetic radiation detector adapted to receive incident photons and to output current pulses, a device for converting voltage pulse current pulses according to any one of the preceding claims connected to the output of said detector, and a converter digital analog output of said device for converting current pulses into voltage pulses.
  • the ionizing electromagnetic radiation detector may be a semi-conductor detector.
  • the ionizing electromagnetic radiation detection system according to the invention can be used for the detection of explosives in luggage.
  • FIG. 1 illustrates a block diagram of a system for detecting common ionizing electromagnetic radiation of the state of the art
  • Figure 2 illustrates the mounting of a charge preamplifier associated with a radiation detector in the ionizing electromagnetic radiation detection system of Figure 1;
  • FIG. 3 illustrates a diagram of an electronic processing circuit in the detection system of FIG. 1;
  • FIG. 4 represents the variation as a function of time of the output voltage of the charge pre-amplifier of FIG. 2 and that at the output of the processing circuit of FIG. 3;
  • FIG. 5A illustrates a diagram of the device for converting current pulses into voltage pulses according to a first embodiment of the invention
  • FIG. 5B illustrates a diagram of the device for converting current pulses into voltage pulses according to a second embodiment of the invention
  • Fig. 6A illustrates a block diagram of the switched capacitor analog delay line integrated in the conversion device of Fig. 5A;
  • Fig. 6B illustrates a block diagram of the switched capacitor analog delay line integrated in the conversion device of Fig. 5B;
  • FIG. 7 illustrates the signals obtained at the output of two devices for converting current pulses into voltage pulses according to FIG. 5A;
  • FIG. 8 illustrates a timing diagram of the control signals of the pulse conversion device according to FIG. 5A
  • Figure 9 illustrates a block diagram of an ionizing electromagnetic radiation detection system using the pulse conversion device of Figure 5A.
  • FIG. 5A illustrates a diagram of the device for converting current pulses into pulses of voltage according to a first embodiment of the invention.
  • the device comprises a charge preamplifier 2 and a processing electronics 3.
  • the device of FIG. 5A comprises a charge pre-amplifier 2 mounted as an integrator.
  • the current integrator circuit comprises a capacitor C1, an amplifier A1, a capacitor Cint and a resistor R.
  • the capacitor C1 is mounted on the inverting input of the amplifier A1 and the capacitance Cint and the resistor Rp are connected in parallel between the inverting input and the output of the amplifier A1.
  • the charge pre-amplifier 2 In response to a current pulse i (t), the charge pre-amplifier 2 produces a voltage pulse Vout (t).
  • the output of the charge preamplifier 2 is directly connected to an assembly consisting of a delay line DL, subtraction means D, and an amplifier A2.
  • the delay line DL has a first terminal connected to the output of the charge pre-amplifier 2 and a second terminal connected to the negative input of the subtraction means D.
  • the positive input of the subtraction means D is directly connected to the output of the 2.
  • the subtraction means D may for example be made in the form of a differential amplifier, in a manner known per se.
  • the device according to the invention is characterized in that it comprises a controlled loss delay line DL, realized by means of N switched capacitors, with N ⁇ 1, and N resistive elements connected in parallel.
  • N capabilities, switched so sequential and cyclic, constitute a memory of N successive samples of the signal.
  • the device is auto-adaptive in the sense that it automatically adapts to the delay of the line used thanks to the presence of the resistive elements.
  • Fig. 5B illustrates a diagram of the device for converting current pulses into voltage pulses according to a second embodiment of the invention. Elements bearing the same reference signs as in FIG. 5A are identical to those described above.
  • the pulse conversion device of FIG. 5B differs from that of FIG. 5A in that it comprises a delay line DLD integrating subtraction means, as explained below with reference to FIG. 6B.
  • the output S of the delay line DLD is connected directly to the input of the amplifier A2.
  • the delay line DLD is loss-controlled and is realized by means of N switched capacitors, with N ⁇ 1, and N resistive elements connected in parallel, the N capacitors, switched sequential and cyclic, again constituting a memory of N successive samples of the signal.
  • Fig. 6A gives a block diagram of an embodiment of the delay line DL used in Fig. 5A.
  • the delay line DL is produced by the paralleling N stages each comprising an elementary memory cell.
  • the delay line DL receives as input the signal Vout (t) from the charge pre-amplifier 2 and produces a delayed signal Voutlar (t).
  • Each elementary memory cell consists of a first switch la, 2a, ... Na and a second switch lb, 2b, ... Nb in series between the input and the output of the delay line, of a capacitor Ce placed between the common node of the two switches and a first reference potential Vrefl.
  • a resistor Re is placed between the common node of the two switches and a second reference potential Vref2. This produces a Switched Capacitated Analogue Delay Line (LARACC).
  • LARACC Switched Capacitated Analogue Delay Line
  • the delay of the line is essentially given by the difference between the switching times of the switches 1a and 1b, 2a and 2b,..., Na and Nb.
  • the write switches la, 2a,... Na connected to the output of the integrator circuit 2 and the read switches lb, 2b,... Nb connected to a first input of the subtractor D.
  • the memory cells are identical. Thus, the value of the resistor and the value of the capacitance are the same for each of the memory cells.
  • the resistor Re acts as a discharge element of the capacitance Ce. Re is chosen so that the time constant Re.Ce is the same as Rp.Cint, in other words the speed of discharge of the capacity It is the same as the speed discharge of the capacity Cint. Therefore, the pole of the charge pre-amplifier 2 is compensated and the conversion device automatically adapts to the delay whatever the chosen delay, as long as it is greater than the rise time of the signal Vout (t). The presence of an attenuator in the delay loop is therefore no longer necessary.
  • the resistor Re is placed between the node common to the capacitor Ce and the read switch. In addition, it is connected to a second reference potential Vref2. Resistor Re is provided to compensate, simply and effectively, the pole of the charge pre-amplifier.
  • the memory cell When the write switch of the memory cell is closed, the memory cell receives the voltage Vout (t). The capacity This is charging.
  • the capacitance Ce Upon opening the write switch of the memory cell, i.e., at the instant of sampling, the capacitance Ce begins to discharge through Re.
  • the components Rp and Re on the one hand and Cint and Ce on the other hand will be paired in order to overcome technological and environmental variations.
  • the potential Vref2 is set to the same DC potential as the inverting input of the charge preamplifier 2.
  • the Re electrode which is not connected. at the node common to the capacitance Ce and the reading switch, to an operational amplifier looped on itself.
  • Fig. 6B is a block diagram of an embodiment of the DLD delay line used in FIG. 5B.
  • the delay line DLD is produced by placing N> 1 stages in parallel, each comprising an elementary memory cell.
  • each elementary memory cell comprises a capacitor Ce, connected in parallel with a resistor Re, between a first common node B1 and a second common node B2.
  • Each memory cell is further equipped with a write switch and a read switch. The write switches of the different cells are indicated by, 2c, ... Ne and the read switches are indicated by ld, 2d, Nd.
  • the first common node (B1) is connected, on the one hand, to a write switch (the, ..., Ne) and, on the other hand, to a read switch (ld,. .., Nd).
  • the second common node (B2) of the cell is connected to the output of the charge pre-amplifier 2.
  • the write switch connects, when passing, the first node common to ground.
  • the read switch meanwhile, connects, when passing, the first common node Bl to the output S of the delay line.
  • the second common nodes B2 of the various elementary cells are all directly connected to the output of the charge pre-amplifier 2, whereas the first common nodes of the different elementary cells are connected, through their respective read switches, to the output S of the DLD delay line.
  • the write switch is turned on and the read switch is put into a high impedance state.
  • the capacitance Ce is then charged to a voltage V out (ti) where ti is the end of the writing step.
  • V c (t) the remaining voltage between the capacitance terminals, the voltage on the second common terminal is equal to o ut (t) - V c (t), that is, to the discharge loss close to V out (t) - V out (ti), where V out (t) is the instantaneous voltage at the output of the charge pre-amplifier.
  • the read switch is turned on while the write switch remains in high impedance.
  • the voltage on the output S is then equal to V out (t 2 ) - V out (t i) where t 2 is the reading instant.
  • the particular assembly of the memory cell makes it possible here to directly obtain the voltage difference V or t (t 2 ) - V out (t i) at the reading step, the passage of the write switch in high impedance ensuring the subtraction from the stored voltage out (ti) to the input voltage V out (t).
  • FIG. 7 illustrates the signals obtained at the output of two devices for converting current pulses into voltage pulses according to FIG. 5A.
  • the first current pulse converting device In response to a pulse i (t), the first current pulse converting device generates a signal vsubl (t) and the second current pulse converting device generates a signal vsub2 (t ).
  • Another advantage of the design of the delay line DL, as illustrated in FIG. 5A, is to avoid a degradation of the signal since there is no charge transfer between the memory cells, contrary to the principle of operation of technologies used in the prior art, such as BBD (Acronym of bucket-brigade device) delay lines.
  • BBD Acronym of bucket-brigade device
  • the delay line DL according to the invention is therefore a loss - controlled delay line adaptable in a device for converting current pulses into voltage pulses in which the frequency of appearance of the current pulses is very high.
  • the signal will be oversampled to increase the signal-to-noise ratio.
  • the basic principle behind the operation of the delay line DL is that the sampling of the delayed signal is obtained by reading the signal behind the writing.
  • Each period ⁇ 1, ⁇ 2, ..., ⁇ is non-overlapping with the previous and subsequent periods in order to avoid any conflict between the memory cells.
  • Reading follows exactly the same process as writing.
  • the reading is done with the discharge of the capacitance Ce of the first memory cell during a period 61 'during which the read switch lb is conducting and the other write switches open, with the discharge of the capacitance Ce of the second memory cell during a period ⁇ 2 'during which the read switch 2b is on and the other read switches open and so on until the Nth capacity.
  • the cycle is then complete and starts again with the capacity 1.
  • Each period ⁇ ', ⁇ 2', ... ⁇ ' is non-overlapping with the previous and subsequent periods in order to avoid any conflict between the memory cells.
  • the period during which the read switch is conducting is shifted temporarily, by a time offset noted x, by the period during which the write switch is on.
  • the read switches are therefore switched sequentially after the write switches.
  • a sequencer generates 2 non-overlapping phases of duration Tek Each control phase is delayed by the previous one by a delay equal to Tek
  • the delay Tek comes from a frequency clock fck, such as for example a quartz clock.
  • the counter is, for example, an n-bit binary counter associated with a decoder n towards 2 n .
  • time offset x may be between 1 and N periods.
  • the counter is advantageously synchronous since the system according to the invention is intended for operation at a high frequency.
  • the sequencer consists of a counter connected to a time base, a decoder at the output of the counter and RS flip-flops at the output of the decoder.
  • the RS flip-flops ensure the non-recovery of the 2 n phases.
  • This line comprises 4 write switches 1a, 2a, 3a, 4a and 4 read switches lb, 2b, 3b, 4b.
  • the timing diagrams shown in FIG. 8 represent the evolution of the read and write switches as a function of a conversion cycle.
  • the period ⁇ 1 during which the write switch is passing is equal to Tek.
  • the beginning of the period ⁇ 1 corresponds to the rising edge of the first clock phase ⁇ and the end of the period ⁇ 1 corresponds to the falling edge of the first clock phase 1 .
  • This principle is valid for the other 3 elementary cells.
  • the period 91 'during which the reading switch lb is passing is equal to Tek and the beginning of the period ⁇ ' corresponds to the rising edge of the first clock phase ⁇ shifted by 3 periods in this example .
  • the end of the period ⁇ ' corresponds to the falling edge of the first clock phase ⁇ shifted by 3 periods. This principle is valid for the other 3 elementary cells.
  • the value of the time shift x can be obtained by a switching of the clock phases by delay on read switches.
  • the value of x is therefore dependent on the frequency fck of the clock as well as the selected switch.
  • the switching of the clock phases is carried out by means of a switching circuit.
  • this switching circuit is controllable in order to vary the value of the shift x.
  • the sequencer, the clock and the switching circuit constitute the logical control means of the conversion device according to the invention.
  • the delay ⁇ generated by the delay line DL corresponds to the addition of a fixed propagation delay of about 5ns +/- 1ns and the time shift x between the writing and reading of the delay line DL.
  • the delay is therefore defined by the following formula:
  • the delay can be adjusted by changing the clock frequency fck and / or the control of the switching circuit.
  • the delay ⁇ is necessarily greater than the rise time of the signal Vout (t) in order to have at the output of the subtractor, a pulse of the same amplitude as the input pulse, without alteration of the energy information.
  • the conversion device as illustrated in FIG. 5A (or FIG. 5B) can be made in discrete electronics with commercial components.
  • a continuous time filter may be disposed at the output of the delay line DL (or DLD).
  • This continuous-time filter for example of the Butterworth or Chebychev type, makes it possible to further reduce the switching noise.
  • the device according to the invention is integrable into microelectronics and the device is suitable for microelectronic integration in a CMOS technology which has the advantage of being inexpensive and makes it possible to obtain devices with remarkable performance. , especially in terms of power consumption.
  • the switches are preferably MOSFET transistors and in this case, the increase of the capacitance value Ce makes it possible to reduce the noise in kT / C.
  • CMOS technology 0.35 ⁇ the device is then integrable into a specific circuit or ASIC (acronym for "Application Specifies Integrated Circuit").
  • ASIC application Specifies Integrated Circuit
  • the device can then meet the following constraints:
  • the logic means which make it possible to control the switching of the switches are imolently implemented in the ASIC.
  • the horloae is external to the ASIC circuit on which is implanted the device for converting current pulses into voltage pulses.
  • the delay line DL is composed of 16 capacitors and a 4-bit synchronous counter driven by a clock of period T.
  • the configuration of the switching circuit allows, with the selected values, to obtain delays ranging from 25ns to 50ns with a clock period of 5ns.
  • the conversion device thus produced makes it possible to obtain delays ranging from 45 ns to 95 ns. It is possible to produce much longer delays by increasing the clock period and / or by changing the configuration of the switching device.
  • the device is adapted to 1 microelectronic integration where its size 400x600 / m 2 in a current CMOS technology 0, 35 ⁇ is consistent with that of other functions.
  • the conversion device described above is integrated into a system for detecting ionizing electromagnetic radiation.
  • FIG. 9 illustrates a block diagram of the system for detecting ionizing electromagnetic radiation according to one embodiment of the invention.
  • the system comprises a semiconductor detector 910.
  • the detector 910 comprises an element made of semi-conducting material M, such as, for example, a CdZnTe detector, or CdTe: C1, or CdTe: In, and a resistor R which connects the element M to a high voltage HT.
  • the output of the semi-conductor detector 910 is connected to a current pulse converting device. voltage pulses 900 as described in connection with FIG. 5A.
  • An analog to digital converter 940 is connected to the output of the current pulse converting device in voltage pulses 900 and receives the voltage pulses E (t).
  • the analog-to-digital converter 940 and the counter of the conversion device 900 are synchronized by the same clock.
  • the sampling of the signals at the 940 analog-to-digital converter is therefore facilitated.
  • the system for detecting ionizing electromagnetic radiation will find application in particular to the measurement by spectrometry of any ionizing radiation, and especially X-ray radiation or gamma ray, especially in cases where said radiation is intense.
  • this device can thus be used for the detection of explosives in luggage.
  • this device can be applied in the nuclear field, such as measuring the waste or fuel activity.

Landscapes

  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Molecular Biology (AREA)
  • Health & Medical Sciences (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Geophysics (AREA)
  • Measurement Of Radiation (AREA)
  • Analogue/Digital Conversion (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Amplifiers (AREA)

Abstract

L' objet de la présente invention est un dispositif électronique permettant de façon simple et efficace, de mesurer, à partir des impulsions de courant issues d' un détecteur de rayonnements électromagnétiques ionisants, l' énergie des photons incidents dans un temps très court et avec un taux de comptage très élevé et une grande précision. Ce but est atteint notamment par l' utilisation d' une ligne à retard analogique à capacités commutées à perte contrôlée (DL, DLD) ) en sortie du préamplificateur de charges (2).

Description

DISPOSITIF DE CONVERSION D'IMPULSIONS DE COURANT EN IMPULSIONS DE TENSION.
DESCRIPTION DOMAINE TECHNIQUE
L' invention concerne un dispositif de conversion d' impulsions de courant en impulsions de tension, utilisable notamment dans un système de détection de rayonnements électromagnétiques ionisants.
ÉTAT DE LA TECHNIQUE ANTÉRIEURE
Un synoptique d' un système de détection de rayonnements électromagnétiques ionisants est représenté en figure 1. Un tel système est généralement constitué d' un détecteur à semi- conducteur 1 qui reçoit des photons incidents ph, d' un préamplificateur de charge 2 mesurant le signal délivré par le détecteur 1, d' une électronique de traitement 3 qui traite le signal délivré par le circuit électronique 2 et d' un circuit de conversion analogique -numérique 4 qui numérise les signaux délivrés par le système électronique 3 afin d'obtenir l'histogramme de ces signaux. Le spectre en énergie des photons ph incidents reçus peut-être obtenu à partir de cet histogramme.
Un système de détection de rayonnements électromagnétiques ionisants doit avoir, d'une part, une haute résolution en énergie et d' autre part une efficacité de détection élevée.
Les détecteurs à semi -conducteur répondent à ces deux critères. Les avantages de l'utilisation de semi- conducteurs pour la détection de rayonnements électromagnétiques sont décrits dans la demande de brevet FR 2951037, déposée au nom du même demandeur. Les détecteurs à semi-conducteur, lorsqu' ils sont soumis à un rayonnement intense, produisent de très nombreuses impulsions par unité de temps. Ainsi, les systèmes de détection de rayonnements électromagnétiques ionisants qui utilisent les détecteurs à semi-conducteur doivent être munis d' ne chaîne de spectrométrie rapide à fort taux de comptage.
On considère généralement qu' un taux de comptage est élevé au-delà de quelques 100 000 photons détectés par seconde (ou coups par seconde) .
Les préamplificateurs de charge faible bruit les plus performants sont ceux utilisant un intégrateur de courant. La figure 2 illustre un tel montage associé au détecteur à semi-conducteur 1.
Le détecteur 1 comprend un élément en matériau semi -conducteur M et une résistance R qui relie 1' élément M à une haute tension HT. Le circuit intégrateur de courant comprend une capacité Cl, un amplificateur Al, une capacité Cint et une résistance Rp . La capacité Cl est montée sur l'entrée inverseuse de l' amplificateur Al et la capacité Cint et la résistance Rp sont montées en parallèle entre l' entrée inverseuse et la sortie de l'amplificateur Al.
De manière schématique, lorsqu' un photon pénètre dans l' élément semi -conducteur M avec une énergie suffisante, il peut créer des porteurs dans le matériau. L' élément semi -conducteur M produit alors un courant de détection i(t) pendant le temps de détection du photon ph. Plus précisément, une impulsion de courant est générée pour chaque photon ph absorbé ayant une énergie suffisante.
Monté en sortie du détecteur 1, le préamplificateur de charge reçoit le courant i (t) et produit en réponse la tension Vout (t) , donnée par :
Vout(t) = -— . f i (t)dt = -Q/Cint
où Q est la quantité de charge produite par le photon ph interagissant avec le matériau semi-conducteur .
En sortie du préamplificateur de charge, la tension Vout(t), sous forme d'impulsions de tension, est fugitive car le préamplificateur se décharge au- travers de la capacité Cint . Cette tension Vout(t) doit donc être rapidement sauvegardée après la disparition du courant de détection i(t) . Parallèlement, la relaxation du préamplificateur de charge permet de faire face à de forts taux de comptage car la tension en sortie de celui-ci s' annule et, sans relaxation, le préamplificateur serait vite saturé.
La tension Vout (t) délivrée par le circuit électronique 2 correspond à la tension d' entrée du circuit électronique de traitement 3.
Pour pouvoir répondre aux forts taux de comptage, la demande de brevet FR2951037 propose un circuit de traitement 3 comprenant une ligne à retard Lr.
Un schéma d' un tel circuit électronique est illustré en figure 3.
La sortie Vout(t) du préamplificateur de charge 2 est directement reliée à un ensemble constitué d' une ligne à retard Lr, d' un atténuateur Att (gain inférieur à 1), d' un soustracteur D, et d' un amplificateur Ά2. La sortie de l' amplificateur A2 est directement reliée au circuit de conversion analogique -numérique 4. La ligne à retard Lr, montée en série avec l' atténuateur Att, a une première borne reliée à la sortie du préamplificateur de charge et une seconde borne reliée à l' entrée négative du soustracteur D. L' entrée positive du soustracteur D est directement reliée à la sortie du préamplificateur de charge.
Grâce à cet agencement, le signal Vout(t) issu du préamplificateur de charge est retardé d' un retard Δ par la ligne à retard. Le retard Δ est choisi supérieur au temps de montée du signal Vout(t) afin d' avoir en sortie du soustracteur, une impulsion de même amplitude que l' impulsion d' entrée, sans altération de l' information d' énergie.
La figure 4 représente en fonction du temps, la variation de la tension en sortie du préamplificateur de charge vout(t) , de la tension en sortie de la ligne à retard voutlar ( t) et de la tension en sortie de 1' amplificateur A2 , E(t) .
Le soustracteur D soustrait la tension Voutlar (t) retardée à la tension Vout(t) . Le signal vsub ( t ) = voutpa (t ) - voutlar (t) qui résulte de cette soustraction est ensuite amplifié par l' amplificateur A2. Celui-ci délivre alors une impulsion de tension E ( t ) dont la hauteur est proportionnelle à l' impulsion produite aux bornes du détecteur, c'est-à-dire à l' énergie cédée par le photon ph au matériau semi - conducteur . Cette impulsion de tension E(t) est ensuite numérisée par un convertisseur analogique-numérique 4. Les valeurs numériques ainsi obtenues sont fournies à un calculateur programmé pour identifier les valeurs d' énergie supérieures à un seuil d' énergie prédéterminée. Une fois les valeurs d'énergie identifiées, un algorithme calcule les valeurs correspondantes d'énergie des photons.
On comprend que le dispositif formé par le préamplificateur de charge 2 et le circuit de traitement 3 forme un dispositif de conversion d' impulsions de courant en impulsions de tension.
Avec l' utilisation de détecteurs à semiconducteur, les taux de comptage peuvent être supérieurs à 10 millions de photons incidents par seconde ce qui nécessite de construire un dispositif de conversion d' impulsions de courant en impulsions de tension adapté.
Or, les lignes à retard Lr, intégrées dans les dispositifs de conversion d' impulsions de courant en impulsions de tension, comme les lignes à retard à transfert de charge, ne sont pas adaptées à de tels taux de comptage .
Elles présentent en effet un faible rapport signal sur bruit ainsi qu' une forte sensibilité aux dispersions technologiques et à l'environnement.
D' autre part, l' implémentation de telles lignes à retard, dans un dispositif de conversion d' impulsions de courant en impulsions de tension, nécessite 1' utilisation d' un atténuateur Att comme illustré en figure 3. L' atténuateur Att a pour fonction de compenser le pôle du préamplificateur de charge.
En effet, lorsque le pôle du préamplificateur de charge 2 n' est pas compensé, l' amplitude du signal vsub(t) présente un offset pour chaque impulsion de courant reçue par le préamplificateur de charge 2.
Ce phénomène est cumulatif lorsque les impulsions sont rapprochées, en particulier pour de forts taux de comptage. L'accumulation des offsets tend à saturer et donc à paralyser le dispositif de conversion d' impulsions de courant en impulsions de tension, et donc le système de détection de rayonnements électromagnétiques ionisants.
Le pôle du préamplificateur de charge est compensé quand le gain de l' atténuateur Att vaut G = e—Â/RPCint . Compte tenu du calcul du terme exponentiel, ce gain, généralement compris entre 0,995 et 0,999, est difficile à régler et un tel atténuateur peut difficilement être réalisé en pratique. Les lignes à retard, telles que présentées dans la demande de brevet FR2951037, sont donc inadaptées pour de très forts taux de comptage.
L'objectif de la présente invention est de proposer un dispositif de conversion d' impulsions de courant en impulsions de tension qui fonctionne à très haute fréquence.
Un but subsidiaire de la présente invention est de proposer un détecteur de rayonnements électromagnétiques à semi- conducteur présentant un taux de comptage élevé et une grande précision. EXPOSÉ DE L ' INVENTION
Cet objectif est atteint par la présente invention qui est définie par un dispositif de conversion d' impulsions de courant en impulsions de tension comprenant :
un circuit intégrateur comprenant un premier condensateur et une première résistance placés en parallèle entre la sortie et l' entrée inverseuse d' un amplificateur opérationnel, ladite entrée inverseuse dudit l' amplificateur opérationnel recevant lesdites impulsions de courant ;
une ligne de retard recevant ladite sortie dudit circuit intégrateur et générant un retard ;
un circuit soustracteur recevant sur une borne positive ladite sortie du circuit intégrateur et sur une borne négative la sortie de ladite ligne de retard;
caractérisé en ce que ladite ligne de retard comprend au moins une cellule mémoire, ladite cellule mémoire comprenant :
- un premier et un second commutateurs en série entre ladite entrée et ladite sortie de ladite ligne de retard, ledit premier commutateur étant relié à ladite sortie dudit circuit intégrateur et ledit second commutateur étant relié à ladite borne négative dudit circuit soustracteur ;
un second condensateur placé entre le nœud commun des deux commutateurs et un premier potentiel de référence ; et
une seconde résistance placée entre le nœud commun dudit second condensateur (Ce) et dudit second commutateur, et placée à un second potentiel de référence ; et
le produit entre ladite première résistance et ladite première capacité étant égal au produit entre ladite seconde résistance et ladite seconde capacité.
Ce dispositif comprend en outre, des moyens logiques aptes à envoyer vers chacune des cellules mémoire successivement, un premier signal vers le premier commutateur pour le rendre passant et un second signal vers le second commutateur pour le rendre passant, le second signal étant en décalage temporel du premier signal et le décalage temporel étant défini en fonction du retard choisi.
Avantageusement, le second potentiel de référence est égal au potentiel continu de ladite entrée inverseuse dudit amplificateur opérationnel.
Le retard est choisi supérieur au temps de montée du signal en sortie du circuit intégrateur.
Ce dispositif de conversion d' impulsions de courant en impulsions de tension est intégrable dans un circuit intégré spécifique (ASIC) . Avantageusement, le dispositif est réalisé dans une technologie CMOS.
1/ invention concerne en outre un système de détection de rayonnements électromagnétiques ionisants, caractérisé en ce qu' il comporte un détecteur de rayonnements électromagnétiques ionisants adapté à recevoir des photons incidents et à émettre en sortie des impulsions de courant, un dispositif de conversion d' impulsions de courant en impulsions de tension selon 1' une quelconque des revendications précédentes relié à la sortie dudit détecteur, et un convertisseur numérique analogique en sortie dudit dispositif de conversion d' impulsions de courant en impulsions de tension .
Le détecteur de rayonnements électromagnétiques ionisants peut-être un détecteur à semi -conducteur.
Enfin, le système de détection de rayonnements électromagnétiques ionisants selon l' invention peut être utilisé pour la détection d' explosifs dans des bagages .
BRÈVE DESCRIPTION DES DESSINS
D' autres caractéristiques et avantages de 1' invention apparaîtront à la lecture d' un mode de réalisation préférentiel de l' invention fait en référence aux figures jointes parmi lesquelles :
la figure 1 illustre un synoptique d' un système de détection de rayonnements électromagnétiques ionisants commun de l' état de la technique ;
la figure 2 illustre le montage d' un préamplificateur de charge associé à un détecteur de rayonnement dans le système de détection de rayonnements électromagnétiques ionisants de la figure 1 ;
la figure 3 illustre un schéma d' un circuit électronique de traitement dans le système de détection de la figure 1 ;
la figure 4 représente la variation en fonction du temps de la tension en sortie du préamplificateur de charge de la figure 2 et celle en sortie du circuit de traitement de la figure 3 ; la figure 5A illustre un schéma du dispositif de conversion d' impulsions de courant en impulsions de tension selon un premier mode de réalisation de l' invention ;
la figure 5B illustre un schéma du dispositif de conversion d' impulsions de courant en impulsions de tension selon un second mode de réalisation de l' invention ;
la figure 6A illustre un synoptique de la ligne à retard analogique à capacités commutées, intégrée dans le dispositif de conversion de la figure 5A ;
la figure 6B illustre un synoptique de la ligne à retard analogique à capacités commutées, intégrée dans le dispositif de conversion de la figure 5B ;
la figure 7 illustre les signaux obtenus en sortie de deux dispositifs de conversion d' impulsions de courant en impulsions de tension selon la figure 5A ;
la figure 8 illustre un chronogramme des signaux de commande du dispositif de conversion d' impulsions selon la figure 5A ;
la figure 9 illustre un synoptique d' un système de détection de rayonnements électromagnétiques ionisants utilisant le dispositif de conversion d' impulsions de la figure 5A.
EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS
La figure 5A illustre un schéma du dispositif de conversion d' impulsions de courant en impulsions de tension selon un premier mode de réalisation de l'invention. Le dispositif comprend un préamplificateur de charge 2 et une électronique de traitement 3.
Le dispositif de la figure 5A comporte un préamplificateur de charge 2 monté en intégrateur. Le circuit intégrateur de courant comprend une capacité Cl, un amplificateur Al, une capacité Cint et une résistance R . La capacité Cl est montée sur l' entrée inverseuse de l' amplificateur Al et la capacité Cint et la résistance Rp sont montées en parallèle entre l'entrée inverseuse et la sortie de l'amplificateur Al.
En réponse à une impulsion de courant i(t), le préamplificateur de charge 2 produit une impulsion de tension Vout(t) . La sortie du préamplificateur de charge 2 est directement reliée à un ensemble constitué d' une ligne à retard DL, de moyens de soustraction D, et d'un amplificateur A2.
La ligne à retard DL a une première borne reliée à la sortie du préamplificateur de charge 2 et une seconde borne reliée à l' entrée négative des moyens de soustraction D. L'entrée positive des moyens de soustraction D est directement reliée à la sortie du préamplificateur de charge 2. Les moyens de soustraction D peuvent par exemple être réalisés sous la forme d' un amplificateur différentiel, de manière connue en soi .
Le dispositif selon l' invention est remarquable en ce qu' il comporte une ligne à retard à perte contrôlée DL, réalisée au moyen de N capacités commutées, avec N≥ 1, et N éléments résistifs montés en parallèle. Les N capacités, commutées de façon séquentielle et cyclique, constituent une mémoire de N échantillons successifs du signal.
Comme nous le verrons plus loin, le dispositif est auto-adaptatif au sens où il s' adapte automatiquement au retard de la ligne utilisée grâce à la présence des éléments résistifs.
La Fig. 5B illustre un schéma du dispositif de conversion d' impulsions de courant en impulsions de tension selon un second mode de réalisation de l'invention. Les éléments portant les mêmes signes de référence qu' en Fig. 5A sont identiques à ceux dé à décrits précédemment.
Le dispositif de conversion d' impulsions de la Fig. 5B diffère de celui de la Fig. 5A en ce qu' il comprend une ligne à retard DLD intégrant des moyens de soustraction, comme expliqué plus loin en relation avec la Fig. 6B. La sortie S de la ligne à retard DLD est reliée directement à l' entrée de l' amplificateur A2.
De même que dans le premier mode de réalisation, la ligne à retard DLD, est à perte contrôlée et est réalisée au moyen de N capacités commutées, avec N≥ 1, et N éléments résistifs montés en parallèle, les N capacités, commutées de façon séquentielle et cyclique, constituant là encore une mémoire de N échantillons successifs du signal.
La figure 6A donne un synoptique d' un mode de réalisation de la ligne à retard DL utilisée dans la figure 5A. La ligne à retard DL est réalisée par la mise en parallèle de N étages comprenant chacun une cellule mémoire élémentaire.
La ligne à retard DL reçoit en entrée le signal Vout(t) provenant du préamplificateur de charge 2 et produit un signal retardé Voutlar(t) .
Chaque cellule mémoire élémentaire se compose d'un premier commutateur la,2a,...Na et d'un second commutateur lb,2b,...Nb en série entre l'entrée et la sortie de la ligne de retard, d' un condensateur Ce placé entre le nœud commun des deux commutateurs et un premier potentiel de référence Vrefl. En outre, une résistance Re est placée entre le nœud commun des deux commutateurs et un second potentiel de référence Vref2. On réalise ainsi une Ligne à Retard Analogique à Capacités Commutées (LARACC) .
On comprend que le retard de la ligne est essentiellement donné par la différence entre les instants de commutation des commutateurs la et 1b, 2a et 2b,...,Na et Nb.
On distinguera les commutateurs d' écriture la,2a,...Na reliés à la sortie du circuit intégrateur 2 et les commutateurs de lecture lb, 2b, ...Nb reliés à une première entrée du soustracteur D.
Les cellules mémoire sont identiques. Ainsi, la valeur de la résistance et la valeur de la capacité sont les mêmes pour chacune des cellules mémoire.
Dans chaque cellule mémoire, la résistance Re agit comme un élément de décharge de la capacité Ce. Re est choisie pour que la constante de temps Re.Ce soit la même que Rp.Cint, autrement dit que la vitesse de décharge de la capacité Ce soit la même que la vitesse de décharge de la capacité Cint . Dès lors, le pôle du préamplificateur de charge 2 est compensé et le dispositif de conversion s' adapte automatiquement au retard quelque soit le retard choisi, tant que celui-ci est supérieur au temps de montée du signal Vout(t) . La présence d' un atténuateur dans la boucle de retard n'est donc plus nécessaire. Dans chaque cellule mémoire, la résistance Re est placée entre le nœud commun à la capacité Ce et au commutateur de lecture. Elle est en outre, reliée à un second potentiel de référence Vref2. La résistance Re est prévue pour compenser, de manière simple et efficace, le pôle du préamplificateur de charge.
Plus précisément, le fonctionnement et le choix de la résistance Re va être décrit avec le fonctionnement d' une seule cellule mémoire selon l'invention. On comprendra que cet exemple est généralisable aux autres cellules mémoire dans le cas où N>1.
Lorsque le commutateur d' écriture de la cellule mémoire est fermé, la cellule mémoire reçoit la tension Vout(t) . La capacité Ce se charge.
A l' ouverture du commutateur d' écriture de la cellule mémoire, c'est-à-dire à l'instant de la prise d' échantillon, la capacité Ce commence à se décharger à travers Re .
Afin de réaliser la compensation du pôle du préamplificateur de charqe 2, il faut qu' au moment de la lecture, la tension mémorisée sur la capacité Ce ait perdu la même quantité que celle aux bornes de la capacité Cint. Il faut donc que la capacité Ce se soit déchargée avec la même constante de temps x. Cette condition est remplie lorsque Rp. Cint— Re. Ce.
Avantageusement, les composants Rp et Re d' une part et Cint et Ce d' autre part seront appariés afin de s' affranchir des variations technologiques et environnementales .
Dans un mode de réalisation préféré de 1' invention, le potentiel Vref2 est mis au même potentiel continu que l' entrée inverseuse du préamplificateur de charge 2. A cet effet, on pourra relier l' électrode de Re, qui n' est pas reliée au nœud commun à la capacité Ce et au commutateur de lecture, à un amplificateur opérationnel bouclé sur lui-même. Ainsi, on empêche la circulation d' un courant permanent qui vient fausser les charges et les décharges des capacités. L' intérêt de cette caractéristique apparaît à cadence élevée. La Fig. 6B représente un synoptique d' un mode de réalisation de la ligne à retard DLD utilisée dans la figure 5B. La ligne à retard DLD est réalisée par la mise en parallèle de N>1 étages comprenant chacun une cellule mémoire élémentaire.
Plus précisément, chaque cellule mémoire élémentaire comprend une capacité Ce, montée en parallèle avec une résistance Re, entre un premier nœud commun Bl et un second nœud commun B2. Les valeurs de Re et Ce sont choisies de manière à ce que Rp. Cint = Re. Ce. Chaque cellule mémoire est équipée en outre d' un commutateur d'écriture et un commutateur de lecture. Les commutateurs d' écriture des différentes cellules sont indiqués par le, 2c, ...Ne et les commutateurs de lecture sont indiqués par ld, 2d, Nd .
Pour chaque cellule, le premier nœud commun (Bl) est relié, d' une part, à un commutateur d' écriture (le,..., Ne) et, d'autre part, à un commutateur de lecture (ld,...,Nd) . Le second nœud commun (B2) de la cellule est relié à la sortie du préamplificateur de charge 2. Le commutateur d' écriture connecte, lorsqu' il est passant, le premier nœud commun à la masse. Le commutateur de lecture, quant à lui, connecte, lorsqu'il est passant, le premier nœud commun Bl à la sortie S de la ligne à retard .
On notera que les seconds nœuds communs B2 des différentes cellules élémentaires sont tous reliés directement à la sortie du préamplificateur de charge 2 alors que les premiers nœuds communs des différentes cellules élémentaires sont reliés, à travers leurs commutateurs de lecture respectifs, à la sortie S de la ligne à retard DLD .
Dans une étape d' écriture de la cellule élémentaire, le commutateur d' écriture est rendu passant et le commutateur de lecture est mis dans un état de haute impédance. La capacité Ce se charge alors à une tension Vout(ti) où ti est la fin de l'étape d' écriture .
A l' ouverture du commutateur d' écriture, la cellule mémoire est déconnectée à la fois de la sortie du préamplificateur de charge 2 et la sortie S. La capacité Ce se décharge alors très lentement à travers la résistance Re avec la même constante τ que celle du préamplificateur de charge. Si l'on note Vc(t) la tension restante entre les bornes de la capacité, la tension sur la seconde borne commune est égale à out(t)- Vc(t), c'est-à-dire à la perte de décharge près, à Vout(t)- Vout(ti), où Vout(t) est la tension instantanée à la sortie du préamplificateur de charge.
Dans une étape de lecture, le commutateur de lecture est rendu passant alors que le commutateur d'écriture reste en haute impédance. La tension sur la sortie S est alors égale à Vout(t2)- Vout(ti) où t2 est l'instant de lecture.
Le montage particulier de la cellule mémoire permet d' obtenir ici directement la différence de tension Vout(t2)- Vout(ti) à l'étape de lecture, le passage du commutateur d' écriture en haute impédance assurant la soustraction de la tension mémorisée out(ti) à la tension d'entrée Vout(t).
La figure 7 illustre les signaux obtenus en sortie de deux dispositifs de conversion d' impulsions de courant en impulsions de tension selon la figure 5A.
En réponse à une impulsion i(t) , le premier dispositif de conversion d' impulsions de courant en impulsions de tension produit un signal vsubl(t) et le second dispositif de conversion d' impulsions de courant en impulsions produit un signal vsub2 (t) .
Ces signaux, vsubl(t) et vsub2 (t) , mesurés par un oscilloscope, ne présentent pas d' offsets après chaque impulsion, même lorsque les impulsions sont rapprochées. La saturation du dispositif de conversion d' impulsions de courant en impulsions de tension est ainsi évitée et la mesure de l' énergie des photons ph reçus par le détecteur 1 est donc extrêmement précise.
Un autre avantage de la conception de la ligne à retard DL, telle qu' illustrée en figure 5A, est d' éviter une dégradation du signal puisqu' il n' y a pas de transfert de charge entre les cellules mémoire, contrairement au principe de fonctionnement des technologies utilisées dans l' art antérieur, telles que les lignes à retard BBD (Acronyme de bucket-brigade device) .
La ligne à retard DL selon l' invention est donc une ligne à retard à perte contrôlée adaptable dans un dispositif de conversion d' impulsions de courant en impulsions de tension dans lequel la fréquence d'apparition des impulsions de courant est très élevée.
Le fonctionnement de la ligne à retard DL va maintenant être décrit en relation avec la figure 5A et la figure 6. L'homme du métier comprendra que le fonctionnement de la ligne à retard DLD est identique et une description séparée n' en sera donc pas faite ici . La ligne à retard DL peut être réalisée avec une seule cellule mémoire élémentaire, c'est-à-dire avec N=l .
Cependant, de manière privilégiée, le signal sera sur-échantillonné afin d' augmenter le rapport signal sur bruit. Le principe à la base du fonctionnement de la ligne à retard DL est que l' échantillonnage du signal retardé est obtenu par la lecture du signal en retard de l' écriture .
L' écriture est faite sur la capacité Ce de la première cellule mémoire pendant une période Θ1 durant laquelle le commutateur d' écriture la est passant et les autres commutateurs d'écriture ouverts, sur la capacité Ce de la deuxième cellule mémoire pendant une période 92 durant laquelle le commutateur d' écriture 2a est passant et les autres commutateurs d' écriture ouverts et ainsi de suite jusqu'à la Nième capacité. Le cycle est alors complet et recommence avec la capacité 1.
Chaque période Θ1,Θ2,...,ΘΝ est non recouvrante avec les périodes antérieures et postérieures afin d' éviter tout conflit entre les cellules mémoire.
La lecture suit exactement le même processus que l'écriture. Ainsi, la lecture est faite avec la décharge de la capacité Ce de la première cellule mémoire pendant une période 61' durant laquelle le commutateur de lecture lb est passant et les autres commutateurs d' écriture ouverts, avec la décharge de la capacité Ce de la deuxième cellule mémoire pendant une période Θ2' durant laquelle le commutateur de lecture 2b est passant et les autres commutateurs de lecture ouverts et ainsi de suite jusqu'à la Nième capacité. Le cycle est alors complet et recommence avec la capacité 1. Chaque période ΘΙ' , Θ2' , ... ΘΝ', est non recouvrante avec les périodes antérieures et postérieures afin d'éviter tout conflit entre les cellules mémoire.
Pour une même cellule élémentaire, la période durant laquelle le commutateur de lecture est passant est décalée temporairement, d' un décalage temporel noté x, de la période durant laquelle le commutateur d'écriture est passant. Les commutateurs de lecture sont donc commutés séquentiellement après les commutateurs d'écriture.
La commande des périodes est effectuée de la façon suivante :
Un séquenceur génère 2" phases non-recouvrantes de durée Tek. Chaque phase de contrôle est retardée de la précédente d'un retard égal à Tek. Le retard Tek provient d' une horloge de fréquence fck, comme par exemple une horloge à quartz.
Le compteur est par exemple un compteur binaire de n bits auquel est associé un décodeur n vers 2n .
Avantageusement, on choisira n de sorte que
2n = N afin de mettre en œuvre une logique binaire simple. Cette égalité sera utilisée dans la suite de la description. On comprendra alors que le décalage temporel x peut être compris entre 1 et N périodes .
Le compteur est avantageusement synchrone puisque le système selon l' invention est destiné à un fonctionnement à fréquence élevée.
Le séquenceur se compose d' un compteur relié à une base de temps, d'un décodeur en sortie du compteur et de bascules RS en sortie du décodeur. Les bascules RS assurent le non-recouvrement des 2n phases .
La chronologie des périodes de contrôle va maintenant être décrite en relation avec la figure 9, qui illustre une ligne à retard DL selon la figure 6 dans laquelle N=4.
Cette ligne comporte 4 commutateurs d' écriture la, 2a, 3a, 4a et 4 commutateurs de lecture lb, 2b, 3b, 4b. Les chronogrammes représentés en figure 8 représentent l' évolution des commutateurs de lecture et d' écriture en fonction d'un cycle de conversion.
Pour la première cellule élémentaire, la période Θ1 durant laquelle le commutateur d' écriture la est passant est égale à Tek. Le début de la période Θ1 correspond au front montant de la première phase d' horloge φΐ et la fin de la période Θ1 correspond au front descendant de la première phase d' horloge 1 . Ce principe est valable pour les 3 autres cellules élémentaires .
Pour la première cellule élémentaire, la période 91' durant laquelle le commutateur de lecture lb est passant est égale à Tek et le début de la période ΘΙ' correspond au front montant de la première phase d'horloge φΐ décalée de 3 périodes dans cet exemple. La fin de la période ΘΙ' correspond au front descendant de la première phase d' horloge φΐ décalée de 3 périodes. Ce principe est valable pour les 3 autres cellules élémentaires.
Dans le dispositif de conversion selon 1' invention, la valeur du décalage temporel x peut être obtenue par un aiguillage des phases d' horloge en retard sur les commutateurs de lecture. La valeur de x est donc dépendante de la fréquence fck de l' horloge ainsi que de l'aiguillage choisi. L'aiguillage des phases d' horloge est réalisé au moyen d' un circuit d' aiguillage .
Avantageusement, ce circuit d' aiguillage est contrôlable afin de faire varier la valeur du décalage x .
Le séquenceur, l' horloge et le circuit d' aiguillage constituent les moyens logiques de commande du dispositif de conversion selon l' invention.
Le retard Δ généré par la ligne à retard DL correspond à l' addition d' un temps de propagation fixe d' environ 5ns +/- 1ns et du décalage temporel x entre l'écriture et la lecture de la ligne à retard DL .
Le retard est donc défini par la formule suivante :
A = tpd + x
avec tpd le temps de propagation égal à 5 ns +-lns, et x le décalage temporel.
De cette manière, le retard peut être réglé en changeant la fréquence d' horloge fck et/ou le contrôle du circuit d'aiguillage.
Le retard Δ est nécessairement supérieur au temps de montée du signal Vout(t) afin d'avoir en sortie du soustracteur, une impulsion de même amplitude que 1' impulsion d' entrée, sans altération de l' information d' énergie . Le dispositif de conversion tel qu' illustré en figure 5A (ou figure 5B) peut être réalisé en électronique discrète avec des composants du commerce.
Avantageusement, un filtre à temps continu peut être disposé en sortie de la ligne à retard DL (ou DLD) . Ce filtre à temps continu, par exemple du type Butterworth ou Chebychev, permet de diminuer davantage le bruit de commutation.
De manière préférentielle, le dispositif selon V invention est intégrable en micro-électronique et le dispositif est adapté à l' intégration microélectronique dans une technologie CMOS qui présente 1' avantage d' être peu coûteuse et permet d' obtenir des dispositifs avec des performances remarquables, notamment en terme de consommation électrique.
Les commutateurs sont de préférence des transistors MOSFET et dans ce cas, l'augmentation de la valeur de capacité Ce permet de diminuer le bruit en kT/C.
De manière préférentielle, on choisira une implantation en technologie courante CMOS 0,35μπι. Réalisé dans une telle technologie, le dispositif est alors intégrable dans un circuit spécifique ou ASIC (acronyme de l' anglais : « Application Spécifie Integrated Circuit ») .
Le dispositif peut alors répondre aux contraintes suivantes :
• encombrement cohérent avec l' intégration micro-électronique, c'est-à-dire inférieur à 1 mm2 ; • faible sensibilité aux variations technologiques afin de limiter les dispersions d' un circuit à l' autre ;
• faible sensibilité aux variations environnementales (température, tension d' alimentation, etc . ) ;
• bruit faible, de l' ordre de ΙΟΟμν max ;
• dynamique élevée, de l' ordre de IV ;
• faible consommation, de l' ordre de 20 mW maximum.
De préférence, les moyens logiques qui permettent de contrôler la commutation des commutateurs sont imolémentés dans l'ASIC. L' horloae est externe au circuit ASIC sur lequel est implanté le dispositif de conversion d' impulsions de courant en impulsions de tension .
Un exemple de réalisation du dispositif selon la figure 5A va maintenant être décrit. Dans cet exemple, la ligne à retard DL est composée de 16 capacités et d' un compteur synchrone 4 bits piloté par une horloge de période T.
Les valeurs caractéristiques choisies sont :
Tek =l/fck = 5ns ou 10 ns Cint = 50fF ; Rp = lOMOhm d' où τ =500ns
avec Ce = lpF, il vient Re = 500kOhm.
Le choix de la valeur Ce = lpF permet d' obtenir un bruit en kT/C égal à 130e-, négligeable dans la somme quadratique vis-à-vis de la charge équivalente de bruit du préamplificateur de charge, comprise entre 350e- et 650e- et la consommation mesurée pour une fréquence d' horloge f=200MHz est inférieure à 20mW.
La configuration du circuit d' aiguillage permet, avec les valeurs choisies d' obtenir des retards allant de 25ns à 50 ns avec une période d' horloge de 5 ns. En augmentant la période d' horloge à 10 ns, le dispositif de conversion ainsi réalisé permet d' obtenir des retards allant de 45 ns à 95 ns . Il est possible de produire des retards beaucoup plus longs en augmentant la période d' horloge et/ou en modifiant la configuration du dispositif d'aiguillage.
Dans cet exemple, le dispositif est adapté à 1' intégration micro-électronique où son encombrement 400x600/m2 dans une technologie courante CMOS 0 , 35μιτι est cohérent avec celui d'autres fonctions.
Dans un mode de réalisation, le dispositif de conversion décrit ci-avant est intégré dans système de détection de rayonnements électromagnétiques ionisants .
Plus précisément, la figure 9 illustre un synoptique du système de détection de rayonnements électromagnétiques ionisants selon un mode de réalisation de l'invention.
Selon l' invention, le système comporte un détecteur à semi- conducteur 910. Le détecteur 910 comprend un élément en matériau semi -conducteur M, comme, par exemple, un détecteur à CdZnTe, ou CdTe :C1, ou encore CdTe :In, et une résistance R qui relie 1' élément M à une haute tension HT. La sortie du détecteur à semi -conducteur 910 est reliée à un dispositif de conversion d' impulsions de courant en impulsions de tension 900 tel que décrit en relation avec la figure 5A.
Un convertisseur analogique-numérique 940 est connecté à la sortie du dispositif de conversion d' impulsions de courant en impulsions de tension 900 et reçoit les impulsions de tension E(t) .
De manière préférentielle, le convertisseur analogique-numérique 940 et le compteur du dispositif de conversion 900 sont synchronisés par la même horloge. L'échantillonnage des signaux au niveau du convertisseur analogique -numérique 940 est par conséquent facilité.
1/ homme du métier comprendra qu' un système de détection de rayonnements électromagnétiques ionisants peut être réalisé de la même façon à partir du dispositif de conversion d' impulsions de courant en impulsion de tension illustré en Fig. 5B.
Le système de détection de rayonnements électromagnétiques ionisants trouvera application notamment à la mesure par spectrométrie de tout rayonnement ionisant, et tout particulièrement, le rayonnement X ou le rayon gamma, notamment dans les cas où ledit rayonnement est intense.
Il peut ainsi être utilisé pour la détection d'explosifs dans des bagages. Outre le contrôle de bagage, ce dispositif pourra trouver application dans le domaine nucléaire, comme par exemple la mesure de l'activité de déchets ou de combustible.

Claims

REVENDICATIONS
1. Dispositif de conversion d'impulsions de courant en impulsions de tension comprenant :
un circuit intégrateur comprenant un premier condensateur (Cint) et une première résistance (Rp) placés en parallèle entre la sortie et l' entrée inverseuse d'un amplificateur opérationnel (Al), ladite entrée inverseuse dudit l' amplificateur opérationnel (Al) recevant lesdites impulsions de courant ;
une ligne à retard (DL) recevant ladite sortie (vout) dudit circuit intégrateur et générant un retard (Δ) ;
caractérisé en ce que ladite ligne à retard
(DL) comprend au moins une cellule mémoire, ladite cellule mémoire comprenant :
un second condensateur (Ce) et une seconde résistance (Re) montés en parallèle, le produit de ladite première résistance (Rp) et ladite première capacité (Cint) étant égal au produit de ladite seconde résistance (Re) et ladite seconde capacité (Ce) ;
- un commutateur d' écriture connecté à un premier nœud commun au second condensateur et à la seconde résistance, adapté à charger le second condensateur à partir de la sortie du circuit intégrateur, lorsqu' il est passant et à mémoriser la tension aux bornes du condensateur lorsqu' il est en haute impédance ;
- un commutateur de lecture, connecté au premier nœud commun et permettant de lire la tension de ce nœud lorsque le commutateur de lecture est passant ; le dispositif de conversion comprenant en outre des moyens de soustraction adaptés à soustraire la tension mémorisée aux bornes du condensateur à la tension de sortie du circuit intégrateur, et à fournir la différence de tension ainsi obtenue.
2. Dispositif de conversion d'impulsions de courant en impulsions de tension selon la revendication 1, caractérisé en ce que le second condensateur et la seconde résistance sont connectés à un second nœud commun, relié à la sortie du circuit intégrateur, et que le commutateur d' écriture connecte le premier nœud commun à la masse lorsqu' il est passant.
3. Dispositif de conversion d'impulsions de courant en impulsions de tension selon la revendication 1, caractérisé en ce que le commutateur d'écriture connecte le premier nœud commun à la sortie du circuit intégrateur lorsqu' il est passant, et que le commutateur de lecture connecte le premier nœud commun à une première entrée négative des moyens de soustraction lorsqu' il est passant, la sortie du circuit intégrateur étant connectée à une seconde entrée négative des moyens de soustraction.
4. Dispositif de conversion d'impulsions de courant en impulsions de tension selon la revendication 3, caractérisée en ce que le second condensateur est placé entre le premier nœud commun et un premier potentiel de référence (Vrefl) et que la seconde résistance est placée entre le premier nœud commun et un second potentiel de référence (Vref2) .
5. Dispositif de conversion d' impulsions de courant en impulsions de tension selon la revendication 1, caractérisé en ce qu' il comprend, en outre, des moyens logiques aptes à envoyer vers chacune desdites cellules mémoire successivement, un premier signal vers ledit commutateur d' écriture et un second signal vers ledit commutateur de lecture, ledit second signal étant en décalage temporel dudit premier signal et ledit décalage temporel (x) étant défini en fonction du retard (71) choisi .
6. Dispositif de conversion d' impulsions de courant en impulsions de tension selon la revendication 4, caractérisé en ce que ledit second potentiel de référence (Vref2 ) est égal au potentiel continu de ladite entrée inverseuse dudit amplificateur opérationnel (Al) .
7 . Dispositif de conversion d' impulsions de courant en impulsions de tension selon l' une quelconque des revendications précédentes, caractérisé en ce que le retard Δ) est choisi supérieur au temps de montée du signal en sortie du circuit intégrateur (vout) .
8. Dispositif de conversion d' impulsions de courant en impulsions de tension selon l' une quelconque des revendications précédentes, caractérisé en ce qu' il est intégrable dans un circuit intégré spécifique (ASIC) .
9 . Dispositif de conversion d'impulsions de courant en impulsions de tension selon l' une quelconque des revendications précédentes, caractérisé en ce qu' il est réalisé dans une technologie CMOS.
10. Système de détection de rayonnements électromagnétiques ionisants, caractérisé en ce qu'il comporte un détecteur de rayonnements électromagnétiques ionisants (910) adapté à recevoir des photons incidents (ph) et à émettre en sortie des impulsions de courant, un dispositif de conversion d' impulsions de courant en impulsions de tension (900) selon l' une quelconque des revendications précédentes relié à la sortie dudit détecteur (1) , et un convertisseur numérique analogique (940) en sortie dudit dispositif de conversion d' impulsions de courant en impulsions de tension.
11. Système de détection de rayonnements électromagnétiques ionisants selon la revendication 10, caractérisé en ce que ledit détecteur de rayonnements électromagnétiques ionisants (910) est un détecteur à semi- conducteur .
12. Utilisation d'un système de détection de rayonnements électromagnétiques ionisants selon la revendication 10 ou 11 pour la détection d' explosifs dans des bagages.
PCT/EP2012/069585 2011-10-10 2012-10-04 Dispositif de conversion d'impulsions de courant en impulsions de tension WO2013034779A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP12767000.8A EP2766990B1 (fr) 2011-10-10 2012-10-04 Dispositif de conversion d'impulsions de courant en impulsions de tension
JP2014535009A JP6100268B2 (ja) 2011-10-10 2012-10-04 電流パルスを電圧パルスに変換するための装置
US14/350,683 US9297911B2 (en) 2011-10-10 2012-10-04 Device for converting current pulses into voltage pulses
CN201280057073.3A CN103947107B (zh) 2011-10-10 2012-10-04 用于将电流脉冲转换为电压脉冲的装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1159122 2011-10-10
FR1159122A FR2981229B1 (fr) 2011-10-10 2011-10-10 Dispositif de conversion d'impulsions de courant en impulsions de tension.

Publications (1)

Publication Number Publication Date
WO2013034779A1 true WO2013034779A1 (fr) 2013-03-14

Family

ID=46968232

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2012/069585 WO2013034779A1 (fr) 2011-10-10 2012-10-04 Dispositif de conversion d'impulsions de courant en impulsions de tension

Country Status (6)

Country Link
US (1) US9297911B2 (fr)
EP (1) EP2766990B1 (fr)
JP (1) JP6100268B2 (fr)
CN (1) CN103947107B (fr)
FR (1) FR2981229B1 (fr)
WO (1) WO2013034779A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10886915B2 (en) 2017-09-13 2021-01-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Device modifying the impedance value of a reference resistor

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101745433B1 (ko) * 2016-04-07 2017-06-09 한국과학기술원 신호 지연 및 전압 오프셋 조절을 위한 방사선 계수 장치, 노이즈 최적화 방법, 프로그램 및 이를 저장한 기록매체
KR101745436B1 (ko) * 2016-04-07 2017-06-09 한국과학기술원 Cds 기법과 cdm을 이용한 방사선 계수 방법, 방사선 계수 장치, 프로그램 및 이를 저장한 기록매체
WO2018094681A1 (fr) * 2016-11-25 2018-05-31 深圳市汇顶科技股份有限公司 Module de conversion i-v
US10367520B1 (en) 2018-06-26 2019-07-30 International Business Machines Corporation Charge-scaling subtractor circuit
US10348320B1 (en) 2018-06-26 2019-07-09 International Business Machines Corporation Charge-scaling adder circuit
US10732931B2 (en) 2018-11-28 2020-08-04 International Business Machines Corporation Negative operand compatible charge-scaling subtractor circuit
KR102641097B1 (ko) * 2018-12-31 2024-02-27 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 프로그램 방법
CN113295911A (zh) * 2021-05-25 2021-08-24 中国核动力研究设计院 基于电流转频率的核仪表系统微电流测量方法和处理装置
US11683023B1 (en) * 2022-01-06 2023-06-20 National Technology & Engineering Solutions Of Sandia, Llc Programmable delay device enabling large delay in small package
US11990913B2 (en) * 2022-09-22 2024-05-21 Apple Inc. Systems and methods for providing a delay-locked loop with coarse tuning technique

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5453710A (en) * 1994-05-10 1995-09-26 Analog Devices, Inc. Quasi-passive switched-capacitor (SC) delay line
FR2951037A1 (fr) 2009-10-01 2011-04-08 Commissariat Energie Atomique Dispositif de traitement d'un signal delivre par un detecteur de rayonnement

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2835876A (en) * 1950-08-18 1958-05-20 Hammond Organ Co Adjustable inductance
US2999208A (en) * 1955-03-07 1961-09-05 Herbert E Ruehlemann R-c long delay timing circuit
US3528749A (en) * 1966-12-09 1970-09-15 Itek Corp Apparatus for measuring optical density
US4156940A (en) * 1978-03-27 1979-05-29 Rca Corporation Memory array with bias voltage generator
JPS6416014A (en) * 1987-07-09 1989-01-19 Nippon Atomic Ind Group Co Waveform shaping circuit
JPH02124146A (ja) * 1988-11-04 1990-05-11 Hitachi Medical Corp 超音波診断装置
US5804997A (en) * 1995-09-19 1998-09-08 Fujitsu Limited Current-to-voltage converting device and light receiver
US5815012A (en) * 1996-08-02 1998-09-29 Atmel Corporation Voltage to current converter for high frequency applications
TW341003B (en) * 1996-08-08 1998-09-21 Tay-Shan Liaw The position convert ioto pulse width modulator
DE19854418C2 (de) * 1998-11-25 2002-04-25 Infineon Technologies Ag Halbleiterbauelement mit zumindest einem Kondensator sowie Verfahren zu dessen Herstellung
FR2817353B1 (fr) * 2000-11-28 2003-01-03 Commissariat Energie Atomique Convertisseur courant/tension pour la mesure de faibles courants apte a fonctionner sous forte irradiation x ou y
DE10219327A1 (de) * 2002-04-30 2003-11-20 Infineon Technologies Ag Integrierte Schaltung mit einer Abtast-Halte-Einrichtung
FR2847676B1 (fr) * 2002-11-25 2005-02-11 Commissariat Energie Atomique Cuircuit de traitement ameliore pour chaine de spectrometrie et chaine de spectrometrie utilisant un tel circuit
US7180141B2 (en) * 2004-12-03 2007-02-20 Texas Instruments Incorporated Ferroelectric capacitor with parallel resistance for ferroelectric memory
US7768815B2 (en) * 2005-08-23 2010-08-03 International Business Machines Corporation Optoelectronic memory devices
FR2890750B1 (fr) * 2005-09-09 2007-11-02 Commissariat Energie Atomique Dispositif de mesure d'impulsions de courant tres breves
JP4868926B2 (ja) * 2006-04-21 2012-02-01 キヤノン株式会社 放射線撮像装置
WO2008039503A2 (fr) * 2006-09-26 2008-04-03 Farbod Aram amplificateur de bruit faible de bande large
US7829860B2 (en) * 2006-10-31 2010-11-09 Dxray, Inc. Photon counting imaging detector system
EP1944763A1 (fr) * 2007-01-12 2008-07-16 STMicroelectronics S.r.l. Circuit et procédé de lecture pour un système de stockage de données
TW200837705A (en) * 2007-03-09 2008-09-16 Novatek Microelectronics Corp Analog source driving apparatus
US8350221B2 (en) * 2007-08-03 2013-01-08 Koninklijke Philips Electronics N.V. Apparatus and method for generating countable pulses from impinging X-ray photons; and corresponding imaging device
US20090096489A1 (en) * 2007-10-16 2009-04-16 Broadcom Corporation High voltage tolerant over-current detector
FR2929055B1 (fr) * 2008-03-19 2010-05-28 Commissariat Energie Atomique Systeme de conversion de charges en tension et procede de pilotage d'un tel systeme
UA89318C2 (ru) * 2008-08-12 2010-01-11 Институт Сцинтилляционных Материалов Нан Украины Рентгенографический способ распознавания материалов и устройство для его осуществления
JP5049942B2 (ja) * 2008-10-28 2012-10-17 キヤノン株式会社 復号装置、復号方法、及びプログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5453710A (en) * 1994-05-10 1995-09-26 Analog Devices, Inc. Quasi-passive switched-capacitor (SC) delay line
FR2951037A1 (fr) 2009-10-01 2011-04-08 Commissariat Energie Atomique Dispositif de traitement d'un signal delivre par un detecteur de rayonnement
US20110098980A1 (en) * 2009-10-01 2011-04-28 Commissariat A L' Energie Atomique Device for processing a signal delivered by a radiation detector

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10886915B2 (en) 2017-09-13 2021-01-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Device modifying the impedance value of a reference resistor

Also Published As

Publication number Publication date
CN103947107B (zh) 2017-05-03
EP2766990B1 (fr) 2015-07-22
US9297911B2 (en) 2016-03-29
FR2981229B1 (fr) 2013-12-27
FR2981229A1 (fr) 2013-04-12
EP2766990A1 (fr) 2014-08-20
US20140264050A1 (en) 2014-09-18
JP6100268B2 (ja) 2017-03-22
CN103947107A (zh) 2014-07-23
JP2015501570A (ja) 2015-01-15

Similar Documents

Publication Publication Date Title
EP2766990B1 (fr) Dispositif de conversion d'impulsions de courant en impulsions de tension
EP1704422B1 (fr) Systeme de detection de rayonnements a comptage d'impulsions a double remise a zero
EP3140906B1 (fr) Dispositif haute dynamique pour l'integration d'un courant electrique
EP1900194B1 (fr) Dispositif microelectronique capteur d'image a convertisseur analogique/numerique asynchrone
EP2962129B1 (fr) Dispositif de traitement d'un signal delivre par un detecteur de rayonnement
CA3089379A1 (fr) Dispositif haute dynamique pour l'integration d'un courant electrique
WO2004051314A1 (fr) Circuit de traitement ameliore pour chaine de spectrometrie et chaine de spectrometrie utilisant un tel circuit
EP2327160B1 (fr) Compteur analogique et imageur incorporant un tel compteur
EP2786487B1 (fr) Dispositif de régulation d'un flux aléatoire d'impulsions de tension en entrée d'un convertisseur analogique-numérique
EP3063558B1 (fr) Circuit electronique d'injection de charges pour detecteur de rayonnement
EP3299991B1 (fr) Circuit sommateur
EP2435807A1 (fr) Dispositif electronique d'ebasage du courant issu de detecteurs de rayonnement electromagnetique
EP2486724A2 (fr) Procede pour la reduction du bruit dans le signal d'image d'un dispositif photosensible
WO1999035820A1 (fr) Dispositif de prise de vue a transfert de charges sur un element de connexion
EP0217691A1 (fr) Dispositif échantillonneur-bloqueur à pont de diodes

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12767000

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014535009

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14350683

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2012767000

Country of ref document: EP