WO2012171412A1 - 一种中断处理方法及装置 - Google Patents

一种中断处理方法及装置 Download PDF

Info

Publication number
WO2012171412A1
WO2012171412A1 PCT/CN2012/074287 CN2012074287W WO2012171412A1 WO 2012171412 A1 WO2012171412 A1 WO 2012171412A1 CN 2012074287 W CN2012074287 W CN 2012074287W WO 2012171412 A1 WO2012171412 A1 WO 2012171412A1
Authority
WO
WIPO (PCT)
Prior art keywords
interrupt
semaphore
source
information
variable
Prior art date
Application number
PCT/CN2012/074287
Other languages
English (en)
French (fr)
Inventor
张敏
Original Assignee
中兴通讯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中兴通讯股份有限公司 filed Critical 中兴通讯股份有限公司
Publication of WO2012171412A1 publication Critical patent/WO2012171412A1/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked

Definitions

  • the present invention relates to an interrupt processing method and apparatus, and more particularly to an implementation method and apparatus for multi-interrupt processing applied to a Packet Transport Network (PTN) device.
  • PTN Packet Transport Network
  • the technical problem to be solved by the embodiments of the present invention is to provide an interrupt processing method and apparatus to avoid loss of important interrupt information in the case of a large number of interrupts in an instant, thereby affecting system operation.
  • an embodiment of the present invention provides an interrupt processing method, including: buffering interrupt information, and releasing a semaphore periodically or under predetermined conditions;
  • an interrupt event is processed according to the interrupt information.
  • the above method has the following features:
  • the buffer interrupt information includes: the interrupt service program caches information of whether each interrupt source generates an interrupt after the last interrupt event is cached in the interrupt register, and records status information of various types of interrupts included in each interrupt source.
  • the foregoing method further has the following features: after acquiring the semaphore, processing the interrupt event according to the interrupt information, including: After the interrupt processing task program is called, the semaphore is acquired. If the semaphore is acquired, the interrupt register is read, and it is determined whether an interrupt source has generated an interrupt in each interrupt source. If yes, each of the semaphores is generated. The interrupted interrupt source is judged whether the state of the various types of interrupts included in the interrupt source changes, and the interrupt whose state changes is processed.
  • the interrupt service program records status information of each type of interrupt included in each interrupt source, and includes: status information of each type of interrupt included in each interrupt source. Recorded in the first variable; the interrupt processing task program determines that the generated variable is generated by comparing the first variable with a second variable that records state information of various types of interrupts included in each interrupt source when the interrupt event was last processed. Whether the state of the various types of interrupts included in the interrupted interrupt source changes, and then assigning the value in the first variable to the second variable.
  • the above method has the following features:
  • the releasing the semaphore under the predetermined condition comprises: releasing the semaphore when the interrupt service routine determines that the interrupt control flag is idle;
  • the initial value of the interrupt control flag bit is set to idle, and after the interrupt service program releases the signal amount, the interrupt control flag bit is set to busy;
  • the interrupt control flag bit is set to idle.
  • the above method has the following features:
  • the releasing a semaphore under a predetermined condition comprises: setting a counter, and the interrupt service routine determines that the counter value of the counter is 0, releasing the semaphore;
  • the above method has the following features:
  • the interrupt service program buffers whether the interrupt source generates an interrupt after the last interrupt event is processed, and the method includes: when the interrupt service program determines that the interrupt state of the interrupt source changes, the interrupt source is ORed The current state is written to the corresponding interrupt register; After the interrupt processing task program reads the interrupt register, the interrupt register is automatically cleared.
  • an embodiment of the present invention further provides an apparatus for processing an interrupt, including: an interrupt service program module, configured to buffer interrupt information, and release a semaphore periodically or under predetermined conditions;
  • the interrupt processing task module is configured to process the interrupt event according to the interrupt information after acquiring the semaphore.
  • the above device also has the following features:
  • the interrupt service program module includes: buffering information about whether each interrupt source generates an interrupt after the last interrupt event is processed, and status information of various types of interrupts included in each interrupt source.
  • the above device also has the following features:
  • the interrupt service program module is specifically configured to acquire the semaphore after being called, and if the semaphore is obtained, read the interrupt register, and determine whether an interrupt source is interrupted in each interrupt source, if any For each interrupt source that has generated an interrupt, determine whether the state of each type of interrupt included in the interrupt source changes, and process the interrupt whose state changes.
  • the above device also has the following features:
  • the interrupt service program module is specifically configured to record state information of various types of interrupts currently included in each interrupt source in the first variable;
  • the interrupt processing task module is configured to determine the interrupt source that generates an interrupt by comparing the first variable with a second variable that records state information of various types of interrupts included in each interrupt source when the interrupt event was last processed. Whether the state of the various types of interrupts included changes, and then assigns the value in the first variable to the second variable.
  • the above device also has the following features:
  • the interrupt service program module releasing a semaphore under the predetermined condition, includes: when it is determined that the interrupt control flag is idle, releasing the semaphore, and then setting the interrupt control flag to be busy, the interrupt control flag The initial value of the bit is idle;
  • the interrupt processing task module is configured to: after obtaining the semaphore, use the interrupt control flag The location is free.
  • the above device further has the following features: further comprising a counter.
  • the interrupt service program module releasing a semaphore under the predetermined condition, includes: when the count value of the counter is judged to be 0, releasing the semaphore; and is further used for interrupting the count value of the counter every time plus 1 ;
  • the interrupt processing task module is configured to clear the counter to 0 after acquiring the semaphore.
  • the above device also has the following features:
  • the interrupt service program module caches whether the interrupt source generates an interrupt after the last interrupt event is processed. When determining an interrupt status change of an interrupt source, the current state of the interrupt source is written in an OR operation. Enter the corresponding interrupt register;
  • the interrupt register is further configured to be automatically cleared after being read by the interrupt processing task program.
  • an embodiment of the present invention further provides a packet transport network device, including the foregoing apparatus.
  • the embodiment of the present invention provides an interrupt processing method and apparatus, and the present invention is directed to the problem that if only one interrupt is processed at a time in a multi-interrupt processing task, the interrupt may be lost due to a large number of interrupts that arrive instantaneously.
  • the interrupt caching mechanism is introduced.
  • the interrupt caching mechanism can record the occurrence of an interrupt every time the interrupt is generated. To avoid the repeated oscillation of the interrupt, the CPU execution efficiency is low.
  • the embodiment of the present invention introduces an interrupt debounce mechanism.
  • the embodiment of the present invention also introduces an interrupt processing task mechanism to solve the problem that the ISR is huge, and the interruption may cause a high CPU usage and the device cannot work.
  • FIG. 1 is a schematic diagram of an apparatus for processing an interrupt according to an embodiment of the present invention
  • FIG. 2 is a flowchart of an interrupt processing method according to an embodiment of the present invention.
  • FIG. 3 is a flowchart of processing an interrupt processing task according to an embodiment of the present invention.
  • Preferred embodiment of the invention Embodiments of the present invention will be described in detail below with reference to the accompanying drawings. It should be noted that, in the case of no conflict, the features in the embodiments and the embodiments in the present application may be arbitrarily combined with each other.
  • the apparatus for processing an interrupt includes the following module: an interrupt service program module, configured to buffer interrupt information, and release a semaphore periodically or under predetermined conditions;
  • the interrupt processing task module is configured to process the interrupt event according to the interrupt information after the semaphore is acquired.
  • the interrupt service program module buffering the interrupt information includes: buffering, in the interrupt register, information about whether each interrupt source generates an interrupt after the last processing of the interrupt event, and status information of various types of interrupts included in each interrupt source.
  • the interrupt processing task module is configured to acquire the semaphore after being called, and if the semaphore is obtained, the interrupt register is read, and it is determined whether an interrupt source is interrupted in each interrupt source, if any, For each interrupt source that has generated an interrupt, it is determined whether the state of each type of interrupt included in the interrupt source changes, and the interrupt whose state changes is processed.
  • the interrupt service program module is configured to record state information of various types of interrupts currently included in each interrupt source in the first variable
  • the interrupt processing task module is configured to determine the interrupt source that generates the interrupt by comparing the first variable with a second variable that records state information of various types of interrupts included in each interrupt source when the interrupt event was last processed. Whether the state of the various types of interrupts included changes, and then assigns the value in the first variable to the second variable.
  • the interrupt service program module is configured to release a semaphore under the predetermined condition, including: when determining that the interrupt control flag is idle, releasing the semaphore, and then setting the interrupt control flag to be busy.
  • the initial value of the interrupt control flag bit is idle;
  • the interrupt processing task module after acquiring the semaphore, sets the interrupt control flag to idle.
  • the device is further provided with a counter, wherein releasing a semaphore under the predetermined condition comprises: releasing the semaphore when determining that the counter has a count value of 0; One interrupt adds 1 to the count value of the counter;
  • the interrupt processing task module clears the counter to 0 after acquiring the semaphore.
  • the interrupt service program module caches whether the interrupt source generates an interrupt after the last interrupt event is processed. When determining an interrupt status change of an interrupt source, the current state of the interrupt source is determined by an OR operation. The status is written to the corresponding interrupt register;
  • the interrupt register is also set to be automatically cleared after being read by the interrupt processing task program.
  • the PTN device of the embodiment of the present invention includes the above-described device for processing interruption.
  • FIG. 2 is a flowchart of an interrupt processing method according to an embodiment of the present invention. As shown in FIG. 2, the method in this embodiment includes the following steps:
  • the buffer interrupt information includes: the interrupt service program caches information of whether each interrupt source generates an interrupt after the last interrupt event is processed in an interrupt register, and records status information of various types of interrupts included in each interrupt source.
  • the CPU process enters the ISR to record the interrupt status of the interrupt source.
  • the interrupt register is used to record the interrupt status of the interrupt source, and the interrupt is generated or deleted.
  • the bit position, each interrupt write operation can be used or operated 1 indicates the generation of the interrupt, 0 indicates the disappearance of the interrupt, such as 1
  • 1 1 , 1
  • 0 1 , 0
  • 1 1 , 0
  • 0 0.
  • the interrupt register corresponding to the interrupt source will be saved to 1 as long as an interrupt occurs during the execution of the interrupt task after the last interrupt task processing is completed.
  • interrupt registers Specify one or some registers as interrupt registers in the logic. These interrupt registers can only be used to store interrupt status information. They do not allow other tasks except interrupt processing tasks to read and rewrite. The interrupt registers need to be initialized once during device initialization. The initialization of the interrupt is completed.
  • the interrupt status information is stored in the interrupt register instead of being stored in the memory, and the valid interrupt can be reserved to avoid waste of CPU resources caused by invalid interrupts. If each interrupt is used, the ISR only writes the interrupt register, and the clear operation causes the hardware to be automatically cleared after reading. This prevents the memory data from being overwritten and the interrupt processing is lost.
  • an "interrupt flag variable” is also used, and a variable for recording the state of each type of interrupt is used.
  • two interrupt flag variables are used, one is IntFlagNew, one is The IntFlagOldo ISR records the status information of various types of interrupts currently included in each interrupt source in IntFlagNew, and assigns IntFlagNew to IntFlag01d when the interrupt processing task is interrupted.
  • the interrupt source in this embodiment is each pseudowire in the PTN device, and may of course be various alarms.
  • the ISR also stores state information for various types of interrupts included in each pseudowire in the IntFlagNew variable. If a type of interrupt is generated, the ISR is written as 1 in the corresponding bit of the IntFlagNew variable. If the type of interrupt disappears, the IntFlagNew variable is written as 0.
  • the ISR determines that the interrupt control flag is 0, it releases a semaphore; for each interrupt, the ISR does not release the semaphore alone, but sets a monitoring flag to determine whether the release needs to be released by monitoring the status of the flag. signal.
  • the monitoring flag is referred to as an interrupt control flag bit.
  • the ISR determines whether the interrupt control flag bit is 1. If it is 1, it indicates that the interrupt is busy, then the semaphore is not released. If it is 0, it indicates that the interrupt is idle.
  • the flag position is 1, and then the semaphore is released to wake up the interrupt processing task; this interrupt control flag can control the release of the semaphore, preventing thousands of interrupts from being burst in a short time, and the semaphore is released frequently, and the CPU occupies The problem of high rates.
  • the release of the semaphore can also be controlled periodically.
  • the semaphore is released when there is an interrupt, which can effectively control the frequent release of the semaphore, but the duration of the timer Settings need to be optimized.
  • the counter can be used to control the release of the semaphore.
  • the semaphore is released.
  • the ISR increments the counter, and the interrupt task judges that the counter is not 0. Interrupt, clear the counter at the same time.
  • an interrupt processing task program is also introduced, and the work of the ISR is decentralized to the interrupt processing.
  • the service program after the interrupt is generated, the ISR is executed as soon as possible, the CPU is released, and the operation of the multiple interrupts is processed in one interrupt task.
  • the semaphore is acquired. If the semaphore is acquired, the interrupt register is read, and it is determined whether an interrupt source has generated an interrupt in each interrupt source. If yes, each of the semaphores is generated. The interrupted interrupt source is judged whether the state of the various types of interrupts included in the interrupt source changes, and the interrupt whose state changes is processed.
  • the interrupt processing task reprocesses the semaphore after processing the task; if there are multiple tasks, the operating system invokes the corresponding according to internal policies (such as priority, slice, etc.) The task is processed so that the interrupt processing task gets the semaphore after being called.
  • FIG. 3 is a flowchart of processing an interrupt processing task according to an embodiment of the present invention. As shown in FIG. 3, the specific process is as follows:
  • Step 301 After the interrupt processing task acquires the synchronization semaphore released by the ISR program, the value of each interrupt register is read from the interrupt register, and then the interrupt register is automatically cleared, and the interrupt control flag is set to 1.
  • Step 302 The interrupt processing task judges the value of each interrupt register. If the value is 0, it is not necessary to view the IntFlagNew variable of the corresponding pseudo line, because no interrupt occurs at this time, and no processing is required; if the value is 1, the value is If there is an interruption, go to step 303;
  • Step 303 Perform an exclusive OR operation to determine whether the interrupt condition and the interrupt condition saved by the last interrupt processing task are the same, and the XOR is 0, indicating that the two interrupt conditions are the same (that is, the same type of interrupt has the same state). No further processing is required. If the exclusive OR is 1, it indicates that the two interrupts are different, then go to step 304.
  • IntFlagOld can be assigned to an intermediate variable (temp variable)
  • IntFlagNew can be assigned to IntFlagOld
  • temp can be XORed with IntFlagOld.
  • Step 304 Perform corresponding processing on interrupt events with different interrupt conditions.
  • control word field which has 16 bits, where bit 5 and bit 6 represent L bits and R bits (this part can refer to RFC4553 standard and RFC4385). Standard), where L bit is set, indicating that the TDM (Time Division Multiplexed) data carried in the payload is invalid, and the R bit is set to indicate that the local node is in the state of packet break.
  • L bit is set, indicating that the TDM (Time Division Multiplexed) data carried in the payload is invalid
  • R bit is set to indicate that the local node is in the state of packet break.
  • the R packet of the transmitted message needs to be set to 1 after the packet break (LOPS) event on the pseudowire side. For the sake of simplicity, only the interrupt handling caused by these two bits is implemented here.
  • LOPS packet break
  • the interrupt flag variable still uses two: one is the IntFlagNew that records the current interrupt status, and the other is the IntFlagOkL that records the interrupt status after the last processing is completed. These two variables each occupy one byte, 8 bits, where bitO represents L bits. The change, bitl represents the change of R bit, and bit3 represents the change of the packet break state (LOPS).
  • IntFlagNew that records the current interrupt status
  • IntFlagOkL that records the interrupt status after the last processing is completed.
  • ISR interrupt service routine
  • the bitO of the IntFlagNew variable of each pseudowire changes five times, from 0-1, 1-0, 0-1, 1-0, 0-1, and finally becomes 1.
  • a binary semaphore is released from 0-1, and the global interrupt control flag is set to 1 and the changes from 1-0, 0-1, 1-0, 0-1 are all It is judged whether the global interrupt control flag is 1 or not, and the signal amount is no longer released, so that only a single signal amount is released in the whole process.
  • the interrupt processing task has been trying to acquire the semaphore. It is assumed that the semaphore is acquired after the jitter is completed. (In the case of jitter, as long as the jitter is finally stable, an interrupt task execution after the jitter is stabilized can be guaranteed. The result is correct), the interrupt processing task scans each bit of the 8 interrupt registers, and the hardware is automatically cleared. It is determined in turn whether the bit of each interrupt register is 0. If the bit is 0, no processing is performed; if the bit is 1, then the change of IntFlagNew is checked, the IntFlagNew and IntFlagOld are XORed, and then IntFlagOld is updated to IntFlagNewesque
  • the bit O where the L bit is located is 1, and the L bit related operation is required.
  • the transmitted data needs to be set as the E1-AIS data. 8 deposits After all the comparisons are completed, it means that the interrupt processing of 126 pseudowires is completed, and the interrupt processing task ends.
  • interrupt processing task is executed only once, and 126 pseudowires are processed, and each pseudowire is processed only once. Interrupt execution, which effectively avoids interrupt jitter and improves interrupt processing efficiency.
  • the present invention is not limited to the PTN device, and the method can be extended to all systems that have multiple interrupt processing and which are complicated and time-consuming for interrupt processing.
  • An embodiment of the present invention provides an interrupt processing method and apparatus. If only one interrupt is processed at a time in a multi-interrupt processing task, it may be lost due to more interrupts arriving at an instant.
  • the problem of interrupting the information the embodiment of the present invention introduces an interrupt caching mechanism, which can record the occurrence of an interrupt every time the interrupt is generated. In order to avoid the repeated oscillation of the interrupt, the CPU is inefficiently executed.
  • the interrupt debounce mechanism was introduced.
  • the embodiment of the present invention also introduces an interrupt processing task mechanism to solve the problem that the ISR is huge, and the interruption may cause a high CPU usage and the device cannot work.

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

一种中断处理方法和装置，该方法包括：緩存中断信息，定时地或在预定条件下释放一信号量；获取到所述信号量后，根据所述中断信息处理中断事件。该方法和装置可以避免在瞬间出现大量中断的情况下而导致重要中断信息丟失，从而影响系统运作。

Description

一种中断处理方法及装置
技术领域
本发明涉及一种中断处理方法及装置， 特别涉及一种应用于分组传送网 ( Packet Transport Network, PTN )设备上的多中断处理的实现方法及装置。
背景技术
在 PTN设备中，往往要处理多种控制信息，一般控制信息要求响应很快， 业务量成倍增长， 相应的控制信息也成倍增长。 显然轮询机制已经无法保证 处理时间的要求， 系统往往釆用中断方式实现。 在中断事件少， 中断执行动 作简单的情况下， 可以直接在中断服务程序（ Interrupt Service Routines , 简称 ISR ) 中完成所有的中断处理动作， 但是 PTN设备， 往往中断种类多， 中断 事件多， 中断所要执行的动作相对复杂， 单纯依靠 ISR实现的方式， 会使得 中央处理器（CPU ) 占用率急剧升高， 甚至导致系统不可用。 发明内容
本发明实施例要解决的技术问题是提供一种中断处理方法及装置， 以避 免在瞬间出现大量中断的情况下而导致重要中断信息丟失， 从而影响系统运 作。
为了解决上述技术问题， 本发明实施例提供了一种中断处理方法， 包括： 緩存中断信息， 定时地或在预定条件下释放一信号量；
获取到所述信号量后， 根据所述中断信息处理中断事件。
可选的， 上述方法还具有下面特点：
所述緩存中断信息， 包括： 中断服务程序将上一次处理中断事件后各中 断源是否产生中断的信息緩存在中断寄存器， 以及记录每一中断源包括的各 种类型的中断的状态信息。
可选的， 上述方法还具有下面特点： 所述获取到所述信号量后， 根据所 述中断信息处理中断事件， 包括： 中断处理任务程序被调用后去获取所述信号量， 如获取到所述信号量， 则读所述中断寄存器， 判断各中断源中是否有中断源产生过中断， 如有， 对 每一个产生过中断的中断源， 再判断该中断源包括的各种类型的中断的状态 是否发生变化， 对状态发生变化的中断进行处理。
可选的， 上述方法还具有下面特点： 所述中断服务程序记录每一中断源 包括的各种类型的中断的状态信息， 包括： 将当前每一中断源包括的各种类 型的中断的状态信息记录在第一变量中； 所述中断处理任务程序通过比较第一变量与记录上次处理中断事件时每 一中断源包括的各种类型的中断的状态信息的第二变量， 来判断该产生过中 断的中断源包括的各种类型的中断的状态是否发生变化的， 然后将第一变量 中的值赋值给第二变量。
可选的， 上述方法还具有下面特点：
所述在预定条件下释放一信号量， 包括： 中断服务程序判断中断控制标 志位为空闲时， 释放所述信号量；
所述中断控制标志位的初始值置为空闲， 所述中断服务程序释放所述信 号量后， 将所述中断控制标志位设置为忙；
所述中断处理任务程序获取到所述信号量后， 将所述中断控制标志位设 置为空闲。
可选的， 上述方法还具有下面特点：
所述在预定条件下释放一信号量， 包括： 设置一计数器， 中断服务程序 判断计数器的计数值为 0时， 释放所述信号量；
每来一次中断所述中断服务程序将所述计数器的计数值加 1；
所述中断处理任务程序获取到所述信号量后， 将所述计数器清 0。
可选的， 上述方法还具有下面特点：
所述中断服务程序緩存上一次处理中断事件后各中断源是否产生中断的 信息， 包括： 所述中断服务程序判断某个中断源的中断状态变化时， 以 "或" 运算的方式将该中断源的当前状态写入对应的中断寄存器； 所述中断处理任务程序读所述中断寄存器后 ,所述中断寄存器自动清零。 为了解决上述问题， 本发明实施例还提供了一种处理中断的装置， 包括： 中断服务程序模块， 用于緩存中断信息， 定时地或在预定条件下释放一 信号量；
中断处理任务模块， 用于获取到所述信号量后， 根据所述中断信息处理 中断事件。
可选的， 上述装置还具有下面特点：
所述中断服务程序模块， 緩存中断信息包括： 緩存上一次处理中断事件 后各中断源是否产生中断的信息， 以及每一中断源包括的各种类型的中断的 状态信息。
可选的， 上述装置还具有下面特点：
所述中断服务程序模块， 具体用于被调用后去获取所述信号量， 如获取 到所述信号量， 则读所述中断寄存器， 判断各中断源中是否有中断源产生过 中断， 如有， 对每一个产生过中断的中断源， 再判断该中断源包括的各种类 型的中断的状态是否发生变化， 对状态发生变化的中断进行处理。
可选的， 上述装置还具有下面特点：
所述中断服务程序模块， 具体用于将当前每一中断源包括的各种类型的 中断的状态信息记录在第一变量中；
所述中断处理任务模块， 用于通过比较第一变量与记录上次处理中断事 件时每一中断源包括的各种类型的中断的状态信息的第二变量， 来判断该产 生过中断的中断源包括的各种类型的中断的状态是否发生变化的， 然后将第 一变量中的值赋值给第二变量。
可选的， 上述装置还具有下面特点：
所述中断服务程序模块， 在所述预定条件下释放一信号量包括： 判断中 断控制标志位为空闲时， 释放所述信号量， 然后将所述中断控制标志位置为 忙， 所述中断控制标志位的初始值为空闲；
所述中断处理任务模块， 获取到所述信号量后用于， 将所述中断控制标 志位置为空闲。
可选的， 上述装置还具有下面特点： 还包括一计数器，
所述中断服务程序模块， 在所述预定条件下释放一信号量包括： 判断所 述计数器的计数值为 0时， 释放所述信号量； 还用于每来一次中断将所述计 数器的计数值加 1 ;
所述中断处理任务模块， 获取到所述信号量后用于， 将所述计数器清 0。 可选的， 上述装置还具有下面特点：
所述中断服务程序模块， 緩存上一次处理中断事件后各中断源是否产生 中断的信息包括： 判断某个中断源的中断状态变化时， 以 "或" 运算的方式 将该中断源的当前状态写入对应的中断寄存器；
所述中断寄存器， 还用于被所述中断处理任务程序读后自动清零。
为了解决上述问题， 本发明实施例还提供了一种分组传送网设备， 包括 上述的装置。
本发明实施例提供一种中断处理方法及装置， 针对在多中断处理任务中 如果每次只处理一个中断， 则可能因为瞬间到达的中断多， 而丟失某些重要 中断信息的问题， 本发明实施例引入了中断緩存机制， 该中断緩存机制能在 每次中断产生时记录中断的发生； 为避免中断的反复震荡， 导致 CPU执行效 率低的问题， 本发明实施例引入了中断去抖机制。 本发明实施例还引入了中 断处理任务机制， 以解决 ISR庞大， 中断多可能造成 CPU占用率高， 设备无 法工作的问题。 附图概述
图 1 是本发明实施例的处理中断的装置的示意图；
图 2为本发明实施例的中断处理方法的流程图；
图 3为本发明实施例的中断处理任务程度的处理流程图。 本发明的较佳实施方式 下文中将结合附图对本发明的实施例进行详细说明。 需要说明的是， 在 不冲突的情况下， 本申请中的实施例及实施例中的特征可以相互任意组合。
如图 1所示， 本发明实施例的处理中断的装置包括下面的模块： 中断服务程序模块， 设置为緩存中断信息， 定时地或在预定条件下释放 一信号量；
中断处理任务模块， 设置为获取到所述信号量后， 根据所述中断信息处 理中断事件。
其中， 所述中断服务程序模块緩存中断信息包括： 在中断寄存器中緩存 上一次处理中断事件后各中断源是否产生中断的信息， 以及每一中断源包括 的各种类型的中断的状态信息。
其中， 所述中断处理任务模块， 设置为被调用后去获取所述信号量， 如 获取到所述信号量， 则读中断寄存器， 判断各中断源中是否有中断源产生过 中断， 如有， 对每一个产生过中断的中断源， 再判断该中断源包括的各种类 型的中断的状态是否发生变化， 对状态发生变化的中断进行处理。
其中， 所述中断服务程序模块， 是设置为将当前每一中断源包括的各种 类型的中断的状态信息记录在第一变量中；
所述中断处理任务模块， 设置为通过比较第一变量与记录上次处理中断 事件时每一中断源包括的各种类型的中断的状态信息的第二变量， 来判断该 产生过中断的中断源包括的各种类型的中断的状态是否发生变化的， 然后将 第一变量中的值赋值给第二变量。
其中， 所述中断服务程序模块， 设置为在所述预定条件下释放一信号量 包括： 判断中断控制标志位为空闲时， 释放所述信号量， 然后将所述中断控 制标志位置为忙， 所述中断控制标志位的初始值为空闲；
所述中断处理任务模块， 获取到所述信号量后， 将所述中断控制标志位 置为空闲。
在一实施例中， 所述装置还设置有一计数器， 其中， 在所述预定条件下 释放一信号量包括： 判断所述计数器的计数值为 0时， 释放所述信号量； 还 用于每来一次中断将所述计数器的计数值加 1 ; 所述中断处理任务模块， 获取到所述信号量后， 将所述计数器清 0。 其中， 所述中断服务程序模块， 緩存上一次处理中断事件后各中断源是 否产生中断的信息包括： 判断某个中断源的中断状态变化时， 以 "或" 运算 的方式将该中断源的当前状态写入对应的中断寄存器；
所述中断寄存器， 还设置为被所述中断处理任务程序读后自动清零。 本发明实施例的 PTN设备包括上述的处理中断的装置。
图 2为本发明实施例的中断处理方法的流程图， 如图 2所示， 本实施例 的方法包括下面步骤：
S10、 緩存中断信息， 定时地或在预定条件下释放一信号量；
所述緩存中断信息， 包括： 中断服务程序将上一次处理中断事件后各中 断源是否产生中断的信息緩存在一中断寄存器， 以及记录每一中断源包括的 各种类型的中断的状态信息。
当中断源的中断状态发生变化后， CPU进程进入 ISR, 对中断源的中断 状态进行记录， 本实施例中， 釆用中断寄存器来记录中断源的中断状态， 对 于中断的产生或者消失都写对应的 bit位，每一次中断的写操作可以釆用或运 算， 1表示中断的产生， 0表示中断的消失， 如 1|1= 1 , 1|0 = 1 , 0|1=1 , 0|0=0。 这样只要在上一次中断任务处理完成后， 在本次中断任务执行期间出现过中 断， 则中断源对应的中断寄存器将一直保存为 1。
在逻辑中指定某一个或者一些寄存器作为中断寄存器， 这些中断寄存器 只能用于存储中断情况信息， 不允许除中断处理任务以外的其他任务读取和 改写， 该中断寄存器需要初始化一次， 在设备初始化时完成中断的初始化工 作。
本实施例将中断状态信息存放在中断寄存器， 而不是存放在内存中， 可 以保留有效中断，避免无效中断引起 CPU资源的浪费。如果釆用每次中断时， ISR只进行中断寄存器的写， 而清零操作在读后让硬件自动清零， 就可以避 免内存数据被覆盖， 导致中断处理丟失。
本发明实施例中还釆用 "中断标志变量" ， 用来记录各类型中断的状态 的变量， 本实施例中使用两个中断标志变量， 一个是 IntFlagNew, —个是 IntFlagOldo ISR将当前每一中断源包括的各种类型的中断的状态信息记录在 IntFlagNew中， 中断处理任务处理中断时， 将 IntFlagNew赋值给 IntFlag01d。
本实施例中的中断源为 PTN设备中的每一条伪线， 当然也可以是各种告 警。 ISR还将每一条伪线包括的各种类型的中断的状态信息存储在 IntFlagNew 变量中。 如果某一类型的中断产生， 则 ISR在该 IntFlagNew变量的相应比特 位写为 1 , 如果该类型的中断消失， 则将该 IntFlagNew变量写为 0。
如果在中断处理任务阻塞的过程中， 产生了大量中断产生、 消失、 产生、 消失， 这些抖动只会表现在 IntFlagNew变量反复的变化， 不会影响到中断的 反复执行。 实际这些中间状态变量在中断处理过程中被忽略， 因为中断处理 只关注最终的 IntFlagNew的值。 相反地， 如果每次中断都及时响应， 这种震 荡就可能导致 CPU陷入占用率过高的困境。 因此通过忽略中间变化， 实现去 抖。
本实施例中， ISR若判断中断控制标志位为 0, 则释放一信号量； 对于每一次中断， ISR不单独释放信号量， 而是设置一个监控标志， 通 过监控标志的状态来确定是否需要释放信号量。 将该监控标志称为中断控制 标志位， ISR判断该中断控制标志位是否为 1 , 如果为 1 , 表示中断繁忙， 则 不进行信号量的释放； 如果为 0, 表明中断空闲， 需要先将该标志位置为 1 , 然后释放信号量， 来唤醒中断处理任务； 这个中断控制标志可以控制信号量 的释放，防止短时间内突发成千上万个中断，而造成的信号量释放频繁， CPU 占用率高的问题。
在另一实施例中， 也可以使用定时地控制信号量的释放， 当定时器计时 到以后， 有中断产生则释放信号量， 这样也能有效控制信号量的频繁释放， 但定时器的时间长短设置需要优化考虑。
在另一实施例中， 可以釆用计数器的方式来控制信号量的释放， 当计数 器为 0时释放信号量， 每来一次中断， ISR将计数器加 1 , 中断任务判断计数 器不为 0, 则处理中断， 同时清零计数器。
S20、 接收到所述信号量后， 根据所述中断信息处理中断事件。
本实施例， 还引入中断处理任务程序， 将 ISR的工作下放到中断处理任 务程序中， 中断产生后， 尽快执行完 ISR, 释放 CPU, 将多次中断的动作在 一次中断任务中处理完成。
中断处理任务程序被调用后去获取所述信号量， 如获取到所述信号量， 则读所述中断寄存器， 判断各中断源中是否有中断源产生过中断， 如有， 对 每一个产生过中断的中断源， 再判断该中断源包括的各种类型的中断的状态 是否发生变化， 对状态发生变化的中断进行处理。
若系统中仅有一个中断处理任务， 该中断处理任务处理完任务后， 再循 环地获取信号量； 若有多个任务， 则操作系统根据内部策略（如优先级、 片 轮等策略）调用对应的任务进行处理， 这样中断处理任务在受调用后， 去获 取信号量。
图 3为本发明实施例的中断处理任务的处理流程图， 如图 3所示， 具体 过程如下：
步骤 301、 中断处理任务获取到 ISR程序释放的同步信号量后， 从中断 寄存器中读取每个中断寄存器的值， 然后中断寄存器自动清零， 将中断控制 标志位置 1。
步骤 302、 中断处理任务对每个中断寄存器的值进行判断， 若值为 0, 则 不必查看对应伪线的 IntFlagNew变量， 因为此时没有出现中断， 不需要进行 任何处理； 若值为 1 , 表示出现过中断， 则转向步骤 303;
步骤 303、 釆用异或操作来判断本次中断情况和上次中断处理任务保存 的中断情况是否相同， 异或后为 0, 表明两次中断情况相同 （即同一类型的 中断的状态相同） ， 不需要再进行处理， 如果异或后为 1 , 表明两次中断情 况不同， 则转向步骤 304。
本实施例中， 可以将 IntFlagOld赋值给中间变量 （temp 变量） ， 将 IntFlagNew赋值给 IntFlagOld, 将 temp与 IntFlagOld进行异或运算。
步骤 304、 对中断情况不同的中断事件进行相应的处理。
在中断处理任务一次执行过程中， 处理完所有类型的中断。
在伪线封装的报文中， 存在一个控制字字段， 该字段有 16 bits, 其中 bit 5和 bit 6代表 L比特和 R比特（这部分内容可以参考 RFC4553标准和 RFC4385 标准） ， 其中， L比特如果设置， 表示净荷中携带的 TDM (时分复用） 的 数据是无效的， R 比特如果设置表示本端节点处于断包的状态。 其中， 伪线 侧出现断包（LOPS )事件后需要将发送出去的报文 R比特置位为 1。 为简单 起见， 这里仅以实现由这两个位引起的中断处理进行说明。 中断标志变量依 然使用两个： 一个是记录当前的中断状况的 IntFlagNew, —个是记录上次处 理完成后的中断状况的 IntFlagOkL 这两个变量各占用一个字节， 8 bits, 其 中 bitO表示 L比特的变化， bitl表示 R比特的变化， bit3 表示断包状态（ LOPS ) 的变化。
假设， 现有 126条伪线， 使用位宽 16bits的中断寄存器， 那么需要至少 8 个中断寄存器 ， 只要该条伪线存在任何形式的中断， 该中断寄存器对应的比 特位都需要置为 1。
4叚设， 瞬间 126条伪线都出现了 L比特产生和消失的中断各两次， 最终 处于 L比特产生的状态， 则中断服务程序（ISR )执行了 126*5次写中断寄存 器， 其中 126个 bit置为 1 (注意这里的写操作执行了五次， 但是因为写操作 实际是或运算， 所以最终结果依然是 1 ) 。
每条伪线的 IntFlagNew变量的 bitO都变化五次， 从 0-1 , 1-0, 0-1 , 1-0, 0-1 , 最终写成了 1。 这个过程中第一次从 0-1 , 释放一个二进制信号量， 同时 将全局中断控制标志位置为 1 , 而从 1-0, 0-1 , 1-0, 0-1的这几次变化都判断 全局中断控制标志是否为 1 , 为 1 , 则不再释放信号量， 故整个过程中一共只 释放了一次信号量。
中断处理任务一直在尝试获取信号量， 这里假设在抖动完成后， 获取到 该信号量（在抖动中的情况与此类似， 只要抖动最终稳定， 则抖动稳定后的 一个中断任务执行就能保证处理结果正确） ， 中断处理任务扫描 8个中断寄 存器的每一个 bit, 同时硬件自动清零。 依次判断各个中断寄存器的 bit位是 否为 0 , 若 bit位为 0 , 则不进行处理； 如果 bit位为 1 , 则再查看 IntFlagNew 的变化， 将 IntFlagNew与 IntFlagOld做异或操作， 然后更新 IntFlagOld为 IntFlagNew„
比较异或后的结果， 则可以看到， L比特所在的 bitO为 1 , 则需要进行 L 比特的相关操作， 按照标准， 需要设置发送的数据为 E1-AIS数据。 8个寄存 器全部比较完成后， 也就意味着 126条伪线的中断处理执行完成， 一次中断 处理任务结束。
从该应用示例可以看到， 虽然一瞬间产生了 126*5=630次中断， 但是中 断处理任务， 只执行了一次， 就处理了 126条伪线的情况， 而且每条伪线只 处理了一次中断的执行动作， 这样有效的避免了中断抖动， 提高了中断处理 效率。
复， 又能避免中断处理的丟失， 解决 CPU占用率过高的问题。 即使中断突发 的场景下， 也能在有限的时间内完成所有的中断处理操作， 保证系统的高效， 正确执行。
需要说明的是， 本发明并不局限于 PTN设备， 该方法可以推广到所有存 在多中断处理， 且对中断处理操作复杂， 耗时较长的系统。
本领域普通技术人员可以理解上述方法中的全部或部分步骤可通过程序 来指令相关硬件完成， 所述程序可以存储于计算机可读存储介质中， 如只读 存储器、 磁盘或光盘等。 可选地， 上述实施例的全部或部分步骤也可以使用 一个或多个集成电路来实现。 相应地， 上述实施例中的各模块 /单元可以釆用 硬件的形式实现， 也可以釆用软件功能模块的形式实现。 本发明不限制于任 何特定形式的硬件和软件的结合。
以上仅为本发明的优选实施例， 当然， 本发明还可有其他多种实施例， 在不背离本发明精神及其实质的情况下， 熟悉本领域的技术人员当可根据本 发明实施例作出各种相应的改变和变形， 但这些相应的改变和变形都应属于 本发明所附的权利要求的保护范围。
工业实用性 本发明实施例提供一种中断处理方法及装置， 针对在多中断处理任务中 如果每次只处理一个中断， 则可能因为瞬间到达的中断多， 而丟失某些重要 中断信息的问题， 本发明实施例引入了中断緩存机制， 该中断緩存机制能在 每次中断产生时记录中断的发生； 为避免中断的反复震荡， 导致 CPU执行效 率低的问题， 本发明实施例引入了中断去抖机制。 本发明实施例还引入了中 断处理任务机制， 以解决 ISR庞大， 中断多可能造成 CPU占用率高， 设备无 法工作的问题。

Claims

权 利 要 求 书
1、 一种中断处理方法， 包括：
緩存中断信息， 定时地或在预定条件下释放一信号量；
获取到所述信号量后， 根据所述中断信息处理中断事件。
2、 如权利要求 1所述的方法， 其中：
所述緩存中断信息， 包括： 中断服务程序将上一次处理中断事件后各中 断源是否产生中断的信息緩存在中断寄存器， 以及记录每一中断源包括的各 种类型的中断的状态信息。
3、 如权利要求 2所述的方法， 其中： 所述获取到所述信号量后， 根据所 述中断信息处理中断事件， 包括：
中断处理任务程序被调用后去获取所述信号量， 如获取到所述信号量， 则读所述中断寄存器， 判断各中断源中是否有中断源产生过中断， 如有， 对 每一个产生过中断的中断源， 再判断该中断源包括的各种类型的中断的状态 是否发生变化， 对状态发生变化的中断进行处理。
4、 如权利要求 3所述的方法， 其中： 所述中断服务程序记录每一中断源 包括的各种类型的中断的状态信息， 包括： 将当前每一中断源包括的各种类 型的中断的状态信息记录在第一变量中；
所述中断处理任务程序通过比较第一变量与记录上次处理中断事件时每 一中断源包括的各种类型的中断的状态信息的第二变量， 来判断该产生过中 断的中断源包括的各种类型的中断的状态是否发生变化， 然后将第一变量中 的值赋值给第二变量。
5、 如权利要求 3所述的方法， 其中：
所述在预定条件下释放一信号量， 包括： 中断服务程序判断中断控制标 志位为空闲时， 释放所述信号量；
所述中断控制标志位的初始值置为空闲， 所述中断服务程序释放所述信 号量后， 将所述中断控制标志位设置为忙；
所述中断处理任务程序获取到所述信号量后， 将所述中断控制标志位设 置为空闲。
6、 如权利要求 3所述的方法， 其中：
所述在预定条件下释放一信号量， 包括： 设置一计数器， 中断服务程序 判断计数器的计数值为 0时， 释放所述信号量；
每来一次中断所述中断服务程序将所述计数器的计数值加 1 ;
所述中断处理任务程序获取到所述信号量后， 将所述计数器清 0。
7、 如权利要求 3所述的方法， 其中：
所述中断服务程序緩存上一次处理中断事件后各中断源是否产生中断的 信息， 包括： 所述中断服务程序判断某个中断源的中断状态变化时， 以 "或" 运算的方式将该中断源的当前状态写入对应的中断寄存器；
所述中断处理任务程序读所述中断寄存器后 ,所述中断寄存器自动清零。
8、 一种处理中断的装置， 包括：
中断服务程序模块， 其设置为： 緩存中断信息， 定时地或在预定条件下 释放一信号量； 以及
中断处理任务模块， 其设置为： 获取到所述信号量后， 根据所述中断信 息处理中断事件。
9、 如权利要求 8所述的装置， 其还包括中断寄存器， 其中：
所述中断服务程序模块是设置为以如下方式緩存中断信息： 在所述终端 寄存器中緩存上一次处理中断事件后各中断源是否产生中断的信息， 以及每 一中断源包括的各种类型的中断的状态信息。
10、 如权利要求 9所述的装置， 其中：
所述中断处理任务模块是设置为： 被调用后去获取所述信号量， 如获取 到所述信号量， 则读所述中断寄存器， 判断各中断源中是否有中断源产生过 中断， 如有， 对每一个产生过中断的中断源， 再判断该中断源包括的各种类 型的中断的状态是否发生变化， 对状态发生变化的中断进行处理。
11、 如权利要求 10所述的装置， 其中：
所述中断服务程序模块是设置为将当前每一中断源包括的各种类型的中 断的状态信息记录在第一变量中；
所述中断处理任务模块是设置为： 通过比较第一变量与记录上次处理中 断事件时每一中断源包括的各种类型的中断的状态信息的第二变量， 来判断 该产生过中断的中断源包括的各种类型的中断的状态是否发生变化的， 然后 将第一变量中的值赋值给第二变量。
12、 如权利要求 10所述的装置， 其中：
所述中断服务程序模块是设置为以如下方式在所述预定条件下释放一信 号量： 判断中断控制标志位为空闲时， 释放所述信号量， 然后将所述中断控 制标志位置为忙， 所述中断控制标志位的初始值为空闲；
所述中断处理任务模块还设置为： 获取到所述信号量后， 将所述中断控 制标志位置为空闲。
13、 如权利要求 10所述的装置， 其还包括一计数器，
所述中断服务程序模块是设置为以如下方式在所述预定条件下释放一信 号量： 判断所述计数器的计数值为 0时， 释放所述信号量；
所述中断服务程序模块还设置为每来一次中断将所述计数器的计数值加
1 ;
所述中断处理任务模块还设置为： 获取到所述信号量后， 将所述计数器 清 0。
14、 如权利要求 10所述的装置， 其中：
所述中断服务程序模块是设置为以如下方式緩存上一次处理中断事件后 各中断源是否产生中断的信息： 判断某个中断源的中断状态变化时， 以 "或" 运算的方式将该中断源的当前状态写入对应的中断寄存器；
所述中断寄存器还设置为： 被所述中断处理任务程序读后自动清零。
15、 一种分组传送网设备， 包括如权利要求 8-14任一项所述的装置。
PCT/CN2012/074287 2011-06-17 2012-04-18 一种中断处理方法及装置 WO2012171412A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201110164051.4A CN102833088B (zh) 2011-06-17 2011-06-17 一种中断处理方法及装置
CN201110164051.4 2011-06-17

Publications (1)

Publication Number Publication Date
WO2012171412A1 true WO2012171412A1 (zh) 2012-12-20

Family

ID=47336067

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2012/074287 WO2012171412A1 (zh) 2011-06-17 2012-04-18 一种中断处理方法及装置

Country Status (2)

Country Link
CN (1) CN102833088B (zh)
WO (1) WO2012171412A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106034043B (zh) * 2015-03-18 2020-01-07 中兴通讯股份有限公司 一种提高分组传送网中复用段倒换频率的方法及装置
CN106802843A (zh) * 2015-12-22 2017-06-06 中国电子科技集团公司第二十研究所 一种cpci中断丢失的补偿方法
CN106990971B (zh) * 2017-04-06 2020-05-12 上海航天测控通信研究所 一种适用于多中断数据接收的系统驱动方法
CN111078387B (zh) * 2017-12-25 2024-01-23 贵阳忆芯科技有限公司 中断聚合装置及其方法
CN109062624B (zh) * 2018-08-22 2021-06-01 上海稊米汽车科技有限公司 一种用于汽车电子控制单元中断唤醒的处理方法
CN113872696B (zh) * 2021-08-31 2022-08-09 武汉光迅科技股份有限公司 一种光模块Latched标志的处理方法与装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335694A (zh) * 2007-06-29 2008-12-31 联想(北京)有限公司 中断处理方法和系统
CN101373443A (zh) * 2008-09-23 2009-02-25 北京中星微电子有限公司 一种主机响应、停止响应及处理外设中断的方法
US20100017583A1 (en) * 2008-07-15 2010-01-21 International Business Machines Corporation Call Stack Sampling for a Multi-Processor System
CN101685429A (zh) * 2008-09-25 2010-03-31 联发科技股份有限公司 嵌入式系统与中断处理方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101299206B (zh) * 2008-06-24 2010-11-24 中兴通讯股份有限公司 一种实现中断采集的方法及装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335694A (zh) * 2007-06-29 2008-12-31 联想(北京)有限公司 中断处理方法和系统
US20100017583A1 (en) * 2008-07-15 2010-01-21 International Business Machines Corporation Call Stack Sampling for a Multi-Processor System
CN101373443A (zh) * 2008-09-23 2009-02-25 北京中星微电子有限公司 一种主机响应、停止响应及处理外设中断的方法
CN101685429A (zh) * 2008-09-25 2010-03-31 联发科技股份有限公司 嵌入式系统与中断处理方法

Also Published As

Publication number Publication date
CN102833088B (zh) 2018-03-23
CN102833088A (zh) 2012-12-19

Similar Documents

Publication Publication Date Title
WO2012171412A1 (zh) 一种中断处理方法及装置
US10506434B2 (en) System for accelerated network route update through exclusive access to routing tables
TWI661306B (zh) 用於分散式硬體追蹤之電腦實施方法、系統及非暫時性電腦儲存單元
US7770062B2 (en) Redundancy system having synchronization function and synchronization method for redundancy system
TWI631841B (zh) 開放流協定硬體加速計時器實施系統與方法
JP2009512260A (ja) 加入者装置、通信システムの通信コントローラ、および通信システムの加入者装置内でゲートウェイ機能を実現する方法
US20130024864A1 (en) Scalable Hardware Mechanism to Implement Time Outs for Pending POP Requests to Blocking Work Queues
JP6297232B2 (ja) データ処理装置、データ処理方法及びデータ処理プログラム
US10038571B2 (en) Method for reading and writing forwarding information base, and network processor
JP5968841B2 (ja) ネットワーク装置及びプロセッサの監視方法
JP2019053591A (ja) 通知制御装置、通知制御方法及びプログラム
JP2022121525A (ja) 処理装置、処理方法及びプログラム
JP2014086812A (ja) Ｃａｎシステム及びノード
US20170024154A1 (en) System and method for broadcasting data to multiple hardware forwarding engines
JP4563412B2 (ja) ソフトウェア複製
WO2012171398A1 (zh) 实时处理系统中的共享资源访问方法和实时处理系统
US11755517B2 (en) Communication control device, communication control method, information processing device, information processing method, and computer program product
TW202010293A (zh) 使用中央學習來處理網路交換器堆疊系統的多個轉送資料庫同步的方法
US10956248B1 (en) Configurable reporting for device conditions
JP7441326B2 (ja) 特に自動車におけるデータの異常を処理するための方法
US20230171200A1 (en) Communication control device, information processing device, communication control method, information processing method, and storage medium
JP2007272694A (ja) 通信インターフェース装置及び通信方法
US20230171198A1 (en) Communication control device, information processing device, communication control method, and information processing method
TW201906371A (zh) 管理裝置、通訊系統、管理方法以及管理程式產品
WO2023238438A1 (ja) 監視装置および監視方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12799811

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12799811

Country of ref document: EP

Kind code of ref document: A1