WO2012143654A1 - Signal synthesiser with direct digital synthesis having a generator of variable amplitude increments - Google Patents

Signal synthesiser with direct digital synthesis having a generator of variable amplitude increments Download PDF

Info

Publication number
WO2012143654A1
WO2012143654A1 PCT/FR2012/050764 FR2012050764W WO2012143654A1 WO 2012143654 A1 WO2012143654 A1 WO 2012143654A1 FR 2012050764 W FR2012050764 W FR 2012050764W WO 2012143654 A1 WO2012143654 A1 WO 2012143654A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
amplitude
segment
output signal
digital
Prior art date
Application number
PCT/FR2012/050764
Other languages
French (fr)
Inventor
Eric Tournier
Teddy BORR
Original Assignee
Centre National De La Recherche Scientifique (C.N.R.S)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National De La Recherche Scientifique (C.N.R.S) filed Critical Centre National De La Recherche Scientifique (C.N.R.S)
Publication of WO2012143654A1 publication Critical patent/WO2012143654A1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/022—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers

Definitions

  • the present invention relates to a direct digital synthesis signal synthesizer for providing an analog output signal.
  • Such a synthesizer is intended for the generation of any signal, the control of its frequency and the simple implementation of the three usual types of modulation, its amplitude, its frequency and its phase. It can have many applications, for example as a digitally controlled oscillator, or as a frequency divider.
  • Such signal synthesizers are generally known as the "Direct Digital Synthesizer” (DDS). They are adapted to generate a digital amplitude signal from a phase increment signal received by the synthesizer. This phase increment signal allows the generation of a phase ramp through a phase accumulator, which is then converted into a digital amplitude signal by a phase-amplitude converter, adapted to give a predetermined shape to the digital signal. amplitude. Said digital amplitude signal is then converted into an amplitude analog signal by a digital-to-analog converter, an amplitude analog signal which can then be filtered to obtain an output signal freed from parasitic harmonics.
  • DDS Direct Digital Synthesizer
  • Such synthesizers are generally used in applications similar to those of phase locked loops, with respect to which they have advantages, especially in terms of synthesizable signal forms and response time to a programming change.
  • this synthesizer can only generate sinusoidal signals and, being realized in BiCMOS ("Bipolar Complementary Metal Oxide Semiconductor” technology, that is to say with complementary bipolar metal-oxide-semiconductor structure) it can not be integrated into electronic equipment made in CMOS technology "Complementary Metal Oxide Semiconductor”, that is, complementary metal-oxide-semiconductor structure).
  • BiCMOS Bipolar Complementary Metal Oxide Semiconductor
  • CMOS complementary Metal Oxide Semiconductor
  • An object of the invention is to provide a direct digital synthesis signal synthesizer adapted to operate at high frequency.
  • Other objects of the invention are to propose a direct digital synthesis signal synthesizer adapted to be integrable on equipment using CMOS technology transistors, to have a reduced consumption and to generate various forms of signal.
  • the subject of the invention is a direct digital synthesis signal synthesizer of the aforementioned type, characterized in that it comprises a generator of variable amplitude increments, for generating an amplitude increment signal of variable value, an amplitude accumulator, for cyclically incrementing the value of a digital amplitude signal of the value of the amplitude increment signal, and a digital-to-analog converter, for obtaining the output signal by converting the digital amplitude signal into an analog signal.
  • the signal synthesizer according to the invention may comprise one or more of the following characteristics, taken separately or according to any technically possible combination (s):
  • control module for controlling the amplitude increment generator according to a frequency setpoint, and the output signal is divided into periods, themselves divided into segments
  • control module comprising a memory storing a plurality of segment setpoints, for generating each segment by the signal synthesizer
  • each segment setpoint is associated with a segment of the output signal and comprises a segment slope setpoint, representative of an average slope of the associated segment, and a relative segment duration setpoint, representative of the relationship between the segment duration associated and the duration of a period of the output signal;
  • control module is adapted to determine, as a function of the frequency setpoint and of each segment setpoint, a generation time interval of each segment;
  • the amplitude increment generator is adapted to generate an amplitude increment signal taking a predetermined sequence of amplitude increment values, during a predetermined segment generation time interval, so as to obtain an amplitude increment signal predetermined slope of the output signal over the segment generation time interval;
  • control module is adapted to transmit the segment slope setpoint of a segment setpoint to the amplitude increment generator during the associated segment generation time interval, the amplitude increment generator being adapted to determine the sequence of amplitude increment values according to said slope setpoint;
  • the amplitude accumulator comprises an amplitude adder, for cyclically summing the value of the digital amplitude signal with the value of the amplitude increment signal, and an amplitude register, for storing at each cycle the amplitude value of the digital amplitude signal;
  • control module for controlling the adjustment means according to a frequency setpoint and a default frequency of the output signal, so that, when the frequency of the output signal varies, the amplitude of the output signal remains constant.
  • FIG. 1 is a block diagram representing a direct digital synthesis signal synthesizer of the state of the art
  • FIG. 2 is a block diagram representing a direct digital synthesis signal synthesizer according to the invention.
  • FIG. 3 is a double graph showing, at the top, an output signal of the signal synthesizer of FIG. 2 and, at the bottom, an amplitude increment signal of the signal synthesizer of FIG. 2;
  • FIG. 4 is a block diagram showing a first variant of the signal synthesizer of FIG. 2;
  • FIG. 5 is a block diagram showing a second variant of the signal synthesizer of Figure 2.
  • direct digital synthesizer will be used to designate a direct digital synthesis signal synthesizer.
  • the direct digital synthesizer 10 of the state of the art, represented in FIG. 1, comprises various stages 14, 16, 18, 20, among which a phase accumulator 14, for generating a digital phase signal P, a phase converter amplitude 16, for converting the digital phase signal P into a digital signal of amplitude A1, a digital-to-analog converter 18, for converting the digital signal of amplitude A1 into an analog signal of amplitude A2, and possibly a low-pass filter 20, for smoothing the analog amplitude signal A2 into an output signal Y.
  • the direct digital synthesizer 10 further comprises a clock system 22, for generating a clock signal f C
  • Each stage 14, 16, 18 typically comprises transistors of the metal oxide-oxide field effect transistor type, better known under the name MOSFET, a part of which are actuated by the clock signal f dk .
  • the same clock signal f dk being applied to the transistors of the different stages 14, 16, 18, these stages are synchronized with each other.
  • the clock system 22 is adapted to generate electrical pulses at a predetermined frequency, separated by predetermined time steps ⁇ .
  • clock strokes denotes said electrical pulses generated by the clock system 22. and transferred to stages 14, 16, 18.
  • the direct digital synthesizer 10 is adapted to receive as input a phase increment signal ⁇ , of constant value.
  • This signal ⁇ is generated by a phase increment generator (not shown) which can be reprogrammed so as to change the value of the phase increment signal ⁇ generated.
  • this reprogramming is slow and does not make it possible to change the value of the phase increment signal ⁇ at high frequency.
  • the phase accumulator 14 is adapted to increment the value of the digital phase signal P by the value of the phase increment signal ⁇ .
  • it comprises a phase adder 30 and a phase register 32.
  • the phase adder 30 is adapted to summation cyclically, at each clock pulse, the value of the digital phase signal P with the value of the phase increment signal ⁇ , so as to obtain a value of the digital phase signal P incremented by the value of the phase increment signal ⁇ .
  • the phase register 32 is a memory with very low access time. It is adapted to store, at each clock pulse, the incremented value of the digital phase signal P coming out of the phase adder 30, replacing the value of the digital phase signal P stored at the previous clock pulse.
  • the digital phase signal P has the appearance of a linear function with a slope equal to the ratio ⁇ / ⁇ , where ⁇ is the value of the phase increment signal ⁇ and ⁇ is the time step separating two consecutive clock strokes.
  • the digital phase signal P has a maximum value P max equal to 2'-1, where i represents the number of storage bits of the phase register 32.
  • the digital phase signal P is accumulated in the phase register 32 modulo 2 .
  • the phase-amplitude converter 16 is adapted to convert the digital phase signal P into a digital signal of amplitude A1.
  • the phase-amplitude converter 16 generally comprises a non-volatile memory (not shown) storing a database associating with each value of the digital phase signal P a value of the associated digital amplitude signal A1.
  • the phase-amplitude converter 16 is thus adapted, at each clock pulse, to recover in the non-volatile memory the value of the digital signal of amplitude A1 associated with the value of the digital phase signal P presented at the input of the converter. , and for outputting a value of the digital signal of amplitude A1 equal to said associated value.
  • the access time to the non-volatile memory is generally long, which considerably limits the bandwidth of the direct digital synthesizer 10.
  • the non-volatile memory requires a large number of components, which results in a power consumption and a large footprint of the digital synthesizer 10.
  • the direct digital synthesizer 10 is adapted to generate a sinusoidal output signal Y (graph G14 of FIG. 1). As can be seen in the graph G12 of FIG. 1, the digital signal of amplitude A1 thus has a general appearance of sinusoidal function.
  • the digital-to-analog converter 18 is adapted to convert the digital amplitude signal A1 into an analog signal of amplitude A2. This type of equipment is known and will not be described further.
  • the analog amplitude function A2 is a stair signal having a general sinusoidal function.
  • the low-pass filter 20 comprises, in known manner, at least one resistor and at least one capacitor. It makes it possible to smooth the analog amplitude signal A2 so as to obtain for the output signal Y a quasi-perfect sinusoidal function (graph G14 of FIG. 1). However, as mentioned above, this direct digital synthesizer 10 is frequency limited, has a high power consumption, and has a large footprint.
  • This synthesizer 100 is adapted to deliver an analog output signal S.
  • it comprises various stages 102, 104, 106, 1 10, including an amplitude increment generator 102, for generating an amplitude increment signal Aa digital, of variable value, an amplitude accumulator 104, for generating a digital signal of amplitude A n from the amplitude increment signal Aa, and a digital-to-analog converter 106 to obtain an analog initial output signal S by converting the digital signal of amplitude A n in an analog signal.
  • the synthesizer 100 further comprises a control module 1 10 for controlling the amplitude increment generator 102.
  • the direct digital synthesizer 100 is adapted to deliver a sinusoidal output signal S (graph G24 of FIG. 2).
  • the synthesizer 100 is adapted to deliver any other form of output signal, such as a Gaussian, a cardinal sine, a slot, a triangle, or the like.
  • the digital direct synthesizer 100 also includes a clock system 112 for generating a clock signal RF for clocking the stages 102, 104, 106, 110. More precisely, each stage 102, 104, 106, 110 comprises transistors, for example of the MOSFET type, at least a part of which are driven by the clock signal f HF-
  • the clock signal f HF is a series of electrical pulses, or clock pulses, generated by the system clock at a predetermined frequency.
  • the output signal S delivered by the synthesizer 100 is generally a periodic signal, divided into periods ⁇ .
  • each period ⁇ is itself subdivided into segments s, (with i equal 1 to k , where k is the number of segments s, in period ⁇ ).
  • the output signal S is not periodic and is directly cut into segments s ,.
  • Each segment is uniquely qualified by a segment order number n, a segment average slope a, and a relative segment duration d.
  • the order number n indicates the order of the segment s, in the period ⁇
  • the average slope a indicates the average slope value of the signal S on the segment s
  • the relative duration d indicates the ratio of the duration of the segment s, over the total duration of the period ⁇ .
  • the amplitude increment generator 102 is adapted to generate an amplitude incremental digital signal Aa of variable value, that is to say a signal taking variable values among discrete and predetermined values Aai, .. ., ⁇ 3 ⁇ 4.
  • the discrete values Aai,..., Aai that can be taken by the amplitude increment signal Aa are equal to -2, -1, 1 and 2.
  • the amplitude accumulator 104 is adapted to generate the digital signal of amplitude A n incrementally the value of the digital signal of amplitude A n of the value of the signal amplitude increment Aa.
  • the amplitude accumulator 104 comprises an amplitude adder 120 and an amplitude register 122.
  • the amplitude adder 120 comprises two inputs 120a, 120b, and an output 120c.
  • An input 120a is connected to the output of the amplitude increment generator 102, and the other input 120b is connected to the output of the amplitude register 122.
  • the output 120c is connected to the input of the amplitude register 122.
  • the amplitude adder 120 is adapted to summation cyclically, at each clock pulse, the value of the digital signal of amplitude A n with the value of the amplitude increment signal Aa generated by the generator 102, so that obtaining a value of the digital signal of amplitude A n incremented by the value of the amplitude increment signal Aa.
  • the amplitude register 122 is a memory with very low access time. It is adapted to store, at each clock pulse, the incremented value of the digital signal of amplitude A n coming out of the amplitude adder 120, replacing the value of the digital amplitude signal A n stored at once. previous clock.
  • the value of the digital amplitude signal A n increases and, when the amplitude increment signal Aa has a negative value, the value of the digital signal of amplitude A n decreases.
  • the digital signal of amplitude A n exhibits a sinusoidal function of time.
  • the phase-amplitude converter 106 comprises a conversion stage 124 and a low-pass filter 126.
  • the conversion stage 124 is adapted to convert the digital signal of amplitude A n into an analog signal of amplitude A a , visible on the graph G23 of FIG. 2.
  • this analog signal of FIG. amplitude A a is a staircase signal having a general sinusoidal function.
  • the filter 126 is adapted to filter the high frequencies of the analog amplitude signal A a , so as to obtain a smoothed output signal S visible on the graph G24 of Figure 2. As shown, the output signal S is a quasi-perfect sinusoidal signal.
  • the phase-amplitude converter 106 does not comprise a low-pass filter 126, the output signal S then being constituted by the analog amplitude signal A a .
  • the control module 1 10 is adapted to drive the amplitude increment generator 102 as a function of a frequency setpoint C f and the signal HF.
  • the control module 1 10 comprises a first memory 130. storing, for each segment s, the output signal S, an associated segment setpoint ⁇ , and, preferably, a second memory 132 storing, for each segment s, the output signal S, a time interval ⁇ , of generation of said segment s ,.
  • the first memory 130 is a non-volatile memory or, alternatively, a register.
  • the second memory 132 is a fast access time memory, such as a volatile memory or a register.
  • Each segment setpoint ⁇ comprises a segment slope setpoint a, and a relative duration period setpoint ⁇ ,.
  • the segment slope setpoint a, of a segment setpoint ⁇ is a datum representative of the slope a, of the segment s, associated with the segment setpoint ⁇
  • the relative duration setpoint of segment ⁇ is a data representative of the relative duration d, of the segment s, associated with the segment setpoint ⁇ ,.
  • the relative duration of segment set ⁇ is typically expressed as a percentage of the relative duration of the segment s ,, with respect to the duration of the period ⁇ .
  • the frequency setpoint C f is a data representative of the frequency of the output signal S intended to be generated by the synthesizer 100. This is typically a frequency. In a variant, the frequency setpoint C f may be a number of clock strokes necessary for the generation of a period ⁇ of the output signal S.
  • the control module 1 10 is adapted to determine, from the frequency setpoint C f and the relative segment duration setpoint ⁇ , of each segment setpoint ⁇ ,, each segment generation time interval ⁇ , and preferably, for storing each segment generation time interval ⁇ , in the second memory 132
  • the control module 1 10 is also adapted to transmit to the amplitude increment generator 102, during each segment generation time interval ⁇ , the segment slope setpoint a, of the segment setpoint ⁇ , from which has been determined the segment generation time interval ⁇ ,, so as to synthesize the segment s, associated with the segment setpoint ⁇ ,.
  • the amplitude increment generator 102 is adapted so that the amplitude increment signal Aa generated during the segment generation time interval ⁇ , takes a series of amplitude increment values adapted so that, on said segment generation time interval ⁇ ,, the output signal S has the slope a, associated with segment s, synthesized. Said series of amplitude increment values is determined by the amplitude increment generator 102 as a function of the segment slope setpoint a, transmitted by the control module 1 10.
  • control module 1 10 is adapted to be programmed by a serial programming device (not shown) to change the shape of the output signal S delivered.
  • serial programming device is adapted to record the segment setpoints ⁇ in the memory 130 of the control module 1.
  • FIG. 3 shows a first graph G31 representing a period ⁇ of the output signal S as a function of time t, and a second graph G32 representing the amplitude increment signal Aa as a function of time t.
  • the amplitude increment signal Aa has been represented in the form of boxes, the amplitude increment signal Aa switching, for each box represented, between the extreme values of the box.
  • the control module 1 10 is programmed by the programming device.
  • the programming device stores in the memory 130 of the control module 1 10 segment setpoints ⁇ , each comprising a segment slope setpoint a, and a relative period of time setpoint ⁇ , each segment setpoint ⁇ being associated to a segment s, of the output signal S to be generated.
  • a frequency setpoint C f is sent to the control module 1 10, from which the control module 1 10 determines each time interval ⁇ .
  • the control module 1 10 determines a time interval At, of generation of the segment s, associated with the segment setpoint ⁇ , by the following formula:
  • the time interval ⁇ is typically a duration, or a number of clock strokes necessary for the generation of the segment s,. Each time interval ⁇ , is then recorded in the second memory 132 of the control module 1 10.
  • the control module 1 10 transmits to the amplitude increment generator 102 a slope setpoint CH of a first segment setpoint ⁇ , to which a first segment Si is associated.
  • the amplitude increment generator 102 determines, as a function of the slope setpoint, a series of values to be taken by the amplitude increment signal Aa, and generates an amplitude increment signal Aa taking said sequence of values during the time interval A.
  • the amplitude increment signal Aa generated during the time interval A takes a series of values equal to 1 and 2, as can be seen in the graph G32 of FIG. 3.
  • the digital amplitude signal A n initially has a zero value. It is incremented cyclically, at each clock stroke, the value of the amplitude increment signal Aa. It is then converted into an analog signal of amplitude A a by the conversion stage 124 of the digital-to-analog converter 106. Then the analog amplitude signal A a is filtered by the filter 126 so as to obtain the first segment Si of the output signal S, represented on the graph G31 of FIG.
  • control logic 1 10 transfers the slope setpoint a 2 of a second segment setpoint ⁇ 2 to the amplitude increment generator 102 during a second time interval At 2 .
  • the generator 102 generates during the time interval At 2 an amplitude increment signal Aa taking a series of values depending on the slope setpoint a 2 .
  • the amplitude increment signal Aa takes a series of values equal to 0 and 1.
  • the amplitude increment signal Aa makes it possible to increment the digital signal of amplitude A n which, after digital-to-analog conversion, makes it possible to obtain the second segment s 2 of the output signal S.
  • the segments s 3 to s 7 are then each generated during one of the time intervals At 3 to At 7 , from the slope setpoint a 3 to a 7 of the segment setpoint ⁇ 3 to ⁇ 7 associated.
  • the synthesis of a new period of the output signal S begins, repeating the previous steps. Thanks to the invention it is possible to deliver a very high frequency output signal. Indeed, it is no longer necessary to read a data stored in a non-volatile memory to generate each new value of the digital amplitude signal, as was the case in the state of the art. Slow memory access is limited to access to the control module memories, which occur only once before the direct digital synthesizer generates each new segment.
  • control module since the information stored by the control module can be coded on a very limited number of bits, it is possible to use a register rather than a non-volatile memory to constitute the memory of the control module; this variant makes it possible to further increase the bandwidth of the direct digital synthesizer.
  • the information being encoded on a limited number of bits, the information storage capacities are reduced, which reduces the bulk of the direct digital synthesizer and its consumption.
  • the block architecture of the direct digital synthesizer presented above does not prejudge in any way the technology used to realize the direct digital synthesizer, and is thus adaptable on various technologies, in hardware as well as software forms.
  • the proposed direct digital synthesizer retains the same advantages as conventional direct digital synthesizers, namely that it makes it possible to generate any type of signal and allows the establishment of a stable output signal in a quasi-instantaneous manner.
  • the direct digital synthesizer 100 has the disadvantage of delivering an output signal S whose amplitude depends on the frequency: indeed, when the frequency setpoint C f increases, the amplitude of the output signal S decreases.
  • FIG. 4 a first preferred variant of the direct digital synthesizer 100 is shown in FIG. 4.
  • the direct digital synthesizer 100 comprises an adjustable analog signal amplifier 140 for adjusting the peak-to-peak amplitude of the output signal S so as to obtain a final output signal S '.
  • This amplifier 140 is connected to the output of the digital-to-analog converter 106
  • the analog amplifier 140 is adapted to amplify or contract the amplitude of the output signal S by a coefficient equal to the gain of the amplifier 140. final output signal S 'is thus adjustable by adjusting the gain of the analog amplifier 140.
  • the control module 1 10 is adapted to adjust the gain of the analog amplifier 140 as a function of the frequency setpoint C f and an amplitude setpoint C a .
  • the control module 1 10 is thus adapted to determine, as a function of the frequency setpoint C f and of the amplitude setpoint C a , a gain parameter ⁇ of the amplifier 140, and to adjust the gain of the amplifier. amplifier 140 so that it is equal to said gain parameter ⁇ .
  • the gain parameter ⁇ is determined by the following formula:
  • f 0 is a default frequency of the output signal S
  • a 0 is a default amplitude of the output signal S.
  • the values of the default frequency f 0 and the default amplitude A 0 are preferably stored in the memory 130 of the control module 1 10.
  • control module 1 10 is adapted to adjust the gain of the analog amplifier 140 from the single frequency set C f .
  • a second preferred variant of the direct digital synthesizer 100 is shown in FIG. 5.
  • the direct digital synthesizer 100 comprises a numerical multiplier 142, with adjustable gain, interposed between the amplitude increment generator 102 and the amplitude accumulator 104.
  • This digital multiplier 142 is adapted to multiply the value of the amplitude increment signal Aa by its gain, so as to obtain an amplified amplitude increment signal Aa '.
  • This amplified amplitude increment signal Aa ' replaces the amplitude increment signal Aa at the input of the amplitude accumulator 104.
  • the control module 1 10 is adapted to adjust the gain of the digital multiplier 142 as a function of the frequency setpoint C f and an amplitude setpoint C a .
  • the control module 1 10 is thus adapted to determine, as a function of the frequency setpoint C f and of the amplitude setpoint C a , a gain parameter du of the digital multiplier 142, and to adjust the gain of the digital multiplier 142 so that it is equal to said gain parameter P.
  • the gain parameter ⁇ is determined by the following formula:
  • f 0 is the default frequency of the output signal S
  • a 0 is the default amplitude of the output signal S, whose values of the frequency are preferably stored in the memory 130 of the control module 1 10.
  • control module 1 10 is adapted to adjust the gain of the digital multiplier 142 from the single frequency setpoint C f .

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

The invention relates to a signal synthesiser (100), which includes: a generator (102) of variable amplitude increments, for generating an amplitude increment signal (Aa) having a variable value; an amplitude accumulator (104) for cyclically incrementing the value of a digital amplitude signal (An) of the amplitude increment signal (Aa); and a digital-to-analog converter (106),for obtaining the output signal (S, S') by converting the digital amplitude signal (An) into an analog signal.

Description

Synthétiseur de signal à synthèse numérique directe à générateur d'incréments d'amplitude variables  Direct Digitally Synthesized Signal Synthesizer Generating Variable Amplitude Increments
La présente invention concerne un synthétiseur de signal à synthèse numérique directe, pour délivrer un signal de sortie analogique.  The present invention relates to a direct digital synthesis signal synthesizer for providing an analog output signal.
Un tel synthétiseur est destiné à la génération d'un signal quelconque, au contrôle de sa fréquence et à la mise en œuvre simple des trois types de modulation habituels, sur son amplitude, sa fréquence et sa phase. Il peut avoir de nombreuses applications, par exemple en tant qu'oscillateur contrôlé numériquement, ou en diviseur de fréquence.  Such a synthesizer is intended for the generation of any signal, the control of its frequency and the simple implementation of the three usual types of modulation, its amplitude, its frequency and its phase. It can have many applications, for example as a digitally controlled oscillator, or as a frequency divider.
De tels synthétiseurs de signaux sont généralement connus sous le terme anglais de « Direct Digital Synthesizer » (DDS). Ils sont adaptés pour générer un signal numérique d'amplitude à partir d'un signal d'incrément de phase reçu par le synthétiseur. Ce signal d'incrément de phase permet la génération d'une rampe de phase à travers un accumulateur de phase, convertie ensuite en un signal numérique d'amplitude par un convertisseur phase-amplitude, adapté pour donner une forme prédéterminée au signal numérique d'amplitude. Ledit signal numérique d'amplitude est ensuite converti en un signal analogique d'amplitude par un convertisseur numérique-analogique, signal analogique d'amplitude qui peut être ensuite filtré pour obtenir un signal de sortie débarrassé d'harmoniques parasites.  Such signal synthesizers are generally known as the "Direct Digital Synthesizer" (DDS). They are adapted to generate a digital amplitude signal from a phase increment signal received by the synthesizer. This phase increment signal allows the generation of a phase ramp through a phase accumulator, which is then converted into a digital amplitude signal by a phase-amplitude converter, adapted to give a predetermined shape to the digital signal. amplitude. Said digital amplitude signal is then converted into an amplitude analog signal by a digital-to-analog converter, an amplitude analog signal which can then be filtered to obtain an output signal freed from parasitic harmonics.
De tels synthétiseurs sont généralement utilisés dans des applications similaires à celles des boucles à verrouillage de phase, par rapport auxquelles ils présentent des avantages, notamment en termes de formes de signal pouvant être synthétisées et de temps de réponse à un changement de programmation.  Such synthesizers are generally used in applications similar to those of phase locked loops, with respect to which they have advantages, especially in terms of synthesizable signal forms and response time to a programming change.
Ces synthétiseurs de signaux présentent cependant de nombreux inconvénients : ils présentent un encombrement conséquent, sont limités en fréquence et ont une consommation électrique élevée.  These signal synthesizers, however, have many disadvantages: they have a large footprint, are limited in frequency and have a high power consumption.
Le document « A 6-GHz Low-Power BiCMOS SiGe:C 0.25 μηπ Direct Digital Synthesizer » (20 février 2008, Thuries et al., Microwave and Wireless Components Letters, IEEE 18(1 ), pp 46-48), décrit un synthétiseur de signal à synthèse numérique directe pouvant générer des signaux de fréquence relativement élevée (jusqu'à 3 GHz, pour une fréquence d'horloge de 6 GHz) et présentant une consommation électrique limitée à 308 mW. Cependant, ce synthétiseur ne peut générer que des signaux sinusoïdaux et, étant réalisé en technologie BiCMOS (de l'anglais « Bipolar Complementary Métal Oxyde Semiconductor », c'est-à-dire à structure bipolaire complémentaire métal-oxyde-semi-conducteur), il n'est pas intégrable dans des équipements électroniques réalisés dans une technologie CMOS (de l'anglais « Complementary Métal Oxyde Semiconductor », c'est-à-dire structure complémentaire métal-oxyde-semi-conducteur). The document "A 6-GHz Low-Power BiCMOS SiGe: C 0.25 μηπ Direct Digital Synthesizer" (February 20, 2008, Thuries et al., Microwave and Wireless Components Letters, IEEE 18 (1), pp 46-48), describes a Direct digital synthesis signal synthesizer capable of generating relatively high frequency signals (up to 3 GHz, for a clock frequency of 6 GHz) and having power consumption limited to 308 mW. However, this synthesizer can only generate sinusoidal signals and, being realized in BiCMOS ("Bipolar Complementary Metal Oxide Semiconductor" technology, that is to say with complementary bipolar metal-oxide-semiconductor structure) it can not be integrated into electronic equipment made in CMOS technology "Complementary Metal Oxide Semiconductor", that is, complementary metal-oxide-semiconductor structure).
Un objectif de l'invention est de proposer un synthétiseur de signal à synthèse numérique directe adapté pour fonctionner à haute fréquence. D'autres objectifs de l'invention sont de proposer un synthétiseur de signal à synthèse numérique directe adapté pour être intégrable sur un équipement utilisant des transistors de technologie CMOS, pour avoir une consommation réduite et pour générer diverses formes de signal.  An object of the invention is to provide a direct digital synthesis signal synthesizer adapted to operate at high frequency. Other objects of the invention are to propose a direct digital synthesis signal synthesizer adapted to be integrable on equipment using CMOS technology transistors, to have a reduced consumption and to generate various forms of signal.
A cet effet, l'invention a pour objet un synthétiseur de signal à synthèse numérique directe du type précité, caractérisé en ce qu'il comprend un générateur d'incréments d'amplitude variables, pour générer un signal d'incrément d'amplitude de valeur variable, un accumulateur d'amplitude, pour incrémenter cycliquement la valeur d'un signal numérique d'amplitude de la valeur du signal d'incrément d'amplitude, et un convertisseur numérique-analogique, pour obtenir le signal de sortie en convertissant le signal numérique d'amplitude en un signal analogique.  For this purpose, the subject of the invention is a direct digital synthesis signal synthesizer of the aforementioned type, characterized in that it comprises a generator of variable amplitude increments, for generating an amplitude increment signal of variable value, an amplitude accumulator, for cyclically incrementing the value of a digital amplitude signal of the value of the amplitude increment signal, and a digital-to-analog converter, for obtaining the output signal by converting the digital amplitude signal into an analog signal.
Le synthétiseur de signal selon l'invention peut comprendre l'une ou plusieurs des caractéristiques suivantes, prises isolément ou selon toute(s) combinaison(s) techniquement possible(s) :  The signal synthesizer according to the invention may comprise one or more of the following characteristics, taken separately or according to any technically possible combination (s):
- il comprend un module de commande pour piloter le générateur d'incréments d'amplitude en fonction d'une consigne de fréquence, et le signal de sortie est découpé en périodes, elles-mêmes découpées en segments, le module de commande comprenant une mémoire stockant une pluralité de consignes de segments, pour la génération de chaque segment par le synthétiseur de signal ;  it comprises a control module for controlling the amplitude increment generator according to a frequency setpoint, and the output signal is divided into periods, themselves divided into segments, the control module comprising a memory storing a plurality of segment setpoints, for generating each segment by the signal synthesizer;
- chaque consigne de segment est associée à un segment du signal de sortie et comprend une consigne de pente de segment, représentative d'une pente moyenne du segment associé, et une consigne de durée relative de segment, représentative du rapport entre la durée du segment associé et la durée d'une période du signal de sortie ;  each segment setpoint is associated with a segment of the output signal and comprises a segment slope setpoint, representative of an average slope of the associated segment, and a relative segment duration setpoint, representative of the relationship between the segment duration associated and the duration of a period of the output signal;
- le module de commande est adapté pour déterminer, en fonction de la consigne de fréquence et de chaque consigne de segment, un intervalle de temps de génération de chaque segment ;  the control module is adapted to determine, as a function of the frequency setpoint and of each segment setpoint, a generation time interval of each segment;
- le générateur d'incréments d'amplitude est adapté pour générer un signal d'incrément d'amplitude prenant une suite prédéterminée de valeurs d'incrément d'amplitude, pendant un intervalle de temps de génération de segment prédéterminé, de façon à obtenir une pente prédéterminée du signal de sortie sur l'intervalle de temps de génération de segment ;  the amplitude increment generator is adapted to generate an amplitude increment signal taking a predetermined sequence of amplitude increment values, during a predetermined segment generation time interval, so as to obtain an amplitude increment signal predetermined slope of the output signal over the segment generation time interval;
- le module de commande est adapté pour transmettre la consigne de pente de segment d'une consigne de segment au générateur d'incréments d'amplitude pendant l'intervalle de temps de génération de segment associé, le générateur d'incréments d'amplitude étant adapté pour déterminer la suite de valeurs d'incrément d'amplitude en fonction de ladite consigne de pente ; the control module is adapted to transmit the segment slope setpoint of a segment setpoint to the amplitude increment generator during the associated segment generation time interval, the amplitude increment generator being adapted to determine the sequence of amplitude increment values according to said slope setpoint;
- l'accumulateur d'amplitude comprend un additionneur d'amplitude, pour sommer cycliquement la valeur du signal numérique d'amplitude avec la valeur du signal d'incrément d'amplitude, et un registre d'amplitude, pour stocker à chaque cycle la valeur du signal numérique d'amplitude ;  the amplitude accumulator comprises an amplitude adder, for cyclically summing the value of the digital amplitude signal with the value of the amplitude increment signal, and an amplitude register, for storing at each cycle the amplitude value of the digital amplitude signal;
- il est réalisé en technologie CMOS ;  - it is made in CMOS technology;
- il comprend des moyens d'ajustement de l'amplitude du signal de sortie ;  it comprises means for adjusting the amplitude of the output signal;
- il comprend un module de commande pour piloter les moyens d'ajustement en fonction d'une consigne de fréquence et d'une fréquence par défaut du signal de sortie, de façon à ce que, lorsque la fréquence du signal de sortie varie, l'amplitude du signal de sortie reste constante.  it comprises a control module for controlling the adjustment means according to a frequency setpoint and a default frequency of the output signal, so that, when the frequency of the output signal varies, the amplitude of the output signal remains constant.
D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description qui va suivre, donnée uniquement à titre d'exemple et faite en se référant aux dessins annexés, sur lesquels :  Other features and advantages of the invention will appear on reading the description which follows, given solely by way of example and with reference to the appended drawings, in which:
- la Figure 1 est un schéma bloc représentant un synthétiseur de signal à synthèse numérique directe de l'état de la technique,  FIG. 1 is a block diagram representing a direct digital synthesis signal synthesizer of the state of the art,
- la Figure 2 est un schéma bloc représentant un synthétiseur de signal à synthèse numérique directe selon l'invention ;  FIG. 2 is a block diagram representing a direct digital synthesis signal synthesizer according to the invention;
- la Figure 3 est un double graphe présentant, en partie haute, un signal de sortie du synthétiseur de signal de la Figure 2 et, en partie basse, un signal d'incrément d'amplitude du synthétiseur de signal de la Figure 2 ;  FIG. 3 is a double graph showing, at the top, an output signal of the signal synthesizer of FIG. 2 and, at the bottom, an amplitude increment signal of the signal synthesizer of FIG. 2;
- la Figure 4 est un schéma bloc présentant une première variante du synthétiseur de signal de la Figure 2 ; et  FIG. 4 is a block diagram showing a first variant of the signal synthesizer of FIG. 2; and
- la Figure 5 est un schéma bloc présentant une deuxième variante du synthétiseur de signal de la Figure 2.  - Figure 5 is a block diagram showing a second variant of the signal synthesizer of Figure 2.
Dans la suite, pour des raisons de simplification, on utilisera le terme « synthétiseur numérique direct » pour désigner un synthétiseur de signal à synthèse numérique directe.  In the following, for reasons of simplification, the term "direct digital synthesizer" will be used to designate a direct digital synthesis signal synthesizer.
Le synthétiseur numérique direct 10 de l'état de la technique, représenté sur la Figure 1 , comprend différents étages 14, 16, 18, 20, parmi lesquels un accumulateur de phase 14, pour générer un signal numérique de phase P, un convertisseur phase- amplitude 16, pour convertir le signal numérique de phase P en un signal numérique d'amplitude A1 , un convertisseur numérique-analogique 18, pour convertir le signal numérique d'amplitude A1 en un signal analogique d'amplitude A2, et éventuellement un filtre passe-bas 20, pour lisser le signal analogique d'amplitude A2 en un signal de sortie Y. Le synthétiseur numérique direct 10 comprend en outre un système d'horloge 22, pour générer un signal d'horloge fC|k pour cadencer les étages 14, 16, 18. The direct digital synthesizer 10 of the state of the art, represented in FIG. 1, comprises various stages 14, 16, 18, 20, among which a phase accumulator 14, for generating a digital phase signal P, a phase converter amplitude 16, for converting the digital phase signal P into a digital signal of amplitude A1, a digital-to-analog converter 18, for converting the digital signal of amplitude A1 into an analog signal of amplitude A2, and possibly a low-pass filter 20, for smoothing the analog amplitude signal A2 into an output signal Y. The direct digital synthesizer 10 further comprises a clock system 22, for generating a clock signal f C | k to clock stages 14, 16, 18.
Chaque étage 14, 16, 18 comprend typiquement des transistors du type transistors à effet de champ à grille métal-oxyde, plus connus sous la dénomination MOSFET, dont une partie sont actionnés par le signal d'horloge fdk. Le même signal d'horloge fdk étant appliqué aux transistors des différents étages 14, 16, 18, ces étages sont synchronisés entre eux. Each stage 14, 16, 18 typically comprises transistors of the metal oxide-oxide field effect transistor type, better known under the name MOSFET, a part of which are actuated by the clock signal f dk . The same clock signal f dk being applied to the transistors of the different stages 14, 16, 18, these stages are synchronized with each other.
Le système d'horloge 22 est adapté pour générer des impulsions électriques à une fréquence prédéterminée, séparées par des pas de temps prédéterminés ΔΙ Dans la suite on désignera par « coups d'horloge » lesdites impulsions électriques générées par le système d'horloge 22, et transférées aux étages 14, 16, 18.  The clock system 22 is adapted to generate electrical pulses at a predetermined frequency, separated by predetermined time steps ΔΙ. In the following, the term "clock strokes" denotes said electrical pulses generated by the clock system 22. and transferred to stages 14, 16, 18.
Le synthétiseur numérique direct 10 est adapté pour recevoir en entrée un signal d'incrément de phase Δρ, de valeur constante. Ce signal Δρ est généré par un générateur d'incrément de phase (non représenté) qui peut être reprogrammé de façon à changer la valeur du signal d'incrément de phase Δρ généré. Cependant, cette reprogrammation est lente et ne permet pas de changer la valeur du signal d'incrément de phase Δρ à haute fréquence.  The direct digital synthesizer 10 is adapted to receive as input a phase increment signal Δρ, of constant value. This signal Δρ is generated by a phase increment generator (not shown) which can be reprogrammed so as to change the value of the phase increment signal Δρ generated. However, this reprogramming is slow and does not make it possible to change the value of the phase increment signal Δρ at high frequency.
L'accumulateur de phase 14 est adapté pour incrémenter la valeur du signal numérique de phase P de la valeur du signal d'incrément de phase Δρ. A cet effet, il comprend un additionneur de phase 30 et un registre de phase 32.  The phase accumulator 14 is adapted to increment the value of the digital phase signal P by the value of the phase increment signal Δρ. For this purpose, it comprises a phase adder 30 and a phase register 32.
L'additionneur de phase 30 est adapté pour sommer cycliquement, à chaque coup d'horloge, la valeur du signal numérique de phase P avec la valeur du signal d'incrément de phase Δρ, de façon à obtenir une valeur du signal numérique de phase P incrémentée de la valeur du signal d'incrément de phase Δρ.  The phase adder 30 is adapted to summation cyclically, at each clock pulse, the value of the digital phase signal P with the value of the phase increment signal Δρ, so as to obtain a value of the digital phase signal P incremented by the value of the phase increment signal Δρ.
Le registre de phase 32 est une mémoire à très faible temps d'accès. Il est adapté pour stocker, à chaque coup d'horloge, la valeur incrémentée du signal numérique de phase P sortant de l'additionneur de phase 30, en remplacement de la valeur du signal numérique de phase P stockée au coup d'horloge précédent.  The phase register 32 is a memory with very low access time. It is adapted to store, at each clock pulse, the incremented value of the digital phase signal P coming out of the phase adder 30, replacing the value of the digital phase signal P stored at the previous clock pulse.
Comme visible sur le graphe G1 1 de la Figure 1 , le signal numérique de phase P a l'allure d'une fonction linéaire avec une pente égale au rapport Δρ/Δί, où Δρ est la valeur du signal d'incrément de phase Δρ et Δί est le pas de temps séparant deux coups d'horloge consécutifs. Le signal numérique de phase P présente une valeur maximale Pmax égale à 2'-1 , où i représente le nombre de bits de stockage du registre de phase 32. Le signal numérique de phase P est accumulé dans le registre de phase 32 modulo 2'. En d'autres termes, lorsque le signal numérique de phase P atteint une valeur P0 telle que la différence entre la valeur maximale Pmax et la valeur P0 soit inférieure à la valeur du signal d'incrément de phase Δρ, alors, au coup d'horloge suivant, le registre de phase 32 déborde et P prend une valeur égale à Ap-(Pmax-P0). As visible on the graph G1 1 of FIG. 1, the digital phase signal P has the appearance of a linear function with a slope equal to the ratio Δρ / Δί, where Δρ is the value of the phase increment signal Δρ and Δί is the time step separating two consecutive clock strokes. The digital phase signal P has a maximum value P max equal to 2'-1, where i represents the number of storage bits of the phase register 32. The digital phase signal P is accumulated in the phase register 32 modulo 2 . In other words, when the digital phase signal P reaches a value P 0 such that the difference between the maximum value P max and the value P 0 is less than the value of the phase increment signal Δρ, then, at the next clock pulse, the phase register 32 overflows and P takes a value equal to Ap- (P max -P 0 ).
Le convertisseur phase-amplitude 16 est adapté pour convertir le signal numérique de phase P en un signal numérique d'amplitude A1 . A cet effet, le convertisseur phase- amplitude 16 comprend en général une mémoire non-volatile (non représentée) stockant une base de données associant à chaque valeur du signal numérique de phase P une valeur du signal numérique d'amplitude A1 associée.  The phase-amplitude converter 16 is adapted to convert the digital phase signal P into a digital signal of amplitude A1. For this purpose, the phase-amplitude converter 16 generally comprises a non-volatile memory (not shown) storing a database associating with each value of the digital phase signal P a value of the associated digital amplitude signal A1.
Le convertisseur phase-amplitude 16 est ainsi adapté pour, à chaque coup d'horloge, récupérer dans la mémoire non-volatile la valeur du signal numérique d'amplitude A1 associée à la valeur du signal numérique de phase P présenté en entrée du convertisseur 16, et pour générer en sortie une valeur du signal numérique d'amplitude A1 égale à ladite valeur associée.  The phase-amplitude converter 16 is thus adapted, at each clock pulse, to recover in the non-volatile memory the value of the digital signal of amplitude A1 associated with the value of the digital phase signal P presented at the input of the converter. , and for outputting a value of the digital signal of amplitude A1 equal to said associated value.
Le temps d'accès à la mémoire non-volatile est généralement long, ce qui limite considérablement la bande passante du synthétiseur numérique direct 10. En outre, la mémoire non-volatile nécessite un nombre élevé de composants, ce qui occasionne une consommation électrique et un encombrement élevés du synthétiseur numérique 10.  The access time to the non-volatile memory is generally long, which considerably limits the bandwidth of the direct digital synthesizer 10. In addition, the non-volatile memory requires a large number of components, which results in a power consumption and a large footprint of the digital synthesizer 10.
Dans l'exemple représenté, le synthétiseur numérique direct 10 est adapté pour générer un signal de sortie Y sinusoïdal (graphe G14 de la Figure 1 ). Comme visible sur le graphe G12 de la Figure 1 , le signal numérique d'amplitude A1 présente donc une allure générale de fonction sinusoïdale.  In the example shown, the direct digital synthesizer 10 is adapted to generate a sinusoidal output signal Y (graph G14 of FIG. 1). As can be seen in the graph G12 of FIG. 1, the digital signal of amplitude A1 thus has a general appearance of sinusoidal function.
Il est toutefois possible de générer n'importe quel type de signal au moyen du présent synthétiseur numérique direct 10, en changeant simplement les valeurs de signal numérique d'amplitude stockées dans la mémoire non-volatile du convertisseur 16.  It is however possible to generate any type of signal by means of the present direct digital synthesizer 10, simply by changing the digital amplitude signal values stored in the non-volatile memory of the converter 16.
De façon classique, le convertisseur numérique-analogique 18 est adapté pour convertir le signal numérique d'amplitude A1 en un signal analogique d'amplitude A2. Ce type d'équipement est connu et ne sera pas décrit plus avant.  Conventionally, the digital-to-analog converter 18 is adapted to convert the digital amplitude signal A1 into an analog signal of amplitude A2. This type of equipment is known and will not be described further.
Comme visible sur le graphe G13 de la Figure 1 , la fonction analogique d'amplitude A2 est un signal en escaliers présentant une allure générale de fonction sinusoïdale.  As seen in the graph G13 of FIG. 1, the analog amplitude function A2 is a stair signal having a general sinusoidal function.
Le filtre passe-bas 20 comprend de façon connue au moins une résistance et au moins un condensateur. Il permet de lisser le signal analogique d'amplitude A2 de façon à obtenir pour le signal de sortie Y une fonction sinusoïdale quasi-parfaite (graphe G14 de la Figure 1 ). Cependant, comme évoqué précédemment, ce synthétiseur numérique direct 10 est limité en fréquence, a une consommation électrique élevée, et présente un encombrement important. The low-pass filter 20 comprises, in known manner, at least one resistor and at least one capacitor. It makes it possible to smooth the analog amplitude signal A2 so as to obtain for the output signal Y a quasi-perfect sinusoidal function (graph G14 of FIG. 1). However, as mentioned above, this direct digital synthesizer 10 is frequency limited, has a high power consumption, and has a large footprint.
Ces problèmes sont résolus par le synthétiseur numérique direct 100, présenté sur la Figure 2.  These problems are solved by the direct digital synthesizer 100, shown in Figure 2.
Ce synthétiseur 100 est adapté pour délivrer un signal de sortie S analogique. A cet effet, il comprend différents étages 102, 104, 106, 1 10, dont un générateur d'incréments d'amplitude 102, pour générer un signal d'incrément d'amplitude Aa numérique, de valeur variable, un accumulateur d'amplitude 104, pour générer un signal numérique d'amplitude An à partir du signal d'incrément d'amplitude Aa, et un convertisseur numérique-analogique 106 pour obtenir un signal de sortie initial S analogique en convertissant le signal numérique d'amplitude An en un signal analogique. Le synthétiseur 100 comprend en outre un module de commande 1 10, pour piloter le générateur d'incréments d'amplitude 102. This synthesizer 100 is adapted to deliver an analog output signal S. For this purpose, it comprises various stages 102, 104, 106, 1 10, including an amplitude increment generator 102, for generating an amplitude increment signal Aa digital, of variable value, an amplitude accumulator 104, for generating a digital signal of amplitude A n from the amplitude increment signal Aa, and a digital-to-analog converter 106 to obtain an analog initial output signal S by converting the digital signal of amplitude A n in an analog signal. The synthesizer 100 further comprises a control module 1 10 for controlling the amplitude increment generator 102.
Dans l'exemple représenté, le synthétiseur numérique direct 100 est adapté pour délivrer un signal de sortie S sinusoïdal (graphe G24 de la Figure 2). En variante, le synthétiseur 100 est adapté pour délivrer n'importe quel autre forme de signal de sortie, comme une gaussienne, un sinus cardinal, un créneau, un triangle, ou autre.  In the example shown, the direct digital synthesizer 100 is adapted to deliver a sinusoidal output signal S (graph G24 of FIG. 2). Alternatively, the synthesizer 100 is adapted to deliver any other form of output signal, such as a Gaussian, a cardinal sine, a slot, a triangle, or the like.
Le synthétiseur numérique direct 100 comprend également un système d'horloge 1 12 pour générer un signal d'horloge f HF pour cadencer les étages 102, 104, 106, 1 10. Plus précisément, chaque étage 102, 104, 106, 1 10 comprend des transistors, par exemple de type MOSFET, dont au moins une partie sont pilotés par le signal d'horloge f HF- Le signal d'horloge f HF est une suite d'impulsions électriques, ou coups d'horloge, générées par le système d'horloge à une fréquence prédéterminée.  The digital direct synthesizer 100 also includes a clock system 112 for generating a clock signal RF for clocking the stages 102, 104, 106, 110. More precisely, each stage 102, 104, 106, 110 comprises transistors, for example of the MOSFET type, at least a part of which are driven by the clock signal f HF- The clock signal f HF is a series of electrical pulses, or clock pulses, generated by the system clock at a predetermined frequency.
Le signal de sortie S délivré par le synthétiseur 100 est généralement un signal périodique, découpé en périodes Π. Sur le graphe G24 de la Figure 2 n'est représentée qu'une seule période Π du signal de sortie S. Comme visible sur le graphe G24, chaque période Π est elle-même subdivisée en segments s, (avec i égal 1 à k, où k est le nombre de segments s, dans la période Π).  The output signal S delivered by the synthesizer 100 is generally a periodic signal, divided into periods Π. On the graph G24 of FIG. 2, only one period Π of the output signal S is represented. As can be seen in the graph G24, each period Π is itself subdivided into segments s, (with i equal 1 to k , where k is the number of segments s, in period Π).
En variante, le signal de sortie S n'est pas périodique et est directement découpé en segments s,.  Alternatively, the output signal S is not periodic and is directly cut into segments s ,.
Chaque segment s, est qualifié de manière unique par un numéro d'ordre de segment n,, une pente moyenne de segment a,, et une durée relative de segment d,. Le numéro d'ordre n, indique l'ordre du segment s, dans la période Π, la pente moyenne a, indique la valeur de pente moyenne du signal S sur le segment s,, et la durée relative d, indique le rapport de la durée du segment s, sur la durée totale de la période Π. Le générateur d'incréments d'amplitude 102 est adapté pour générer un signal numérique d'incrément d'amplitude Aa de valeur variable, c'est-à-dire un signal prenant des valeurs variables parmi des valeurs discrètes et prédéterminées Aai ,..., Δ¾. Each segment is uniquely qualified by a segment order number n, a segment average slope a, and a relative segment duration d. The order number n, indicates the order of the segment s, in the period Π, the average slope a, indicates the average slope value of the signal S on the segment s ,, and the relative duration d, indicates the ratio of the duration of the segment s, over the total duration of the period Π. The amplitude increment generator 102 is adapted to generate an amplitude incremental digital signal Aa of variable value, that is to say a signal taking variable values among discrete and predetermined values Aai, .. ., Δ¾.
Comme visible sur le graphe G21 de la Figure 2, dans l'exemple représenté, les valeurs discrètes Aai ,..., Aai pouvant être prises par le signal d'incrément d'amplitude Aa sont égales à -2, -1 , 1 et 2.  As shown in the graph G21 of FIG. 2, in the example shown, the discrete values Aai,..., Aai that can be taken by the amplitude increment signal Aa are equal to -2, -1, 1 and 2.
L'accumulateur d'amplitude 104 est adapté pour générer le signal numérique d'amplitude An en incrémental la valeur du signal numérique d'amplitude An de la valeur du signal incrément d'amplitude Aa. A cet effet, l'accumulateur d'amplitude 104 comprend un additionneur d'amplitude 120 et un registre d'amplitude 122. The amplitude accumulator 104 is adapted to generate the digital signal of amplitude A n incrementally the value of the digital signal of amplitude A n of the value of the signal amplitude increment Aa. For this purpose, the amplitude accumulator 104 comprises an amplitude adder 120 and an amplitude register 122.
L'additionneur d'amplitude 120 comprend deux entrées 120a, 120b, et une sortie 120c. Une entrée 120a est raccordée à la sortie du générateur d'incréments d'amplitude 102, et l'autre entrée 120b est raccordée à la sortie du registre d'amplitude 122. La sortie 120c est reliée à l'entrée du registre d'amplitude 122.  The amplitude adder 120 comprises two inputs 120a, 120b, and an output 120c. An input 120a is connected to the output of the amplitude increment generator 102, and the other input 120b is connected to the output of the amplitude register 122. The output 120c is connected to the input of the amplitude register 122.
L'additionneur d'amplitude 120 est adapté pour sommer cycliquement, à chaque coup d'horloge, la valeur du signal numérique d'amplitude An avec la valeur du signal d'incrément d'amplitude Aa généré par le générateur 102, de façon à obtenir une valeur du signal numérique d'amplitude An incrémentée de la valeur du signal d'incrément d'amplitude Aa. The amplitude adder 120 is adapted to summation cyclically, at each clock pulse, the value of the digital signal of amplitude A n with the value of the amplitude increment signal Aa generated by the generator 102, so that obtaining a value of the digital signal of amplitude A n incremented by the value of the amplitude increment signal Aa.
Le registre d'amplitude 122 est une mémoire à très faible temps d'accès. Il est adapté pour stocker, à chaque coup d'horloge, la valeur incrémentée du signal numérique d'amplitude An sortant de l'additionneur d'amplitude 120, en remplacement de la valeur du signal numérique d'amplitude An stockée au coup d'horloge précédent. The amplitude register 122 is a memory with very low access time. It is adapted to store, at each clock pulse, the incremented value of the digital signal of amplitude A n coming out of the amplitude adder 120, replacing the value of the digital amplitude signal A n stored at once. previous clock.
Ainsi, lorsque le signal d'incrément d'amplitude Aa a une valeur positive, la valeur du signal numérique d'amplitude An croît et, lorsque le signal d'incrément d'amplitude Aa a une valeur négative, la valeur du signal numérique d'amplitude An décroît. Thus, when the amplitude increment signal Aa has a positive value, the value of the digital amplitude signal A n increases and, when the amplitude increment signal Aa has a negative value, the value of the digital signal of amplitude A n decreases.
Comme visible sur le graphe G22 de la Figure 2, le signal numérique d'amplitude An présente une allure de fonction sinusoïdale du temps. As can be seen in the graph G22 of FIG. 2, the digital signal of amplitude A n exhibits a sinusoidal function of time.
Le convertisseur phase-amplitude 106 comprend un étage de conversion 124 et un filtre passe-bas 126.  The phase-amplitude converter 106 comprises a conversion stage 124 and a low-pass filter 126.
De façon connue, l'étage de conversion 124 est adapté pour convertir le signal numérique d'amplitude An en un signal analogique d'amplitude Aa, visible sur le graphe G23 de la Figure 2. Comme représenté, ce signal analogique d'amplitude Aa est un signal en escaliers présentant une allure générale de fonction sinusoïdale. In known manner, the conversion stage 124 is adapted to convert the digital signal of amplitude A n into an analog signal of amplitude A a , visible on the graph G23 of FIG. 2. As shown, this analog signal of FIG. amplitude A a is a staircase signal having a general sinusoidal function.
De façon connue, le filtre 126 est adapté pour filtrer les hautes fréquences du signal analogique d'amplitude Aa, de façon à obtenir un signal de sortie S lissé, visible sur le graphe G24 de la Figure 2. Comme représenté, le signal de sortie S est un signal sinusoïdal quasi-parfait. In known manner, the filter 126 is adapted to filter the high frequencies of the analog amplitude signal A a , so as to obtain a smoothed output signal S visible on the graph G24 of Figure 2. As shown, the output signal S is a quasi-perfect sinusoidal signal.
En variante, le convertisseur phase-amplitude 106 ne comprend pas de filtre passe-bas 126, le signal de sortie S étant alors constitué par le signal analogique d'amplitude Aa. In a variant, the phase-amplitude converter 106 does not comprise a low-pass filter 126, the output signal S then being constituted by the analog amplitude signal A a .
Le module de commande 1 10 est adapté pour piloter le générateur d'incréments d'amplitude 102 en fonction d'une consigne de fréquence Cf et du signal f HF- A cet effet, le module de commande 1 10 comporte une première mémoire 130 stockant, pour chaque segment s, du signal de sortie S, une consigne de segment σ, associée, et, de préférence, une deuxième mémoire 132 stockant, pour chaque segment s, du signal de sortie S, un intervalle de temps Δΐ, de génération dudit segment s,. La première mémoire 130 est une mémoire non-volatile ou, en variante, un registre. La deuxième mémoire 132 est une mémoire à temps rapide d'accès, telle qu'une mémoire volatile ou un registre. The control module 1 10 is adapted to drive the amplitude increment generator 102 as a function of a frequency setpoint C f and the signal HF. For this purpose, the control module 1 10 comprises a first memory 130. storing, for each segment s, the output signal S, an associated segment setpoint σ, and, preferably, a second memory 132 storing, for each segment s, the output signal S, a time interval Δΐ, of generation of said segment s ,. The first memory 130 is a non-volatile memory or, alternatively, a register. The second memory 132 is a fast access time memory, such as a volatile memory or a register.
Chaque consigne de segment σ, comprend une consigne de pente de segment a, et une consigne de durée relative de segment τ,. La consigne de pente de segment a, d'une consigne de segment σ, est une donnée représentative de la pente a, du segment s, associé à la consigne de segment σ,, et la consigne de durée relative de segment τ, est une donnée représentative de la durée relative d, du segment s, associé à la consigne de segment σ,. La consigne de durée relative de segment τ, est typiquement exprimée sous la forme d'un pourcentage de durée relative du segment s,, par rapport à la durée de la période Π.  Each segment setpoint σ, comprises a segment slope setpoint a, and a relative duration period setpoint τ ,. The segment slope setpoint a, of a segment setpoint σ, is a datum representative of the slope a, of the segment s, associated with the segment setpoint σ ,, and the relative duration setpoint of segment τ, is a data representative of the relative duration d, of the segment s, associated with the segment setpoint σ ,. The relative duration of segment set τ, is typically expressed as a percentage of the relative duration of the segment s ,, with respect to the duration of the period Π.
La consigne de fréquence Cf est une donnée représentative de la fréquence du signal de sortie S destiné à être généré par le synthétiseur 100. C'est typiquement une fréquence. En variante, la consigne de fréquence Cf peut être un nombre de coups d'horloge nécessaires pour la génération d'une période Π du signal de sortie S. The frequency setpoint C f is a data representative of the frequency of the output signal S intended to be generated by the synthesizer 100. This is typically a frequency. In a variant, the frequency setpoint C f may be a number of clock strokes necessary for the generation of a period Π of the output signal S.
Le module de commande 1 10 est adapté pour déterminer, à partir de la consigne de fréquence Cf et de la consigne de durée relative de segment τ, de chaque consigne de segment σ,, chaque intervalle de temps de génération de segment Δΐ, et, de préférence, pour stocker chaque intervalle de temps de génération de segment Δί, dans la deuxième mémoire 132 The control module 1 10 is adapted to determine, from the frequency setpoint C f and the relative segment duration setpoint τ, of each segment setpoint σ ,, each segment generation time interval Δΐ, and preferably, for storing each segment generation time interval Δί, in the second memory 132
Le module de commande 1 10 est également adapté pour transmettre au générateur d'incréments d'amplitude 102, pendant chaque intervalle de temps de génération de segment Δ , la consigne de pente de segment a, de la consigne de segment σ, à partir de laquelle a été déterminé l'intervalle de temps de génération de segment Δί,, de façon à synthétiser le segment s, associé à la consigne de segment σ,. Le générateur d'incréments d'amplitude 102 est adapté pour que le signal d'incrément d'amplitude Aa généré pendant l'intervalle de temps de génération de segment Δί, prenne une suite de valeurs d'incrément d'amplitude adaptée pour que, sur ledit intervalle de temps de génération de segment Δί,, le signal de sortie S présente la pente a, associée au segment s, synthétisé. Ladite suite de valeurs d'incrément d'amplitude est déterminée par le générateur d'incréments d'amplitude 102 en fonction de la consigne de pente de segment a, transmise par le module de commande 1 10. The control module 1 10 is also adapted to transmit to the amplitude increment generator 102, during each segment generation time interval Δ, the segment slope setpoint a, of the segment setpoint σ, from which has been determined the segment generation time interval Δί ,, so as to synthesize the segment s, associated with the segment setpoint σ ,. The amplitude increment generator 102 is adapted so that the amplitude increment signal Aa generated during the segment generation time interval Δί, takes a series of amplitude increment values adapted so that, on said segment generation time interval Δί ,, the output signal S has the slope a, associated with segment s, synthesized. Said series of amplitude increment values is determined by the amplitude increment generator 102 as a function of the segment slope setpoint a, transmitted by the control module 1 10.
Enfin, le module de commande 1 10 est adapté pour être programmé par un dispositif de programmation série (non représenté), pour changer la forme du signal de sortie S délivré. En particulier, le dispositif de programmation série est adapté pour enregistrer les consignes de segment σ, dans la mémoire 130 du module de commande 1 10  Finally, the control module 1 10 is adapted to be programmed by a serial programming device (not shown) to change the shape of the output signal S delivered. In particular, the serial programming device is adapted to record the segment setpoints σ in the memory 130 of the control module 1.
Un procédé de synthèse d'un signal de sortie S sinusoïdal va maintenant être décrit, en regard des Figures 2 et 3.  A method of synthesizing a sinusoidal output signal S will now be described with reference to FIGS. 2 and 3.
Sur la Figure 3 sont représentés un premier graphe G31 , représentant une période Π du signal de sortie S en fonction du temps t, et un deuxième graphe G32, représentant le signal d'incrément d'amplitude Aa en fonction du temps t. On notera que, pour des raisons de simplification, le signal d'incrément d'amplitude Aa a été représenté sous la forme de cases, le signal d'incrément d'amplitude Aa commutant, pour chaque case représentée, entre les valeurs extrêmes de la case.  FIG. 3 shows a first graph G31 representing a period Π of the output signal S as a function of time t, and a second graph G32 representing the amplitude increment signal Aa as a function of time t. It will be noted that, for reasons of simplification, the amplitude increment signal Aa has been represented in the form of boxes, the amplitude increment signal Aa switching, for each box represented, between the extreme values of the box.
Dans un premier temps, le module de commande 1 10 est programmé par le dispositif de programmation. Le dispositif de programmation enregistre dans la mémoire 130 du module de commande 1 10 des consignes de segment σ, comprenant chacune une consigne de pente de segment a, et une consigne de durée relative de segment τ,, chaque consigne de segment σ, étant associée à un segment s, du signal de sortie S à générer.  In a first step, the control module 1 10 is programmed by the programming device. The programming device stores in the memory 130 of the control module 1 10 segment setpoints σ, each comprising a segment slope setpoint a, and a relative period of time setpoint τ, each segment setpoint σ being associated to a segment s, of the output signal S to be generated.
Une fois la programmation initiale effectuée, une consigne de fréquence Cf est envoyée au module de commande 1 10, à partir de laquelle le module de commande 1 10 détermine chaque intervalle de temps Δί,. En fonction de la consigne Cf et de la consigne de durée relative τ, de chaque consigne de segment σ,, le module de commande 1 10 détermine un intervalle de temps At, de génération du segment s, associé à la consigne de segment σ,, par la formule suivante : Once the initial programming is done, a frequency setpoint C f is sent to the control module 1 10, from which the control module 1 10 determines each time interval Δί. As a function of the set point C f and the relative duration setpoint τ, of each segment setpoint σ ,, the control module 1 10 determines a time interval At, of generation of the segment s, associated with the segment setpoint σ ,, by the following formula:
T.  T.
At: = -î"  At: = -i "
C L'intervalle de temps Δΐ, est typiquement une durée, ou un nombre de coups d'horloge nécessaires pour la génération du segment s,. Chaque intervalle de temps Δΐ, est alors enregistré dans la deuxième mémoire 132 du module de commande 1 10. VS The time interval Δΐ, is typically a duration, or a number of clock strokes necessary for the generation of the segment s,. Each time interval Δΐ, is then recorded in the second memory 132 of the control module 1 10.
Puis, pendant un premier intervalle de temps Ati , le module de commande 1 10 transmet au générateur d'incréments d'amplitude 102 une consigne de pente CH d'une première consigne de segment σι , à laquelle est associé un premier segment Si . Le générateur d'incréments d'amplitude 102 détermine alors, en fonction de la consigne de pente a une suite de valeurs devant être prises par le signal d'incrément d'amplitude Aa, et génère un signal d'incrément d'amplitude Aa prenant ladite suite de valeurs pendant l'intervalle de temps A .  Then, during a first time interval Ati, the control module 1 10 transmits to the amplitude increment generator 102 a slope setpoint CH of a first segment setpoint σι, to which a first segment Si is associated. The amplitude increment generator 102 then determines, as a function of the slope setpoint, a series of values to be taken by the amplitude increment signal Aa, and generates an amplitude increment signal Aa taking said sequence of values during the time interval A.
Dans l'exemple représenté, le signal d'incrément d'amplitude Aa généré pendant l'intervalle de temps A prend une suite de valeurs égales à 1 et 2, comme visible sur le graphe G32 de la Figure 3.  In the example shown, the amplitude increment signal Aa generated during the time interval A takes a series of values equal to 1 and 2, as can be seen in the graph G32 of FIG. 3.
Le signal numérique d'amplitude An a initialement une valeur nulle. Il est incrémenté cycliquement, à chaque coup d'horloge, de la valeur du signal d'incrément d'amplitude Aa. Il est ensuite converti en un signal analogique d'amplitude Aa par l'étage de conversion 124 du convertisseur numérique-analogique 106. Puis le signal analogique d'amplitude Aa est filtré par le filtre 126 de façon à obtenir le premier segment Si du signal de sortie S, représenté sur le graphe G31 de la Figure 3. The digital amplitude signal A n initially has a zero value. It is incremented cyclically, at each clock stroke, the value of the amplitude increment signal Aa. It is then converted into an analog signal of amplitude A a by the conversion stage 124 of the digital-to-analog converter 106. Then the analog amplitude signal A a is filtered by the filter 126 so as to obtain the first segment Si of the output signal S, represented on the graph G31 of FIG.
Lorsque l'intervalle de temps Ati est écoulé, la logique de commande 1 10 transfère la consigne de pente a2 d'une deuxième consigne de segment σ2 au générateur d'incréments d'amplitude 102 pendant un deuxième intervalle de temps At2. When the time interval Δt has elapsed, the control logic 1 10 transfers the slope setpoint a 2 of a second segment setpoint σ 2 to the amplitude increment generator 102 during a second time interval At 2 .
De même que précédemment, le générateur 102 génère pendant l'intervalle de temps At2 un signal d'incrément d'amplitude Aa prenant une suite de valeurs fonction de la consigne de pente a2. Comme visible sur le graphe G32 de la Figure 3, dans l'exemple représenté, le signal d'incrément d'amplitude Aa prend une suite de valeurs égales à 0 et 1 . As before, the generator 102 generates during the time interval At 2 an amplitude increment signal Aa taking a series of values depending on the slope setpoint a 2 . As shown on the graph G32 of FIG. 3, in the example shown, the amplitude increment signal Aa takes a series of values equal to 0 and 1.
De même que précédemment, le signal d'incrément d'amplitude Aa permet d'incrémenter le signal numérique d'amplitude An qui, après conversion numérique- analogique, permet d'obtenir le deuxième segment s2 du signal de sortie S. As before, the amplitude increment signal Aa makes it possible to increment the digital signal of amplitude A n which, after digital-to-analog conversion, makes it possible to obtain the second segment s 2 of the output signal S.
De même que précédemment, les segments s3 à s7 sont ensuite générés chacun pendant un des intervalles de temps At3 à At7, à partir de la consigne de pente a3 à a7 de la consigne de segment σ3 à σ7 associée. As before, the segments s 3 to s 7 are then each generated during one of the time intervals At 3 to At 7 , from the slope setpoint a 3 to a 7 of the segment setpoint σ 3 to σ 7 associated.
Une fois que la période Π a été entièrement générée, la synthèse d'une nouvelle période du signal de sortie S débute, en reprenant les étapes précédentes. Grâce à l'invention il est possible de délivrer un signal de sortie de fréquence très élevée. En effet, il n'est plus nécessaire d'aller lire une donnée stockée dans une mémoire non-volatile pour générer chaque nouvelle valeur du signal numérique d'amplitude, comme cela était le cas dans l'état de la technique. Les accès à une mémoire lente sont limités aux accès aux mémoires du module de commande, qui ne se produisent qu'une seule fois avant que le synthétiseur numérique direct ne génère chaque nouveau segment. Once the period Π has been completely generated, the synthesis of a new period of the output signal S begins, repeating the previous steps. Thanks to the invention it is possible to deliver a very high frequency output signal. Indeed, it is no longer necessary to read a data stored in a non-volatile memory to generate each new value of the digital amplitude signal, as was the case in the state of the art. Slow memory access is limited to access to the control module memories, which occur only once before the direct digital synthesizer generates each new segment.
En outre, les informations stockées par le module de commande pouvant être codées sur un nombre très limité de bits, il est possible d'utiliser un registre plutôt qu'une mémoire non-volatile pour constituer la mémoire du module de commande ; cette variante permet d'augmenter davantage encore la bande passante du synthétiseur numérique direct.  In addition, since the information stored by the control module can be coded on a very limited number of bits, it is possible to use a register rather than a non-volatile memory to constitute the memory of the control module; this variant makes it possible to further increase the bandwidth of the direct digital synthesizer.
De plus, les informations étant codées sur un nombre limité de bits, les capacités de stockage d'informations sont réduites, ce qui permet de réduire l'encombrement du synthétiseur numérique direct et sa consommation.  In addition, the information being encoded on a limited number of bits, the information storage capacities are reduced, which reduces the bulk of the direct digital synthesizer and its consumption.
Enfin, l'architecture en blocs du synthétiseur numérique direct présentée ci-dessus ne préjuge en rien de la technologie utilisée pour réaliser le synthétiseur numérique direct, et est ainsi adaptable sur des technologies diverses, sous des formes matérielles aussi bien que logicielles.  Finally, the block architecture of the direct digital synthesizer presented above does not prejudge in any way the technology used to realize the direct digital synthesizer, and is thus adaptable on various technologies, in hardware as well as software forms.
On notera également que le synthétiseur numérique direct proposé garde les mêmes avantages que les synthétiseurs numériques directs classiques, à savoir qu'il permet de générer tout type de signal et permet l'établissement d'un signal de sortie stable de façon quasi-instantanée.  It should also be noted that the proposed direct digital synthesizer retains the same advantages as conventional direct digital synthesizers, namely that it makes it possible to generate any type of signal and allows the establishment of a stable output signal in a quasi-instantaneous manner.
On notera toutefois que, en se limitant à l'architecture de synthétiseur numérique direct décrite ci-dessus, le synthétiseur numérique direct 100 présente l'inconvénient de délivrer un signal de sortie S dont l'amplitude dépend de la fréquence : en effet, quand la consigne de fréquence Cf augmente, l'amplitude du signal de sortie S diminue. Note however that, by limiting itself to the direct digital synthesizer architecture described above, the direct digital synthesizer 100 has the disadvantage of delivering an output signal S whose amplitude depends on the frequency: indeed, when the frequency setpoint C f increases, the amplitude of the output signal S decreases.
Afin de compenser cet inconvénient, une première variante préférée du synthétiseur numérique direct 100 est présentée sur la Figure 4.  In order to compensate for this disadvantage, a first preferred variant of the direct digital synthesizer 100 is shown in FIG. 4.
Dans cette variante, le synthétiseur numérique direct 100 comprend un amplificateur analogique de signal 140 à gain réglable, pour régler l'amplitude crête à crête du signal de sortie S de façon à obtenir un signal de sortie final S'. Cet amplificateur 140 est raccordé à la sortie du convertisseur numérique-analogique 106  In this variant, the direct digital synthesizer 100 comprises an adjustable analog signal amplifier 140 for adjusting the peak-to-peak amplitude of the output signal S so as to obtain a final output signal S '. This amplifier 140 is connected to the output of the digital-to-analog converter 106
L'amplificateur analogique 140 est adapté pour amplifier ou contracter l'amplitude du signal de sortie S d'un coefficient égal au gain de l'amplificateur 140. L'amplitude du signal de sortie final S' est ainsi ajustable par réglage du gain de l'amplificateur analogique 140. The analog amplifier 140 is adapted to amplify or contract the amplitude of the output signal S by a coefficient equal to the gain of the amplifier 140. final output signal S 'is thus adjustable by adjusting the gain of the analog amplifier 140.
Le module de commande 1 10 est adapté pour régler le gain de l'amplificateur analogique 140 en fonction de la consigne de fréquence Cf et d'une consigne d'amplitude Ca. Le module de commande 1 10 est ainsi adapté pour déterminer, en fonction de la consigne de fréquence Cf et de la consigne d'amplitude Ca, un paramètre Γ de gain de l'amplificateur 140, et pour régler le gain de l'amplificateur 140 de sorte qu'il soit égal audit paramètre de gain Γ. The control module 1 10 is adapted to adjust the gain of the analog amplifier 140 as a function of the frequency setpoint C f and an amplitude setpoint C a . The control module 1 10 is thus adapted to determine, as a function of the frequency setpoint C f and of the amplitude setpoint C a , a gain parameter Γ of the amplifier 140, and to adjust the gain of the amplifier. amplifier 140 so that it is equal to said gain parameter Γ.
Le paramètre de gain Γ est déterminé par la formule suivante :
Figure imgf000013_0001
The gain parameter Γ is determined by the following formula:
Figure imgf000013_0001
où f0 est une fréquence par défaut du signal de sortie S, et A0 est une amplitude par défaut du signal de sortie S. Les valeurs de la fréquence par défaut f0 et de l'amplitude par défaut A0 sont de préférence stockées dans la mémoire 130 du module de commande 1 10. where f 0 is a default frequency of the output signal S, and A 0 is a default amplitude of the output signal S. The values of the default frequency f 0 and the default amplitude A 0 are preferably stored in the memory 130 of the control module 1 10.
En variante, le module de commande 1 10 est adapté pour régler le gain de l'amplificateur analogique 140 à partir de la seule consigne de fréquence Cf. Alternatively, the control module 1 10 is adapted to adjust the gain of the analog amplifier 140 from the single frequency set C f .
Grâce à cette architecture modifiée du synthétiseur de signal 100, il est ainsi possible de délivrer un signal de sortie final S' d'amplitude constante quelle que soit la consigne de fréquence Cf. Il est en outre possible de faire varier simplement l'amplitude du signal de sortie final S', sans avoir à reprogrammer le synthétiseur numérique direct 100. Thanks to this modified architecture of the signal synthesizer 100, it is thus possible to deliver a final output signal S 'of constant amplitude regardless of the frequency setpoint C f . It is furthermore possible to simply vary the amplitude of the final output signal S ', without having to reprogram the direct digital synthesizer 100.
Une deuxième variante préférée du synthétiseur numérique direct 100 est présentée sur la Figure 5.  A second preferred variant of the direct digital synthesizer 100 is shown in FIG. 5.
Dans cette variante, le synthétiseur numérique direct 100 comprend un multiplicateur numérique 142, à gain réglable, intercalé entre le générateur d'incrément d'amplitude 102 et l'accumulateur d'amplitude 104. Ce multiplicateur numérique 142 est adapté pour multiplier la valeur du signal d'incrément d'amplitude Aa par son gain, de façon à obtenir un signal d'incrément d'amplitude amplifié Aa'. Ce signal d'incrément d'amplitude amplifié Aa' se substitue au signal d'incrément d'amplitude Aa en entrée de l'accumulateur d'amplitude 104.  In this variant, the direct digital synthesizer 100 comprises a numerical multiplier 142, with adjustable gain, interposed between the amplitude increment generator 102 and the amplitude accumulator 104. This digital multiplier 142 is adapted to multiply the value of the amplitude increment signal Aa by its gain, so as to obtain an amplified amplitude increment signal Aa '. This amplified amplitude increment signal Aa 'replaces the amplitude increment signal Aa at the input of the amplitude accumulator 104.
Il est ainsi possible d'ajuster les valeurs du signal d'incrément d'amplitude amplifié Aa' par réglage du gain du multiplicateur numérique 142, et ainsi d'ajuster l'amplitude du signal de sortie S.  It is thus possible to adjust the values of the amplified amplitude increment signal Aa 'by adjusting the gain of the digital multiplier 142, and thus to adjust the amplitude of the output signal S.
Le module de commande 1 10 est adapté pour régler le gain du multiplicateur numérique 142 en fonction de la consigne de fréquence Cf et d'une consigne d'amplitude Ca. Le module de commande 1 10 est ainsi adapté pour déterminer, en fonction de la consigne de fréquence Cf et de la consigne d'amplitude Ca, un paramètre Γ de gain du multiplicateur numérique 142, et pour régler le gain du multiplicateur numérique 142 de sorte qu'il soit égal audit paramètre de gain P. The control module 1 10 is adapted to adjust the gain of the digital multiplier 142 as a function of the frequency setpoint C f and an amplitude setpoint C a . The control module 1 10 is thus adapted to determine, as a function of the frequency setpoint C f and of the amplitude setpoint C a , a gain parameter du of the digital multiplier 142, and to adjust the gain of the digital multiplier 142 so that it is equal to said gain parameter P.
Le paramètre de gain Γ est déterminé par la formule suivante :
Figure imgf000014_0001
The gain parameter Γ is determined by the following formula:
Figure imgf000014_0001
où f0 est la fréquence par défaut du signal de sortie S, et A0 est l'amplitude par défaut du signal de sortie S, dont les valeurs de la fréquence sont de préférence stockées dans la mémoire 130 du module de commande 1 10. where f 0 is the default frequency of the output signal S, and A 0 is the default amplitude of the output signal S, whose values of the frequency are preferably stored in the memory 130 of the control module 1 10.
En variante, le module de commande 1 10 est adapté pour régler le gain du multiplicateur numérique 142 à partir de la seule consigne de fréquence Cf. In a variant, the control module 1 10 is adapted to adjust the gain of the digital multiplier 142 from the single frequency setpoint C f .
Grâce à cette architecture modifiée du synthétiseur de signal 100, il est ainsi possible de délivrer un signal de sortie S d'amplitude constante quelle que soit la consigne de fréquence Cf. Il est en outre possible de faire varier simplement l'amplitude du signal de sortie S, sans avoir à reprogrammer le synthétiseur numérique direct 100. Thanks to this modified architecture of the signal synthesizer 100, it is thus possible to deliver an output signal S of constant amplitude regardless of the frequency setpoint C f . It is furthermore possible to simply vary the amplitude of the output signal S without having to reprogram the direct digital synthesizer 100.

Claims

REVENDICATIONS
1 . - Synthétiseur de signal (100) à synthèse numérique directe, pour délivrer un signal de sortie (S, S') analogique, caractérisé en ce qu'il comprend un générateur (1 02) d'incréments d'amplitude variables, pour générer un signal d'incrément d'amplitude (Aa) de valeur variable, un accumulateur d'amplitude (1 04), pour incrémenter cycliquement la valeur d'un signal numérique d'amplitude (An) de la valeur du signal d'incrément d'amplitude (Aa), et un convertisseur numérique-analogique (1 06), pour obtenir le signal de sortie (S, S') en convertissant le signal numérique d'amplitude (An) en un signal analogique. 1. - Direct digital synthesis signal synthesizer (100), for outputting an analog output signal (S, S '), characterized in that it comprises a generator (1 02) of variable amplitude increments, for generating a amplitude increment signal (Aa) of variable value, an amplitude accumulator (1 04), for incrementing cyclically the value of a digital amplitude signal (A n ) of the value of the increment signal d amplitude (Aa), and a digital-to-analog converter (106), to obtain the output signal (S, S ') by converting the digital amplitude signal (A n ) into an analog signal.
2. - Synthétiseur de signal (1 00) selon la revendication 1 , caractérisé en ce qu'il comprend un module de commande (1 1 0) pour piloter le générateur d'incréments d'amplitude (1 02), le module de commande (1 1 0) étant adapté pour être programmé par un dispositif de programmation, pour changer la forme du signal de sortie (S, S').  2. - Signal synthesizer (1 00) according to claim 1, characterized in that it comprises a control module (1 1 0) for driving the amplitude increment generator (1 02), the control module (1 1 0) being adapted to be programmed by a programming device, to change the shape of the output signal (S, S ').
3. - Synthétiseur de signal (1 00) selon la revendication 1 ou 2, caractérisé en ce qu'il comprend un module de commande (1 10) pour piloter le générateur d'incréments d'amplitude (1 02) en fonction d'une consigne de fréquence (Cf), et en ce que le signal de sortie (S, S') est découpé en segments (s,), le module de commande (1 10) comprenant une mémoire (130) stockant une pluralité de consignes de segments (σ,), pour la génération de chaque segment (s,) par le synthétiseur de signal (100). 3. - Signal synthesizer (1 00) according to claim 1 or 2, characterized in that it comprises a control module (1 10) for controlling the amplitude increment generator (1 02) as a function of a frequency setpoint (C f ), and in that the output signal (S, S ') is divided into segments (s,), the control module (1 10) comprising a memory (130) storing a plurality of segment instructions (σ,), for the generation of each segment (s,) by the signal synthesizer (100).
4. - Synthétiseur de signal (100) selon la revendication 3, caractérisé en ce que le signal de sortie (S, S') est périodique, les segments (s,) étant des subdivisions de périodes (Π) du signal de sortie (S, S').  4. - signal synthesizer (100) according to claim 3, characterized in that the output signal (S, S ') is periodic, the segments (s,) being subdivisions of periods (Π) of the output signal ( S, S ').
5. - Synthétiseur de signal (1 00) selon la revendication 3 ou 4, caractérisé en ce que chaque consigne de segment (σ,) est associée à un segment (s,) du signal de sortie (S, S') et comprend une consigne de pente de segment (α,), représentative d'une pente moyenne (a,) du segment associé (s,), et une consigne de durée relative de segment (τ,), représentative du rapport entre la durée (d,) du segment associé (s,) et la durée d'une période (Π) du signal de sortie (S, S').  5. - Signal synthesizer (1 00) according to claim 3 or 4, characterized in that each segment setpoint (σ,) is associated with a segment (s,) of the output signal (S, S ') and comprises a segment slope setpoint (α,), representative of an average slope (a,) of the associated segment (s,), and a relative duration of segment setpoint (τ,), representative of the ratio between the duration (d, ,) of the associated segment (s,) and the duration of a period (Π) of the output signal (S, S ').
6. - Synthétiseur de signal (100) selon l'une quelconque des revendications 3 à 5, caractérisé en ce que le module de commande (1 10) est adapté pour déterminer, en fonction de la consigne de fréquence (Cf) et de chaque consigne de segment (σ,), un intervalle de temps (At,) de génération de chaque segment (s,). 6. - signal synthesizer (100) according to any one of claims 3 to 5, characterized in that the control module (1 10) is adapted to determine, according to the frequency reference (C f ) and each segment setpoint (σ,), a generation interval (At,) of each segment (s,).
7. - Synthétiseur de signal (1 00) selon l'une quelconque des revendications précédentes, caractérisé en ce que le générateur d'incréments d'amplitude (102) est adapté pour générer un signal d'incrément d'amplitude (Aa) prenant une suite prédéterminée de valeurs d'incrément d'amplitude, pendant un intervalle de temps de génération de segment (Δί,) prédéterminé, de façon à obtenir une pente (a,) prédéterminée du signal de sortie (S, S') sur l'intervalle de temps de génération de segment (At,). Signal synthesizer (100) according to one of the preceding claims, characterized in that the amplitude increment generator (102) is adapted to generate an amplitude increment signal (Aa) taking a predetermined sequence of amplitude increment values, during a time interval of generating segment (Δί,) predetermined, so as to obtain a predetermined slope (a,) of the output signal (S, S ') on the segment generation time interval (At,).
8. - Synthétiseur de signal (1 00) selon les revendications 5 et 7 prises ensemble, caractérisé en ce que le module de commande (1 1 0) est adapté pour transmettre la consigne de pente de segment (α,) d'une consigne de segment (σ,) au générateur d'incréments d'amplitude (1 02) pendant l'intervalle de temps de génération de segment (Ati) associé, le générateur d'incréments d'amplitude (102) étant adapté pour déterminer la suite de valeurs d'incrément d'amplitude en fonction de ladite consigne de pente (α,).  8. - Signal synthesizer (1 00) according to claims 5 and 7 taken together, characterized in that the control module (1 1 0) is adapted to transmit the segment slope setpoint (α,) of a set of segment (σ,) to the amplitude increment generator (1 02) during the associated segment generation time interval (Ati), the amplitude increment generator (102) being adapted to determine the sequence amplitude increment values according to said slope setpoint (α,).
9. - Synthétiseur de signal (1 00) selon l'une quelconque des revendications précédentes, caractérisé en ce que l'accumulateur d'amplitude (104) comprend un additionneur d'amplitude (120), pour sommer cycliquement la valeur du signal numérique d'amplitude (An) avec la valeur du signal d'incrément d'amplitude (Aa), et un registre d'amplitude (122), pour stocker à chaque cycle la valeur du signal numérique d'amplitude Signal synthesizer (100) according to one of the preceding claims, characterized in that the amplitude accumulator (104) comprises an amplitude adder (120) for cyclically summing the value of the digital signal. of amplitude (A n ) with the value of the amplitude increment signal (Aa), and an amplitude register (122), for storing at each cycle the value of the digital amplitude signal
10. - Synthétiseur de signal (100) selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il est réalisé en technologie CMOS. 10. - Signal synthesizer (100) according to any one of the preceding claims, characterized in that it is realized in CMOS technology.
1 1 . - Synthétiseur de signal (100) selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il comprend des moyens (140, 142) d'ajustement de l'amplitude du signal de sortie (S, S').  1 1. - Signal synthesizer (100) according to any one of the preceding claims, characterized in that it comprises means (140, 142) for adjusting the amplitude of the output signal (S, S ').
12. - Synthétiseur de signal (100) selon la revendication 1 0, caractérisé en ce qu'il comprend un module de commande (1 1 0) pour piloter les moyens d'ajustement (140, 142) en fonction d'une consigne de fréquence (Cf) et d'une fréquence par défaut (f0) du signal de sortie (S, S'), de façon à ce que, lorsque la fréquence du signal de sortie (S, S') varie, l'amplitude du signal de sortie (S, S') reste constante. 12. - signal synthesizer (100) according to claim 1 0, characterized in that it comprises a control module (1 1 0) for controlling the adjustment means (140, 142) according to a set of frequency (C f ) and a default frequency (f 0 ) of the output signal (S, S '), so that when the frequency of the output signal (S, S') varies, the amplitude of the output signal (S, S ') remains constant.
PCT/FR2012/050764 2011-04-08 2012-04-06 Signal synthesiser with direct digital synthesis having a generator of variable amplitude increments WO2012143654A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1153082 2011-04-08
FR1153082A FR2973971B1 (en) 2011-04-08 2011-04-08 DIRECT DIGITAL SYNTHESIS SIGNAL SYNTHESIZER WITH VARIABLE AMPLITUDE INCREMENT GENERATOR

Publications (1)

Publication Number Publication Date
WO2012143654A1 true WO2012143654A1 (en) 2012-10-26

Family

ID=46026854

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2012/050764 WO2012143654A1 (en) 2011-04-08 2012-04-06 Signal synthesiser with direct digital synthesis having a generator of variable amplitude increments

Country Status (2)

Country Link
FR (1) FR2973971B1 (en)
WO (1) WO2012143654A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081603A (en) * 1990-04-02 1992-01-14 Easton Corporation Amplitude-control system for a signal generator
US7095349B1 (en) * 2005-05-03 2006-08-22 Altera Corporation Numerically controlled oscillator and method for operating the same
US20080186065A1 (en) * 2007-02-01 2008-08-07 Pete Hulbert Method and apparatus for pulse generation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081603A (en) * 1990-04-02 1992-01-14 Easton Corporation Amplitude-control system for a signal generator
US7095349B1 (en) * 2005-05-03 2006-08-22 Altera Corporation Numerically controlled oscillator and method for operating the same
US20080186065A1 (en) * 2007-02-01 2008-08-07 Pete Hulbert Method and apparatus for pulse generation

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
THURIES ET AL.: "A 6-GHz Low-Power BiCMOS SiGe:C 0.25 pm Direct Digital Synthesizer", MICROWAVE AND WIRELESS COMPONENTS LETTERS, vol. 18, no. 1, 20 February 2008 (2008-02-20), pages 46 - 48, XP011199216, DOI: doi:10.1109/LMWC.2007.911994

Also Published As

Publication number Publication date
FR2973971B1 (en) 2013-05-10
FR2973971A1 (en) 2012-10-12

Similar Documents

Publication Publication Date Title
EP1624575B1 (en) Frequency synthesiser architecture
EP1080433B1 (en) CIRCUIT AND METHOD FOR CALIBRATING PHASE SHIFT BETWEEN A PLURALITY OF Analog-digital-converter in a DATA ACQUISITION SYSTEM
FR2715012A1 (en) Frequency synthesis by N fractions with residual error correction and associated method.
EP1290783B1 (en) Digital modulation synthesizer
EP1376869B1 (en) Variable phase-shift circuit, phase interpolator including the same, and a digital frequency synthesizer incorporating such an interpolator
FR2922697A1 (en) DIGITAL FREQUENCY SYNTHESIZER
EP2012214B1 (en) Method and device for digitally generating a frequency
EP0606799A1 (en) Analog-digital converter with distributed sampler and holder
EP1684427B1 (en) Autoadjustment of RC cells in a circuit
WO2010040740A1 (en) Method and system for generating a pulsed signal of the ultra wideband type
EP1887750A1 (en) FSK modulator
EP2997657B1 (en) System for generating an analogue signal
FR2918227A1 (en) METHOD FOR GENERATING A VARIABLE ANALOG SIGNAL GENERATED BY A PWM SIGNAL AND SYSTEM GENERATING SUCH A SIGNAL
WO2012143654A1 (en) Signal synthesiser with direct digital synthesis having a generator of variable amplitude increments
EP1986314A1 (en) Method of controlling a switching power supply with a single inductive element and several outputs, and corresponding power supply, in particular for a cellular mobile phone
EP0071505B1 (en) Method and device for sampling a sinusoidal signal by a frequency-multiplied signal
FR3032072A1 (en) FREQUENCY SYNTHESIS DEVICE WITH RETROACTIVE LOOP
EP2978127A1 (en) Method for digitally compensating variations, based on the temperature, of an electrical variable of an onboard spatial radio frequency telecommunications device
EP2320572A1 (en) Two bit successive approximation type analogue-to-digital converter
EP1253512A1 (en) Method and apparatus for generating a random signal with controlled histogram and spectrum
FR2620283A1 (en) DEVICE FOR CONTROLLING THE OUTPUT POWER OF AN AMPLIFIER OPERATING IN CLASS C
WO2018115139A2 (en) Device for generating a modulated digital signal and system for generating a modulated analog signal
WO2010004098A1 (en) Estimation of the impulse response of a system on the basis of binary observations
EP1146647B1 (en) Fractional-N synthesizer with phase jitter compensation
FR2992073A1 (en) DEVICE FOR SUPPLYING AN ELECTRONIC CIRCUIT

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12718708

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12718708

Country of ref document: EP

Kind code of ref document: A1