FR2973971A1

FR2973971A1 - DIRECT DIGITAL SYNTHESIS SIGNAL SYNTHESIZER WITH VARIABLE AMPLITUDE INCREMENT GENERATOR

Info

Publication number: FR2973971A1
Application number: FR1153082A
Authority: FR
Inventors: Eric Tournier; Teddy Borr
Original assignee: Centre National de la Recherche Scientifique CNRS
Current assignee: Centre National de la Recherche Scientifique CNRS
Priority date: 2011-04-08
Filing date: 2011-04-08
Publication date: 2012-10-12
Anticipated expiration: 2031-04-08
Also published as: FR2973971B1; WO2012143654A1

Abstract

Ce synthétiseur de signal (100) comprend un générateur (102) d'incréments d'amplitude variables, pour générer un signal d'incrément d'amplitude (Aa) de valeur variable, un accumulateur d'amplitude (104), pour incrémenter cycliquement la valeur d'un signal numérique d'amplitude (A ) de la valeur du signal d'incrément d'amplitude (Aa), et un convertisseur numérique-analogique (106), pour obtenir le signal de sortie (S, S') en convertissant le signal numérique d'amplitude (A ) en un signal analogique.This signal synthesizer (100) includes a variable amplitude increment generator (102) for generating an amplitude increment signal (Aa) of variable value, an amplitude accumulator (104), for cyclically incrementing the value of a digital amplitude signal (A) of the amplitude increment signal value (Aa), and a digital-to-analog converter (106), to obtain the output signal (S, S ') by converting the digital amplitude signal (A) into an analog signal.

Description

Synthétiseur de signal à synthèse numérique directe à générateur d'incréments d'amplitude variables La présente invention concerne un synthétiseur de signal à synthèse numérique directe, pour délivrer un signal de sortie analogique. The present invention relates to a direct digital synthesis signal synthesizer for providing an analog output signal.

Un tel synthétiseur est destiné à la génération d'un signal quelconque, au contrôle de sa fréquence et à la mise en oeuvre simple des trois types de modulation habituels, sur son amplitude, sa fréquence et sa phase. Il peut avoir de nombreuses applications, par exemple en tant qu'oscillateur contrôlé numériquement, ou en diviseur de fréquence. De tels synthétiseurs de signaux sont généralement connus sous le terme anglais de « Direct Digital Synthesizer » (DDS). Ils sont adaptés pour générer un signal numérique d'amplitude à partir d'un signal d'incrément de phase reçu par le synthétiseur. Ce signal d'incrément de phase permet la génération d'une rampe de phase à travers un accumulateur de phase, convertie ensuite en un signal numérique d'amplitude par un convertisseur phase-amplitude, adapté pour donner une forme prédéterminée au signal numérique d'amplitude. Ledit signal numérique d'amplitude est ensuite converti en un signal analogique d'amplitude par un convertisseur numérique-analogique, signal analogique d'amplitude qui peut être ensuite filtré pour obtenir un signal de sortie débarrassé d'harmoniques parasites. De tels synthétiseurs sont généralement utilisés dans des applications similaires à celles des boucles à verrouillage de phase, par rapport auxquelles ils présentent des avantages, notamment en termes de formes de signal pouvant être synthétisées et de temps de réponse à un changement de programmation. Ces synthétiseurs de signaux présentent cependant de nombreux inconvénients : ils présentent un encombrement conséquent, sont limités en fréquence et ont une consommation électrique élevée. Le document «A 6-GHz Low-Power BiCMOS SiGe.0 0.25 pm Direct Digital Synthesizer » (20 février 2008, Thuries et al., Microwave and Wireless Components Letters, IEEE 18(1), pp 46-48), décrit un synthétiseur de signal à synthèse numérique directe pouvant générer des signaux de fréquence relativement élevée (jusqu'à 3 GHz, pour une fréquence d'horloge de 6 GHz) et présentant une consommation électrique limitée à 308 mW. Cependant, ce synthétiseur ne peut générer que des signaux sinusoïdaux et, étant réalisé en technologie BiCMOS (de l'anglais « Bipolar Complementary Meta/ Oxyde Semiconductor », c'est-à-dire à structure bipolaire complémentaire métal-oxyde-semi-conducteur), il n'est pas intégrable dans des équipements électroniques réalisés dans une technologie CMOS (de l'anglais « Complementary Meta/ Oxyde Semiconductor », c'est-à-dire structure complémentaire métal-oxyde-semi-conducteur). Un objectif de l'invention est de proposer un synthétiseur de signal à synthèse numérique directe adapté pour fonctionner à haute fréquence. D'autres objectifs de l'invention sont de proposer un synthétiseur de signal à synthèse numérique directe adapté pour être intégrable sur un équipement utilisant des transistors de technologie CMOS, pour avoir une consommation réduite et pour générer diverses formes de signal. A cet effet, l'invention a pour objet un synthétiseur de signal à synthèse numérique directe du type précité, caractérisé en ce qu'il comprend un générateur d'incréments d'amplitude variables, pour générer un signal d'incrément d'amplitude de valeur variable, un accumulateur d'amplitude, pour incrémenter cycliquement la valeur d'un signal numérique d'amplitude de la valeur du signal d'incrément d'amplitude, et un convertisseur numérique-analogique, pour obtenir le signal de sortie en convertissant le signal numérique d'amplitude en un signal analogique. Such a synthesizer is intended for the generation of any signal, the control of its frequency and the simple implementation of the three usual types of modulation, its amplitude, frequency and phase. It can have many applications, for example as a digitally controlled oscillator, or as a frequency divider. Such signal synthesizers are generally known as the "Direct Digital Synthesizer" (DDS). They are adapted to generate a digital amplitude signal from a phase increment signal received by the synthesizer. This phase increment signal allows the generation of a phase ramp through a phase accumulator, which is then converted into a digital amplitude signal by a phase-amplitude converter, adapted to give a predetermined shape to the digital signal. amplitude. Said digital amplitude signal is then converted into an amplitude analog signal by a digital-to-analog converter, an amplitude analog signal which can then be filtered to obtain an output signal freed from parasitic harmonics. Such synthesizers are generally used in applications similar to those of phase locked loops, with respect to which they have advantages, especially in terms of synthesizable signal forms and response time to a programming change. These signal synthesizers, however, have many disadvantages: they have a large footprint, are limited in frequency and have a high power consumption. The document "A 6-GHz Low-Power BiCMOS SiGe.0 0.25 pm Direct Digital Synthesizer" (February 20, 2008, Thuries et al., Microwave and Wireless Components Letters, IEEE 18 (1), pp 46-48), describes a Direct digital synthesis signal synthesizer capable of generating relatively high frequency signals (up to 3 GHz, for a clock frequency of 6 GHz) and having power consumption limited to 308 mW. However, this synthesizer can only generate sinusoidal signals and, being realized in BiCMOS (Bipolar Complementary Meta / Oxide Semiconductor) technology, that is to say with a complementary bipolar metal-oxide-semiconductor structure. ), it is not integrable in electronic equipment made in a CMOS technology ("Complementary Meta / Oxide Semiconductor", that is to say complementary structure metal-oxide-semiconductor). An object of the invention is to provide a direct digital synthesis signal synthesizer adapted to operate at high frequency. Other objects of the invention are to propose a direct digital synthesis signal synthesizer adapted to be integrable on equipment using CMOS technology transistors, to have a reduced consumption and to generate various forms of signal. For this purpose, the subject of the invention is a direct digital synthesis signal synthesizer of the aforementioned type, characterized in that it comprises a generator of variable amplitude increments, for generating an amplitude increment signal of variable value, an amplitude accumulator, for cyclically incrementing the value of a digital amplitude signal of the value of the amplitude increment signal, and a digital-to-analog converter, for obtaining the output signal by converting the digital amplitude signal into an analog signal.

Le synthétiseur de signal selon l'invention peut comprendre l'une ou plusieurs des caractéristiques suivantes, prises isolément ou selon toute(s) combinaison(s) techniquement possible(s) : - il comprend un module de commande pour piloter le générateur d'incréments d'amplitude en fonction d'une consigne de fréquence, et le signal de sortie est découpé en périodes, elles-mêmes découpées en segments, le module de commande comprenant une mémoire stockant une pluralité de consignes de segments, pour la génération de chaque segment par le synthétiseur de signal ; - chaque consigne de segment est associée à un segment du signal de sortie et comprend une consigne de pente de segment, représentative d'une pente moyenne du segment associé, et une consigne de durée relative de segment, représentative du rapport entre la durée du segment associé et la durée d'une période du signal de sortie ; - le module de commande est adapté pour déterminer, en fonction de la consigne de fréquence et de chaque consigne de segment, un intervalle de temps de génération de chaque segment ; - le générateur d'incréments d'amplitude est adapté pour générer un signal d'incrément d'amplitude prenant une suite prédéterminée de valeurs d'incrément d'amplitude, pendant un intervalle de temps de génération de segment prédéterminé, de façon à obtenir une pente prédéterminée du signal de sortie sur l'intervalle de temps de génération de segment ; - le module de commande est adapté pour transmettre la consigne de pente de segment d'une consigne de segment au générateur d'incréments d'amplitude pendant l'intervalle de temps de génération de segment associé, le générateur d'incréments d'amplitude étant adapté pour déterminer la suite de valeurs d'incrément d'amplitude en fonction de ladite consigne de pente ; - l'accumulateur d'amplitude comprend un additionneur d'amplitude, pour sommer cycliquement la valeur du signal numérique d'amplitude avec la valeur du signal d'incrément d'amplitude, et un registre d'amplitude, pour stocker à chaque cycle la valeur du signal numérique d'amplitude ; - il est réalisé en technologie CMOS ; - il comprend des moyens d'ajustement de l'amplitude du signal de sortie ; - il comprend un module de commande pour piloter les moyens d'ajustement en fonction d'une consigne de fréquence et d'une fréquence par défaut du signal de sortie, de façon à ce que, lorsque la fréquence du signal de sortie varie, l'amplitude du signal de sortie reste constante. D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description qui va suivre, donnée uniquement à titre d'exemple et faite en se référant aux dessins annexés, sur lesquels : la Figure 1 est un schéma bloc représentant un synthétiseur de signal à synthèse numérique directe de l'état de la technique, la Figure 2 est un schéma bloc représentant un synthétiseur de signal à synthèse numérique directe selon l'invention ; la Figure 3 est un double graphe présentant, en partie haute, un signal de sortie du synthétiseur de signal de la Figure 2 et, en partie basse, un signal d'incrément d'amplitude du synthétiseur de signal de la Figure 2 ; la Figure 4 est un schéma bloc présentant une première variante du synthétiseur de signal de la Figure 2 ; et la Figure 5 est un schéma bloc présentant une deuxième variante du synthétiseur de signal de la Figure 2. Dans la suite, pour des raisons de simplification, on utilisera le terme « synthétiseur numérique direct » pour désigner un synthétiseur de signal à synthèse numérique directe. Le synthétiseur numérique direct 10 de l'état de la technique, représenté sur la Figure 1, comprend différents étages 14, 16, 18, 20, parmi lesquels un accumulateur de phase 14, pour générer un signal numérique de phase P, un convertisseur phase-amplitude 16, pour convertir le signal numérique de phase P en un signal numérique d'amplitude A1, un convertisseur numérique-analogique 18, pour convertir le signal numérique d'amplitude Al en un signal analogique d'amplitude A2, et éventuellement un filtre passe-bas 20, pour lisser le signal analogique d'amplitude A2 en un signal de sortie Y. Le synthétiseur numérique direct 10 comprend en outre un système d'horloge 22, pour générer un signal d'horloge fdk pour cadencer les étages 14, 16, 18. Chaque étage 14, 16, 18 comprend typiquement des transistors du type transistors à effet de champ à grille métal-oxyde, plus connus sous la dénomination MOSFET, dont une partie sont actionnés par le signal d'horloge fdk. Le même signal d'horloge fdk étant appliqué aux transistors des différents étages 14, 16, 18, ces étages sont synchronisés entre eux. Le système d'horloge 22 est adapté pour générer des impulsions électriques à une fréquence prédéterminée, séparées par des pas de temps prédéterminés At. Dans la suite on désignera par « coups d'horloge » lesdites impulsions électriques générées par le système d'horloge 22, et transférées aux étages 14, 16, 18. Le synthétiseur numérique direct 10 est adapté pour recevoir en entrée un signal d'incrément de phase Op, de valeur constante. Ce signal Op est généré par un générateur d'incrément de phase (non représenté) qui peut être reprogrammé de façon à changer la valeur du signal d'incrément de phase Op généré. Cependant, cette reprogrammation est lente et ne permet pas de changer la valeur du signal d'incrément de phase Op à haute fréquence. L'accumulateur de phase 14 est adapté pour incrémenter la valeur du signal numérique de phase P de la valeur du signal d'incrément de phase Op. A cet effet, il comprend un additionneur de phase 30 et un registre de phase 32. L'additionneur de phase 30 est adapté pour sommer cycliquement, à chaque coup d'horloge, la valeur du signal numérique de phase P avec la valeur du signal d'incrément de phase Op, de façon à obtenir une valeur du signal numérique de phase P incrémentée de la valeur du signal d'incrément de phase Op. Le registre de phase 32 est une mémoire à très faible temps d'accès. Il est adapté pour stocker, à chaque coup d'horloge, la valeur incrémentée du signal numérique de phase P sortant de l'additionneur de phase 30, en remplacement de la valeur du signal numérique de phase P stockée au coup d'horloge précédent. The signal synthesizer according to the invention can comprise one or more of the following characteristics, taken separately or in any combination (s) technically possible (s): - it comprises a control module for controlling the generator of amplitude increments according to a frequency setpoint, and the output signal is divided into periods, themselves divided into segments, the control module comprising a memory storing a plurality of segment setpoints, for the generation of each segment by the signal synthesizer; each segment setpoint is associated with a segment of the output signal and comprises a segment slope setpoint, representative of an average slope of the associated segment, and a relative segment duration setpoint, representative of the relationship between the segment duration associated and the duration of a period of the output signal; the control module is adapted to determine, as a function of the frequency setpoint and of each segment setpoint, a generation time interval of each segment; the amplitude increment generator is adapted to generate an amplitude increment signal taking a predetermined sequence of amplitude increment values, during a predetermined segment generation time interval, so as to obtain an amplitude increment signal predetermined slope of the output signal over the segment generation time interval; the control module is adapted to transmit the segment slope setpoint of a segment setpoint to the amplitude increment generator during the associated segment generation time interval, the amplitude increment generator being adapted to determine the sequence of amplitude increment values according to said slope setpoint; the amplitude accumulator comprises an amplitude adder, for cyclically summing the value of the digital amplitude signal with the value of the amplitude increment signal, and an amplitude register, for storing at each cycle the amplitude value of the digital amplitude signal; - it is made in CMOS technology; it comprises means for adjusting the amplitude of the output signal; it comprises a control module for controlling the adjustment means according to a frequency setpoint and a default frequency of the output signal, so that, when the frequency of the output signal varies, the amplitude of the output signal remains constant. Other characteristics and advantages of the invention will appear on reading the description which follows, given solely by way of example and with reference to the appended drawings, in which: FIG. 1 is a block diagram representing a synthesizer 2 is a block diagram representing a direct digital synthesis signal synthesizer according to the invention; Fig. 3 is a double graph showing, at the top, an output signal of the signal synthesizer of Fig. 2 and, at the bottom, an amplitude increment signal of the signal synthesizer of Fig. 2; Fig. 4 is a block diagram showing a first variant of the signal synthesizer of Fig. 2; and FIG. 5 is a block diagram showing a second variant of the signal synthesizer of FIG. 2. In the following, for reasons of simplification, the term "direct digital synthesizer" will be used to designate a direct digital synthesis signal synthesizer. . The direct digital synthesizer 10 of the state of the art, represented in FIG. 1, comprises various stages 14, 16, 18, 20, among which a phase accumulator 14, for generating a digital phase signal P, a phase converter amplitude 16, for converting the digital phase signal P into a digital signal of amplitude A1, a digital-analog converter 18, for converting the digital signal of amplitude Al into an analog signal of amplitude A2, and possibly a filter low pass 20, for smoothing the analog amplitude signal A2 into an output signal Y. The direct digital synthesizer 10 further comprises a clock system 22, for generating a clock signal fdk for clocking the stages 14, 16, 18. Each stage 14, 16, 18 typically comprises metal-oxide gate field effect transistor transistors, better known by the name MOSFET, a part of which are actuated by the clock signal fdk. The same clock signal fdk being applied to the transistors of the different stages 14, 16, 18, these stages are synchronized with each other. The clock system 22 is adapted to generate electrical pulses at a predetermined frequency, separated by predetermined time steps At. In the following will be designated by "clock strokes" said electrical pulses generated by the clock system 22 , and transferred to stages 14, 16, 18. The direct digital synthesizer 10 is adapted to receive as input a phase increment signal Op, of constant value. This signal Op is generated by a phase increment generator (not shown) which can be reprogrammed to change the value of the generated Op phase increment signal. However, this reprogramming is slow and does not make it possible to change the value of the high frequency Op phase increment signal. The phase accumulator 14 is adapted to increment the value of the digital phase signal P by the value of the phase increment signal Op. For this purpose, it comprises a phase adder 30 and a phase register 32. phase adder 30 is adapted to summation cyclically, at each clock pulse, the value of the digital phase signal P with the value of the phase increment signal Op, so as to obtain a value of the incremented phase digital signal P of the value of the phase increment signal Op. The phase register 32 is a memory with very low access time. It is adapted to store, at each clock pulse, the incremented value of the digital phase signal P coming out of the phase adder 30, replacing the value of the digital phase signal P stored at the previous clock pulse.

Comme visible sur le graphe G11 de la Figure 1, le signal numérique de phase P a l'allure d'une fonction linéaire avec une pente égale au rapport Op/At, où Op est la valeur du signal d'incrément de phase Op et At est le pas de temps séparant deux coups d'horloge consécutifs. Le signal numérique de phase P présente une valeur maximale Pmax égale à 2'-1, où i représente le nombre de bits de stockage du registre de phase 32. As visible on the graph G11 of FIG. 1, the digital phase signal P looks like a linear function with a slope equal to the ratio Op / At, where Op is the value of the phase increment signal Op and At is the time step separating two consecutive clock strokes. The digital phase signal P has a maximum value Pmax equal to 2'-1, where i represents the number of storage bits of the phase register 32.

Le signal numérique de phase P est accumulé dans le registre de phase 32 modulo 2'. En d'autres termes, lorsque le signal numérique de phase P atteint une valeur Po telle que la différence entre la valeur maximale Pmax et la valeur Po soit inférieure à la valeur du signal d'incrément de phase Op, alors, au coup d'horloge suivant, le registre de phase 32 déborde et P prend une valeur égale à Ap-(Pmax-Po). Le convertisseur phase-amplitude 16 est adapté pour convertir le signal numérique de phase P en un signal numérique d'amplitude Al. A cet effet, le convertisseur phase-amplitude 16 comprend en général une mémoire non-volatile (non représentée) stockant une base de données associant à chaque valeur du signal numérique de phase P une valeur du signal numérique d'amplitude Al associée. Le convertisseur phase-amplitude 16 est ainsi adapté pour, à chaque coup d'horloge, récupérer dans la mémoire non-volatile la valeur du signal numérique d'amplitude Al associée à la valeur du signal numérique de phase P présenté en entrée du convertisseur 16, et pour générer en sortie une valeur du signal numérique d'amplitude Al égale à ladite valeur associée. Le temps d'accès à la mémoire non-volatile est généralement long, ce qui limite considérablement la bande passante du synthétiseur numérique direct 10. En outre, la mémoire non-volatile nécessite un nombre élevé de composants, ce qui occasionne une consommation électrique et un encombrement élevés du synthétiseur numérique 10. Dans l'exemple représenté, le synthétiseur numérique direct 10 est adapté pour générer un signal de sortie Y sinusoïdal (graphe G14 de la Figure 1). Comme visible sur le graphe G12 de la Figure 1, le signal numérique d'amplitude Al présente donc une allure générale de fonction sinusoïdale. Il est toutefois possible de générer n'importe quel type de signal au moyen du présent synthétiseur numérique direct 10, en changeant simplement les valeurs de signal numérique d'amplitude stockées dans la mémoire non-volatile du convertisseur 16. The phase digital signal P is accumulated in the phase register 32 modulo 2 '. In other words, when the digital phase signal P reaches a value Po such that the difference between the maximum value Pmax and the value Po is less than the value of the phase increment signal Op, then, at the stroke of next clock, the phase register 32 overflows and P has a value equal to Ap- (Pmax-Po). The phase-amplitude converter 16 is adapted to convert the digital phase signal P into a digital signal of amplitude Al. For this purpose, the phase-amplitude converter 16 generally comprises a non-volatile memory (not represented) storing a base of data associating with each value of the digital phase signal P a value of the associated digital amplitude signal A1. The phase-amplitude converter 16 is thus adapted, at each clock pulse, to recover in the non-volatile memory the value of the digital signal of amplitude Al associated with the value of the digital phase signal P presented at the input of the converter. , and for outputting a value of the digital signal of amplitude Al equal to said associated value. The access time to the non-volatile memory is generally long, which considerably limits the bandwidth of the direct digital synthesizer 10. In addition, the non-volatile memory requires a large number of components, which results in a power consumption and In the example shown, the direct digital synthesizer 10 is adapted to generate a sinusoidal output signal Y (graph G14 of FIG. 1). As visible on the graph G12 of FIG. 1, the digital signal of amplitude A1 thus has a general appearance of sinusoidal function. It is however possible to generate any type of signal by means of the present direct digital synthesizer 10, simply by changing the digital amplitude signal values stored in the non-volatile memory of the converter 16.

De façon classique, le convertisseur numérique-analogique 18 est adapté pour convertir le signal numérique d'amplitude Al en un signal analogique d'amplitude A2. Ce type d'équipement est connu et ne sera pas décrit plus avant. Comme visible sur le graphe G13 de la Figure 1, la fonction analogique d'amplitude A2 est un signal en escaliers présentant une allure générale de fonction sinusoïdale. Le filtre passe-bas 20 comprend de façon connue au moins une résistance et au moins un condensateur. Il permet de lisser le signal analogique d'amplitude A2 de façon à obtenir pour le signal de sortie Y une fonction sinusoïdale quasi-parfaite (graphe G14 de la Figure 1). Conventionally, the digital-to-analog converter 18 is adapted to convert the digital signal of amplitude Al into an analog signal of amplitude A2. This type of equipment is known and will not be described further. As seen in the graph G13 of FIG. 1, the analog amplitude function A2 is a stair signal having a general sinusoidal function. The low-pass filter 20 comprises, in known manner, at least one resistor and at least one capacitor. It makes it possible to smooth the analog amplitude signal A2 so as to obtain for the output signal Y a quasi-perfect sinusoidal function (graph G14 of FIG. 1).

Cependant, comme évoqué précédemment, ce synthétiseur numérique direct 10 est limité en fréquence, a une consommation électrique élevée, et présente un encombrement important. Ces problèmes sont résolus par le synthétiseur numérique direct 100, présenté sur la Figure 2. Ce synthétiseur 100 est adapté pour délivrer un signal de sortie S analogique. A cet effet, il comprend différents étages 102, 104, 106, 110, dont un générateur d'incréments d'amplitude 102, pour générer un signal d'incrément d'amplitude Aa numérique, de valeur variable, un accumulateur d'amplitude 104, pour générer un signal numérique d'amplitude An à partir du signal d'incrément d'amplitude Da, et un convertisseur numérique-analogique 106 pour obtenir un signal de sortie initial S analogique en convertissant le signal numérique d'amplitude An en un signal analogique. Le synthétiseur 100 comprend en outre un module de commande 110, pour piloter le générateur d'incréments d'amplitude 102. However, as mentioned above, this direct digital synthesizer 10 is frequency limited, has a high power consumption, and has a large footprint. These problems are solved by the direct digital synthesizer 100, shown in FIG. 2. This synthesizer 100 is adapted to deliver an analog output signal S. For this purpose, it comprises different stages 102, 104, 106, 110, including an amplitude increment generator 102, for generating an amplitude increment signal Aa digital, of variable value, an amplitude accumulator 104. , to generate a digital signal of amplitude An from the amplitude increment signal Da, and a digital-to-analog converter 106 to obtain an analog initial output signal S by converting the digital amplitude signal An to a signal analog. The synthesizer 100 further comprises a control module 110 for controlling the amplitude increment generator 102.

Dans l'exemple représenté, le synthétiseur numérique direct 100 est adapté pour délivrer un signal de sortie S sinusoïdal (graphe G24 de la Figure 2). En variante, le synthétiseur 100 est adapté pour délivrer n'importe quel autre type de signal de sortie, comme une gaussienne, un sinus cardinal, un créneau, un triangle, ou autre. Le synthétiseur numérique direct 100 comprend également un système d'horloge 112 pour générer un signal d'horloge fHF pour cadencer les étages 102, 104, 106, 110. Plus précisément, chaque étage 102, 104, 106, 110 comprend des transistors, par exemple de type MOSFET, dont au moins une partie sont pilotés par le signal d'horloge fHF. Le signal d'horloge fHF est une suite d'impulsions électriques, ou coups d'horloge, générées par le système d'horloge à une fréquence prédéterminée. In the example shown, the direct digital synthesizer 100 is adapted to deliver a sinusoidal output signal S (graph G24 of FIG. 2). Alternatively, the synthesizer 100 is adapted to deliver any other type of output signal, such as a Gaussian, a cardinal sine, a slot, a triangle, or the like. The digital direct synthesizer 100 also comprises a clock system 112 for generating a clock signal fHF for clocking the stages 102, 104, 106, 110. Specifically, each stage 102, 104, 106, 110 comprises transistors, for example example of MOSFET type, at least a part of which are driven by the clock signal fHF. The fHF clock signal is a sequence of electrical pulses, or clock ticks, generated by the clock system at a predetermined frequency.

Le signal de sortie S délivré par le synthétiseur 100 est généralement un signal périodique, découpé en périodes n. Sur le graphe G24 de la Figure 2 n'est représentée qu'une seule période n du signal de sortie S. Comme visible sur le graphe G24, chaque période n est elle-même subdivisée en segments si (avec i égal 1 à k, où k est le nombre de segments si dans la période n). The output signal S delivered by the synthesizer 100 is generally a periodic signal, divided into periods n. On the graph G24 of FIG. 2, only one period n of the output signal S is represented. As can be seen in the graph G24, each period n is itself subdivided into segments si (with i equal to 1 to k, where k is the number of segments si in the period n).

Chaque segment si est qualifié de manière unique par un numéro d'ordre de segment n;, une pente moyenne de segment a;, et une durée relative de segment d;. Le numéro d'ordre n; indique l'ordre du segment si dans la période n, la pente moyenne a; indique la valeur de pente moyenne du signal S sur le segment si, et la durée relative d; indique le rapport de la durée du segment si sur la durée totale de la période n. Each segment if is uniquely qualified by a segment order number n ;, an average slope of segment a ;, and a relative duration of segment d ;. The serial number n; indicates the order of the segment if in the period n, the average slope has; indicates the average slope value of the signal S on the segment if, and the relative duration d; indicates the ratio of the duration of the segment if on the total duration of the period n.

Le générateur d'incréments d'amplitude 102 est adapté pour générer un signal numérique d'incrément d'amplitude Aa de valeur variable, c'est-à-dire un signal prenant des valeurs variables parmi des valeurs discrètes et prédéterminées Comme visible sur le graphe G21 de la Figure 2, dans l'exemple représenté, les valeurs discrètes Da, pouvant être prises par le signal d'incrément d'amplitude Aa sont égales à -2, -1, 1 et 2. L'accumulateur d'amplitude 104 est adapté pour générer le signal numérique d'amplitude An en incrémentant la valeur du signal numérique d'amplitude An de la valeur du signal incrément d'amplitude Da. A cet effet, l'accumulateur d'amplitude 104 comprend un additionneur d'amplitude 120 et un registre d'amplitude 122. L'additionneur d'amplitude 120 comprend deux entrées 120a, 120b, et une sortie 120c. Une entrée 120a est raccordée à la sortie du générateur d'incréments d'amplitude 102, et l'autre entrée 120b est raccordée à la sortie du registre d'amplitude 122. La sortie 120c est reliée à l'entrée du registre d'amplitude 122. The amplitude increment generator 102 is adapted to generate an amplitude incremental digital signal Aa of variable value, that is to say a signal taking variable values from discrete and predetermined values as visible on the graph G21 of FIG. 2, in the example shown, the discrete values Da, which can be taken by the amplitude increment signal Aa, are equal to -2, -1, 1 and 2. The amplitude accumulator 104 is adapted to generate the digital signal of amplitude An by incrementing the value of the digital signal of amplitude An of the value of the signal amplitude increment Da. For this purpose, the amplitude accumulator 104 comprises an amplitude adder 120 and an amplitude register 122. The amplitude adder 120 comprises two inputs 120a, 120b, and an output 120c. An input 120a is connected to the output of the amplitude increment generator 102, and the other input 120b is connected to the output of the amplitude register 122. The output 120c is connected to the input of the amplitude register 122.

L'additionneur d'amplitude 120 est adapté pour sommer cycliquement, à chaque coup d'horloge, la valeur du signal numérique d'amplitude An avec la valeur du signal d'incrément d'amplitude Aa généré par le générateur 102, de façon à obtenir une valeur du signal numérique d'amplitude An incrémentée de la valeur du signal d'incrément d'amplitude Da. The amplitude adder 120 is adapted to summation cyclically, at each clock pulse, the value of the digital signal of amplitude An with the value of the amplitude increment signal Aa generated by the generator 102, so as to obtaining a value of the digital signal of amplitude An incremented by the value of the amplitude increment signal Da.

Le registre d'amplitude 122 est une mémoire à très faible temps d'accès. Il est adapté pour stocker, à chaque coup d'horloge, la valeur incrémentée du signal numérique d'amplitude An sortant de l'additionneur d'amplitude 120, en remplacement de la valeur du signal numérique d'amplitude An stockée au coup d'horloge précédent. Ainsi, lorsque le signal d'incrément d'amplitude Aa a une valeur positive, la valeur du signal numérique d'amplitude An croît et, lorsque le signal d'incrément d'amplitude Aa a une valeur négative, la valeur du signal numérique d'amplitude An décroît. Comme visible sur le graphe G22 de la Figure 2, le signal numérique d'amplitude An présente une allure de fonction sinusoïdale du temps. Le convertisseur phase-amplitude 106 comprend un étage de conversion 124 et un filtre passe-bas 126. De façon connue, l'étage de conversion 124 est adapté pour convertir le signal numérique d'amplitude An en un signal analogique d'amplitude Aa, visible sur le graphe G23 de la Figure 2. Comme représenté, ce signal analogique d'amplitude Aa est un signal en escaliers présentant une allure générale de fonction sinusoïdale. The amplitude register 122 is a memory with very low access time. It is adapted to store, at each clock stroke, the incremented value of the digital signal of amplitude An coming out of the amplitude adder 120, replacing the value of the digital signal of amplitude An stored at the stroke of previous clock. Thus, when the amplitude increment signal Aa has a positive value, the value of the digital amplitude signal An increases and, when the amplitude increment signal Aa has a negative value, the value of the digital signal d amplitude An decreases. As can be seen in the graph G22 of FIG. 2, the digital signal of amplitude An has a sinusoidal function of time. The phase-amplitude converter 106 comprises a conversion stage 124 and a low-pass filter 126. In known manner, the conversion stage 124 is adapted to convert the digital signal of amplitude An into an analog signal of amplitude Aa. visible on the graph G23 of Figure 2. As shown, this analog signal amplitude Aa is a stair signal having a general appearance of sinusoidal function.

De façon connue, le filtre 126 est adapté pour filtrer les hautes fréquences du signal analogique d'amplitude Aa, de façon à obtenir un signal de sortie S lissé, visible sur le graphe G24 de la Figure 2. Comme représenté, le signal de sortie S est un signal sinusoïdal quasi-parfait. En variante, le convertisseur phase-amplitude 106 ne comprend pas de filtre passe-bas 126, le signal de sortie S étant alors constitué par le signal analogique d'amplitude Aa. Le module de commande 110 est adapté pour piloter le générateur d'incréments d'amplitude 102 en fonction d'une consigne de fréquence Cr et du signal fHF. A cet effet, le module de commande 110 comporte une première mémoire 130 stockant, pour chaque segment si du signal de sortie S, une consigne de segment 6; associée, et, de préférence, une deuxième mémoire 132 stockant, pour chaque segment si du signal de sortie S, un intervalle de temps At; de génération dudit segment si. La première mémoire 130 est une mémoire non-volatile ou, en variante, un registre. La deuxième mémoire 132 est une mémoire à temps rapide d'accès, telle qu'une mémoire volatile ou un registre. Chaque consigne de segment 6; comprend une consigne de pente de segment a; et une consigne de durée relative de segment Ti. La consigne de pente de segment a; d'une consigne de segment 6; est une donnée représentative de la pente a; du segment si associé à la consigne de segment 6;, et la consigne de durée relative de segment Ti est une donnée représentative de la durée relative d; du segment si associé à la consigne de segment 6;. La consigne de durée relative de segment Ti est typiquement exprimée sous la forme d'un pourcentage de durée relative du segment si, par rapport à la durée de la période n. La consigne de fréquence Cr est une donnée représentative de la fréquence du signal de sortie S destiné à être généré par le synthétiseur 100. C'est typiquement une fréquence. En variante, la consigne de fréquence Cr peut être un nombre de coups d'horloge nécessaires pour la génération d'une période n du signal de sortie S. Le module de commande 110 est adapté pour déterminer, à partir de la consigne de fréquence C, et de la consigne de durée relative de segment Ti de chaque consigne de segment 6;, chaque intervalle de temps de génération de segment At; et, de préférence, pour stocker chaque intervalle de temps de génération de segment At; dans la deuxième mémoire 132 Le module de commande 110 est également adapté pour transmettre au générateur d'incréments d'amplitude 102, pendant chaque intervalle de temps de génération de segment At;, la consigne de pente de segment a; de la consigne de segment 6; à partir de laquelle a été déterminé l'intervalle de temps de génération de segment At;, de façon à synthétiser le segment si associé à la consigne de segment G. In known manner, the filter 126 is adapted to filter the high frequencies of the analog amplitude signal Aa, so as to obtain a smoothed output signal S, visible on the graph G24 of FIG. 2. As shown, the output signal S is a quasi-perfect sinusoidal signal. In a variant, the phase-amplitude converter 106 does not include a low-pass filter 126, the output signal S then being constituted by the analog amplitude signal Aa. The control module 110 is adapted to drive the amplitude increment generator 102 as a function of a frequency setpoint Cr and the signal fHF. For this purpose, the control module 110 includes a first memory 130 storing, for each segment if the output signal S, a segment setpoint 6; associated, and preferably a second memory 132 storing, for each segment if output signal S, a time interval At; generating said segment si. The first memory 130 is a non-volatile memory or, alternatively, a register. The second memory 132 is a fast access time memory, such as a volatile memory or a register. Each segment setpoint 6; includes a segment slope setpoint a; and a setpoint of relative duration of segment Ti. The segment slope setpoint a; a segment setpoint 6; is a representative datum of the slope a; the segment if associated with the segment setpoint 6 ;, and the segment relative duration setpoint Ti is a datum representative of the relative duration d; the segment if associated with the segment setpoint 6 ;. The relative duration time set point Ti is typically expressed as a percentage of the relative duration of the segment if, relative to the duration of the period n. The frequency setpoint Cr is a data representative of the frequency of the output signal S intended to be generated by the synthesizer 100. This is typically a frequency. In a variant, the frequency setpoint Cr may be a number of clock pulses necessary for the generation of a period n of the output signal S. The control module 110 is adapted to determine, from the frequency setpoint C , and the relative time setpoint of segment Ti of each segment setpoint 6 ;, each segment generation time interval At; and, preferably, for storing each At-Segment generation time slot; in the second memory 132 The control module 110 is also adapted to transmit to the amplitude increment generator 102, during each segment generating time interval At ;, the segment slope setpoint a; segment setpoint 6; from which the segment generating time interval At; has been determined so as to synthesize the segment if associated with the segment setpoint G.

Le générateur d'incréments d'amplitude 102 est adapté pour que le signal d'incrément d'amplitude Da généré pendant l'intervalle de temps de génération de segment At; prenne une suite de valeurs d'incrément d'amplitude adaptée pour que, sur ledit intervalle de temps de génération de segment At, le signal de sortie S présente la pente a; associée au segment si synthétisé. Ladite suite de valeurs d'incrément d'amplitude est déterminée par le générateur d'incréments d'amplitude 102 en fonction de la consigne de pente de segment a; transmise par le module de commande 110. Enfin, le module de commande 110 est adapté pour être programmé par un dispositif de programmation série (non représenté), pour changer la forme du signal de sortie S délivré. En particulier, le dispositif de programmation série est adapté pour enregistrer les consignes de segment 6; dans la mémoire 130 du module de commande 110 Un procédé de synthèse d'un signal de sortie S sinusoïdal va maintenant être décrit, en regard des Figures 2 et 3. The amplitude increment generator 102 is adapted for the amplitude increment signal Da generated during the segment generation time interval At; taking a sequence of amplitude increment values adapted so that, on said segment generation time interval At, the output signal S has the slope a; associated with the segment if synthesized. Said sequence of amplitude increment values is determined by the amplitude increment generator 102 as a function of the segment slope setpoint a; transmitted by the control module 110. Finally, the control module 110 is adapted to be programmed by a serial programming device (not shown) to change the shape of the output signal S delivered. In particular, the serial programming device is adapted to record segment instructions 6; in the memory 130 of the control module 110 A method for synthesizing a sinusoidal output signal S will now be described with reference to FIGS. 2 and 3.

Sur la Figure 3 sont représentés un premier graphe G31, représentant une période n du signal de sortie S en fonction du temps t, et un deuxième graphe G32, représentant le signal d'incrément d'amplitude Da en fonction du temps t. On notera que, pour des raisons de simplification, le signal d'incrément d'amplitude Da a été représenté sous la forme de cases, le signal d'incrément d'amplitude Da commutant, pour chaque case représentée, entre les valeurs extrêmes de la case. Dans un premier temps, le module de commande 110 est programmé par le dispositif de programmation. Le dispositif de programmation enregistre dans la mémoire 130 du module de commande 110 des consignes de segment 6; comprenant chacune une consigne de pente de segment a; et une consigne de durée relative de segment Ti, chaque consigne de segment 6; étant associée à un segment si du signal de sortie S à générer. Une fois la programmation initiale effectuée, une consigne de fréquence C, est envoyée au module de commande 110, à partir de laquelle le module de commande 110 détermine chaque intervalle de temps At. En fonction de la consigne C, et de la consigne de durée relative Ti de chaque consigne de segment 6;, le module de commande 110 détermine un intervalle de temps At; de génération du segment si associé à la consigne de segment 6;, par la formule suivante : At. = Cf L'intervalle de temps At; est typiquement une durée, ou un nombre de coups d'horloge nécessaires pour la génération du segment si. Chaque intervalle de temps At; est alors enregistré dans la deuxième mémoire 132 du module de commande 110. Puis, pendant un premier intervalle de temps At,, le module de commande 110 transmet au générateur d'incréments d'amplitude 102 une consigne de pente ai d'une première consigne de segment 6,, à laquelle est associé un premier segment s,. Le générateur d'incréments d'amplitude 102 détermine alors, en fonction de la consigne de pente ai, une suite de valeurs devant être prises par le signal d'incrément d'amplitude Da, et génère un signal d'incrément d'amplitude Da prenant ladite suite de valeurs pendant l'intervalle de temps At,. Dans l'exemple représenté, le signal d'incrément d'amplitude Da généré pendant l'intervalle de temps Ot, prend une suite de valeurs égales à 1 et 2, comme visible sur le graphe G32 de la Figure 3. Le signal numérique d'amplitude An a initialement une valeur nulle. Il est incrémenté cycliquement, à chaque coup d'horloge, de la valeur du signal d'incrément d'amplitude Da. Il est ensuite converti en un signal analogique d'amplitude Aa par l'étage de conversion 124 du convertisseur numérique-analogique 106. Puis le signal analogique d'amplitude Aa est filtré par le filtre 126 de façon à obtenir le premier segment s, du signal de sortie S, représenté sur le graphe G31 de la Figure 3. FIG. 3 shows a first graph G31 representing a period n of the output signal S as a function of time t, and a second graph G32 representing the amplitude increment signal Da as a function of time t. It will be noted that, for reasons of simplification, the amplitude increment signal Da has been represented in the form of boxes, the amplitude increment signal Da switching, for each box represented, between the extreme values of the box. At first, the control module 110 is programmed by the programming device. The programming device stores in the memory 130 of the control module 110 segment instructions 6; each comprising a segment slope setpoint a; and a setpoint of relative duration of segment Ti, each segment setpoint 6; being associated with a segment if output signal S to be generated. Once the initial programming has been performed, a frequency setpoint C is sent to the control module 110, from which the control module 110 determines each time interval At. As a function of the setpoint C, and the duration setpoint relative Ti of each segment setpoint 6 ;, the control module 110 determines a time interval At; generation of the segment if associated with the segment setpoint 6 ;, by the following formula: At. = Cf The time interval At; is typically a duration, or number of clock strokes required for generating the si segment. Each time interval At; is then stored in the second memory 132 of the control module 110. Then, during a first time interval At ,, the control module 110 transmits to the amplitude increment generator 102 a slope setpoint ai of a first setpoint segment 6 ,, to which is associated a first segment s ,. The amplitude increment generator 102 then determines, as a function of the slope instruction ai, a sequence of values to be taken by the amplitude increment signal Da, and generates an amplitude increment signal Da. taking said sequence of values during the time interval At ,. In the example shown, the amplitude increment signal Da generated during the time interval Ot, takes a series of values equal to 1 and 2, as visible on the graph G32 of FIG. amplitude An initially has a value of zero. It is incremented cyclically, at each clock stroke, the value of the amplitude increment signal Da. It is then converted into an analog amplitude signal Aa by the conversion stage 124 of the digital-to-analog converter 106. Then, the analog amplitude signal Aa is filtered by the filter 126 so as to obtain the first segment s, of the output signal S, represented on the graph G31 of FIG. 3.

Lorsque l'intervalle de temps Ot, est écoulé, la logique de commande 110 transfère la consigne de pente a2 d'une deuxième consigne de segment 62 au générateur d'incréments d'amplitude 102 pendant un deuxième intervalle de temps Ott. De même que précédemment, le générateur 102 génère pendant l'intervalle de temps Ott un signal d'incrément d'amplitude Da prenant une suite de valeurs fonction de la consigne de pente a2. Comme visible sur le graphe G32 de la Figure 3, dans l'exemple représenté, le signal d'incrément d'amplitude Da prend une suite de valeurs égales à 0 et 1. De même que précédemment, le signal d'incrément d'amplitude Da permet d'incrémenter le signal numérique d'amplitude An qui, après conversion numérique- analogique, permet d'obtenir le deuxième segment s2 du signal de sortie S. De même que précédemment, les segments s3 à s, sont ensuite générés chacun pendant un des intervalles de temps Ot3 à Ot,, à partir de la consigne de pente a3 à a, de la consigne de segment G3 à 67 associée. Une fois que la période n a été entièrement générée, la synthèse d'une nouvelle période du signal de sortie S débute, en reprenant les étapes précédentes. When the time interval Δt has elapsed, the control logic 110 transfers the slope setpoint a2 of a second segment setpoint 62 to the amplitude increment generator 102 during a second time interval τt. As before, the generator 102 generates during the time interval Ott an amplitude increment signal Da taking a series of values depending on the slope instruction a2. As seen in the graph G32 of FIG. 3, in the example shown, the amplitude increment signal Da takes a series of values equal to 0 and 1. As before, the amplitude increment signal Da makes it possible to increment the digital signal of amplitude An which, after digital-to-analog conversion, makes it possible to obtain the second segment s2 of the output signal S. As before, the segments s3 to s, are then each generated during one of the time intervals Ot3 to Ot, from the slope setpoint a3 to a, of the associated segment setpoint G3 to 67. Once the period n has been completely generated, the synthesis of a new period of the output signal S begins, repeating the previous steps.

Grâce à l'invention il est possible de délivrer un signal de sortie de fréquence très élevée. En effet, il n'est plus nécessaire d'aller lire une donnée stockée dans une mémoire non-volatile pour générer chaque nouvelle valeur du signal numérique d'amplitude, comme cela était le cas dans l'état de la technique. Les accès à une mémoire lente sont limités aux accès aux mémoires du module de commande, qui ne se produisent qu'une seule fois avant que le synthétiseur numérique direct ne génère chaque nouveau segment. En outre, les informations stockées par le module de commande pouvant être codées sur un nombre très limité de bits, il est possible d'utiliser un registre plutôt qu'une mémoire non-volatile pour constituer la mémoire du module de commande ; cette variante permet d'augmenter davantage encore la bande passante du synthétiseur numérique direct. De plus, les informations étant codées sur un nombre limité de bits, les capacités de stockage d'informations sont réduites, ce qui permet de réduire l'encombrement du synthétiseur numérique direct et sa consommation. Enfin, l'architecture en blocs du synthétiseur numérique direct présentée ci-dessus ne préjuge en rien de la technologie utilisée pour réaliser le synthétiseur numérique direct, et est ainsi adaptable sur des technologies diverses, sous des formes matérielles aussi bien que logicielles. Thanks to the invention it is possible to deliver a very high frequency output signal. Indeed, it is no longer necessary to read a data stored in a non-volatile memory to generate each new value of the digital amplitude signal, as was the case in the state of the art. Slow memory access is limited to access to the control module memories, which occur only once before the direct digital synthesizer generates each new segment. In addition, since the information stored by the control module can be coded on a very limited number of bits, it is possible to use a register rather than a non-volatile memory to constitute the memory of the control module; this variant makes it possible to further increase the bandwidth of the direct digital synthesizer. In addition, the information being encoded on a limited number of bits, the information storage capacities are reduced, which reduces the bulk of the direct digital synthesizer and its consumption. Finally, the block architecture of the direct digital synthesizer presented above does not prejudge in any way the technology used to realize the direct digital synthesizer, and is thus adaptable on various technologies, in hardware as well as software forms.

On notera également que le synthétiseur numérique direct proposé garde les mêmes avantages que les synthétiseurs numériques directs classiques, à savoir qu'il permet de générer tout type de signal et permet l'établissement d'un signal de sortie stable de façon quasi-instantanée. On notera toutefois que, en se limitant à l'architecture de synthétiseur numérique direct décrite ci-dessus, le synthétiseur numérique direct 100 présente l'inconvénient de délivrer un signal de sortie S dont l'amplitude dépend de la fréquence : en effet, quand la consigne de fréquence C, augmente, l'amplitude du signal de sortie S diminue. Afin de compenser cet inconvénient, une première variante préférée du synthétiseur numérique direct 100 est présentée sur la Figure 4. It should also be noted that the proposed direct digital synthesizer retains the same advantages as conventional direct digital synthesizers, namely that it makes it possible to generate any type of signal and allows the establishment of a stable output signal in a quasi-instantaneous manner. Note however that, by limiting itself to the direct digital synthesizer architecture described above, the direct digital synthesizer 100 has the disadvantage of delivering an output signal S whose amplitude depends on the frequency: indeed, when the frequency setpoint C increases, the amplitude of the output signal S decreases. In order to compensate for this disadvantage, a first preferred variant of the direct digital synthesizer 100 is shown in FIG. 4.

Dans cette variante, le synthétiseur numérique direct 100 comprend un amplificateur analogique de signal 140 à gain réglable, pour régler l'amplitude crête à crête du signal de sortie S de façon à obtenir un signal de sortie final S'. Cet amplificateur 140 est raccordé à la sortie du convertisseur numérique-analogique 106 L'amplificateur analogique 140 est adapté pour amplifier ou contracter l'amplitude du signal de sortie S d'un coefficient égal au gain de l'amplificateur 140. L'amplitude du signal de sortie final S' est ainsi ajustable par réglage du gain de l'amplificateur analogique 140. Le module de commande 110 est adapté pour régler le gain de l'amplificateur analogique 140 en fonction de la consigne de fréquence Cr et d'une consigne d'amplitude Ca. Le module de commande 110 est ainsi adapté pour déterminer, en fonction de la consigne de fréquence Cr et de la consigne d'amplitude Ca, un paramètre r de gain de l'amplificateur 140, et pour régler le gain de l'amplificateur 140 de sorte qu'il soit égal audit paramètre de gain F. Le paramètre de gain r est déterminé par la formule suivante : f = Cf x Ç° fo Ao où fo est une fréquence par défaut du signal de sortie S, et Ao est une amplitude par défaut du signal de sortie S. Les valeurs de la fréquence par défaut fo et de l'amplitude par défaut Ao sont de préférence stockées dans la mémoire 130 du module de commande 110. In this variant, the direct digital synthesizer 100 comprises an adjustable analog signal amplifier 140 for adjusting the peak-to-peak amplitude of the output signal S so as to obtain a final output signal S '. This amplifier 140 is connected to the output of the digital-to-analog converter 106. The analog amplifier 140 is adapted to amplify or contract the amplitude of the output signal S by a coefficient equal to the gain of the amplifier 140. final output signal S 'is thus adjustable by adjusting the gain of the analog amplifier 140. The control module 110 is adapted to adjust the gain of the analog amplifier 140 as a function of the frequency setpoint Cr and a setpoint The control module 110 is thus adapted to determine, as a function of the frequency setpoint Cr and of the amplitude setpoint Ca, a gain parameter r of the amplifier 140, and to adjust the gain of the amplifier 140 so that it is equal to said gain parameter F. The gain parameter r is determined by the following formula: f = Cf x ° fo Ao where fo is a default frequency of the output signal S, and Ao is an amplitude default of the output signal S. The values of the default frequency fo and the default amplitude Ao are preferably stored in the memory 130 of the control module 110.

En variante, le module de commande 110 est adapté pour régler le gain de l'amplificateur analogique 140 à partir de la seule consigne de fréquence Cr. Grâce à cette architecture modifiée du synthétiseur de signal 100, il est ainsi possible de délivrer un signal de sortie final S' d'amplitude constante quelle que soit la consigne de fréquence Cr. Il est en outre possible de faire varier simplement l'amplitude du signal de sortie final S', sans avoir à reprogrammer le synthétiseur numérique direct 100. Une deuxième variante préférée du synthétiseur numérique direct 100 est présentée sur la Figure 5. Dans cette variante, le synthétiseur numérique direct 100 comprend un multiplicateur numérique 142, à gain réglable, intercalé entre le générateur d'incrément d'amplitude 102 et l'accumulateur d'amplitude 104. Ce multiplicateur numérique 142 est adapté pour multiplier la valeur du signal d'incrément d'amplitude Aa par son gain, de façon à obtenir un signal d'incrément d'amplitude amplifié Da'. Ce signal d'incrément d'amplitude amplifié Da' se substitue au signal d'incrément d'amplitude Aa en entrée de l'accumulateur d'amplitude 104. Il est ainsi possible d'ajuster les valeurs du signal d'incrément d'amplitude amplifié Da' par réglage du gain du multiplicateur numérique 142, et ainsi d'ajuster l'amplitude du signal de sortie S. Le module de commande 110 est adapté pour régler le gain du multiplicateur numérique 142 en fonction de la consigne de fréquence Cr et d'une consigne d'amplitude Ca. Le module de commande 110 est ainsi adapté pour déterminer, en fonction de la consigne de fréquence Cr et de la consigne d'amplitude Ca, un paramètre r' de gain du multiplicateur numérique 142, et pour régler le gain du multiplicateur numérique 142 de sorte qu'il soit égal audit paramètre de gain r'. Alternatively, the control module 110 is adapted to adjust the gain of the analog amplifier 140 from the only frequency set Cr. Thanks to this modified architecture of the signal synthesizer 100, it is thus possible to deliver a final output signal S 'of constant amplitude regardless of the frequency setpoint Cr. It is furthermore possible to simply vary the amplitude of the final output signal S 'without having to reprogram the direct digital synthesizer 100. A second preferred variant of the direct digital synthesizer 100 is shown in FIG. the digital direct synthesizer 100 comprises a variable multiplier 142, with adjustable gain, interposed between the amplitude increment generator 102 and the amplitude accumulator 104. This digital multiplier 142 is adapted to multiply the value of the increment signal of amplitude Aa by its gain, so as to obtain an amplified amplitude increment signal Da '. This amplified amplitude increment signal Da 'replaces the amplitude increment signal Aa at the input of the amplitude accumulator 104. It is thus possible to adjust the values of the amplitude increment signal. amplified Da 'by adjusting the gain of the digital multiplier 142, and thus adjusting the amplitude of the output signal S. The control module 110 is adapted to adjust the gain of the digital multiplier 142 according to the frequency setpoint Cr and an amplitude command Ca. The control module 110 is thus adapted to determine, as a function of the frequency setpoint Cr and of the amplitude setpoint Ca, a gain parameter r 'of the digital multiplier 142, and for set the gain of the digital multiplier 142 to be equal to said gain parameter r '.

Le paramètre de gain r' est déterminé par la formule suivante : C C r=-'x fo Ao où fo est la fréquence par défaut du signal de sortie S, et Ao est l'amplitude par défaut du signal de sortie S, dont les valeurs de la fréquence sont de préférence stockées dans la mémoire 130 du module de commande 110. The gain parameter r 'is determined by the following formula: ## EQU1 ## where fo is the default frequency of the output signal S, and Ao is the default amplitude of the output signal S, whose Frequency values are preferably stored in the memory 130 of the control module 110.

En variante, le module de commande 110 est adapté pour régler le gain du multiplicateur numérique 142 à partir de la seule consigne de fréquence C. Grâce à cette architecture modifiée du synthétiseur de signal 100, il est ainsi possible de délivrer un signal de sortie S d'amplitude constante quelle que soit la consigne de fréquence Cr. Il est en outre possible de faire varier simplement l'amplitude du signal de sortie S, sans avoir à reprogrammer le synthétiseur numérique direct 100. In a variant, the control module 110 is adapted to adjust the gain of the digital multiplier 142 from the single frequency setpoint C. By virtue of this modified architecture of the signal synthesizer 100, it is thus possible to deliver an output signal S of constant amplitude regardless of the frequency setpoint Cr. It is furthermore possible to simply vary the amplitude of the output signal S without having to reprogram the direct digital synthesizer 100.

Claims

CLAIMS1.- Direct digital synthesis signal synthesizer (100), for delivering an analog output signal (S, S '), characterized in that it comprises a generator (102) of variable amplitude increments, for generating an amplitude increment signal (Da) of variable value, an amplitude accumulator (104), for cyclically incrementing the value of a digital amplitude signal (An) of the value of the increment signal; amplitude (Da), and a digital-to-analog converter (106), to obtain the output signal (S, S ') by converting the digital amplitude signal (An) into an analog signal.

2. Signal synthesizer (100) according to claim 1, characterized in that it comprises a control module (110) for controlling the amplitude increment generator (102) according to a frequency setpoint ( C,), and in that the output signal (S, S ') is divided into periods (n), themselves divided into segments (s;), the control module (110) comprising a memory (130) storing a plurality of segment setpoints (ai), for generating each segment (s;) by the signal synthesizer (100).

3. Signal synthesizer (100) according to claim 2, characterized in that each segment setpoint (ai) is associated with a segment (s) of the output signal (S, S ') and comprises a slope setpoint. segment (a;), representative of a mean slope (a;) of the associated segment (s;), and a segment relative duration setpoint (Ti), representative of the ratio between the duration (d;) of the associated segment (s;) and the duration of a period (fl) of the output signal (S, S ').

4. Signal synthesizer (100) according to claim 2 or 3, characterized in that the control module (110) is adapted to determine, according to the frequency setpoint (Cr) and each segment setpoint (ai). ), a time interval (At;) of generation of each segment (s;).

The signal synthesizer (100) according to any one of the preceding claims, characterized in that the amplitude increment generator (102) is adapted to generate an amplitude increment signal (Da) taking a predetermined sequence of amplitude increment values, during a predetermined segment generation time interval (At;), so as to obtain a predetermined slope (a;) of the output signal (S, S ') on the Segment generation time interval (At;).

6. Signal synthesizer (100) according to claims 3 and 5 taken together, characterized in that the control module (110) is adapted to transmit the segment slope setpoint (a;) of a segment setpoint ( a) at the amplitude increment generator (102) during the associated segment generation time interval (At;), the amplitude increment generator (102) being adapted to determine the sequence of increment values amplitude according to said slope setpoint (a;).

7. A signal synthesizer (100) according to any one of the preceding claims, characterized in that the amplitude accumulator (104) comprises an amplitude adder (120) for cyclically summing the value of the digital signal. amplitude (An) with the value of the amplitude increment signal (Da), and an amplitude register (122), for storing at each cycle the value of the amplitude digital signal (An).

8. Signal synthesizer (100) according to any one of the preceding claims, characterized in that it is realized in CMOS technology.

9. Signal synthesizer (100) according to any one of the preceding claims, characterized in that it comprises means (140, 142) for adjusting the amplitude of the output signal (S, S ').

10. Signal synthesizer (100) according to claim 9, characterized in that it comprises a control module (110) for controlling the adjustment means (140, 142) according to a frequency reference (Cr ) and a default frequency (fo) of the output signal (S, S '), so that when the frequency of the output signal (S, S') varies, the amplitude of the output signal (S, S ') remains constant.