WO2012134008A1 - Power amplifier using differential structure - Google Patents

Power amplifier using differential structure Download PDF

Info

Publication number
WO2012134008A1
WO2012134008A1 PCT/KR2011/007600 KR2011007600W WO2012134008A1 WO 2012134008 A1 WO2012134008 A1 WO 2012134008A1 KR 2011007600 W KR2011007600 W KR 2011007600W WO 2012134008 A1 WO2012134008 A1 WO 2012134008A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
transistors
turned
power amplifier
power
Prior art date
Application number
PCT/KR2011/007600
Other languages
French (fr)
Korean (ko)
Inventor
박종훈
박창근
Original Assignee
숭실대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 숭실대학교산학협력단 filed Critical 숭실대학교산학협력단
Priority to US14/008,573 priority Critical patent/US9019013B2/en
Publication of WO2012134008A1 publication Critical patent/WO2012134008A1/en

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183Long tailed pairs
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45034One or more added reactive elements, capacitive or inductive elements, to the amplifying transistors in the differential amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45318Indexing scheme relating to differential amplifiers the AAC comprising a cross coupling circuit, e.g. two extra transistors cross coupled
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45352Indexing scheme relating to differential amplifiers the AAC comprising a combination of a plurality of transistors, e.g. Darlington coupled transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45481Indexing scheme relating to differential amplifiers the CSC comprising only a direct connection to the supply voltage, no other components being present
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45638Indexing scheme relating to differential amplifiers the LC comprising one or more coils

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

The present invention relates to a power amplifier using a differential structure. The power amplifier using a differential structure of the present invention comprises: a first transistor and a second transistor, each having a first end, each connected to a first power supplying a first voltage, having a same size, and inputted with signals having opposite polarity; a third transistor and a fourth transistor, each having a first end, which are each connected to the first ends of the first transistor and the second transistor; and a fifth transistor having a first end connected to second ends of the third transistor and the fourth transistor, and for controlling the oscillation of the third transistor or the fourth transistor. The power amplifier using a differential structure reduces the drive power needed for a power amplifying stage or enables a greater output by using an assistant transistor. In addition, a switch transistor for controlling the oscillation is configured to connect only with the assistant transistor causing the oscillation, thus realizing the switch transistor in a small size, and reducing the manufacturing cost thereby.

Description

차동 구조를 이용한 전력 증폭기Power Amplifier Using Differential Structure
본 발명은 차동 구조를 이용한 전력 증폭기에 관한 것으로, 보다 상세하게는 발진을 방지하기 위한 트랜지스터의 크기를 최소화할 수 있는 차동 구조를 이용한 전력 증폭기에 관한 것이다. The present invention relates to a power amplifier using a differential structure, and more particularly, to a power amplifier using a differential structure capable of minimizing the size of a transistor for preventing oscillation.
무선통신 시스템용 고주파 집적회로에서 흔히 사용되는 회로 중의 하나인 전력 증폭기는 인가되는 신호의 전력을 증가시키기 위해 사용된다. 특히, 차동 구조의 전력 증폭기는 좌측 단과 우측 단의 여러 단의 기본 트랜지스터에 인가되는 신호가 크기는 같고 극성이 반대인 신호가 인가되어 두 신호의 차이를 증폭하기 때문에 반도체 기판에서의 잡음에 강한 특성이 있고, 양 쪽을 사용함으로 전력을 2배를 낼 수 있는 장점이 있다. 하지만, 큰 출력 전력을 위해 많은 수의 트랜지스터를 연결하면 이를 구동하기 위한 구동 전력이 필요하게 되는 단점이 있다.One of the circuits commonly used in high frequency integrated circuits for wireless communication systems, power amplifiers are used to increase the power of the applied signal. In particular, the differential power amplifier has a strong characteristic against noise in a semiconductor substrate because the signals applied to the basic transistors of the left and right stages have the same magnitude and opposite polarity to amplify the difference between the two signals. There is an advantage that can double the power by using both sides. However, when a large number of transistors are connected for a large output power, a driving power for driving them is required.
도 1 및 도 2는 종래 기술에 따른 차동 구조의 전력 증폭기를 나타내는 구성도이다. 도 1에 따른 전력 증폭기는 출력 전력을 더욱 효과적으로 증폭시키기 위한 것으로서, 트랜지스터(10, 20, 이하 '기본 트랜지스터'라 함)를 포함하는 전력 증폭기 구조에서 추가적으로 기본 트랜지스터의 증폭을 돕는 트랜지스터(30, 40, 이하 '도움 트랜지스터'라 함)를 더 포함한다. 기본 트랜지스터(10, 20)와 도움 트랜지스터(30, 40)는 각각 드레인과 소스를 공유하며, 도움 트랜지스터(30, 40)의 게이트는 반대쪽의 출력 포트(50, 60)와 연결된다.1 and 2 is a block diagram showing a power amplifier of a differential structure according to the prior art. The power amplifier according to FIG. 1 is to more effectively amplify the output power, and further supports the amplification of the base transistor in the power amplifier structure including the transistors 10 and 20 (hereinafter referred to as 'base transistors'). , Hereinafter referred to as a "help transistor." The base transistors 10 and 20 and the help transistors 30 and 40 share a drain and a source, respectively, and the gates of the help transistors 30 and 40 are connected to opposite output ports 50 and 60.
도 1에 도시된 전력 증폭기에서는 도움 트랜지스터(30, 40)가 증폭을 돕기 때문에 기본 트랜지스터(10, 20)는 작은 크기로 형성되어도 더 큰 출력을 낼 수 있고 이 때 필요한 구동 전력이 낮아지게 되는 장점이 있다. 하지만, 인가되는 신호가 없을 시에는 전원 전압(Vs)으로 인해 도움 트랜지스터(30, 40)가 동작을 하여 발진을 하게 되는 문제점이 있다. In the power amplifier illustrated in FIG. 1, since the help transistors 30 and 40 help amplification, the basic transistors 10 and 20 can produce a larger output even if they are formed in a small size, and thus the driving power required is reduced. There is this. However, when no signal is applied, the help transistors 30 and 40 operate due to the power supply voltage Vs, causing oscillation.
도 2는 도 1에 따른 전력 증폭기의 문제점을 해결하기 위해 제시된 전력 증폭기의 또 다른 예를 도시한 도면이다. 도 2에 도시된 전력 증폭기는 도 1에 도시된 전력 증폭기 구조에서 추가적으로 발진을 제어하는 트랜지스터(70, 이하 '스위치 트랜지스터'라 함)와 스위치 트랜지스터(70)와 반대 특성을 갖는 스위치 트랜지스터(80)를 추가한 것이다. 여기서 스위치 트랜지스터(70)의 드레인은 기본 트랜지스터(10, 20)의 소스와 도움 트랜지스터(30, 40)의 소스에 각각 연결되며, 소스는 접지 전원과 연결된다. 또한 스위치 트랜지스터(80)의 소스는 전원 전압과 같은 크기(Vs)의 전원(25)과 연결되며, 스위치 트랜지스터(70)과 스위치 트랜지스터(80)의 게이트는 서로 연결되어 발진을 제어하는 신호가 인가된다. 2 is a view showing another example of the power amplifier presented to solve the problem of the power amplifier according to FIG. The power amplifier shown in FIG. 2 is a transistor (70, hereinafter referred to as a "switch transistor") for additionally controlling oscillation in the power amplifier structure shown in FIG. 1 and a switch transistor 80 having opposite characteristics to the switch transistor 70. Is added. Here, the drain of the switch transistor 70 is connected to the source of the base transistors 10 and 20 and the source of the help transistors 30 and 40, respectively, and the source is connected to the ground power source. In addition, the source of the switch transistor 80 is connected to the power source 25 of the same size (Vs) as the power supply voltage, the gate of the switch transistor 70 and the switch transistor 80 is connected to each other to apply a signal for controlling the oscillation do.
도 2에 도시된 전력 증폭기에서 스위치 트랜지스터(70)에 인가되는 제어 신호가 로우 레벨이면 스위치 트랜지스터(70)는 동작을 할 수 없기 때문에 전력 증폭단이 접지 전원과의 연결이 끊어지는 반면 스위치 트랜지스터(80)는 동작을 하게 되어 전력 증폭단과 Vs 전원(25)이 서로 연결이 되고, 전원(15)과 전원(25)의 전압이 같기 때문에 전류가 흐를 수 없으므로 도움 트랜지스터(40)의 발진을 차단하게 된다. 반대로 스위치 트랜지스터(70)에 인가되는 제어 신호가 하이 레벨이면 스위치 트랜지스터(70)가 동작을 하면서 전력 증폭단과 접지 전원이 연결되어 전력 증폭단이 증폭을 할 수 있게 된다. 하지만, 스위치 트랜지스터(70)는 기본 트랜지스터(10, 20)와 도움 트랜지스터(30, 40)에 흐르는 전류를 모두 감당해야 하고, 증폭률이 저하되는 것을 방지하기 위하여 그 크기는 매우 크게 형성해야 한다는 문제점이 있다. In the power amplifier illustrated in FIG. 2, when the control signal applied to the switch transistor 70 is at a low level, since the switch transistor 70 cannot operate, the power amplification stage is disconnected from the ground power supply, whereas the switch transistor 80 ) Is operated so that the power amplification stage and the Vs power supply 25 are connected to each other, and since the current cannot flow because the voltages of the power supply 15 and the power supply 25 are the same, the oscillation of the helper transistor 40 is blocked. . On the contrary, when the control signal applied to the switch transistor 70 is at a high level, the power amplifier stage and the ground power source are connected while the switch transistor 70 is operated to enable the power amplifier stage to amplify. However, the switch transistor 70 has to deal with the current flowing through the base transistors 10 and 20 and the help transistors 30 and 40, and the size of the switch transistor 70 must be very large to prevent the amplification factor from being lowered. have.
따라서 본 발명이 이루고자 하는 기술적 과제는 발진을 방지하기 위한 트랜지스터의 크기를 최소화할 수 있는 차동 구조를 이용한 전력 증폭기에 관한 것이다. Accordingly, the present invention is directed to a power amplifier using a differential structure capable of minimizing the size of a transistor for preventing oscillation.
이러한 기술적 과제를 이루기 위한 본 발명의 한 실시예에 따른 차동 구조를 이용한 전력 증폭기는, 제1 전압을 공급하는 제1 전원에 각각 제1단이 연결되며, 크기가 같고 반대 극성의 신호가 입력되는 제1 트랜지스터 및 제2 트랜지스터, 상기 제1 트랜지스터 및 상기 제2 트랜지스터의 제1단에 각각 제1단이 연결되는 제3 트랜지스터 및 제4 트랜지스터, 그리고 상기 제3 트랜지스터 및 상기 제4 트랜지스터의 제2단에 제1단이 연결되며, 상기 제3 트랜지스터 또는 제4 트랜지스터의 발진을 제어하는 제5 트랜지스터를 포함한다.According to an embodiment of the present invention, a power amplifier using a differential structure according to an embodiment of the present invention may have a first end connected to a first power supply for supplying a first voltage, and a signal having the same magnitude and opposite polarity may be input. A third transistor and a fourth transistor having a first end connected to a first transistor and a second transistor, a first end of the first transistor and the second transistor, respectively, and a second of the third transistor and the fourth transistor. A first stage is connected to the stage, and includes a fifth transistor that controls the oscillation of the third transistor or the fourth transistor.
상기 제1 트랜지스터 및 상기 제2 트랜지스터는 인가되는 각각의 신호 차이를 증폭시키며, 상기 제3 및 제4 트랜지스터는 상기 제1 및 제2 트랜지스터에 의한 증폭을 보조할 수 있다. The first transistor and the second transistor may amplify respective signal differences applied, and the third and fourth transistors may assist with amplification by the first and second transistors.
상기 제1 트랜지스터, 제2 트랜지스터 및 제5 트랜지스터의 제2단은 상기 제1 전압보다 낮은 제2 전압을 공급하는 제2 전원에 연결될 수 있다. Second terminals of the first transistor, the second transistor, and the fifth transistor may be connected to a second power supply that supplies a second voltage lower than the first voltage.
상기 제1 트랜지스터 및 제2 트랜지스터가 턴오프되면, 상기 제5 트랜지스터는 턴오프될 수 있다. When the first transistor and the second transistor are turned off, the fifth transistor may be turned off.
상기 제3 트랜지스터의 제2단과 상기 제4 트랜지스터의 제2단에 제1 단이 연결되고, 상기 제1 전원과 제2 단이 연결되며, 상기 제5 트랜지스터의 제3 단과 제3 단이 연결되는 제6 트랜지스터를 더 포함할 수 있다. A first end is connected to the second end of the third transistor and the second end of the fourth transistor, the first power source and the second end are connected, and the third end and the third end of the fifth transistor are connected. It may further include a sixth transistor.
상기 제1 트랜지스터 및 제2 트랜지스터가 턴오프되면, 상기 제5 트랜지스터는 턴오프되고, 상기 제6 트랜지스터는 턴온될 수 있다. When the first transistor and the second transistor are turned off, the fifth transistor may be turned off and the sixth transistor may be turned on.
상기 제5 트랜지스터와 상기 제6 트랜지스터는 서로 다른 극성을 가지는 트랜지스터일 수 있다. The fifth transistor and the sixth transistor may be transistors having different polarities.
상기 제3 트랜지스터의 제3단은 상기 제2 트랜지스터의 제1단에 연결되고, 상기 제4 트랜지스터의 제3단은 상기 제1 트랜지스터의 제1 단에 연결될 수 있다. The third terminal of the third transistor may be connected to the first terminal of the second transistor, and the third terminal of the fourth transistor may be connected to the first terminal of the first transistor.
상기 제1 전원과 상기 제1 트랜지스터 사이에 연결되는 제1 인덕터, 상기 제1 전원과 상기 제2 트랜지스터 사이에 연결되는 제2 인덕터, 상기 제1 인덕터와 상기 제1 트랜지스터의 제1단 사이에 연결된 제1 출력포트, 그리고 상기 제2 인덕터와 상기 제2 트랜지스터의 제1단 사이에 연결된 제2 출력포트를 더 포함할 수 있다. A first inductor connected between the first power source and the first transistor, a second inductor connected between the first power source and the second transistor, and connected between the first inductor and the first end of the first transistor The display device may further include a first output port and a second output port connected between the second inductor and the first terminal of the second transistor.
이와 같이 본 발명에 따른 차동 구조를 이용한 전력 증폭기에 의하면, 도움 트랜지스터를 사용함으로써 전력 증폭단의 필요 구동 전력을 절감시키거나 높은 출력을 낼 수 있다. 또한 발진을 제어하기 위한 스위치 트랜지스터를 발진의 원인이 되는 도움 트랜지스터와만 연결되도록 구성함으로써 작은 크기로도 스위치 트랜지스터를 구현할 수 있으며, 이로 인해 제작비용 절감의 경제적 효과를 얻을 수 있다.As described above, according to the power amplifier using the differential structure according to the present invention, by using the help transistor, the required driving power of the power amplifier stage can be reduced or high output can be obtained. In addition, by configuring the switch transistor for controlling the oscillation to be connected only to the help transistor that causes the oscillation, the switch transistor can be implemented in a small size, thereby reducing the manufacturing cost.
도 1 및 도 2는 종래 기술에 따른 차동 구조의 전력 증폭기를 나타내는 구성도이다. 1 and 2 is a block diagram showing a power amplifier of a differential structure according to the prior art.
도 3은 본 발명의 제1 실시예에 따른 차동 구조를 이용한 전력 증폭기의 회로도이다. 3 is a circuit diagram of a power amplifier using a differential structure according to the first embodiment of the present invention.
도 4는 본 발명의 제2 실시예에 따른 차동 구조를 이용한 전력 증폭기의 회로도이다. 4 is a circuit diagram of a power amplifier using a differential structure according to a second embodiment of the present invention.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention, and like reference numerals designate like parts throughout the specification.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. Throughout the specification, when a part is "connected" to another part, this includes not only "directly connected" but also "electrically connected" with another element in between. . In addition, when a part is said to "include" a certain component, which means that it may further include other components, except to exclude other components unless otherwise stated.
그리고 명세서 전체에서 전압을 유지한다는 표현은 특정 2점간의 전위 차가 시간 경과에 따라 변화하여도 그 변화가 설계상 허용될 수 있는 범위 내이거나 변화의 원인이 당업자의 설계 관행에서는 무시되고 있는 기생 성분에 의한 경우를 포함한다. 또한 방전 전압에 비해 반도체 소자(트랜지스터, 다이오드 등)의 문턱 전압이 매우 낮으므로 문턱 전압을 0V로 간주하고 근사 처리한다. In addition, the expression that voltage is maintained throughout the specification indicates that even if the potential difference between two specific points changes over time, the change is within an allowable range in the design or the cause of the change is due to parasitic components that are ignored in the design practice of those skilled in the art. Include cases by. In addition, since the threshold voltage of a semiconductor device (transistor, diode, etc.) is very low compared to the discharge voltage, the threshold voltage is regarded as 0V and approximated.
도 3은 본 발명의 제1 실시예에 따른 차동 구조를 이용한 전력 증폭기의 회로도이다. 도 3에 나타낸 본 발명의 제1 실시예에 따른 차동 구조를 이용한 전력 증폭기는 인덕터(201, 202) 및 트랜지스터(210, 220, 230, 240, 250)를 포함한다. 본 발명의 실시예에 따른 차동 구조를 이용한 전력 증폭기는 기본 트랜지스터(210, 220)의 양단에 인가되는 두 입력 신호의 전압 차이를 증폭한다. 3 is a circuit diagram of a power amplifier using a differential structure according to the first embodiment of the present invention. The power amplifier using the differential structure according to the first embodiment of the present invention shown in FIG. 3 includes inductors 201 and 202 and transistors 210, 220, 230, 240 and 250. The power amplifier using the differential structure according to the embodiment of the present invention amplifies a voltage difference between two input signals applied to both ends of the basic transistors 210 and 220.
기본 트랜지스터에 해당하는 트랜지스터(210, 220)에는 신호의 크기가 같고, 극성이 반대인 신호가 각각 인가되며, 두 신호의 차이에 대응하여 출력되는 전압을 증폭시키는 역할을 한다. 그리고, 도움 트랜지스터에 해당하는 트랜지스터(230, 240)는 도 3에 나타낸 전력 증폭기의 출력에 대한 증폭을 돕는 역할을 한다. 또한, 스위치 트랜지스터에 해당하는 트랜지스터(250)는 도움 트랜지스터(230, 240)의 동작을 제어하여 도 3에 나타낸 전력 증폭기의 발진을 방지한다. Signals having the same magnitude and opposite polarities are applied to the transistors 210 and 220 corresponding to the basic transistor, respectively, and amplify the output voltage corresponding to the difference between the two signals. In addition, the transistors 230 and 240 corresponding to the help transistor serve to amplify the output of the power amplifier illustrated in FIG. 3. In addition, the transistor 250 corresponding to the switch transistor controls the operation of the help transistors 230 and 240 to prevent oscillation of the power amplifier shown in FIG. 3.
도 3에서는 트랜지스터(210, 220, 230, 240, 250)를 n채널 전계 효과 트랜지스터, 특히 NMOS(n-channel metal oxide semiconductor) 트랜지스터로 도시하였으며, 이들 트랜지스터(210, 220, 230, 240, 250)에는 소스에서 드레인 방향으로 바디 다이오드가 형성될 수 있다. In FIG. 3, the transistors 210, 220, 230, 240, 250 are illustrated as n-channel field effect transistors, in particular, n-channel metal oxide semiconductor (NMOS) transistors. The body diode may be formed in the direction from the source to the drain.
그리고 NMOS 트랜지스터 대신에 유사한 기능을 하는 다른 트랜지스터가 이들 트랜지스터(210, 220, 230, 240, 250)로 사용될 수도 있다. 또한 도 3에서는 트랜지스터(210, 220, 230, 240, 250)를 각각 하나의 트랜지스터로 도시하였지만, 트랜지스터(210, 220, 230, 240, 250)는 각각 병렬로 연결된 복수의 트랜지스터로 형성될 수 있다. And other transistors having similar functions in place of the NMOS transistors may be used as these transistors 210, 220, 230, 240, 250. In addition, in FIG. 3, the transistors 210, 220, 230, 240, and 250 are shown as one transistor, respectively, but the transistors 210, 220, 230, 240, and 250 may each be formed of a plurality of transistors connected in parallel. .
이하에서는 도 3에 나타낸 본 발명의 제1 실시예에 따른 차동 구조를 이용한 전력 증폭기의 연결 관계에 대하여 상세히 설명한다. Hereinafter, the connection relationship of the power amplifier using the differential structure according to the first embodiment of the present invention shown in FIG. 3 will be described in detail.
도 3에 나타낸 것처럼, 인덕터(201) 및 인덕터(202)의 제1단은 전력 증폭기 전원 전압(Vs)을 공급하는 전원(205)에 연결되어 있다. 그리고, 인덕터(201)의 제2단은 트랜지스터(210) 및 트랜지스터(230)의 드레인에 연결되며, 인덕터(202)의 제2단은 트랜지스터(220) 및 트랜지스터(240)의 드레인에 연결된다. 여기서 인덕터(201)의 제2단과 트랜지스터(210)의 드레인 사이, 인덕터(202)의 제2단과 트랜지스터(220)의 드레인 사이에는 전력 증폭기의 출력 전압이 출력되는 출력 포트(221, 222)가 설치된다. As shown in FIG. 3, the first stages of the inductor 201 and the inductor 202 are connected to a power supply 205 that supplies a power amplifier power supply voltage Vs. The second end of the inductor 201 is connected to the drains of the transistors 210 and 230, and the second end of the inductor 202 is connected to the drains of the transistors 220 and 240. Here, output ports 221 and 222 are provided between the second end of the inductor 201 and the drain of the transistor 210, and between the second end of the inductor 202 and the drain of the transistor 220. do.
트랜지스터(210, 220)의 소스는 각각 접지 전원에 연결되고, 게이트에는 트랜지스터(210, 220)의 턴온/턴오프 동작을 제어하기 위한 신호가 입력된다. 여기서, 차동 구조 전력 증폭기의 특성상, 기본 트랜지스터에 해당하는 트랜지스터(210, 220)의 게이트에는 서로 반대 극성의 신호가 입력되며, 트랜지스터(210, 220)의 턴온/턴오프 동작은 각각 서로 반대가 된다. Sources of the transistors 210 and 220 are connected to a ground power source, respectively, and signals for controlling turn-on / turn-off operations of the transistors 210 and 220 are input to the gates. Here, due to the characteristics of the differential structure power amplifier, signals having opposite polarities are input to the gates of the transistors 210 and 220 corresponding to the basic transistors, and the turn on / off operations of the transistors 210 and 220 are opposite to each other. .
트랜지스터(230)의 게이트는 출력 포트(222)에 연결되고, 트랜지스터(240)의 게이트는 출력 포트(221)에 연결된다. 그리고, 트랜지스터(230, 240)의 소스는 각각 트랜지스터(250)의 드레인에 연결되며, 트랜지스터(250)의 소스는 접지 전원과 연결된다. 그리고, 트랜지스터(250)의 게이트로 전력 증폭기의 발진을 제어하기 위한 제어 신호가 입력된다. The gate of transistor 230 is connected to output port 222 and the gate of transistor 240 is connected to output port 221. In addition, the sources of the transistors 230 and 240 are respectively connected to the drain of the transistor 250, and the source of the transistor 250 is connected to the ground power source. The control signal for controlling the oscillation of the power amplifier is input to the gate of the transistor 250.
이하에서는 본 발명의 제1 실시예에 따른 차동 구조를 이용한 전력 증폭기의 동작에 대하여 설명한다. 트랜지스터(210, 230)과 트랜지스터(220, 240)에는 반대 신호가 인가되므로, 트랜지스터(210, 230)가 턴온 상태가 되면 트랜지스터(220, 240)는 턴오프 상태가 되며, 그 반대의 경우도 마찬가지로 동일하다. 그리고, 트랜지스터(210)과 트랜지스터(220) 중에서 어느 하나의 트랜지스터가 턴온되면 트랜지스터(250)에는 하이 레벨 신호가 입력되어 턴온 상태를 유지한다. Hereinafter, the operation of the power amplifier using the differential structure according to the first embodiment of the present invention will be described. Since the opposite signals are applied to the transistors 210 and 230 and the transistors 220 and 240, the transistors 220 and 240 are turned off when the transistors 210 and 230 are turned on, and vice versa. same. When any one of the transistors 210 and 220 is turned on, a high level signal is input to the transistor 250 to maintain the turned on state.
여기서 설명의 편의상, 트랜지스터(210, 230)가 턴온 상태이고, 트랜지스터(220, 240)는 턴오프 상태에서, 트랜지스터(210)가 턴오프 된다고 가정한다. 이 경우 트랜지스터(230)는 턴온 상태가 그대로 유지되므로, 전원(205)으로부터 유기된 전류가 트랜지스터(230)로 전달되며, 트랜지스터(230)가 동작하게 되는 발진 현상이 발생할 수 있다. 이 같은 발진 현상은 입력신호가 없는데도 불구하고 의도하지 않은 신호가 출력되는 현상으로서, 본 발명의 실시예에 따르면 트랜지스터(250)를 구비함으로써 트랜지스터(230)에 의한 발진을 방지할 수 있다. For convenience of description, it is assumed that the transistors 210 and 230 are turned on, and the transistors 220 and 240 are turned off, and the transistor 210 is turned off. In this case, since the transistor 230 is turned on, the current drawn from the power supply 205 is transferred to the transistor 230, and an oscillation phenomenon may occur in which the transistor 230 operates. The oscillation phenomenon is a phenomenon in which an unintended signal is output even though there is no input signal. According to the exemplary embodiment of the present invention, the oscillation by the transistor 230 may be prevented by providing the transistor 250.
즉, 본 발명의 제1 실시예에 따르면 상기와 같이 트랜지스터(210)가 턴오프 될 경우, 트랜지스터(210)과 트랜지스터(220)가 모두 턴오프 상태가 되므로, 트랜지스터(250)의 게이트에는 트랜지스터(250)를 턴오프 시키도록 하는 로우 레벨 신호가 입력된다. 따라서, 트랜지스터(250)가 턴오프 되면 트랜지스터(230)과 접지 전원 사이의 연결이 차단되므로 트랜지스터(230)는 동작을 하지 않게 되어 전력 증폭기가 발진되는 것을 방지한다. That is, according to the first embodiment of the present invention, when the transistor 210 is turned off as described above, since both the transistor 210 and the transistor 220 are turned off, the gate of the transistor 250 has a transistor ( A low level signal is input which causes 250 to be turned off. Therefore, when the transistor 250 is turned off, since the connection between the transistor 230 and the ground power supply is cut off, the transistor 230 is not operated to prevent the power amplifier from oscillating.
반대로 트랜지스터(210, 230)가 턴오프 상태이고, 트랜지스터(220, 240)가 턴온 상태에서 트랜지스터(220)가 턴오프 되는 경우에도 트랜지스터(250)가 턴오프되어 트랜지스터(240)과 접지 전원 사이의 연결이 차단되므로 차동 증폭기가 발진되는 것을 방지한다. On the contrary, even when the transistors 210 and 230 are turned off and the transistors 220 are turned off while the transistors 220 and 240 are turned on, the transistor 250 is turned off, The connection is broken to prevent the differential amplifier from oscillating.
이와 같이 본 발명의 제1 실시예에 따르면 발진을 제어하기 위한 트랜지스터(250)를 트랜지스터(230, 240)에 연결함에 따라, 기본 트랜지스터(210, 220)가 모두 턴오프된 상태에서도 트랜지스터(230) 또는 트랜지스터(240)가 발진을 일으키는 문제점을 해결할 수 있다. 이와 같이, 본 발명의 제1 실시예에 따르면 트랜지스터(250)가 트랜지스터(230, 240)에 의한 발진을 차단하기 때문에 발진으로 인한 전력의 손실을 방지할 수 있다. As described above, according to the first embodiment of the present invention, as the transistor 250 for controlling the oscillation is connected to the transistors 230 and 240, the transistor 230 may be turned off even when the basic transistors 210 and 220 are both turned off. Alternatively, the problem that the transistor 240 causes oscillation can be solved. As described above, according to the first embodiment of the present invention, since the transistor 250 blocks oscillation by the transistors 230 and 240, it is possible to prevent loss of power due to oscillation.
또한 본 발명의 제1 실시예에 따르면 트랜지스터(250)가 트랜지스터(230, 240)에만 연결되어 있고 트랜지스터(210, 220)에는 연결되어 있지 않다. 따라서, 트랜지스터(250)는 본 발명의 제1 실시예에 따른 차동 증폭기의 동작 시, 트랜지스터(230, 240)에 흐르는 전류만을 감당하면 되므로, 종래의 도 2에 나타낸 전력 증폭기에 비하여 트랜지스터(250)의 크기를 50% 이하로 줄일 수 있다는 점에서 경제적이다. In addition, according to the first embodiment of the present invention, the transistor 250 is connected only to the transistors 230 and 240 and not to the transistors 210 and 220. Accordingly, since the transistor 250 only needs to cover the current flowing through the transistors 230 and 240 in the operation of the differential amplifier according to the first embodiment of the present invention, the transistor 250 is compared with the conventional power amplifier shown in FIG. It is economical in that the size of can be reduced to 50% or less.
도 4는 본 발명의 제2 실시예에 따른 차동 구조를 이용한 전력 증폭기의 회로도이다. 도 4에 나타낸 본 발명의 제2 실시예에 따른 차동 구조를 이용한 전력 증폭기는 인덕터(201, 202) 및 트랜지스터(210, 220, 230, 240, 250, 260)를 포함한다. 도 4에 나타낸 본 발명의 제2 실시예에 따른 전력 증폭기는 본 발명의 제1 실시예와 비교할 때 트랜지스터(260)를 더 추가한 것으로서, 동일한 부호를 가지는 구성 요소(201, 202, 205, 210, 220, 230, 240, 250)들은 실질적으로 동일한 기능과 연결 관계를 가지므로 중복되는 설명은 생략하고 본 발명의 제1 실시예와 차이점에 대하여 설명한다. 4 is a circuit diagram of a power amplifier using a differential structure according to a second embodiment of the present invention. The power amplifier using the differential structure according to the second embodiment of the present invention shown in FIG. 4 includes inductors 201 and 202 and transistors 210, 220, 230, 240, 250, and 260. The power amplifier according to the second embodiment of the present invention shown in FIG. 4 further includes a transistor 260 as compared with the first embodiment of the present invention, and has the same reference numerals 201, 202, 205, and 210. , 220, 230, 240, and 250 have substantially the same function and connection relationship, and thus overlapping descriptions will be omitted and differences from the first embodiment of the present invention will be described.
먼저 트랜지스터(260)의 게이트는 트랜지스터(250)의 게이트와 연결되며, 동일한 발진 제어 신호가 입력된다. 트랜지스터(260)는 트랜지스터(250)와 반대 극성을 가지는 트랜지스터로서, 본 발명의 제2 실시예에서는 트랜지스터(250)를 NMOS 트랜지스터로 도시하였으므로, 트랜지스터(260)는 PMOS(p-channel metal oxide semiconductor) 트랜지스터이다. 도 4와 같이, 트랜지스터(250)의 게이트와 트랜지스터(260)의 게이트는 연결되어 있으므로, 하나의 입력 신호에 따라서 트랜지스터(250)과 트랜지스터(260)는 서로 반대로 동작을 수행한다. First, the gate of the transistor 260 is connected to the gate of the transistor 250, and the same oscillation control signal is input. The transistor 260 is a transistor having a polarity opposite to that of the transistor 250. In the second embodiment of the present invention, since the transistor 250 is illustrated as an NMOS transistor, the transistor 260 is a p-channel metal oxide semiconductor (PMOS). Transistor. As shown in FIG. 4, since the gate of the transistor 250 and the gate of the transistor 260 are connected to each other, the transistor 250 and the transistor 260 perform opposite operations according to one input signal.
그리고, 트랜지스터(250)의 드레인 및 트랜지스터(260)의 드레인은 모두 트랜지스터(230)과 트랜지스터(240)에 연결된다. 즉, 트랜지스터(230)의 소스와 트랜지스터(240)의 소스는 전선을 통하여 서로 연결되어 있으며, 전선의 일부 지점은 트랜지스터(250)의 드레인과 연결되고, 전선의 또 다른 일부 지점은 트랜지스터(260)의 드레인과 연결된다. 그리고, 트랜지스터(250)의 소스는 접지 전원에 연결되는 반면, 트랜지스터(260)의 소스는 전원 전압(Vs)과 동일한 전압을 가지는 전원(215)과 연결된다. The drain of the transistor 250 and the drain of the transistor 260 are both connected to the transistor 230 and the transistor 240. That is, the source of the transistor 230 and the source of the transistor 240 are connected to each other through a wire, some point of the wire is connected to the drain of the transistor 250, and another part of the wire is connected to the transistor 260 It is connected to the drain of. In addition, the source of the transistor 250 is connected to the ground power supply, while the source of the transistor 260 is connected to the power supply 215 having the same voltage as the power supply voltage Vs.
이하에서는 본 발명의 제2 실시예에 따른 차동 구조를 이용한 전력 증폭기의 동작에 대하여 설명한다. Hereinafter, the operation of the power amplifier using the differential structure according to the second embodiment of the present invention will be described.
앞에서 설명한 것처럼, 트랜지스터(210)과 트랜지스터(220) 중에서 어느 하나의 트랜지스터가 턴온되면 트랜지스터(250)는 턴온 상태를 유지하며, 트랜지스터(260)는 트랜지스터(250)과 반대로 동작하므로 트랜지스터(260)는 턴오프 상태가 된다. As described above, when any one of the transistors 210 and 220 is turned on, the transistor 250 remains turned on, and since the transistor 260 operates opposite to the transistor 250, the transistor 260 is It is turned off.
본 발명의 제1 실시예와 마찬가지로 설명의 편의상, 트랜지스터(210, 230)가 턴온 상태이고, 트랜지스터(220, 240)는 턴오프 상태에서, 트랜지스터(210)가 턴오프 된다고 가정한다. 본 발명의 제2 실시예에 따르면 트랜지스터(210)가 턴오프 될 경우, 트랜지스터(210)과 트랜지스터(220)가 모두 턴오프 상태가 되므로, 트랜지스터(250)의 게이트에는 로우 레벨 신호가 입력되어 트랜지스터(250)는 턴오프되고 트랜지스터(260)는 턴온된다. Like the first embodiment of the present invention, for convenience of description, it is assumed that the transistors 210 and 230 are turned on, and the transistors 220 and 240 are turned off, and the transistor 210 is turned off. According to the second embodiment of the present invention, when the transistor 210 is turned off, since both the transistor 210 and the transistor 220 are turned off, a low level signal is input to the gate of the transistor 250 so that the transistor 250 is turned off and transistor 260 is turned on.
따라서, 트랜지스터(250)가 턴오프 되고 트랜지스터(260)가 턴온되면, 트랜지스터(230)의 양단에 걸리는 전압이 Vs로서 동일하므로 전압 강하가 이루어질 수 없게 된다. 이에 따라 트랜지스터(230)는 동작을 할 수 없게 되어 차동 증폭기가 발진되는 것을 방지한다. Therefore, when the transistor 250 is turned off and the transistor 260 is turned on, the voltage across the transistor 230 is the same as Vs, so that the voltage drop cannot be made. Accordingly, the transistor 230 may not operate to prevent the differential amplifier from oscillating.
반대로 트랜지스터(210, 230)가 턴오프 상태이고, 트랜지스터(220, 240)가 턴온 상태에서 트랜지스터(220)가 턴오프 되면, 트랜지스터(250)가 턴오프되고 트랜지스터(260)는 턴온된다. 이 때에도 마찬가지로 트랜지스터(240)의 양단에 걸리는 전압이 Vs로서 동일하므로 트랜지스터(230)는 동작을 할 수 없게 되어 차동 증폭기가 발진되는 것을 방지한다. In contrast, when the transistors 210 and 230 are turned off and the transistors 220 are turned off while the transistors 220 and 240 are turned on, the transistor 250 is turned off and the transistor 260 is turned on. At this time as well, since the voltage across the transistor 240 is the same as Vs, the transistor 230 cannot operate and prevents the differential amplifier from oscillating.
이와 같이 본 발명의 실시예에 따른 차동 구조를 이용한 전력 증폭기에 의하면, 도움 트랜지스터(230, 240)를 사용함으로써 전력 증폭단의 필요한 구동 전력을 저감시키거나 큰 출력을 낼 수 있다.As described above, according to the power amplifier using the differential structure according to the embodiment of the present invention, by using the help transistors 230 and 240, the required driving power of the power amplifier stage can be reduced or a large output can be produced.
또한 발진을 제어하기 위한 트랜지스터(250, 260)를 발진의 원인이 되는 도움 트랜지스터(230, 240)와만 연결되도록 구성함으로써 작은 크기로도 스위치 트랜지스터(250, 260)를 구현할 수 있으며, 이로 인해 제작비용 절감의 경제적 효과를 얻을 수 있다.In addition, since the transistors 250 and 260 for controlling the oscillation are configured to be connected only to the help transistors 230 and 240 which cause the oscillation, the switch transistors 250 and 260 can be realized with a small size, which leads to a manufacturing cost. Economic savings can be achieved.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

Claims (9)

  1. 제1 전압을 공급하는 제1 전원에 각각 제1단이 연결되며, 크기가 같고 반대 극성의 신호가 입력되는 제1 트랜지스터 및 제2 트랜지스터, A first transistor and a second transistor having a first end connected to a first power supply for supplying a first voltage and having a signal having the same magnitude and opposite polarity, respectively;
    상기 제1 트랜지스터 및 상기 제2 트랜지스터의 제1단에 각각 제1단이 연결되는 제3 트랜지스터 및 제4 트랜지스터, 그리고 A third transistor and a fourth transistor, each having a first end connected to a first end of the first transistor and the second transistor, and
    상기 제3 트랜지스터 및 상기 제4 트랜지스터의 제2단에 제1단이 연결되며, 상기 제3 트랜지스터 또는 제4 트랜지스터의 발진을 제어하는 제5 트랜지스터를 포함하는 차동 구조를 이용한 전력 증폭기. The first amplifier is connected to the second terminal of the third transistor and the fourth transistor, the power amplifier using a differential structure including a fifth transistor for controlling the oscillation of the third transistor or the fourth transistor.
  2. 제1항에 있어서, The method of claim 1,
    상기 제1 트랜지스터 및 상기 제2 트랜지스터는 인가되는 각각의 신호 차이를 증폭시키며, The first transistor and the second transistor amplify the respective signal difference is applied,
    상기 제3 및 제4 트랜지스터는 상기 제1 및 제2 트랜지스터에 의한 증폭을 보조하는 차동 구조를 이용한 전력 증폭기. The third and fourth transistors are power amplifiers using a differential structure to assist the amplification by the first and second transistors.
  3. 제2항에 있어서, The method of claim 2,
    상기 제1 트랜지스터, 제2 트랜지스터 및 제5 트랜지스터의 제2단은 상기 제1 전압보다 낮은 제2 전압을 공급하는 제2 전원에 연결되는 차동 구조를 이용한 전력 증폭기. And a second terminal of the first transistor, the second transistor, and the fifth transistor is connected to a second power supply for supplying a second voltage lower than the first voltage.
  4. 제3항에 있어서, The method of claim 3,
    상기 제1 트랜지스터 및 제2 트랜지스터가 턴오프되면, 상기 제5 트랜지스터는 턴오프되는 차동 구조를 이용한 전력 증폭기. And the fifth transistor is turned off when the first transistor and the second transistor are turned off.
  5. 제3항에 있어서, The method of claim 3,
    상기 제3 트랜지스터의 제2단과 상기 제4 트랜지스터의 제2단에 제1 단이 연결되고, 상기 제1 전원과 제2 단이 연결되며, 상기 제5 트랜지스터의 제3 단과 제3 단이 연결되는 제6 트랜지스터를 더 포함하는 차동 구조를 이용한 전력 증폭기. A first end is connected to the second end of the third transistor and the second end of the fourth transistor, the first power source and the second end are connected, and the third end and the third end of the fifth transistor are connected. A power amplifier using a differential structure further comprising a sixth transistor.
  6. 제5항에 있어서, The method of claim 5,
    상기 제1 트랜지스터 및 제2 트랜지스터가 턴오프되면, 상기 제5 트랜지스터는 턴오프되고, 상기 제6 트랜지스터는 턴온되는 차동 구조를 이용한 전력 증폭기. And the fifth transistor is turned off and the sixth transistor is turned on when the first and second transistors are turned off.
  7. 제6항에 있어서, The method of claim 6,
    상기 제5 트랜지스터와 상기 제6 트랜지스터는 서로 다른 극성을 가지는 트랜지스터인 차동 구조를 이용한 전력 증폭기. And the fifth transistor and the sixth transistor are transistors having different polarities.
  8. 제1항에 있어서, The method of claim 1,
    상기 제3 트랜지스터의 제3단은 상기 제2 트랜지스터의 제1단에 연결되고, 상기 제4 트랜지스터의 제3단은 상기 제1 트랜지스터의 제1 단에 연결되는 차동 구조를 이용한 전력 증폭기. And a third end of the third transistor is connected to a first end of the second transistor, and a third end of the fourth transistor is connected to a first end of the first transistor.
  9. 제1항에 있어서, The method of claim 1,
    상기 제1 전원과 상기 제1 트랜지스터 사이에 연결되는 제1 인덕터, A first inductor connected between the first power supply and the first transistor,
    상기 제1 전원과 상기 제2 트랜지스터 사이에 연결되는 제2 인덕터, A second inductor connected between the first power supply and the second transistor,
    상기 제1 인덕터와 상기 제1 트랜지스터의 제1단 사이에 연결된 제1 출력포트, 그리고 A first output port connected between the first inductor and the first terminal of the first transistor, and
    상기 제2 인덕터와 상기 제2 트랜지스터의 제1단 사이에 연결된 제2 출력포트를 더 포함하는 차동 구조를 이용한 전력 증폭기. And a second output port coupled between the second inductor and the first end of the second transistor.
PCT/KR2011/007600 2011-03-28 2011-10-13 Power amplifier using differential structure WO2012134008A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/008,573 US9019013B2 (en) 2011-03-28 2011-10-13 Power amplifier using differential structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110027508A KR101167454B1 (en) 2011-03-28 2011-03-28 Power amplifier using differential structure
KR10-2011-0027508 2011-03-28

Publications (1)

Publication Number Publication Date
WO2012134008A1 true WO2012134008A1 (en) 2012-10-04

Family

ID=46717176

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2011/007600 WO2012134008A1 (en) 2011-03-28 2011-10-13 Power amplifier using differential structure

Country Status (3)

Country Link
US (1) US9019013B2 (en)
KR (1) KR101167454B1 (en)
WO (1) WO2012134008A1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100887427B1 (en) * 2000-09-12 2009-03-09 실리콘 래버래토리즈 인코포레이티드 Power amplifier circuitry and method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5371475A (en) * 1993-06-03 1994-12-06 Northern Telecom Limited Low noise oscillators and tracking filters
US6448847B1 (en) * 2000-09-12 2002-09-10 Silicon Laboratories, Inc. Apparatus and method for providing differential-to-single ended conversion and impedance transformation
US7697915B2 (en) * 2004-09-10 2010-04-13 Qualcomm Incorporated Gain boosting RF gain stage with cross-coupled capacitors
FR2954866B1 (en) * 2009-12-28 2012-01-20 St Microelectronics Sa POLARIZATION CIRCUIT FOR DIFFERENTIAL AMPLIFIER

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100887427B1 (en) * 2000-09-12 2009-03-09 실리콘 래버래토리즈 인코포레이티드 Power amplifier circuitry and method

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
DONG HO LEE ET AL.: "A Load-Shared CMOS Power Amplifier With Efficiency Boosting at Low Power Mode for Polar Transmitters", IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES, vol. 56, no. 7, July 2008 (2008-07-01), pages 1565 - 1574, XP011228087 *
K. C. T. ET AL.: "A 1.9-GHz, 1-W CMOS Class-E Power Amplifier for Wireless Communications", IEEE JOURNAL OF SOLID-STATE CIRCUITS, vol. 34, no. 7, July 1999 (1999-07-01), pages 962 - 970 *
TANG TAT HUNG ET AL.: "Class-E CMOS power amplifiers for RF applications", PROCEEDINGS OF THE 2003 INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, vol. 1, 25 May 2003 (2003-05-25), pages I-449 - I-452 *

Also Published As

Publication number Publication date
US9019013B2 (en) 2015-04-28
KR101167454B1 (en) 2012-07-26
US20140232462A1 (en) 2014-08-21

Similar Documents

Publication Publication Date Title
US6987414B2 (en) High frequency switch circuit
US8212604B2 (en) T switch with high off state isolation
CN103326681B (en) Amplifier, signal handling equipment and amplifier circuit for output buffer
US20160241140A1 (en) High-Frequency Switching Circuit
US20120007636A1 (en) Analog switch for signal swinging between positive and negative voltages
CN101364793A (en) Differential amplifier, method for amplifying signals, and display driving device
KR20120021255A (en) Bidirectional switch and switch circuit using the same
US7602248B2 (en) Power amplifier and its idling current setting circuit
US9948291B1 (en) 20V to 50V high current ASIC PIN diode driver
US20060244489A1 (en) Buffer circuit
US9698774B2 (en) 20V to 50V high current ASIC PIN diode driver
WO2009145441A2 (en) Inverter circuit
KR100842405B1 (en) High voltage cmos rail-to-rail input/output operational amplifier
WO2013051763A1 (en) Differential power amplifier using mode injection
JP2018516514A (en) Driver with transformer feedback
WO2012134008A1 (en) Power amplifier using differential structure
EP3311489B1 (en) High voltage tolerant cmos driver for low-voltage bi-directional communication buses
US11095258B2 (en) Class AB amplifier and operational amplifier
US20110181341A1 (en) Push-pull driver circuit
US20190238130A1 (en) Switch Circuit, Corresponding Device and Method
WO2014017699A1 (en) Power amplifier having stack structure
US20130063195A1 (en) Digital input buffer
TWI519064B (en) Buffer circuit
WO2013081259A1 (en) Combination-type transistor and method for manufacturing same
US10820095B2 (en) Audio codec circuit capable of avoiding pop-noise

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11862594

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11862594

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14008573

Country of ref document: US