WO2012120813A1 - ビットパターン逆置換装置、コンピュータ装置、ビットパターン置換装置、ライタ装置、ビットパターン変換方法、及びプログラム - Google Patents

Abstract

　逆置換部（１１）は、予め定められた対応関係に基づいて、不揮発性メモリ（１０）から読み出された第２のデータ（Ｐ２）に対してビットパターンの逆置換処理を行うことによって第１のデータ（Ｐ１）を生成する。ここで、第１のデータ（Ｐ１）に含まれる複数の第１のビット列の各々は、第２のデータ（Ｐ２）に含まれる複数の第２のビット列のいずれかに対応し、対応するいずれかの第２のビット列と同じビット長である。さらに、第１のビット列と第２のビット列の対応関係は、複数の第１のビット列中での出現頻度が相対的に高いビットパターンを持つ第１のビット列に対して、不揮発性メモリ（１０）からの読み出し時に必要な電力が相対的に小さいビットパターンを持つ第２のビット列を優先的に割り当てるように決定されている。

Description

ビットパターン逆置換装置、コンピュータ装置、ビットパターン置換装置、ライタ装置、ビットパターン変換方法、及びプログラム

　本発明は、不揮発性メモリへのデータ書き込み、及び不揮発性メモリからのデータ読み出し、並びに、不揮発性メモリと結合されるコンピュータ装置に関する。

　マイクロコントローラの低消費電力化が望まれている。例えば、マイクロコントローラの消費電力を極めて小さくできれば、極小電池や環境からの回収電力によってマイクロコントローラを駆動することが可能になるため、医療分野を含む広い分野において新たな用途への適用が期待される。

　一般的なマイクロコントローラは、プログラムを実行する命令処理ユニット（i.e. ＣＰＵ（Central Processing Unit）、キャッシュメモリ、及びメインメモリ等）とともに、命令処理ユニットに供給されるプログラムを格納する不揮発メモリ（i.e. プログラムメモリ）を含む。なお、マイクロコントローラ自体はプログラムメモリを持たない場合もある。プログラムメモリを持たないマイクロコントローラは、外部のプログラムメモリに接続して使用される。マイクロコントローラの動作に要する消費電力を低減するには、命令処理ユニットの消費電力を低減するだけでなく、不揮発メモリの動作に要する消費電力、例えば、不揮発メモリからのプログラムの読み出しに必要な消費電力を低減することも重要である。

　マイクロコントローラに搭載される不揮発メモリとしては、ＰＲＯＭ（Programmable Read Only Memory）、フラッシュメモリ、ＭＲＡＭ（Magnetic Random Access Memory又はMagnetoresistive Random Access Memory）等が使用される。これらの不揮発性メモリのうち、例えば、フラッシュメモリ及びＭＲＡＭは、記録されているデータの値によってデータ読み出しに要する消費電力が異なるという特徴がある。

　一例として、フラッシュメモリについて説明する。フラッシュメモリのメモリセルは、MOS構造のトランジスタと同様にソース電極、ドレイン電極、及び制御ゲート電極を有し、さらに制御ゲート電極の下に位置する絶縁体中に設けられた浮遊ゲートを有する。最も基本的なメモリセルは、浮遊ゲートに蓄積された電子の有無、すなわち浮遊ゲートが帯電しているか否かによって１ビット値（０又は１）の記憶を行う。フラッシュメモリのメモリセルに記録されたデータを読み出すとき、ビット値が０であるか１であるかは、当該メモリセルのソース端子とドレイン端子の間に流れる電流の大きさを指標として判定される。

　フラッシュメモリの構成の一例では、メモリセルのソース端子とドレイン端子の間に電源電圧が印加される。そして、フラッシュメモリに与えられるアドレス信号によって指定されたメモリセルの制御ゲート端子にはゼロバイアスが印加される。このとき、メモリセルは、浮遊ゲートが帯電しているときはエンハンスメント型のMOSトランジスタとして動作する。つまり、メモリセルのソース端子とドレイン端子の間に電流は実質的に流れない。一方、浮遊ゲートが帯電していないとき、メモリセルは閾値電圧が負であるデプレッション型のMOSトランジスタとして動作するため、メモリセルのソース端子とドレイン端子の間に電流が流れる。したがって、浮遊ゲートが帯電した状態に対応付けられた値（例えば１）がメモリセルに記録されているときは、浮遊ゲートが帯電していない状態に対応付けられた値（例えば０）が記録されている場合に比べて、メモリセルからのデータ読み出し時の消費電流（消費電力）が大きくなる。

　ところで、マイクロコンピュータ及びマイクロプロセッサ等のコンピュータ装置に関しては、プログラムを格納するために必要な不揮発性メモリの記憶領域を低減するために、プログラム圧縮を行うことが知られている（例えば特許文献１～３）。プログラム圧縮の方法は大きく分けて２つ提案されている。一つは短ビット数で表現した命令セットを追加することによって、プログラムサイズを低減する方法であり、特許文献１に開示された方法がこれに該当する。他の一つはハフマン符号などの符号理論に基づくコンパクト符号を用いてプログラムを圧縮する方法であり、特許文献２及び３に開示された手法がこれに該当する。

　また、特許文献４は、コンピュータ装置（マイクロコントローラ、マイクロプロセッサ等）の消費電力を低減するように、命令とマイクロプログラム（マイクロコード）との対応関係を決定することを開示している。具体的に述べると、特許文献４に開示された手法では、アプリケーションプログラムにおける使用頻度の高い命令を抽出する。そして、使用頻度の高い命令に対応づけられるマイクロコードのビット間におけるトグル率（各ビットの信号が０から１、又は１から０の遷移を行う確率）が小さくなるように、マイクロコードのビットアサインが決定される。これにより、特許文献４に開示された手法は、コンピュータ装置が有する命令デコーダが命令デコードを行う際の消費電力を低減する。

特開平０６－３４８４９０号公報 特開２００３－２２１８０号公報 特開平０７－１２１３５２号公報 特開２００１－２９０６４３号公報

　上述したように、フラッシュメモリ及びＭＲＡＭなどの不揮発性メモリは、記録しているデータビット値によってデータ読み出し時の消費電力が異なる。したがって、不揮発性メモリの記録データによっては、特に、不揮発性メモリからの読み出し時に要する消費電力の高いデータビット値が記録データに多く含まれる場合には、データ読み出しに要する消費電力が大きくなるという問題がある。例えば、マイクロコントローラのプログラムメモリについて考えると、プログラムメモリに記録されたプログラム（又は圧縮プログラム）が読み出し時の消費電力の高いデータビット値を多く含む場合、プログラムメモリからのプログラム（又は圧縮プログラム）の読み出しに要する消費電力が大きくなるという問題がある。

　特許文献１～３に開示されているようなプログラム圧縮の手法は、プログラムメモリに記録すべきデータ量を削減できる。このため、プログラム圧縮の手法は、元のプログラムをそのままプログラムメモリに記録する場合に比べて、プログラム（具体的には圧縮プログラム）の読み出しに必要な消費電力を低減できることが期待される。しかしながら、圧縮プログラムが不揮発性メモリ（プログラムメモリ）からの読み出し時の消費電力の高いデータビット値を多く含む場合には、圧縮プログラムの読み出しに要する消費電力が大きくなってしまう。このため、特許文献１～３に開示されているようなプログラム圧縮の手法とは別に、不揮発性メモリへの圧縮プログラムの記録方法を工夫することで、不揮発性メモリからの圧縮プログラムの読み出しに要する消費電力を低減できることが望ましい。

　また、特許文献４に開示されている手法を用いることで、出現頻度の高い命令を示すマイクロコード中のビットのトグル率が低減される。しかしながら、例えば、出現頻度の高い命令を示すマイクロコードが不揮発性メモリ（プログラムメモリ）からの読み出し時の消費電力の高いデータビット値を多く含む場合には、プログラムの読み出しに要する消費電力が大きくなってしまう。このため、特許文献４に開示されている手法とは別に、不揮発性メモリへのプログラムの記録方法を工夫することで、不揮発性メモリからのプログラムの読み出しに要する消費電力を低減できることが望ましい。

　なお、上述した不揮発性メモリの消費電力に関する問題が発生する状況は、不揮発性メモリをマイクロコントローラ用のプログラムメモリとして利用する場合に限られない。つまり、上述した問題は、記録しているデータビット値によってデータ読み出し時の消費電力が異なる不揮発性メモリを利用する他のシステムにおいても発生し得る問題である。

　本発明の第１の態様に係るビットパターン逆置換装置は、不揮発性メモリから読み出された第２のデータに対してビットパターンの逆置換処理を行うことによって第１のデータを生成する逆置換部を含む。ここで、前記第１のデータは複数の第１のビット列を含み、前記第２のデータは複数の第２のビット列を含む。前記複数の第１のビット列の各々は、前記複数の第２のビット列のいずれかに対応するとともに、対応する前記いずれかの第２のビット列と同じビット長である。さらに、前記第１のビット列と前記第２のビット列の対応関係は、前記複数の第１のビット列中での出現頻度が相対的に高いビットパターンを持つ第１のビット列に対して、前記不揮発性メモリからの読み出し時に必要な電力が相対的に小さいビットパターンを持つ第２のビット列を優先的に割り当てるように決定されている。そして、前記逆置換部により行われる前記逆置換処理は、前記対応関係に基づいて、前記複数の第２のビット列を前記複数の第１のビット列に変換する処理を含む。

　つまり、上述した本発明の第１の態様は、命令処理部などによって使用される第１のデータを、第２のデータとして不揮発性メモリに記録しておくことができる。第２のデータでは、第１のデータ中での出現頻度が相対的に高いビットパターンが、不揮発性メモリからの読み出しに要する消費電力が相対的に小さいビットパターンに置換されている。したがって、不揮発性メモリに記録される第２のデータは、第１のデータに比べて、不揮発性メモリからの読み出しに要する消費電力が小さいビット値を多く含む。このため、上述した本発明の第１の態様は、不揮発性メモリ（具体的には、記録しているデータビット値によってデータ読み出し時の消費電力が異なる不揮発性メモリ）からのデータ読み出しに要する消費電力を低減することができる。

　本発明の第２の態様に係るコンピュータ装置は、上述した第１の態様に係るビットパターン逆置換装置と、命令処理部を含む。本態様における前記第１のデータは、前記命令処理部よって実行されるプログラムの少なくとも一部、又は前記プログラムの少なくとも一部が圧縮された圧縮データである。そして、前記命令処理部は、前記逆置換によって生成された少なくとも１つの第１のビット列によって表わされる命令、又は前記少なくとも１つの第１のビット列に対する伸張処理を行って得られる命令を解読して実行するよう構成されている。

　つまり、本発明の第２の態様は、上述した本発明の第１の態様をプログラムメモリからのプログラム（又は圧縮プログラム）の読み出しに適用したものである。本発明の第２の態様によれば、プログラムメモリからの読み出しに要する消費電力が小さいビット値を多く含むようにビットパターン変換が行われた状態で、プログラム（又は圧縮プログラム）をプログラムメモリに記録できる。したがって、本発明の第２の態様は、プログラムメモリからのプログラム（又は圧縮プログラム）の読み出しに要する消費電力を低減することができる。なお、コンピュータ装置の動作中はプログラム（又は圧縮プログラム）の書き換えは行われない。また、命令の使用頻度の偏りに起因して、プログラムにはビットパターンの出現頻度に偏り（一様からのずれ）が生じやすいことが想定される。したがって、プログラムメモリからのプログラム（又は圧縮プログラム）読み出しは、本発明の第１の態様を適用することによる効果が大きいアプリケーションの１つである。

　本発明の第３の態様に係るビットパターン置換装置は、上述した第１の態様に係るビットパターン逆置換装置と反対の処理を行う。すなわち、当該ビットパターン置換装置は、不揮発性メモリに記録される前の第１のデータに対してビットパターンの置換処理を行うことによって第２のデータを生成する置換部を含む。ここで、前記第１のデータは複数の第１のビット列を含み、前記第２のデータは複数の第２のビット列を含む。前記第１及び第２のビット列のビット長、これらの対応関係は、上述した第１の態様と同様である。そして、前記置換部により行われる前記置換処理は、前記対応関係に基づいて、前記複数の第１のビット列を前記複数の第２のビット列に変換する処理を含む。

　つまり、本発明の第３の態様は、命令処理部（i.e. ＣＰＵ、プロセッサコア）等によって使用される第１のデータを、第２のデータとして不揮発性メモリに記録しておくことができる。第２のデータは、第１のデータに比べて、不揮発性メモリからの読み出しに要する消費電力が小さいビット値を多く含む。このため、上述した本発明の第３の態様は、不揮発性メモリ（具体的には、記録しているデータビット値によってデータ読み出し時の消費電力が異なる不揮発性メモリ）からのデータ読み出しに要する消費電力の低減に寄与することができる。

　本発明の第４の態様に係るライタ装置は、上述した第３の態様に係るビットパターン置換装置と、書き込み処理部を含む。前記書き込み処理部は、前記ビットパターン置換装置によって生成された前記第２のデータを前記不揮発性メモリに書き込むことができるよう構成されている。

　本発明の第５の態様に係るプログラムは、上述した第３の態様に係るビットパターン置換装置による置換処理をコンピュータに行わせるためのプログラムである。

　上述した本発明の各態様は、記録しているデータビット値によってデータ読み出し時の消費電力が異なる不揮発性メモリからのデータ読み出しに要する消費電力の低減に寄与することができる。

本発明の実施の形態１に係るコンピュータ及びライタの構成例を示すブロック図である。 図１に示したライタの動作例を示すフローチャートである。 図１に示したコンピュータの動作例を示すフローチャートである。 本発明の実施の形態１に係るコンピュータ及びライタの他の構成例を示すブロック図である。 置換テーブル及び逆置換テーブルの生成動作を説明するための概念図である。 元プログラムに対するビットパターン置換処理を説明するための概念図である。 置換されたプログラムに対するビットパターン逆置換処理を説明するための概念図である。 元プログラムＰ１の読み出しに要する消費電力の見積もり結果を示すテーブルである。 置換されたプログラムＰ２の読み出しに要する消費電力の見積もり結果を示すテーブルである。 本発明の実施の形態２に係るコンピュータ及びライタの構成例を示すブロック図である。 本発明の実施の形態３に係るコンピュータ及びライタの構成例を示すブロック図である。

　以下では、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。各図面において、同一又は対応する要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略される。

＜発明の実施の形態１＞
　本実施の形態では、コンピュータに実行される命令シーケンスを含むプログラムを不揮発性メモリに記録する場合について説明する。図１は、本実施の形態に係るコンピュータ１及びライタ５の構成例を示している。コンピュータ１は、例えば、マイクロコントローラ、マイクロプロセッサ、ＤＳＰ（Digital Signal Processor）等である。図１に示されたコンピュータ１は、不揮発性メモリ１０、逆置換部１１、逆置換テーブル１２、及び命令処理部１３を含む。

　不揮発性メモリ１０は、例えばフラッシュメモリ又はＭＲＡＭであり、記録しているデータビット値によってデータ読み出し時の消費電力が異なる特徴を持つ。不揮発性メモリ１０は、ビットパターン置換されたプログラムＰ２を記録している。プログラムＰ２は、ライタ５によって元プログラムＰ１に対してビットパターン置換処理を行うことによって生成され、不揮発性メモリ１０に格納される。ここで、ライタ５によるビットパターン置換処理は、元プログラムＰ１中での出現頻度が相対的に高いビットパターンを持つ第１のビット列を、同一ビット長であって、かつ不揮発性メモリ１０からの読み出し時に必要な電力が相対的に小さいビットパターンを持つ第２のビット列に置換するように行われている。このようにビットパターンが置換されたプログラムＰ２を不揮発性メモリ１０に記録することで、元プログラムＰ１をそのまま記録する場合に比べて、不揮発性メモリ１０からの読み出しに必要な消費電力を低減できる。

　逆置換部１１は、逆置換テーブル１２を参照することで、不揮発性メモリ１０から読み出されたプログラムＰ２に対してビットパターン逆置換処理を行う。これにより、逆置換部１１は、元プログラムＰ１を復元する。つまり、ビットパターン逆置換処理は、上述したライタ５によるビットパターン置換処理の逆の処理である。逆置換テーブル１２は、不揮発性メモリ１０への書き込み前に行われるビットパターン置換処理における元プログラムＰ１と置換後のプログラムの間のビット列（ビットパターン）の対応関係を規定する。逆置換テーブル１２は、不揮発性メモリに保持されてもよいし、揮発性メモリに保持されてもよい。例えば、逆置換テーブル１２は、逆置換前のビット列をアドレスとして入力すると逆置換後のビット列を出力できるように、ＳＲＡＭ（Static Random Access Memory）を用いたルックアップテーブルとして構成されてもよい。逆置換テーブル１２を揮発性メモリに保持する場合、コンピュータ１の動作時に、不揮発性メモリ１０又は他の不揮発性メモリ（不図示）から揮発性メモリに逆置換テーブル１２をロードすればよい。逆置換部１１によるビットパターン逆置換処理の具体例、及び逆置換テーブル１２の具体例については後述する。

　命令処理部１３は、逆置換部１１によって復元されたプログラムＰ１に含まれる命令群を取得し、これらの命令を解読して実行する。具体的には、命令処理部１３は、ＣＰＵ、キャッシュメモリ、メインメモリ等を含む。ＣＰＵは、命令をフェッチ及び解読（デコード）し、デコードされた命令に応じた処理（演算、ロード／ストア）を行う。

　なお、図１の例では、不揮発性メモリ１０がコンピュータ１の内部に含まれているが、不揮発性メモリ１０は、コンピュータ１の外部に配置されてもよい。例えば、コンピュータ１がマイクロコントローラである場合、不揮発性メモリ１０は、命令処理部１３とは別のＩＣ（Integrated Circuit）チップに配置されてもよい。

　次に、図１に示されたライタ５の構成について説明する。ライタ５は、元プログラムＰ１に含まれる出現頻度の高いビットパターンを不揮発性メモリ１０からの読み出しに要する消費電力が小さいビットパターンに対応付けるとともに、ビットパターン置換処理を行ってプログラムＰ２を生成する。ライタ５は、計測部５０、テーブル生成部５１、置換テーブル５２、置換部５３、書き込み処理部５４を含む。

　計測部５０は、元プログラムＰ１におけるビットパターン毎の出現頻度を計測する。一例として４ビット単位でビットパターン置換が行われる場合を考える。この場合、計測部５０は、元プログラムＰ１を各々が４ビット長の複数のビット列（第１のビット列）に分割し、各ビット列のビットパターンを判別し、ビットパターン毎の出現頻度を計測すればよい。具体的には、４ビット長のビット列が取り得るビットパターンは全部で１６通りであるから、計測部５０は、各ビット列が１６通りのいずれであるかを判別し、１６通りのパターン毎の出現数を数えればよい。

　テーブル生成部５１は、計測部５０によるビットパターン出現頻度の計測結果に基づいて、置換前の元プログラムＰ１に含まれるビットパターン（第１のビット列）と置換後のプログラムＰ２に含まれるビットパターン（第２のビット列）との対応関係を決定する。例えば、４ビット単位でビットパターン置換が行われる場合、テーブル生成部５１は、置換前の１６通りのビットパターンと置換後の１６通りのビットパターンの対応関係を決定すればよい。

　より、具体的に述べると、テーブル生成部５１は、元プログラムＰ１中での出現頻度が相対的に高いビットパターンに対して、不揮発性メモリ１０からの読み出し時に必要な電力が相対的に小さいビットパターンを優先的に割り当てるように、置換前後のビットパターンの対応関係を決定する。言い換えると、元プログラムＰ１中での出現頻度が相対的に高いビットパターンを持つ第１のビット列は、データビット値１及び０のうち不揮発性メモリ１０からの読み出しに要する電力が低い一方のビット値を相対的に多く含むビットパターンを持つ第２のビット列に対応付けられる。

　置換前後でのビットパターンの対応関係の決定には、様々なバリエーションが考えられる。第１の例として、元プログラムＰ１中で最も出現頻度が高いビットパターンは、不揮発性メモリ１０からの読み出しに要する電力が最も低いビットパターンに対応付けてもよい。不揮発性メモリ１０からの読み出しに要する電力が最も低いビットパターンは、データビット値１及び０のうち不揮発性メモリ１０からの読み出しに要する電力が低い一方のビット値を最も多く含むビットパターンである。例えば、値１より値０のほうが不揮発性メモリ１０からの読み出しに要する電力が小さい場合、元プログラムＰ１中で最も出現頻度が高いビットパターンを、値０のみを含むビットパターン（i.e. ００００）に対応付ければよい。

　第２の例として、元プログラムＰ１中での出現頻度の高いビットパターンから順に、不揮発性メモリ１０からの読み出しに要する電力が相対的に低いビットパターンと対応付けてもよい。言い換えると、元プログラムＰ１中での出現頻度の高いビットパターンから順に、データビット値１及び０のうち不揮発性メモリ１０からの読み出しに要する電力が低い一方のビット値を相対的に多く含むビットパターンと対応付けてもよい。この場合、テーブル生成部５１は、元プログラムＰ１中での出現頻度が高い順にビットパターンを整列したリストと、不揮発性メモリ１０からの読み出しに要する電力が低い順にビットパターンを整列したリストとを照合し、２つのリストにおける同一順位のビットパターンどうしを対応付ければよい。

　不揮発性メモリ１０からの読み出しに要する電力が低い順にビットパターンを整列したリストは、例えば、外部からライタ５に供給すればよい。また、テーブル生成部５１は、各ビットパターンに関して不揮発性メモリ１０からの読み出し電力の実測値又は推定値を取得し、これに基づいて各ビットパターンの順位を決定してもよい。また、テーブル生成部５１は、不揮発性メモリ１０からの読み出し電力の推定値を各ビットパターンについて計算してもよい。この場合、値１及び０それぞれの１ビット読み出しに要する電力値を基準値としてテーブル生成部５１に与えればよい。

　第３の例として、ビットパターンの置換は、全てのビットパターンに対してではなく、一部のビットパターンに対してのみ行ってもよい。置換対象とされないビットパターンに関しては、ビットパターン置換前後で同一のビットパターンを対応付ければよい。例えば、出現頻度が基準レベル以上であったビットパターンと、これらを置換するために必要なその他のビットパターンを置換対象としてもよい。また、例えば、出現頻度の順位が基準値以上であったビットパターンと、これらを置換するために必要なその他のビットパターンを置換対象としてもよい。

　さらに、置換前後でのビットパターンの対応関係は、上述したいくつかの例に限定されない。つまり、ビットパターン置換後のプログラムＰ２は、元プログラムＰ１と比べて、データビット値１及び０のうち不揮発性メモリ１０からの読み出しに要する電力が低い一方のビット値を多く含む状態となっていればよい。したがって、置換前後の対応関係の決定は、置換後のプログラムＰ２がこのような状態となるように決定されていればよい。

　さらに、テーブル生成部５１は、置換前後でのビットパターンの対応関係を示す置換テーブル５２及び逆置換テーブル１２を生成する。置換テーブル５２は、後述する置換部５３によって使用される。逆置換テーブル１２は、ビットパターン逆置換処理のためにコンピュータ１に供給される。逆置換テーブル１２については既に説明したのでここでは説明を省略する。

　置換テーブル５２は、不揮発性メモリ１０への書き込み前に行われるビットパターン置換処理における元プログラムＰ１と置換後のプログラムＰ２の間のビット列（ビットパターン）の対応関係を規定する。置換テーブル５２は、不揮発性メモリに保持されてもよいし、揮発性メモリに保持されてもよい。例えば、置換テーブル５２は、置換前のビット列をアドレスとして入力すると置換後のビット列を出力できるように、ＳＲＡＭを用いたルックアップテーブルとして構成されてもよい。

　置換部５３は、元プログラムＰ１を分割単位と同じビット長で分割し、置換テーブル５２で定められた対応関係に従って元プログラムＰ１に含まれる各ビット列（第１のビット列）のビットパターンを置換する。そして、置換部５３は、ビットパターン置換によって得られたビット列（第２のビット列）を順番に連結することで、置換後のプログラムＰ２を生成する。

　書き込み処理部５４は、置換部５３によって生成されたプログラＰ２を不揮発性メモリ１０に書き込む。

　図１に示したライタ５は、コンピュータ１用の専用デバイスであってもよい。また、ライタ５は、基板に実装されたコンピュータ１に書き込みを行うデバイス（書き込み処理部５４に相当）と、プログラムＰ２を生成して当該デバイスに供給するＰＣ（Personal Computer）及びアプリケーションプログラム（計測部５０、テーブル生成部５１、置換部５３に相当）の組合せであってもよい。

　図２及び３は、ライタ５及びコンピュータ１の動作フローを示すフローチャートである。まず、図２を用いてライタ５の動作フローを説明する。ステップＳ１１では、計測部５０は、元プログラムＰ１におけるビットパターン毎の出現頻度を計測する。ステップＳ１２では、テーブル生成部５１は、ビットパターン毎の出現頻度に基づいて、元プログラムＰ１のビットパターン（元ビットパターン）と置換後のプログラムＰ２のビットパターン（書き込みビットパターン）との対応関係を示す置換テーブル５２及び逆置換テーブル１２を生成する。ステップＳ１３では、置換部５３は、置換テーブル５２に従って、元プログラムＰ１に対するビットパターン置換処理を行う。ステップＳ１４では、書き込み処理部５４は、ビットパターンを置換されたプログラムＰ２を不揮発性メモリ１０に書き込む。

　次に、図３を用いてコンピュータ１の動作フローを説明する。ステップＳ２１では、命令処理部１３は、ビットパターンを置換されたプログラムＰ２を不揮発性メモリ１０から読み出す。例えば、命令処理部１３は、読み出すべき命令に対応するメモリアドレスを不揮発性メモリ１０へ送ればよい。不揮発性メモリ１０は、与えられたメモリアドレスに応答して、当該アドレスに配置されている命令（ビットパターンが置換された命令）を逆置換部１１に出力する。ステップＳ２２では、逆置換部１１は、逆置換テーブル１２に従って、プログラムＰ２に対するビットパターン置換処理を行う。具体的には、不揮発性メモリ１０から読み出された命令（ビットパターンが置換された命令）をライタ５での元プログラムＰ１の分割単位と同じビット長で分割し、逆置換テーブル１２で定められた対応関係に従って各ビット列（第２のビット列）のビットパターンを逆置換する。これにより、逆置換部１１は、元プログラムＰ１に含まれる命令を復元する。ステップＳ２３では、命令処理部１３は、復元された元プログラムＰ１（つまり復元された命令）を解読して実行する。

　以上に述べたことから理解されるように、本実施の形態は、命令処理部１３によって使用される元プログラムＰ１を、ビットパターンが置換されたプログラムＰ２として不揮発性メモリ１０に記録しておくことができる。プログラムＰ２では、元プログラムＰ１中での出現頻度が相対的に高いビットパターンが、不揮発性メモリ１０からの読み出しに要する消費電力が相対的に小さいビットパターンに置換されている。したがって、不揮発性メモリ１０に記録されるプログラムＰ２は、元プログラムＰ１に比べて、不揮発性メモリ１０からの読み出しに要する消費電力が小さいビット値を多く含む。このため、本実施の形態は、不揮発性メモリ１０からのプログラム読み出しに要する消費電力を低減することができる。

　また、コンピュータ１に逆置換部１１を配置することによって、不揮発性メモリ１０へのプログラムの格納時にビットパターン置換が行われた場合であっても、命令処理部１３には復元された元プログラムＰ１が供給される。したがって、本実施の形態は、命令処理部１３の設計変更および機能追加を必須としない。このため、本実施の形態は、命令処理部１３の消費電力を増加させることなく、不揮発性メモリ１０からのプログラム読み出しに要する電力を低減することができる。

　さらに、本実施の形態では、元プログラムＰ１と置換されたプログラムＰ２の間のビットパターン置換を、置換前後のビット列が同一ビット長となるように行っている。つまり、ビット長の圧縮及び伸張を行っていない。このため、プログラムＰ２に含まれる命令（ビットパターンが置換された命令）の不揮発性メモリ１０上でのアドレスを元プログラムＰ１の対応する命令のアドレスと同一とすることができる。したがって、本実施の形態は、命令処理部１３から不揮発性メモリ１０へのメモリアドレス転送経路にアドレス変換機構を追加する必要がないという利点がある。

　以上に述べた効果を集約することによって、本実施の形態は、簡潔で電力消費の小さい逆置換部１１を用いることで、命令処理部１３の消費電力を増加させることなく、不揮発性メモリ１０からのプログラム読み出しに要する電力を低減することができるため、コンピュータ１の消費電力を低減することができる。

　続いて以下では、置換テーブル５２及び逆置換テーブル１２の生成、ビットパターンの置換処理及び逆置換処理の具体例について説明する。図４は、本実施の形態に係るコンピュータ１のより具体的な構成例を示すブロック図である。図４の例では、元プログラムＰ１に含まれる命令は固定長の８ビット命令であると仮定している。また、ビットパターンの置換及び逆置換は、４ビット長のビット列を単位として行われる。さらに、不揮発性メモリ１０は、記録されたビット値が１である場合の方が０である場合に比べて読み出し時の消費電力が大きいと仮定する。

　図４の例では、逆置換テーブル１２は、ＳＲＡＭを用いたルックアップテーブル（ＬＵＴ）１２１に配置される。４ビット単位でビット置換を行う場合、ビットパターンは全部で１６通りである。このため、ＬＵＴ１２１は、１６個の４ビットデータを記憶できる容量を有していればよい。

　さらに、図４の例では、逆置換部１１は、２つのマルチプレクサ１１１及び１１２を含む。各マルチプレクサは、ＬＵＴ１２１に接続された１６個のデータ入力端子（４ビット幅）と、不揮発性メモリ１０の出力端子に接続された１個のデータ選択端子（４ビット幅）と、命令処理部１３に接続された１個のデータ出力端子（４ビット幅）を有する。マルチプレクサ１１１のデータ選択端子は、不揮発性メモリ１０の８ビット出力のうち上位４ビットを選択信号として受信する。マルチプレクサ１１１は、データ選択端子に与えられた選択信号に対応する１つのビット列を、ＬＵＴ１２１からの１６通りのビット列の中から選択する。選択されたビット列は、マルチプレクサ１１１のデータ出力端子から出力され、命令処理部１３に供給される。マルチプレクサ１１２は、不揮発性メモリ１０の８ビット出力のうち下位４ビットを選択信号として受信し、マルチプレクサ１１１と同様に動作する。

　次に、図５を用いて、ビットパターンの出現頻度の計測と、置換テーブル５２及び逆置換テーブル１２の生成の具体例について説明する。図５に示された計測結果の一例は、８ビット固定長命令を含む元プログラムＰ１を４ビット単位で分割し、４ビット列が取り得る１６通りのパターンの出現頻度を計測して得られる。図５の例では、元プログラムＰ１において出現頻度の多いビットパターンから順に、不揮発性メモリ１０からの読み出し電力が小さいビットパターンと対応付けられている。例えば、出現数が最も多い元のビットパターン"１１１１"は、読み出し電力が最も小さい書き込みビットパターン"００００"に対応付けられている。また、出現数が２番目に多い元のビットパターン"１１０１"は、値１を１つだけ含む書き込みビットパターン"０００１"に対応付けられている。そして、出現数が最も少ない元のビットパターン"００００"は、読み出し電力が最も大きい書き込みビットパターン"１１１１"に対応付けられている。

　図５に示す測定結果に基づいて、テーブル生成部５１は、置換テーブル５２及び逆置換テーブル１２を生成する。図５に示された置換テーブル５２は、置換すべき元のビット列をアドレスとして与えられることによって、置換後のビット列を出力するルックアップテーブル（ＬＵＴ）として動作する。同様に、図５に示された逆置換テーブル１２は、逆置換すべき置換されたビット列をアドレスとして与えられることによって、逆置換後の元のビット列を出力するＬＵＴとして動作する。

　図６は、ライタ５が有する置換部５３によるビットパターン置換処理の具体例を示している。例えば、元プログラムＰ１のアドレス００００Ｈ番地に記録されている元の８ビット命令の上位４ビットは"１１１１"である。この４ビット値 "１１１１"を１６進数のアドレス（ＦＨ）として図６に示された置換テーブル５２に与えると、ＦＨ番地に記録されている４ビット値"００００"が置換後のビット列として得られる。したがって、元プログラムＰ１の４ビット値"１１１１"は、"００００"に置換される。同様にして、元プログラムＰ１のアドレス００００Ｈ番地に記録されている元の８ビット命令の下位４ビット"０００１"は、置換テーブル５２の１Ｈ番地に記憶されている"０１１１"に置換される。これらのビット操作によって、元の８ビット命令"１１１１＿０００１"は、"００００＿０１１１"に置換される。

　図７は、コンピュータ１が有する逆置換部１１によるビットパターン逆置換処理の具体例を示している。逆置換部１１は、不揮発性メモリ１０から読み出された置換された８ビット命令を受信し、この命令の上位４ビットをマルチプレクサ１１１によって逆置換し、下位４ビットをマルチプレクサ１１２によって逆置換する。これにより、逆置換部１１は、元の８ビット命令を復元して命令処理部１３に供給する。例えば、図６の置換されたプログラムＰ２のアドレス００００Ｈ番地に記録されている置換された８ビット命令の上位４ビットは"００００"である。この４ビット値 "００００"を１６進数のアドレス（０Ｈ）として図７に示された逆置換テーブル１２（ＬＵＴ１２１）に与えると、０Ｈ番地に記録されている４ビット値"１１１１"が元のビット列として得られる。したがって、置換されたプログラムＰ２の４ビット値"００００"は、"１１１１"に逆置換される。同様にして、置換されたプログラムＰ２のアドレス００００Ｈ番地に記録されている置換された８ビット命令の下位４ビット"０１１１"は、逆置換テーブル１２（ＬＵＴ１２１）の７Ｈ番地に記憶されている"０００１"に逆置換される。これらのビット操作によって、置換された８ビット命令"００００＿０１１１"は、元の８ビット命令"１１１１＿０００１"に復元される。

　次に、図８Ａ及び８Ｂを参照して、本実施の形態によって得られる省電力効果について説明する。図４に示した逆置換部１１（つまりマルチプレクサ１１１及び１１２）及び小容量なＳＲＡＭで構成されたＬＵＴ１２１によるビットパターン逆置換動作に要する電力を１と仮定する。さらに、小容量なＳＲＡＭよりも一般的に読み出し電力の大きい不揮発性メモリ１０からの１ビット値０の読み出し電力を５と仮定し、不揮発性メモリ１０からの１ビット値１の読み出し電力を１５と仮定する。これらの仮定を適用すると、ある元プログラムＰ１を不揮発性メモリ１０に記録した場合に想定される読み出し電力は図８Ａに示すように計算される。そして、置換されたプログラムＰ２を不揮発性メモリ１０に記録した場合に想定される読み出し電力は図８Ｂに示すように計算される。つまり、本実施の形態を採用せずに、元プログラムＰ１を不揮発性メモリ１０から読み出して実行する場合は、５４，８８０の電力を消費する。これに対して、本実施の形態を採用する場合、逆置換部１１及びＬＵＴ１２１の動作電力として命令の総数に相当する１，０８４の電力を消費するが、不揮発性メモリ１０からの読み出し電力が３１，８４０に低減される。このため、本実施の形態を採用し、置換されたプログラムＰ２を不揮発性メモリ１０から読み出して実行する場合は、３２，９２４の消費電力で済む。

　なお、図４～８を用いて説明した具体例では、８ビット固定長命令の場合について説明したが、本実施の形態が対象とする元プログラムＰ１に含まれる命令は、他の任意の長さの固定長命令であってもよいし、可変長命令であってもよい。また、本実施の形態の説明では、８ビット命令の上位４ビットと下位４ビットのように単純な区分を用いたが、命令を演算子（オペコード）と非演算子（オペランド）のような役割によって区分してもよい。さらに、これらの区分に応じて別々に出現頻度を計測し、別々の置換テーブル及び逆置換テーブルを用いてもよい。また、命令の一部（例えばオペコード）についてのみビットパターンの置換・逆置換処理の対象とし、他の一部は置換・逆置換処理の対象外としてもよい。これらの変形については、後述する本発明の実施の形態２及び３において説明する。

　また、本実施の形態によって得られる消費電力の低減効果は、元プログラムＰ１に含まれるビット値の偏り具合に依存する。例えば、元プログラムＰ１に含まれるビット値１とビット０の割合が同じであれば、本実施の形態で述べたビットパターン置換による消費電力の低減効果を得ることは困難である。従って、元プログラムＰ１中でのビットパターンの出現頻度の偏り具合に基づいて、ビットパターンの逆置換処理を行うことによるコンピュータ１の省電力効果が得られないと判定される場合には、不揮発性メモリ１０に置換されたプログラムＰ２ではなく元プログラムＰ１を記録し、逆置換部１１及び逆置換テーブル１２の動作を停止してもよい。具体的には、コンピュータ１に外部から制御可能な制御端子を設け、この制御端子を介して逆置換部１１及び逆置換テーブル１２の動作を停止できるようにしてもよい。例えば、逆置換部１１及び逆置換テーブル１２（ＬＵＴ１２１として用いるＳＲＡＭ）への電源供給を遮断する遮断回路と、逆置換部１１を迂回する信号経路とセレクタを設け、遮断回路及びセレクタの動作をコンピュータ１の外部から制御できるようにコンピュータ１を構成すればよい。

　また、既に述べた通り、本実施の形態に係るライタ５が有する計測部５０、テーブル生成部５１、及び置換部５３の機能は、ＰＣ等のコンピュータシステムに１又は複数のプログラムを実行させることによって実現してもよい。具体的には、元プログラムＰ１におけるビットパターン出現頻度の計測するための第１の命令群と、置換前後のビットパターンの対応関係を生成するための第２の命令群と、ビットパターン置換処理を行うための第３の命令群とをプロセッサがアクセス可能なメモリに記憶しておけばよい。これら第１～第３の命令群は、１のプログラムとして提供されてもよいし、複数のプログラムに分割されて提供されてもよい。コンピュータシステムは、第１～第３の命令群を実行することによって、計測部５０、テーブル生成部５１、及び置換部５３として動作する。

　これらのプログラムは、様々なタイプの非一時的なコンピュータ可読媒体（non-transitory computer readable medium）を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体（tangible storage medium）を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ－ＲＯＭ（Read Only Memory）、ＣＤ－Ｒ、ＣＤ－Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Programmable ROM）、ＥＰＲＯＭ（Erasable PROM）、フラッシュＲＯＭ、ＲＡＭ（random access memory））を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体（transitory computer readable medium）によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。

＜発明の実施の形態２＞
　上述した発明の実施の形態１では、元プログラムＰ１の全体を対象としてビットパターン毎の出現頻度を計測し、プログラムＰ１の全体に対して１つのビットパターン対応関係（１組の置換テーブル及び逆置換テーブル）を生成する例を示した。本実施の形態では、元プログラムＰ１を複数の領域に区分し、ビットパターン毎の出現頻度を各領域について別々に計測し、各領域に対して個別にビットパターン対応関係を生成する例について説明する。

　本実施の形態に係るコンピュータ２及びライタ６の構成例を図９に示す。ライタ６が有する計測部６０は、元プログラムＰ１を２つの領域に分割し、２つの領域について別々にビットパターンの出現頻度を計測する。例えば、元プログラムＰ１が（ｍ＋ｎ）ビット命令を含む場合、上位のｍビットを第１の領域とし、下位のｎビットを第２の領域としてもよい。この場合、計測部６０は、第１の領域（上位ｍビット）におけるビットパターンの出現頻度と、第２の領域（下位ｎビット）におけるビットパターン出現頻度を別々に計測する。また、命令中のオペコードを第１の領域とし、オペランドを第２の領域としてもよい。

　テーブル生成部６１は、２つの領域に関するビットパターンの出現頻度の計測結果に基づいて、２つのビットパターン対応関係（２組の置換テーブル及び逆置換テーブル）を生成する。テーブル生成部６１による対応関係の決定手法は、上述した実施の形態１のテーブル生成部５１と同様とすればよい。

　置換部６３は、テーブル生成部６１によって生成された２つの置換テーブル６２１及び６２２を適用して、ビットパターン置換されたプログラムＰ２を生成する。

　図９に示されたコンピュータ２は、ＳＲＡＭを用いた２つのＬＵＴ１２１及び１２２を有する。ＬＵＴ１２１及び１２２は、テーブル生成部６１によって生成された２つの逆置換テーブルを保持する。図９の例では、ＬＵＴ１２１は、８ビット命令の上位４ビットに対する逆置換テーブルを保持する。また、ＬＵＴ１２２は、８ビット固定長命令の下位４ビットに対する逆置換テーブルを保持する。

　逆置換部１１に配置されたマルチプレクサ１１１は、ＬＵＴ１２１と結合され、不揮発性メモリ１０から読み出された置換されたプログラムＰ２に含まれる８ビット命令の上位４ビットに対する逆置換を行う。また、マルチプレクサ１１２は、ＬＵＴ１２２と結合され、置換されたプログラムＰ２に含まれる８ビット命令の下位４ビットに対する逆置換を行う。これにより、元プログラムＰ１の８ビット命令が復元される。

　元プログラムＰ１に含まれる複数の領域（例えば８ビット命令の上位４ビットと下位４ビット）の間でビットパターンの出現頻度の偏り方に大きな違いが存在する場合が考えられる。本実施の形態は、このような場合に特に有効である。すなわち、本実施の形態は、元プログラムに含まれる各領域に対して適切なビットパターン置換を行うことができるため、不揮発性メモリ１０からのプログラムＰ２の読み出しに要する電力をより一層低減できる。

＜発明の実施の形態３＞
　本実施の形態では、元プログラムＰ１を複数の領域に区分し、このうち一部の領域に対してビットパターン置換処理を行い、他の領域に対してビットパターン置換処理を行わない例を説明する。

　本実施の形態に係るコンピュータ３及びライタ７の構成例を図１０に示す。図１０の例では、元プログラムＰ１及び置換されたプログラムＰ２に含まれる８ビット命令の上位４ビットがビットパターン置換・逆置換の対象とされる。これに対して、８ビット命令の下位４ビットに対しては、ビットパターン置換・逆置換が行われない。

　計測部７０は、発明の実施の形態２で述べた計測部６０と同様に、元プログラムＰ１を２つの領域に分割し、２つの領域について別々にビットパターンの出現頻度を計測する。ここでは、元プログラムＰ１に含まれる８ビット命令の上位４ビットを第１の領域とし、下位４ビットを第２の領域とする場合を考える。

　ここで、ビットパターンの出現頻度の計測を行った結果、第１の領域（上位４ビット）におけるビットパターンの出現頻度は図５の具体例に示したようなビットパターンによる顕著な偏りがあるが、第２の領域（下位４ビット）におけるビットパターンの出現頻度は各ビットパターンの出現数がほぼ同数であったと仮定する。この場合、第２の領域（下位４ビット）についてはビットパターンの置換・逆置換を行うことによる不揮発性メモリ１０の読み出し電力の低減効果を得ることができない。このため、テーブル生成部７１は、第１の領域（上位４ビット）に対してのみ置換テーブル及び逆置換テーブルを生成する。置換部７３は、置換テーブル７２を適用して第１の領域（上位４ビット）に対してのみビットパターン置換を行うとともに、第２の領域（下位４ビット）に対しては元プログラムＰ１のビット列をそのまま用いて、置換されたプログラムＰ２を生成する。

　図１０に示されたコンピュータ３は、ＳＲＡＭを用いた１つのＬＵＴ１２１を有する。ＵＴ１２１は、テーブル生成部６１によって生成された第１の領域（上位４ビット）に対する逆置換テーブルを保持する。逆置換部３１に配置されたマルチプレクサ１１１は、ＬＵＴ１２１と結合され、不揮発性メモリ１０から読み出された置換されたプログラムＰ２に含まれる８ビット命令の上位４ビットに対する逆置換を行う。一方、プログラムＰ２に含まれる８ビット命令の下位４ビットは、逆置換部３１においてビットパターン逆置換処理を施されることなくそのまま命令処理部１３に供給される。これにより、元プログラムＰ１の８ビット命令が復元される。

　上述したように、元プログラムＰ１に含まれる複数の領域（例えば８ビット命令の上位４ビットと下位４ビット）の間でビットパターンの出現頻度の偏り方に大きな違いが存在する場合が考えられる。本実施の形態は、一部の領域に関してビットパターンの出現頻度の偏りが小さいためにビットパターン置換・逆置換による消費電力の低減効果が得られない場合に、この一部の領域をビットパターン置換・逆置換を除外できる。これにより、逆置換部３１の消費電力を抑制でき、コンピュータ３の消費電力をより一層低減することができる。

　なお、図１０に示したコンピュータ３は、図４に示したコンピュータ１からマルチプレクサ１１２を取り除いた構成、又は図９に示したコンピュータ２からマルチプレクサ１１２及びＬＵＴ１２２を取り除いた構成となっている。しかしながら、コンピュータ３は、プログラムＰ２の一部の領域に対するビットパターン逆置換を選択的に停止できる構成を有してもよい。具体的には、コンピュータ３に外部から制御可能な制御端子を設け、この制御端子を介して逆置換部３１に含まれる少なくとも一部のマルチプレクサ、及び少なくとも一部の逆置換テーブルの動作を停止できるようにしてもよい。例えば、少なくとも一部のマルチプレクサ及びＬＵＴ（ＳＲＡＭ）への電源供給を遮断する遮断回路と、少なくとも一部のマルチプレクサを迂回する信号経路とセレクタを設け、遮断回路及びセレクタの動作をコンピュータ３の外部から制御できるようにすればよい。

＜その他の実施の形態＞
　上述した発明の実施の形態１～３では、元プログラムＰ１が圧縮されていないプログラムであるとして説明した。このような元プログラムＰ１は、プログラマにより直接生成されるか、プログラマが生成したソースプログラムをコンパイラで変換することによって生成される。元プログラムＰ１は、ＣＤ－ＲＯＭ又はＵＳＢメモリ等の外部記憶媒体を介してライタ５（６又は７）に入力されてもよいし、通信ネットワークを介してライタ５（６又は７）に入力されてもよい。また、ライタ５（６又は７）としてＰＣを用いる場合、このＰＣ上でコンパイラを実行することによって、ソースプログラムから元プログラムＰ１を生成してもよい。

　しかしながら、元プログラムＰ１は、圧縮されたプログラムであってもよい。この場合、ライタ５（６又は７）は、圧縮されたプログラムＰ１に対するビットパターン置換を行ってプログラムＰ２を生成すればよい。また、コンピュータ１（２又は３）には、圧縮プログラムから元プログラムを復元するための伸張回路を設ければよい。伸張回路は、逆置換部１１（３１）によって逆置換を施された後の１又は複数のビット列（第１のビット列）を単位として伸張処理を実行し、元の命令を復元する。復元された命令は、命令処理部１３に供給される。圧縮プログラムに対してビットパターン置換を行って得られるプログラムＰ２を不揮発性メモリ１０に格納することによって、圧縮プログラム自体を不揮発性メモリ１０に格納する場合に比べて、不揮発性メモリ１０からのプログラム読み出しに要する消費電力の低減が期待できる。つまり、上述した本発明の実施の形態１～３は、特許文献１～３に記載されているようなプログラム圧縮の手法と組み合わせることができる。

　発明の実施の形態２及び３では、元プログラムＰ１を２つの領域に分ける場合について説明した。しかしながら、元プログラムＰ１を３つ以上の領域に分割し、置換テーブル及び逆置換テーブルの組合せを３組以上生成してもよい。

　発明の実施の形態１～３では、不揮発性メモリ１０にプログラムを格納する場合、言い換えると不揮発性メモリ１０をマイクロコントローラ等のコンピュータと結合されるプログラムメモリとして使用する場合について説明した。コンピュータ装置の動作中はプログラム（又は圧縮プログラム）の書き換えは行われない。また、命令の使用頻度の偏りに起因して、プログラムにはビットパターンの出現頻度に偏り（一様からのずれ）が生じやすいことが想定される。したがって、不揮発性メモリ１０をプログラムメモリとして利用する場合は、ビットパターンの置換・逆置換処理を行うことによって消費電力を大きく低減することが期待できる。しかしながら、発明の実施の形態１～３で述べたビットパターンの置換・逆置換処理は、不揮発性メモリ１０を他の用途で利用するシステムに適用してもよい。

　さらに、本発明は上述した実施の形態のみに限定されるものではなく、既に述べた本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。

　この出願は、２０１１年３月８日に出願された日本出願特願２０１１－０５０１１３を基礎とする優先権を主張し、その開示の全てをここに取り込む。

１、２、３　コンピュータ
５、６、７　ライタ
１０　不揮発性メモリ
１１、３１　逆置換部
１２　逆置換テーブル
１３　命令処理部
５０、６０、７０　計測部
５１、６１、７１　テーブル生成部
５２、６２、７２　置換テーブル
５３、６３、７３　置換部
５４　書き込み処理部
１２１、１２２　マルチプレクサ
１３１、１３２　ルックアップテーブル（ＳＲＡＭ）
Ｐ１　元プログラム
Ｐ２　置換されたプログラム

Claims (20)

1. 　不揮発性メモリから読み出された第２のデータに対してビットパターンの逆置換処理を行うことによって第１のデータを生成する逆置換部を備え、
   　前記第１のデータは、複数の第１のビット列を含み、
   　前記第２のデータは、複数の第２のビット列を含み、
   　前記複数の第１のビット列の各々は、前記複数の第２のビット列のいずれかに対応するとともに、対応する前記いずれかの第２のビット列と同じビット長であり、
   　前記第１のビット列と前記第２のビット列の対応関係は、前記複数の第１のビット列中での出現頻度が相対的に高いビットパターンを持つ第１のビット列に対して、前記不揮発性メモリからの読み出し時に必要な電力が相対的に小さいビットパターンを持つ第２のビット列を優先的に割り当てるように決定されており、
   　前記逆置換処理は、前記対応関係に基づいて、前記複数の第２のビット列を前記複数の第１のビット列に変換する処理を含む、
   ビットパターン逆置換装置。
2. 　前記第２のデータは、前記第１のデータと比べて、データビット値１及び０のうち前記不揮発性メモリからの読み出しに要する電力が低い一方のビット値を多く含む、請求項１に記載のビットパターン逆置換装置。
3. 　前記対応関係では、前記複数の第１のビット列中での出現頻度が相対的に高いビットパターンを持つ第１のビット列は、データビット値１及び０のうち前記不揮発性メモリからの読み出しに要する電力が低い一方のビット値を相対的に多く含むビットパターンを持つ第２のビット列に対応付けられている、請求項１又は２に記載のビットパターン逆置換装置。
4. 　前記対応関係では、前記複数の第１のビット列中での出現頻度が最も高いビットパターンを持つ第１のビット列は、前記一方のビット値を最も多く含むビットパターンを持つ第２のビット列に対応付けられている、請求項３に記載のビットパターン逆置換装置。
5. 　前記対応関係では、前記複数の第１のビット列中での出現頻度の高いビットパターンを持つ第１のビット列から順に、前記一方のビット値を相対的に多く含む第２のビット列と対応付けられている、請求項３又は４に記載のビットパターン逆置換装置。
6. 　前記対応関係を規定した変換テーブルをさらに備える、請求項１～５のいずれか１項に記載のビットパターン逆置換装置。
7. 　前記第１のデータは、複数の第３のビット列をさらに含み、
   　前記第２のデータは、複数の第４のビット列をさらに含み、
   　前記複数の第３のビット列の各々は、前記複数の第４のビット列のいずれかに対応するとともに、対応する前記いずれかの第４のビット列と同じビット長である、
   請求項１～６のいずれか１項に記載のビットパターン逆置換装置。
8. 　前記第３のビット列と前記第４のビット列の対応関係は、前記第３のビット列中での出現頻度が相対的に高いビットパターンを持つ第３のビット列に対して、前記不揮発性メモリからの読み出し時に必要な電力が相対的に小さいビットパターンを持つ第４のビット列を優先的に割り当てるように決定されており、
   　前記逆置換処理は、前記対応関係に基づいて、前記複数の第４のビット列を前記複数の第３のビット列に変換する処理をさらに含む、
   請求項７に記載のビットパターン逆置換装置。
9. 　前記複数の第４のビット列から前記複数の第３のビット列への変換は行われず、前記複数の第３のビット列は前記複数の第４のビット列と同一である、請求項７に記載のビットパターン逆置換装置。
10. 　前記第１のデータは、プログラム又はこれを圧縮した圧縮データであり、
    　前記複数の第１のビット列の各々は、前記プログラムに含まれるｎビット命令（ｎは正の整数）の一部に対応し、
    　前記複数の第３のビット列の各々は、前記ｎビット命令の他の一部に対応する、
    請求項７～９のいずれか１項に記載のビットパターン逆置換装置。
11. 　前記第１のデータは、プログラム又はこれを圧縮した圧縮データであり、
    　前記複数の第１のビット列の各々は、前記プログラムに含まれる命令のオペコードの少なくとも一部に対応し、
    　前記複数の第３のビット列の各々は、前記命令のオペランドの少なくとも一部に対応する、
    請求項７～９のいずれか１項に記載のビットパターン逆置換装置。
12. 　請求項１～１１のいずれか１項に記載のビットパターン逆置換装置と、
    　命令実行部と、
    を備え、
    　前記第１のデータは、前記命令実行部よって実行されるプログラムの少なくとも一部、又は前記プログラムの少なくとも一部が圧縮された圧縮データであり、
    　前記命令実行部は、前記逆置換によって生成された少なくとも１つの第１のビット列によって表わされる命令、又は前記少なくとも１つの第１のビット列に対する伸張処理を行って得られる命令を解読して実行するよう構成されている、
    コンピュータ装置。
13. 　前記逆置換部は、前記逆置換を行うか否かを前記コンピュータ装置の外部から設定できるよう構成されている、請求項１２に記載のコンピュータ装置。
14. 　不揮発性メモリに記録される前の第１のデータに対してビットパターンの置換処理を行うことによって第２のデータを生成する置換部を備え、
    　前記第１のデータは、複数の第１のビット列を含み、
    　前記第２のデータは、複数の第２のビット列を含み、
    　前記複数の第１のビット列の各々は、前記複数の第２のビット列のいずれかに対応するとともに、対応する前記いずれかの第２のビット列と同じビット長であり、
    　前記第１のビット列と前記第２のビット列の対応関係は、前記複数の第１のビット列中での出現頻度が相対的に高いビットパターンを持つ第１のビット列に対して、前記不揮発性メモリからの読み出し時に必要な電力が相対的に小さいビットパターンを持つ第２のビット列を優先的に割り当てるように決定されており、
    　前記置換処理は、前記対応関係に基づいて、前記複数の第１のビット列を前記複数の第２のビット列に変換する処理を含む、
    ビットパターン置換装置。
15. 　前記複数の第１のビット列におけるビットパターン毎の出現頻度を計測する計測部と、
    　前記計測の結果に基づいて、前記対応関係を生成する対応関係生成部と、
    をさらに備える請求項１４に記載のビットパターン置換装置。
16. 　前記第２のデータは、前記第１のデータと比べて、データビット値１及び０のうち前記不揮発性メモリからの読み出しに要する電力が低い一方のビット値を多く含む、請求項１４又は１５に記載のビットパターン置換装置。
17. 　前記対応関係では、前記複数の第１のビット列中での出現頻度が相対的に高いビットパターンを持つ第１のビット列は、データビット値１及び０のうち前記不揮発性メモリからの読み出しに要する電力が低い一方のビット値を相対的に多く含むビットパターンを持つ第２のビット列に対応付けられている、請求項１４～１６のいずれか１項に記載のビットパターン置換装置。
18. 　請求項１４～１７のいずれか１項に記載のビットパターン置換装置と、
    　前記ビットパターン置換装置によって生成された前記第２のデータを前記不揮発性メモリに書き込む書き込み処理部と、
    を備えるライタ装置。
19. 　不揮発性メモリから読み出された第２のデータに対してビットパターンの逆置換処理を行うことによって第１のデータを生成することを備え、
    　前記第１のデータは、複数の第１のビット列を含み、
    　前記第２のデータは、複数の第２のビット列を含み、
    　前記複数の第１のビット列の各々は、前記複数の第２のビット列のいずれかに対応するとともに、対応する前記いずれかの第２のビット列と同じビット長であり、
    　前記第１のビット列と前記第２のビット列の対応関係は、前記複数の第１のビット列中での出現頻度が相対的に高いビットパターンを持つ第１のビット列に対して、前記不揮発性メモリからの読み出し時に必要な電力が相対的に小さいビットパターンを持つ第２のビット列を優先的に割り当てるように決定されており、
    　前記逆置換処理は、前記対応関係に基づいて、前記複数の第２のビット列を前記複数の第１のビット列に変換する処理を含む、
    ビットパターン変換方法。
20. 　ビットパターン変換方法をコンピュータに実行させるためのプログラムであって、
    　前記方法は、
    　不揮発性メモリに記録される前の第１のデータに対してビットパターンの置換処理を行うことによって第２のデータを生成することを備え、
    　前記第１のデータは、複数の第１のビット列を含み、
    　前記第２のデータは、複数の第２のビット列を含み、
    　前記複数の第１のビット列の各々は、前記複数の第２のビット列のいずれかに対応するとともに、対応する前記いずれかの第２のビット列と同じビット長であり、
    　前記第１のビット列と前記第２のビット列の対応関係は、前記複数の第１のビット列中での出現頻度が相対的に高いビットパターンを持つ第１のビット列に対して、前記不揮発性メモリからの読み出し時に必要な電力が相対的に小さいビットパターンを持つ第２のビット列を優先的に割り当てるように決定されており、
    　前記置換処理は、前記対応関係に基づいて、前記複数の第１のビット列を前記複数の第２のビット列に変換する処理を含む、
    プログラム。

Images