WO2012097912A1 - Leiterplatine und verfahren zur herstellung einer leiterplatine - Google Patents

Leiterplatine und verfahren zur herstellung einer leiterplatine Download PDF

Info

Publication number
WO2012097912A1
WO2012097912A1 PCT/EP2011/071829 EP2011071829W WO2012097912A1 WO 2012097912 A1 WO2012097912 A1 WO 2012097912A1 EP 2011071829 W EP2011071829 W EP 2011071829W WO 2012097912 A1 WO2012097912 A1 WO 2012097912A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
circuit board
printed circuit
contact region
region
Prior art date
Application number
PCT/EP2011/071829
Other languages
English (en)
French (fr)
Inventor
Daniel Zitzmann
Wilfried LASSMANN
Original Assignee
Zf Friedrichshafen Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zf Friedrichshafen Ag filed Critical Zf Friedrichshafen Ag
Publication of WO2012097912A1 publication Critical patent/WO2012097912A1/de

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor

Definitions

  • the present invention relates to a printed circuit board and to a method of manufacturing a printed circuit board according to the main claims.
  • busbars are designed as solid metal rails (usually copper or aluminum rails).
  • the two metal rails are coated with an insulating layer to avoid short circuits.
  • metal rails are expensive and heavy and require a lot of space on a corresponding printed circuit board.
  • they require a great deal of mechanical effort and are difficult to assemble, with the further risk of damaging the electrical insulation during assembly.
  • DE 20 2007 003 815 U1 shows a printed circuit board multilayer structure with one or more superposed inner layers, each with an electrically insulating carrier layer which is provided on one or both sides at least partially with a conductor layer, wherein at least one inner layer at least a first and one of the first separately In another lateral region arranged second inner layer part comprises, which differ in their carrier layer thickness and / or their conductor layer thickness from each other.
  • the object of the present invention is to provide an improved printed circuit board for supplying at least one power electronic nik component as well as to provide an improved method for producing such a printed circuit board.
  • the present invention provides a printed circuit board for supplying at least one power electronic component, wherein the printed circuit board has at least a first contact region and a second contact region isolated from the first contact region, characterized in that the printed circuit board has an overlap region which laterally through the first and second contact region is limited, wherein in the overlap region in the interior of the printed circuit board at least one electrically conductive first layer and an electrically conductive second layer are arranged, wherein the first layer from the first contact region is electrically contacted and extending from the first contact region in the direction of the second contact region and wherein the second layer is electrically contactable from the second contact region and extends from the second contact region toward the first contact region, and wherein the first and second layers partially e overlap.
  • the present invention provides a method for producing a printed circuit board for supplying at least one power electronic component, the method comprising a step of providing a board main body having a first contact area and a second contact area electrically insulated from the first contact area, characterized in that the method comprises at least the following steps:
  • a printed circuit board can be understood to mean, for example, a plate-shaped element, to which electronic components can be attached and supplied with electrical energy and / or signals.
  • a power electronic component can be a component which can process a high electrical energy, for example in the form of high voltages or a large current. Typically, power electronics devices can process or switch electrical power in the range of more than 500W.
  • a contact region may be understood to be a region of the printed circuit board in which supply lines or strands are laid or can be laid, which are designed to supply electrical energy or signals to electrical components which are contacted with the printed circuit board. In particular, the contact regions can be designed to deliver correspondingly high currents and voltages, which are required by the power electronics component.
  • An overlapping area is to be understood as meaning a limited partial area of the printed circuit board in which at least two electrical mutually insulated layers in the interior of the printed circuit board partially overlap.
  • An overlap is understood to mean an arrangement in which the layers are arranged one above the other with respect to a normal on a main surface of the board without touching each other.
  • an insulating layer is disposed between the overlapping layers, which prevents shorting of the two overlapping layers arranged.
  • a layer may, for example, be understood as meaning a layer, a film or another strip-like element made of an electrically conductive material, such as, for example, metal.
  • the layers may be metal strips which are inserted into the overlapping region during the production of the printed circuit board.
  • the location should be However, be such that they can be manually inserted, for example, in the printed circuit board in the overlapping area, otherwise a sufficient ability to guide high performance in these situations is not guaranteed.
  • using semiconductor production techniques such as vapor deposition, sputtering or the like is not suitable for forming or creating the layers in the overlap region.
  • a first of the layers can be contacted from the first contact region, while a second of the layers can be contacted from the second contact region.
  • the first layer on one edge of the overlap region in the region of the first contact region offers an electrical contacting possibility
  • the second layer on the edge of the overlap region in the region of the second contact region offers an electrical contacting possibility.
  • the first and second layers are electrically isolated from each other.
  • a partial overlap means in the present application that there is also an (at least small) area in which the first and second positions do not overlap, for example. However, this area where the first and second layers do not overlap may desirably be much smaller than an area where the first and second layers overlap.
  • the first layer also does not extend into the second contact region and / or the second layer does not extend into the first contact region of the printed circuit board.
  • the present invention offers the advantage that it is now possible to increase the capacitive component in an energy supply line for the power electronics component by overlapping the first and second layers, which are both contactable from the respective different contact regions.
  • the overlapping of the first and second layer in overlapping area acts as a kind of plate capacitor, which is electrically connected between the two contact areas.
  • a reduction of the inductive component in the energy supply By the approach presented here, it is also possible to reduce the mechanical complexity as much as possible (for example, to avoid externally connected to the circuit board capacities or and at least make smaller) and on the other hand to design a system which is optimally designed from an electronic point of view.
  • a low-impedance as possible connection and execution of the bus system and the connected components as well as a good shielding or extinction of the current-carrying conductor generated electromagnetic fields can be achieved.
  • the overlapping region is bounded on a first side by the first contact region and on a second side opposite the first side by the second contact region.
  • Such an embodiment of the present invention has the advantage that the printed circuit board as far as possible by a distance from each other arrangement of the contact areas as optimal distribution of the currents in the first and second position is possible, so that the effect of the structure presented here is particularly high.
  • the printed circuit board on an insulating region which is arranged between the first and second layer, and the first layer in the overlap region isolated from the second contact region laterally and the second layer is insulated from the first contact region.
  • An isolation region can be understood to be one or more layers or sections of the printed circuit board, which consists of material that acts as an electrical insulator.
  • an insulation region is provided at least between the first and second layer, which has a recess in which the first layer or the second layer is embedded.
  • a recess may, for example, be a depression in the insulation area.
  • the printed circuit board may have at least one third electrically conductive layer in the overlapping region, which is electrically contactable from the first contact region and from the first contact region in the direction of the second Contact area extends, wherein the third layer is disposed on a first layer opposite side of the second layer, and wherein the second and third layer partially overlap.
  • a further increased effect in particular an increase of the capacitive component and the reduction of the inductive component of the energy supply for the power electronics component, can be achieved if the printed circuit board has at least one fourth electrically conductive layer in the overlapping region, which can be electrically contacted from the second contact region is and extends from the second contact region in the direction of the first contact region, wherein the fourth layer is disposed on an opposite side of the second layer of the third layer, and wherein the third and fourth layer partially overlap.
  • a particularly high effective area which acts as a surface between respective layers and which can act as a surface of a corresponding plate capacitor with interdigitated electrodes, can be realized if in the overlap region an electrical insulation region is arranged, which extends from the direction of a first main surface of the printed circuit board in the direction one of the first main surface opposite second main surface of the printed circuit board extends and at least the first, second and third layers meandering around.
  • the first and second position in the Aligned substantially parallel to a main surface of the printed circuit board In this direction, there is a great extent possibility, so that with such an extent or orientation of the first and / or second layer, a maximum effect of the approach described here can be achieved.
  • an electrically conductive ground layer which is electrically insulated from the first and / or second layer may be arranged on or on at least one main surface of the printed circuit board in the overlapping region.
  • a first supply conductor electrically conductively connected to at least the first layer in the first contact region a first supply conductor electrically conductively connected to at least the first layer can be arranged, wherein in the second contact region one with at least the second layer is electrically connected second supply conductor may be arranged, wherein the first supply conductor has a greater thickness than the first layer and / or wherein the second supply conductor has a greater thickness than the second layer.
  • These supply conductors carry the major part of the current, so that the layers connected to the supply conductor can be designed correspondingly for the main electronic effect, namely as a capacitance-increasing section.
  • a current density can be achieved which essentially corresponds to a current density in the first supply conductor and / or in which the second layer a current density which substantially corresponds to a current density in the second and supply conductor.
  • An embodiment of the present invention particularly well adapted for conducting high currents can be achieved when the first supply conductor is formed as a copper profile element and / or the second supply conductor is formed as a copper profile element.
  • At least one terminal contact pin can be provided, which is embedded or pressed into the first supply conductor or embedded or pressed into the second supply conductor, wherein by the at least one terminal contact pin an electrical Contacting the first or second supply conductor of a main surface of the printed circuit board is feasible.
  • a connection pin can be selected technically easy to be implemented Einpresspin, for example in the form of a metal pin.
  • an embodiment of the present invention as a power electronics circuit, which has at least one power electronics component and at least one capacitance, further comprising a printed circuit board according to an embodiment described above, wherein the at least one power electronics component on a first main surface of the printed circuit board on the Circuit board is arranged and electrically connected to the first layer and wherein the capacitance is disposed on a first main surface opposite the second main surface of the printed circuit board and electrically connected to the second layer.
  • This embodiment of the present invention offers the advantage that a favorable heat dissipation property of the power electronics circuit can be realized by the arrangement of components of the power electronics circuit opposite to the main surfaces.
  • the method for producing a printed circuit board may comprise the following steps:
  • Such an embodiment of the present invention offers the advantage of a significant increase in the capacitive component in the power supply line, since now the second layer is sandwiched between the first and third layer.
  • the second layer is thus formed as an intermediate layer between two gleichpoligen layers, so that on both surfaces of the intermediate layer, that is, the second layer, charge carriers can be accumulated, so that the capacitive effect of such a structure is higher compared to a structure without a third layer.
  • the method may further comprise at least the following steps:
  • the first or second layer can be applied in a particularly secure position if, in a step of applying the insulation layer, the insulation layer (ie an insulation region) is applied, which has a recess, the application taking place in such a way that the first layer is arranged in the recess or wherein the step of introducing the second layer is such that the second layer is introduced into the recess.
  • the insulation layer ie an insulation region
  • the step of introducing the second layer is such that the second layer is introduced into the recess.
  • the method has at least one placement step in which a first supply conductor in the first contact region and a second supply conductor are placed in the second contact region, wherein the method further comprises a step of electrical contacting, in which the first supply conductor with the first layer is contacted and in which the second supply conductor is contacted with the second layer.
  • a material-locking connection in particular a welding, in particular an infrared welding can be performed.
  • Such an embodiment of the present invention offers the advantage of a secure electrical contacting of the first supply conductor with the first layer and / or the second supply conductor with the second layer. In this way it can be reliably ensured that the desired increase in the capacitive component as well as the desired reduction of the inductive component in the energy supply can also be achieved with the structure presented here.
  • Fig. 1 is a perspective view of a holder for busbars according to the
  • FIG. 2 shows a cross-sectional view through a printed circuit board according to an embodiment of the present invention with a connected IGBT as a power electronic component.
  • FIG. 3 shows a perspective view of an embodiment of the printed circuit board according to the invention cut open in the overlapping area; 4 shows a block diagram of the functional principle of a power flow in power electronics for hybrid technology;
  • 5a and 5b are perspective views of an embodiment of a power electronics circuit using an embodiment of the printed circuit board according to the invention.
  • FIG. 6 shows a flowchart of an embodiment of the method according to the invention.
  • an embodiment includes an "and / or" link between a first feature / step and a second feature / step, this may be read such that the embodiment according to one embodiment includes both the first feature / the first feature and the second feature / the second step and according to another embodiment, either only the first feature / step or only the second feature / step.
  • Fig. 2 shows a cross-sectional view through a printed circuit board according to an embodiment of the present invention with a connected IGBT as a power electronics device.
  • the printed circuit board 200 is shown in FIG. 2, which has a first contact region 205, a second contact region 210 and an overlap region 215.
  • the overlap region 215 is bounded on the left side by the first contact region 205 and on the right side by the second contact region 210.
  • a copper profile is introduced as the first supply conductor 220, via which, for example, a pole DC positive potential DC + can be performed in the printed circuit board 200, which is used to power a power electronics device.
  • a copper profile is introduced as the second supply conductor 225, via which, for example, a negative DC potential DC- can be conducted in the printed circuit board 200, which is likewise used to supply a power electronics component.
  • a first press-in pin 230a is arranged, which extends from a first main surface of the printed circuit board 200 shown in FIG. 2, down through the first supply conductor 220 and on one of the first main surface opposite second main surface of the circuit board 200 from the Printed circuit board 200 emerges and is electrically connected to an IGBT 235 as an example of a power electronics device.
  • a second press-in pin 230b is introduced or embedded, but not extending from the first main surface of the circuit board 200 but from an inner region of the supply conductor 225 through the second main surface of the circuit board 200 and electrically with another contact of the IGBT 235 is connected.
  • electrical energy can thus be transmitted from different supply conductors 220 or 225 to the IGBT 235 as a power electronics component.
  • the overlapping region 215 of the printed circuit board 200 is particularly shaped.
  • a plurality of electrically conductive layers are arranged in the overlapping region 215 and are electrically connected to the first supply conductor 220 arranged in the first contact region 205.
  • a first layer 240a, a third layer 240c and a fifth layer 240e are arranged in the overlapping region 215.
  • insulator region 245 which can be formed, for example, from layers or sections of a conventional printed circuit board material such as FR4.
  • electrically conductive layers such as those between the first layer 240a and the The third layer 240c disposed second layer 240b, the arranged between the third layer 240c and the fifth layer 240e fourth layer 240d are electrically connected to the second supply conductor 225, which is arranged in the second contact region 210.
  • a sixth layer 240 f may be provided which extends between the fifth layer 240 e and the second main surface of the printed circuit board 200.
  • the first to sixth layers can consist, for example, of thick-film inserts which, during the production process, are arranged in layers alternately with insulating layers of the insulation region 245 introduced therebetween.
  • the first, third and fifth layers extend from the first contact region 205 in the direction of the second contact region 210, wherein they do not reach the second contact region 210 completely, but between its end and the second contact region 210 or the second supply conductor 225 arranged there at least a portion or portion of the isolation region 245 remains to achieve the best possible electrical isolation between the first and the second supply conductors 220 and 225, respectively.
  • the second, fourth and sixth position extend from the second supply conductor 225 in the second contact region 210 in the direction of the first contact region 205 or the first supply conductor 220 arranged therein, likewise between one end of the second, fourth and sixth position and the first contact region 205 or the first supply conductor 220 disposed there remains at least a portion of the isolation region in order to achieve the best possible electrical isolation between the first and the second supply conductor 220 and 225.
  • the first to sixth layer thereby extends substantially parallel to a main surface of the printed circuit board 200.
  • the insulating region 245 can be described as extending meandering between the individual adjacent layers in the overlapping region 215 between the first main surface and the second main surface. According to the above-described sequence of electrically conductive layers 240 and insulating layers of the insulation region 245 arranged therebetween, it is thus achieved that adjacently arranged electrically conductive layers partially overlap and form an interlocking structure. Not all of the layers shown here must be realized, but it is also sufficient if, for example, only the first to third layer or the second to fourth layers are arranged in the overlapping area. Of course, further layers increase the effect of the approach presented here.
  • a ground layer 250 that is to say an electrically conductive layer, which is provided for contacting a ground potential can be arranged.
  • a circuit board 200 constructed as shown in FIG. 2 now allows the sequence of electrically conductive layers 240 in the overlapping region 215 to form a type of interdigital capacitance between the first supply conductor 220 and the second supply conductor 225.
  • the sequence of electrically conductive layers 240 in the overlapping region 215 to form a type of interdigital capacitance between the first supply conductor 220 and the second supply conductor 225.
  • an increase in the capacitive component in the energy supply can be achieved.
  • it can be achieved by the closely adjacent guiding of different currents in the adjacent layers described here in the overlapping region, a reduction of the inductive component in the power supply, as emerging magnetic fields cancel each other again.
  • an embodiment of the present invention may be used in which only an electrically conductive layer which is electrically contacted by the first contact region 205, partially overlapping against a second electrically conductive layer is arranged, which form generated contact region 210 elec- trically conductive contactable.
  • an increase in the capacitive component in the energy supply can also be realized, even if a sequence of several electrically interleaved layers arranged in one another naturally improves the effect, for example an increase of the capacitive component in the energy supply.
  • the above-described embodiment of the present invention thus relates to the implementation of a power supply over several layers of a printed circuit board.
  • the distribution of, for example, the positive and negative voltage position takes place alternately, analogous to the arrangement of a multilayer plate capacitor.
  • the power supply system in the printed circuit board is thus available as an additional capacitor. In this case, for example, alternately plus or. Negative voltage levels arranged. For this reason, it is particularly advantageous for such a structure to arrange at least two positive and two negative voltage positions alternately overlapping (toothed).
  • FIG. 3 shows a perspective view of an embodiment of the printed circuit board according to the invention cut open in the overlapping region.
  • the electrically conductive layers 240 are arranged in such a way that they extend on the one hand parallel to the first main surface of the printed circuit board 200 (shown above) and furthermore extend parallel to the first supply conductor 220 shown on the left.
  • the layers thus have a longitudinal extent which corresponds to the longitudinal extent of the first supply conductor 220.
  • the printed circuit board is completely enclosed by insulating material 245, for example the known printed circuit board material, so that at the fewest possible points on the surface of the printed circuit board 200 there is a danger from exposed voltage-carrying regions.
  • FIG. 4 shows a block diagram of the functional principle of a power flow in power electronics for hybrid technology.
  • a printed circuit board 200 is used according to an embodiment of the present invention, as described for example with reference to Figures 2 and 3, a high-voltage battery 400, a DC link capacitor 410 and a power electronics device (for example, the IGBT 235) to each other connect.
  • the printed circuit board described above is reproduced in the form of the connection bus 200 shown on the upper edge of the image, wherein the two connecting lines represented represent, for example, the first connecting conductor 220 and the second connecting conductor 225.
  • the power electronics device 235 may generate, for example, a DC voltage DC supplied thereto using the printed circuit board 200 described above, a three-phase AC or a three-phase AC voltage AC ⁇ used for the operation of a motor 420.
  • FIGS. 5a and 5b show perspective views of an exemplary embodiment of a power electronics circuit using an exemplary embodiment of the printed circuit board 200 according to the invention.
  • FIG. 5a shows a view of an underside of the power electronics circuit, wherein a plurality of power electronics components 235 are illustrated. In this case, the power electronics components 235 are connected to the first and second supply conductors 220 and 225, which in turn are contacted with correspondingly connected layers in the overlapping region 215.
  • FIG. 5 b shows a view of an upper side of the power electronic circuit, wherein it can be seen that a DC link capacitor 410 is arranged on the upper side of the printed circuit board 200.
  • the above proposed approach to building a printed circuit board therefore offers several advantages over the prior art.
  • a low-impedance bus design can be realized, in which an ideal connection of the DC link capacitor is possible.
  • low loss can be realized in the busbar system, so that it comes only to a lower heat generation than approaches in the prior art.
  • the improved positioning possibility of the components of the circuit enables improved heat dissipation. Since now also lower AC components are to be expected on the DC conductor, also a battery connected to the circuit presented here is also spared. Due to the layer structure described above, there is also an additional capacity in the power supply line of the printed circuit board, which is distinguished from the prior art by improved EMC behavior. This advantageously allows the use of future higher clock frequencies.
  • FIG. 6 shows a flow chart of an exemplary embodiment of the method 600 according to the invention for producing a printed circuit board for supplying at least one power electronics component.
  • the method comprises a step of providing 610 a board main body which comprises a first contact area and a second contact area electrically insulated from the first contact area.
  • the method 600 comprises at least one step of arranging 620 an electrically conductive first layer in an overlapping region bounded by the first and second contact region, the first layer being contactable from the first contact region and extending from the first contact region in the direction of the first contact region extends second contact area.
  • the method 600 comprises a step of applying 630 an insulating layer to the first layer, wherein the insulating layer is applied such that the first layer is electrically insulated from the second contact region.
  • the method 600 includes a step of introducing an electrically conductive second layer on the insulating layer, wherein the second layer of the second contact region is electrically contactable and extends from the second contact region in the direction of the first Kotakt Suites out, wherein the second layer is introduced such that it partially overlaps the first layer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

Die vorliegende Erfindung betrifft eine Leiterplatine (200) zur Versorgung von zumindest einem Leistungselektronik-Bauelement (235), wobei die Leiterplatine (200) zumindest einen ersten Kontaktbereich (205) und einen vom ersten Kontaktbereich (205) isolierten zweiten Kontaktbereich (210) aufweist. Die Leiterplatine weist einen Überlappungsbereich (215) auf, der durch den ersten (205) und zweiten Kontaktbereich (210) seitlich begrenzt wird, wobei in dem Überlappungsbereich (215) im Inneren der Leiterplatine (200) zumindest eine elektrisch leitfähige erste Lage (240a) und eine elektrisch leitfähige zweite Lage (240b) angeordnet sind, wobei die erste Lage (240a) vom ersten Kontaktbereich (205) aus elektrisch kontaktierbar ist und sich vom ersten Kontaktbereich (205) aus in Richtung des zweiten Kontaktbereichs (210) hin erstreckt und wobei die die zweite Lage (240b) vom zweiten Kontaktbereich (210) aus elektrisch kontaktierbar ist vom zweiten Kontaktbereich (210) aus in Richtung des ersten Kontaktbereichs (205) hin erstreckt, und wobei sich die erste (240a) und die zweite Lage (240b) teilweise überlappen.

Description

Leiterplatine und Verfahren zur Herstellung einer Leiterplatine
Die vorliegende Erfindung bezieht sich auf eine Leiterplatine sowie auf ein Verfahren zur Herstellung einer Leiterplatine gemäß den Hauptansprüchen.
Üblicherweise werden bei Projekten im Bereich der Leistungselektronik für Automobile die Verbindungsleitungen zwischen Batterieversorgung, Zwischenkreiskon- densator und den IGBT's, die sog. Busbars (wie sie aus der perspektivischen Darstellung nach Fig. 1 ersichtlich sind) als massive Metallschienen (üblicherweise Kupferoder Aluminiumschienen) ausgeführt. Die beiden Metallschienen sind dabei mit einer Isolierschicht überzogen um Kurzschlüsse zu vermeiden. Allerdings ergeben sich aus der Verwendung von solchen Metallschienen einige Nachteile. Beispielsweise sind Metallschienen teuer und schwer und benötigen viel Platz auf einer entsprechenden Leiterplatine. Zusätzlich erfordern sie einen hohen mechanischen Aufwand und sind schwierig zu montieren, wobei weiterhin eine Gefahr der Beschädigung der elektrischen Isolation bei der Montage besteht. In Bezug auf elektronische Eigenschaften von solchen Leiterplatinen wäre zum einen, dass sie sehr hohe elektrische Felder emittieren und sich eine hohe Leitungsinduktivität ergibt, welche extrem hohe Spannungsspitzen induziert. Dies führte dazu, dass sich das Busbarsystem stark erwärmen kann. Besonders die auf die vorstehend genannten elektronischen Eigenschaften bezogenen Probleme stellen eine große Herausforderung dar und müssen mit aufwändiger Schutztechnik so weit wie möglich eingegrenzt werden.
Die DE 20 2007 003 815 U1 zeigt einen Leiterplatten-Mehrschichtaufbau mit einer oder mehreren übereinanderliegenden Innenlagen mit je einer elektrisch isolierenden Trägerschicht die ein- oder beidseitig wenigstens bereichsweise mit einer Leiterschicht versehen ist, wobei wenigstens eine Innenlage wenigstens einen ersten und einen von dem ersten separat in einem anderen lateralen Bereich angeordneten zweiten Innenlageteil umfasst, die sich in ihrer Trägerschichtdicke und/oder ihrer Leiterschichtdicke voneinander unterscheiden.
Vor diesem Hintergrund besteht die Aufgabe der vorliegenden Erfindung darin, eine verbesserte Leiterplatine zur Versorgung von zumindest einem Leistungselektro- nik-Bauelement sowie ein verbessertes Verfahren zur Herstellung einer solchen Leiterplatine zu schaffen.
Diese Aufgabe wird durch die Merkmale der unabhängigen Patentansprüche gelöst. Vorteilhafte Ausgestaltungen des erfindungsgemäßen Ansatzes ergeben sich aus den jeweiligen Unteransprüchen und der nachfolgenden Beschreibung.
Die vorliegende Erfindung schafft eine Leiterplatine zur Versorgung von zumindest einem Leistungselektronik-Bauelement, wobei die Leiterplatine zumindest einen ersten Kontaktbereich und einen vom ersten Kontaktbereich isolierten zweiten Kontaktbereich aufweist, dadurch gekennzeichnet, dass die Leiterplatine einen Überlappungsbereich aufweist, der durch den ersten und zweiten Kontaktbereich seitlich begrenzt ist, wobei in dem Überlappungsbereich im Inneren der Leiterplatine zumindest eine elektrisch leitfähige erste Lage und eine elektrisch leitfähige zweite Lage angeordnet sind, wobei die erste Lage vom ersten Kontaktbereich aus elektrisch kontaktierbar ist und sich vom ersten Kontaktbereich aus in Richtung des zweiten Kontaktbereichs hin erstreckt und wobei die die zweite Lage vom zweiten Kontaktbereich aus elektrisch kontaktierbar ist und sich vom zweiten Kontaktbereich aus in Richtung des ersten Kontaktbereichs hin erstreckt, und wobei sich die erste und die zweite Lage teilweise überlappen.
Ferner schafft die vorliegende Erfindung ein Verfahren zur Herstellung einer Leiterplatine zur Versorgung von zumindest einem Leistungselektronik-Bauelement, wobei das Verfahren einen Schritt des Bereitstellens eines Platinengrundkörpers aufweist, der einen ersten Kontaktbereich und einen vom ersten Kontaktbereich elektrisch isolierten zweiten Kontaktbereich aufweist, dadurch gekennzeichnet, dass das Verfahren zumindest die folgenden Schritte umfasst:
- Anordnen einer elektrisch leitfähigen ersten Lage in einem Überlappungsbereich der durch den ersten und zweiten Kontaktbereich seitlich begrenzt ist, wobei die erste Lage von dem ersten Kontaktbereich aus kontaktierbar ist und sich von dem ersten Kontaktbereich aus in Richtung des zweiten Kontaktbereichs hin erstreckt; - Aufbringen einer Isolationslage auf die erste Lage, wobei die Isolationslage derart aufgebracht wird, dass die erste Lage von dem zweiten Kontaktbereich elektrisch isoliert wird; und
- Einbringen einer elektrisch leitfähigen zweiten Lage auf der Isolationslage, wobei die zweite Lage von dem zweiten Kontaktbereich aus elektrisch kontaktierbar ist und sich von dem zweiten Kontaktbereich aus in Richtung des ersten Kotaktbereichs hin erstreckt, wobei die zweite Lage derart eingebracht wird, dass sie teilweise die erste Lage überlappt.
Unter eine Leiterplatine kann dabei ein beispielsweise plattenförmiges Element verstanden werden, an oder auf dem elektronische Bauelemente befestigt und mit elektrischer Energie und/oder Signalen versorgt oder beaufschlagt werden können. Ein Leistungselektronik-Bauelement kann dabei ein Bauelement sein, welches eine hohe elektrische Energie, beispielsweise in Form einer hohen Spannungen oder eines großen Stroms verarbeiten kann. Üblicherweise können Leistungselektronik-Bauelemente eine elektrische Leistung im Bereich von mehr als 500 W verarbeiten oder diese schalten. Unter einem Kontaktbereich kann ein Bereich der Leiterplatine verstanden werden, in dem Versorgungsleitungen oder -stränge verlegt sind oder verlegt werden können, die zur Versorgung von mit der Leiterplatine kontaktierten elektrischen Bauelementen mit elektrischer Energie oder mit Signalen ausgebildet sind. Insbesondere können die Kontaktbereiche ausgebildet sein, um entsprechend hohe Ströme und Spannungen zu liefern, welche von dem Leistungselektronik-Bauelement benötigt werden. Unter einem Überlappungsbereich ist ein begrenzter Teilbereich der Leiterplatine zu verstehen, in dem sich zumindest zwei elektrische voneinander isolierte Lagen im Inneren der Leiterplatine teilweise überlappen. Unter einem Überlappen ist eine Anordnung zu verstehen, bei der die Lagen in Bezug zu einer Normale auf eine Hauptoberfläche der Platine übereinander angeordnet sind, ohne dass sie sich dabei berühren brauchen. Insbesondere ist zwischen den sich überlappenden Lagen eine Isolationsschicht angeordnet, die ein Kurzschließen der beiden überlappend angeordneten Lagen verhindert. Unter einer Lage kann vorliegend beispielsweise eine Schicht, eine Folie oder ein anderes streifenförmiges Element aus einem elektrisch leitfähigen Material wie beispielsweise Metall verstanden werden. Beispielsweise können die Lagen Metallstreifen sein, die beim Herstellen der Leiterplatine in den Überlappungsbereich eingelegt werden. Die Lage sollte jedoch so beschaffen sein, dass sie beispielsweise manuell in die Leiterplatine im Überlappungsbereich eingelegt werden kann, da ansonsten eine ausreichende Fähigkeit zur Führung von hohen Leistungen in diesen Lagen nicht gewährleistet ist. Insbesondere ist das Verwenden von Halbleiter-Produktionsverfahren wie beispielsweise ein Aufdampfen, Sputtern oder ähnliches nicht geeignet, die Lagen in dem Überlappungsbereich auszubilden oder zu erstellen.
Dabei ist eine erste der Lagen vom ersten Kontaktbereich aus kontaktierbar, während eine zweite der Lagen vom zweiten Kontaktbereich aus kontaktierbar ist. Dies bedeutet, dass die erste Lage an einem Rand des Überlappungsbereichs im Bereich des ersten Kontaktbereichs eine elektrische Kontaktierungsmoglichkeit bietet, während die zweite Lage am Rand des Überlappungsbereichs im Bereich des zweiten Kontaktbereichs eine elektrische Kontaktierungsmoglichkeit bietet. Insbesondere sind dabei die erste und zweite Lage elektrisch voneinander isoliert. Ein teilweises Überlappen heißt in der vorliegenden Anmeldung, dass auch besteht ein (zumindest kleiner) Bereich besteht, in dem sich die beispielsweise erste und zweite Lage nicht überlappen. Dieser Bereich, in dem die erste und zweite Lage sich nicht überlappen kann jedoch günstigerweise wesentlich kleiner sein als ein Bereich, in dem sich die erste und zweite Lage überlappen. Günstigerweise erstreckt sich die erste Lage auch nicht in den zweiten Kontaktbereich und/oder die zweite Lage nicht in den ersten Kontaktbereich der Leiterplatine.
Die vorliegende Erfindung bietet den Vorteil, dass nun durch das Überlappen der ersten und zweiten Lage, die beide jeweils von den entsprechenden unterschiedlichen Kontaktbereichen aus kontaktierbar sind, sehr einfach eine Erhöhung des kapazitiven Anteils in einer Energiezuleitung für das Leistungselektronik-Bauelement möglich wird. Das Überlappen der ersten und zweiten Lage in Überlappungsbereich wirkt dabei als eine Art Plattenkondensator, der elektrisch zwischen die beiden Kontaktbereiche geschaltet ist. Zugleich lässt sich durch ein solches Überlappen der ersten und zweiten Lage auch eine Reduzierung des induktiven Anteils in der Energiezuleitung erreichen. Durch den hier vorgestellten Ansatz ist es ferner auch möglich, den mechanischen Aufwand so weit wie möglich zu reduzieren (beispielsweise extern an die Leiterplatine anzuschließende Kapazitäten zu vermeiden oder und zumindest kleiner auszulegen) und zum anderen ein System zu entwerfen, welches aus elektronischer Sicht möglichst optimal gestaltet ist. Zugleich kann eine möglichst niederimpedante Anbindung und Ausführung des Busbahnsystems und der angeschlossenen Bauteile sowie eine gute Schirmung bzw. Auslöschung der von Strom durchflossenen Leiter erzeugten elektromagnetischen Felder erreicht werden.
Günstig ist es, wenn der Überlappungsbereich an einer ersten Seite durch den ersten Kontaktbereich und an einer der ersten Seite gegenüberliegenden zweiten Seite durch den zweiten Kontaktbereich begrenzt ist. Eine derartige Ausführungsform der vorliegenden Erfindung bietet den Vorteil, dass die Leiterplatine durch eine möglichst weit voneinander entfernte Anordnung der Kontaktbereiche eine möglichst optimale Verteilung der Ströme in der ersten und zweiten Lage möglich ist, so dass die Wirkung der hier vorgestellten Struktur besonders hoch ist.
Gemäß einer besonderen Ausführungsform der vorliegenden Erfindung weist die Leiterplatine einen Isolationsbereich auf, der zwischen der ersten und zweiten Lage angeordnet ist, und der im Überlappungsbereich die erste Lage seitlich gegen den zweiten Kontaktbereich isoliert und der die zweite Lage seitlich gegen den ersten Kontaktbereich isoliert. Unter einem Isolationsbereich können eine oder mehrere Lage(n) oder Abschnitte der Leiterplatine verstanden werden, die aus Material bestehet, das elektrisch isolierend wirkt. Eine derartige Ausführungsform der vorliegenden Erfindung bietet den Vorteil einer möglichst guten und damit sicheren Isolation der ersten Lage gegen den zweiten Kontaktbereich sowie der zweiten Lage seitlich gegen den ersten Kontaktbereich. Hierdurch kann eine möglichst hohe Spannung zwischen dem ersten und zweiten Kontaktbereich angelegt werden, so dass die Leiterplatine auch bei hohen zu übertragenden Leistungen noch zuverlässig funktioniert.
Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung kann im Überlappungsbereich ein Isolationsbereich zumindest zwischen der ersten und zweiten Lage vorgesehen ist, der eine Ausnehmung aufweist, in die die erste Lage oder die zweite Lage eingebettet ist. Eine solche Ausnehmung kann beispielsweise eine Vertiefung in dem Isolationsbereich sein. Eine derartige Ausführungsform der vorliegenden Erfindung bietet den Vorteil einer besonders positionssicheren Einbringung der ersten Lage oder der zweiten Lage, so dass eine zuvor beispielsweise simulativ als optimal bestimmte Position der ersten oder zweiten Lage in Bezug auf die jeweils andere Lage und/oder den ersten und/oder zweiten Kontaktbereich zuverlässig realisiert werden kann.
Um eine Wirkung sowie die sich ergebenden Vorteile des hier vorgestellten Ansatzes noch weiter zu erhöhen, kann die Leiterplatine in dem Überlappungsbereich zumindest eine dritte elektrisch leitfähige Lage aufweisen, die von dem ersten Kontaktbereich aus elektrisch kontaktierbar ist und sich vom ersten Kontaktbereich aus in Richtung des zweiten Kontaktbereichs hin erstreckt, wobei die dritte Lage an einer der ersten Lage gegenüberliegenden Seite der zweiten Lage angeordnet ist, und wobei sich die zweite und dritte Lage teilweise überlappen.
Eine nochmals erhöhte Wirkung, insbesondere eine Erhöhung des kapazitiven Anteils sowie der Reduzierung des induktiven Anteils der Energiezuleitung für das Leistungselektronik-Bauelement kann erreicht werden, wenn die Leiterplatine in dem Überlappungsbereich zumindest eine vierte elektrisch leitfähige Lage aufweist, die von dem zweiten Kontaktbereich aus elektrisch kontaktierbar ist und sich vom zweiten Kontaktbereich aus in Richtung des ersten Kontaktbereichs hin erstreckt, wobei die vierte Lage an einer der zweiten Lage gegenüberliegenden Seite der dritten Lage angeordnet ist, und wobei sich die dritte und vierte Lage teilweise überlappen.
Eine besonders hohe effektive Fläche, die als Fläche zwischen entsprechenden Lagen wirkt und die als Fläche eines entsprechenden Plattenkondensators mit ineinandergreifenden Elektroden wirken kann, kann realisiert werden, wenn im Überlappungsbereich ein elektrischer Isolationsbereich angeordnet ist, welcher sich aus Richtung einer ersten Hauptoberfläche der Leiterplatine in Richtung einer der ersten Hauptoberfläche gegenüberliegenden zweiten Hauptoberfläche der Leiterplatine erstreckt und zumindest die erste, zweite und dritte Lage mäanderförmig umgibt.
Um eine möglichst große Fläche zu erreichen, in der die erste und zweite Lage überlappen und die somit einen hohen Beitrag zur ausgebildeten Kapazität zwischen dem ersten und zweiten Kontaktbereich ausbilden, kann die erste und zweite Lage im Wesentlichen parallel zu einer Hauptoberfläche der Leiterplatine ausgerichtet sein. In diese Richtung besteht eine große Erstreckungsmöglichkeit, so dass bei einer solchen Erstreckung oder Ausrichtung der ersten und/oder zweiten Lage eine maximale Wirkung des hier beschriebenen Ansatzes erreicht werden kann.
Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung kann an oder auf zumindest einer Hauptoberfläche der Leiterplatine im Überlappungsbereich eine elektrisch leitfähige Masselage angeordnet sein, die von der ersten und/oder zweiten Lage elektrisch isoliert ist. Eine derartige Ausführungsform der vorliegenden Erfindung bietet den Vorteil einer möglichst guten Schirmung bzw. Auslöschung der vom Strom durchflossenen Lagen im Überlappungsbereich, insbesondere in Bezug auf durch Stromfluss in den Lagen erzeugte elektromagnetische Felder.
Um einen hohen Stromfluss und somit eine hohe Leistung zu erreichen, die von der Leiterplatine geführt werden soll, kann im ersten Kontaktbereich ein mit zumindest der ersten Lage elektrisch leitfähig verbundener erster Versorgungsleiter angeordnet sein, wobei in dem zweiten Kontaktbereich ein mit zumindest der zweiten Lage elektrisch verbundener zweiter Versorgungsleiter angeordnet sein kann, wobei der erste Versorgungsleiter eine größere Dicke aufweist, als die erste Lage und/oder wobei der zweite Versorgungsleiter eine größere Dicke aufweist, als die zweite Lage. Diese(r) Versorgungsleiter führen den größten Teil des Stromes, so dass die mit dem Versorgungsleiter verbundenen Lagen für die elektronische Hauptwirkung, nämlich als kapazi- tätserhöhender Abschnitt zu wirken entsprechend ausgelegt sein können.
Besonders vorteilhaft ist es in Bezug auf eine Erhöhung des kapazitiven Anteils in der Energiezuleitung sowie einer Reduzierung des induktiven Anteils in der Energiezuleitung, wenn der erste Versorgungsleiter eine Längserstreckung aufweist, die einer Längserstreckung der ersten Lage entspricht und/oder dass der zweite Versorgungsleiter eine Längserstreckung aufweist, die einer Längserstreckung der zweiten Lage entspricht. Auf diese Weise kann beispielsweise in der ersten Lage eine Stromdichte erreicht werden, die im Wesentlichen einer Stromdichte in dem ersten Versorgungsleiter entspricht und/oder in der der zweiten Lage eine Stromdichte erreicht werden, die einer Stromdichte in dem zweiten und Versorgungsleiter im Wesentlichen entspricht. Eine besonders gut zur Leitung von hohen Strömen ausgelegte Ausführungsform der vorliegenden Erfindung kann erreicht werden, wenn der erste Versorgungsleiter als ein Kupferprofil-Element ausgebildet ist und/oder der zweite Versorgungsleiter als ein Kupferprofil-Element ausgebildet ist.
Um eine möglichst optimale Kontaktierung des ersten und/oder zweiten Versorgungsleiters zu erreichen, kann zumindest ein Anschlusskontaktstift vorgesehen sein, der in den ersten Versorgungsleiter eingebettet oder eingepresst ist oder der in den zweiten Versorgungsleiter eingebettet oder eingepresst ist, wobei durch den zumindest einen Anschlusskontaktstift eine elektrische Kontaktierung des ersten oder zweiten Versorgungsleiters von einer Hauptoberfläche der Leiterplatine durchführbar ist. Unter einem Anschlusskontaktstift kann ein technisch einfach zu realisierender Einpresspin, beispielsweise in der Form eines Metallstiftes gewählt werden.
Besonders vorteilhaft ist eine Ausführungsform der vorliegenden Erfindung als Leistungselektronikschaltung, die zumindest ein Leistungselektronik-Bauelement und zumindest eine Kapazität aufweist, wobei ferner eine Leiterplatine gemäß einer vorstehend beschriebenen Ausführungsform vorgesehen ist, wobei das zumindest eine Leistungselektronik-Bauelement an einer ersten Hauptoberfläche der Leiterplatine an der Leiterplatine angeordnet und mit der ersten Lage elektrisch verbunden ist und wobei die Kapazität an einer der ersten Hauptoberfläche gegenüberliegenden zweiten Hauptoberfläche der Leiterplatine angeordnet und mit der zweiten Lage elektrisch verbunden ist. Diese Ausführungsform der vorliegenden Erfindung bietet den Vorteil, dass durch die in Bezug auf Hauptoberflächen gegenüberliegende Anordnung von Komponenten der Leistungselektronikschaltung eine günstige Wärmeabfuhreigenschaft der Leistungselektronikschaltung realisiert werden kann.
Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung kann das Verfahren zur Herstellung einer Leiterplatine die folgenden Schritte aufweisen:
- Aufbringen einer zweiten Isolationslage auf die zweite Lage, wobei die zweite Isolationslage derart aufgebracht wird, dass sie die zweite Lage dem ersten Kontaktbereich elektrisch isoliert; und - Einbringen einer elektrisch leitfähigen dritten Lage auf der zweiten Isolationslage, wobei die dritte Lage von dem ersten Kontaktbereich aus elektrisch kontaktierbar ist und sich von dem ersten Kontaktbereich aus in Richtung des zweiten Kotaktbereichs hin erstreckt, wobei die dritte Lage derart eingebracht wird, dass sie teilweise die zweite Lage überlappt.
Eine derartige Ausführungsform der vorliegenden Erfindung bietet den Vorteil einer deutlichen Erhöhung des kapazitiven Anteils in der Energiezuleitung, da nun die zweite Lage Sandwich-artig zwischen der ersten und dritten Lage angeordnet ist. Die zweite Lage wird somit als Zwischenlage zwischen zwei gleichpoligen Lagen ausgeformt, so dass an beiden Oberflächen der Zwischenlage, das heißt der zweiten Lage, Ladungsträger angesammelt werden können, so dass die kapazitive Wirkung einer derartigen Struktur gegenüber einer Struktur ohne dritte Lage höher ist.
Gemäß einer weiter verbesserten Ausführungsform der vorliegenden Erfindung kann das Verfahren ferner zumindest die folgenden Schritte aufweisen:
- Aufbringen einer dritten Isolationslage auf die dritte Lage, wobei die dritte Isolationslage derart aufgebracht wird, dass sie die dritte Lage von dem zweiten Kontaktbereich elektrisch isoliert; und
- Einbringen einer elektrisch leitfähigen vierten Lage auf der dritten Isolationslage, wobei die vierte Lage von dem zweiten Kontaktbereich aus elektrisch kontaktierbar ist und sich von dem zweiten Kontaktbereich aus in Richtung des ersten Kontaktbereichs hin erstreckt, wobei die vierte Lage derart eingebracht wird, dass sie teilweise die dritte Lage überlappt.
Auch für eine solche Ausführungsform der vorliegenden Erfindung lassen sich die vorstehend in genannten Gründe bezüglich einer Verbesserung des kapazitiven Anteils in der Energiezuleitung für das Leistungselektronik-Bauelement anführen, wobei nun auch auf beiden Hauptoberflächen der dritten Lage Ladungsträger angesammelt werden können. Hierdurch weist eine derartige Struktur des Überlappungsbereichs der Leiterplatine gegenüber einer Struktur des Überlappungsbereichs, bei der keine vierte Lage vorgesehen ist ein noch besseres Verhalten in Bezug auf die Erhöhung des kapazitiven Anteils in der Energiezuleitung auf. Besonders positionssicher kann die erste oder zweite Lage aufgebracht werden, wenn in einem Schritt des Aufbringens der Isolationslage die Isolationslage (d.h. ein Isolationsbereich) aufgebracht wird, die eine Ausnehmung aufweist, wobei das Aufbringen derart erfolgt, dass die erste Lage in der Ausnehmung angeordnet wird oder wobei der Schritt des Einbringens der zweiten Lage derart erfolgt, dass die zweite Lage in die Ausnehmung eingebracht wird.
Besonders vorteilhaft ist es, wenn das Verfahren zumindest einen Schritt des Platzierens aufweist, in dem ein erster Versorgungsleiter im ersten Kontaktbereich und ein zweiter Versorgungsleiter im zweiten Kontaktbereich platziert werden wobei das Verfahren ferner einen Schritt des elektrischen Kontaktierens aufweist, in dem der erste Versorgungsleiter mit der ersten Lage kontaktiert wird und in dem der zweite Versorgungsleiter mit der zweiten Lage kontaktiert wird. Speziell kann im Schritt des elektrischen Kontaktierens ein stoffschlüssiges Verbinden, speziell ein Verschweißen, insbesondere einen Infrarot-Verschweißen durchgeführt werden. Eine derartige Ausführungsform der vorliegenden Erfindung bietet den Vorteil einer sicheren elektrischen Kontak- tierung des ersten Versorgungsleiters mit der ersten Lage und/oder des zweiten Versorgungsleiters mit der zweiten Lage. Auf diese Weise kann zuverlässig sichergestellt werden, dass die mit der hier vorgestellten Struktur gewünschte Erhöhung des kapazitiven Anteils sowie die gewünschte Reduzierung des induktiven Anteils in der Energiezuleitung auch erreicht werden kann.
Nachfolgend werden vorteilhafte Ausführungsbeispiele der vorliegenden Erfindungen anhand der beigefügten Zeichnungen näher erläutert. Es zeigen:
Fig. 1 eine perspektivische Ansicht einer Halterung für Busbars gemäß dem
Stand der Technik;
Fig. 2 eine Querschnittsansicht durch eine Leiterplatine gemäß einem Ausführungsbeispiel der vorliegenden Erfindung mit einem angeschlossenen IGBT als Leistungselektronik-Bauelement;
Fig. 3 eine perspektivische Darstellung eines im Überlappungsbereich aufgeschnittenen Ausführungsbeispiels der erfindungsgemäßen Leiterplatine; Fig. 4 einen Blockschaltbild für das Funktionsprinzip eines Leistungsflusses bei einer Leistungselektronik für Hybridtechnologie;
Fig. 5a und 5b perspektivische Ansichten eines Ausführungsbeispiels einer Leistungselektronikschaltung unter Verwendung eines Ausführungsbeispiels der erfindungsgemäße Leiterplatine; und
Fig.6 ein Ablaufdiagramm eines Ausführungsbeispiels des erfindungsgemäßen Verfahrens.
Gleiche oder ähnliche Elemente können in den Figuren durch gleiche oder ähnliche Bezugszeichen versehen sein, wobei auf eine wiederholte Beschreibung verzichtet wird. Ferner enthalten die Figuren der Zeichnungen, deren Beschreibung sowie die Ansprüche zahlreiche Merkmale in Kombination. Einem Fachmann ist dabei klar, dass diese Merkmale auch einzeln betrachtet werden oder sie zu weiteren, hier nicht explizit beschriebenen Kombinationen zusammengefasst werden können. Weiterhin ist die Erfindung in der nachfolgenden Beschreibung eventuell unter Verwendung von unterschiedlichen Maßen und Dimensionen erläutert, wobei die Erfindung nicht auf diese Maße und Dimensionen eingeschränkt zu verstehen ist. Ferner können erfindungsgemäße Verfahrensschritte wiederholt sowie in einer anderen als in der beschriebenen Reihenfolge ausgeführt werden. Umfasst ein Ausführungsbeispiel eine„und/oder"- Verknüpfung zwischen einem ersten Merkmal/Schritt und einem zweiten Merkmal/ Schritt, so kann dies so gelesen werden, dass das Ausführungsbeispiel gemäß einer Ausführungsform sowohl das erste Merkmal / den ersten Schritt als auch das zweite Merkmal /den zweiten Schritt und gemäß einer weiteren Ausführungsform entweder nur das erste Merkmal /Schritt oder nur das zweite Merkmal /Schritt aufweist.
Fig. 2 zeigt eine Querschnittsansicht durch eine Leiterplatine gemäß einem Ausführungsbeispiel der vorliegenden Erfindung mit einem angeschlossenen IGBT als Leistungselektronik-Bauelement. Dabei ist in der Fig. 2 die Leiterplatine 200 dargestellt, die einen ersten Kontaktbereich 205, einen zweiten Kontaktbereich 210 sowie einen Überlappungsbereich 215 aufweist. Der Überlappungsbereich 215 ist auf der linken Seite durch den ersten Kontaktbereich 205 und auf der rechten Seite durch den zweiten Kontaktbereich 210 begrenzt. Im ersten Kontaktbereich 205 ist beispielsweise ein Kupferprofil als erster Versorgungsleiter 220 eingebracht, über welches beispielsweise ein po- sitives Gleichspannungspotenzial DC+ in der Leiterplatine 200 geführt werden kann, das zur Versorgung eines Leistungselektronik-Bauelementes verwendet wird. Analog hierzu ist im zweiten Kontaktbereich 210 beispielsweise ebenfalls ein Kupferprofil als zweiter Versorgungsleiter 225 eingebracht, über welches beispielsweise ein negatives Gleichspannungspotenzial DC- in der Leiterplatine 200 geführt werden kann, welches ebenfalls zur Versorgung eines Leistungselektronik-Bauelementes verwendet wird. Im ersten Kontaktbereich 205 ist ein erster Einpresspin 230a angeordnet, der sich von einer in Fig. 2 oben dargestellten ersten Hauptoberfläche der Leiterplatine 200 ausgehend durch den ersten Versorgungsleiter 220 nach unten hindurch erstreckt und auf einer der ersten Hauptoberfläche gegenüberliegenden zweiten Hauptoberfläche der Leiterplatte 200 aus der Leiterplatine 200 hervor tritt und elektrisch mit einem IGBT 235 als Beispiel für ein Leistungselektronik-Bauelement verbunden ist. Entsprechend ist auch im zweiten Versorgungsleiter 225 ein zweiter Einpresspin 230b eingebracht oder eingebettet, der sich jedoch nicht der vom ersten Hauptoberfläche der Leiterplatte 200 sondern von einem Innenbereich des Versorgungsleiters 225 aus durch die zweite Hauptoberfläche der Leiterplatte 200 hinaus erstreckt und elektrisch mit einem weiteren Kontakt des IGBT 235 verbunden ist. Unter Verwendung der beiden Einpresspins 230a und 230b kann somit elektrische Energie von unterschiedlichen Versorgungsleitern 220 bzw. 225 an den IGBT 235 als Leistungselektronik-Bauelement übertragen werden.
Um nun die besonderen Vorteile des hier vorgestellten Ansatz zu realisieren, insbesondere eine Erhöhung des kapazitiven Anteils sowie eine Reduzierung des induktive Anteils in der Energiezuleitung für das Leistungselektronik-Bauelement zu realisieren, ist der Überlappungsbereich 215 der Leiterplatine 200 besonders aus geformt. Hierbei sind im Überlappungsbereich 215 mehrere elektrisch leitfähige Lagen angeordnet, die elektrisch wirksam mit dem im ersten Kontaktbereich 205 angeordneten ersten Versorgungsleiter 220 verbunden sind. Beispielsweise ist dabei im Überlappungsbereich 215 eine erste Lage 240a, eine dritte Lage 240c sowie eine fünfte Lage 240e angeordnet. Zwischen diesen, mit dem ersten Versorgungsleiter 220 verbundenen Lagen sind weitere elektrisch leitfähige Lagen angeordnet, die über einen Isolationsbereich 245, der beispielsweise aus Schichten oder Abschnitten eines herkömmlichen Leiterplattenmaterials wie FR4 gebildet sein kann, voneinander elektrisch isoliert sind. Diese weiteren elektrisch leitfähigen Lagen, wie die zwischen der ersten Lage 240a und der dritten Lage 240c angeordnete zweite Lage 240b, die zwischen der dritten Lage 240c und der fünften Lage 240e angeordnete vierte Lage 240d sind mit dem zweiten Versorgungsleiter 225 elektrisch wirksam verbunden, der im zweiten Kontaktbereich 210 angeordnet ist. Ferner kann noch eine sechste Lage 240f vorgesehen sein, die sich zwischen der fünften Lage 240e und der zweiten Hauptoberfläche der Leiterplatte 200 erstreckt. Die erste bis sechsten Lage kann dabei beispielsweise aus einer Dickkupfereinlagen bestehen, die während des Herstellungsprozesses schichtweise abwechselnd mit dazwischen eingebrachten Isolationslagen des Isolationsbereichs 245 angeordnet sind. Die erste, dritte und fünfte Lage erstrecken sich dabei ausgehend vom ersten Kontaktbereich 205 in Richtung des zweiten Kontaktbereichs 210 hin, wobei sie den zweiten Kontaktbereich 210 nicht vollständig erreichen, sondern zwischen ihrem Ende und dem zweiten Kontaktbereich 210 bzw. dem dort angeordneten zweiten Versorgungsleiter 225 zumindest ein Teilbereich oder -abschnitt des Isolationsbereichs 245 verbleibt, um eine möglichst gute elektrische Isolation zwischen dem ersten und dem zweiten Versorgungsleiter 220 bzw. 225 zu erreichen. Zugleich erstrecken sich die zweite, vierte und sechste Lage ausgehend vom zweiten Versorgungsleiter 225 im zweiten Kontaktbereich 210 in Richtung des ersten Kontaktbereichs 205 bzw. dem darin angeordneten ersten Versorgungsleiter 220, wobei ebenfalls zwischen einem Ende der zweiten, vierten und sechsten Lage und dem ersten Kontaktbereich 205 bzw. dem dort angeordneten ersten Versorgungsleiter 220 zumindest einen Teilbereich des Isolationsbereichs verbleibt, um eine möglichst gute elektrische Isolation zwischen dem ersten und dem zweiten Versorgungsleiter 220 bzw. 225 zu erreichen.
Die erste bis sechste Lage erstreckt sich dabei im Wesentlichen parallel zu einer Hauptoberfläche der Leiterplatte 200. Somit kann der Isolationsbereich 245 derart beschrieben werden, dass er sich mäanderförmig zwischen den einzelnen jeweils benachbarten Lagen im Überlappungsbereich 215 zwischen der ersten Hauptoberfläche und der zweiten Hauptoberfläche erstreckt. Gemäß der vorstehend beschriebenen Abfolge von elektrisch leitfähigen Lagen 240 und dazwischen angeordneten Isolationsschichten des Isolationsbereichs 245 wird somit erreicht, dass benachbart angeordnete elektrisch leitfähige Lagen sich teilweise überlappen und eine ineinander verzahnte Struktur bilden. Dabei müssen nicht alle vorliegend dargestellten Lagen realisiert werden, vielmehr ist es auch ausreichend, wenn beispielsweise nur die erste bis dritte Lage oder die zweite bis vierte Lage im Überlappungsbereich angeordnet werden. Weitere Lagen erhöhen natürlich die Wirkung des hier vorgestellten Ansatzes.
Ferner kann noch im Überlappungsbereich 215 auf oder an der ersten Hauptoberfläche und/oder an oder auf der zweiten Hauptoberfläche der Leiterplatte 200 eine Masselage 250, das heißt eine elektrisch leitfähige Lage angeordnet sein, die zur Kon- taktierung mit einem Massepotenzial vorgesehen ist.
Eine gemäß der Darstellung aus Fig. 2 aufgebaute Leiterplatte 200 ermöglicht nun, dass die Abfolge von elektrisch leitfähigen Lagen 240 im Überlappungsbereich 215 eine Art Interdigital-Kapazität zwischen dem ersten Versorgungsleiter 220 und dem zweiten Versorgungsleiter 225 ausbildet. Insbesondere bei großem Leistungsbedarf des Leistungselektronik-Bauelements 235 und der damit einhergehenden großen Strömen im ersten und zweiten Versorgungsleiter kann somit eine Erhöhung des kapazitiven Anteils in der Energiezuleitung erreicht werden. Zugleich kann er durch das dicht benachbarte Führen von unterschiedlichen Strömen in den hier beschriebenen benachbarten Lagen im Überlappungsbereich eine Reduzierung des induktive Anteils in der Energiezuleitung erreicht werden, da sich entstehende Magnetfelder gegenseitig wieder aufheben. Zugleich kann durch die Vergrößerung des Leitungsquerschnitts der Versorgungsleiter durch die Querschnittsfläche der jeweils mit den betreffenden Versorgungsleitern verbundenen elektrisch leitfähigen Lage ein eine möglichst niederimpedante Anbindung und Ausführung des Busbarsystems und der angeschlossenen Bauteile erreicht werden. Insbesondere durch das Vorsehen der Masselage(n) 250, die günstigerweise im Betrieb der Leiterplatine mit einem Massepotenzial verbunden sich, kann ferner eine möglichst gute Schirmung bzw. Auslöschung der von Strom durchflossenen Leiter erzeugten elektromagnetischen Felder erreicht werden. Hierbei ist jedoch zu beachten, dass nicht zwangsläufig ein Aufbau oder eine Schichtung von elektrische leitfähigen Lagen gemäß der Darstellung aus Fig. 2 ausgeführt werden braucht, um die genannten besonderen Vorteile des hier vorgestellten Ansatz zu realisieren. Vielmehr kann der beispielsweise auch ein Ausführungsbeispiel der vorliegenden Erfindung verwendet werden, bei der lediglich eine elektrisch leitfähige Lage, die vom ersten Kontaktbereich 205 elektrisch kontaktierbar ist, teilweise überlappend gegenüber einer zweiten elektrisch leitfähigen Lage angeordnet ist, welche Form erzeugten Kontaktbereich 210 elek- trisch leitfähig kontaktierbar ist. In diesem Fall lässt sich beispielsweise ebenfalls eine Erhöhung des kapazitiven Anteils in der Energiezuleitung realisieren, auch wenn eine Abfolge von mehreren ineinander verzahnt angeordneten elektrisch leitfähigen Lagen natürlich den Effekt beispielsweise eine Erhöhung des kapazitiven Anteils in der Energiezuleitung deutlich verbessert.
Das vorstehend dargestellte Ausführungsbeispiel der vorliegenden Erfindung bezieht sich somit auf die Umsetzung einer Energiezuführung über mehrere Lagen einer Leiterplatte. Die Verteilung beispielsweise der Plus- und Minusspannungslage erfolgt dabei abwechselnd, analog der Anordnung eines mehrlagigen Plattenkondensators. Das Energiezuleitungssystem in der Leiterplatine steht somit als zusätzlicher Kondensator zur Verfügung. Dabei werden beispielsweise abwechselnd Plus-bzw. Minusspannungslagen angeordnet. Dadurch entsteht eine Art„Verzahnung" der Spannungslagen. Aus diesem Grund ist es für einen solchen Aufbau besonders vorteilhaft, mindestens je zwei positive und zwei negative Spannungslagen abwechselnd überlappend (verzahnt) anzuordnen.
Durch das überlappende Anordnen der Spannungslagen wird erreicht, dass sich die entstehenden Magnetfelder gegenseitig wieder aufheben. Dadurch wird das Gesamtsystem positiv beeinflusst. Um eine möglichst komplette Kapselung zu erreichen, kann auf der Ober- und Unterseite der Leiterplatte noch eine Schicht aufgebracht werden, welche mit der Masse verbunden ist. Somit erreicht man vorteilhaft eine absolut gekapselte Spannungslagenanordnung, die sämtlichen Nachteile aus dem Stand der Technik (Busbaranordnung) verbessert.
Fig. 3 zeigt eine perspektivische Darstellung eines im Überlappungsbereich aufgeschnittenen Ausführungsbeispiels der erfindungsgemäßen Leiterplatine. Hierbei wird ersichtlich, dass im Überlappungsbereich 215 die elektrische leitfähigen Lagen 240 derart angeordnet sind, dass sie sich einerseits parallel zur (oben dargestellten) ersten Hauptoberfläche der Leiterplatine 200 erstrecken und ferner auch parallel zu dem links dargestellten ersten Versorgungsleiter 220 erstrecken. Die Lagen weisen somit eine Längserstreckung auf, die der Längserstreckung des ersten Versorgungsleiters 220 entspricht. Entsprechendes gilt analog auch für die Erstreckung der elektrischen Lagen in Bezug zum in Fig. 3 nicht dargestellten zweiten Versorgungsleiter. Ferner ist aus Fig. 3 ersichtlich, dass die Leiterplatine vollständig von Isolationsmaterial 245, beispielsweise dem bekannten Leiterplattenmaterial, eingeschlossen ist, so dass an möglichst wenigen Stellen an der Oberfläche der Leiterplatine 200 eine Gefährdung durch freiliegende spannungsführende Bereiche besteht.
Fig. 4 zeigt ein Blockschaltbild für das Funktionsprinzip eines Leistungsflusses bei einer Leistungselektronik für Hybridtechnologie. Hierbei wird insbesondere eine Leiterplatine 200 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung verwendet, wie sie beispielsweise mit Bezug zu den Figuren 2 und 3 beschrieben wurde, um eine Hochvolt-Batterie 400 ein Zwischenkreiskondensator 410 sowie ein Leistungselektronik-Bauelement (beispielsweise den IGBT 235) miteinander zu verbinden. In dem Blockschaltbild aus Fig. 4 ist die vorstehend beschriebene Leiterplatine in Form des am oberen Bildrand dargestellten Verbindungsbusses 200 wiedergegeben, wobei durch die beiden dargestellten Leitungen beispielsweise der erste Verbindungsleiter 220 und der zweite Verbindungsleiter 225 repräsentiert ist. Das Leistungselektronik-Bauelement 235 kann beispielsweise aus einer Gleichspannung DC-, die ihm unter Verwendung der vorstehend beschriebenen Leiterplatine 200 zugeführt wird, einen dreiphasigen Wechselstrom oder eine dreiphasige Wechselspannung AC~ erzeugen, welche für den Betrieb eines Motors 420 verwendet wird.
Die Figuren 5a und 5b zeigen perspektivische Ansichten eines Ausführungsbeispiels einer Leistungselektronikschaltung unter Verwendung eines Ausführungsbeispiels der erfindungsgemäßen Leiterplatine 200. Hierbei ist in Fig. 5a eine Ansicht auf eine Unterseite der Leistungselektronikschaltung dargestellt, wobei mehrere Leistungselektronik-Bauelemente 235 abgebildet sind. Dabei sind die Leistungselektronik-Bauelemente 235 mit dem ersten und zweiten Versorgungsleiter 220 bzw. 225 verbunden, welche wiederum mit entsprechend verbundenen Lagen im Überlappungsbereich 215 kontaktiert sind. In der Fig. 5b ist eine Ansicht auf eine Oberseite der Leistungselektronikschaltung dargestellt, wobei zu erkennen ist, dass ein Zwischenkreis-Kondensator 410 auf der Oberseite der Leiterplatine 200 angeordnet ist. Auf diese Weise kann eine auch räumliche Trennung der Leistungselektronik-Bauelemente 235 sowie des Zwischenkreis-Kondensators 410 erfolgen, was unter anderem zu einer verbesserten Wärmeabfuhr-Möglichkeit führt. Eine solche Anordnung erfordert aber eine möglichst gute, verlustarme und wenig abstrahlende Energieführung in der Leiterplatine, die gerade durch die vorstehend vorgeschlagene Leiterplatine erreichbar ist.
Der vorstehend vorgeschlagene Ansatz in für den Aufbau einer Leiterplatine bietet daher gegenüber dem Stand der Technik mehrere Vorteile. Beispielsweise lässt sich ein niederimpedantes Busbardesign realisieren, bei dem eine ideale Anbindung des Zwischenkreiskondensators möglich ist. Weiterhin lassen sich niedrige Verlust im Busbarsystem realisieren, so dass es in lediglich zu einer geringeren Wärmeentwicklung als bei Ansätzen im Stand der Technik kommt. Zugleich wird durch die verbesserte Positionierungsmöglichkeit der Komponenten der Schaltung eine verbesserte Wärmeableitung möglich. Da nun auch geringere Wechselspannungsanteile auf dem Gleichspannungsleiter zu erwarten sind, wird ferner auch eine an die hier vorgestellte Schaltung angeschlossenen Batterie geschont. Auf Grund des vorstehend beschrieben einen Lagen- aufbaus ergibt sich ferner eine zusätzliche Kapazität in der Energiezuleitung der Leiterplatine, was sich in einem gegenüber dem Stand der Technik verbesserten EMV- Verhalten auszeichnet. Dies ermöglicht vorteilhaft die Verwendung von zukünftig höheren Taktfrequenzen.
Fig.6 zeigt ein Ablaufdiagramm eines Ausführungsbeispiels des erfindungsgemäßen Verfahrens 600 zur Herstellung einer Leiterplatine zur Versorgung von zumindest einem Leistungselektronik-Bauelement. Das Verfahren weist einen Schritt des Bereitstellens 610 eines Platinengrundkörpers, der einen ersten Kontaktbereich und einen vom ersten Kontaktbereich elektrisch isolierten zweiten Kontaktbereich umfasst. Ferner umfasst das Verfahren 600 zumindest einen Schritt des Anordnens 620 einer elektrisch leitfähigen ersten Lage in einem Überlappungsbereich der durch den ersten und zweiten Kontaktbereich begrenzt ist, wobei die erste Lage von dem ersten Kontaktbereich aus kontaktierbar ist und sich von dem ersten Kontaktbereich aus in Richtung des zweiten Kontaktbereichs hin erstreckt. Weiterhin umfasst das Verfahren 600 einen Schritt des Aufbringens 630 einer Isolationslage auf die erste Lage, wobei die Isolationslage derart aufgebracht wird, dass die erste Lage von dem zweiten Kontaktbereich elektrisch isoliert ist. Schließlich umfasst das Verfahren 600 einen Schritt des Einbringens einer elektrisch leitfähigen zweiten Lage auf der Isolationslage, wobei die zweite Lage von dem zweiten Kontaktbereich aus elektrisch kontaktierbar ist und sich von dem zweiten Kontaktbereich aus in Richtung des ersten Kotaktbereichs hin erstreckt, wobei die zweite Lage derart eingebracht wird, dass sie teilweise die erste Lage überlappt.
Bezuqszeichen
200 Leiterplatine
205 erster Kontaktbereich
210 zweiter Kontaktbereich
215 Überlappungsbereich
220 erster Versorgungsleiter
225 zweiter Versorgungsleiter
230a erster Einpresspin
230b zweiter Einpresspin
235 Leistungselektronik-Bauelement, IGBT
240a erste Lage
240b zweite Lage
240c dritte Lage
240d vierte Lage
240e fünfte Lage
240f sechste Lage
245 Isolationsbereich, Isolationslage
250 Metalllage, Abschirmungslage
400 Hochvolt-Batterie
410 Zwischenkreis-Kondensator
420 Motor
600 Verfahren zur Herstellung einer Leiterplatine
610 Schritt des Bereitstellens eines Platinengrundkörpers
620 Schritt des Anordnens einer elektrisch leitfähigen ersten Lage
630 Schritt des Aufbringens einer Isolationslage auf die erste Lage
640 Schritt des Einbringens einer elektrisch leitfähigen zweiten Lage

Claims

Patentansprüche
1 . Leiterplatine (200) zur Versorgung von zumindest einem Leistungselektronik- Bauelement (235), wobei die Leiterplatine (200) zumindest einen ersten Kontaktbereich (205) und einen vom ersten Kontaktbereich (205) isolierten zweiten Kontaktbereich (210) aufweist, dadurch gekennzeichnet, dass die Leiterplatine (200) einen Überlappungsbereich (215) aufweist, der durch den ersten (205) und zweiten Kontaktbereich (210) seitlich begrenzt ist, wobei in dem Überlappungsbereich (215) im Inneren der Leiterplatine (200) zumindest eine elektrisch leitfähige erste Lage (240a) und eine elektrisch leitfähige zweite Lage (240b) angeordnet sind, wobei die erste Lage (240a) vom ersten Kontaktbereich (205) aus elektrisch kontaktierbar ist und sich vom ersten Kontaktbereich (205) aus in Richtung des zweiten Kontaktbereichs (210) hin erstreckt und wobei die die zweite Lage (240b) vom zweiten Kontaktbereich (210) aus elektrisch kontaktierbar ist und sich vom zweiten Kontaktbereich (210) aus in Richtung des ersten Kontaktbereichs (205) hin erstreckt, und wobei sich die erste (240a) und die zweite Lage (240b) teilweise überlappen.
2. Leiterplatine (200) gemäß Anspruch 1 , dadurch gekennzeichnet, dass der Überlappungsbereich (215) an einer ersten Seite durch den ersten Kontaktbereich (205) und an einer der ersten Seite gegenüberliegenden zweiten Seite durch den zweiten Kontaktbereich (210) begrenzt ist.
3. Leiterplatine (200) gemäß einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die Leiterplatine (200) einen Isolationsbereich (245) aufweist, der zwischen der ersten (240a) und zweiten Lage (240b) angeordnet ist, und der im Überlappungsbereich (215) die erste Lage (240a) seitlich gegen den zweiten Kontaktbereich (210) isoliert und der die zweite Lage (240b) seitlich gegen den ersten Kontaktbereich (205) isoliert.
4. Leiterplatine (200) gemäß einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass im Überlappungsbereich (215) ein Isolationsbereich (245) zumindest zwischen der ersten (240a) und zweiten Lage (240b) vorgesehen ist, der eine Ausnehmung aufweist, in die die erste Lage (240a) oder die zweite Lage (240b) eingebettet ist.
5. Leiterplatine (200) gemäß einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die Leiterplatine (200) in dem Überlappungsbereich (215) zumindest eine dritte elektrisch leitfähige Lage (240c) aufweist, die von dem ersten Kontaktbereich (205) aus elektrisch kontaktierbar ist und sich vom ersten Kontaktbereich (205) aus in Richtung des zweiten Kontaktbereichs (210) hin erstreckt, wobei die dritte Lage (240c) an einer der ersten Lage (240a) gegenüberliegenden Seite der zweiten Lage (240b) angeordnet ist, und wobei sich die zweite (240b) und dritte Lage (240c) teilweise überlappen.
6. Leiterplatine (200) gemäß Anspruch 5, dadurch gekennzeichnet, dass die Leiterplatine (200) in dem Überlappungsbereich (215) zumindest eine vierte elektrisch leitfähige Lage (240d) aufweist, die von dem zweiten Kontaktbereich (210) aus elektrisch kontaktierbar ist und sich vom zweiten Kontaktbereich (210) aus in Richtung des ersten Kontaktbereichs (205) hin erstreckt, wobei die vierte Lage (240c) an einer der zweiten Lage (240b) gegenüberliegenden Seite der dritten Lage (240c) angeordnet ist, und wobei sich die dritte (240c) und vierte Lage (240d) teilweise überlappen.
7. Leiterplatine (200) gemäß einem der Ansprüche 5 oder 6, dadurch gekennzeichnet, dass im Überlappungsbereich (215) ein elektrischer Isolationsbereich (245) angeordnet ist, welcher sich aus Richtung einer ersten Hauptoberfläche der Leiterplatine (200) in Richtung einer der ersten Hauptoberfläche gegenüberliegenden zweiten Hauptoberfläche der Leiterplatine (200) erstreckt und zumindest die erste (240a), zweite (240b) und dritte Lage (240c) mäanderförmig umgibt.
8. Leiterplatine (200) gemäß einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass an oder auf zumindest einer Hauptoberfläche der Leiterplatine (200) im Überlappungsbereich (215) eine elektrisch leitfähige Masselage (250) angeordnet ist, die von der ersten (240a) und/oder zweiten Lage (240b) elektrisch isoliert ist.
9. Leiterplatine (200) gemäß einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass im ersten Kontaktbereich (205) ein mit zumindest der ersten Lage (240a) elektrisch leitfähig verbundener erster Versorgungsleiter (220) angeordnet ist, wobei in dem zweiten Kontaktbereich (210) ein mit zumindest der zweiten Lage (240b) elektrisch verbundener zweiter Versorgungsleiter (225) angeordnet ist, wobei der erste Versorgungsleiter (220) eine größere Dicke aufweist, als die erste Lage (240b) und/oder wobei der zweite Versorgungsleiter (225) eine größere Dicke aufweist, als die zweite Lage (240b).
10. Leiterplatine (200) gemäß Anspruch 9, dadurch gekennzeichnet, dass der erste Versorgungsleiter (2209 eine Längserstreckung aufweist, die einer Längserstreckung der ersten Lage (240a) im Wesentlichen entspricht und/oder dass der zweite Versorgungsleiter (225) eine Längserstreckung aufweist, die im Wesentlichen einer Längserstreckung der zweiten Lage (240b) entspricht.
1 1 . Leiterplatine (200) gemäß einem der Ansprüche 9 oder 10, dadurch gekennzeichnet, dass zumindest ein Anschlusskontaktstift (230a, 230b) vorgesehen ist, der in den ersten Versorgungsleiter (220) eingebettet oder eingepresst ist oder der in den zweiten Versorgungsleiter (225) eingebettet oder eingepresst ist, wobei durch den zumindest einen Anschlusskontaktstift (230a, 230b) eine elektrische Kontaktierung des ersten (220) oder zweiten (225) Versorgungsleiters von einer Hauptoberfläche der Leiterplatine (200) durchführbar ist.
12. Leistungselektronikschaltung mit zumindest einem Leistungselektronik- Bauelement (235) und zumindest einer Kapazität (410), dadurch gekennzeichnet, dass ferner eine Leiterplatine (200) gemäß einem der vorangegangenen Ansprüche vorgesehen ist, wobei das zumindest eine Leistungselektronik-Bauelement (235) an einer ersten Hauptoberfläche der Leiterplatine (200) an der Leiterplatine (200) angeordnet und mit der ersten Lage (240a) elektrisch verbunden ist und wobei die Kapazität (410) an einer der ersten Hauptoberfläche gegenüberliegenden zweiten Hauptoberfläche der Leiterplatine (200) angeordnet und mit der zweiten Lage (240b) elektrisch verbunden ist.
13. Verfahren (600) zur Herstellung einer Leiterplatine zur Versorgung von zumindest einem Leistungselektronik-Bauelement, wobei das Verfahren (600) einen Schritt des Bereitstellens (610) eines Platinengrundkörpers aufweist, der einen ersten Kontaktbereich und einen vom ersten Kontaktbereich elektrisch isolierten zweiten Kontaktbereich aufweist, dadurch gekennzeichnet, dass das Verfahren (600) zumindest die folgenden Schritte umfasst:
- Anordnen (620) einer elektrisch leitfähigen ersten Lage in einem Überlappungsbereich der durch den ersten und zweiten Kontaktbereich begrenzt ist, wobei die erste Lage von dem ersten Kontaktbereich aus kontaktierbar ist und sich von dem ersten Kontaktbereich aus in Richtung des zweiten Kontaktbereichs hin erstreckt;
- Aufbringen (630) einer Isolationslage auf die erste Lage, wobei die Isolationslage derart aufgebracht wird, dass die erste Lage von dem zweiten Kontaktbereich elektrisch isoliert ist; und
- Einbringen (640) einer elektrisch leitfähigen zweiten Lage auf der Isolationslage, wobei die zweite Lage von dem zweiten Kontaktbereich aus elektrisch kontaktierbar ist und sich von dem zweiten Kontaktbereich aus in Richtung des ersten Kotaktbereichs hin erstreckt, wobei die zweite Lage derart eingebracht wird, dass sie teilweise die erste Lage überlappt.
14. Verfahren (600) gemäß einem Anspruch 14, dadurch gekennzeichnet dass das Verfahren (600) zumindest einen Schritt des Platzierens aufweist, in dem ein erster Versorgungsleiter im ersten Kontaktbereich und ein zweiter Versorgungsleiter im zweiten Kontaktbereich platziert werden wobei das Verfahren ferner einen Schritt des elektrischen Kontaktierens aufweist, in dem der erste Versorgungsleiter mit der ersten Lage kontaktiert wird und in dem der zweite Versorgungsleiter mit der zweiten Lage kontaktiert wird.
PCT/EP2011/071829 2011-01-19 2011-12-06 Leiterplatine und verfahren zur herstellung einer leiterplatine WO2012097912A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE201110002864 DE102011002864A1 (de) 2011-01-19 2011-01-19 Leiterplatine und Verfahren zur Herstellung einer Leiterplatine
DE102011002864.1 2011-01-19

Publications (1)

Publication Number Publication Date
WO2012097912A1 true WO2012097912A1 (de) 2012-07-26

Family

ID=45099095

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2011/071829 WO2012097912A1 (de) 2011-01-19 2011-12-06 Leiterplatine und verfahren zur herstellung einer leiterplatine

Country Status (2)

Country Link
DE (1) DE102011002864A1 (de)
WO (1) WO2012097912A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10334718B2 (en) 2013-11-21 2019-06-25 Zf Friedrichshafen Ag Multi-functional high-current circuit board

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013216493A1 (de) * 2013-08-20 2015-02-26 Zf Friedrichshafen Ag Leiterplatte mit einem ersten starren Leiterplattenabschnitt und einem zweiten starren Leiterplattenabschnitt und Verfahren zum Bereitstellen der Leiterplatte
DE102013223761A1 (de) * 2013-11-21 2015-05-21 Zf Friedrichshafen Ag Mehrfunktionale Hochstromleiterplatte
DE102013223888A1 (de) * 2013-11-22 2015-05-28 Zf Friedrichshafen Ag Mehrfunktionale Hochstromleiterplatte
DE102022201383A1 (de) 2022-02-10 2023-08-10 Zf Friedrichshafen Ag Schaltungsanordnung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1273637B (de) * 1965-08-25 1968-07-25 Vitramon Inc Schichtweise aufgebaute saeulenfoermige Modulbaugruppe
US5469324A (en) * 1994-10-07 1995-11-21 Storage Technology Corporation Integrated decoupling capacitive core for a printed circuit board and method of making same
US5870274A (en) * 1992-04-06 1999-02-09 Hadco Santa Clara, Inc. Capacitive PCB with internal capacitive laminate
DE202007003815U1 (de) 2007-03-09 2007-05-10 Schweizer Electronic Ag Leiterplatten-Mehrschichtaufbau
EP1968363A2 (de) * 2007-03-08 2008-09-10 Delphi Technologies, Inc. Eingebetteter Kondensator

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1195149A (en) * 1967-12-07 1970-06-17 Vitramon Inc Microminiature Electronic Substrate for Microcircuits.
US4454529A (en) * 1981-01-12 1984-06-12 Avx Corporation Integrated circuit device having internal dampening for a plurality of power supplies
US5576925A (en) * 1994-12-27 1996-11-19 General Electric Company Flexible multilayer thin film capacitors
US7186919B2 (en) * 2004-08-16 2007-03-06 Samsung Electro-Mechanics Co., Ltd. Printed circuit board including embedded capacitors and method of manufacturing the same
US7336501B2 (en) * 2006-06-26 2008-02-26 Ibiden Co., Ltd. Wiring board with built-in capacitor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1273637B (de) * 1965-08-25 1968-07-25 Vitramon Inc Schichtweise aufgebaute saeulenfoermige Modulbaugruppe
US5870274A (en) * 1992-04-06 1999-02-09 Hadco Santa Clara, Inc. Capacitive PCB with internal capacitive laminate
US5469324A (en) * 1994-10-07 1995-11-21 Storage Technology Corporation Integrated decoupling capacitive core for a printed circuit board and method of making same
EP1968363A2 (de) * 2007-03-08 2008-09-10 Delphi Technologies, Inc. Eingebetteter Kondensator
DE202007003815U1 (de) 2007-03-09 2007-05-10 Schweizer Electronic Ag Leiterplatten-Mehrschichtaufbau

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10334718B2 (en) 2013-11-21 2019-06-25 Zf Friedrichshafen Ag Multi-functional high-current circuit board

Also Published As

Publication number Publication date
DE102011002864A1 (de) 2012-07-19

Similar Documents

Publication Publication Date Title
EP2954613B1 (de) Filterbauelement
DE3609065C2 (de)
DE102018104972B4 (de) Leiterplattenelement mit integriertem elektronischen Schaltelement, Stromrichter und Verfahren zum Herstellen eines Leiterplattenelements
WO2012097912A1 (de) Leiterplatine und verfahren zur herstellung einer leiterplatine
DE112010005976T5 (de) EMV-Filterschaltung
EP2423959A2 (de) Leistungsbaugruppe mit einer flexiblen Verbindungseinrichtung
WO2015062901A1 (de) Kondensatoranordnung und verfahren zum betreiben einer kondensatoranordnung
DE102014114828B4 (de) Anordnung mit einem Leistungshalbleitermodul, mit einer Gleichspannungsverschienung und mit einer Kondensatoreinrichtung
EP3824697A1 (de) Leistungsbaugruppe mit definiertem umladepfad und verfahren zur herstellung
EP3223592B1 (de) Elektronische steuereinheit zum betrieb eines elektromotors mit einem bremswiderstand
DE102013209431B4 (de) Leistungshalbleitermodul
WO2017025265A1 (de) Vorrichtung zur herstellung einer mehrphasigen elektrischen verbindung sowie eine anordnung mit entsprechenden vorrichtungen
DE102021209858A1 (de) Filmkondensatorelement, insbesondere für einen Zwischenkreiskondensator in einem Stromrichter
DE102016209271A1 (de) Verbindungsanordnung, insbesondere zur Verwendung in Elektrofahrzeugen oder Hybridfahrzeugen
DE102016115373B4 (de) Schaltungsanordnung mit einer Verbindungseinrichtung und mit einer Leiterplatte
WO2019222784A1 (de) Leistungsbaugruppe mit definiertem umladepfad und verfahren zur herstellung
DE102023200220B3 (de) Metallische Trägerstruktur und Isolationselement zur Anwendung in einem Inverter
EP1533889A2 (de) Umrichter für eine elektrische Maschine, insbesondere für einen Starter oder einen Starter-Generator für ein Kraftfahrzeug
DE102020113132B4 (de) Anordnung zur Verringerung von parasitären Kapazitäten
DE102022207899A1 (de) Leistungshalbleitermodul
DE102022207542A1 (de) Leistungshalbleitermodul
WO2023088635A1 (de) Zwischenkreisverschienung mit integrierten y-plattenkondensatoren zur hochfrequenten entstörung
DE102021209859A1 (de) Zwischenkreiskondensator für einen Stromrichter, insbesondere für einen Wechselrichter
DE102014213517A1 (de) Kernelement und Stator für eine elektrische Maschine, elektrische Maschine, Platte für ein Kernelement, Verfahren zum Herstellen eines Kondensators und Verfahren zum Speichern elektrischer Energie
EP3945572A1 (de) Leistungshalbleitermodul und herstellungsverfahren für ein leistungshalbleitermodul

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11791553

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 11791553

Country of ref document: EP

Kind code of ref document: A1