WO2012074092A1 - 画像処理装置 - Google Patents
画像処理装置 Download PDFInfo
- Publication number
- WO2012074092A1 WO2012074092A1 PCT/JP2011/077915 JP2011077915W WO2012074092A1 WO 2012074092 A1 WO2012074092 A1 WO 2012074092A1 JP 2011077915 W JP2011077915 W JP 2011077915W WO 2012074092 A1 WO2012074092 A1 WO 2012074092A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- primitive
- buffer
- geometry shader
- sequence
- index
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/005—General purpose rendering architectures
Abstract
Description
ここで,プリミティブ判定手段により,前記プリミティブ列が存在しないと判定された場合には,前記インデックスバッファに前記プリミティブ列を構成する頂点データへの参照値を記憶するとともに,記録した前記プリミティブ列の先頭データの直前に同プリミティブ列のサイズをS値として記憶するプリミティブ記憶手段による処理が実行される。
一方,前記プリミティブ判定手段により,前記プリミティブ列が存在すると判定された場合には,前記インデックスバッファに既に記憶されたプリミティブ列が現在位置よりいくつ前のプリミティブ列であるかを示す参照情報を負の整数にて記憶する参照情報設定手段による処理が実行される。
この処理の後に,前記インデックスバッファをフェッチングし,フェッチされた値に前記S値,あるいは前記参照情報のいずれが含まれるかを判断するインデックス値判定手段が実行される。
この前記インデックス値判定手段により,前記S値が含まれると判定される場合には,同S値の一つ後方の記録要素からS個分の前記頂点データを取得して,同頂点データから構成されるプリミティブ列に対して演算処理を行うジオメトリシェーダと,前記ジオメトリシェーダにおける出力情報をキャッシュバッファに追加して記憶するキャッシュ手段とによる処理が実行される。
一方,前記インデックス値判定手段により,前記参照情報が含まれると判断される場合には,同参照情報に含まれる参照先のプリミティブ列の前記ジオメトリシェーダでの処理の前記出力情報を前記キャッシュバッファからフェッチして利用する再利用手段とが実行される。
一方,前記プリミティブ判定手段により,前記プリミティブ列が存在することと判定された場合には,前記定義コマンドを参照する参照コマンドを記録するとともに,前記インデックスバッファに記録されている前記定義コマンドに含まれる前記プリミティブIDにより定義される前記プリミティブ列の情報を取り除くプリミティブ参照情報設定手段による処理が実行される。
そして,前記インデックスバッファをフェッチングし,フェッチされた値に定義コマンド,あるいは前記参照コマンドのいずれが含まれるかを判断するインデックス値判定手段により判定が行われ,このインデックス値判定手段により,前記定義コマンドが含まれると判断される場合には,前記プリミティブ記憶手段により定義された前記プリミティブ列の頂点データを取得し,当該プリミティブ列に対して演算処理を行うジオメトリシェーダと,キャッシュバッファより前記定義コマンドと同様の識別子が存在する場合にはこれを取り除き,前記ジオメトリシェーダにおける出力情報を当該キャッシュバッファに前記定義コマンドと関連付して記憶するキャッシュ手段とによる処理が実行される。
一方,前記インデックス値判定手段により,前記参照コマンドが含まれると判断される場合には,同参照コマンドによって参照される前記定義コマンドによって関連づけられた前記プリミティブ列の前記ジオメトリシェーダにおける処理の出力情報を前記キャッシュバッファからフェッチして利用する再利用手段とによる処理が実行される。
また,この第2の解決手段の場合において,前記プリミティブ列は可変サイズのプリミティブであり,前記プリミティブ記憶手段は,前記定義コマンドとともに,同定義コマンドによって宣言されたプリミティブ列の頂点数を同じメモリエレメントに記憶する構成の場合もある。
更には,前記ジオメトリシェーダの出力情報を再度ジオメトリシェーダへの入力情報として送信し,再び処理を実行しても良い。
また,前記ジオメトリシェーダからの出力情報を再度ジオメトリシェーダへの入力情報として渡すまでの間に,複数のプリミティブ列を統合,または分割して新たにプリミティブ列として前記キャッシュバッファに記録するプリミティブ再設定手段を備えても良い。
また,前記プリミティブキャッシュに対して前記ジオメトリシェーダの出力情報を記録させる場合は,当該キャッシュバッファに対してFIFOにて前記出力情報が記憶されるようにしてもよい。
様に限定されるものではない。本発明は,以下に説明する実施態様から当業者に自明な範
囲で適宜修正される範囲を含む。
この頂点データの値をインプットする工程は,通常であれば頂点シェーダ110における処理の前段階で行われるが,本実施形態では可変サイズのプリミティブを取り扱うため,シェーダプログラムの過程において適宜実施されても良い。
まず始めに,あるプリミティブを対象にこのプリミティブが既,にインデックスバッファに記録されているかを判定するステップ301を実施する。
具体的な判定方法としては,プリミティブの頂点の配列を取得して,この配列と同じ値がインデックスバッファ220上に存在するか否かにより判定する方法を採ることができる。
図4は,ジオメトリシェーダ140の処理結果を,プリミティブ単位で,キャッシュバッファ190に記録していく処理の流れを示している。まず,ステップ401において,インデックスバッファ220のメモリエレメントに記録されたインデックス値を,順次フェッチしていき,フェッチされたインデックス値に,上述したサイズ長データS又は参照情報Nのいずれが含まれるかを判定する。
この処理を,各インデックスバッファ220上のプリミティブに対し,繰り返し行うことで,ジオメトリシェーダ140の次のステージでは,キャッシュバッファ130上にキャッシュ化された各プリミティブが,再利用される。したがって,プリミティブに対して,再度演算処理をする必要が無くなるため,処理の高速化や記憶領域の抑制を図ることができるようになる。また,ジオメトリシェーダ140によって行われる2回目以降のステージでの処理においても,このプリミティブ出力GS1を再利用することにより,処理の高速化を図ることができる。
図5(a)で示される多角形メッシュ500は,22の頂点から構成されるメッシュである。本実施形態では,この多角形メッシュ500に対し,Catmull-Clark subdivision法を用いて,頂点9-14-15-10からなる四角形501,及び頂点10-11-16-15からなる四角形502に対して処理を行う。この処理方法においては,ジオメトリシェーダ140に対しては,各頂点をその隣接する頂点を含めたプリミティブをジオメトリシェーダ140の入力として取り扱われる。すなわち,四角形501の処理にあっては,9,14,15,10を中心とする4つのプリミティブを用いた処理が行われ,四角形502の処理にあっては,10,11,16,15を中心とする4つのプリミティブを用いた処理が行われる。
図7は,実施例2におけるインデックスバッファ220にプリミティブを記録するアルゴリズムを示している。まず始めに,あるプリミティブを対象にこのプリミティブが既にインデックスバッファ220に記録されているかを判定するステップ701を実施する。
具体的な判定方法としては,プリミティブの頂点情報を取得して,この頂点から構成されるプリミティブの配列と同じ値が,インデックスバッファ220上に存在するか否かにより,判定することができる。
また,定義コマンドDは,これと関連付けされたプリミティブのサイズ長データSと共に同一のメモリエレメントに記録することもできる。この定義コマンドDは,既にその識別情報が使用されているのであれば,これを消去しそこに新しい定義コマンドDによって定義されるプリミティブの配列情報と,そのキャッシュバッファ130上に記憶された処理結果であるジオメトリシェーダGS1を上書きする。本実施形態においては,この定義コマンドDとして宣言可能な個数は,キャッシュバッファ130の記録領域の領域数に相当す。本実施例において,定義コマンドDとして宣言可能な個数は4であり,D0~D3を選択可能である。
最初に,ステップ801において,インデックスバッファ220からインデックス値をフェッチングしていき,フェッチされたインデックス値に定義コマンドD,あるいは参照コマンドRのどちらが含まれるかを判定する。
ステップ801における判定において,定義コマンドDが含まれている判定される場合には,ステップ802において,記録されているプリミティブのサイズ情報を取得し,プリミティブに対してジオメトリシェーダ140において演算処理を行う。また,プリミティブのサイズが固定の場合であれば,サイズを取得しなくともこの処理は実行可能である。
次いで,ステップ803において,キャッシュバッファ130より定義コマンドDに含まれるプリミティブIDと同じ識別子で事前に定義されたプリミティブの出力情報が存在する場合にはこれを取り除き,ジオメトリシェーダ140における出力情報をキャッシュバッファ130に同定義コマンドDと関連付して記憶する。すなわち,既にこの定義コマンドDと同じ識別情報が存在する場合には上書きが行われ,存在しない場合には新たに定義コマンドDが設定されている。
そして,ステップ804において,このジオメトリシェーダ140におけるプリミティブ出力GS1を次のジオメトリシェーダ140のステージに対しての入力値として送信する。
そして,ステップ806において,このフェッチされたプリミティブ出力GS1をジオメトリシェーダ140の次のステージへの入力値として送信する。
図9に示されるようにSET0は,9-3-2-1-8-13-14-15-10-5-4の11の頂点からなるプリミティブであり,インデックスバッファ220には,このプリミティブのサイズを表すデータサイズ長Sとして,「11」と,定義コマンドD0が記録されている。このSet0に隣接するインデックスバッファ220上には,Set1が記録されている。Set1は,14-9-8-13-18-19-20-15-10からなるプリミティブであり,この先頭にはサイズ長データSとして。「9」と,プリミティブ定義コマンドD1が記録されている。同様に,Set2は先頭にデータサイズ長サイズ長データSとして。「9」と,定義コマンドD2が記憶され,15-10-9-14-19-20-21―16-11の順に記録されている。Set3は,先頭にサイズ長データSとして,「9」と,定義コマンドD3が記憶され,10-5-4-9-14-15-16-11-6の順に記録されている。続いてSet3,Set2が繰り返し用いられるが,インデックスバッファ220においては,これらのプリミティブは既に存在していることから,再び頂点データへの参照値が記録される代わりに,プリミティブへの参照コマンドRが記憶される。したがって,参照コマンドR3,R2が。順次記録される。続いて,Set4として頂点16-11-10-15-20-21-22-17-12の順番のプリミティブが,インデックスバッファ220に記録され,先頭にデータサイズ長Sとして,「9」と,定義コマンドD0が記録されている。この時,既にD0~D3の全てのコマンドが定義されてしまっていることから,最初に宣言されたD0のコマンドに新たな定義が上書きされている。最後に,Set5として11-6-5-10-15-16-17-12-7の順番のプリミティブがインデックスバッファ220に記憶され,先頭にサイズ長データSとして。「9」と,定義コマンドD1が記録されている。
110 頂点シェーダ
120 グラディエントセットアップユニット
130 キャッシュバッファ
140 ジオメトリシェーダ
150 ラスタライザ
160 初期深さ/ステンシルテストユニット
170 属性グラディエントセットアップ
属性補間ユニット
180 ピクセル/フラグメントシェーダ
190 ポストプロセッサ
210 頂点バッファ
220 インデックスバッファ
500 多角形メッシュ
501 四角形
502 四角形
Claims (6)
- 頂点データへの参照値がメモリエレメントに配列として記憶されるインデックスバッファと,前記頂点データから構成されるプリミティブ列の演算処理を少なくとも2ステージ以上の処理で行うジオメトリシェーダとを備え,前記ジオメトリシェーダのステージでは,当該ステージ以前のステージにおける出力結果を再利用することができる画像処理装置であって,
前記インデックスバッファに記録される前記プリミティブ列と同様の前記頂点データから構成されたプリミティブ列が,当該インデックスバッファに既に存在するか否かを判定するプリミティブ判定手段と,
前記プリミティブ判定手段により,前記プリミティブ列が存在しないと判定された場合には,前記インデックスバッファに前記プリミティブ列を構成する頂点データへの参照値を記憶するとともに,当該プリミティブ列の先頭データの直前に,当該プリミティブ列のサイズをS値として記憶するプリミティブ記憶手段と,
前記プリミティブ判定手段により,前記プリミティブ列が既に存在すると判定された場合には,当該プリミティブ列が現在位置よりいくつ前のプリミティブ列であるかを示す参照情報を,負の整数にて記憶する参照情報設定手段と,
前記インデックスバッファをフェッチングし,フェッチされた値に,前記S値又は前記参照情報のどちらが含まれるかを判断するインデックス値判定手段と,
前記インデックス値判定手段により,前記S値が含まれると判定された場合には,当該S値の一つ後方の記録要素からS個分の前記頂点データを取得して,当該頂点データから構成されるプリミティブ列に対して,演算処理を行うジオメトリシェーダと,
前記ジオメトリシェーダにおける出力情報をキャッシュバッファに追加して記憶するキャッシュ手段と,
前記インデックス値判定手段により,前記参照情報が含まれると判断された場合には,当該参照情報に含まれる参照先のプリミティブ列に対する前記ジオメトリシェーダの前記出力情報を,前記キャッシュバッファからフェッチして利用する再利用手段と,
を備えるプリミティブ列の演算処理を行う画像処理装置。
- 頂点データへの参照値がメモリエレメントに配列として記憶されるインデックスバッファと,前記頂点データから構成されるプリミティブ列の演算処理を少なくとも2ステージ以上の処理で行うジオメトリシェーダとを備え,前記ジオメトリシェーダのステージでは,当該ステージ以前のステージにおける出力結果を再利用することができる画像処理装置であって,
前記インデックスバッファに記録される前記プリミティブ列と同様の前記頂点データから構成されたプリミティブ列が,当該インデックスバッファに既に存在するか否かを判定するプリミティブ判定手段と,
前記プリミティブ判定手段により,前記プリミティブ列が存在しないと判定された場合には,前記インデックスバッファに前記プリミティブ列を構成する頂点データを記憶し,当該プリミティブ列の先頭データの直前に,当該プリミティブ列を識別可能なプリミティブIDを含む定義コマンドを記録するプリミティブ記憶手段と,
前記プリミティブ判定手段により,前記プリミティブ列が存在すると判定された場合には,前記定義コマンドへの参照コマンドを記録するとともに,前記インデックスバッファに記録された前記定義コマンドに含まれる前記プリミティブIDにより定義されるプリミティブ列の情報を取り除くプリミティブ参照情報設定手段と,
前記インデックスバッファをフェッチングし,フェッチされた値に,前記定義コマンド又は前記参照コマンドのどちらが含まれるかを判断するインデックス値判定手段と,
前記インデックス値判定手段により,前記定義コマンドが含まれると判断された場合に,前記プリミティブ記憶手段により定義された前記プリミティブ列の頂点データを取得し,当該プリミティブ列に対して演算処理を行うジオメトリシェーダと,
キャッシュバッファに前記定義コマンドと同様の識別子が存在する場合にはこれを取り除き,前記ジオメトリシェーダにおける出力情報を,当該キャッシュバッファに,前記定義コマンドと関連付けて記憶するキャッシュ手段と,
前記インデックス値判定手段により,前記参照コマンドが含まれると判断された場合には,当該参照コマンドによって前記定義コマンドを参照し,当該定義コマンドと関連付けられた前記プリミティブ列に対する前記ジオメトリシェーダの処理の出力情報を,前記キャッシュバッファからフェッチして利用する再利用手段と,
を備えるプリミティブ列の演算処理を行う画像処理装置。
- 請求項2に記載のプリミティブ列の演算処理を行う画像処理装置において,
前記プリミティブ列は可変サイズのプリミティブであり,
前記プリミティブ記憶手段は,前記定義コマンドとともに,当該定義コマンドによって宣言されたプリミティブ列の頂点数を同じメモリエレメントに記憶する
プリミティブ列の演算処理を行う画像処理装置。
- 請求項1~3のいずれか一項に記載のプリミティブ列の演算処理を行う画像処理装置において,
前記ジオメトリシェーダの出力情報を再びジオメトリシェーダへの入力情報として送信し,前記出力情報に含まれる前記プリミティブ列の処理結果を利用した処理を行う
プリミティブ列の演算処理を行う画像処理装置。
- 請求項4に記載のプリミティブ列の演算処理を行う画像処理装置において,
前記ジオメトリシェーダからの出力情報を再度前記ジオメトリシェーダへの入力情報として渡すまでの間に,複数のプリミティブ列を統合または分割し,新たなプリミティブ列として前記キャッシュバッファに記録するプリミティブ再設定手段
を備えるプリミティブ列の演算処理を行う画像処理装置。
- 請求項1~5のいずれか一項に記載のプリミティブ列の演算処理を行う画像処理装置において,
前記キャッシュバッファに対して前記ジオメトリシェーダの出力情報を記録させる場合は,当該キャッシュバッファに対し,FIFOにて,前記出力情報が記憶される
プリミティブ列の演算処理を行う画像処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/704,831 US9218686B2 (en) | 2010-12-03 | 2011-12-02 | Image processing device |
JP2012546955A JP5837507B2 (ja) | 2010-12-03 | 2011-12-02 | 画像処理装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010-270729 | 2010-12-03 | ||
JP2010270729 | 2010-12-03 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2012074092A1 true WO2012074092A1 (ja) | 2012-06-07 |
Family
ID=46172014
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2011/077915 WO2012074092A1 (ja) | 2010-12-03 | 2011-12-02 | 画像処理装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9218686B2 (ja) |
JP (1) | JP5837507B2 (ja) |
WO (1) | WO2012074092A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103092920A (zh) * | 2012-12-26 | 2013-05-08 | 新浪网技术(中国)有限公司 | 半结构化数据的存储方法及存储系统 |
JP2020160737A (ja) * | 2019-03-26 | 2020-10-01 | 株式会社コーエーテクモゲームス | 情報処理装置、情報処理方法及びプログラム |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9299123B2 (en) * | 2013-01-22 | 2016-03-29 | Qualcomm Incorporated | Indexed streamout buffers for graphics processing |
US8984230B2 (en) * | 2013-01-30 | 2015-03-17 | Hewlett-Packard Development Company, L.P. | Method of using a buffer within an indexing accelerator during periods of inactivity |
US10134102B2 (en) | 2013-06-10 | 2018-11-20 | Sony Interactive Entertainment Inc. | Graphics processing hardware for using compute shaders as front end for vertex shaders |
US10176621B2 (en) | 2013-06-10 | 2019-01-08 | Sony Interactive Entertainment Inc. | Using compute shaders as front end for vertex shaders |
US10096079B2 (en) * | 2013-06-10 | 2018-10-09 | Sony Interactive Entertainment Inc. | Fragment shaders perform vertex shader computations |
US10102603B2 (en) | 2013-06-10 | 2018-10-16 | Sony Interactive Entertainment Inc. | Scheme for compressing vertex shader output parameters |
US9760968B2 (en) | 2014-05-09 | 2017-09-12 | Samsung Electronics Co., Ltd. | Reduction of graphical processing through coverage testing |
US9842428B2 (en) * | 2014-06-27 | 2017-12-12 | Samsung Electronics Co., Ltd. | Dynamically optimized deferred rendering pipeline |
US10235811B2 (en) | 2016-12-29 | 2019-03-19 | Intel Corporation | Replicating primitives across multiple viewports |
US10510181B2 (en) * | 2017-06-27 | 2019-12-17 | Samsung Electronics Co., Ltd. | System and method for cache management using a cache status table |
US10628910B2 (en) | 2018-09-24 | 2020-04-21 | Intel Corporation | Vertex shader with primitive replication |
US11189002B1 (en) * | 2019-07-24 | 2021-11-30 | Parallels International Gmbh | System and method for detecting when geometry shaders output a constant amount of data |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09305777A (ja) * | 1996-05-10 | 1997-11-28 | Sony Computer Entertainment:Kk | 描画処理装置および方法、並びに記録媒体 |
JP2010123130A (ja) * | 2008-11-21 | 2010-06-03 | Nvidia Corp | 複数クラスデータキャッシュポリシー |
JP2010152702A (ja) * | 2008-12-25 | 2010-07-08 | Fujitsu Semiconductor Ltd | グラフィックス用半導体集積回路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5740409A (en) * | 1996-07-01 | 1998-04-14 | Sun Microsystems, Inc. | Command processor for a three-dimensional graphics accelerator which includes geometry decompression capabilities |
JP3286213B2 (ja) * | 1996-07-30 | 2002-05-27 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 幾何モデルを圧縮し圧縮解除する方法及びシステム |
US7315303B1 (en) * | 2002-01-30 | 2008-01-01 | California Institute Of Technology | Hybrid meshes |
US7385608B1 (en) * | 2003-12-31 | 2008-06-10 | 3Dlabs Inc. Ltd. | State tracking methodology |
US8760450B2 (en) * | 2007-10-30 | 2014-06-24 | Advanced Micro Devices, Inc. | Real-time mesh simplification using the graphics processing unit |
US10169072B2 (en) * | 2009-09-23 | 2019-01-01 | Nvidia Corporation | Hardware for parallel command list generation |
-
2011
- 2011-12-02 WO PCT/JP2011/077915 patent/WO2012074092A1/ja active Application Filing
- 2011-12-02 JP JP2012546955A patent/JP5837507B2/ja active Active
- 2011-12-02 US US13/704,831 patent/US9218686B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09305777A (ja) * | 1996-05-10 | 1997-11-28 | Sony Computer Entertainment:Kk | 描画処理装置および方法、並びに記録媒体 |
JP2010123130A (ja) * | 2008-11-21 | 2010-06-03 | Nvidia Corp | 複数クラスデータキャッシュポリシー |
JP2010152702A (ja) * | 2008-12-25 | 2010-07-08 | Fujitsu Semiconductor Ltd | グラフィックス用半導体集積回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103092920A (zh) * | 2012-12-26 | 2013-05-08 | 新浪网技术(中国)有限公司 | 半结构化数据的存储方法及存储系统 |
JP2020160737A (ja) * | 2019-03-26 | 2020-10-01 | 株式会社コーエーテクモゲームス | 情報処理装置、情報処理方法及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
US9218686B2 (en) | 2015-12-22 |
JP5837507B2 (ja) | 2015-12-24 |
JPWO2012074092A1 (ja) | 2015-03-02 |
US20130113790A1 (en) | 2013-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5837507B2 (ja) | 画像処理装置 | |
US11922534B2 (en) | Tile based computer graphics | |
US10043306B2 (en) | Using depth data in a graphics processing system | |
US7202872B2 (en) | Apparatus for compressing data in a bit stream or bit pattern | |
JP6626691B2 (ja) | テクスチャ処理方法及びその装置 | |
US11393165B2 (en) | Method and system for multisample antialiasing | |
KR20160004963A (ko) | 그래픽 처리 | |
JP2005100177A (ja) | 画像処理装置およびその方法 | |
US9519982B2 (en) | Rasterisation in graphics processing systems | |
KR20150039495A (ko) | 이전 타일의 이미지를 이용하여 현재 프레임을 렌더링하는 방법 및 장치 | |
KR102646818B1 (ko) | 그래픽스 파이프라인에서의 인덱스들의 압축 및 압축 해제 | |
US11468630B2 (en) | Rendering scenes using a combination of raytracing and rasterization | |
KR100546383B1 (ko) | 눈에 보이지 않는 프래그먼트를 처리하기 위한 3차원그래픽스 렌더링 엔진 및 그 방법 | |
JP2005100176A (ja) | 画像処理装置およびその方法 | |
US10726610B2 (en) | Efficient graphics processing using metadata | |
US11790479B2 (en) | Primitive assembly and vertex shading of vertex attributes in graphics processing systems | |
KR102116976B1 (ko) | 렌더링 방법 및 장치 | |
KR101239965B1 (ko) | 렌더링 장치 및 방법 | |
US8379046B2 (en) | Method and apparatus for rendering | |
CN116385253A (zh) | 图元绘制方法、装置、计算机设备和存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 11844923 Country of ref document: EP Kind code of ref document: A1 |
|
WWE | Wipo information: entry into national phase |
Ref document number: 13704831 Country of ref document: US |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
ENP | Entry into the national phase |
Ref document number: 2012546955 Country of ref document: JP Kind code of ref document: A |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 11844923 Country of ref document: EP Kind code of ref document: A1 |