WO2012014477A1 - 有機ｅｌ表示装置 - Google Patents

有機ｅｌ表示装置 Download PDF

Info

Publication number
WO2012014477A1
WO2012014477A1 PCT/JP2011/004274 JP2011004274W WO2012014477A1 WO 2012014477 A1 WO2012014477 A1 WO 2012014477A1 JP 2011004274 W JP2011004274 W JP 2011004274W WO 2012014477 A1 WO2012014477 A1 WO 2012014477A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
power supply
feedback circuit
unit
bus wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2011/004274
Other languages
English (en)
French (fr)
Inventor
晋也 小野
浩平 戎野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to CN201180016636.XA priority Critical patent/CN102834858B/zh
Priority to JP2012526330A priority patent/JP5485396B2/ja
Publication of WO2012014477A1 publication Critical patent/WO2012014477A1/ja
Priority to US13/684,807 priority patent/US9384690B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Definitions

  • the present invention relates to an organic EL (Electro Luminescence) display device, and more particularly to a technique for improving display quality in an organic EL display device.
  • organic EL Electro Luminescence
  • An organic EL display device is known as a thin and light-emitting display device capable of obtaining self-luminescence having high-speed response and a wide viewing angle by utilizing an electroluminescence phenomenon of an organic compound.
  • the organic EL display device includes a display unit in which a large number of pixel units that are individually controlled to emit light are arranged in a plane, and a control unit that controls light emission of the pixel units.
  • a pixel current for causing each pixel portion in the display portion to emit light is supplied through a power supply bus wiring (also simply referred to as a bus wiring) provided on the outer periphery of the display portion.
  • each power supply line and the power supply are connected to each other with a suitable length of wiring.
  • the wiring resistance from the power supply to each power supply line is configured to be equal.
  • the voltage drop of each power supply line becomes uniform, and the light emission luminance becomes uniform.
  • two sub voltage pads are arranged opposite to each other on both sides of the display unit, and the two sub electrode pads are connected to each other by a low resistance connecting unit. Configured. In such a display device, the voltages of the two sub voltage pads are made uniform, so that the luminance of the entire screen can be made uniform.
  • the voltage non-uniformity generated in the bus wiring is, for example, when the organic EL display device is increased in size and narrowed and the bus wiring having a sufficiently low resistance (large area) with respect to the required pixel current cannot be provided. Is particularly noticeable.
  • FIG. 19 is a diagram illustrating a conventional problem using an example of a general organic EL display device 9.
  • the organic EL display device 9 includes a display panel 19, a panel control unit 50, a power supply unit 60, and wiring 61.
  • the display panel 19 includes a display unit 20, a bus line 21, a signal line driving circuit 40, and a gate line driving circuit 42.
  • a bus wiring 21 is provided on the outer peripheral portion of the display unit 20, and the bus wiring 21 is connected to the power supply unit 60 through the wiring 61 at the plurality of connection units 22.
  • a pixel current is supplied by a wiring extending from each connection portion 22 of the bus wiring 21 to the inside of the display unit 20.
  • the panel control unit 50 receives a video signal representing an image to be displayed on the organic EL display device 9 from the outside of the organic EL display device 9, and the signal line driving circuit 40 and the gate line driving circuit according to the video signal. 42 is controlled.
  • Each pixel unit in the display unit 20 has individual luminance by using the pixel current supplied from each connection unit 22 of the bus wiring 21 according to control from the signal line driving circuit 40 and the gate line driving circuit 42. Emits light. Thereby, the video represented by the video signal is displayed on the display unit 20.
  • the resistance of the bus wiring 21 and the wiring 61 is shown. These resistors actually include the resistance of the wiring formed on the display panel 19 and the resistance of the wiring of the flexible substrate attached to the display panel 19.
  • FIG. 19 it is considered to display an image in which an area in the lower left corner of the drawing has high luminance (for example, white) and another area has uniform low luminance (for example, uniform gray). .
  • a larger amount of pixel current flows in the pixel portion located in the high luminance region than in the other pixel portions, and the magnitude of the pixel current is biased in the display surface.
  • Such non-uniform pixel current forms a complex voltage distribution on the circuit network constituted by the resistance of the bus wiring 21 and the wiring 61.
  • the voltages V x1 , V y1 As a result, the voltages V x1 , V y1 .
  • the bus wiring 21 supplies positive power
  • the voltage of the connection portion 22 located near the high luminance region is lower than the voltage of the other connection portions 22.
  • the luminance of the pixel portion (more precisely, the pixel current determined from the operating point of the drive transistor included in the pixel portion) becomes non-uniform, The quality of the displayed video deteriorates. Specifically, as shown in FIG. 19, luminance unevenness occurs such that an area to be displayed in uniform gray is dark in the vicinity of the white area and becomes brighter as the distance from the white area increases.
  • the present invention has been made in view of the above circumstances, and an organic current in which a pixel current for causing each pixel unit in the display unit to emit light is supplied through a bus line that is a power supply line provided on the outer periphery of the display unit.
  • An object of the present invention is to provide an organic EL display device having a suitable configuration for reducing deterioration in display quality caused by non-uniform voltage generated in bus wiring.
  • one aspect of the organic EL display device includes a display unit in which a plurality of pixel units including organic EL elements are arranged on a substrate, an outer periphery of the display unit, A power supply bus line for supplying a drive voltage for driving each pixel part included in the display part to each pixel part; a feedback circuit part for generating an output voltage and supplying the output voltage to the power supply bus line; and the feedback circuit part.
  • a power supply unit that supplies a power supply voltage composed of a high power supply voltage for driving and a low power supply voltage lower than the high power supply voltage to the feedback circuit unit, and a target voltage applied to the voltage of the power supply bus line are defined
  • a reference voltage generation unit that supplies a reference voltage to the feedback circuit unit, wherein the feedback circuit unit generates the output voltage based on a power supply voltage supplied from the power supply unit, and the feedback circuit unit includes: Before the power supply voltage A first power supply terminal to which a high power supply voltage is applied; a second power supply terminal to which the low power supply voltage is applied among the power supply voltages; a first input terminal to which the reference voltage is applied; An output terminal connected to a connection part which is a part, a second input terminal to which a voltage at the connection part of the power supply bus wiring is applied, the first power supply terminal, the second power supply terminal, the first An input terminal, a switching control circuit connected to the second input terminal, one terminal connected to one of the first power supply terminal and the second power supply terminal, and the
  • the difference that is output to and added is the resistance between the output terminal of the feedback circuit unit and the connection part of the power supply bus line, and the connection part of the output terminal of the feedback circuit part and the power supply bus line. Corresponds to the amount of voltage drop determined by the product of the current flowing between and.
  • the bus wiring is arranged along the edge of the display unit, the plurality of feedback circuit units are arranged outside the display unit, the feedback circuit unit generates an output voltage, and the generated output voltage is transmitted to the bus wiring. And a voltage at the connection portion is monitored. A reference voltage is applied to the feedback circuit unit, and the feedback circuit unit adjusts the output voltage so that the monitored voltage is equal to the target voltage defined by the applied reference voltage. The voltage becomes uniform regardless of the display pattern, and the display quality is improved.
  • FIG. 1 is a block diagram illustrating an example of a functional configuration of an organic EL display device according to an embodiment of the present invention.
  • FIG. 2 is a block diagram showing an example of a main part of the organic EL display device according to the embodiment of the present invention.
  • FIG. 3 is a circuit diagram showing an example of the feedback circuit unit in the embodiment of the present invention.
  • FIG. 4 is a circuit diagram showing an example of the feedback circuit unit in the embodiment of the present invention.
  • FIG. 5 is a circuit diagram showing an example of the feedback circuit unit in the embodiment of the present invention.
  • FIG. 6 is a diagram showing a display example by the organic EL display device in the embodiment of the present invention.
  • FIG. 1 is a block diagram illustrating an example of a functional configuration of an organic EL display device according to an embodiment of the present invention.
  • FIG. 2 is a block diagram showing an example of a main part of the organic EL display device according to the embodiment of the present invention.
  • FIG. 3 is a circuit diagram showing
  • FIG. 7 is a block diagram showing an example of a functional configuration of the organic EL display device according to the embodiment of the present invention.
  • FIG. 8A is a plan view showing an example of a wiring shape of a main part in the embodiment of the present invention.
  • FIG. 8B is a plan view showing an example of the wiring shape of the main part in the embodiment of the present invention.
  • FIG. 9 is an equivalent circuit diagram showing a practical example of the main part of the organic EL display device according to the embodiment of the present invention.
  • FIG. 10 is a block diagram showing an example of the feedback circuit unit in the embodiment of the present invention.
  • FIG. 11 is a timing chart showing an example of the operation of the feedback circuit section in the embodiment of the present invention.
  • FIG. 12 is a block diagram showing an example of the feedback circuit unit in the embodiment of the present invention.
  • FIG. 13 is a timing chart showing an example of the operation of the feedback circuit section in the embodiment of the present invention.
  • FIG. 14 is a block diagram showing an example of a functional configuration of the organic EL display device according to the embodiment of the present invention.
  • FIG. 15 is a diagram showing a display example by the organic EL display device in the embodiment of the present invention.
  • FIG. 16 is a block diagram showing an example of the feedback circuit unit in the embodiment of the present invention.
  • FIG. 17 is a timing chart showing an example of the operation of the feedback circuit section in the embodiment of the present invention.
  • FIG. 18 is an external view showing an example of a television set using the organic EL display device according to the embodiment of the present invention.
  • FIG. 19 is a diagram showing a display example by a conventional organic EL display device.
  • FIG. 20 is a diagram illustrating power loss in a comparative example in which the voltage supplied to the
  • One aspect of the organic EL display device includes a display unit in which a plurality of pixel units including organic EL elements are arranged on a substrate, and each pixel unit that is arranged on the outer periphery of the display unit and is included in the display unit.
  • a power supply bus line for supplying a driving voltage for driving each pixel unit, a feedback circuit unit for generating an output voltage and supplying the output voltage to the power supply bus line, and a high power supply voltage for driving the feedback circuit unit,
  • a power supply unit that supplies a power supply voltage composed of a low power supply voltage lower than the high power supply voltage to the feedback circuit unit, and a reference voltage that defines a target voltage applied to the voltage of the power supply bus wiring is provided to the feedback circuit unit.
  • a reference voltage generation unit to supply the feedback circuit unit generates the output voltage based on a power supply voltage supplied from the power supply unit, and the feedback circuit unit
  • the power supply voltage is applied Connected to a power supply terminal, a second power supply terminal to which the low power supply voltage among the power supply voltages is applied, a first input terminal to which the reference voltage is applied, and a connection portion that is a part of the power supply bus wiring.
  • a switching control circuit connected to a transistor, one terminal connected to one of the first power supply terminal and the second power supply terminal, and the other terminal connected to the output terminal;
  • the power supply voltage applied to the one power supply terminal is supplied to or cut off from the output terminal in accordance with the turning on and off of the transistor.
  • Voltage The difference obtained by adding a voltage obtained by adding a difference to the voltage at the connection portion of the power supply bus wiring to the output terminal as the output voltage so as to be equal to the target voltage defined by the reference voltage, and adding the difference Is a resistance between the output terminal of the feedback circuit unit and the connection part of the power supply bus line, and a current flowing between the output terminal of the feedback circuit part and the connection part of the power supply bus line. Corresponds to the voltage drop determined by the product.
  • the voltage obtained by adding a difference to the voltage at the connection portion of the power supply bus wiring is set so that the voltage at the connection portion of the power supply bus wiring is equal to the target voltage defined by the reference voltage.
  • the output voltage is output to the output terminal.
  • the added difference is the resistance between the output terminal of the feedback circuit unit and the connection part of the power supply bus line, and the output terminal of the feedback circuit part and the connection part of the power supply bus line.
  • the amount of voltage drop determined by the product of the current flowing between the output terminal of the feedback circuit unit and the connection part of the power supply bus line is the resistance between the output terminal of the feedback circuit unit and the connection part of the power supply bus line, and the output terminal of the feedback circuit part and the connection part of the power supply bus line.
  • the voltage at the connection portion of the power bus wiring is reduced to the reference voltage so that a voltage drop caused by the resistance between the output terminal of the feedback circuit portion and the connection portion of the power bus wiring is canceled. Therefore, even if the voltage drop amount fluctuates, fluctuations in the voltage at the connection can be prevented. Therefore, fluctuations in the driving voltage supplied to each pixel unit can be suppressed, and the display quality of the video can be improved.
  • the feedback circuit section includes a switching control circuit and a transistor, and the switching control circuit controls on / off of the transistor. Accordingly, the power supply voltage applied to the one power supply terminal is supplied to or cut off from the output terminal depending on whether the transistor is turned on or off. As a result, a voltage obtained by adding a difference to the voltage at the connection portion of the power bus wiring is output to the output terminal as the output voltage, and the voltage at the connection portion of the power bus wiring is defined by the reference voltage. It can be made equal to the target voltage.
  • the feedback circuit portion by using a transistor in which one terminal is connected to the one power supply terminal and the other terminal is connected to the output terminal, the voltage at the connection portion of the power supply bus wiring is reduced.
  • the voltage is higher than the target voltage, it is not necessary to supply the voltage from the power supply voltage to the output terminal. It is necessary to supply a voltage to the terminal, and the transistor is turned on with sufficiently low resistance.
  • the organic EL display device further includes a capacitive element that includes a first electrode and a second electrode, the first electrode is connected to the bus wiring, and the second electrode is connected to a fixed potential. May be.
  • the voltage of the bus wiring can be smoothed by the capacitive element.
  • the switching control circuit performs a comparison operation using the voltage at the connection portion and the reference voltage by a comparator, and the voltage at the connection portion is higher than the target voltage defined by the reference voltage. If it is determined that the voltage is low, a gate signal of level Von that turns on the transistor is output. If it is determined that the voltage at the connection is larger than the target voltage, a gate signal of level Voff that shuts off the transistor is output. Also good.
  • the voltage at the connection portion of the power bus line can be made equal to the target voltage defined by the reference voltage.
  • the feedback circuit section may stop the supply of the output voltage and reduce the drive voltage.
  • the feedback circuit section may restart the supply of the output voltage and increase the drive voltage.
  • the supply of the power supply voltage can be resumed to increase the drive voltage and converge to the target voltage.
  • the feedback circuit unit may stop the supply of the output voltage and increase the drive voltage.
  • the feedback circuit unit may restart the supply of the output voltage to reduce the drive voltage.
  • the supply of the power supply voltage can be resumed to reduce the drive voltage and converge to the target voltage.
  • one or more feedback circuit units may be provided, and the plurality of feedback circuit units may be connected to the power supply bus wiring by a plurality of connection units.
  • the voltage drop caused by the resistance between the output terminal of the feedback circuit unit and the connection part of the power supply bus wiring and the output terminal of the feedback circuit unit is corrected at a plurality of connection parts. Even if a voltage drop occurs between the output terminal of the feedback circuit section and the connection portion of the power supply bus wiring and the output terminal of the feedback circuit section, the potential at each connection section can be made uniform. Therefore, variation in the drive voltage supplied to each pixel unit can be suppressed, and display quality of video can be improved.
  • each of the plurality of connection portions may be provided at regular intervals in the power supply bus wiring.
  • each of the plurality of feedback circuit units is connected to the power supply bus wiring at a constant interval.
  • the distance between the connection portions between each of the plurality of feedback circuit portions and the power supply bus wiring is made constant, so that the amount of voltage drop generated between the connection portions of the power supply bus wiring can be made uniform. .
  • display unevenness can be further suppressed.
  • each of the plurality of feedback circuit units may set a voltage obtained by multiplying the reference voltage input to the first input terminal by a gain larger than 1 as the target voltage.
  • the reference voltage input to the first input terminal is amplified (that is, multiplied by a gain larger than 1) to set the target voltage. Accordingly, the reference voltage is amplified and the target voltage is set, so that the reference voltage supplied from the reference voltage generation unit can be reduced. Therefore, it is possible to output the drive voltage corresponding to a desired voltage while reducing the reference voltage supplied from the reference voltage generation unit, and to reduce power consumption.
  • Each of the plurality of feedback circuit units sets the reference voltage input to the first input terminal as the target voltage, and a voltage at the connection portion of the power supply bus line becomes equal to the reference voltage. As described above, the voltage at the connection portion of the power bus line may be increased or decreased.
  • the voltage at the connection portion of the power bus wiring is increased or decreased so that the voltage at the connection portion of the power bus wiring becomes equal to the reference voltage.
  • each of the plurality of feedback circuit units may be provided in at least one peripheral part on the left and right of the display unit.
  • the plurality of feedback circuit portions are provided in at least one of the left and right peripheral portions of the display portion.
  • each of the plurality of feedback circuit units may be provided in at least one peripheral part above and below the display unit.
  • the plurality of feedback circuit portions are provided in at least one peripheral portion above and below the display portion.
  • the organic EL display device includes a plurality of first power supply lines electrically connected to the first electrode of the organic EL element included in each pixel portion, and a first number of the organic EL elements included in each pixel portion.
  • Each of the plurality of feedback circuit units is connected to the power bus line on a short side of the power bus line, and the one of the plurality of first power lines and the plurality of second power lines is the It may branch from each connection part of each output terminal of a some feedback circuit part and the said power supply bus wiring, and may be arrange
  • Each of the plurality of feedback circuit units is connected to the power bus line on a long side of the power bus line, and the one of the plurality of first power lines and the plurality of second power lines is the It may branch from each connection part of each output terminal of a some feedback circuit part and the said power supply bus wiring, and may be arrange
  • Each of the plurality of feedback circuit units is connected to the power bus line on a short side and a long side of the power bus line, and the plurality of first power lines and the plurality of second power lines are connected to the power bus line.
  • One of the plurality of feedback circuit units may be branched from each connection portion between the output terminal and the power supply bus wiring and arranged in the horizontal direction and the vertical direction of the display unit.
  • the power bus wiring may be provided in a ring shape on the outer periphery of the display unit.
  • connection unit includes a feed point connected to the output terminal of the feedback circuit unit via a feed line, and a monitor point connected to the output terminal of the feedback circuit unit via a monitor line.
  • the distance between the feeding point and the monitoring point may be equal to or less than a wiring width of the power supply bus wiring.
  • the power feeding point and the monitoring point are provided close to the wiring width of the power bus wiring or less, the voltage drop between the power feeding point of the power bus wiring and the monitoring point is caused.
  • the error of the drive voltage with respect to the target voltage can be suppressed to an upper limit value or less according to the wiring width of the power supply bus wiring.
  • a display unit in which a plurality of pixel units including organic EL elements are arranged on a substrate, and a driving voltage for driving each pixel unit included in the display unit, which is arranged on the outer periphery of the display unit, is applied to each pixel unit.
  • a first reference voltage for converting an absolute value of a drive voltage output from the feedback circuit unit to a voltage lower than the drive voltage output from the circuit unit and having a potential lower than the absolute value is the feedback.
  • a reference voltage generator that supplies a second reference voltage to the feedback circuit unit that is supplied to the circuit unit and has a lower potential than the drive voltage output from the feedback circuit unit and serves as a reference for adjusting the converted voltage And comprising
  • the feedback circuit unit generates the output voltage based on a power supply voltage supplied from the power supply unit.
  • the feedback circuit unit includes a power supply terminal to which the power supply voltage is applied and a part of the power supply bus wiring.
  • a first resistor and a second resistor that divide the voltage, and the voltage of the power supply bus line is made equal to the second reference voltage by dividing the voltage divided by the first resistor and the second resistor.
  • the output voltage is a voltage obtained by adding a difference to the voltage at the connection portion.
  • the difference that is output to the output terminal and added is the resistance between the output terminal of the feedback circuit unit and the connection part of the power supply bus line, and the difference between the output terminal of the feedback circuit part and the power supply bus line. This corresponds to the amount of voltage drop obtained by the product of the current flowing between the connection portions.
  • each of the first reference voltage and the second reference voltage supplied from the reference voltage generation unit to the feedback circuit unit is set to a voltage lower than the drive voltage output from the feedback circuit unit.
  • the drive voltage output from the feedback circuit section can be adjusted. Therefore, since the first reference voltage and the second reference voltage are low potential voltages, the first reference voltage and the second reference voltage can be supplied as signals having low amplitude. As a result, the circuit load of the reference voltage generation unit that supplies the first reference voltage and the second reference voltage is reduced, and the reference voltage generation unit can be simplified and downsized.
  • FIG. 1 is a block diagram showing an example of a functional configuration of an organic EL display device 1 according to an embodiment of the present invention.
  • a display panel 10 having a feedback circuit unit 80 is provided instead of the display panel 19 of the organic EL display device 9 of FIG. 19 described in the section of the prior art, and a reference voltage generation unit 70, a reference voltage A line 71 is added.
  • a reference voltage generation unit 70 a reference voltage A line 71 is added.
  • FIG. 1 the internal structure of the display part 20 is shown in detail.
  • a plurality of pixel units 30 including the organic EL elements 33 are arranged in a planar shape.
  • a plurality of first power supply lines 31 are branched from the connection portions 22 of the bus wiring 21 and extended into the display portion 20.
  • a plurality of second power supply lines 32 are provided in the display unit 20.
  • the first electrode (anode) of the organic EL element 33 is electrically connected to the first power line 31, and the second electrode (cathode) of the organic EL element 33 is electrically connected to the second power line 32.
  • the signal line driving circuit 40 supplies a luminance signal to the pixel unit 30 via the signal line 41.
  • the gate line driving circuit 42 supplies a scanning signal to the pixel unit 30 through the gate line 43.
  • the pixel unit 30 acquires a luminance signal from the signal line 41 in response to the scanning signal applied from the gate line 43, and causes the organic EL element 33 to emit light with the luminance indicated by the acquired luminance signal.
  • the organic EL element 33 emits light with current supplied from the first power supply line 31 and the second power supply line 32.
  • the power supply unit 60 supplies a power supply voltage for driving each feedback circuit unit 80 to each feedback circuit unit 80 via the wiring 61.
  • the wiring 61 is composed of, for example, two wirings for supplying a high potential and a low potential of the power supply voltage.
  • the reference voltage generation unit 70 generates a reference voltage for defining a target voltage applied to the voltage of the bus wiring 21, and supplies the generated reference voltage to each feedback circuit unit 80 via the reference voltage line 71. To do.
  • the feedback circuit unit 80 is a voltage regulator based on feedback control, and generates an output voltage from a power supply voltage supplied via the wiring 61.
  • the feedback circuit unit 80 feedback-controls the generated output voltage so that the voltage at the connection unit 22 of the bus wiring 21 is equal to the target voltage defined by the reference voltage applied from the reference voltage generation unit 70. To do.
  • the generated output voltage is applied to the connection portion 22 which is a part of the bus wiring 21 via the wiring resistance.
  • the arrangement of the feedback circuit unit 80, the connection unit 22, and the first power supply line 31 is not limited to the example shown in FIG.
  • the feedback circuit unit 80 is provided in at least one of the left and right peripheral parts of the display unit 20, and is provided only in the left peripheral part of the display unit 20 as shown in FIG. 20 may be provided only at the right peripheral portion, or may be provided at the left and right peripheral portions. Further, the feedback circuit unit 80 is provided in at least one of the upper and lower peripheral portions of the display unit 20, and is provided only in the lower peripheral portion of the display unit 20 as shown in FIG. It may be provided only in the peripheral part on the upper side of the part 20, and may be provided in the peripheral part on both the upper and lower sides.
  • the feedback circuit unit 80 is connected to the bus wiring 21 on the short side and the long side of the display unit 20, and the first power supply line 31 is arranged in the horizontal and vertical directions of the display unit 20.
  • the feedback circuit unit 80 may be connected to the bus wiring 21 only on the short side of the display unit 20, and the first power supply line 31 may be arranged only in the lateral direction of the display unit 20.
  • the unit 80 may be connected to the bus wiring 21 only on the long side of the display unit 20, and the first power supply line 31 may be arranged only in the vertical direction of the display unit 20.
  • FIG. 2 is a block diagram showing an example of a main part of the organic EL display device 1 including the feedback circuit unit 80 and the connection part 22 of the bus wiring 21.
  • the feedback circuit unit 80 includes a first power supply terminal 83a, a second power supply terminal 83b, a first input terminal 84, a second input terminal 86, and an output terminal 85.
  • the high potential and the low potential of the power supply voltage are applied to the first power supply terminal 83a and the second power supply terminal 83b through the wirings 61a and 61b constituting the wiring 61, respectively.
  • a reference voltage is applied to the first input terminal 84 via a reference voltage line 71.
  • the output terminal 85 is connected to the connection unit 22 via the feeder 81 and the second input terminal 86 is connected to the connection unit 22 via the monitor line 82.
  • FIG. 3 is a circuit diagram of a feedback circuit unit 80 a as a specific example of the feedback circuit unit 80.
  • the feedback circuit unit 80a includes an error amplifier 87.
  • the error amplifier 87 operates with a power supply voltage applied to the first power supply terminal 83a and the second power supply terminal 83b.
  • the voltage V CONN of the connection unit 22 is applied as the monitor voltage V MON to the negative input of the error amplifier 87.
  • a reference voltage V REF is applied to the plus input of the error amplifier 87.
  • the error amplifier 87 adjusts the output voltage at the output terminal 85 by comparing the monitor voltage VMON with the reference voltage VREF .
  • the monitor voltage VMON is adjusted to be a voltage obtained by adding the voltage drop amount obtained by the product of the resistance of the power supply line 81 and the current flowing through the output terminal 85 to the monitor voltage VMON .
  • the output voltage from the feedback circuit unit 80a increases or decreases so as to cancel the voltage drop generated in the resistance of the power supply line 81, so that the voltage V CONN of the connection unit 22 is maintained equal to the reference voltage V REF. Is done. As a result, the voltage at each connection portion 22 of the bus wiring 21 is equalized to the target voltage regardless of the display pattern.
  • FIG. 4 is a circuit diagram of a feedback circuit unit 80b as another specific example of the feedback circuit unit 80.
  • the feedback circuit unit 80b includes a third power supply terminal 83c and gain resistors R1 and R2.
  • a reference voltage VREF as a first reference voltage is applied to the first input terminal 84
  • a bias voltage VBIAS as a second reference voltage is applied to the third power supply terminal 83c.
  • Gain resistor R1, R2 is a voltage applied between the first input terminal 84 and the second input terminal 86, that is, dividing the difference voltage between the monitor voltage V MON and the reference voltage V REF. The divided voltage is applied to the negative input of the error amplifier 87.
  • the bias voltage V BIAS may be generated by the reference voltage generation unit 70 and supplied via a wiring (not shown). Also, 0 V that is the ground voltage may be used as the bias voltage V BIAS . Bias voltage V BIAS is applied to the positive input of error amplifier 87.
  • the reference voltage V REF as the first reference voltage is a voltage having a lower potential than the output voltage from the feedback circuit unit 80b, and the absolute value of the output voltage output from the feedback circuit unit 80b is determined from the absolute value. This is a reference voltage for conversion to a small potential voltage.
  • the bias voltage V BIAS as the second reference voltage is a voltage having a lower potential than the output voltage from the feedback circuit unit 80b, and is a reference voltage for adjusting the output voltage.
  • the voltage V CONN of the connection unit 22 is defined by the reference voltage V REF and the bias voltage V BIAS.
  • the target voltage is maintained at ⁇ (R 2 / R 1 ) V REF + (1 + R 2 / R 1 ) V BIAS .
  • a voltage obtained by multiplying the reference voltage V REF by a gain larger than 1 is a target voltage for the voltage V CONN of the connection unit 22.
  • a desired target voltage can be defined using the low-voltage reference voltage V REF , so that the reference voltage generation unit 70 can have a low-voltage circuit configuration, and the circuit in the reference voltage generation unit 70 It is possible to reduce the area and power consumption.
  • FIG. 5 is a circuit diagram of a feedback circuit unit 80c as another specific example of the feedback circuit unit 80.
  • a third power supply terminal 83c to which the bias voltage V BIAS is applied is added to the feedback circuit unit 80a, and gain resistors R1 and R2 are added.
  • the bias voltage V BIAS may be supplied from the reference voltage generation unit 70, or 0 V that is a ground voltage may be used.
  • the voltage V CONN of the connection unit 22 is defined by the reference voltage V REF and the bias voltage V BIAS.
  • the target voltage is maintained to be (1 + R 2 / R 1 ) V REF + (R 2 / R 1 ) V BIAS .
  • a voltage obtained by multiplying the reference voltage V REF by a gain larger than 1 is used as a target voltage for the voltage V CONN of the connection unit 22 regardless of the resistance values of the gain resistors R1 and R2.
  • a desired target voltage can be defined using the low-voltage reference voltage V REF , so that the reference voltage generation unit 70 can have a low-voltage circuit configuration, and the circuit in the reference voltage generation unit 70 It is possible to reduce the area and power consumption.
  • FIG. 6 is a diagram illustrating an example of a display result obtained when the image used in the description of FIG. 19 is displayed on the organic EL display device 1.
  • the voltage at each connection portion 22 of the bus wiring 21 is equalized to the target voltage V corresponding to the reference voltage.
  • Display quality degradation i.e., the inconvenience of non-uniform luminance within an area to be displayed with uniform luminance is alleviated.
  • the voltage at the connection part 22 of the bus line 21 is maintained at the target voltage defined by the reference voltage V REF by the feedback circuit unit 80. Therefore, the voltage at each connection portion 22 of the bus wiring 21 becomes uniform regardless of the display pattern. As a result, even when an image including a high luminance area is displayed, the luminance in the vicinity of the high luminance area does not decrease, and the display quality is improved. Further, since it is not necessary to reduce the resistance of the bus wiring 21, it is not necessary to provide the bus wiring in a large area, which is suitable for narrow frame.
  • An independent reference voltage may be applied to each feedback circuit unit 80, and the target voltage V at each connection unit 22 of the bus wiring 21 may be a different voltage depending on the display pattern.
  • FIG. 7 is a block diagram showing an example of a functional configuration of the organic EL display device 2 according to such a modification.
  • the display panel 11 is provided with a reference voltage line 73 composed of a plurality of wirings provided corresponding to each of the feedback circuit units 80.
  • the reference voltage generation unit 72 generates an independent reference voltage for each feedback circuit unit 80 and applies the generated reference voltage to the feedback circuit unit 80 via a corresponding wiring in the reference voltage line 73.
  • a higher reference voltage than that for the other feedback circuit units 80 may be applied to the feedback circuit unit 80 located near the high luminance region.
  • the voltage drop generated in the first power supply line 31 extending from the connection portion 22 to the inside of the display portion 20 is compensated, so that it is expected that the display quality is further improved.
  • connection unit 22 Next, a more practical configuration of the connection unit 22 will be described.
  • the output terminal 85 and the second input terminal 86 of the feedback circuit unit 80 have been described only as being connected to the connection unit 22 that is a part of the bus wiring 21.
  • the terminal 85 is connected to a region having a certain size in the connection portion 22 of the bus wiring 21 through the feeder line 81 and the second input terminal 86 through the monitor line 82.
  • FIGS. 8A and 8B are plan views showing an example of the wiring shape of the bus wiring 21, the power supply line 81, and the monitor line 82 in the vicinity of the connecting portion 22, and the power supply line is connected to the bus wiring 21 from the left side of the drawing. A state in which 81 and a monitor line 82 are connected is shown.
  • a region where the bus wiring 21 is connected to each of the feeder line 81 and the monitor line 82 is indicated by a dotted box.
  • the center point of the connection region between the bus line 21 and the power supply line 81 is defined as a power supply point 23
  • the center point of the connection region between the bus line 21 and the monitor line 82 is defined as a monitor point 24.
  • FIG. 9 is an equivalent circuit diagram corresponding to such a practical configuration.
  • the feeding point 23 and the monitor point 24 are provided at different positions on the bus wiring 21, and are connected by the resistance of the bus wiring 21.
  • the resistance value of the power supply line 81 is R 1
  • the voltage drop amount generated in the power supply line 81 is ⁇ V R1
  • the resistance value of the bus wiring 21 between the power supply point 23 and the monitor point 24 is R 2
  • the connection unit 22 and the monitor point 24 when the voltage drop amount is [Delta] V R2 that occurs between the voltage V CONN feed point 23 is maintained at a [Delta] V R2 voltage higher than the voltage V MON monitor point 24.
  • the voltage V MON at the monitor point 24 is maintained at the target voltage
  • the drive voltage supplied to the pixel unit 30 is the voltage V CONN at the power supply point 23, so ⁇ V R2 is the target of the drive voltage. It becomes an error for the voltage.
  • the distance d between the feeding point 23 and the monitoring point 24 is set to the bus wiring 21. It is defined that the width is less than or equal to w. That is, FIG. 8A shows an example of a shape in which the feeding point 23 and the monitoring point 24 are provided closest to each other, and FIG. 8B shows a shape in which the feeding point 23 and the monitoring point 24 are provided most apart. An example is shown.
  • FIG. 10 is a circuit diagram of a feedback circuit unit 90a as still another specific example of the feedback circuit unit 80.
  • the connecting part 22 is simplified again.
  • the feedback circuit unit 90 a is an example of a fundamental feedback circuit unit that performs a switching operation, and includes a switching control circuit 91 a and a transistor 92.
  • V CONN the voltage V CONN of the connection unit 22
  • V REF the gate signal V G of the level V on that turns on the transistor 92
  • the voltage V CONN is If it is determined that the voltage is higher than the target voltage, a gate signal V G of level V off that shuts off the transistor 92 is output.
  • Transistor 92 is connected to one source-drain terminal to the first power supply terminal 83a is connected to the other of the source drain terminal to the output terminal 85, in response to the gate signal V G applied from the switching control circuit 91a, the first The power supply voltage applied to the power supply terminal 83a is supplied to the output terminal 85 or cut off.
  • the voltage V CONN of the connection part 22 is smoothed by the capacitor 88a which is the capacity of the first power supply line 31 (FIG. 1) extending from the bus line 21 and the connection part 22 to the inside of the display part 20.
  • the capacitor 88a may be a panel parasitic capacitance.
  • a capacitor element that includes a first electrode and a second electrode, the first electrode is connected to the bus wiring 21, and the second electrode is connected to a fixed potential may be provided.
  • the feedback circuit unit 90a includes a switching control circuit 91a and a transistor 92, and the switching control circuit 91a controls on / off of the transistor 92.
  • the transistor 92 having one terminal connected to the power supply terminal 83a and the other terminal connected to the output terminal 85 is used, so that the voltage at the connection section 22 of the bus wiring 21 is the target.
  • the transistor 92 is cut off.
  • the transistor 92 is turned on to have a low resistance (ideally zero ohms). Thereby, the power loss which occurs in the comparative example using the operational amplifier can be reduced, and the target voltage can be efficiently supplied from the power supply voltage to the output terminal.
  • FIG. 11 is a timing chart showing an example of the operation of the feedback circuit unit 90a.
  • the power supply voltage applied to the first power supply terminal 83a is expressed as VDD 1
  • the target voltage defined by the reference voltage V REF is expressed as VDD.
  • FIG. 11 shows two examples of waveforms corresponding to different pixel currents. Specifically, the left waveform in FIG. 11 shows a case where a large pixel current flows because a bright image is displayed, and the small waveform current flows because the right waveform in FIG. 11 displays a dark image. Shows the case.
  • the gate signal V G becomes the V on level and the transistor 92 is turned on
  • the power supply voltage VDD 1 applied to the first power supply terminal 83a is supplied from the output terminal 85 to the connection portion 22, and the output current i having a magnitude of i on. OUT flows.
  • the voltage V CONN of the connection unit 22 increases toward VDD 1 with a time constant determined by the capacitance of the first power supply line 31 in the bus line 21 and the display unit 20 and i on .
  • the gate signal V G becomes V off level after the inherent delay time by the switching control circuit 91a, and the transistor 92 is turned off.
  • the inherent delay time is the time when the voltage V CONN of the connection unit 22 actually exceeds the target voltage VDD and after that time, and the switching control circuit compares the voltage V CONN with the target voltage VDD, and the transistor 92 Is the time difference from when the operation to turn off is started.
  • the voltage V CONN of the connection unit 22 is the capacitance of the first power supply line 31 in the bus line 21 and the display unit 20 and the resistance component of the pixel circuit group constituting the display unit (the resistance component is the voltage V CONN changes per unit voltage).
  • the rate of change of the panel current value at the time that is, when displaying a bright image, the time constant is relatively small compared to when displaying a dark image and dark
  • the voltage drops to 0 V, which is the ground voltage (with a relatively large time constant compared to when a bright picture is displayed).
  • the on-current i on the results of flow intermittently, as an average value of the output current i OUT, small average when a large average current i a flows, displaying dark image when displaying the bright image current i b flows.
  • the gate signal V G becomes V on level after the inherent delay time of the switching control circuit 91a, and the transistor 92 is turned on.
  • the voltage V CONN of the connection unit 22 is maintained in a predetermined voltage range including the target voltage VDD.
  • FIG. 12 is a circuit diagram of a feedback circuit unit 90b as still another specific example of the feedback circuit unit 80.
  • the feedback circuit unit 90b is an example of a more practical feedback circuit unit that performs a PWM (pulse width modulation) switching operation, and includes a switching control circuit 91b, transistors 92 and 93, and a coil 94.
  • the switching control circuit 91b includes an error amplifier 95, a PWM comparator 96, a PWM controller 97, and a triangular wave generator 98.
  • FIG. 13 is a timing chart illustrating an example of the operation of the feedback circuit unit 90b.
  • the power supply voltage applied to the first power supply terminal 83a is VDD 1
  • target voltage power supply voltage applied to the second power supply terminal 83b is defined by VDD 2
  • reference voltage V REF is denoted as VDD .
  • FIG. 13 shows two examples of waveforms corresponding to different pixel currents depending on the brightness of the displayed image, as in FIG.
  • the transistor 92 is ON, the transistor 93 is OFF, and the coil 94 is connected to the first power supply terminal 83a. To do.
  • the voltage V CONN of the connection unit 22 tends to approach the power supply voltage VDD 1 applied to the first power supply terminal 83a.
  • the PWM controller 97 sequentially changes the levels of the gate signals V G1 and V G2. By turning over the transistor 92 by giving a time difference, the transistor 93 is turned on. As a result, the connection of the coil 94 is switched from the first power supply terminal 83a to the second power supply terminal 83b.
  • the output current i OUT flowing from the first power supply terminal 83a to the output terminal 85 via the transistor 92 and the coil 94 is not detected by the self-induction of the coil 94 even after the connection of the coil 94 is switched. It continues to flow from the power supply terminal 83b to the output terminal 85 via the transistor 93 and the coil 94.
  • the self-induction energy stored in the coil 94 decreases with time, the output current i OUT decreases, the voltage of the output terminal 85 decreases, and the voltage V CONN of the connection portion 22 is equal to the voltage of the second power supply terminal 83b. When it approaches the VDD 2.
  • the PWM controller 97 sequentially changes the levels of the gate signals V G2 and V G1. By turning over the transistor 93 by giving a time difference, the transistor 92 is turned on. As a result, the connection of the coil 94 is switched from the second power supply terminal 83b to the first power supply terminal 83a.
  • the voltage V CONN of the connection unit 22 is maintained in a predetermined voltage range including the target voltage VDD.
  • the configuration in which the bus wiring 21 is used as a positive power source for each pixel unit 30 has been described.
  • the driving voltage of the bus line 21 controlled to the target voltage by the feedback circuit unit 80 is used as the power supply voltage on the higher side for each pixel unit 30.
  • a pixel current is supplied to each pixel unit 30.
  • FIG. 14 is a block diagram showing an example of a functional configuration of the organic EL display device 3 using the bus wiring 21 as a negative power source.
  • a display panel 12 is used instead of the display panel 10 of the organic EL display device 1 of FIG.
  • the display panel 12 includes a feedback circuit unit 90 c capable of supplying a negative power supply, and a plurality of second power supply lines 32 are branched from the connection portions 22 of the bus wiring 21 and extended into the display unit 25.
  • a plurality of first power lines 31 are provided in the display unit 25.
  • the first electrode (anode) of the organic EL element 33 is electrically connected to the first power supply line 31 via the drive transistor, and the second electrode (cathode) of the organic EL element 33 is electrically connected to the second power supply line 32. It is connected to the.
  • the driving voltage of the bus wiring 21 controlled to the target voltage by the feedback circuit unit 90 c is used as the lower power supply voltage for each pixel unit 30.
  • a pixel current is drawn from the pixel unit 30 to the bus line 21.
  • FIG. 16 is a circuit diagram showing an example of the feedback circuit unit 90c.
  • the function of the switching control circuit 91c and the connection of the transistor 92 are changed as compared with the feedback circuit unit 90a of FIG.
  • V CONN the voltage V CONN of the connection unit 22
  • V REF the reference voltage
  • the gate signal V G of the level V on that turns on the transistor 92 is output, and the voltage V CONN is and it outputs a gate signal V G of level V off to cut off the transistor 92 when it is determined to be smaller than the target voltage.
  • Transistor 92 is connected to one source-drain terminal to the second power supply terminal 83 b is connected to the other of the source drain terminal to the output terminal 85, in response to the gate signal V G applied from the switching control circuit 91c, a second The power supply voltage applied to the power supply terminal 83b is supplied to the output terminal 85 or cut off.
  • the voltage V CONN of the connection part 22 is smoothed by the capacitor 88b which is the capacity of the second power supply line 32 (FIG. 14) extending from the bus line 21 and the connection part 22 to the inside of the display part 25.
  • FIG. 17 is a timing chart showing an example of the operation of the feedback circuit unit 90c.
  • the target voltage power supply voltage applied to the second power supply terminal 83b is defined by VDD 2
  • reference voltage V REF is denoted as VDD.
  • the output current of the feedback circuit unit 90c is expressed as -i out in consideration of the suction direction.
  • FIG. 17 shows two examples of waveforms corresponding to different pixel currents depending on the brightness of the displayed image, as in FIG.
  • the feedback circuit unit 90c operates symmetrically with the feedback circuit unit 90a. By such an operation, the voltage V CONN at the connection portion 22 of the bus wiring 21 is maintained in a predetermined voltage range including the target voltage VDD.
  • the organic EL display devices 1 to 3 that equalize the voltage of the bus wiring by the feedback circuit unit, the organic EL display device in which the feedback circuit unit is configured using an error amplifier, and a switching control circuit (for example, DC voltage conversion)
  • a specific example of an organic EL display device in which a feedback circuit unit is configured using a display device or a DC-DC converter has been described.
  • Such organic EL display devices 1 to 3 can be used to display high-quality images in various devices such as a television set, a personal computer, and a portable information terminal.
  • FIG. 18 is an external view showing the external appearance of the television set 100 using the organic EL display device 1, 2 or 3.
  • the organic EL display devices 1, 2, or 3 for example, an image partially including a high luminance region is displayed, and uneven luminance in regions other than the high luminance region is suppressed. Can be displayed in high quality.
  • the organic EL display device of the present invention has been described based on the embodiments.
  • the present invention is not limited to these embodiments. Unless it deviates from the meaning of this invention, the form obtained by combining each embodiment with the various deformation
  • the present invention can be applied to a video display device such as an organic EL display device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

　有機ＥＬ表示装置（１）において、表示パネル（１０）内の表示部（２０）の縁にバス配線（２１）を配置する。バス配線（２１）の外部には帰還回路部（８０）を設置し、帰還回路部（８０）の出力電圧はバス配線（２１）上の接続部（２２）に印加される。帰還回路部（８０）へは、基準電圧生成部（７０）から基準電圧が印加され、電源部（６０）から電源電圧が供給され、バス配線（２１）上の接続部（２２）からモニター電圧がフィードバックされる。帰還回路部（８０）は、スイッチング制御回路とトランジスタとを含み、前記電源電圧を出力端子に供給するかまたは遮断することにより、接続部（２２）の電圧が基準電圧で規定される目標電圧になるよう、出力電圧をフィードバック制御する。

Description

有機ＥＬ表示装置
　本発明は有機ＥＬ（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｓｅｎｃｅ）表示装置に関し、特に、有機ＥＬ表示装置における表示品位を向上する技術に関する。
　有機ＥＬ表示装置は、有機化合物の電界発光現象を利用して、高速な応答性および広い視野角を有する自発光を得ることができる薄型軽量な発光表示装置として知られている。有機ＥＬ表示装置は、個別に発光を制御される多数の画素部が平面状に配列された表示部と、画素部の発光を制御する制御部とからなる。一般的に、表示部内の各画素部を発光させるための画素電流は、表示部の外周に設けられた電源バス配線（単にバス配線とも言う）を通して供給される。
　バス配線の電圧が不均一だと、バス配線から複数の発光画素部に不均一な電圧が供給され、その結果、発光輝度が表示面内で不均一になる不都合が生じる。そのため、従来、バス配線に生じる電圧の不均一を低減するための種々の構成が提案されている。
　例えば、特許文献１に開示される発光表示装置は、表示部の上下に２つの電源線（バス配線）を配し、各電源線と電源とをそれぞれ好適な長さの配線にて接続することで、電源から各電源線までの配線抵抗が等しくなるように構成される。これにより、各電源線の電圧降下が均一になることで、発光輝度が均一になる。
　また、例えば、特許文献２に開示されるディスプレイ装置は、表示部の両側に２つのサブ電圧パッド（バス配線）を対向して配置し、２つのサブ電極パッド同士を低抵抗の連結部で接続して構成される。このようなディスプレイ装置では、２つのサブ電圧パッドの電圧が均一になることで、画面全体の輝度の均一化が図られる。
特許第４４２４５４９号公報 特許第４４２６５６１号公報
　しかしながら、従来の技術では、表示パターンに依存して画素電流の大きさが表示面内で偏っている場合に、バス配線と電源とを接続する配線の抵抗やバス配線自体の抵抗に起因してバス配線に生じる電圧の不均一を解消することができない。
　バス配線に生じる電圧の不均一は、例えば、有機ＥＬ表示装置が大型化かつ狭額縁化し、要求される画素電流に対して十分に低抵抗な（大きな面積の）バス配線を設けることができない場合においては、特に顕著になる。
　図１９は、従来の課題を、一般的な有機ＥＬ表示装置９の例を用いて説明する図である。
　有機ＥＬ表示装置９は、表示パネル１９、パネル制御部５０、電源部６０、配線６１から構成される。表示パネル１９は、表示部２０、バス配線２１、信号線駆動回路４０、ゲート線駆動回路４２から構成される。
　表示部２０内には、個別に発光を制御される図示しない多数の画素部が平面状に配列されている。表示部２０の外周部にはバス配線２１が設けられ、バス配線２１は、複数の接続部２２において、配線６１を介して電源部６０に接続されている。バス配線２１の各接続部２２から表示部２０の内部へ延びる配線により画素電流が供給される。
　パネル制御部５０は、有機ＥＬ表示装置９の外部から、有機ＥＬ表示装置９にて表示されるべき映像を表す映像信号を受信し、映像信号に応じて信号線駆動回路４０およびゲート線駆動回路４２を制御する。
　表示部２０内の各画素部は、信号線駆動回路４０およびゲート線駆動回路４２からの制御に応じて、バス配線２１の各接続部２２から供給される画素電流を用いて、個別の輝度で発光する。これにより、表示部２０には、映像信号で表される映像が表示される。
　図１９において、バス配線２１および配線６１の抵抗が示されている。これらの抵抗は、実際には、表示パネル１９上に形成される配線の抵抗や表示パネル１９に取り付けられるフレキシブル基板の配線の抵抗を含んでいる。
　一例として、図１９で示されるように、図面の左下隅の領域が高輝度（例えば白）であり、他の領域が均一な低輝度（例えば均一なグレー）である映像を表示することを考える。このとき、高輝度領域内に位置する画素部には、他の画素部と比べて多くの画素電流が流れ、画素電流の大きさが表示面内で偏る。
　そのような均一でない画素電流は、バス配線２１および配線６１の抵抗によって構成される回路網上に複雑な電圧の分布を形成する。その結果、各接続部２２の電圧Ｖｘ１、Ｖｙ１・・・は不均一になる。具体的に、バス配線２１が正電源を供給する場合、高輝度領域の近くに位置する接続部２２の電圧は、他の接続部２２の電圧よりも低くなる。
　バス配線２１における各接続部２２の電圧が不均一となることで、画素部の輝度（より正確には、画素部に含まれる駆動トランジスタの動作点から決定される画素電流）が不均一となり、表示される映像の品位が劣化する。具体的には図１９で示されるように、均一なグレーで表示されるべき領域が、白の領域の近傍では暗く、白の領域から離れるにつれて明るくなるといった輝度むらが生じる。
　本発明は、上記の事情に鑑みてなされたものであり、表示部内の各画素部を発光させるための画素電流が、表示部の外周に設けられた電源線であるバス配線を通して供給される有機ＥＬ表示装置であって、バス配線に生じる電圧の不均一に起因する表示品位の劣化を軽減するための好適な構成を持つ有機ＥＬ表示装置を提供することを目的とする。
　上記課題を解決するために、本発明に係る有機ＥＬ表示装置の１つの態様は、基板上に有機ＥＬ素子を含む画素部を複数配置した表示部と、前記表示部の外周に配置され、前記表示部に含まれる各画素部を駆動するための駆動電圧を各画素部に供給する電源バス配線と、出力電圧を生成して前記電源バス配線に供給する帰還回路部と、前記帰還回路部を駆動するための高電源電圧と前記高電源電圧よりも低い低電源電圧とからなる電源電圧を前記帰還回路部に供給する電源部と、前記電源バス配線の電圧に適用される目標電圧を規定する基準電圧を前記帰還回路部に供給する基準電圧生成部と、を具備し、前記帰還回路部は、前記電源部から供給された電源電圧に基づいて前記出力電圧を生成し、前記帰還回路部は、前記電源電圧のうち前記高電源電圧が印加される第１電源端子と、前記電源電圧のうち前記低電源電圧が印加される第２電源端子と、前記基準電圧が印加される第１入力端子と、前記電源バス配線の一部である接続部と接続された出力端子と、前記電源バス配線の前記接続部での電圧が印加される第２入力端子と、前記第１電源端子、前記第２電源端子、前記第１入力端子、及び前記第２入力端子と接続されたスイッチング制御回路と、一方の端子を前記第１電源端子及び前記第２電源端子のうちのいずれか一方の電源端子に接続され、他方の端子を前記出力端子に接続されたトランジスタと、を含み、前記トランジスタのオンとオフとに応じて、前記一方の電源端子に印加される前記電源電圧を前記出力端子に供給するかまたは遮断することにより、前記電源バス配線の前記接続部での電圧が前記基準電圧で規定される前記目標電圧と等しくなるように、前記電源バス配線の前記接続部での電圧に差分を加算した電圧を前記出力電圧として前記出力端子に出力し、加算される前記差分は、前記帰還回路部の出力端子と前記電源バス配線の前記接続部との間の抵抗と、前記帰還回路部の出力端子と前記電源バス配線の前記接続部との間に流れる電流と、の積によって求められる電圧降下量に対応するものである。
　本発明によると、バス配線を表示部の縁に沿って配置し、複数の帰還回路部を表示部外に配置し、帰還回路部は出力電圧を生成して、生成された出力電圧をバス配線の一部である接続部に印加するとともに、接続部の電圧をモニターする。帰還回路部には基準電圧が印加され、帰還回路部は、モニターされた電圧が印加された基準電圧で規定される目標電圧と等しくなるように、出力電圧を調整するので、バス配線の接続部の電圧は表示パターンによらず均等になり、表示品位が向上する。
　この構成では、バス配線の低抵抗化を必要とせず、表示パターンに依存しないバス配線の電圧の均一化が実現される。よって表示品位が向上すると共に、バス配線を大きな面積に設ける必要がないので、狭額縁化の点でも有利である。
図１は、本発明の実施の形態における有機ＥＬ表示装置の機能的な構成の一例を示すブロック図である。 図２は、本発明の実施の形態における有機ＥＬ表示装置の要部の一例を示すブロック図である。 図３は、本発明の実施の形態における帰還回路部の一例を示す回路図である。 図４は、本発明の実施の形態における帰還回路部の一例を示す回路図である。 図５は、本発明の実施の形態における帰還回路部の一例を示す回路図である。 図６は、本発明の実施の形態における有機ＥＬ表示装置による表示例を示す図である。 図７は、本発明の実施の形態における有機ＥＬ表示装置の機能的な構成の一例を示すブロック図である。 図８Ａは、本発明の実施の形態における要部の配線形状の一例を示す平面図である。 図８Ｂは、本発明の実施の形態における要部の配線形状の一例を示す平面図である。 図９は、本発明の実施の形態における有機ＥＬ表示装置の要部の実際的な一例を示す等価回路図である。 図１０は、本発明の実施の形態における帰還回路部の一例を示すブロック図である。 図１１は、本発明の実施の形態における帰還回路部の動作の一例を示すタイミングチャートである。 図１２は、本発明の実施の形態における帰還回路部の一例を示すブロック図である。 図１３は、本発明の実施の形態における帰還回路部の動作の一例を示すタイミングチャートである。 図１４は、本発明の実施の形態における有機ＥＬ表示装置の機能的な構成の一例を示すブロック図である。 図１５は、本発明の実施の形態における有機ＥＬ表示装置による表示例を示す図である。 図１６は、本発明の実施の形態における帰還回路部の一例を示すブロック図である。 図１７は、本発明の実施の形態における帰還回路部の動作の一例を示すタイミングチャートである。 図１８は、本発明の実施の形態における有機ＥＬ表示装置を用いたテレビジョンセットの一例を示す外観図である。 図１９は、従来の有機ＥＬ表示装置による表示例を示す図である。 図２０は、出力端子に供給する電圧をオペアンプを用いて制御する比較例における電力ロスを説明する図である。
　本発明に係る有機ＥＬ表示装置の１つの態様は、基板上に有機ＥＬ素子を含む画素部を複数配置した表示部と、前記表示部の外周に配置され、前記表示部に含まれる各画素部を駆動するための駆動電圧を各画素部に供給する電源バス配線と、出力電圧を生成して前記電源バス配線に供給する帰還回路部と、前記帰還回路部を駆動するための高電源電圧と前記高電源電圧よりも低い低電源電圧とからなる電源電圧を前記帰還回路部に供給する電源部と、前記電源バス配線の電圧に適用される目標電圧を規定する基準電圧を前記帰還回路部に供給する基準電圧生成部と、を具備し、前記帰還回路部は、前記電源部から供給された電源電圧に基づいて前記出力電圧を生成し、前記帰還回路部は、前記電源電圧のうち前記高電源電圧が印加される第１電源端子と、前記電源電圧のうち前記低電源電圧が印加される第２電源端子と、前記基準電圧が印加される第１入力端子と、前記電源バス配線の一部である接続部と接続された出力端子と、前記電源バス配線の前記接続部での電圧が印加される第２入力端子と、前記第１電源端子、前記第２電源端子、前記第１入力端子、及び前記第２入力端子と接続されたスイッチング制御回路と、一方の端子を前記第１電源端子及び前記第２電源端子のうちのいずれか一方の電源端子に接続され、他方の端子を前記出力端子に接続されたトランジスタと、を含み、前記トランジスタのオンとオフとに応じて、前記一方の電源端子に印加される前記電源電圧を前記出力端子に供給するかまたは遮断することにより、前記電源バス配線の前記接続部での電圧が前記基準電圧で規定される前記目標電圧と等しくなるように、前記電源バス配線の前記接続部での電圧に差分を加算した電圧を前記出力電圧として前記出力端子に出力し、加算される前記差分は、前記帰還回路部の出力端子と前記電源バス配線の前記接続部との間の抵抗と、前記帰還回路部の出力端子と前記電源バス配線の前記接続部との間に流れる電流と、の積によって求められる電圧降下量に対応する。
　本態様によると、前記電源バス配線の前記接続部での電圧が前記基準電圧で規定される目標電圧と等しくなるように、前記電源バス配線の前記接続部での電圧に差分を加算した電圧を前記出力電圧として前記出力端子に出力させる。
　ここで、加算される前記差分は、前記帰還回路部の出力端子と前記電源バス配線の前記接続部との間の抵抗と、前記帰還回路部の出力端子と前記電源バス配線の前記接続部との間に流れる電流と、の積によって求められる電圧降下量に対応する。
　これにより、前記帰還回路部の出力端子と前記電源バス配線の前記接続部との間の抵抗で生じる電圧降下がキャンセルされるように、前記電源バス配線の前記接続部での電圧を前記基準電圧で規定される目標電圧に補正するので、前記電圧降下量が変動しても、前記接続部での電圧の変動を防止できる。そのため、各画素部に供給される前記駆動電圧の変動を抑制でき、映像の表示品質を向上することができる。
　さらには、前記帰還回路部は、スイッチング制御回路及びトランジスタを含む構成であり、スイッチング制御回路はトランジスタのオンオフを制御している。従って、前記トランジスタのオンとオフとに応じて、前記一方の電源端子に印加される前記電源電圧を前記出力端子に供給するかまたは遮断する。これにより、前記電源バス配線の前記接続部での電圧に差分を加算した電圧を前記出力電圧として前記出力端子に出力し、前記電源バス配線の前記接続部での電圧が前記基準電圧で規定される前記目標電圧と等しくなるようにすることができる。
　また、前記帰還回路部内部において、一方の端子を前記一方の電源端子と接続し、他方の端子を前記出力端子と接続したトランジスタを用いることにより、前記電源バス配線の前記接続部での電圧が目標電圧よりも高い場合、電源電圧から出力端子に電圧を供給する必要はなくなり、該トランジスタを遮断し、前記電源バス配線の前記接続部での電圧が目標電圧よりも低い場合、電源電圧から出力端子に電圧を供給する必要があり、該トランジスタを十分低抵抗で導通させる。
　また、前記有機ＥＬ表示装置は、さらに、第１電極と第２電極とを有し、前記第１電極が前記バス配線と接続され、前記第２電極が固定電位に接続される容量素子を備えてもよい。
　本態様によると、前記容量素子によって前記バス配線の電圧を平滑化することができる。
　また、前記スイッチング制御回路は、比較器により前記接続部での電圧と前記基準電圧とを用いた比較動作を行い、前記接続部での電圧が、前記基準電圧で規定される前記目標電圧よりも小さいと判定されると前記トランジスタをオンさせるレベルＶｏｎのゲート信号を出力し、前記接続部での電圧が前記目標電圧より大きいと判定されるとトランジスタを遮断させるレベルＶｏｆｆのゲート信号を出力してもよい。
　本態様によると、前記比較器により前記比較動作が行われる結果、前記電源バス配線の前記接続部での電圧が前記基準電圧で規定される前記目標電圧と等しくなるようにすることができる。
　また、前記帰還回路部は、前記電源バス配線の前記接続部での電圧が、前記目標電圧より大きいと判定すると、前記出力電圧の供給を停止して前記駆動電圧を低減してもよい。
　本態様によると、上記の電圧降下量が減少した場合、前記出力電圧の供給を停止して前記駆動電圧を低減する。
　また、前記帰還回路部は、前記電源バス配線の前記接続部での電圧が、前記目標電圧より小さいと判定すると、前記出力電圧の供給を再開して前記駆動電圧を増加してもよい。
　本態様によると、上記の電圧降下量が増加した場合、前記電源電圧の供給を再開して前記駆動電圧を増加させて、前記目標電圧に収束させることができる。
　また、前記帰還回路部は、前記電源バス配線の前記接続部での電圧が、前記目標電圧より小さいと判定すると、前記出力電圧の供給を停止して前記駆動電圧を増加してもよい。
　本態様によると、上記の電圧降下量が減少した場合、前記出力電圧の供給を停止して前記駆動電圧を増加する。
　また、前記帰還回路部は、前記電源バス配線の前記接続部での電圧が、前記目標電圧より大きいと判定すると、前記出力電圧の供給を再開して前記駆動電圧を低減してもよい。
　本態様によると、上記の電圧降下量が増加した場合、前記電源電圧の供給を再開して前記駆動電圧を低減させて、前記目標電圧に収束させることができる。
　また、さらに１つ以上の帰還回路部が設けられ、前記複数の帰還回路部は、前記電源バス配線と複数の接続部にて接続されていてもよい。
　本態様によると、前記帰還回路部の出力端子及び前記電源バス配線の接続部と前記帰還回路部の出力端子との間の抵抗で生じる電圧降下を、複数の接続部にて補正するので、前記帰還回路部の出力端子及び前記電源バス配線の接続部と前記帰還回路部の出力端子との間に電圧降下が発生しても、各接続部での電位を均一にすることができる。そのため、各画素部に供給される前記駆動電圧のばらつきを抑制でき、映像の表示品質を向上することができる。
　また、前記複数の接続部の各々は、前記電源バス配線において一定の間隔で設けられていてもよい。
　前記複数の帰還回路部の各々と前記電源バス配線との接続部の電位を前記第基準電圧と等しくなるように制御した場合でも、前記電源バス配線の各接続部の間で、電圧降下が発生する。そのため、各接続部の間隔が等間隔でない場合、各接続部間の電圧降下量にばらつきが発生し、前記表示部に供給する電圧にばらつきが生じる。具体的には、接続部間の距離が短いほど電圧降下による変動量が小さく、接続部間の距離が大きいほど電圧降下による変動量が大きくなる。
　そこで、本態様によると、前記複数の帰還回路部の各々を前記電源バス配線と一定の間隔で接続する。これにより、前記複数の帰還回路部の各々と前記電源バス配線との接続部の間隔を一定にするので、前記電源バス配線の各接続部間で発生する電圧降下量を均一にすることができる。その結果、表示むらをより抑制することができる。
　また、前記複数の帰還回路部の各々は、前記第１入力端子に入力された前記基準電圧に１よりも大きいゲインを乗じて得られる電圧を前記目標電圧として設定してもよい。
　本態様によると、前記第１入力端子に入力された前記基準電圧を増幅して（つまり１よりも大きいゲインを乗じて）前記目標電圧を設定する。これにより、前記基準電圧を増幅して前記目標電圧を設定するので、前記基準電圧生成部から供給する前記基準電圧を小さくできる。そのため、前記基準電圧生成部から供給する前記基準電圧を低減しつつ所望の電圧に対応する前記駆動電圧を出力することができ、消費電力を低減することができる。
　また、前記複数の帰還回路部の各々は、前記第１入力端子に入力された前記基準電圧を前記目標電圧として設定し、前記電源バス配線の前記接続部での電圧が前記基準電圧と等しくなるように前記電源バス配線の前記接続部での電圧を増減させてもよい。
　本態様によると、前記電源バス配線の前記接続部での電圧が前記基準電圧と等しくなるように前記電源バス配線の接続部での電圧を増減させる。
　また、前記複数の帰還回路部の各々は、前記表示部の左右の少なくとも一方の周辺部に設けられてもよい。
　本態様によると、前記複数の帰還回路部を、前記表示部の左右の少なくとも一方の周辺部に設けるものである。
　また、前記複数の帰還回路部の各々は、前記表示部の上下の少なくとも一方の周辺部に設けられてもよい。
　本態様によると、前記複数の帰還回路部を、前記表示部の上下の少なくとも一方の周辺部に設けるものである。
　また、前記有機ＥＬ表示装置は、各画素部に含まれる前記有機ＥＬ素子の第１電極に電気的に接続される複数の第１電源線と、各画素部に含まれる前記有機ＥＬ素子の第２電極に電気的に接続される複数の第２電源線と、を有し、前記複数の第１電源線及び前記複数の第２電源線のうちの一方は、前記電源バス配線に接続されてもよい。
　また、前記複数の帰還回路部の各々は、前記電源バス配線の短辺側で前記電源バス配線に接続され、前記複数の第１電源線及び前記複数の第２電源線の前記一方は、前記複数の帰還回路部の各々の出力端子と前記電源バス配線との各接続部から分岐して前記表示部の横方向に配置されてもよい。
　また、前記複数の帰還回路部の各々は、前記電源バス配線の長辺側で前記電源バス配線に接続され、前記複数の第１電源線及び前記複数の第２電源線の前記一方は、前記複数の帰還回路部の各々の出力端子と前記電源バス配線との各接続部から分岐して前記表示部の縦方向に配置されてもよい。
　また、前記複数の帰還回路部の各々は、前記電源バス配線の短辺側及び長辺側で前記電源バス配線に接続され、前記複数の第１電源線及び前記複数の第２電源線の前記一方は、前記複数の帰還回路部の各々の出力端子と前記電源バス配線との各接続部から分岐して前記表示部の横方向及び縦方向に配置されてもよい。
　また、前記電源バス配線は、前記表示部の外周に環状に設けられてもよい。
　これらの態様によると、表示部の外周において、前記複数の帰還回路部の種々の配置が可能となる。
　また、前記接続部は、前記帰還回路部の前記出力端子に給電線を介して接続される給電点と、前記帰還回路部の前記出力端子にモニター線を介して接続されるモニター点と、を有し、前記給電点と前記モニター点との距離は前記電源バス配線の配線幅以下であるとしてもよい。
　本態様によると、前記給電点と前記モニター点とが前記電源バス配線の配線幅以下に近接して設けられるので、前記電源バス配線の前記給電点と前記モニター点との間の電圧降下に起因して生じる、前記駆動電圧の前記目標電圧に対する誤差を、前記電源バス配線の配線幅に応じた上限値以下に抑制できる。
　また、基板上に有機ＥＬ素子を含む画素部を複数配置した表示部と、前記表示部の外周に配置され、前記表示部に含まれる各画素部を駆動するための駆動電圧を各画素部に供給する電源バス配線と、出力電圧を生成して前記電源バス配線に供給する帰還回路部と、前記帰還回路部を駆動するための電源電圧を前記帰還回路部に供給する電源部と、前記帰還回路部から出力される駆動電圧より低い電位の電圧であって前記帰還回路部から出力される駆動電圧の絶対値を当該絶対値より小さい電位の電圧に変換するための第１基準電圧を前記帰還回路部に供給し、前記帰還回路部から出力される駆動電圧より低い電位の電圧であって前記変換された電圧を調整する基準となる第２基準電圧を前記帰還回路部に供給する基準電圧生成部と、を具備し、前記帰還回路部は、前記電源部から供給された電源電圧に基づいて前記出力電圧を生成し、前記帰還回路部は、前記電源電圧が印加される電源端子と、前記電源バス配線の一部である接続部と接続された出力端子と、前記第１基準電圧が印加される第１入力端子と、前記電源バス配線の前記接続部での電圧が印加される第２入力端子と、前記第２基準電圧が印加される第３電源端子と、前記第１入力端子と前記第２入力端子との間に直列に設けられ、前記第１入力端子と前記第２入力端子との間に印加された電圧を分圧する第１抵抗及び第２抵抗と、を含み、前記第１抵抗および前記第２抵抗にて分圧された電圧が前記第２基準電圧と等しくなるように、前記電源バス配線の前記接続部での電圧に差分を加算した電圧を前記出力電圧として前記出力端子に出力し、加算される前記差分は、前記帰還回路部の出力端子と前記電源バス配線の前記接続部との間の抵抗と、前記帰還回路部の出力端子と前記電源バス配線の前記接続部との間に流れる電流と、の積によって求められる電圧降下量に対応する。
　本態様によると、前記基準電圧生成部から前記帰還回路部に供給される第１基準電圧及び第２基準電圧の各々を、前記帰還回路部から出力される駆動電圧より低い電位の電圧に設定して、前記帰還回路部から出力される駆動電圧を調整できる。そのため、前記第１基準電圧及び前記第２基準電圧を低い電位の電圧としているので、前記第１基準電圧及び前記第２基準電圧を振幅の低い信号として供給できる。その結果、記第１基準電圧及び前記第２基準電圧を供給する前記基準電圧生成部の回路負荷が軽減し、前記基準電圧生成部を簡易で小型化できる。
　（実施の形態）
　以下、本発明の実施の形態に係る有機ＥＬ表示装置について、図面を参照しながら詳細に説明する。
　図１は、本発明の実施の形態における有機ＥＬ表示装置１の機能的な構成の一例を示すブロック図である。有機ＥＬ表示装置１では、従来技術の項で説明した図１９の有機ＥＬ表示装置９の表示パネル１９に代えて帰還回路部８０を有する表示パネル１０が設けられ、基準電圧生成部７０、基準電圧線７１が追加されている。また、図１では、表示部２０の内部構造がより詳細に示されている。
　表示部２０内には、有機ＥＬ素子３３を含む複数の画素部３０が平面状に配列される。複数の第１電源線３１が、バス配線２１の各接続部２２から分岐して表示部２０内に延設される。また、詳細な図示は省略されているが、複数の第２電源線３２が表示部２０内に設けられる。
　有機ＥＬ素子３３の第１電極（アノード）は第１電源線３１に電気的に接続され、有機ＥＬ素子３３の第２電極（カソード）は第２電源線３２に電気的に接続されている。
　信号線駆動回路４０は、信号線４１を介して画素部３０に輝度信号を供給する。ゲート線駆動回路４２は、ゲート線４３を介して画素部３０に走査信号を供給する。
　画素部３０は、ゲート線４３から走査信号を印加されるに応じて、信号線４１から輝度信号を取得し、取得された輝度信号で指示される輝度で有機ＥＬ素子３３を発光させる。有機ＥＬ素子３３は、第１電源線３１および第２電源線３２から供給される電流にて発光する。
　電源部６０は、各帰還回路部８０を駆動するための電源電圧を、配線６１を介して、各帰還回路部８０に供給する。配線６１は、例えば、電源電圧の高電位と低電位とを供給するための２本の配線で構成される。
　基準電圧生成部７０は、バス配線２１の電圧に適用される目標電圧を規定するための基準電圧を生成し、生成された基準電圧を、基準電圧線７１を介して各帰還回路部８０に供給する。
　帰還回路部８０は、フィードバック制御による電圧調整器であって、配線６１を介して供給される電源電圧から、出力電圧を生成する。帰還回路部８０は、バス配線２１の接続部２２での電圧と、基準電圧生成部７０から印加される基準電圧で規定される目標電圧とが等しくなるように、生成される出力電圧をフィードバック制御する。生成された出力電圧は、配線抵抗を介してバス配線２１の一部である接続部２２に印加される。
　なお、帰還回路部８０、接続部２２、第１電源線３１の配置は、図１の例示に限定されない。
　例えば、帰還回路部８０は、表示部２０の左右の少なくとも一方の周辺部に設けられるものであり、図１に示されるように表示部２０の左側の周辺部のみに設けられる他に、表示部２０の右側の周辺部のみに設けられてもよく、左右両側の周辺部に設けられてもよい。また、帰還回路部８０は、表示部２０の上下の少なくとも一方の周辺部に設けられるものであり、図１に示されるように表示部２０の下側の周辺部のみに設けられる他に、表示部２０の上側の周辺部のみに設けられてもよく、さらに、上下両側の周辺部に設けられてもよい。
　また、図１に示されるように帰還回路部８０は表示部２０の短辺側および長辺側でバス配線２１に接続され、第１電源線３１は表示部２０の横方向および縦方向に配置される他に、帰還回路部８０は表示部２０の短辺側のみでバス配線２１に接続され、第１電源線３１は表示部２０の横方向のみに配置されてもよく、また、帰還回路部８０は表示部２０の長辺側のみでバス配線２１に接続され、第１電源線３１は表示部２０の縦方向のみに配置されてもよい。
　帰還回路部８０の詳細について、説明を続ける。
　図２は、帰還回路部８０およびバス配線２１の接続部２２を含む有機ＥＬ表示装置１の要部の一例を示すブロック図である。
　帰還回路部８０は、第１電源端子８３ａ、第２電源端子８３ｂ、第１入力端子８４、第２入力端子８６、および出力端子８５を有している。
　第１電源端子８３ａおよび第２電源端子８３ｂには、配線６１を構成している配線６１ａ、６１ｂを介して電源電圧の高電位および低電位がそれぞれ印加される。第１入力端子８４には、基準電圧線７１を介して基準電圧が印加される。
　出力端子８５は、給電線８１を介して接続部２２に接続され、第２入力端子８６は、モニター線８２を介して接続部２２に接続される。
　図３は、帰還回路部８０の具体例としての帰還回路部８０ａの回路図である。
　帰還回路部８０ａは、誤差増幅器８７から構成される。誤差増幅器８７は、第１電源端子８３ａおよび第２電源端子８３ｂに印加される電源電圧にて動作する。誤差増幅器８７のマイナス入力には、接続部２２の電圧ＶＣＯＮＮがモニター電圧ＶＭＯＮとして印加される。誤差増幅器８７のプラス入力には、基準電圧ＶＲＥＦが印加される。
　誤差増幅器８７は、モニター電圧ＶＭＯＮと基準電圧ＶＲＥＦとを比較することによって、出力端子８５における出力電圧を調整する。モニター電圧ＶＭＯＮは、モニター電圧ＶＭＯＮに、給電線８１の抵抗と、出力端子８５に流れる電流との積によって求められる電圧降下量を加算した電圧となるように調整される。
　これにより、帰還回路部８０ａからの出力電圧は、給電線８１の抵抗に生じる電圧降下をキャンセルするように増減するので、接続部２２の電圧ＶＣＯＮＮは、基準電圧ＶＲＥＦと等しくなるように維持される。その結果、バス配線２１の各接続部２２での電圧が、表示パターンによらず、目標電圧に均一化される。
　図４は、帰還回路部８０の他の具体例としての帰還回路部８０ｂの回路図である。
　帰還回路部８０ｂは、帰還回路部８０ａと比べて、第３電源端子８３ｃが追加されるとともに、ゲイン抵抗Ｒ１、Ｒ２が追加される。帰還回路部８０ｂにおいて、第１入力端子８４には、第１基準電圧としての基準電圧ＶＲＥＦが印加され、さらに第３電源端子８３ｃには、第２基準電圧としてのバイアス電圧ＶＢＩＡＳが印加される。
　ゲイン抵抗Ｒ１、Ｒ２は、第１入力端子８４と第２入力端子８６との間に印加された電圧、つまり、モニター電圧ＶＭＯＮと基準電圧ＶＲＥＦとの差電圧を分圧する。分圧された電圧は、誤差増幅器８７のマイナス入力に印加される。
　バイアス電圧ＶＢＩＡＳは、例えば、基準電圧生成部７０によって生成され、図示しない配線を介して供給されてもよい。また、接地電圧である０Ｖを、バイアス電圧ＶＢＩＡＳとして用いてもよい。バイアス電圧ＶＢＩＡＳは、誤差増幅器８７のプラス入力に印加される。
　ここで、第１基準電圧としての基準電圧ＶＲＥＦは、帰還回路部８０ｂからの出力電圧より低い電位の電圧であって、帰還回路部８０ｂから出力される出力電圧の絶対値を当該絶対値より小さい電位の電圧に変換するための基準電圧である。
　また、第２基準電圧としてのバイアス電圧ＶＢＩＡＳは、帰還回路部８０ｂからの出力電圧より低い電位の電圧であって、前記出力電圧を調整するための基準電圧である。
　帰還回路部８０ｂによれば、ゲイン抵抗Ｒ１、Ｒ２の抵抗値をそれぞれＲ１、Ｒ２とするとき、接続部２２の電圧ＶＣＯＮＮは、基準電圧ＶＲＥＦとバイアス電圧ＶＢＩＡＳとで規定される目標電圧である－（Ｒ２／Ｒ１）ＶＲＥＦ＋（１＋Ｒ２／Ｒ１）ＶＢＩＡＳになるように維持される。
　つまり、ゲイン抵抗Ｒ１、Ｒ２の抵抗値をＲ２＞Ｒ１となるように選択することで、基準電圧ＶＲＥＦに１よりも大きいゲインを乗じた電圧が接続部２２の電圧ＶＣＯＮＮに対する目標電圧として用いられる。これにより、低電圧の基準電圧ＶＲＥＦを用いて所望の目標電圧を規定することができるので、基準電圧生成部７０を低電圧の回路構成とすることが可能となり、基準電圧生成部７０における回路面積の削減及び消費電力の低減が可能となる。
　図５は、帰還回路部８０の他の具体例としての帰還回路部８０ｃの回路図である。
　帰還回路部８０ｃは、帰還回路部８０ａに対して、バイアス電圧ＶＢＩＡＳを印加される第３電源端子８３ｃが追加されるとともに、ゲイン抵抗Ｒ１、Ｒ２が追加される。バイアス電圧ＶＢＩＡＳは、例えば、基準電圧生成部７０から供給されてもよく、また接地電圧である０Ｖを用いてもよい。
　帰還回路部８０ｃによれば、ゲイン抵抗Ｒ１、Ｒ２の抵抗値をそれぞれＲ１、Ｒ２とするとき、接続部２２の電圧ＶＣＯＮＮは、基準電圧ＶＲＥＦとバイアス電圧ＶＢＩＡＳとで規定される目標電圧である（１＋Ｒ２／Ｒ１）ＶＲＥＦ＋（Ｒ２／Ｒ１）ＶＢＩＡＳになるように維持される。　
　つまり、ゲイン抵抗Ｒ１、Ｒ２の抵抗値によらず、基準電圧ＶＲＥＦに１よりも大きいゲインを乗じた電圧が接続部２２の電圧ＶＣＯＮＮに対する目標電圧として用いられる。これにより、低電圧の基準電圧ＶＲＥＦを用いて所望の目標電圧を規定することができるので、基準電圧生成部７０を低電圧の回路構成とすることが可能となり、基準電圧生成部７０における回路面積の削減及び消費電力の低減が可能となる。
　図６は、有機ＥＬ表示装置１において、図１９の説明で用いた映像を表示した場合に得られる表示結果の一例を示す図である。
　図６に示されるように、有機ＥＬ表示装置１では、バス配線２１の各接続部２２における電圧が基準電圧に応じた目標電圧Ｖに均一化されるので、従来の有機ＥＬ表示装置９において見られるような表示品位の劣化、すなわち、均一な輝度で表示されるべき領域内において輝度の不均一が生じる不都合が軽減される。
　以上説明したように、有機ＥＬ表示装置１によれば、帰還回路部８０によってバス配線２１の接続部２２での電圧が基準電圧ＶＲＥＦで規定される目標電圧に維持されるので、バス配線２１の低抵抗化を必要とせず、かつ表示パターンによらず、バス配線２１の各接続部２２での電圧が均一になる。その結果、高輝度領域を含む映像を表示した場合でも、高輝度領域の近傍領域の輝度が低下することがなく、表示品位が向上する。また、バス配線２１の低抵抗化が必要ないために、バス配線を大面積に設ける必要がなく、狭額縁化に適している。
　なお、各帰還回路部８０には独立した基準電圧が印加されてもよいし、バス配線２１の各接続部２２における目標電圧Ｖは、表示パターンに応じてそれぞれ異なる電圧であってもよい。
　図７は、そのような変形に係る有機ＥＬ表示装置２の機能的な構成の一例を示すブロック図である。
　図７に示されるように、有機ＥＬ表示装置２において、表示パネル１１には、帰還回路部８０の各々に対応して設けられた複数の配線から構成される基準電圧線７３が設けられる。基準電圧生成部７２は、個々の帰還回路部８０に対して独立した基準電圧を生成し、生成した基準電圧を基準電圧線７３の中の対応する配線を介して帰還回路部８０へ印加する。
　このような構成において、例えば、高輝度領域の近くに位置する帰還回路部８０に対して、他の帰還回路部８０に対するよりも高い基準電圧を印加してもよい。それにより、接続部２２から表示部２０の内部へ延びる第１電源線３１で生じる電圧降下が補償されるので、表示品位がさらに向上することが期待される。
　次に、接続部２２のより実際的な構成について説明する。
　上記では簡明のため、帰還回路部８０の出力端子８５および第２入力端子８６は、いずれもバス配線２１の一部である接続部２２に接続されるとだけ説明したが、実際には、出力端子８５は給電線８１を介して、また第２入力端子８６はモニター線８２を介して、それぞれバス配線２１の接続部２２内におけるある大きさをもった領域に接続される。
　図８Ａ、図８Ｂは、接続部２２の近傍におけるバス配線２１、給電線８１、モニター線８２の配線形状の一例を示した平面図であり、バス配線２１に、図面の左方から、給電線８１およびモニター線８２が接続される様子が示されている。
　バス配線２１と、給電線８１およびモニター線８２のそれぞれとが接続される領域が点線の囲みで示されている。本明細書では、バス配線２１と給電線８１との接続領域の中心点を給電点２３と定義し、バス配線２１とモニター線８２との接続領域の中心点をモニター点２４と定義する。
　図９は、このような実際的な構成に対応する等価回路図である。
　図９の等価回路図は、図３の回路図と比べて、給電点２３とモニター点２４とがバス配線２１の異なる位置に設けられ、バス配線２１が有している抵抗で接続される。
　給電線８１の抵抗値をＲ１、給電線８１に生じる電圧降下量をΔＶＲ１、給電点２３とモニター点２４との間のバス配線２１の抵抗値をＲ２、接続部２２とモニター点２４との間に生じる電圧降下量をΔＶＲ２とするとき、給電点２３の電圧ＶＣＯＮＮは、モニター点２４の電圧ＶＭＯＮと比べてΔＶＲ２高い電圧に維持される。
　ここで、目標電圧に維持されるのはモニター点２４の電圧ＶＭＯＮであり、画素部３０へ供給される駆動電圧は給電点２３の電圧ＶＣＯＮＮであるため、ΔＶＲ２は、駆動電圧の目標電圧に対する誤差になる。
　この誤差を低減するために、本発明の有機ＥＬ表示装置１では、一例として、図８Ａ、図８Ｂに示されるように、給電点２３とモニター点２４との間の距離ｄが、バス配線２１の幅ｗ以下であると規定する。すなわち、図８Ａが、給電点２３とモニター点２４とが最も近接して設けられた形状の一例を表し、図８Ｂが、給電点２３とモニター点２４とが最も離間して設けられた形状の一例を表している。
　以上、帰還回路部８０の誤差増幅器を用いたいくつかの具体例および、接続部の実際的な構成例について説明した。続いて、帰還回路部８０のさらに他の具体例について説明する。
　図１０は、帰還回路部８０のさらに他の具体例としての帰還回路部９０ａの回路図である。なお、接続部２２は再び簡略化されている。
　帰還回路部９０ａは、スイッチング動作を行う原理的な帰還回路部の一例であり、スイッチング制御回路９１ａとトランジスタ９２とから構成される。スイッチング制御回路９１ａは、内蔵する比較器（不図示）にて接続部２２の電圧ＶＣＯＮＮ（＝ＶＭＯＮ）と基準電圧ＶＲＥＦとを用いた比較動作を行う。そして、接続部２２の電圧ＶＣＯＮＮが、基準電圧ＶＲＥＦで規定される目標電圧よりも小さいと判定されるとトランジスタ９２をオンさせるレベルＶｏｎのゲート信号ＶＧを出力し、電圧ＶＣＯＮＮが前記目標電圧より大きいと判定されるとトランジスタ９２を遮断させるレベルＶｏｆｆのゲート信号ＶＧを出力する。
　トランジスタ９２は、一方のソースドレイン端子を第１電源端子８３ａに接続され、他方のソースドレイン端子を出力端子８５に接続され、スイッチング制御回路９１ａから印加されるゲート信号ＶＧに応じて、第１電源端子８３ａに印加される電源電圧を出力端子８５に供給するかまたは遮断する。接続部２２の電圧ＶＣＯＮＮは、バス配線２１及び接続部２２から表示部２０の内部へ延設される第１電源線３１（図１）の容量であるコンデンサ８８ａによって平滑化される。なお、このコンデンサ８８ａは、パネルの寄生容量であってもよい。また、コンデンサ８８ａとして、第１電極と第２電極とを有し、前記第１電極がバス配線２１と接続され、前記第２電極が固定電位に接続される容量素子を設けてもよい。
　ここで、図２０を参照して、出力端子に供給する電圧をオペアンプを用いて制御する比較例について説明する。この比較例では、正電源側のスイッチはアナログ制御電圧で制御される。これにより、正電源側とＡ点ではアナログ制御電圧で制御されたスイッチを介することにより、電圧降下が生じる。その電圧降下量は、正電源の電位をＶ＋とし、Ａ点での電位をＶＡとすると、（Ｖ＋－ＶＡ）である。そのため、流れる電流Ｉtotとの積である（Ｖ＋－ＶＡ）×Ｉtotが電力ロスとなる。
　それに対し、本態様では、帰還回路部９０ａは、スイッチング制御回路９１ａ及びトランジスタ９２を含む構成であり、スイッチング制御回路９１ａはトランジスタ９２のオンオフを制御している。さらに、帰還回路部９０ａの内部において、一方の端子を電源端子８３ａと接続し、他方の端子を出力端子８５と接続したトランジスタ９２を用いることにより、バス配線２１の接続部２２での電圧が目標電圧より低い場合、電源電圧から出力端子８５に電圧を供給する必要はなくなり、トランジスタ９２を遮断し、バス配線２１の接続部２２での電圧が目標電圧より高い場合、電源電圧から出力端子８５に電圧を供給するため、トランジスタ９２を低抵抗（理想はゼロオーム）となるようにオンする。これにより、オペアンプを用いた比較例において生じる電力ロスを低減でき、効率良く、電源電圧から出力端子に目標電圧を供給することができる。
　図１１は、帰還回路部９０ａの動作の一例を示すタイミングチャートである。このタイミングチャートでは、第１電源端子８３ａに印加される電源電圧はＶＤＤ１、基準電圧ＶＲＥＦで規定される目標電圧はＶＤＤと表記される。図１１には、それぞれ異なる大きさの画素電流に対応する２例の波形が示される。具体的に、図１１の左側の波形は明るい画を表示しているために大きな画素電流が流れる場合を示し、図１１の右側の波形は暗い画を表示しているために小さな画素電流が流れる場合を示している。
　ゲート信号ＶＧがＶｏｎレベルになりトランジスタ９２がオンすると、第１電源端子８３ａに印加された電源電圧ＶＤＤ１が出力端子８５から接続部２２に供給され、大きさがｉｏｎの出力電流ｉＯＵＴが流れる。接続部２２の電圧ＶＣＯＮＮは、バス配線２１および表示部２０内の第１電源線３１の容量とｉｏｎとで決まる時定数でＶＤＤ１に向かって上昇する。
　時刻ｔ１において、接続部２２の電圧ＶＣＯＮＮが目標電圧ＶＤＤより高くなると、スイッチング制御回路９１ａによる固有の遅延時間の後にゲート信号ＶＧがＶｏｆｆレベルになってトランジスタ９２がオフする。また、固有の遅延時間とは、実際に接続部２２の電圧ＶＣＯＮＮが目標電圧ＶＤＤを超えた時と、その時以降であってスイッチング制御回路が電圧ＶＣＯＮＮと目標電圧ＶＤＤとを比較しトランジスタ９２をオフとする動作を開始した時との時間差である。
　その結果、出力端子８５から接続部２２への電源電圧の供給は遮断され出力電流ｉＯＵＴは停止する。接続部２２の電圧ＶＣＯＮＮは、バス配線２１および表示部２０内の第１電源線３１の容量と表示部を構成する画素回路群の抵抗成分（抵抗成分とは電圧ＶＣＯＮＮが単位電圧あたり変化した時のパネル電流値の変化率の逆数）とで決まる時定数で（つまり、明るい画を表示しているときは暗い画を表示しているときに比べて相対的に小さい時定数で、暗い画を表示しているときは明るい画を表示しているときに比べて相対的に大きな時定数で）接地電圧である０Ｖに向かって降下する。
　このようにしてオン電流ｉｏｎが断続的に流れる結果、出力電流ｉＯＵＴの平均値として、明るい画を表示しているときには大きな平均電流ｉａが流れ、暗い画を表示しているときには小さな平均電流ｉｂが流れる。
　時刻ｔ２において、接続部２２の電圧ＶＣＯＮＮが目標電圧ＶＤＤより低くなると、スイッチング制御回路９１ａの固有の遅延時間の後にゲート信号ＶＧがＶｏｎレベルになってトランジスタ９２がオンする。
　このような動作が繰り返されることにより、接続部２２の電圧ＶＣＯＮＮは目標電圧ＶＤＤを含む所定の電圧範囲に維持される。
　図１２は、帰還回路部８０のさらに他の具体例としての帰還回路部９０ｂの回路図である。
　帰還回路部９０ｂは、ＰＷＭ（パルス幅変調）スイッチング動作を行う、より実用的な帰還回路部の一例であり、スイッチング制御回路９１ｂ、トランジスタ９２、９３、およびコイル９４から構成される。スイッチング制御回路９１ｂは、誤差増幅器９５、ＰＷＭ比較器９６、ＰＷＭ制御器９７、および三角波生成器９８から構成される。
　図１３は、帰還回路部９０ｂの動作の一例を示すタイミングチャートである。タイミングチャートでは、第１電源端子８３ａに印加される電源電圧はＶＤＤ１、第２電源端子８３ｂに印加される電源電圧はＶＤＤ２、基準電圧ＶＲＥＦで規定される目標電圧はＶＤＤと表記される。図１３には、図１１と同様に、表示される画の明暗に応じてそれぞれ異なる画素電流に対応する２例の波形が示される。
　最初に、スイッチング制御回路９１ｂから印加されるゲート信号ＶＧ１、ＶＧ２に応じて、トランジスタ９２はＯＮ、トランジスタ９３はＯＦＦとなっており、コイル９４は第１電源端子８３ａに接続されているとする。
　接続部２２の電圧ＶＣＯＮＮは、第１電源端子８３ａに印加される電源電圧ＶＤＤ１に近づこうとする。誤差増幅器９５は、第２入力端子８６に印加される電圧ＶＭＯＮ（＝ＶＣＯＮＮ）と第１入力端子８４に印加される電圧ＶＲＥＦとを用いた比較動作を行う。
　時刻ｔ１において、接続部２２の電圧ＶＣＯＮＮが目標電圧ＶＤＤよりも大きくなり、誤差増幅器９５の比較結果が反転すると、ＰＷＭ制御器９７は、ゲート信号ＶＧ１、ＶＧ２のそれぞれのレベルを、順次時間差を与えて反転することにより、トランジスタ９２をオフさせた後、トランジスタ９３をオンさせる。これにより、コイル９４の接続が第１電源端子８３ａから第２電源端子８３ｂに切り替わる。
　このとき、第１電源端子８３ａからトランジスタ９２およびコイル９４を経由して出力端子８５へ流れていた出力電流ｉＯＵＴは、コイル９４の接続が切り替わった後も、コイル９４の自己誘導により、第２電源端子８３ｂからトランジスタ９３およびコイル９４を経由して出力端子８５へ流れ続ける。
　コイル９４に蓄えられていた自己誘導のエネルギーは時間と共に減少し、出力電流ｉＯＵＴが減少して出力端子８５の電圧が小さくなり、接続部２２の電圧ＶＣＯＮＮは第２電源端子８３ｂの電圧のＶＤＤ２に近づこうとする。
　時刻ｔ２において、接続部２２の電圧ＶＣＯＮＮが目標電圧ＶＤＤよりも小さくなり、誤差増幅器９５の比較結果が反転すると、ＰＷＭ制御器９７は、ゲート信号ＶＧ２、ＶＧ１のそれぞれのレベルを、順次時間差を与えて反転することにより、トランジスタ９３をオフさせた後、トランジスタ９２をオンさせる。これにより、コイル９４の接続が第２電源端子８３ｂから第１電源端子８３ａに切り替わる。
　このような動作が繰り返されることにより、接続部２２の電圧ＶＣＯＮＮは目標電圧ＶＤＤを含む所定の電圧範囲に維持される。
　スイッチング制御回路を用いて帰還回路部を構成することにより、帰還回路部内における電力消費が削減されるので、有機ＥＬ表示装置の電力効率を向上し、また発熱対策を簡素化できる効果が期待される。
　上記では、バス配線２１を各画素部３０に対する正電源として用いる構成について説明してきた。例えば、図１の有機ＥＬ表示装置１では、帰還回路部８０によって目標電圧に制御されたバス配線２１の駆動電圧を、各画素部３０に対する高位側の電源電圧として用いることで、バス配線２１から各画素部３０へ画素電流が供給される。
　これに対し、バス配線２１を負電源として用いる別の構成を考えることができる。以下では、そのような構成について説明する。
　図１４は、バス配線２１を負電源として用いる有機ＥＬ表示装置３の機能的な構成の一例を示すブロック図である。
　有機ＥＬ表示装置３では、図１の有機ＥＬ表示装置１の表示パネル１０に代えて、表示パネル１２が用いられる。表示パネル１２は、負電源を供給可能な帰還回路部９０ｃを有し、複数の第２電源線３２が、バス配線２１の各接続部２２から分岐して表示部２５内に延設される。また、詳細な図示は省略されているが、複数の第１電源線３１が表示部２５内に設けられる。
　有機ＥＬ素子３３の第１電極（アノード）は、駆動トランジスタを介し、第１電源線３１に電気的に接続され、有機ＥＬ素子３３の第２電極（カソード）は第２電源線３２に電気的に接続されている。
　図１５に示されるように、有機ＥＬ表示装置３では、帰還回路部９０ｃによって目標電圧に制御されたバス配線２１の駆動電圧を、各画素部３０に対する低位側の電源電圧として用いることで、各画素部３０からバス配線２１へ画素電流が引き抜かれる。
　図１６は、帰還回路部９０ｃの一例を示す回路図である。
　帰還回路部９０ｃは、図１０の帰還回路部９０ａと比べて、スイッチング制御回路９１ｃの機能と、トランジスタ９２の接続とが変更される。
　スイッチング制御回路９１ｃは、内蔵する比較器（不図示）にて接続部２２の電圧ＶＣＯＮＮ（＝ＶＭＯＮ）と基準電圧ＶＲＥＦとを用いた比較動作を行う。そして、接続部２２の電圧ＶＣＯＮＮが、基準電圧ＶＲＥＦで規定される目標電圧よりも大きいと判定されるとトランジスタ９２をオンさせるレベルＶｏｎのゲート信号ＶＧを出力し、電圧ＶＣＯＮＮが前記目標電圧より小さいと判定されるとトランジスタ９２を遮断させるレベルＶｏｆｆのゲート信号ＶＧを出力する。
　トランジスタ９２は、一方のソースドレイン端子を第２電源端子８３ｂに接続され、他方のソースドレイン端子を出力端子８５に接続され、スイッチング制御回路９１ｃから印加されるゲート信号ＶＧに応じて、第２電源端子８３ｂに印加される電源電圧を出力端子８５に供給するかまたは遮断する。接続部２２の電圧ＶＣＯＮＮは、バス配線２１及び接続部２２から表示部２５の内部へ延設される第２電源線３２（図１４）の容量であるコンデンサ８８ｂによって平滑化される。
　図１７は、帰還回路部９０ｃの動作の一例を示すタイミングチャートである。このタイミングチャートでは、第２電源端子８３ｂに印加される電源電圧はＶＤＤ２、基準電圧ＶＲＥＦで規定される目標電圧はＶＤＤと表記される。また、帰還回路部９０ｃの出力電流は吸い込み方向であることを考慮して－ｉｏｕｔと表記される。図１７には、図１１と同様に、表示される画の明暗に応じてそれぞれ異なる大きさの画素電流に対応する２例の波形が示される。
　図１７に示されるように、帰還回路部９０ｃは、帰還回路部９０ａとは対称的に動作する。このような動作によって、バス配線２１の接続部２２での電圧ＶＣＯＮＮは目標電圧ＶＤＤを含む所定の電圧範囲に維持される。
　ここまで、帰還回路部によりバス配線の電圧を均等化する有機ＥＬ表示装置１～３について、誤差増幅器を用いて帰還回路部を構成した有機ＥＬ表示装置、およびスイッチング制御回路（例えば、直流電圧変換器またはＤＣ－ＤＣ変換器）を用いて帰還回路部を構成した有機ＥＬ表示装置の具体例を示して説明してきた。このような有機ＥＬ表示装置１～３は、テレビジョンセット、パーソナルコンピュータ、携帯型情報端末などの各種の機器において、高品位の映像を表示するために用いることができる。
　図１８は、有機ＥＬ表示装置１、２または３を用いたテレビジョンセット１００の外観を示す外観図である。テレビジョンセット１００では、有機ＥＬ表示装置１、２または３が用いられることで、例えば、部分的に高輝度領域を含むような映像を、高輝度領域以外の領域の輝度の不均一を抑えて、高品位に表示することができる。
　以上、本発明の有機ＥＬ表示装置について実施の形態に基づいて説明した。本発明は、これらの実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を各実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて得られる形態も、本発明の範囲内に含まれる。
　本発明は、有機ＥＬ表示装置などの映像表示装置に適用できる。
　　１、２、３、９　　有機ＥＬ表示装置
　　１０、１１、１２、１９　　表示パネル
　　２０、２５　　表示部
　　２１　　バス配線
　　２２　　接続部
　　２３　　給電点
　　２４　　モニター点
　　３０　　画素部
　　３１　　第１電源線
　　３２　　第２電源線
　　３３　　有機ＥＬ素子
　　４０　　信号線駆動回路
　　４１　　信号線
　　４２　　ゲート線駆動回路
　　４３　　ゲート線
　　５０　　パネル制御部
　　６０　　電源部
　　６１、６１ａ、６１ｂ　　配線
　　７０、７２　　基準電圧生成部
　　７１、７３　　基準電圧線
　　８０、８０ａ、８０ｂ、８０ｃ、９０ａ、９０ｂ、９０ｃ　　帰還回路部
　　８１　　給電線
　　８２　　モニター線
　　８３ａ　　第１電源端子
　　８３ｂ　　第２電源端子
　　８３ｃ　　第３電源端子
　　８４　　第１入力端子
　　８５　　出力端子
　　８６　　第２入力端子
　　８７　　誤差増幅器
　　８８ａ、８８ｂ　　コンデンサ
　　９１ａ、９１ｂ、９１ｃ　　スイッチング制御回路
　　９２、９３　　トランジスタ
　　９４　　コイル
　　９５　　誤差増幅器
　　９６　　ＰＷＭ比較器
　　９７　　ＰＷＭ制御器
　　９８　　三角波生成器
　　１００　　テレビジョンセット

Claims (20)

  1. 　基板上に有機ＥＬ素子を含む画素部を複数配置した表示部と、
    　前記表示部の外周に配置され、前記表示部に含まれる各画素部を駆動するための駆動電圧を各画素部に供給する電源バス配線と、
    　出力電圧を生成して前記電源バス配線に供給する帰還回路部と、
    　前記帰還回路部を駆動するための高電源電圧と前記高電源電圧よりも低い低電源電圧とからなる電源電圧を前記帰還回路部に供給する電源部と、
    　前記電源バス配線の電圧に適用される目標電圧を規定する基準電圧を前記帰還回路部に供給する基準電圧生成部と、を具備し、
    　前記帰還回路部は、前記電源部から供給された電源電圧に基づいて前記出力電圧を生成し、
    　前記帰還回路部は、
    　　前記電源電圧のうち前記高電源電圧が印加される第１電源端子と、
    　　前記電源電圧のうち前記低電源電圧が印加される第２電源端子と、
    　　前記基準電圧が印加される第１入力端子と、
    　　前記電源バス配線の一部である接続部と接続された出力端子と、
    　　前記電源バス配線の前記接続部での電圧が印加される第２入力端子と、
    　　前記第１電源端子、前記第２電源端子、前記第１入力端子、及び前記第２入力端子と接続されたスイッチング制御回路と、
    　　一方の端子を前記第１電源端子及び前記第２電源端子のうちのいずれか一方の電源端子に接続され、他方の端子を前記出力端子に接続されたトランジスタと、を含み、
    　　前記トランジスタのオンとオフとに応じて、前記一方の電源端子に印加される前記電源電圧を前記出力端子に供給するかまたは遮断することにより、前記電源バス配線の前記接続部での電圧が前記基準電圧で規定される前記目標電圧と等しくなるように、前記電源バス配線の前記接続部での電圧に差分を加算した電圧を前記出力電圧として前記出力端子に出力し、
    　加算される前記差分は、
    　　前記帰還回路部の出力端子と前記電源バス配線の前記接続部との間の抵抗と、前記帰還回路部の出力端子と前記電源バス配線の前記接続部との間に流れる電流と、の積によって求められる電圧降下量に対応する、
    　有機ＥＬ表示装置。
  2. 　さらに、第１電極と第２電極とを有し、前記第１電極が前記バス配線と接続され、前記第２電極が固定電位に接続される容量素子を備える、
    　請求項１に記載の有機ＥＬ表示装置。
  3. 　前記スイッチング制御回路は、
    　比較器により前記接続部での電圧と前記基準電圧とを用いた比較動作を行い、前記接続部での電圧が、前記基準電圧で規定される前記目標電圧よりも小さいと判定されると前記トランジスタをオンさせるレベルＶｏｎのゲート信号を出力し、前記接続部での電圧が前記目標電圧より大きいと判定されるとトランジスタを遮断させるレベルＶｏｆｆのゲート信号を出力する、
    　請求項１又は２に記載の有機ＥＬ表示装置
  4. 　前記帰還回路部は、
    　前記電源バス配線の前記接続部での電圧が、前記目標電圧より大きいと判定すると、前記出力電圧の供給を停止して前記駆動電圧を低減する、
    　請求項１から請求項３のいずれか１項に記載の有機ＥＬ表示装置。
  5. 　前記帰還回路部は、
    　前記電源バス配線の前記接続部での電圧が、前記目標電圧より小さいと判定すると、前記出力電圧の供給を再開して前記駆動電圧を増加する、
    　請求項４に記載の有機ＥＬ表示装置。
  6. 　前記帰還回路部は、
    　前記電源バス配線の前記接続部での電圧が、前記目標電圧より小さいと判定すると、前記出力電圧の供給を停止して前記駆動電圧を増加する、
    　請求項１から請求項３のいずれか１項に記載の有機ＥＬ表示装置。
  7. 　前記帰還回路部は、
    　前記電源バス配線の前記接続部での電圧が、前記目標電圧より大きいと判定すると、前記出力電圧の供給を再開して前記駆動電圧を低減する、
    　請求項６に記載の有機ＥＬ表示装置。
  8. 　さらに１つ以上の帰還回路部が設けられ、
    　前記複数の帰還回路部は、前記電源バス配線と複数の接続部にて接続されている、
    　請求項１から請求項７のいずれか１項に記載の有機ＥＬ表示装置。
  9. 　前記複数の接続部の各々は、前記電源バス配線において一定の間隔で設けられている、
    　請求項８に記載の有機ＥＬ表示装置。
  10. 　前記複数の帰還回路部の各々は、
    　前記第１入力端子に入力された前記基準電圧に１よりも大きいゲインを乗じて得られる電圧を前記目標電圧として設定する、
    　請求項８又は９に記載の有機ＥＬ表示装置。
  11. 　前記複数の帰還回路部の各々は、
    　前記第１入力端子に入力された前記基準電圧を前記目標電圧として設定し、前記電源バス配線の前記接続部での電圧が前記基準電圧と等しくなるように前記電源バス配線の前記接続部での電圧を増減させる、
    　請求項１０に記載の有機ＥＬ表示装置。
  12. 　前記複数の帰還回路部の各々は、前記表示部の左右の少なくとも一方の周辺部に設けられる、
    　請求項８から請求項１１のいずれか１項に記載の有機ＥＬ表示装置。
  13. 　前記複数の帰還回路部の各々は、前記表示部の上下の少なくとも一方の周辺部に設けられる、
    　請求項１から請求項１２のいずれか１項に記載の有機ＥＬ表示装置。
  14. 　各画素部に含まれる前記有機ＥＬ素子の第１電極に電気的に接続される複数の第１電源線と、
    　各画素部に含まれる前記有機ＥＬ素子の第２電極に電気的に接続される複数の第２電源線と、を有し、
    　前記複数の第１電源線及び前記複数の第２電源線のうちの一方は、前記電源バス配線に接続される、
    　請求項１から請求項１３のいずれか１項に記載の有機ＥＬ表示装置。
  15. 　前記複数の帰還回路部の各々は、前記電源バス配線の短辺側で前記電源バス配線に接続され、
    　前記複数の第１電源線及び前記複数の第２電源線の前記一方は、前記複数の帰還回路部の各々の出力端子と前記電源バス配線との各接続部から分岐して前記表示部の横方向に配置される、
    　請求項１４に記載の有機ＥＬ表示装置。
  16. 　前記複数の帰還回路部の各々は、前記電源バス配線の長辺側で前記電源バス配線に接続され、
    　前記複数の第１電源線及び前記複数の第２電源線の前記一方は、前記複数の帰還回路部の各々の出力端子と前記電源バス配線との各接続部から分岐して前記表示部の縦方向に配置される、
    　請求項１４に記載の有機ＥＬ表示装置。
  17. 　前記複数の帰還回路部の各々は、前記電源バス配線の短辺側及び長辺側で前記電源バス配線に接続され、
    　前記複数の第１電源線及び前記複数の第２電源線の前記一方は、前記複数の帰還回路部の各々の出力端子と前記電源バス配線との各接続部から分岐して前記表示部の横方向及び縦方向に配置される、
    　請求項１４に記載の有機ＥＬ表示装置。
  18. 　前記電源バス配線は、前記表示部の外周に環状に設けられる、
    　請求項１から請求項１７のいずれか１項に記載の有機ＥＬ表示装置。
  19. 　前記接続部は、
    　　前記帰還回路部の前記出力端子に給電線を介して接続される給電点と、
    　　前記帰還回路部の前記出力端子にモニター線を介して接続されるモニター点と、
    　を有し、
    　前記給電点と前記モニター点との距離は前記電源バス配線の配線幅以下である、
    　請求項１から請求項１８のいずれか１項に記載の有機ＥＬ表示装置。
  20. 　基板上に有機ＥＬ素子を含む画素部を複数配置した表示部と、
    　前記表示部の外周に配置され、前記表示部に含まれる各画素部を駆動するための駆動電圧を各画素部に供給する電源バス配線と、
    　出力電圧を生成して前記電源バス配線に供給する帰還回路部と、
    　前記帰還回路部を駆動するための電源電圧を前記帰還回路部に供給する電源部と、
    　前記帰還回路部から出力される駆動電圧より低い電位の電圧であって前記帰還回路部から出力される駆動電圧の絶対値を当該絶対値より小さい電位の電圧に変換するための第１基準電圧を前記帰還回路部に供給し、前記帰還回路部から出力される駆動電圧より低い電位の電圧であって前記変換された電圧を調整する基準となる第２基準電圧を前記帰還回路部に供給する基準電圧生成部と、を具備し、
    　前記帰還回路部は、前記電源部から供給された電源電圧に基づいて前記出力電圧を生成し、
    　前記帰還回路部は、
    　　前記電源電圧が印加される電源端子と、
    　　前記電源バス配線の一部である接続部と接続された出力端子と、
    　　前記第１基準電圧が印加される第１入力端子と、
    　　前記電源バス配線の前記接続部での電圧が印加される第２入力端子と、
    　　前記第２基準電圧が印加される第３電源端子と、
    　　前記第１入力端子と前記第２入力端子との間に直列に設けられ、前記第１入力端子と前記第２入力端子との間に印加された電圧を分圧する第１抵抗及び第２抵抗と、を含み、
    　　前記第１抵抗および前記第２抵抗にて分圧された電圧が前記第２基準電圧と等しくなるように、前記電源バス配線の前記接続部での電圧に差分を加算した電圧を前記出力電圧として前記出力端子に出力し、
    　加算される前記差分は、
    　　前記帰還回路部の出力端子と前記電源バス配線の前記接続部との間の抵抗と、前記帰還回路部の出力端子と前記電源バス配線の前記接続部との間に流れる電流と、の積によって求められる電圧降下量に対応する、
    　有機ＥＬ表示装置。
PCT/JP2011/004274 2010-07-29 2011-07-28 有機ｅｌ表示装置 Ceased WO2012014477A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201180016636.XA CN102834858B (zh) 2010-07-29 2011-07-28 有机el显示装置
JP2012526330A JP5485396B2 (ja) 2010-07-29 2011-07-28 有機ｅｌ表示装置
US13/684,807 US9384690B2 (en) 2010-07-29 2012-11-26 Organic EL display apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010171143 2010-07-29
JP2010-171143 2010-07-29

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/684,807 Continuation US9384690B2 (en) 2010-07-29 2012-11-26 Organic EL display apparatus

Publications (1)

Publication Number Publication Date
WO2012014477A1 true WO2012014477A1 (ja) 2012-02-02

Family

ID=45529708

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/004274 Ceased WO2012014477A1 (ja) 2010-07-29 2011-07-28 有機ｅｌ表示装置

Country Status (4)

Country Link
US (1) US9384690B2 (ja)
JP (1) JP5485396B2 (ja)
CN (1) CN102834858B (ja)
WO (1) WO2012014477A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104050915A (zh) * 2014-05-30 2014-09-17 京东方科技集团股份有限公司 Amoled 显示面板和amoled 显示装置
JP2016520872A (ja) * 2013-05-17 2016-07-14 タレス 大型ピクセルマトリクスを備える電気光学装置
JP2017142440A (ja) * 2016-02-12 2017-08-17 セイコーエプソン株式会社 電気光学装置および電子機器
JP2021051143A (ja) * 2019-09-24 2021-04-01 ラピスセミコンダクタ株式会社 レベル電圧生成回路、データドライバ及び表示装置
US11430392B2 (en) 2019-12-26 2022-08-30 Seiko Epson Corporation Display device and electronic apparatus

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103927968B (zh) * 2013-06-18 2016-12-28 上海天马微电子有限公司 一种oled显示装置
KR102241848B1 (ko) * 2014-08-12 2021-04-20 삼성디스플레이 주식회사 전원 공급 장치 및 이를 포함하는 유기발광 표시장치
CN107966838B (zh) * 2017-12-18 2020-09-18 深圳市华星光电技术有限公司 一种液晶面板及显示装置
CN108922487B (zh) * 2018-08-24 2020-06-26 惠科股份有限公司 电压调节电路及显示装置
CN111028754A (zh) 2019-12-06 2020-04-17 深圳市华星光电半导体显示技术有限公司 显示面板
CN110956920A (zh) * 2019-12-24 2020-04-03 武汉天马微电子有限公司 显示装置及其驱动方法
KR102721850B1 (ko) * 2019-12-27 2024-10-24 엘지디스플레이 주식회사 발광표시장치 및 이의 구동방법
CN111524485B (zh) * 2020-05-29 2021-12-31 京东方科技集团股份有限公司 Oled模组外部驱动电路及驱动方法、显示装置
KR102888465B1 (ko) * 2020-12-08 2025-11-20 엘지디스플레이 주식회사 전계 발광 표시장치
JP2022163267A (ja) * 2021-04-14 2022-10-26 シャープディスプレイテクノロジー株式会社 発光装置、表示装置、およびｌｅｄ表示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08171081A (ja) * 1994-12-19 1996-07-02 Sharp Corp マトリクス型表示装置
JPH09281928A (ja) * 1996-04-16 1997-10-31 Pioneer Electron Corp 表示装置
JP2002032037A (ja) * 2000-05-12 2002-01-31 Semiconductor Energy Lab Co Ltd 表示装置
JP2005236848A (ja) * 2004-02-23 2005-09-02 Toshiba Microelectronics Corp 半導体集積回路及びその内部電源立ち下げ方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW554638B (en) * 2000-05-12 2003-09-21 Semiconductor Energy Lab Light emitting device
US8610645B2 (en) 2000-05-12 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Display device
JP3858590B2 (ja) 2000-11-30 2006-12-13 株式会社日立製作所 液晶表示装置及び液晶表示装置の駆動方法
KR100583139B1 (ko) 2004-10-08 2006-05-23 삼성에스디아이 주식회사 발광 표시장치
KR100720143B1 (ko) 2005-12-13 2007-05-18 삼성전자주식회사 디스플레이장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08171081A (ja) * 1994-12-19 1996-07-02 Sharp Corp マトリクス型表示装置
JPH09281928A (ja) * 1996-04-16 1997-10-31 Pioneer Electron Corp 表示装置
JP2002032037A (ja) * 2000-05-12 2002-01-31 Semiconductor Energy Lab Co Ltd 表示装置
JP2005236848A (ja) * 2004-02-23 2005-09-02 Toshiba Microelectronics Corp 半導体集積回路及びその内部電源立ち下げ方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016520872A (ja) * 2013-05-17 2016-07-14 タレス 大型ピクセルマトリクスを備える電気光学装置
CN104050915A (zh) * 2014-05-30 2014-09-17 京东方科技集团股份有限公司 Amoled 显示面板和amoled 显示装置
CN104050915B (zh) * 2014-05-30 2015-06-03 京东方科技集团股份有限公司 Amoled显示面板和amoled显示装置
WO2015180323A1 (zh) * 2014-05-30 2015-12-03 京东方科技集团股份有限公司 Amoled显示面板和amoled显示装置
JP2017142440A (ja) * 2016-02-12 2017-08-17 セイコーエプソン株式会社 電気光学装置および電子機器
JP2021051143A (ja) * 2019-09-24 2021-04-01 ラピスセミコンダクタ株式会社 レベル電圧生成回路、データドライバ及び表示装置
JP7286498B2 (ja) 2019-09-24 2023-06-05 ラピスセミコンダクタ株式会社 レベル電圧生成回路、データドライバ及び表示装置
JP2023099724A (ja) * 2019-09-24 2023-07-13 ラピスセミコンダクタ株式会社 レベル電圧生成回路、データドライバ及び表示装置
JP7547558B2 (ja) 2019-09-24 2024-09-09 ラピスセミコンダクタ株式会社 レベル電圧生成回路、データドライバ及び表示装置
US11430392B2 (en) 2019-12-26 2022-08-30 Seiko Epson Corporation Display device and electronic apparatus

Also Published As

Publication number Publication date
US9384690B2 (en) 2016-07-05
JP5485396B2 (ja) 2014-05-07
US20130106676A1 (en) 2013-05-02
CN102834858A (zh) 2012-12-19
CN102834858B (zh) 2015-04-15
JPWO2012014477A1 (ja) 2013-09-12

Similar Documents

Publication Publication Date Title
JP5485396B2 (ja) 有機ｅｌ表示装置
US9129554B2 (en) Organic light-emitting display device with data driver operable with signal line carrying both data signal and sensing signal
US9779655B2 (en) Organic light emitting display for luminance degradation compensation and a method thereof
US9489895B2 (en) Organic light-emitting display device with signal lines for carrying both data signal and sensing signal
US9535440B2 (en) DC-DC converter and organic light emitting display device using the same
EP1978504B1 (en) Organic light emitting diode (OLED) display and a method of driving the same
JP5313845B2 (ja) 電源供給装置、これを含む表示装置、及びその駆動方法
US9966002B2 (en) Display panel and display panel compensation method
US20110273109A1 (en) Organic light emitting display and method of driving the same
JP4822387B2 (ja) 有機ｅｌパネルの駆動装置
US8952953B2 (en) Display device
US20080012804A1 (en) Organic light emitting diode display and driving method thereof
US20110316838A1 (en) Apparatus for supplying power, display device having the same, and driving method thereof
US8581897B2 (en) DC-DC converter and organic light emitting display using the same
US11790851B2 (en) Display device and gamma unit including first and second reference voltage generators for display panel
US7173377B2 (en) Light emission device and power supply therefor
WO2016181757A1 (ja) 表示装置、表示方法、および電子機器
US7719494B2 (en) Brightness adjustment circuit and electroluminescent display using the same
JP6708417B2 (ja) 表示装置及び表示装置の制御方法
KR102480129B1 (ko) 유기발광표시장치
CN100479225C (zh) 光发射装置及其电源
US11823613B2 (en) Display device and direct current voltage supply method
JP2006178400A (ja) アクティブマトリックスのエレクトロルミネセンス表示装置およびその電源回路

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180016636.X

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11812079

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012526330

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11812079

Country of ref document: EP

Kind code of ref document: A1