WO2011136415A1 - 저전력 ａｓｋ 복조기 - Google Patents

저전력 ａｓｋ 복조기 Download PDF

Info

Publication number
WO2011136415A1
WO2011136415A1 PCT/KR2010/002748 KR2010002748W WO2011136415A1 WO 2011136415 A1 WO2011136415 A1 WO 2011136415A1 KR 2010002748 W KR2010002748 W KR 2010002748W WO 2011136415 A1 WO2011136415 A1 WO 2011136415A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
pmos
gate
source
nmos
Prior art date
Application number
PCT/KR2010/002748
Other languages
English (en)
French (fr)
Inventor
최용석
진성언
유중희
이승훈
Original Assignee
주식회사 에세텔
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에세텔 filed Critical 주식회사 에세텔
Publication of WO2011136415A1 publication Critical patent/WO2011136415A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00—Demodulation of amplitude-modulated oscillations
    • H03D1/14—Demodulation of amplitude-modulated oscillations by means of non-linear elements having more than two poles
    • H03D1/18—Demodulation of amplitude-modulated oscillations by means of non-linear elements having more than two poles of semiconductor devices

Definitions

  • Embodiments of the present invention relate to a low power, high density ASK demodulator.
  • RFID Radio Frequency IDdentificatin
  • FIG. 1 is a circuit diagram of a basic ASK demodulator used in an RFID tag or the like.
  • a basic ASK demodulator comprises an envelope detector, a low-pass filter and a schmitt trigger.
  • the conventional ASK demodulator as shown in FIG. 1 demodulates the data signal by comparing the averaged signal of the envelope signal detected by the envelope detector and the lowpass filtered envelope signal through a comparator.
  • the conventional demodulation method since a resistor and a capacitor which occupy a relatively large area and a large number of FET devices are used, there is a distance from the economical and miniaturization direction of the RFID tag.
  • WiFi refers to a short-range wireless communication technology for performing high-speed Internet using a mobile device equipped with a wireless LAN card within a certain distance from a place where a wireless access device (AP) is installed. Being a favorite of
  • Wi-Fi and Wi-Fi are being introduced one after another. You must be constantly monitoring whether you are in a WiFi coverage area (i.e., if a WiFi AP is nearby).
  • the demodulator mounted on the received signal strength indication circuit of the mobile device also needs to have low power consumption and needs to be miniaturized due to the characteristics of the mobile device.
  • An object of the present invention is to provide a low-power ASK demodulator for smoothly performing short-range wireless communication.
  • Another problem to be solved by the present invention is to provide an ASK demodulator capable of increasing the integration of devices while consuming less power.
  • One embodiment of the present invention for solving the above problems is a half-wave rectifier for half-wave rectifying the received signal, an envelope detecting unit for detecting the envelope of a predetermined size or more from the half-wave rectified signal and the envelope detection signal over time
  • the present invention relates to a low power ASK demodulator including a signal stabilizer that enables a stable output regardless.
  • the ASK demodulator may further include a buffer unit configured to correct the envelope detection signal to approach a digital signal, and the buffer unit may be connected to two or more buffers.
  • the half-wave rectifier may include a PMOS having a structure in which a received signal is input to a drain, a PMOS having a gate and a source connected thereto, a source of the PMOS connected to a drain, a drain and a gate connected, and a source connected to ground. It may include an NMOS.
  • the envelope detector may include a low pass filter that excludes a signal having a predetermined size or less from the half wave rectified signal, and an envelope detector that starts up envelope detection when a signal having a predetermined size or more is detected from the half wave rectified signal. It may include.
  • the envelope detector, the output of the half-wave rectifier is input to the drain, the first and second PMOS, the drain and the gate are connected to each other, the drain is connected to the source of one of the PMOS, the gate is predetermined A rectified signal is applied, a source is connected to the first NMOS connected to the signal stabilizer, a drain is connected to a source of the remaining PMOS not connected to the first NMOS, and a source is connected to the signal stabilizer.
  • An output of the half-wave rectifier may be input to a drain, a gate may be connected to one source of the PMOS, and the source may include a third PMOS connected to the gate of the second NMOS and simultaneously being an output of the envelope detector. .
  • the low pass filter includes a PMOS having a drain connected to the gates of the first PMOS and the second PMOS, a gate connected to a source of the first PMOS, and a source connected to the drain of the second NMOS. Can be done.
  • the signal stabilizer includes a low power ASK demodulator having a drain connected to the envelope detector and a gate and a source connected to each other.
  • a low power ASK demodulator including an envelope detector for detecting an envelope of a predetermined size or more with respect to a negative component of a received signal and an inverting unit for inverting the envelope detection signal.
  • the ASK demodulator may further include a signal stabilizer for stably outputting the inverted envelope detection signal irrespective of time and / or a buffer unit for correcting the inverted envelope detection signal to approach a digital signal.
  • the envelope detector may include a second NMOS having a predetermined rectified voltage applied to a source, a PMOS to which the reception signal is input to a gate, a drain of the PMOS to a drain, and a reception signal to the gate;
  • a source of the second NMOS is connected to a drain, the receive signal is input to a gate, and the source includes a first NMOS connected to ground, and the gates of the PMOS, the second NMOS, and the first NMOS are mutually connected. Can be connected.
  • the inverter may include a PMOS to which a predetermined rectified voltage is applied to a drain, a gate of which the output of the envelope detector is applied, a NMOS to which a source of the PMOS is connected to a drain, and an output of the envelope detector is applied to a gate.
  • the gate of the PMOS and the NMOS may be connected to each other.
  • the signal stabilizer may include an NMOS having a drain connected to a source of the NMOS, a gate connected to a source, and a source connected to a ground.
  • the ASK demodulator consumes less power than conventional FSK and PSK demodulators and can increase the degree of integration as compared to a demodulator composed of a conventional resistive element or a capacitor.
  • a received signal strength indicator RSSI
  • RSSI received signal strength indicator
  • a long time detection is caused by a low power consumption in a composite mobile terminal that performs short-range wireless communication and broadband wireless communication by one terminal. It is possible.
  • a receiver for receiving a small amount of data, such as RFID it can contribute significantly to long-term use and portability due to the low power high integration characteristics.
  • 1 is a circuit diagram of a conventional basic ASK demodulator.
  • FIG. 2 is a circuit diagram of an ASK demodulator according to the first embodiment.
  • 3 and 4 show the comparison of the output signal waveforms of the ASK demodulators with and without the signal stabilizer.
  • FIG. 5 shows an output signal waveform of an ASK demodulator in which a signal stabilizer is implemented with one NMOSFET.
  • 6 to 8 illustrate the received signal ASK_SIG through the half-wave rectifier 110, the intermediate output signal V_OUT1 and the final output signal V_OUT2, respectively, before being buffered, for the ASK demodulator of FIG. .
  • 9 and 13 to 16 are circuit diagrams of the ASK demodulator for each embodiment.
  • 10 to 12 illustrate a reception signal ASK_SIG, an intermediate output signal S_OUT1 passing through an inverter, and a final output signal S_OUT2 for the ASK demodulator of FIG. 9.
  • 18 to 20 show the received signal ASK_SIG, the intermediate output signal S_OUT1, and the final output signal S_OUT2 for the ASK demodulator of FIG.
  • Amplitude shift keying (hereinafter referred to as 'ASK') is the simplest form of band data modulation.
  • ASK delivers the magnitude and frequency of the signal, which carries information on the magnitude of the signal.
  • the ASK method is simpler in structure than frequency shift keying (FSK) or phase shift keying (PSK) and requires a lower bandwidth than the FSK method. While there is an advantage that can be reduced, the transmission efficiency of information has a disadvantage inferior to other methods.
  • the received signal strength indication (hereinafter, referred to as "determined") is used to determine whether a specific communication service can be smoothly provided at the current location.
  • ASK method is sufficient for 'RSSI'.
  • a low power high-integration device is required. Therefore, it may be a reasonable option to adopt an ASK demodulator in the RSSI of the mobile receiver.
  • rectified voltage is assumed to be a regulated voltage applied by the VDD generator of a communication device equipped with the ASK demodulator of the present invention and applied at a magnitude of '1V'.
  • FIG. 2 is a circuit diagram of an ASK demodulator according to the first embodiment.
  • the ASK demodulation circuit 100 of Embodiment 1 includes a half-wave rectifier 110, an envelope detect part 120, a stabilizer 140, and a buffer part. part, 150).
  • the half-wave rectifier 110 filters only one component (eg, either a positive component or a negative component) in the RF signal received through the antenna (not shown in FIG. 2). This is because only measuring the signal strength of one component is sufficient to measure the strength of the received signal.
  • one component eg, either a positive component or a negative component
  • the half-wave rectifier 110 may be implemented in the simplest form in which the diode D and the resistor R are connected. However, the half wave rectifier 110 may use a CMOS device to improve the rectification characteristic of the input signal and to increase the degree of integration. 2 shows, by way of example, a half-wave rectifier 110 employing a PMOS 111 instead of a diode and an NMOS 112 instead of a resistor.
  • the envelope detector 120 detects and outputs an envelope of a predetermined size or more from the half-wave rectified reception signal ASK_SIG. A detailed operation of the envelope detector 120 will be described below with reference to the example of FIG. 2.
  • V_OUT1 When the ASK_SIG signal is 'low', if V1> ASK_SIG-V th, P3, P1 and P2 are turned off and V_OUT1 is 'low'.
  • V th, P3 indicates a threshold voltage of P3. Also, if V1 ⁇ ASK_SIG-V th, P3, P1 and P2 are turned on, but since V2 is initially 0.6V, P1 and P2 are turned off again and eventually V_OUT1 becomes 'low'. Even when the ASK_SIG signal is high, V_OUT1 becomes 'high' by the same principle, and P3 plays a role of start-up of the next signal.
  • the signal stabilizer 140 maintains the waveform of the intermediate output signal V_OUT1 in a constant shape regardless of the passage of time.
  • the signal stabilizer 140 may include at least one element of register component.
  • the resistive element of the signal stabilizer 140 may be embodied as a conventional resistive element R, or may be embodied as a FET element.
  • FET element When implemented as an FET device, power consumption can be reduced while ensuring more precise stability.
  • an NMOSFET connected with a gate and a drain may be used.
  • the required stability may vary depending on the characteristics of the input signal ASK_SIG (for example, frequency band used) or the manufacturing characteristics of the communication system equipped with the ASK demodulator of the present embodiment (for example, the width of a circuit line). Multiple (or N, N> 1) NMOSFETs may be used together to ensure stability.
  • N, N> 1 NMOSFETs may be used together to ensure stability.
  • the FET series is used as a constituent element of the half-wave rectifier 110, since the output signal may become unstable due to the occurrence of parasitic capacitors, it is preferable to configure the signal stabilizer 140 using a plurality of NMOSFETs. Do.
  • FIGS. 3 and 4 show a comparison of the output signal waveforms of the ASK demodulators with and without the signal stabilizer 140. More specifically, FIGS. 3 and 4 simulate the output of an ASK demodulator comprising a half-wave rectifier in CMOS.
  • the normal output signal should form a downward envelope again after forming a peak near 900 mV.
  • the output signal is continuously oscillated over time due to the non-installation of the signal stabilizer 140. oscilation). Since this results in damage due to overload in the actual system, it can be seen that the ASK demodulator of the corresponding communication system is required to be equipped with the signal stabilizer 140.
  • FIG. 5 illustrates an output signal waveform of an ASK demodulator in which the signal stabilizer 140 is implemented by one NMOSFET. More specifically, assuming a communication system using a frequency band of 2.4 GHz and applying a manufacturing process of 0.2 ⁇ m, the output of the ASK demodulator in which the signal stabilizer 140 is configured by one NMOSFET is simulated. In FIG. 5, it can be seen that the output signal is initially stably formed, but gradually loses stability and becomes distorted with time.
  • the buffer part 150 basically shortens the rising time and the falling time of the intermediate output signal V_OUT1 to output the final output signal V_OUT2 in a cleaner digital signal shape. Be sure to
  • the buffer unit 150 may be used as an amplifier.
  • the rectified voltage applied to the buffer is output. Therefore, if the rectified voltage is set slightly higher than the input signal, the amplifier serves as an amplifier.
  • the buffer unit amplifies the intermediate output signal V_OUT1 to a predetermined level so that the controller (or central processing unit, CPU) of the communication device on which the ASK demodulator of the present embodiment is mounted can sufficiently recognize the final output signal V_OUT2.
  • the PMOS and the gate of the PMOS and the NMOS are connected to receive the same input, and the PMOS disposed so that the drain of the PMOS is connected to the drain of the NMOS.
  • Two buffers can be implemented with two sets of NMOS. A rectified voltage is applied to the source of the PMOS.
  • the power consumption is slightly reduced compared to the case where a plurality of buffers are arranged.
  • the size of the half-wave rectified input signal (or intermediate output signal V_OUT1) is preliminarily determined. Since it needs to be increased, there remains a risk that the stability of the final output signal V_OUT2 may decrease.
  • FIGS. 6 to 8 illustrate the reception signal ASK_SIG, the intermediate output signal V_OUT1 before being buffered, and the final output signal V_OUT2 for the ASK demodulator of FIG. 2.
  • FIGS. 6 to 8 show simulation results using a CMOS process variable of TSMC 0.18um and using an AM function of 900Mhz frequency as an input signal.
  • FIG. 6 it is assumed that AKS_SIG is received as an AM signal of a sine wave.
  • FIG. 7 it can be seen that an envelope of a predetermined size or more is detected in the half-wave rectified signal and demodulated to a predetermined level.
  • the demodulated signal is corrected and output as a digital signal of a relatively neat form while undergoing buffering.
  • FIG. 9 is a circuit diagram of an ASK demodulator according to the second embodiment.
  • the ASK demodulator 200 includes a schmitt trigger 210, an inverter NOT gate 220, an envelope detect part 230, and a stabilizer 240. And a buffer part 250.
  • the role and configuration of the envelope detector 230, the signal stabilizer 240, and the buffer unit 250 included in the ASK demodulator 200 according to the second embodiment is the envelope detector 120 and the signal stabilizer 140 of the first embodiment. ) And the buffer unit 150, so that duplicate description thereof will be omitted.
  • the Schmitt trigger 210 raises the output waveform when the signal received by the antenna becomes larger than or equal to a predetermined value, and lowers the output waveform when the signal is lower than or equal to a predetermined value, thereby lowering the received signal to a predetermined switching level (the predetermined value). Convert to a rectangular waveform of the corresponding pulse width.
  • the drain of the first PMOS (P1) is connected to the drain of the second PMOS (P2) and the third PMOS (P3), the first PMOS (P1) And a gate of the second PMOS P2 are connected to each other, and a source of the third PMOS P3 includes a PMOS group having a grounded structure and an NMOS group disposed to be mirrored with the PMOS group.
  • the present invention is not limited thereto, and the arrangement of the drains, gates, and sources of P1 to P3 and N1 to N3 may be changed.
  • a plurality of transistors TR, resistor R, and capacitor C may be implemented in combination.
  • the signal output through the Schmitt trigger 210 of the second embodiment is shorter the rise time (rising time) compared to the signal output through the half-wave rectifier 110 and the envelope detector 120 of the first embodiment as a result Therefore, the effect of improving the reception sensitivity of the ASK demodulator can be expected.
  • the NOT gate 220 inverts the output signal of the Schmitt trigger 210 and transmits the inverted signal to the envelope detector 230. That is, since the received signal ASK_SIG of 'low' is converted to '1' and the received signal of 'high' is converted to '0' by the Schmitt trigger 210 of FIG. 9, the final output signal S_OUT2 is The output signal of the Schmitt trigger 210 is inverted to match the first received signal ASK_SIG.
  • 10 to 12 illustrate the reception signal ASK_SIG, the intermediate output signal S_OUT1 passing through the Schmitt trigger 210 and the inverter 220, and the envelope detection unit 230 with respect to the ASK demodulator 200 of FIG. 9. ),
  • the final output signal S_OUT2 passed through the signal stabilizer 240 and the buffer unit 250 is shown.
  • 10 to 12 are simulated by using a CMOS process variable of TSMC 0.18um and using an AM function of 900Mhz frequency as an input signal.
  • the received signal ASK_SIG is an AM waveform having a size of ⁇ 1 V to +1 V, and has passed through the Schmitt trigger 210 and the inverter 220, as shown in FIG. Converted to a half-wave rectangular signal of + 1V.
  • the waveform of FIG. 11 passes through the envelope detector 230, the signal stabilizer 240, and the buffer 250, as shown in FIG. 12, the waveform of FIG. 11 is converted into a relatively neat digital signal and output.
  • FIG. 13 is a circuit diagram of an ASK demodulator according to the third embodiment.
  • the ASK demodulator 300 includes a schmitt trigger 310, an NOT gate 320, an envelope detect part 330, and a buffer part 350. ).
  • Embodiment 3 is focused on the fact that, under certain conditions, the stability of the output signal can be secured to such an extent that the Schmitt trigger 210 alone can be tolerated in the above-described Embodiment 2, and compared to Embodiment 2, the envelope detection
  • the configuration corresponding to the FET for the low pass filtering in the unit 230 and / or the configuration corresponding to the signal stabilizer 240 is omitted.
  • the role and configuration of the Schmitt trigger 310, the inverter 320 and the buffer unit 350 included in the ASK demodulator 300 of the third embodiment is the Schmitt trigger 210, the inverter 220, It is the same as the envelope detector 230 and the buffer unit 250, and the envelope detector 330 of the third embodiment is also similar to the envelope detector 230 of the second embodiment.
  • the operation of the signal stabilizer 240 compared to the ASK demodulator 200 of the second embodiment was performed.
  • the amount of power consumption can be reduced.
  • FIG. 14 is a circuit diagram of an ASK demodulator according to the fourth embodiment.
  • the ASK demodulator 400 of Embodiment 4 includes a modified schmitt trigger 410, a NOT gate 420, an envelope detect part 430, and a buffer part. part, 450).
  • the roles and configurations of the inverter 420, the envelope detector 430, and the buffer 450 included in the ASK demodulator 400 according to the fourth embodiment are the inverter 320 and the envelope detector of the third embodiment. Since it is the same as 330 and the buffer part 350, the modified Schmitt trigger 410 is demonstrated here.
  • the modified Schmitt trigger 410 is implemented in such a way that one PMOS (MM3) and two NMOS (MM1, MM2) side by side compared to the Schmitt triggers (210, 310) of the second and third embodiments.
  • the modified Schmitt trigger 410 has a PMOS (MM3) to which a predetermined rectified voltage is applied to a source and the reception signal is input to a gate, and a drain of the PMOS is connected to a drain.
  • a first NMOS MM1 having a source connected to the ground and a second NMOS MM2 having a gate input thereto; a source of a second NMOS connected to a drain thereof; It is made, including.
  • the gates of the PMOS MM3, the second NMOS MM2, and the first NMOS MM1 are connected to each other.
  • MM1 and MM2 are not necessarily provided together, but only one of them may be provided. However, when MM1 and MM2 are provided together, power consumption can be further reduced.
  • V th, mm3 indicates the threshold voltage of MM3.
  • V ds, mm3 is close to '0'.
  • MM_OUT 1V-V ds
  • mm3 V ds, mm1 + V ds, mm2
  • V ds, mm1 Drain-source voltage of MM1
  • V ds, mm2 Drain-source voltage of MM2
  • V ds, mm3 Drain-source voltage of MM3)
  • V ds, mm3 corresponds to (or is proportional to) the power consumption of the MM3, so that when the ASK_SIG is 'low', there is almost no power consumption of the modified Schmitt trigger 410.
  • the value '1' of the MM_OUT is output as '0' corresponding to the value 'low' of the ASK_SIG through the inverter 420, and is output as a waveform close to the digital signal via the buffer unit 450.
  • V gs, mm3 V g, mm3 - V s, by the formulas in mm3 V g, mm3 because it is up to the 1V and V s, mm3 are rectified voltage 1V V gs, mm3 are than finally V th, mm3 It becomes small, and therefore V ds, mm3 is almost close to '0'.
  • MM3 the voltage drop hardly occurs with respect to the rectified voltage 1V input to the source.
  • MM2 since the 'high' signal is input to the gate of MM1, MM2 operates in a section where Vgs, mm1 is higher than Vth, mm1.
  • a voltage drop occurs at MM2, and according to the above equation, as much as a value obtained by subtracting Vds, mm2 from the rectified voltage 1V passing through MM3 is output to MM-OUT.
  • the sum of Vds, mm1 and Vds, mm2 is almost close to 1 when ASK_SIG is '1' (or 'high'), so the value output to MM_OUT is '0'.
  • the value '0' of the MM_OUT is output as '1' corresponding to the value 'high' of the ASK_SIG through the inverter 420, and is output as a waveform close to the digital signal via the buffer unit 450.
  • 15 is a circuit diagram of an ASK demodulator according to the fifth embodiment.
  • the ASK demodulator 500 of Embodiment 5 includes a modified schmitt trigger 510, a NOT gate 520, an envelope detect part 530, and a buffer part. part, 550).
  • the role and configuration of the modified Schmitt trigger 510, the envelope detector 530 and the buffer unit 550 included in the ASK demodulator 500 of the fifth embodiment is modified Schmitt trigger 410 of the fifth embodiment .
  • the configuration of the inverter 520 is only partially different from the inverter 420 of the fourth embodiment.
  • the inverter 520 of the fifth embodiment is composed of one PMOS and one NMOS as in the fourth embodiment, but serves as a gate of the first NMOS MM1 constituting the Schmitt trigger 510 whose NMOS source is changed. The difference is that it is fed back.
  • the ASK demodulator of Example 5 is characterized in that power consumption is somewhat reduced compared to Example 4.
  • 16 is a circuit diagram of an ASK demodulator according to the sixth embodiment.
  • the ASK demodulator 600 of Embodiment 6 includes a modified schmitt trigger 610, an NOT gate 620, an envelope detect part 630, and a signal stabilizer 640. ) And a buffer part (650).
  • the role and configuration of the modified Schmitt trigger 610, the envelope detector 630 and the buffer unit 650 included in the ASK demodulator 600 of the sixth embodiment of the modified Schmitt trigger 510 of the fifth embodiment The same as the envelope detector 530 and the buffer unit 550, the configuration of the inverter 620 is different from the inverter 420 of the fifth embodiment and the configuration of the signal stabilizer 640 is further added Is different.
  • the fourth embodiment differs from the fourth embodiment in that the source of the NMOS constituting the inverter 520 of the sixth embodiment is connected to the drain of the NMOS constituting the signal stabilizer 640.
  • a more stabilized output signal waveform can be obtained.
  • 17 is a circuit diagram of an ASK demodulator according to the seventh embodiment.
  • the ASK demodulator 700 of Example 7 includes a modified schmitt trigger 710, a NOT gate 720, a signal stabilizer 740, and a buffer part 750.
  • the role and configuration of the modified Schmitt trigger 710, the inverter (NOT gate 720), the signal stabilizer 740 and the buffer unit 750 included in the ASK demodulator 700 of the seventh embodiment is sixth embodiment Is the same as the modified Schmitt trigger 610, the inverter (NOT gate, 620), the signal stabilizer 640 and the buffer unit 650, in that the envelope detection unit 530 is omitted compared to the sixth embodiment only There is a difference.
  • the operation of the modified trigger 710 is the same as described in the fourth embodiment.
  • 18 to 20 illustrate the ASK demodulator 700 of FIG. 17, an intermediate output signal S_OUT1 that has passed through the received signal ASK_SIG, the modified Schmitt trigger 710, the inverter 720, and the signal stabilizer 740. And the final output signal S_OUT2 passed through the buffer unit 750.
  • 18 to 20 are simulated using a CMOS process variable of TSMC 0.18um and using an AM function of 900Mhz frequency as an input signal.
  • the received signal ASK_SIG is an AM waveform having a size of ⁇ 1 V to +1 V, and has passed through the modified Schmitt trigger 710, the inverter 720, and the signal stabilizer 740, as shown in FIG. 19. As shown, it is converted into a half-wave rectangular signal of approximately 0 to + 1V in magnitude. After the waveform of FIG. 19 passes through the buffer unit 750 again, as shown in FIG. 20, the waveform of FIG. 19 is corrected and output as a digital signal of a relatively neat form.
  • Embodiments of the present invention relate to a low power, high density ASK demodulator and may be applied to a local area wireless communication network such as RFID, WiFi, ZigBee, and Bluetooth.
  • a local area wireless communication network such as RFID, WiFi, ZigBee, and Bluetooth.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

본 발명은 저전력 고집적의 ASK 복조기에 관한 것이다. 본 발명의 일 실시예에 의한 ASK 복조기는 수신 신호를 반파 정류하는 반파정류기와, 반파 정류된 신호로부터 소정 크기 이상의 포락선을 검출하는 포락선 감지부, 상기 포락선 검출 신호가 시간의 경과에 상관없이 안정적으로 출력되도록 하는 신호안정기, 및 상기 포락선 검출 신호가 디지털 신호에 가까워지도록 보정하는 버퍼부를 포함한다. 본 발명의 ASK 복조기는 종래의 FSK나 PSK 복조기에 비해 적은 전력을 소비하고 통상의 저항 소자나 커패시터로 구성되는 복조기에 비해 집적도를 높일 수 있으므로 모바일 환경의 통신 기기에 적합하다.

Description

저전력 ＡＳＫ 복조기
본 발명의 실시예들은 저전력 고집적의 ASK 복조기에 관한 것이다.
최근 반도체 제조 기술과 IT 기술의 발전으로 인하여 집적회로의 사용이 급증하고 있으며, IT와 연계하여 일상 생활과 산업 분야에 다양하게 적용되고 있다. 이런 추세에 발맞추어 사용자가 네트워크나 컴퓨터에 직접적인 접근 없이 장소와 시간에 구애받지 않고도 자유롭게 네트워크상의 정보를 공유하기 위해 유비쿼터스 기술을 비롯한 근거리 무선통신 기술이 주목받고 있다.
유비쿼터스를 위한 대표적인 기술로 RFID(Radio Frequency IDdentificatin)를 들 수 있다. RFID는 사물에 태그를 부착하여 비접촉 방식으로 신원을 확인하는 기술로서 태그의 경제성과 소형화가 주요 이슈로 자리 잡고 있다. RFID는 소량의 정보만을 전송할 뿐이므로 FSK나 PSK과 같은 고품질의 전송을 위한 변조방식을 반드시 요하는 것은 아니며 ASK와 같이 전송 효율보다는 전력 소모량이 적고 생산 단가를 낮출 수 있는 변조 방식을 사용해도 무방하다.
도 1은 RFID 태그 등에 사용되는 기본적인 ASK 복조기의 회로도이다.
도 1에서 보듯, 기본적인 ASK 복조기는 포락선 감지기(envelope detector), 저역통과필터(Low-pass filter) 및 슈미트 트리거(schmitt trigger)를 포함하여 이루어진다.
즉, 도 1과 같은 종래의 ASK 복조기는 포락선 감지기에 의해 검출된 포락선 신호와, 저역통과 필터링된 포락선 신호의 평균화된 신호를 비교기(comparator)를 통해 비교함으로써 데이터 신호를 복조한다. 그러나 이러한 종래이 복조 방식에 의하면 비교적 큰 면적을 차지하는 저항 소자와 커패시터가 사용되고 비교적 많은 수의 FET 소자를 사용하여야 하므로 RFID 태그가 지향하는 경제성 및 소형화의 방향과는 다소 거리가 있다.
한편, WiFi는 무선접속장치(AP)가 설치된 장소로부터 일정 거리 안에서 무선랜카드가 장착된 모바일 기기를 이용하여 고속 인터넷을 수행하기 위한 근거리 무선통신 기술을 가리키며, 근자에 스마트폰의 보급으로 인해 모바일 기술의 총아가 되고 있다.
이에, 근거리의 무선 인터넷은 WiFi를 이용하고 광대역 무선 통신은 Wibro나 Wimax 등을 이용할 수 있도록 컨버전스된 모바일 기기도 속속 선보이고 있는바, 통상적으로 근거리 무선 인터넷 서비스의 비용이 저렴하므로 상기 컨버전스 기기는 자신이 WiFi의 서비스 구역 내에 있는지(즉, WiFi AP가 근처에 있는지)를 지속적으로 모니터링하고 있어야 한다.
따라서 상기 모바일 기기의 수신 신호 세기 측정(received signal strength indication) 회로에 장착되는 복조기 역시 소모 전력이 낮아야 하며, 모바일 기기의 특성상 소형화될 필요가 있다.
본 발명이 해결하려는 과제는 근거리 무선통신을 원활히 수행하기 위한 저전력의 ASK 복조기를 제공하는 것이다.
본 발명이 해결하려는 다른 과제는 적은 전력을 소모하면서도 소자들의 집적도를 높일 수 있는 ASK 복조기를 제공하는 것이다.
위의 과제를 해결하기 위한 본 발명의 일 실시예는, 수신 신호를 반파 정류하는 반파정류기와, 반파 정류된 신호로부터 소정 크기 이상의 포락선을 검출하는 포락선 감지부 및 상기 포락선 검출 신호가 시간의 경과에 상관없이 안정적으로 출력되도록 하는 신호안정기를 포함하는 저전력 ASK 복조기에 관한 것이다.
여기서, 상기 ASK 복조기는 상기 포락선 검출 신호가 디지털 신호에 가까워지도록 보정하는 버퍼부를 더 포함할 수 있으며, 상기 버퍼부는, 둘 이상의 버퍼가 연결될 수 있다.
또한, 상기 반파정류기는, 드레인으로 상기 수신 신호가 입력되고, 게이트와 소스가 연결된 구조의 PMOS 및 드레인으로 상기 PMOS의 소스가 연결되고, 드레인과 게이트가 연결되며, 소스는 접지에 연결되는 구조의 NMOS를 포함할 수 있다.
또한, 상기 포락선 감지부는, 상기 반파 정류된 신호에서 소정 크기 이하의 신호를 배제하는 저역통과필터 및 상기 반파 정류된 신호에서 소정 크기 이상의 신호가 감지되면 포락선 검출을 개시(start-up)하는 포락선 감지기를 포함할 수 있다.
여기서, 상기 포락선 감지기는, 상기 반파정류기의 출력이 드레인에 입력되며, 드레인 및 게이트가 서로 연결되어 있는 제1 PMOS 및 제2 PMOS와, 드레인이 상기 PMOS 중 하나의 소스와 연결되고, 게이트에는 소정의 정류 신호가 인가되며, 소스는 상기 신호안정기에 연결되는 제1 NMOS와, 드레인이 상기 제1 NMOS와 연결되지 않은 나머지 PMOS의 소스와 연결되고, 소스는 상기 신호안정기에 연결되는 제2 NMOS 및 상기 반파정류기의 출력이 드레인에 입력되고, 게이트는 상기 PMOS 중 하나의 소스에 연결되며, 소스는 상기 제2 NMOS의 게이트에 연결되는 동시에 상기 포락선 감지부의 출력이 되는 제3 PMOS를 포함할 수 있다.
상기 저역통과필터는, 드레인이 상기 제1 PMOS 및 상기 제2 PMOS의 게이트에 연결되고, 게이트는 상기 제1 PMOS의 소스에 연결되며, 소스는 상기 제2 NMOS의 드레인에 연결되는 PMOS를 포함하여 이루어질 수 있다.
상기 신호안정기는, 드레인이 상기 포락선 감지부와 연결되고, 게이트와 소스가 연결되어 있는 적어도 하나의 NMOS를 포함하는 저전력 ASK 복조기.
위의 과제를 해결하기 위한 본 발명의 다른 일 실시예는, 수신 신호의 마이너스 성분에 대해 소정 크기 이상의 포락선을 검출하는 포락선 감지기 및 상기 포락선 검출 신호를 반전시키는 반전부를 포함하는 저전력 ASK 복조기에 관한 것이다. 여기서, 상기 ASK 복조기는 상기 반전된 포락선 검출 신호가 시간의 경과에 상관없이 안정적으로 출력되도록 하는 신호안정기 및/또는 상기 반전된 포락선 검출 신호가 디지털 신호에 가까워지도록 보정하는 버퍼부를 더 포함할 수 있다.
여기서, 상기 포락선 감지기는, 소스에 소정의 정류 전압이 인가되고, 게이트에 상기 수신 신호가 입력되는 PMOS와, 드레인에 상기 PMOS의 드레인이 연결되고, 게이트에 상기 수신 신호가 입력되는 제2 NMOS 및 드레인에 상기 제2 NMOS의 소스가 연결되고, 게이트에 상기 수신 신호가 입력되며, 소스는 접지에 연결되는 제1 NMOS를 포함하며, 상기 PMOS, 상기 제2 NMOS 및 상기 제1 NMOS의 게이트는 서로 연결될 수 있다.
또한, 상기 반전기는, 드레인에 소정의 정류 전압이 인가되고, 게이트에 상기 포락선 감지기의 출력이 인가되는 PMOS 및 드레인에 상기 PMOS의 소스가 연결되고, 게이트에 상기 포락선 감지기의 출력이 인가되는 NMOS를 포함하며, 상기 PMOS 및 상기 NMOS의 게이트는 서로 연결될 수 있다.
또한, 상기 신호안정기는 드레인이 상기 NMOS의 소스에 연결되고, 게이트와 소스가 연결되어 있으며, 소스는 접지와 연결되는 NMOS를 포함하여 이루어질 수 있다.
본 발명의 실시예들에 따른 ASK 복조기는 종래의 FSK나 PSK 복조기에 비해 적은 전력을 소비하고 통상의 저항 소자나 커패시터로 구성되는 복조기에 비해 집적도를 높일 수 있으므로 모바일 환경의 통신 기기에 적합하다. 특히 근거리 무선통신과 광대역 무선통신을 하나의 단말로 수행하는 복합 모바일 단말에서 WiFi 등과 같은 근거리 무선통신의 서비스 가능 여부를 체크하기 위한 수신신호세기지시기(RSSI)에 사용될 때 저전력으로 인해 장시간의 탐지가 가능하다. 또한 RFID 등과 같이 소량의 데이터를 전송받기 위한 수신기에 사용될 때 저전력 고집적 특성으로 인해 장기간 사용 및 휴대성에 크게 기여할 수 있다.
도 1은 종래의 기본적인 ASK 복조기의 회로도이다.
도 2는 실시예 1에 따른 ASK 복조기의 회로도이다.
도 3 및 도 4는 신호안정기를 미 장착한 경우와 장착한 경우에 대한 각각의 ASK 복조기의 출력 신호 파형을 비교하여 도시한 것이다.
도 5는 하나의 NMOSFET으로 신호안정기를 구현한 ASK 복조기의 출력 신호 파형을 도시한 것이다.
도 6 내지 도 8는 도 2의 ASK 복조기에 대하여, 반파정류기(110)를 거친 수신 신호(ASK_SIG)와, 버퍼링되기 전의 중간출력신호(V_OUT1)와, 최종출력신호(V_OUT2)를 각각 도시한 것이다.
도 9, 도 13~16은 각 실시예 별 ASK 복조기의 회로도이다.
도 10 내지 도 12는 도 9의 ASK 복조기에 대하여, 수신 신호(ASK_SIG)와, 반전기를 거친 중간출력신호(S_OUT1)와, 최종출력신호(S_OUT2)를 도시한 것이다.
도 18 내지 도 20는 도 17의 ASK 복조기에 대하여, 수신 신호(ASK_SIG)와, 중간출력신호(S_OUT1)와, 최종출력신호(S_OUT2)를 도시한 것이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 이하에서 사용되는 용어는 단지 특정 실시예를 언급하기 위한 것이며, 본 발명을 한정하는 것을 의도하지 않는다. 또한, 이하에서 사용되는 단수 형태들은 문구들이 이와 명백히 반대의 의미를 나타내지 않는 한 복수 형태들도 포함한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다.
진폭 천이 변조(amplitude shift keying, 이하 'ASK'라 함)는 대역 데이터 변조의 가장 간단한 형태이다. ASK는 신호의 크기와 주파수를 전달하는데, 신호의 크기에 정보를 실어 보낸다. ASK 방식은 주파수 천이 변조(frequency shift keying, FSK) 방식이나 위상 천이 변조(phase shift keying, PSK) 방식에 비해 구조가 매우 간단하고 특히 FSK 방식보다 낮은 대역을 요구하므로 전력 소모가 작고 소자의 부피를 줄일 수 있는 장점이 있는 반면 정보의 전송 효율은 타 방식에 비해 다소 떨어지는 단점이 있다.
따라서, 실제 데이터를 수신하기 위한 복조 회로에 ASK 방식을 채택하는 것은 다소 비효율적일 수 있지만, 현재 위치에서 특정 통신 서비스를 원활히 제공받을 수 있는지를 판단하는 수신 신호 세기 측정 회로(received signal strength indication, 이하 'RSSI'라 함)에는 ASK 방식으로도 충분한 효과를 볼 수 있다. 더욱이 모바일 환경에서는 저전력 고집적 소자가 필수적으로 요구되므로 모바일 수신 장치의 RSSI에 ASK 방식의 복조기를 채택하는 것은 합리적인(reasonable) 선택일 수 있다.
명세서 전체에서, "정류 전압"이라 함은 본 발명의 ASK 복조기가 장착된 통신 기기의 VDD 제네레이터가 인가하는 정류된(regulated) 전압으로서 '1V'의 크기로 인가된다고 전제한다.
이하, 도면을 참고로 본 발명의 바람직한 실시예들에 대해 상세히 설명한다.
<실시예 1>
도 2는 실시예 1에 따른 ASK 복조기의 회로도이다.
도 2에서, 실시예 1의 ASK 복조회로(100)는 반파정류기(half-wave rectifier, 110), 포락선 감지부(envelope detect part, 120), 신호안정기(stabilizer, 140) 및 버퍼부(buffer part, 150)를 포함한다.
반파정류기(half-wave rectifier, 110)는 안테나(도 2에 미도시)를 통해 수신된 RF 신호에서 어느 한 성분(예를 들어, 플러스 성분 또는 마이너스 성분 중 어느 하나)만을 필터링한다. 수신 신호의 세기를 측정하기 위해서는 어느 한 성분의 신호 세기만을 측정하는 것으로 충분하기 때문이다.
반파정류기(110)는 다이오드(D)와 저항(R)을 연결한 가장 단순한 형태로 구현될 수도 있으나, 입력 신호의 정류 특성을 향상시키고 집적도를 높이기 위해 CMOS 소자를 이용할 수 있다. 도 2은 다이오드 대신 PMOS(111)를 채택하고, 저항 대신 NMOS(112)를 채택한 반파정류기(110)를 일례로 도시한다.
포락선 감지부(envelope detect part, 120)는 반파 정류된 수신 신호(ASK_SIG)에서 미리 정해진 크기 이상의 포락선을 검출하여 출력한다. 포락선 감지부(120)의 구체적인 동작을 도 2의 예를 참고로 살펴보면 다음과 같다.
ASK_SIG신호가 'low'일 때, V1 > ASK_SIG - Vth,P3 이면 P1과 P2는 턴 오프(turn-off)가 되어서 V_OUT1은 'low'가 된다. 여기서, Vth,P3는 P3의 문턱 전압(threshold voltage)를 가리킨다. 또한 V1 < ASK_SIG - Vth,P3 이면 P1과 P2는 턴 온(turn-on) 되지만, V2가 최초에 0.6V이므로 P1과 P2는 다시 턴 오프 되어 결국 V_OUT1은 'low'가 된다. ASK_SIG신호가 high일 때도 마찬가지 원리에 의해 V_OUT1은 'high'가 되며, P3은 다음 신호의 개시기(start-up) 역할을 담당한다.
신호안정기(stabilizer, 140)는 중간출력신호(V_OUT1)의 파형을 시간의 경과에 상관없이 일정한 형상으로 유지시킨다.
신호안정기(140)는 적어도 하나의 저항 성분 소자(element of register component)을 포함하여 구성될 수 있다. 신호안정기(140)의 저항 성분 소자는 통상의 저항 소자(R)로 구현될 수도 있고, FET 소자로 구현될 수도 있다. FET 소자로 구현할 경우, 보다 정밀한 안정성을 확보하면서 소모되는 전력량도 줄일 수 있다. FET 소자의 일례로, 게이트(Gate)와 드레인(Drain)이 연결된 NMOSFET이 사용될 수 있다.
입력 신호(ASK_SIG)의 특성(예를 들어, 사용 주파수 대역)이나 본 실시예의 ASK 복조기가 장착된 통신 시스템의 제조 특성(예를 들어, 회로선의 폭) 등에 따라 요구되는 안정도가 달라질 수 있으므로, 충분한 안정도를 확보하기 위해 복수(또는 N개, N>1)의 NMOSFET들이 함께 사용될 수 있다. 특히, 반파 정류기(110)의 구성 소자로 FET 계열을 사용할 경우, 기생 캐패시터의 발생 등으로 인해 예기치 못한 모습으로 출력 신호가 불안정해질 수 있으므로 복수의 NMOSFET들로 신호안정기(140)를 구성하는 것이 바람직하다.
도 3 및 도 4는 신호안정기(140)를 미 장착한 경우와 장착한 경우에 대한 각각의 ASK 복조기의 출력 신호 파형을 비교하여 도시한 것이다. 보다 구체적으로, 도 3 및 도 4는 CMOS로 반파 정류기를 구성한 ASK 복조기의 출력을 시뮬레이션한 것이다.
도 4에서 보듯 정상적인 출력 신호는 900 mV 부근에서 peak를 형성한 후 다시 하향 포락선을 형성해야 하지만, 도 3에서는 신호안정기(140)의 미 장착으로 인해 출력 신호는 시간이 경과함에 따라 지속적으로 발진(oscilation)하는 것을 확인할 수 있다. 이는 실제 시스템에서 과부하로 인한 손상의 결과로 이어지므로, 해당 통신 시스템의 ASK 복조기에는 신호안정기(140)를 필수적으로 장착할 것이 요구됨을 알 수 있다.
한편, 도 5는 하나의 NMOSFET으로 신호안정기(140)를 구현한 ASK 복조기의 출력 신호 파형을 도시한 것이다. 보다 상세하게는, 2.4 GHz의 주파수 대역을 사용하고 0.2 μm의 제조 공정이 적용된 통신 시스템을 가정하여, 하나의 NMOSFET으로 신호안정기(140)를 구성한 ASK 복조기의 출력을 시뮬레이션한 것이다. 도 5에서, 초기에는 출력 신호가 안정적으로 형성되지만 시간이 흐름에 따라 점차 안정성을 잃고 왜곡되는 것을 볼 수 있다.
버퍼부(buffer part, 150)는, 기본적으로, 중간출력신호(V_OUT1)의 상승 시간(rasing time) 및 하강 시간(falling time)을 단축시킴으로써 최종출력신호(V_OUT2)가 더욱 깔끔한 디지털 신호 형상으로 출력되도록 한다.
아울러, 둘 이상의 버퍼를 연결함으로써 버퍼부(150)를 증폭기(amplifier)로 활용할 수도 있다. 버퍼에 입력되는 신호가 버퍼의 통과 조건을 만족하게 되면 해당 버퍼에 인가된 정류 전압이 출력되므로, 정류 전압을 입력 신호보다 다소 높게 설정하면 결과적으로 증폭기의 역할을 수행하게 되는 것이다. 버퍼부는 본 실시예의 ASK 복조기가 장착되는 통신 기기의 컨트롤러(또는 중앙처리장치, CPU)가 최종출력신호(V_OUT2)를 충분히 인식할 수 있도록 소정의 레벨로 중간출력신호(V_OUT1)를 증폭한다.
버퍼부(150)를 구현하기 위한 소자의 구성 방법에는 제한이 없으며, 일례로 PMOS와 NMOS의 게이트가 연결되어 동일한 입력을 받고, PMOS의 드레인이 NMOS의 드레인과 연결되도록 배치(deploy)된 PMOS와 NMOS의 세트를 2개 구비하여 하나의 버퍼를 구현할 수 있다. PMOS의 소스에는 정류 전압이 인가된다.
ASK 복조기(100)에 하나의 버퍼를 배치할 경우, 복수의 버퍼가 배치되는 경우에 비해 전력 소모가 다소간 작아지는 장점이 있긴 하지만, 반파 정류된 입력 신호(또는 중간출력신호 V_OUT1)의 크기를 미리 높여 놓을 필요가 있으므로 결과적으로 최종출력신호(V_OUT2)의 안정도가 떨어질 수 있는 위험이 잔존한다.
다음으로, 실시예 1의 ASK 복조기가 동작하는 과정을 단계별 신호 파형을 통해 살펴보기로 한다.
도 6 내지 도 8는 도 2의 ASK 복조기에 대하여, 수신 신호(ASK_SIG)와, 버퍼링되기 전의 중간출력신호(V_OUT1)와, 최종출력신호(V_OUT2)를 도시한 것이다. 구체적으로, 도 6 내지 도 8는 TSMC 0.18um의 CMOS 공정변수를 사용하고, 900Mhz 주파수의 AM 함수를 입력 신호로 사용하여 시뮬레이션한 결과를 도시한다.
도 6에서, AKS_SIG는 정현파의 AM 신호로 수신된다고 가정한다. 도 7에서, 반파정류된 신호에서 일정 크기 이상의 포락선이 검출되어 일정한 수준으로 복조되는 것을 볼 수 있다. 도 8에서, 상기 복조된 신호는 버퍼링을 거치면서 비교적 깔끔한 형태의 디지털 신호로 보정되어 출력된다.
<실시예 2>
도 9은 실시예 2에 따른 ASK 복조기의 회로도이다.
도 9에서, 실시예 2의 ASK 복조기(200)는 슈미트트리거(schmitt trigger, 210), 반전기 (NOT gate, 220), 포락선 감지부(envelope detect part, 230), 신호안정기(stabilizer, 240) 및 버퍼부(buffer part, 250)를 포함한다. 실시예 2의 ASK 복조기(200)에 포함된 포락선 감지부(230), 신호안정기(240) 및 버퍼부(250)의 역할 및 구성은 실시예 1의 포락선 감지부(120), 신호안정기(140) 및 버퍼부(150)와 동일하므로 중복되는 설명은 생략한다.
슈미트트리거(210)는 안테나에 수신된 신호가 미리 정해진 값 이상으로 커지면 출력 파형을 상승시키고, 미리 정해진 값 이하로 낮아지면 출력 파형을 하강시킴으로써 수신 신호를 소정의 전환 레벨(상기 미리 정해진 값)에 상응하는 펄스 폭의 직사각형 파형으로 변환한다.
이를 위해, 도 9의 예에 따른 슈미트트리거(210)는, 제1 PMOS(P1)의 드레인이 제2 PMOS(P2) 및 제3 PMOS(P3)의 드레인으로 연결되고, 제1 PMOS(P1)와 제2 PMOS(P2)의 게이트가 서로 연결되며, 제3 PMOS(P3)의 소스는 접지되는 구조의 PMOS 그룹과, 상기 PMOS 그룹과 미러링 되도록 배치되는 NMOS 그룹을 포함하여 이루어진다. 다만 이에 한정할 것은 아니며 P1~P3 및 N1~N3의 드레인, 게이트, 소스의 배치는 변경될 수 있다. 신호 변환 특성 및 집적도에서 다소 손해를 볼 것을 감안하여 복수의 트랜지스터(TR), 저항(R) 및 커패시터(C)를 조합하여 구현할 수도 있다.
한편, 실시예 2의 슈미트트리거(210)를 거쳐 출력된 신호는 실시예 1의 반파정류기(110) 및 포락선 감지부(120)를 거쳐 출력된 신호에 비해 상승 시간(rising time)이 단축되므로 결과적으로 ASK 복조기의 수신 감도가 향상되는 효과도 기대할 수 있다.
반전기(NOT gate, 220)는 슈미트트리거(210)의 출력 신호를 반전하여 포락선 감지부(230)에 전달한다. 즉, 도 9의 슈미트트리거(210)에 의해 'low'의 수신 신호(ASK_SIG)는 '1'로 변환되고, 'high'의 수신 신호는 '0'으로 변환되므로, 최종출력신호(S_OUT2)가 최초의 수신 신호(ASK_SIG)와 매칭되도록 슈미트트리거(210)의 출력 신호를 반전시킨다.
다음으로, 실시예 2의 ASK 복조기가 동작하는 과정을 단계별 신호 파형을 통해 살펴보기로 한다.
도 10 내지 도 12는 도 9의 ASK 복조기(200)에 대하여, 수신 신호(ASK_SIG)와, 슈미트트리거(210) 및 반전기(220)를 거친 중간출력신호(S_OUT1)와, 포락선 감지부(230), 신호안정기(240) 및 버퍼부(250)를 거친 최종출력신호(S_OUT2)를 도시한 것이다. 도 10 내지 도 12는 TSMC 0.18um의 CMOS 공정변수를 사용하고, 900Mhz 주파수의 AM 함수를 입력 신호로 사용하여 시뮬레이션한 것이다.
도 10에서, 수신 신호(ASK_SIG)는 크기가 -1V ~ +1V인 AM 파형이며, 슈미트트리거(210) 및 반전기(220)를 거친 결과, 도 11에서 도시된 바와 같이, 크기가 대략 0V ~ +1V인 반파 직사각형 신호로 변환된다. 도 11의 파형은 다시 포락선 감지부(230), 신호안정기(240) 및 버퍼부(250)를 거치고 나서, 도 12에서 보듯, 비교적 깔끔한 형태의 디지털 신호로 변환되어 출력된다.
<실시예 3>
도 13는 실시예 3에 따른 ASK 복조기의 회로도이다.
도 13에서, 실시예 3의 ASK 복조기(300)는 슈미트트리거(schmitt trigger, 310), 반전기(NOT gate, 320), 포락선 감지부(envelope detect part, 330) 및 버퍼부(buffer part, 350)를 포함한다.
실시예 3은, 일정한 조건 하에서라면 전술한 실시예 2에서 슈미트트리거(210)만으로도 이미 용인할 수 있을 정도로 출력 신호의 안정성을 확보할 수 있다는 점에 착안한 것으로서, 실시예 2에 비해, 포락선 감지부(230) 내의 저역 필터링을 위한 FET에 상응하는 구성 및/또는 신호안정기(240)에 상응하는 구성이 생략되는 것을 특징으로 한다.
실시예 3의 ASK 복조기(300)에 포함된 슈미트트리거(310), 반전기(320) 및 버퍼부(350)의 역할 및 구성은 실시예 2의 슈미트트리거(210), 반전기(220), 포락선 감지부(230) 및 버퍼부(250)와 동일하며, 실시예 3의 포락선 감지부(330) 역시 실시예 2의 포락선 감지부(230)와 그 기본 원리는 대동소이하다.
실시예 3의 ASK 복조기(300)에 의하면 실시예 2의 ASK 복조기(200)와 대동소이한 출력 파형을 보이면서, 실시예 2의 ASK 복조기(200)에 비해 신호안정기(240)의 동작에 소요되었던 양만큼의 전력 소모를 줄일 수 있다.
<실시예 4>
도 14은 실시예 4에 따른 ASK 복조기의 회로도이다.
도 14에서, 실시예 4의 ASK 복조기(400)는 변형된 슈미트트리거(modified schmitt trigger, 410), 반전기(NOT gate, 420), 포락선 감지부(envelope detect part, 430) 및 버퍼부(buffer part, 450)를 포함한다. 여기서, 실시예 4의 ASK 복조기(400)에 포함된 반전기(420), 포락선 감지부(430) 및 버퍼부(450)의 역할 및 구성은 실시예 3의 반전기(320), 포락선 감지부(330) 및 버퍼부(350)와 동일하므로, 여기서는 변형된 슈미트트리거(410)에 대해 상술한다.
변형된 슈미트트리거(410)는 실시예 2 및 실시예 3의 슈미트트리거(210, 310)에 비해 하나의 PMOS(MM3)와 두 개의 NMOS(MM1, MM2)를 나란히 연결한 구성으로 구현된다. 구체적으로, 도 14의 예에서, 변형된 슈미트트리거(410)는, 소스에 소정의 정류 전압이 인가되고 게이트에 상기 수신 신호가 입력되는 PMOS(MM3)와, 드레인에 상기 PMOS의 드레인이 연결되고, 게이트에 상기 수신 신호가 입력되는 제2 NMOS(MM2)와, 드레인에 제2 NMOS(MM2)의 소스가 연결되고 게이트에 상기 수신 신호가 입력되며 소스는 접지에 연결되는 제1 NMOS(MM1)를 포함하여 이루어진다. PMOS(MM3), 제2 NMOS(MM2) 및 제1 NMOS(MM1)의 게이트는 서로 연결되어 있다. 여기서, MM1 및 MM2는 반드시 함께 구비되어야 하는 것은 아니며 그 중 하나만 구비될 수도 있다. 다만 MM1 및 MM2가 함께 구비될 경우 전력 소모를 더욱 줄일 수 있게 된다.
도 14의 변형된 슈미트트리거(410)에서 MM3의 Vgs,mm3는 항상 Vth,mm3보다 작다. 왜냐하면 Vgs,mm3 = Vg,mm3 - Vs,mm3 인데 Vg,mm3는 -1V ~ +1V이고 Vs,mm3는 1로 고정되어 있으므로 결국 Vgs,mm3는 항상 음수이거나 Vth,mm3보다 작게 되기 때문이다. 여기서, Vth,mm3는 MM3의 문턱 전압(threshold voltage)를 가리킨다. 이를 전제로 변형된 슈미트트리거(410)의 구체적인 동작을 설명하면 다음과 같다.
1) ASK_SIG가 'low'일 때
이 경우, MM3는 동작을 하지 않기 때문에 Vds,mm3는 '0'에 가깝게 되고,
MM2와 MM1의 게이트에도 '0'이 입력되므로 MM2 및 MM1 모두 동작을 안하게 된다. 따라서 MM3의 소스에 입력되는 정류 전압이 '1'이라 가정할 때 MM3에서는 전압 강하가 거의 일어나지 않으므로 MM_OUT에는 '1'이 출력된다. 이를 수학식으로 표현하면 다음과 같다.
MM_OUT = 1V - Vds,mm3 = Vds,mm1 + Vds,mm2
(Vds,mm1 : MM1의 드레인-소스 간 전압, Vds,mm2 : MM2의 드레인-소스 간 전압
, Vds,mm3 : MM3의 드레인-소스 간 전압)
여기서, Vds,mm3는 MM3의 소모 전력에 상응(또는 비례)하므로 ASK_SIG가 'low'일 때 변형된 슈미트트리거(410)의 전력 소모는 거의 없다.
MM_OUT의 값 ‘1’은 반전기(420)을 거쳐 ASK_SIG의 값('low')에 상응하는 '0'으로 출력되고, 버퍼부(450)를 거쳐 디지털 신호에 근접한 파형으로 출력된다.
2) ASK_SIG가 'high'일 때
이 경우에도 Vgs,mm3 = Vg,mm3 - Vs,mm3 의 수식에 의해 Vg,mm3는 최대가 1V이고 Vs,mm3는 정류 전압 1V이므로 Vgs,mm3는 결국 Vth,mm3보다 작게 되고, 따라서 Vds,mm3는 거의 '0'에 가까워진다.
MM3에서는 소스에 입력되는 정류 전압 1V에 대해 전압 강하가 거의 일어나지 않지만, MM1의 게이트에 'high'신호가 입력되므로 Vgs,mm1이 Vth,mm1보다 높은 구간에서 MM2가 동작하게 된다. 결국 MM2에서 전압 강하가 일어나고, 상기 수학식에 따라, MM3를 통과한 정류 전압 1V에서 Vds,mm2를 뺀 값만큼이 MM-OUT으로 출력된다. 이때 Vds,mm1과 Vds,mm2의 합은 ASK_SIG가 '1'(또는 'high')일 때 거의 1에 가깝게 되므로 MM_OUT에 출력되는 값은 '0'이 된다.
MM_OUT의 값 '0'은 반전기(420)을 거쳐 ASK_SIG의 값 'high'에 상응하는 '1'로 출력되고, 버퍼부(450)를 거쳐 디지털 신호에 근접한 파형으로 출력된다.
3) ASK_SIG가 '-'일 때
한편, 안테나로 들어오는 입력 신호의 전압이 (-)일 경우에는 Vgs,mm3는 항상 음의 값을 가지므로(Vgs,mm3= Vg,mm3 - Vs,mm3 = Vg,mm3(음의 값) -1 = 음수), MM3에서는 전압 강하가 일어나지 않고, MM2 및 MM1의 게이트에도 음의 값이 입력되므로 MM2와 MM1 양자 모두에서도 전압 강하는 일어나지 않는다.
따라서, MM_OUT에는 정류 전압 1V가 거의 그대로 출력되므로 반전기(420)을 거친 S_OUT1은 '0'으로 떨어져야 하겠지만, 실제로 S_OUT1은 0.9V 와 1.1V 사이를 왕복하면서 일정한 전압을 유지한다. 이는 S_OUT1이 '0'으로 미처 떨어지기 전에 다시 ASK_SIG에 'high' 값이 입력되기 때문이다. 다시 말해, 본 발명에서 ASK_SIG는 고주파를 가정하므로 S_OUT1이 '0'으로 떨어지기 전에 ASK_SIG의 값이 스위칭 되기 때문이다.
<실시예 5>
도 15은 실시예 5에 따른 ASK 복조기의 회로도이다.
도 15에서, 실시예 5의 ASK 복조기(500)는 변형된 슈미트트리거(modified schmitt trigger, 510), 반전기(NOT gate, 520), 포락선 감지부(envelope detect part, 530) 및 버퍼부(buffer part, 550)를 포함한다. 여기서, 실시예 5의 ASK 복조기(500)에 포함된 변형된 슈미트트리거(510), 포락선 감지부(530) 및 버퍼부(550)의 역할 및 구성은 실시예 5의 변형된 슈미트트리거(410), 포락선 감지부(430) 및 버퍼부(450)와 동일하며, 반전기(520)의 구성이 실시예 4의 반전기(420)와 일부 상이할 뿐이다.
즉, 실시예 5의 반전기(520)는 실시예 4와 마찬가지로 하나의 PMOS와 하나의 NMOS로 구성되지만, NMOS의 소스가 변경된 슈미트트리거(510)를 구성하는 제1 NMOS(MM1)의 게이트로 피드백된다는 점이 상이하다.
실시예 5의 ASK 복조기는 실시예 4에 비해 전력 소모가 다소간 절감되는 특징이 있다.
<실시예 6>
도 16는 실시예 6에 따른 ASK 복조기의 회로도이다.
도 16에서, 실시예 6의 ASK 복조기(600)는 변형된 슈미트트리거(modified schmitt trigger, 610), 반전기(NOT gate, 620), 포락선 감지부(envelope detect part, 630), 신호안정기(640) 및 버퍼부(buffer part, 650)를 포함한다. 여기서, 실시예 6의 ASK 복조기(600)에 포함된 변형된 슈미트트리거(610), 포락선 감지부(630) 및 버퍼부(650)의 역할 및 구성은 실시예 5의 변형된 슈미트트리거(510), 포락선 감지부(530) 및 버퍼부(550)와 동일하며, 반전기(620)의 구성이 실시예 5의 반전기(420)와 일부 상이하고 신호안정기(640)의 구성이 더 추가된다는 점에서 상이하다.
즉, 실시예 6의 반전기(520)를 구성하는 NMOS의 소스는 신호안정기(640)를 구성하는 NMOS의 드레인에 연결된다는 점이 실시예 4 또는 실시예 5와 상이하다.
실시예 6에 의해 보다 안정화된 출력 신호 파형을 얻을 수 있다.
<실시예 7>
도 17은 실시예 7에 따른 ASK 복조기의 회로도이다.
도 17에서, 실시예 7의 ASK 복조기(700)는 변형된 슈미트트리거(modified schmitt trigger, 710), 반전기(NOT gate, 720), 신호안정기(740) 및 버퍼부(buffer part, 750)를 포함한다. 여기서, 실시예 7의 ASK 복조기(700)에 포함된 변형된 슈미트트리거(710), 반전기(NOT gate, 720), 신호안정기(740) 및 버퍼부(750)의 역할 및 구성은 실시예 6의 변형된 슈미트트리거(610), 반전기(NOT gate, 620), 신호안정기(640) 및 버퍼부(650)와 동일하며, 단지 실시예 6에 비해 포락선 감지부(530)가 생략된다는 점에서 차이가 있다. 특히, 변형된 트리거(710)의 동작은 실시예 4에서 설명한 바와 동일하다.
다음으로, 실시예 7의 ASK 복조기가 동작하는 과정을 단계별 신호 파형을 통해 살펴보기로 한다.
도 18 내지 도 20는 도 17의 ASK 복조기(700)에 대하여, 수신 신호(ASK_SIG)와, 변형된 슈미트트리거(710), 반전기(720) 및 신호안정기(740)를 거친 중간출력신호(S_OUT1)와, 버퍼부(750)를 거친 최종출력신호(S_OUT2)를 도시한 것이다. 도 18 내지 도 20는 TSMC 0.18um의 CMOS 공정변수를 사용하고, 900Mhz 주파수의 AM 함수를 입력 신호로 사용하여 시뮬레이션한 것이다.
도 18에서, 수신 신호(ASK_SIG)는 크기가 -1V ~ +1V인 AM 파형이며, 변형된 슈미트트리거(710), 반전기(720) 및 신호안정기(740)를 거친 결과, 도 19에서 도시된 바와 같이, 크기가 대략 0 ~ +1V 인 반파 직사각형 신호로 변환된다. 도 19의 파형은 다시 버퍼부(750)를 거치고 나서, 도 20에서 보듯, 비교적 깔끔한 형태의 디지털 신호로 보정되어 출력된다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위에 한정되는 것은 아니고 아래의 청구범위에서 정의하는 본 발명의 기본 개념을 이용하여 본 발명이 속하는 분야에서 통상의 지식을 가진 자가 여러 가지로 변형 및 개량한 형태 또한 본 발명의 권리범위에 속한다. 특히 본 발명의 실시예들에 사용된 각종 FET 소자의 드레인, 게이트, 소스는 변경되어 배치될 수 있다.
본 발명의 실시예들은 저전력 고집적의 ASK 복조기에 관한 것으로서 RFID, WiFi, ZigBee, Bluetooth 등의 근거리 무선 통신망에 적용될 수 있다.

Claims (15)

  1. 수신 신호를 반파 정류하는 반파정류기;
    반파 정류된 신호로부터 소정 크기 이상의 포락선을 검출하는 포락선 감지부; 및
    상기 포락선 검출 신호가 시간의 경과에 상관없이 안정적으로 출력되도록 하는 신호안정기
    를 포함하는 저전력 ASK 복조기.
  2. 제1항에 있어서,
    상기 포락선 검출 신호가 디지털 신호에 가까워지도록 보정하는 버퍼부를 더 포함하는 저전력 ASK 복조기.
  3. 제2항에 있어서, 상기 버퍼부는,
    둘 이상의 버퍼가 연결되는 저전력 ASK 복조기.
  4. 제2항에 있어서, 상기 반파정류기는,
    드레인으로 상기 수신 신호가 입력되고, 게이트와 소스가 연결된 구조의 PMOS; 및
    드레인으로 상기 PMOS의 소스가 연결되고, 드레인과 게이트가 연결되며, 소스는 접지에 연결되는 구조의 NMOS
    를 포함하는 저전력 ASK 복조기.
  5. 제2항에 있어서, 상기 포락선 감지부는,
    상기 반파 정류된 신호에서 소정 크기 이하의 신호를 배제하는 저역통과필터; 및
    상기 반파 정류된 신호에서 소정 크기 이상의 신호가 감지되면 포락선 검출을 개시(start-up)하는 포락선 감지기
    를 포함하는 저전력 ASK 복조기.
  6. 제5항에 있어서, 상기 포락선 감지기는,
    상기 반파정류기의 출력이 드레인에 입력되며, 드레인 및 게이트가 서로 연결되어 있는 제1 PMOS 및 제2 PMOS;
    드레인이 상기 PMOS 중 하나의 소스와 연결되고, 게이트에는 소정의 정류 신호가 인가되며, 소스는 상기 신호안정기에 연결되는 제1 NMOS;
    드레인이 상기 제1 NMOS와 연결되지 않은 나머지 PMOS의 소스와 연결되고, 소스는 상기 신호안정기에 연결되는 제2 NMOS; 및
    상기 반파정류기의 출력이 드레인에 입력되고, 게이트는 상기 PMOS 중 하나의 소스에 연결되며, 소스는 상기 제2 NMOS의 게이트에 연결되는 동시에 상기 포락선 감지부의 출력이 되는 제3 PMOS
    를 포함하는 저전력 ASK 복조기.
  7. 제6항에 있어서, 상기 저역통과필터는,
    드레인이 상기 제1 PMOS 및 상기 제2 PMOS의 게이트에 연결되고, 게이트는 상기 제1 PMOS의 소스에 연결되며, 소스는 상기 제2 NMOS의 드레인에 연결되는 PMOS를 포함하여 이루어지는 저전력 ASK 복조기.
  8. 제2항에 있어서, 상기 신호안정기는
    드레인이 상기 포락선 감지부와 연결되고, 게이트와 소스가 연결되어 있는 적어도 하나의 NMOS를 포함하는 저전력 ASK 복조기.
  9. 수신 신호의 마이너스 성분에 대해 소정 크기 이상의 포락선을 검출하는 포락선 감지기; 및
    상기 포락선 검출 신호를 반전시키는 반전부
    를 포함하는 저전력 ASK 복조기.
  10. 제9항에 있어서,
    상기 반전된 포락선 검출 신호가 시간의 경과에 상관없이 안정적으로 출력되도록 하는 신호안정기를 더 포함하는 저전력 ASK 복조기.
  11. 제10항에 있어서,
    상기 반전된 포락선 검출 신호가 디지털 신호에 가까워지도록 보정하는 버퍼부를 더 포함하는 저전력 ASK 복조기.
  12. 제9항에 있어서, 상기 포락선 감지기는,
    소스에 소정의 정류 전압이 인가되고, 게이트에 상기 수신 신호가 입력되는 PMOS;
    드레인에 상기 PMOS의 드레인이 연결되고, 게이트에 상기 수신 신호가 입력되는 제2 NMOS; 및
    드레인에 상기 제2 NMOS의 소스가 연결되고, 게이트에 상기 수신 신호가 입력되며, 소스는 접지에 연결되는 제1 NMOS를 포함하며,
    상기 PMOS, 상기 제2 NMOS 및 상기 제1 NMOS의 게이트는 서로 연결되어 있는 저전력 ASK 복조기.
  13. 제9항에 있어서, 상기 반전기는,
    드레인에 소정의 정류 전압이 인가되고, 게이트에 상기 포락선 감지기의 출력이 인가되는 PMOS; 및
    드레인에 상기 PMOS의 소스가 연결되고, 게이트에 상기 포락선 감지기의 출력이 인가되는 NMOS를 포함하며,
    상기 PMOS 및 상기 NMOS의 게이트는 서로 연결되어 있는 저전력 ASK 복조기.
  14. 제13항에 있어서, 상기 신호안정기는
    드레인이 상기 NMOS의 소스에 연결되고, 게이트와 소스가 연결되어 있으며, 소스는 접지와 연결되는 NMOS를 포함하여 이루어지는 저전력 ASK 복조기.
  15. 제11항에 있어서,
    상기 포락선 검출기로 슈미트 트리거를 사용하는 저전력 ASK 복조기.
PCT/KR2010/002748 2010-04-30 2010-04-30 저전력 ａｓｋ 복조기 WO2011136415A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0040421 2010-04-30
KR1020100040421A KR100990129B1 (ko) 2010-04-30 2010-04-30 저전력 ａｓｋ 복조기

Publications (1)

Publication Number Publication Date
WO2011136415A1 true WO2011136415A1 (ko) 2011-11-03

Family

ID=43135875

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2010/002748 WO2011136415A1 (ko) 2010-04-30 2010-04-30 저전력 ａｓｋ 복조기

Country Status (2)

Country Link
KR (1) KR100990129B1 (ko)
WO (1) WO2011136415A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102067116B1 (ko) 2019-11-05 2020-01-16 하나 마이크로일렉트로닉스 퍼블릭 씨오.,엘티디. 진폭천이변조 신호의 데이터 판정 방법 및 그 장치, 이를 이용한 무선전력송신장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920017521A (ko) * 1991-02-21 1992-09-26 박영규 발진 트랜스 포머를 제거한 power mos fet를 이용한 형광등 안정기
KR20010050578A (ko) * 1999-09-22 2001-06-15 모리 가즈히로 진폭변조 반송파의 복조시 부정확한 데이터 복원을방지하기 위한 비접촉식 아이시 카드
KR20010083951A (ko) * 1998-11-05 2001-09-03 추후제출 Ａｓｋ-복조 방법 및 ａｓｋ-복조기

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920017521A (ko) * 1991-02-21 1992-09-26 박영규 발진 트랜스 포머를 제거한 power mos fet를 이용한 형광등 안정기
KR20010083951A (ko) * 1998-11-05 2001-09-03 추후제출 Ａｓｋ-복조 방법 및 ａｓｋ-복조기
KR20010050578A (ko) * 1999-09-22 2001-06-15 모리 가즈히로 진폭변조 반송파의 복조시 부정확한 데이터 복원을방지하기 위한 비접촉식 아이시 카드

Also Published As

Publication number Publication date
KR100990129B1 (ko) 2010-10-29

Similar Documents

Publication Publication Date Title
KR101500075B1 (ko) 집적 회로를 테스트하기 위한 시스템 및 방법
US8843093B2 (en) Low power squelch detector circuit
US8847665B2 (en) Semiconductor device and method of controlling analog switch
US8669752B2 (en) Controlling resistance for inline power powered device detection
US9389662B2 (en) Rectifier circuit and powered device
CN110763922B (zh) 差分参考电压发生电路、峰值信号检测电路和电子设备
US20140361608A1 (en) Redundant power supply circuit, power over ethernet system, and method
US9638544B2 (en) Sensor terminal and sensor network system
WO2011136415A1 (ko) 저전력 ａｓｋ 복조기
CN202210280U (zh) 串行数据传输系统
CN104901813A (zh) 供电装置及供电系统
CN102346720B (zh) 串行数据传输系统及方法
IT201800010793A1 (it) Circuito di rilevazione, dispositivo e procedimento corrispondenti
CN110034776A (zh) 外接式天线及无线通信系统
KR20100019129A (ko) 저전력용 ｒｆ 직류 정류기
US9479270B2 (en) Apparatus and methods for loss of signal detection
KR20110062557A (ko) 웨이크업 회로
CN111257662A (zh) 应用于无线充电设备检测的装置及相应的方法
CN113296568A (zh) 带隙基准电路、集成电路、无线电器件和电子设备
US9448604B2 (en) Powered device
CN107979381B (zh) 数据发送电路以及装置
US20020186052A1 (en) Fully differential continuous-time current-mode high speed CMOS comparator
CN112202231A (zh) 一种无线充电的解调电路
CN111937309A (zh) 用于电隔离地传输数字信号的探测器电路和系统
CN206640591U (zh) 一种简易兼容的poe供电装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10850783

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10850783

Country of ref document: EP

Kind code of ref document: A1