WO2011120869A1 - Method for correcting the transmission clock frequency in a communication bus - Google Patents

Method for correcting the transmission clock frequency in a communication bus Download PDF

Info

Publication number
WO2011120869A1
WO2011120869A1 PCT/EP2011/054547 EP2011054547W WO2011120869A1 WO 2011120869 A1 WO2011120869 A1 WO 2011120869A1 EP 2011054547 W EP2011054547 W EP 2011054547W WO 2011120869 A1 WO2011120869 A1 WO 2011120869A1
Authority
WO
WIPO (PCT)
Prior art keywords
falling
time
clock frequency
bit
alternatively
Prior art date
Application number
PCT/EP2011/054547
Other languages
German (de)
French (fr)
Inventor
Rainer Kraly
Original Assignee
Elmos Semiconductor Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elmos Semiconductor Ag filed Critical Elmos Semiconductor Ag
Publication of WO2011120869A1 publication Critical patent/WO2011120869A1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal

Definitions

  • the invention relates to a method for tracking the transmission clock frequency in a communication bus such as a CAN bus.
  • the clock frequency is usually provided by a quartz crystal or derived from the operating frequency. Quartz crystals are relatively expensive components, which is why it is endeavored to have to use as no quartz crystals to simulate the transmission clock frequency. Rather, the tracking / recovery of the clock or the clock frequency should be done by means of devices that work with low-cost voltage-controlled oscillators.
  • WO-A-2008/110414 describes recovering the clock frequency from a particular bit pattern of the transmission signal. In doing so, the phase is determined between the bit pattern and the output frequency of a voltage-controlled oscillator in a phase detector whose output controls the input of the oscillator to track its frequency, so that there is a phase offset of zero between the bit pattern and the frequency of the oscillator. This is then the clock with which the bit pattern is sent, replicated.
  • the object of the invention is to provide a method for returning or tracking the transmission clock frequency in a communication bus, which manages without additional bits or bit patterns to be transmitted.
  • the transmitted bit signal for detecting each bit is to be sampled at expected sampling times assumed to be synchronous with the transmission clock frequency
  • each sampling time being shifted by a predefined time interval based on the transmission clock frequency expected time of a falling - or alternatively - rising edge
  • the current time of the falling - or alternatively - rising edge is compared with its expected time, Based on the time shift between the expected time and the current time of the falling - or alternatively - rising edge by amount and direction of a clock generator of the receiver is controlled to track the transmission clock frequency and
  • the transmitted bit signal for detecting the bits is scanned at synchronous sampling times to the tracked transmission clock frequency.
  • the existence of either falling or rising edges of a bit signal is exploited in order to track or recover its send clock frequency.
  • the time position of falling - or alternatively - rising edges is detected as a rule in order to scan the bit to a relative to the relevant edge shifted by a predetermined time sampling time.
  • the bit sampling timing should be shifted in time by a predetermined period after the falling (or alternatively rising) edge. So that this period of time can always be met, so it requires the detection of the falling (or alternatively rising) edge.
  • the information about the time shift of the falling edge (or alternatively rising edge) compared to the expected on the basis of the current clock frequency time is now used according to the invention to track or recover the clock frequency.
  • the clock frequency can be tracked or recovered. An additional "administrative" effort is therefore not required.
  • the method according to the invention can be used particularly advantageously if it is provided on the basis of the bus protocol that at regular time intervals (carrier frequency) always falling (or alternatively rising) edges occur in the bit signal. This is given, for example, in so-called bit stuffing, as is the case, for example, with a CAN bus.
  • the Bit Stuffing guarantees that the bit signal for the tracking according to the invention of the Sendeta ktfrequenz repeatedly falling - or alternatively rising edges
  • the Sendetaktfre- frequency not at every detected time shift of the bit sampling time or The position of a falling - or alternatively - rising edge but rather only to perform when it has been determined for a predetermined number of successive sampling times that they have each been temporally shifted in the same direction (filter function).
  • bit stuffing edge in bus systems with bit stuffing can still be provided that upon detection of an attributable to the bit stuffing edge (falling or alternatively increasing) is further investigated whether the bit to be transmitted is then actually transmitted. This serves to further increase the security in bit signal transmission.
  • FIG. 1 schematically shows the structure of a multi-aster bus system
  • FIG. 2 shows a block diagram of the essential components of the invention for a bus subscriber
  • the exemplary embodiment of the invention relates to its application in a CAN bus system 10 which has a plurality of master users 12, 14, 16 and a signaling unit 18 via which the master users communicate with one another.
  • One of the master subscribers eg, master 12
  • master 12 is equipped with a quartz clock which determines the clock in which the bits of a frame of the communication signal are transmitted.
  • the master users 14, 16 have devices which make it possible to extract and track the clock frequency from the received signal, so that the bits of the frames can be read out.
  • each master subscriber 14, 16 has a bit timing logic 20, which is followed by a frame logic 22. Following this, the received signal is further processed by additional units not shown in FIG.
  • the communication signal which is composed, for example, in accordance with the CAN protocol, has a so-called bit stuffing, as illustrated in FIG. 3.
  • bit stuffing For example, according to the CAN protocol, after a predetermined number of bits of the same polarity, one falling edge must occur in the bit signal. In the examples according to FIG. 3, this falling edge is inserted after five bits of the same polarity (ie after five zero bits or after five one bits). The bits associated with these falling edges are ignored when the bit signal is read.
  • the current bit sampling time is tracked to the expected bit sampling time.
  • the expected bit sample time is the bit sample node point that results from the current clock frequency.
  • the phase relationship between the Waiting time of a falling edge and the current time of the falling edge or the phase position between the expected and current bit sampling time is detected in the bit Tirning logic 20, which is part of a phase locked loop (Phase-locked-Ioop - PLL). which is digital in this embodiment (DPLL - see FIG. 2).
  • the bit Tirning logic 20 is connected to a filter 26 whose output is in turn connected to an oscillator 28 (voltage controlled - VCO - or digitally controlled - DCO).
  • the output of the controlled oscillator 28 is fed back to the clock input of the bit timing logic 20 and indicates the tracking clock frequency.
  • the filter 26 ensures that not every detected phase shift in the bit-timing logic 20 leads to a tracking of the clock frequency; rather, it is achieved with the feeder 26 that a tracking of the clock frequency takes place in the slave only if several consecutive bit sampling times have been tracked, and for these multiple bit sampling times they are all opposite the expected bit rate. Sampling time delayed or have been brought forward in time.
  • FIG. 4 once again uses an example to illustrate the possible time delay between the expected and actual times for a falling edge or between the expected and current bit sampling times.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

Method for correcting the transmission clock frequency, at which bits from a bit signal having falling and rising edges are transmitted via a signal line (18), in a receiver, which processes the bit signal, for the purpose of sampling the bit signal, wherein the method involves the transmitted bit signal needing to be sampled at expected sampling times, which are assumed to be in sync with the transmission clock frequency, in order to capture each bit, wherein each sampling time is shifted by a prescribed period in relation to a time for a falling - or alternatively rising - edge, which time is expected on the basis of the transmission clock frequency. The current time of a falling - or alternatively rising - edge for the transmitted bit signal is identified. The current time of the falling - or alternatively rising - edge is compared with the time which is expected therefor. The time shift between the expected time and the current time of the falling - or alternatively rising - edge is used to actuate a clock generator in the receiver on the basis of magnitude and direction in order to correct the transmission clock frequency. The transmitted bit signal is sampled for the purpose of capturing the bits at sampling times which are in sync with the corrected transmission clock frequency.

Description

Verfahren zur Machführunq der Sendetaktfrequenz  Method for executing the transmission clock frequency
in einem Kommunikationsbus  in a communication bus
Die Erfindung betrifft ein Verfahren zur Nachführung der Sendetaktfrequenz in einem Kommunikationsbus wie beispielsweise einem CAN-Bus. The invention relates to a method for tracking the transmission clock frequency in a communication bus such as a CAN bus.
Es ist bekannt mehrere Komponenten eines Systems, die zum Betreiben des Systems miteinander auch kommunizieren, über einen Kommunikationsbus miteinander zu verbinden. Innerhalb eines derartigen Busses werden Nachrichten in Form von einzelnen Rahmen verschickt, und zwar mit einer (Sys- tem-)Taktfrequenz, Die einzelnen Rahmen enthalten Informationen in Form einzelner sequenzieil übertragener Null-Bits und Eins-Bits, die mit der Taktfre- quenz aufeinanderfolgen. Demzufolge ist es erforderlich, dass ein Teilnehmer des Busses, der eine Nachricht empfängt, bei der gleichen Taktfrequenz arbeite wie die Sendetaktfrequenz. It is known to interconnect multiple components of a system that communicate with each other to operate the system via a communication bus. Within such a bus, messages are sent in the form of individual frames, with a (system) clock frequency. The individual frames contain information in the form of individual sequentially transmitted zero bits and one bits, which follow one another at the clock frequency , Consequently, it is necessary for a subscriber of the bus receiving a message to operate at the same clock frequency as the transmit clock frequency.
Die Taktfrequenz wird im Regelfall von einem Schwingquarz bereitgestellt bzw. aus dessen Betriebsfrequenz abgeleitet. Schwingquarze sind relativ kostenintensive Bauteile, weshalb man bemüht ist, möglichst keine Schwingquarze einsetzen zu müssen, um die Sendetaktfrequenz nachzubilden. Vielmehr sollte die Nachführung/Rückgewinnung des Takts bzw. der Taktfrequenz durch Einrichtungen erfolgen, die mit kostengünstigen spannungsgesteuerten Osziila- toren arbeiten. The clock frequency is usually provided by a quartz crystal or derived from the operating frequency. Quartz crystals are relatively expensive components, which is why it is endeavored to have to use as no quartz crystals to simulate the transmission clock frequency. Rather, the tracking / recovery of the clock or the clock frequency should be done by means of devices that work with low-cost voltage-controlled oscillators.
Verfahren zur Rückgewinnung einer Taktfrequenz in beispielsweise einem CAN-Bus sind aus WO-A-2008/110414 und GB-A-2 360 152 bekannt. Während in der letztgenannten Schrift die Taktrückgewinnung ganz allgemein als aus dem Kommunikationssignal zu extrahieren beschrieben ist, wird in WO-A- 2008/110414 beschrieben, die Rückgewinnung der Taktfrequenz anhand eines speziellen Bitmusters des Sendesignals erfolgen zu lassen. Dabei wird der Pha- senversatz zwischen dem Bitmuster und der Ausgangsfrequenz eines spannungsgesteuerten Oszillators in einem Phasendetektor ermittelt, dessen Ausgang den Eingang des Oszillators steuert, um dessen Frequenz nachzuführen, so dass sich ein Phasenversatz von Null zwischen dem Bitmuster und der Fre- quenz des Oszillators ergibt. Damit ist dann der Takt, mit dem das Bitmuster gesendet wird, nachgebildet. Methods for recovering a clock frequency in, for example, a CAN bus are known from WO-A-2008/110414 and GB-A-2 360 152. While in the latter document clock recovery is generally described as being extracted from the communication signal, WO-A-2008/110414 describes recovering the clock frequency from a particular bit pattern of the transmission signal. In doing so, the phase is determined between the bit pattern and the output frequency of a voltage-controlled oscillator in a phase detector whose output controls the input of the oscillator to track its frequency, so that there is a phase offset of zero between the bit pattern and the frequency of the oscillator. This is then the clock with which the bit pattern is sent, replicated.
Das zuvor beschriebene bekannte Verfahren setzt voraus, dass ein bestimmtes Bitmuster gesendet wird. Damit wird der (Daten-)Rahmen mit zusätzlichen Verwaltungs- bzw. Steuerdaten "belastet", was auf Kosten der pro Rahmen maximal zu übertragenden Nutzdaten (Pay Load) geht. The known method described above requires that a particular bit pattern be sent. Thus, the (data) frame is "burdened" with additional administrative or control data, which is at the expense of the maximum per payload data to be transmitted (payload).
Aufgabe der Erfindung ist es, ein Verfahren zur Rück- bzw. Nachführung der Sendetaktfrequenz in einem Kommunikationsbus zu schaffen, das ohne zu- sätzlich zu übertragende Bits oder Bitmuster auskommt. The object of the invention is to provide a method for returning or tracking the transmission clock frequency in a communication bus, which manages without additional bits or bit patterns to be transmitted.
Zur Lösung dieser Aufgabe wird mit der Erfindung ein Verfahren zur Nachbzw. Rückführung der Sendetaktfrequenz, mit der Bits eines fallende und steigende Flanken aufweisenden Bitsignals über eine Signalieitung gesendet wer- den, In einem das Bitsignal verarbeitenden Empfänger zwecks Abtastung desTo solve this problem, a method for nachbzw. Return of the transmit clock frequency, with which bits of a falling and rising edges bit signal are sent via a Signalieit, in a bit signal processing receiver for the purpose of sampling the
Bitsignals vorgeschlagen, wobei bei dem erfindungsgemäßen Verfahren Bitsignals proposed, wherein in the inventive method
das gesendete Bitsignal zur Erfassung jedes Bits zu als synchron zur Sendetaktfrequenz angenommenen, erwarteten Abtastzeitpunkten abzutasten ist,  the transmitted bit signal for detecting each bit is to be sampled at expected sampling times assumed to be synchronous with the transmission clock frequency,
- wobei jeder Abtastzeitpunkt bezogen einen auf Grund der Sendetaktfrequenz erwarteten Zeitpunkt einer fallenden - oder alternativ - steigenden Flanke um eine vorgegeben Zeitspanne verschoben ist , each sampling time being shifted by a predefined time interval based on the transmission clock frequency expected time of a falling - or alternatively - rising edge,
der aktuelle Zeitpunkt einer fallenden - oder alternativ - steigenden Flanke des gesendeten Bitsignals erkannt wird,  the current time of a falling - or alternatively - rising edge of the transmitted bit signal is detected,
- der aktuelle Zeitpunkt der fallenden - oder alternativ - steigenden Flanke mit dessen erwarteten Zeitpunkt verglichen wird, anhand der zeitlichen Verschiebung zwischen dem erwarteten Zeitpunkt und dem aktuellen Zeitpunkt der fallenden - oder alternativ - steigenden Flanke nach Betrag und Richtung ein Taktgenerator des Empfängers zur Nachführung der Sendetaktfrequenz angesteuert wird und the current time of the falling - or alternatively - rising edge is compared with its expected time, Based on the time shift between the expected time and the current time of the falling - or alternatively - rising edge by amount and direction of a clock generator of the receiver is controlled to track the transmission clock frequency and
- das gesendete Bitsignal zur Erfassung der Bits zu zur nachgeführten Sendetaktfrequenz synchronen Abtastzeitpunkten abgetastet wird. - The transmitted bit signal for detecting the bits is scanned at synchronous sampling times to the tracked transmission clock frequency.
Bei dem erfindungsgemäßen Verfahren wird die Existenz entweder fallender oder steigender Flanken eines Bitsignals ausgenutzt, um dessen Sendetaktfre- quenz nachzuführen bzw. rückzugewinnen. Beim Auslesen eines Bitsignals wird im Regelfall die zeitliche Lage fallender - oder alternativ - steigender Flanken erfasst, um das Bit zu einem relativ zu der betreffenden Flanke um eine vorgegebene Zeitspanne verschobenen Abtastzeitpunkt abzutasten. Um nämlich das Bit (Null-Bit oder Eins-Bit) zuverlässig genau detektieren zu können, sollte der Bit-Abtastzeitpunkt um eine vorbestimmte Zeitspanne zeitlich verschoben nach der fallenden (oder alternativ steigenden) Flanke Siegen. Damit diese Zeitspanne stets eingehalten werden kann, bedarf es also der Detektion der fallenden (oder alternativ steigenden) Flanke. Die Information über die zeitliche Verschiebung der fallenden Flanke (oder alternativ steigenden Flanke) gegenüber dem auf Basis der aktuellen Taktfrequenz zu erwartenden Zeitpunkt wird nun erfindungsgemäß genutzt, um die Taktfrequenz nachzuführen bzw. rückzugewinnen. Damit wird also erfindungsgemäß ohne das Versenden zusätzlicher Bits erreicht, dass die Taktfrequenz nachgeführt bzw. rückgewonnen werden kann. Ein zusätzlicher "verwaitungs- technischer" Aufwand ist also nicht erforderlich. In the method according to the invention, the existence of either falling or rising edges of a bit signal is exploited in order to track or recover its send clock frequency. When reading a bit signal, the time position of falling - or alternatively - rising edges is detected as a rule in order to scan the bit to a relative to the relevant edge shifted by a predetermined time sampling time. Namely, in order to accurately detect the bit (zero-bit or one-bit) reliably, the bit sampling timing should be shifted in time by a predetermined period after the falling (or alternatively rising) edge. So that this period of time can always be met, so it requires the detection of the falling (or alternatively rising) edge. The information about the time shift of the falling edge (or alternatively rising edge) compared to the expected on the basis of the current clock frequency time is now used according to the invention to track or recover the clock frequency. Thus, according to the invention, without the sending of additional bits, the clock frequency can be tracked or recovered. An additional "administrative" effort is therefore not required.
Besonders vorteilhaft lässt sich das erfindungsgemäße Verfahren dann einsetzen, wenn es aufgrund des Busprotokolls vorgesehen ist, dass in regelmäßigen zeitlichen Abständen (Trägerfrequenz) stets fallende (oder alternativ steigende) Flanken im Bitsignal auftreten. Dies ist beispielsweise beim sogenannten Bit-Stuffing gegeben, wie es z.B. bei einem CAN-Bus anzutreffen ist. Das Bit-Stuffing garantiert, dass das Bitsignai für die erfindungsgemäße Nachfüh- rung der Sendeta ktfrequenz immer wieder fallende - oder alternativ- steigende Flanken aufweist In vorteilhafter Weiterbildung der Erfindung ist vorgesehen, die Sendetaktfre- quenz nicht bei jeder detektierten zeitlichen Verschiebung des Bit-Abtastzeitpunktes bzw. der Lage einer fallenden - oder alternativ - steigenden Flanke sondern vielmehr erst dann durchzuführen, wenn für eine vorgegebene Anzahl von aufeinanderfolgenden Abtastzeitpunkten ermittelt worden ist, dass diese jeweils in derselben Richtung zeitlich verschoben worden sind (Filterfunktion). The method according to the invention can be used particularly advantageously if it is provided on the basis of the bus protocol that at regular time intervals (carrier frequency) always falling (or alternatively rising) edges occur in the bit signal. This is given, for example, in so-called bit stuffing, as is the case, for example, with a CAN bus. The Bit Stuffing guarantees that the bit signal for the tracking according to the invention of the Sendeta ktfrequenz repeatedly falling - or alternatively rising edges In an advantageous embodiment of the invention is provided, the Sendetaktfre- frequency not at every detected time shift of the bit sampling time or The position of a falling - or alternatively - rising edge but rather only to perform when it has been determined for a predetermined number of successive sampling times that they have each been temporally shifted in the same direction (filter function).
Darüber hinaus kann in vorteilhafter Weiterbildung der Erfindung bei Bussystemen mit Bit-Stuffing noch vorgesehen sein, dass bei Detektion einer auf das Bit-Stuffing zurückzuführenden Flanke (fallend oder alternativ steigend) weiter untersucht wird, ob das zu übertragende Bit anschließend auch tatsächlich übertragen wird. Dies dient zur weiteren Erhöhung der Sicherheit bei der Bit- signaiübertragung. In addition, in an advantageous embodiment of the invention in bus systems with bit stuffing can still be provided that upon detection of an attributable to the bit stuffing edge (falling or alternatively increasing) is further investigated whether the bit to be transmitted is then actually transmitted. This serves to further increase the security in bit signal transmission.
Die Erfindung wird nachfolgend unter Bezugnahme auf ein Ausführungsbeispiel sowie anhand der Zeichnung näher erläutert. Im Einzelnen zeigen dabei : The invention will be explained in more detail with reference to an embodiment and with reference to the drawing. In detail, they show:
Fig. 1 schematisch den Aufbau eines Multi- aster-Bussystems, 1 schematically shows the structure of a multi-aster bus system,
Fig. 2 ein Blockschaltbild der für die Erfindung wesentlichen Komponenten eines Busteilnehmers, 2 shows a block diagram of the essential components of the invention for a bus subscriber,
Fig, 3 Beispiele für das Bit-Stuffing und 3, examples of bit stuffing and
Fig. 4 ein Diagramm zur Verdeutlichung der Verschiebung des (erwarteten) 4 is a diagram illustrating the shift of the (expected)
Bit-Abtastzeitpunkts aufgrund der zeitlichen Verzögerung zwischen dem erwarteten und dem aktuellen Zeitpunkt einer fallenden Flanke des Bitsignals. Das Ausführungsbeispiei der Erfindung betrifft deren Anwendung in einem CAN-Bussystem 10, das mehrere Master-Teilnehmer 12, 14, 16 und eine Sig- naiieitung 18 aufweist, über die die Master-Teilnehmer miteinander komrnuni- zieren. Einer der Master-Teilnehmer (z. B. Master 12) ist mit einem Quarz- Taktgeber ausgestattet, der den Takt vorgibt, in dem die Bits eines Rahmens des Kommunikationssignals übertragen werden. Die Master-Teilnehmer 14, 16 weisen Einrichtungen auf, die es ermöglichen, aus dem empfangenen Signal die Taktfrequenz zu extrahieren und nachzuführen, so dass die Bits der Rah- men ausgelesen werden können. Hierzu weist jeder Master-Teilnehmer 14, 16 eine Bit-Timtng-Logic 20 auf, der sich eine Frame-Logic 22 anschließt. Im An- schluss daran wird das empfangene Signal durch zusätzliche in Fig. 2 nicht näher dargestellte Einheiten weiterverarbeitet. Das Kommunikationssignal, das beispielsweise entsprechend dem CAN-Proto- koli zusammengesetzt ist, weist ein sogenanntes Bit-Stuffing auf, wie es in Fig. 3 veranschaulicht ist. Nach dem CAN-Protokoll wird beispielsweise gefordert, dass nach einer vorgegebenen Anzahl von Bits der gleichen Polarität jeweils eine fallende Flanke im Bitsignal auftreten muss. In den Beispielen gemäß Fig. 3 wird diese fallende Flanke nach fünf Bits der gleichen Polarität (also nach fünf Null-Bits oder nach fünf Eins-Bits) eingefügt. Die diesen fallenden Flanken zugeordneten Bits werden beim Auslesen des Bitsignals ignoriert. Bit sampling time due to the time delay between the expected and the actual time of a falling edge of the bit signal. The exemplary embodiment of the invention relates to its application in a CAN bus system 10 which has a plurality of master users 12, 14, 16 and a signaling unit 18 via which the master users communicate with one another. One of the master subscribers (eg, master 12) is equipped with a quartz clock which determines the clock in which the bits of a frame of the communication signal are transmitted. The master users 14, 16 have devices which make it possible to extract and track the clock frequency from the received signal, so that the bits of the frames can be read out. For this purpose, each master subscriber 14, 16 has a bit timing logic 20, which is followed by a frame logic 22. Following this, the received signal is further processed by additional units not shown in FIG. The communication signal, which is composed, for example, in accordance with the CAN protocol, has a so-called bit stuffing, as illustrated in FIG. 3. For example, according to the CAN protocol, after a predetermined number of bits of the same polarity, one falling edge must occur in the bit signal. In the examples according to FIG. 3, this falling edge is inserted after five bits of the same polarity (ie after five zero bits or after five one bits). The bits associated with these falling edges are ignored when the bit signal is read.
Durch das Bit-Stuffing liegen demzufolge für die erfindungsgemäß vorgese- hene Taktfrequenznachführung immer wieder auftretende Flanken vor, die eine zuverlässige Taktfrequenznachführung bzw. Taktfrequenzrückgewinnung anhand der Verschiebung des Bit-Abtastzeitpunkts erlauben. As a result of the bit stuffing, there are always recurring edges for the clock frequency tracking provided according to the invention, which allow reliable clock frequency tracking or clock frequency recovery based on the shift of the bit sampling instant.
In der Bit-Timing-Logic 20 wird der aktuelle Bit-Abtastzeitpunkt dem zu er- wartenden Bit-Abtastzeitpunkt nachgeführt. Bei dem erwarteten Bit-Abtastzeitpunkt handelt es sich um denjenigen Bit-Abtastzettpunkt, der sich auf Grund der aktuellen Taktfrequenz ergibt. Die Phasenlage zwischen dem er- warteten Zeitpunkt einer fallenden Flanke und dem aktuellen Zeitpunkt der fallenden Flanke bzw. die Phasenlage zwischen dem erwarteten und aktuellen Bit-Abtastzeitpunkt wird in der Bit-Tirning-Logic 20 erkannt, die Teil einer Pha- senregelschleife (Phase-Iocked-Ioop - PLL) ist, weiche in diesem Ausführungs- beispiel digital ausgeführt ist (DPLL - siehe Fig. 2). Die Bit-Tirning-Logic 20 ist mit einem Filter 26 verbunden, dessen Ausgang wiederum mit einem Oszillator 28 (spannungsgesteuert - VCO - oder digital gesteuert - DCO) verbunden ist. Der Ausgang des gesteuerten Oszillators 28 wird zum Takteingang der Bit- Timing-Logic 20 zurückgeführt und gibt die nachgeführte Taktfrequenz an. Durch das Filter 26 wird erreicht, dass nicht jede detektierte Phasenverschiebung in der Bit-Timing-Logic 20 zu einer Nachführung der Taktfrequenz führt; vielmehr wird mit dem Füter 26 erreicht, dass nur dann eine Nachführung der Taktfrequenz in dem Slave erfolgt, wenn mehrere aufeinanderfolgende Bit- Abtastzeitpunkte nachgeführt worden sind, wobei für diese mehreren Bit-Ab- tastzeitpunkte gilt, dass sie sämtlich gegenüber dem zu erwartenden Bit-Abtastzeitpunkt zeitlich verzögert oder zeitlich vorgezogen worden sind. In the bit-timing logic 20, the current bit sampling time is tracked to the expected bit sampling time. The expected bit sample time is the bit sample node point that results from the current clock frequency. The phase relationship between the Waiting time of a falling edge and the current time of the falling edge or the phase position between the expected and current bit sampling time is detected in the bit Tirning logic 20, which is part of a phase locked loop (Phase-locked-Ioop - PLL). which is digital in this embodiment (DPLL - see FIG. 2). The bit Tirning logic 20 is connected to a filter 26 whose output is in turn connected to an oscillator 28 (voltage controlled - VCO - or digitally controlled - DCO). The output of the controlled oscillator 28 is fed back to the clock input of the bit timing logic 20 and indicates the tracking clock frequency. The filter 26 ensures that not every detected phase shift in the bit-timing logic 20 leads to a tracking of the clock frequency; rather, it is achieved with the feeder 26 that a tracking of the clock frequency takes place in the slave only if several consecutive bit sampling times have been tracked, and for these multiple bit sampling times they are all opposite the expected bit rate. Sampling time delayed or have been brought forward in time.
Fig. 4 verdeutlicht nochmals anhand eines Beispiels die mögliche zeitliche Verzögerung zwischen den zu erwartenden und aktuellen Zeitpunkten für bei- spieisweise eine fallende Flanke bzw. zwischen den zu erwartenden und aktuellen Bit-Abtastzeitpunkten. FIG. 4 once again uses an example to illustrate the possible time delay between the expected and actual times for a falling edge or between the expected and current bit sampling times.
Der Vorteil des erfindungsgemäßen Verfahrens ist darin zu sehen, dass die in der Bit-Timing-Logic 20 durchgeführte Nachführung jedes Bit-Abtastzeitpunkts genutzt wird, um insgesamt die Taktfrequenz nachzuführen. Auf spezielle Bitmuster oder auf in den Datenrahmen eingefügte Bits kann also erfindungsgemäß verzichtet werden. The advantage of the method according to the invention can be seen in the fact that the tracking of each bit sampling instant carried out in the bit-timing logic 20 is used to track the clock frequency overall. Special bit patterns or bits inserted in the data frame can thus be dispensed with according to the invention.

Claims

Ansprüche claims
1. Verfahren zur Nachführung der Sendetaktfrequenz, mit der Bits eines fallende und steigende Flanken aufweisenden Bitsignals über eine Signalleitung (18) gesendet werden, in einem das Bitsignal verarbeitenden Empfänger zwecks Abtastung des Bitsignals, wobei bei dem Verfahren A method of tracking the transmit clock frequency at which bits of a falling and rising edge bit signal are transmitted over a signal line (18) in a receiver processing the bit signal to sample the bit signal, wherein in the method
das gesendete Bitsignai zur Erfassung jedes Bits zu als synchron zur Sendetaktfrequenz angenommenen, erwarteten Abtastzeitpunkten abzutasten ist,  the transmitted bit signal for detecting each bit is to be sampled at expected sampling times assumed to be synchronous with the transmission clock frequency,
wobei jeder Abtastzeitpunkt bezogen auf einen auf Grund der Sendetaktfrequenz erwarteten Zeitpunkt einer fallenden - oder alternativ - steigenden Flanke um eine vorgegebene Zeitspanne verschoben ist, der aktuelle Zeitpunkt einer fallenden - oder alternativ - steigenden Flanke des gesendeten Bitsignals erkannt wird,  wherein each sampling time is shifted by a predetermined time relative to an expected, due to the transmission clock frequency, time of a falling - or alternatively - rising edge, the current time of a falling - or alternatively - rising edge of the transmitted bit signal is detected,
der aktuelle Zeitpunkt der fallenden - oder alternativ - steigenden Flanke mit dessen erwarteten Zeitpunkt verglichen wird,  the current time of the falling - or alternatively - rising edge is compared with its expected time,
anhand der zeitlichen Verschiebung zwischen dem erwarteten Zeitpunkt und dem aktuellen Zeitpunkt der fallenden - oder alternativ - steigenden Flanke nach Betrag und Richtung ein Taktgenerator des Empfängers zur Nachführung der Sendetaktfrequenz angesteuert wird und  Based on the time shift between the expected time and the current time of the falling - or alternatively - rising edge by amount and direction of a clock generator of the receiver is controlled to track the transmission clock frequency and
das gesendete Bitsignal zur Erfassung der Bits zu zur nachgeführten Sendetaktfrequenz synchronen Abtastzeitpunkten abgetastet wird.  the transmitted bit signal is sampled to detect the bits at sampling times synchronous to the tracked transmit clock frequency.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Taktgenerator des Empfängers zur Nachführung der Sendetaktfrequenz erst dann angesteuert wird, wenn eine vorgegebene Anzahl von aufeinanderfolgenden Abtastzeitpunkten bezogen auf fallende - oder alternativ - steigende Flanken in derselben Richtung verschoben worden sind. 2. The method according to claim 1, characterized in that the clock generator of the receiver for tracking the transmission clock frequency is only activated when a predetermined number of successive sampling times have been moved in relation to falling - or alternatively - rising edges in the same direction.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass in das Bitsignai zusätzlich fallende - oder alternativ - steigende Flanken einge- fügt werden, und zwar jeweils nach einer Aufeinanderfolge von Bits gleicher Polarität (Null-Bits oder Eins-Bits). 3. The method according to claim 1 or 2, characterized in that in the Bitsignai additionally falling - or alternatively - rising edges ein- are added, each after a succession of bits of the same polarity (zero bits or one-bit).
Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass nach der Detektion einer fallenden - oder alternativ - steigenden Flanke zum bzw. nach dem Abtastzeitpunkt überprüft wird, ob ein Nuü-Bit - oder alternativ - ein Eins-Bit gesendet wird bzw. worden ist. Method according to one of claims 1 to 3, characterized in that it is checked after the detection of a falling - or alternatively - rising edge at or after the sampling time whether a Nuü bit - or alternatively - a one-bit is sent or has been.
PCT/EP2011/054547 2010-03-29 2011-03-24 Method for correcting the transmission clock frequency in a communication bus WO2011120869A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP10158219.5 2010-03-29
EP10158219 2010-03-29

Publications (1)

Publication Number Publication Date
WO2011120869A1 true WO2011120869A1 (en) 2011-10-06

Family

ID=42470812

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2011/054547 WO2011120869A1 (en) 2010-03-29 2011-03-24 Method for correcting the transmission clock frequency in a communication bus

Country Status (1)

Country Link
WO (1) WO2011120869A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2360152A (en) 2000-03-10 2001-09-12 Rover Group Control circuit arrangements
EP1315304A2 (en) * 2001-11-16 2003-05-28 Philips Intellectual Property & Standards GmbH Receiver circuit for communications signals
WO2008110414A1 (en) 2007-03-09 2008-09-18 Robert Bosch Gmbh Method, can bus driver, and can bus system for recovering a clock frequency of a can bus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2360152A (en) 2000-03-10 2001-09-12 Rover Group Control circuit arrangements
EP1315304A2 (en) * 2001-11-16 2003-05-28 Philips Intellectual Property & Standards GmbH Receiver circuit for communications signals
WO2008110414A1 (en) 2007-03-09 2008-09-18 Robert Bosch Gmbh Method, can bus driver, and can bus system for recovering a clock frequency of a can bus

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
DZHELEKARSKI P ET AL: "FPGA implementation of bit timing logic of CAN controller", ELECTRONICS TECHNOLOGY: MEETING THE CHALLENGES OF ELECTRONICS TECHNOLO GY PROGRESS, 2004. 27TH INTERNATIONAL SPRING SEMINAR ON BANKYA, BULGARIA 13-16 MAY 2004, PISCATAWAY, NJ, USA,IEEE, US, vol. 2, 13 May 2004 (2004-05-13), pages 214 - 220, XP010818643, ISBN: 978-0-7803-8422-4 *
HARTWICH F: "The Configuration of the CAN Bit Timing", PROCEEDINGS OF THE INTERNATIONAL CAN CONFERENCE, XX, XX, 2 November 1999 (1999-11-02), pages 1 - 10, XP002236869 *
LINDSEY W C ET AL: "A SURVEY OF DIGITAL PHASE-LOCKED LOOPS", PROCEEDINGS OF THE IEEE, IEEE. NEW YORK, US, vol. 69, no. 4, 1 April 1981 (1981-04-01), pages 410 - 431, XP000560479, ISSN: 0018-9219 *

Similar Documents

Publication Publication Date Title
DE2453628C3 (en) Two-wire time division multiplex full duplex transmission device
DE2919976C3 (en) Method for performing a loopback test in a data transmission system
DE69428687T2 (en) ALIGNMENT DEVICE FOR A SERIAL DATA BUS
DE69933594T2 (en) Improvements in time synchronization in distributed systems
DE3850934T2 (en) Channel switching device.
DE3333379C2 (en)
DE2933948C2 (en)
EP2132876B1 (en) Method, can bus driver, and can bus system for recovering a clock frequency of a can bus
DE3003757A1 (en) PHASE SLIP DETECTOR AND ARRANGEMENTS FOR ITS USE
EP0021290B1 (en) Method and circuit arrangement for synchronisation of the transmission of digital information signals
EP2022206B1 (en) Clock signal recovery device and method for recovering clock signals
DE69535030T2 (en) Phase demodulation by measuring the time intervals between zero crossings
DE102018129189B4 (en) METHOD FOR OPERATING A NETWORK SUBSCRIBER IN AN AUTOMATION COMMUNICATION NETWORK
DE69832848T2 (en) PLC synchronization method
DE2728275C2 (en) Circuit arrangement for the recovery of data signals
DE2719309C3 (en) Serial data receiving device
WO2011120869A1 (en) Method for correcting the transmission clock frequency in a communication bus
DE2203415A1 (en) Method and device for coding a data flow carrying binary information
DE3689133T2 (en) Suitable demodulator to avoid abnormal demodulation.
DE2538534A1 (en) SYSTEM FOR REGENERATING DATA FROM A BURST SIGNAL
EP1258118B1 (en) Method and system for data and timing recovery in a bi-phase coded data signal
DE2603524A1 (en) SYSTEM FOR TWO-SIDED INFORMATION TRANSFER
DE2620059C3 (en) Arrangement for simultaneous monitoring of digital and clock signals
DE69325245T2 (en) Device and method for synchronizing the transmission of a modem
CH656037A5 (en) METHOD AND DEVICE FOR SYNCHRONIZING A BINARY DATA SIGNAL.

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11709955

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11709955

Country of ref document: EP

Kind code of ref document: A1