WO2011096723A2 - 방송 신호 송신기, 수신기 및 방송 신호 송신 및 수신 방법 - Google Patents

Abstract

본 발명의 일 실시예에 따른 방송 수신기는, M*M-QAM 타입의 제 1 방송 신호 및 M*M-QAM 타입의 제 2 방송 신호를 각각 OFDM 복조하는 제 1 OFDM 디모듈레이터 및 제 2 OFDM 디모듈레이터; 상기 복조된 제 1 방송 신호 및 제 2 방송 신호를 MIMO 디코딩하여 M-QAM 타입의 제 1 출력 신호 및 M-QAM 타입의 제 2 출력 신호를 출력하는 MIMO 디코더; 상기 제 1 출력 신호 및 상기 제 2 출력 신호를 주파수 도메인에서 디인터리빙하는 제 1 프리퀀시 디인터리버 및 제 2 프리퀀시 디인터리버; 및 상기 제 1 출력 신호 및 제 2 출력 신호의 프레임 구조를 파싱하고, 상기 제 1 출력 신호 및 상기 제 2 출력 신호를 머징하여 제 3 출력 신호를 출력하는 프레임 파서를 포함한다.

Description

방송 신호 송신기, 수신기 및 방송 신호 송신 및 수신 방법

본 발명은 방송 신호의 송신기, 수신기 및 방송 신호 송신 및 수신 방법에 관한 것으로, 더욱 상세하게는 데이터 전송 효율을 높이면서 종래의 방송 신호 송수신 장비와 호환될 수 있도록 방송 신호를 송신하는 송신기, 수신기 및 그의 방송 신호 송신 및 수신 방법에 관한 것이다.

아날로그 방송 신호의 송출의 중단 시점이 다가오면서, 디지털 방송 신호를 송수신하기 위한 다양한 기술들이 개발되고 있다. 디지털 방송 신호는 아날로그 방송 신호에 비해 대용량의 비디오/오디오 데이터를 전송할 수 있으며, 비디오/오디오 데이터 외에도 다양한 부가 데이터를 포함할 수 있다.

디지털 방송 시스템은 HD(High Definition)급의 영상과 다채널의 음향 및 다양한 부가 서비스를 제공할 수 있다. 다만, 고용량의 데이터 전송을 위한 데이터 전송 효율, 송수신 네트워크의 강인성(robustness) 및 모바일 수신 장비를 고려한 네트워크의 유연성(flexibility)은 여전히 개선해야 하는 과제이다.

본 발명은 디지털 방송 시스템에 있어서 데이터 전송 효율을 높일 수 있는 방송 신호 송신기, 수신기 및 송신/수신 방법을 제공하고자 한다.

또한, 본 발명은 모바일 수신 장비 또는 인도어 환경에서도 디지털 방송 신호를 오류없이 수신할 수 있는 방송 신호의 송수신 방법 및 장치를 제공하고자 한다.

또한, 본 발명은 상술한 목적을 달성함과 동시에 종래의 방송 시스템과 호환성을 유지할 수 있는 방송 신호의 송수신 방법 및 장치를 제공하고자 한다.

상술한 기술적 과제를 해결하기 위하여, 본 발명의 일 실시예에 따른 방송 수신기는, M*M-QAM 타입의 제 1 방송 신호 및 M*M-QAM 타입의 제 2 방송 신호를 각각 OFDM 복조하는 제 1 OFDM 디모듈레이터 및 제 2 OFDM 디모듈레이터; 상기 복조된 제 1 방송 신호 및 제 2 방송 신호를 MIMO 디코딩하여 M-QAM 타입의 제 1 출력 신호 및 M-QAM 타입의 제 2 출력 신호를 출력하는 MIMO 디코더; 상기 제 1 출력 신호 및 상기 제 2 출력 신호를 주파수 도메인에서 디인터리빙하는 제 1 프리퀀시 디인터리버 및 제 2 프리퀀시 디인터리버; 및 상기 제 1 출력 신호 및 제 2 출력 신호의 프레임 구조를 파싱하고, 상기 제 1 출력 신호 및 상기 제 2 출력 신호를 머징하여 제 3 출력 신호를 출력하는 프레임 파서를 포함한다.

본 발명에 따르면 디지털 방송 시스템에 있어서 MIMO 시스템을 사용함으로써 데이터 전송 효율을 높이고 방송 신호 송수신의 강인성(Robustness)를 증가시킬 수 있다.

또한, 본 발명에 따르면 MIMO 인코딩에 의해 다양한 방송 환경에서도 수신기에서 MIMO 수신 신호들을 효율적으로 복구할 수 있다.

또한, 본 발명에 따르면 MIMO 시스템을 사용하면서도 종래의 송수신 시스템을 최대한 사용함으로써 호환성을 확보할 수 있다.

또한, 본 발명에 따르면 모바일 수신 장비 또는 인도어 환경에서도 디지털 방송 신호를 오류없이 수신할 수 있는 방송 신호의 송수신 방법 및 장치를 제공할 수 있다.

도 1은 본 발명에 따른 MIMO 기법을 이용한 방송 신호 송신기의 일 실시예이다.

도 2는 본 발명의 일 실시예에 따른 인풋 프로세싱 모듈을 나타낸 도면이다.

도 3은 본 발명에 다른 일 실시예에 따른 따른 인풋 프로세싱 모듈에 포함된 스트림 어댑테이션 블록을 나타낸다.

도 4는 본 발명의 일 실시예에 따른 BICM 인코더(모듈)를 나타낸 도면이다.

도 5는 본 발명의 일 실시예에 따른 프레임 빌더를 나타낸 도면이다.

도 6은 본 발명의 일 실시예에 따른 OFDM 제너레이터를 나타낸 도면이다.

도 7은 본 발명의 일 실시예에 따른 따른 방송 신호 수신기를 나타낸 도면이다.

도 8은 본 발명의 일 실시예에 따른 OFDM 디모듈레이터를 나타낸 도면이다.

도 9은 본 발명의 일 실시예에 따른 프레임 파서를 나타낸 도면이다.

도 10은 본 발명의 일 실시예에 따른 BICM 디코더를 나타낸 도면이다.

도 11은 본 발명의 일 실시예에 따른 방송 신호 수신기의 아웃풋 프로세싱 모듈을 나타낸 도면이다.

도 12는 본 발명의 일 실시예에 따른 송수신 시스템이 송수신하는 PLP 기반의 전송 프레임 구조를 나타낸 도면이다.

도 13은 본 발명의 일 실시예에 따른 FEF 기반의 NEW 전송 프레임의 구조를 나타낸 도면이다.

도 14는 본 발명의 일 실시예에 따른 NEW 전송 프레임을 식별하기 위한 P1 심볼 생성과정을 나타낸 도면이다.

도 15는 본 발명의 일 실시예에 따른 송수신 신호에 포함되는 L1-프리 시그널링 정보를 나타낸 도면이다.

도 16은 본 발명에 따른 송수신 신호에 포함되는 L1-포스트 시그널링 정보의 일 실시예이다.

도 17은 본 발명에 따른 송수신 신호에 포함되는 L1-포스트 시그널링 정보의 또 다른 실시예이다.

도 18은 본 발명의 또 다른 실시예에 따른 방송 신호 송수신기를 나타낸 도면이다.

도 19는 본 발명의 또 다른 실시예에 따른 방송 신호 송수신기를 나타낸 도면이다.

도 20은 본 발명의 일 실시예에 따른 SVC를 사용한 MIMO 방송 신호 송신기 및 송신 방법을 나타낸 도면이다.

도 21은 본 발명의 다른 일 실시예에 따른 SVC를 사용한 MIMO 방송 신호 송신기 및 송신 방법을 나타낸 도면이다.

도 22는 본 발명의 또 다른 일 실시예에 따른 SVC를 사용한 MIMO 방송 신호 송신기 및 송신 방법을 나타낸 도면이다.

도 23은 본 발명의 일 실시예에 따른 SVC를 사용한 MIMO 전송 시스템이 적용된 지상파 방송 시스템이 전송하는 전송 프레임 구조를 나타낸 도면이다.

도 24는 본 발명의 일 실시예에 따른 MIMO 송수신 시스템을 나타낸 도면이다.

도 25는 본 발명의 일 실시예에 따른 아우터 코드를 사용한 GC 기법 및 SM 기법의 성능 차이를 나타낸 BER/SNR 차트이다.

도 26은 본 발명의 일 실시예에 따른 변조 방식 및 아우터 코드의 코드 레이트에 따른 GC 기법 및 SM 기법의 성능 차이를 나타낸 BER/SNR 차트이다.

도 27은 본 발명의 일 실시예에 따른 채널 환경에서 SM 기법의 MIMO 전송에 따른 데이터 송수신 방법을 나타낸 도면이다.

도 28은 본 발명의 일 실시예에 따른 MIMO 인코딩 방법을 수행한 입력 신호 및 송수신 신호를 나타낸 도면이다.

도 29는 본 발명의 제 1 실시예에 따른 MIMO 인코딩 방법의 성능을 나타낸 BER/SNR 차트이다.

도 30은 본 발명의 제 1 실시예에 따른 MIMO 인코딩 방법의 무상관 채널에서의 성능을 나타낸 용량(capacity)/SNR 차트이다.

도 31은 본 발명의 제 1 실시예에 따른 MIMO 인코딩 방법의 전상관 채널에서의 성능을 나타낸 용량(capacity)/SNR 차트이다.

도 32는 MIMO 인코딩 매트릭스로서 GC의 서브세트를 사용한 경우 및 제 1 실시예의 경우의 성상도를 각각 나타낸 도면이다.

도 33은 MIMO 인코딩 매트릭스로서 GC의 서브세트를 사용한 경우 및 제 1 실시예의 경우 성능을 비교한 용량(capacity)/SNR 차트이다.

도 34는 MIMO 인코딩 매트릭스로서 GC의 서브세트를 사용한 경우 및 제 1 실시예의 경우의 성상도에서 유클리디언 디스턴스와 해밍 디스턴스의 관계를 나타낸 도면이다.

도 35는 본 발명의 제 2 실시예에 따른 MIMO 인코딩 방법을 수행한 입력 신호 및 송수신 신호를 나타낸 도면이다.

도 36은 본 발명의 제 3 실시예에 따른 MIMO 인코딩 방법을 나타낸 도면이다.

도 37은 본 발명의 제 3 실시예에 따른 MIMO 인코딩 방법을 수행한 입력 신호 및 송수신 신호를 나타낸 도면이다.

도 38은 본 발명에 따른 MIMO 인코딩 방법들의 성능을 비교한 용량(capacity)/SNR 차트이다.

도 39는 본 발명에 따른 MIMO 인코딩 방법들의 성능을 비교한 다른 용량(capacity)/SNR 차트이다.

도 40은 본 발명의 제 3 실시예에 따른 MIMO 인코딩 방법에서, 변조 방법의 조합에 따른 성능을 비교한 용량(capacity)/SNR 차트이다.

도 41은 본 발명의 제 3 실시예에 따른 MIMO 인코딩 방법에서, QPSK+QPSK MIMO 전송 방식을 사용한 경우 채널의 상관도에 따른 성능을 비교한 용량(capacity)/SNR 차트이다.

도 42는 본 발명의 제 3 실시예에 따른 MIMO 인코딩 방법에서, QPSK+16-QAM MIMO 전송 방식을 사용한 경우 채널의 상관도에 따른 성능을 비교한 용량(capacity)/SNR 차트이다.

도 43은 본 발명의 제 3 실시예에 따른 MIMO 인코딩 방법에서, 16-QAM+16-QAM MIMO 전송 방식을 사용한 경우 채널의 상관도에 따른 성능을 비교한 용량(capacity)/SNR 차트이다.

도 44는 본 발명의 일 실시예에 따른 MIMO 송신기 및 MIMO 수신기를 나타낸 도면이다.

도 45는 본 발명의 다른 일 실시예에 따른 MIMO 송신기 및 MIMO 수신기를 나타낸 도면이다.

도 46은 본 발명의 다른 일 실시예에 따른 MIMO 송신기 및 MIMO 수신기를 나타낸 도면이다.

도 47은 본 발명의 다른 일 실시예에 따른 MIMO 송신기 및 MIMO 수신기를 나타낸 도면이다.

도 48은 본 발명의 일 실시예에 따른 LDPC 인코딩 블록과 디멀티플렉서를 나타낸 개념도이다.

도 49는 본 발명의 일 실시예에 따른 MIMO 채널의 컨디션에 따른 수신 신호들의 신뢰도를 비교한 표이다.

도 50은 본 발명의 일 실시예에 따른 MIMO 송수신 시스템의 일부를 나타낸 도면이다.

도 51은 본 발명의 일 실시예에 따른 디멀티플렉서 및 디바이더의 동작을 설명한 도면이다.

도 52는 본 발명의 일 실시예에 따른 디멀티플렉서 및 디바이더의 동작을 설명한 도면이다.

도 53은 본 발명의 일 실시예에 따른 방송 신호 수신 방법을 나타낸 도면이다.

본 명세서에서 사용되는 용어는 본 발명에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도, 관례 또는 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한 특정 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 그 의미를 기재할 것이다. 따라서 본 명세서에서 사용되는 용어는, 단순한 용어의 명칭이 아닌 그 용어가 아닌 실질적인 의미와 본 명세서의 전반에 걸친 내용을 토대로 해석되어야 함을 밝혀두고자 한다.

본 발명은 MIMO(multi-input multi-output) 프로세싱을 이용한 방송 신호 송신기 및 방송 신호 수신기에 관한 것이다.

MIMO 기술을 적용한 시스템의 성능은 전송 채널의 특성에 의존하는데, 특히 독립적 채널 환경들을 가진 시스템에서 그 효율이 높아진다. 즉, 송신단의 각 안테나에서 수신단의 각 안테나까지 이르는 각 채널들이 서로 상관성이 없는 독립적인 채널일수록 MIMO 기술을 적용한 시스템의 성능은 좋아질 수 있으나, LOS (line-of-sight) 환경처럼 각 송수신 안테나간 채널들의 상호 상관성이 매우 높은 채널 환경에서는 MIMO 기술을 적용한 시스템의 성능이 급격히 떨어지거나 또는 동작 자체가 불가능한 경우가 발생할 수도 있다.

또한, SISO(Single-Input Single-Output) 및 MISO 방식을 사용하던 방송 시스템에 MIMO 방식을 적용하는 경우, 데이터 전송 효율을 높일 수 있으나 상술한 문제점 외에도 단일 안테나를 갖는 수신기에서도 서비스를 수신할 수 있도록 호환성을 유지해야 하는 과제가 존재한다. 따라서 본 발명에서는 이하에서 이러한 현존하는 문제점 및 과제들을 해결할 수 있는 방법을 제시하도록 한다.

또한 본 발명에서는 종래 지상파 방송 시스템, 예컨대 DVB-T2 등의 지상파 방송 시스템과 RF 주파수 대역을 공유하면서, 추가적인 방송 신호(또는 인핸스드 방송 신호) 예컨대 모바일 방송 신호를 송수신할 수 있는 시스템을 위한 방송 신호 송수신기 및 송수신방법을 제시할 수 있다. 이러한 모바일 방송 시스템을 MIMO 송수신 시스템 또는 NEW 송수신 시스템이라 호칭할 수 있다.

이를 위해, 본 발명에서는 통신환경에 강인하지만 화질이 낮은 기본 비디오 컴포넌트와, 고화질의 영상을 제공할 수 있지만 통신 환경에 다소 취약한 확장 비디오 컴포넌트로 구분하여 전송할 수 있는 확장성(scalability))을 갖는 비디오 코딩 방법을 사용할 수 있다. 본 발명에서는 확장성을 갖는 비디오 코딩 방법으로 SVC을 설명하나, 이외의 임의의 비디오 코딩 방법을 적용할 수 있다. 이하 도면을 참조하여 본 발명의 실시예들을 보다 상세히 설명한다.

본 발명의 방송 신호 송신기 및 수신기는 복수의 안테나를 통해 송수신되는 복수의 신호에 대해 MISO 프로세싱 및 MIMO 프로세싱을 수행할 수 있으며, 이하에서는 2개의 안테나를 통해 송수신되는 2개의 신호에 대해 신호처리를 수행하는 방송 신호 송수신기에 대하여 설명하도록 한다.

도 1은 본 발명에 따른 MIMO 기법을 이용한 방송 신호 송신기의 일 실시예이다.

도 1에 도시된 바와 같이, 본 발명에 따른 방송 신호 송신기는 인풋 프리-프로세서(101100), 인풋 프로세싱 모듈(101200), BICM(Bit Interleaved Coded Modulation) 모듈(101300), 프레임 빌더(101400), OFDM (Orthogonal frequency-division multiplexing) 제너레이터(101500)를 포함할 수 있다. 본 발명에 따른 방송 신호 송신기는 복수의 MPEG-TS 스트림 또는 GSE (General Sream Encapsulation) 스트림(또는 GS 스트림)을 입력 받을 수 있다.

인풋 프리-프로세서(101100)는 입력 스트림 즉, 복수의 MPEG-TS 스트림 또는 GSE 스트림에 대해 강인성을 부여하기 위하여 서비스 단위로 복수의 PLP(physical layer pipe)를 생성할 수 있다.

PLP는 피지컬 레이어에서 식별이 되는 데이터의 단위로, PLP별로 동일한 전송 경로에서 데이터가 가공된다. 즉, PLP는 전송 경로에서 처리되는 피지컬 레이어의 속성이 동일한 데이터로서, 프레임 내의 셀 단위로 매핑될 수 있다. 또한 PLP는 셀을 통해 운반되는 피지컬 레이어의 TDM 채널로 정의할 수도 있다.

이후 인풋 프로세싱 모듈(101200)은 생성된 복수의 PLP를 포함하는 BB(Base Band) 프레임을 생성할 수 있다. 또한 BICM 인코더(101300)는 전송 채널상의 오류를 정정할 수 있도록 BB 프레임에 리던던시(redundancy)를 추가하고 BB 프레임에 포함된 PLP 데이터를 인터리빙할 수 있다.

프레임 빌더(101400)는 복수의 PLP를 전송 프레임에 매핑하고, 시그널링 정보를 추가하여 전송 프레임 구조를 완성할 수 있다. OFDM 제너레이터(101500)는 프레임 빌더로부터 입력 데이터를 OFDM 복조하여 복수의 안테나를 통해 전송될 수 있는 복수의 경로로 분리하여 출력할 수 있다.

도 2는 본 발명의 일 실시예에 따른 인풋 프로세싱 모듈을 나타낸 도면이다.

도 2의 (A)는 하나의 인풋 스트림을 입력받는 경우, 인풋 프로세싱 모듈(101200)의 일 실시예이다. 인풋 스트림이 1개인 경우 도 2의 (A)에 도시된 바와 같이, 인풋 프로세싱 모듈(101200)는 모드 어댑테이션 블록(102100) 및 스트림 어댑테이션 블록(102200)을 포함할 수 있다.

모드 어댑테이션 블록(102100)은 입력 비트 스트림을 후단의 BICM 인코더에서 FEC(BCH/LDPC) 인코딩을 수행하기 위한 논리적인 단위로 구분하여 매핑을 수행하는 인풋 인터페이스 모듈(102110), 매핑된 비트 스트림에 CRC 인코딩을 수행하는 CRC-8(Cyclic Redundancy Check-8)인코더(102120) 및 데이터 필드에 고정된 크기를 갖는 BB 헤더를 각각 삽입하는 BB 헤더 삽입부(102130)를 포함할 수 있다. 이 경우 BB 헤더는 모드 어답테이션 타입 (TS/GS/IP) 정보, 사용자 패킷 길이 정보, 데이터 필드 길이 정보 등을 포함할 수 있다.

또한 스트림 어댑테이션 블록(102200)은 입력 데이터가 FEC 인코딩을 위한 하나의 BB 프레임을 채우지 못하는 경우 BB 프레임을 완성할 수 있도록 패딩 비트를 삽입하는 패딩 삽입부(102210) 및 PRBS(Pseudo Random Binary Sequence)를 생성하고, 입력 비트 스트림을 생성된 PRBS와 XOR 연산하여 데이터를 랜더마이징하는 BB 스크램블러 모듈(102220)를 포함할 수 있다.

도 2의 (B)는 복수의 인풋 스트림을 입력받는 경우, 인풋 프로세싱 모듈(102110)에 포함된 모드 어댑테이션 블록(102100)의 또 다른 실시예를 도시하고 있다.

모드 어댑테이션 블록(102100)은 p+1개의 인풋 인터페이스 모듈(102300-0~p), p+1개의 인풋 스트림 싱크 모듈(102310-0~p), p+1개의 딜레이 보상부 (102320-0~p), p+1개의 널 패킷 제거부(102330-0~p), p+1개의 CRC 인코더(102340-0~p) 및 p+1개의 BB 헤더 삽입부 (102350-0~p)를 포함할 수 있다.

입력된 p+1개의 인풋 스트림은 복수개의 MPEG-TS 혹은 GSE 스트림이 변환된 스트림으로 독립적으로 처리될 수 있으며, 여러 개의 서비스 컴포넌트들을 포함하는 완전한 스트림이 될 수도 있고, 하나의 서비스 컴포넌트만을 포함하는 최소 단위의 스트림이 될 수도 있다.

본 발명에서는 이와 같이 독립적으로 처리될 인풋 스트림이 전송되는 경로를 PLP(physical layer pipe)라고 호칭할 수 있다. 각각의 서비스는 다수의 RF 채널을 통해 송수신될 수 있는데, PLP 데이터는 복수의 RF 채널들에 시간적인 간격을 가지고 분포된 슬롯들에 포함될 수도 있고, 하나의 RF 채널에 시간적인 간격을 가지고 분포될 수도 있다. 또한 본 발명에서는 전송 효율을 높이기 위하여, 복수의 PLP 중 임의의 PLP를 선택하고, 선택된 임의의 PLP를 통하여 복수의 PLP에 공통적으로 적용될 수 있는 정보를 전송하는 것을 일 실시예로 한다. 이와 같은 PLP를 커먼 PLP(common PLP) 또는 L2 시그널링 정보라 호칭할 수 있으며, 설계자의 의도에 따라 커먼 PLP는 복수개가 될 수 있다.

p+1개의 인풋 인터페이스 모듈(102300-0~p), p+1개의 CRC 인코더(102340-0~p) 및 p+1개의 BB 헤더 삽입부(102350-0~p)는 도 2의 (A)의 인풋 인터페이스 모듈(102100), CRC-8 인코더(102120) 및 BB 헤더 삽입부(102130)와 동일한 기능을 수행하므로 구체적인 설명은 생략한다. p+1개의 인풋 스트림 싱크 모듈레이터(102310-0~p)는 ISCR(Input Stream Clock Reference) 정보 즉, 수신단에서 TS(Transport Stream) 또는 GS(Generic Stream)을 복원하는데 필요한 타이밍 정보를 삽입할 수 있다.

p+1개의 딜레이 보상부(102320-0~p)는 입력 스트림 싱크로나이저에서 삽입된 타이밍 정보를 기준으로 그룹 단위의 PLP들에 대하여 데이터를 지연시켜 동기를 맞출 수 있으며, p+1개의 널 패킷 제거부(102330-0~p)는 딜레이 보상된 BB 프레임 내에 삽입된 불필요하게 전송되는 널 패킷을 삭제하고, 삭제된 위치에 따라 삭제된 널 패킷의 개수를 각각 삽입할 수 있다.

도 3은 본 발명에 다른 일 실시예에 따른 따른 인풋 프로세싱 모듈에 포함된 스트림 어댑테이션 블록을 나타낸다.

도 3에 도시된 스트림 어댑테이션 블록(102200)은 복수의 PLP를 전송 프레임의 각 슬롯에 할당하기 위한 스케쥴링을 수행하고, 인밴드 시그널링과 별개로 현재 프레임의 L1-다이내믹 시그널링 정보를 BICM 모듈(101300)으로 전송하는 스케줄러(103100), 인밴드 시그널링 등을 위해서 후속 프레임에 대한 스케줄링 정보가 현재 프레임에 포함될 수 있도록 입력 데이터를 한 프레임만큼 지연시키는 p+1개의 프레임 지연부(103200-0~p), 한 프레임만큼 지연된 데이터에 지연되지 않은 L1-다이나믹 시그럴링 정보를 삽입한다. 또한, 패딩을 위한 공간이 있는 경우 패딩 비트를 삽입하거나, 인밴드 시그널링 정보를 패딩 공간에 각각 삽입하는 p+1개의 인밴드 시그널링/패딩 삽입부(103200-0~p) 및 p+1개의 BB 스크램블러(103300-0~p)를 포함할 수 있다. p+1개의 BB 스크램블러(103300-0~p)는 도2 의 (A)에서 설명한 BB 스크램블러 모듈(102150)와 동일하게 동작하므로 구체적인 설명은 생략한다.

도 4는 본 발명의 일 실시예에 따른 BICM 인코더(모듈)를 나타낸 도면이다.

본 발명에 따른 BICM 인코더(101300)은 제 1 BICM 인코딩 블록(104100)과 제 2 BICM 인코딩 블록(104200)을 포함할 수 있다. 제 1 BICM 인코딩 블록(104100)은 인풋 프로세싱된 복수개의 PLP를 각각 처리하기 위한 블록들을 포함하며, 제 2 BICM 인코딩 블록(104200)은 시그널링 정보를 각각 처리하기 위한 블록들을 포함할 수 있다. 본 발명의 시그널링 정보는 L1-프리 시그널링 정보 및 L1-포스트 시그널링 정보를 포함할 수 있다. 각 블록의 위치는 설계자의 의도에 따라 변경 가능하다. 이하 각 블록에 대해 구체적으로 살펴본다.

제 1 BICM 인코딩 블록(104100)은 PLP에 포함된 데이터(이하 PLP 데이터)에 대하여 수신부에서 전송 채널상의 오류를 정정할 수 있도록 리던던시(redundancy)를 추가하여 BCH 인코딩과 LDPC 인코딩을 수행하는 p+1개의 FEC 인코더(104110-0~p), FEC 인코딩이 수행된 PLP 데이터에 대하여 하나의 FEC 블록 단위로 비트 인터리빙을 수행하는 p+1개의 비트 인터리버(1041200-0~p), 비트 인터리빙된 PLP 데이터에 대하여 각각 하나의 FEC 블록 단위로 디멀티플렉싱하는 p+1개의 제 1 디멀티플렉서(Bit to cell Demux; 1041300-0~p), 디멀티플렉싱된 비트 단위의 PLP 데이터를 각각 심볼 단위로 성상도에 매핑하는 p+1개의 성상도 맵퍼(104140-0~p), 성상도에 매핑된 셀들을 2개의 경로 즉, 제 1 경로 및 제 2 경로로 분리하여 출력하는 p+1개의 제 2 디멀티플렉서(Cell to polarity demux, 104150-0~p), 성상도에 매핑된 PLP 데이터에 대해 셀 단위로 인터리빙을 수행하는 p+1개의 셀 인터리버(104160-0~p), 셀 인터리빙된 PLP 데이터에 대해 시간단위로 인터리빙을 수행하는 p+1개의 타임 인터리버(104170-0~p) 및 제 1 경로 및 제 2 경로를 통해 입력되는 비트 단위의 비트 단위의 PLP 데이터를 심볼 단위로 성상도에 재매핑하고, 모듈레이션 타입에 따라 성상도를 일정 각도로 회전시키는 p+1개의 성상도 로테이터/재매핑부(104180-0~p)을 포함할 수 있다. 이하에서, 제 2 디멀티플렉서는 디바이더라고 호칭할 수도 있다.

본 발명의 제 1 BICM 인코딩 블록(104100)은 복수의 PLP 별로 각각 MISO 인코딩 또는 MIMO 인코딩을 처리하기 위한 MISO 인코더 또는 MIMO 인코더를 포함할 수 있다. 이 경우, MISO/MIMO 인코더는 본 발명의 p+1개의 성상도 맵퍼(104140-0~p)이후에 위치할 수 있으며, p+1개의 타임 인터리버(104170-0~p)이후에 위치할 수도 있다. 또한 MISO/MIMO 인코더는 본 발명의 OFDM 제너레이터(101500)에 포함될 수도 있다.

또한 p+1개의 제 2 디멀티플렉서(104150-0~p)에서 분리되는 제 1 경로를 통해 출력되는 데이터는 제 1 안테나(Tx_1)를 통해 전송될 수 있으며 제 2 경로를 통해 출력되는 데이터는 제 2 안테나(Tx_2)를 통해 전송 될 수 있다.

또한 p+1개의 성상도 로테이터/재매핑부(104180-0~p)에서 회전된 성상도들은 I-phase(In-phase) 성분과 Q-phase(Quadrature-phase) 성분으로 표현될 수 있으며, p+1개의 성상도 로테이터/재매핑부(104180-0~p)는 이중 Q-phase 성분만을 임의의 값으로 딜레이할 수 있다. 이후 p+1개의 성상도 로테이터/재매핑부(104180-0~p)는 I-phase 성분과 딜레이된 Q-phase 성분을 이용하여 인터리빙된 PLP 데이터를 새로운 성상도에 재매핑할 수 있다. 따라서 제 1 경로와 제 2경로의 I/Q 컴포넌트들은 서로 섞이게 되어 동일한 정보가 제 1 경로와 제 2 경로를 통해 각각에 전송되므로 다이버시티 게인(diversity gain)을 얻을 수 있다. p+1개의 성상도 로테이터/재매핑부(104180-0~p)의 위치는 셀 인터리버 전에 위치할 수 있으며 이는 설계자의 의도에 따라 변경 가능한 사항이다. 결과적으로, 제 1 BICM 인코딩 블록(104100)은 각 PLP마다 각각 2개의 데이터를 출력할 수 있다. 예를 들어 제 1 블록(104100)은 PLP0를 입력받고 처리하여 2개의 데이터, STX_0, STX_0+1를 출력할 수 있다.

제 2 BICM 인코딩 블록(104200)은 입력된 L1-다이나믹 정보 및 L1-컨피규러블 정보를 인코딩하여 L1-프리 시그널링 정보와 L1-포스트 시그널링 정보를 생성하는 L1 시그널링 제너레이터 (104210), 2개의 FEC 인코더, 비트 인터리버, 디멀티플렉서, 2개의 성상도 맵퍼, 2개의 디멀티플렉서 및 2개의 성상도 로테이터/재맵퍼를 포함할 수 있다.

본 발명에 따른 L1 시그널링 제너레이터 (104210)는 스트림 어댑테이션 블록(102200)에 포함될 수 있다. 이는 설계자의 의도에 따라 변경 가능한 사항이다. 나머지 블록들은 제 1 BICM 인코딩 블록(104100)에 포함된 블록들과 동일한 동작을 수행하므로 구체적인 설명은 생략하기로 한다.

L1-프리 시그널링 정보는 수신부에서 L1-포스트 시그널링 정보를 디코딩하는데 필요한 정보를 포함할 수 있으며, L1-포스트 시그널링 정보는 수신부에서 수신한 데이터를 복구하는데 필요한 정보들을 포함할 수 있다. 수신부에서 L1-시그널링 정보 및 데이터를 디코딩하기 위해서는 L1-프리 시그널링 정보를 정확하고 빠르게 디코딩할 필요가 있다. 따라서 본 발명의 제 2 BICM 인코딩 블록(104200)은 수신부에서 L1-프리 시그널링 정보의 빠른 디코딩을 수행할 수 있도록, L1-프리 시그널링 정보에 대해서는 비트 인터리빙 및 디멀티플렉싱을 수행하지 않는다. 결과적으로 제 2 BICM 인코딩 블록(104200)은 L1-다이나믹 정보 및 L1-컨피규러블 정보에 대하여 2개의 데이터를 출력할 수 있다. 예를 들어 제 1 BICM 인코딩 블록(104100)은 L1-다이나믹 정보를 입력받고 처리하여 2개의 데이터, STX_pre, STX_pre+1를 출력할 수 있다.

BICM 인코더(101300)는 제 1 경로 및 제 2 경로를 통해 입력된 데이터를 각각 처리하여 제 1 경로 및 제 2 경로를 통해 프레임 빌더(101400)으로 출력할 수 있으며 이는 설계자의 의도에 따라 변경가능한 사항이다.

도 5는 본 발명의 일 실시예에 따른 프레임 빌더를 나타낸 도면이다.

상술한 바와 같이 제 1 BICM 인코딩 블록(104100)은 복수의 PLP 데이터에 대해 각각 STX_k 및 STX_k+1과 같은 2개의 데이터를 출력할 수 있고, 제 2 BICM 인코딩 블록(104200)은 L1-프리 시그널링 정보와 L1-포스트 시그널링 정보에 대하여 4개의 시그널링 데이터 즉, STX_pre와 STX_pre+1 및 STX_post와 STX_post+1을 출력할 수 있다.

각 출력 데이터는 프레임 빌더(101400)으로 입력된다. 이 경우, 도 5에 도시된 바와 같이 프레임 빌더(101400)는 BICM 모듈(101300)에서 출력된 데이터 중 4개의 시그널링 데이터 즉, STX_pre와 STX_pre+1 및 STX_post와 STX_post+1를 먼저 입력받을 수 있다. L1-프리 시그널링 데이터 또는 L1-포스트 시그널링 데이터에 대해 1 전송 프레임만큼의 지연 및 BICM 모듈(101300)내의 처리에 따른 지연을 모두 보상하는 딜레이 보상부(105100), 스케쥴링 정보를 이용하여, 입력된 커먼 PLP 셀들과 일반적인 데이터를 포함하는 PLP 셀들 및 시그널링 정보를 포함하는 셀들을 전송 프레임의 OFDM 심볼 기반의 어레이(array)에 배치하는 셀 맵퍼(105200) 및 입력된 셀들을 주파수 도멘인에서 인터리빙 한 뒤, 인터리빙된 데이터를 제 1 경로 및 제 2 경로를 통해 출력하는 주파수 인터리버(105300)을 포함할 수 있다.

셀 맵퍼(105200)는 커먼 PLP 어셈블러, 서브 슬라이스 프로세서, 데이터 PLP 어셈블러 및 시그널링 정보 어셈블러 블록들을 포함할 수 있으며, 시그널링 정보에 포함된 스케쥴링 정보를 이용하여 배치관련 기능을 수행할 수 있다. 셀 맵퍼(105200)는 제 1 경로 및 제 2 경로에 대하여 동일한 셀 매핑 방식을 적용할 수도 있고, 서로 다른 셀 매핑 방식을 적용할 수도 있다. 이는 스케쥴링 정보에 따라 달라질 수 있다.

프레임 빌더(101400)는 제 1 경로 및 제 2 경로를 통해 입력된 데이터를 각각 처리하여 제 1 경로 및 제 2 경로를 통해 OFDM 제너레이터(101500)로 출력할 수 있으며 이는 설계자의 의도에 따라 변경가능한 사항이다.

도 6은 본 발명의 일 실시예에 따른 OFDM 제너레이터를 나타낸 도면이다.

본 발명의 일 실시예에 따른 OFDM 제너레이터(101500)는 제 1 경로 및 제 2 경로를 통해 방송 신호를 입력받아 복조하고 두 개의 안테나(Tx1,Tx2)로 출력할 수 있다.

본 발명에서는 제 1 안테나(Tx1)를 통해 전송될 방송 신호를 변조하는 블록을 제 1 송신부(106100)라 하고, 제 2 안테나(Tx2)를 통해 전송될 방송 신호를 변조하는 블록을 제 2 송신부(106200)이라 호칭할 수 있다. 이하에서 제 1 송신부 및 제 2 송신부는 각각 제 1 OFDM 제네레이터, 제 2 OFDM 제네레이터로 호칭할 수도 있다.

제 1 안테나와 제 2 안테나를 통해 전송되는 채널 간 채널 상관도(channel correlation)가 클 경우, 제 1 안테나 및 제 2 안테나는 상관도의 부호에 따라 전송 신호에 극성(polarity)을 적용하여 전송할 수 있다. 본 발명에서는 이러한 기법을 사용하는 MIMO 방식을 극성 다중화 MIMO(polarity multiplexing MIMO) 방식이라 호칭할 수 있으며, 수신한 신호에 대해 극성을 부가하여 전송하는 제 1 안테나를 수직 안테나(Vertical Antenna), 수신한 신호에 대해 극성을 부가하여 전송하는 제 2 안테나를 수평 경로(Horizontal Antenna)라 호칭할 수 있다. 이하에서는 제 1 송신부(106100) 및 제 2 송신부(106200)이 포함하는 모듈들을 설명한다.

제 1 송신부(106100)는 각 경로로 전송된 입력된 심볼들에 대하여 전송 다이버시티를 가질 수 있도록 MISO 인코딩을 수행하는 MISO 인코더(106110), 미리 결정된 파일럿 패턴의 파일럿을 전송 프레임 내 해당 위치에 삽입하여 IFFT 모듈(106130)로 출력하는 파일럿 삽입 모듈(106120), 파일럿이 삽입된 각 경로의 신호에 IFFT 연산을 수행하는 IFFT(Inverse Fast Fourier Tramsform) 모듈(106130), 시간 영역의 신호들의 PAPR을 감소시켜 GI 삽입 모듈(106150)로 출력하거나 PAPR 리덕션 알고리즘(PAPR reduction algorithm)에 따라 필요한 정보를 파일럿 삽입 모듈(106120)로 피드백하는 PAPR (Peak-to-Average Power Ratio)모듈(106140), 이펙티브 OFDM 심볼의 마지막 부분을 복사하여 CP(cyclic prefix) 형태로 가드 인터벌을 각 OFDM 심볼에 삽입하여 P1 심볼 삽입 모듈(106160)로 출력하는 GI(Guard Interval) 삽입 모듈(106150), 각 전송 프레임의 시작 부분에 P1 심볼을 삽입하는 P1 심볼 삽입 모듈(106160) 및 P1 심볼이 삽입된 각 신호 프레임을 아날로그 신호로 변환한 후 해당 제 1 안테나(Tx1)를 통해 전송하는 DAC (Digital-to-Analog Convert)모듈(106170)을 포함할 수 있다.

제 2 송신부(106200)는 제 1 송신부(106100)와 동일한 모듈을 포함할 수 있으며, 제 1 송신부(106100)에 포함된 모듈과 각각 동일한 기능을 수행하므로 구체적인 설명은 생략한다. 이하에서는 제 1 송신부(106100)에 포함된 모듈들의 동작을 설명한다.

도 7은 본 발명의 일 실시예에 따른 따른 방송 신호 수신기를 나타낸 도면이다.

도 7에 도시된 바와 같이 방송 신호 수신기는 OFDM 디모듈레이터(107100), 프레임 파서(107200), BICM 디코더(107300) 및 아웃풋 프로세서(107400)를 포함할 수 있다. OFDM 디모듈레이터(107100)는 복수개의 수신 안테나로 수신된 신호들을 주파수 영역의 신호로 변환할 수 있다. 프레임 파서(107200)는 주파수 영역으로 변환된 신호 중 필요한 서비스를 위한 PLP들을 출력할 수 있다. BICM 디코더(107300)는 전송 채널에 의해서 발생한 에러를 정정할 수 있으며, 아웃풋 프로세서(107400)는 출력 TS 혹은 GS 스트림을 발생시키기 위해 필요한 과정들을 수행할 수 있다. 이때, 입력 안테나 신호는 듀얼 극성 신호를 입력받을 수 있으며 출력 TS 혹은 GS 스트림은 한 개 혹은 복수개의 스트림들이 출력될 수 있다.

도 8은 본 발명의 일 실시예에 따른 OFDM 디모듈레이터를 나타낸 도면이다.

도 8의 OFDM 디모듈레이터(107100)는 두 개의 안테나(Rx1, Rx2)를 통해 수신되는 각 경로의 방송 신호를 입력받고, 각각 OFDM 디모듈레이션을 수행할 수 있다. 본 발명에서는 제 1 안테나(Rx1)를 통해 수신될 방송 신호를 복조하는 블록을 제1 수신부(107100)라고 호칭하고, 제2 안테나(Rx2)를 통해 수신될 방송 신호를 복조하는 블록을 제 2 수신부(107200)라고 호칭할 수 있다. 이하에서 제 1 수신부(108100) 및 제 2 수신부(108200)는 각각 제 1 OFDM 디모듈레이터 및 제 2 OFDM 디모듈레이터로 지칭할 수도 있다. 또한 본 발명에서 극성 다중화 MIMO(polarity multiplexing MIMO) 방식을 일 실시예로 할 수 있다. 즉, 제 1 수신부(108100)는 제 1 안테나(Rx1)를 통해 입력되는 방송 신호를 OFDM 복조하여 제 1 경로를 통해 프레임 파서(107200)로 출력하고, 제 2 수신부(108200)는 제 2 안테나(Rx2)를 통해 입력되는 방송 신호를 OFDM 변조하여 제 2 경로를 통해 프레임 파서(107200)으로 출력할 수 있다.

제 1 수신부(108100)는 ADC 모듈(108110), P1 심볼 검출 모듈(108120), 동기화 모듈(108130), GI 제거 모듈(108140), FFT 모듈(108150), 채널 추정 모듈(108160) 및 MISO 디코더(108170)을 포함할 수 있다.

제 2 수신부(108200)는 제 1 수신부(108100)와 동일한 모듈을 포함할 수 있으며 제 1 수신부(108100)에 포함된 모듈들과 각각 동일한 기능을 수행한다. 도 8에 도시된 OFDM 디모듈레이터(107100)는 도 6에서 설명한 OFDM 제너레이터(101500)의 역과정을 수행할 수 있으므로 구체적인 설명은 생략한다.

도 9은 본 발명의 일 실시예에 따른 프레임 파서을 나타낸 도면이다.

도 9에 도시된 바와 같이 프레임 파서(107200)는 제 1 경로 및 제 2 경로를 통해 입력되는 데이터를 각각 처리하기 위한 주파수 디인터리버(109100) 및 셀 맵퍼(109200)를 포함할 수 있다. 이는 설계자의 의도에 따라 변경 가능한 사항이다. 도 9에 도시된 프레임 파서 (107200)는 도 5에서 설명한 프레임 빌더(101400)의 역과정을 수행할 수 있으므로 구체적인 설명은 생략한다.

도 10은 본 발명의 일 실시예에 따른 BICM 디코더을 나타낸 도면이다.

도 10에 도시된 바와 같이 BICM 디코더(107300)는 프레임 디맵퍼(107200)에서 출력된 제 1 경로 및 제 2 경로를 통해 출력되는 SRx_0 데이터부터 SRx_p+1 데이터까지를 처리하는 제 1 BICM 디코딩 블록(110100), 제 1 경로 및 제 2 경로를 통해 출력되는 SRx_pre 데이터부터 SRx_post+1 데이터까지를 처리하는 제 2 BICM 디코딩 블록(110200)을 포함할 수 있다. 이 경우, 제 1 BICM 디코딩 블록(110100)에 포함된 p+1개의 성상도 디맵퍼(110110-0~p) 및 제 2 BICM 디코딩 블록(110200)에 포함된 2개의 성상도 디맵퍼(110210-0~1)는 성상도를 일정각도로 회전시키고 성상도의 Q-phase 성분만을 임의의 값으로 딜레이시킨 경우, 성상도 회전 각도를 고려하여 LLR 값을 계산할 수 있다. 만약 성상도 회전 및 Q-phase 성분 딜레이를 수행하지 않은 경우에는 노말 QAM을 기준으로 LLR 값을 계산할 수 있다. 또한 제 1 BICM 디코딩 블록(110100)에 포함된 p+1개의 성상도 디맵퍼(110110-0~p) 및 제 2 BICM 디코딩 블록(111200)에 포함된 2개의 성상도 디맵퍼(110210-0~1)는 셀 인터리버 이전에 위치할 수도 있으며 이는 설계자의 의도에 따라 변경가능한 사항이다.

또한 본 발명의 BICM 디코더(107300)는 설계자의 의도에 따라 MISO 디코더 또는 MIMO 디코더를 포함할 수도 있다. 이 경우 MISO 디코더 또는 MIMO 디코더의 위치는 셀 인터리버 이후가 될 수도 있고, 성상도 디맵퍼 이후가 될 수도 있으며 이는 설계자의 의도에 따라 변경가능하다.

도 10에서, 제 1 멀티플렉서는 제 1 경로 및 제 2 경로로 분리되어 수신된 셀들을 하나의 셀 스트림으로 머징하고, 제 2 멀티플렉서는 셀에 할당된 비트드을 할당되기 전의 비트 스트림 형태로 복원한다. 이하에서, 제 1 멀티플렉서는 머저(merger)로 호칭할 수도 있다.

BICM 디코더(107300)에 포함된 나머지 블록들은 도 4 에서 설명한 BICM 인코더 (101300)의 역과정을 수행할 수 있으므로 구체적인 설명은 생략한다.

도 11은 본 발명의 일 실시예에 따른 방송 신호 수신기의 아웃풋 프로세싱 모듈을 나타낸 도면이다.

도 11의 (A)에 도시된 아웃풋 프로세싱 모듈(107500)은, 도 1의 (A)에서 설명한 싱글 PLP를 처리하는 인풋 프로세싱 모듈(101100)에 대응하여, 그의 역처리를 수행하는 아웃풋 프로세싱 모듈의 실시예로서, BB 디스크램블러(111100), 패딩 제거 모듈(111110), CRC-8 디코더(111120) 및 BB 프레임 프로세서(111140)를 포함할 수 있다. 도 11의 (A)에 도시된 아웃풋 프로세싱 모듈(107500)은 방송 신호 수신기에서 방송 신호 송신기의 BICM 인코딩의 역처리를 수행하는 BICM 디코더(107300)(또는, 디코딩 모듈)로부터 비트 스트림을 수신하여 도 1에서 설명한 인풋 프로세싱 모듈(101200)이 처리한 과정의 역과정을 수행할 수 있으므로 구체적인 설명은 생략한다.

도 11의 (B)는 본 발명의 다른 실시예에 따른 방송 수신기의 아웃풋 프로세싱 모듈(107500)을 나타낸 도면이다. 도 11 의 (B)에 도시된 아웃풋 프로세싱 모듈(107500)은 도 2의 (B)에서 설명한 복수의 PLP를 처리하는 인풋 프로세싱 모듈(101200)에 대응하여, 그의 역처리를 수행할 수 있다. 도 11 의 (B)에 도시된 아웃풋 프로세싱 모듈(107500)은, 복수의 PLP를 처리할 수 있도록 복수의 블록들을 포함할 수 있으며, p+1개의 BB 디스크램블러, p+1개의 패딩 제거 모듈, p+1개의 CRC-8 디코더, p+1개의 BB 프레임 프로세서, 복수의 PLP 간의 싱크로나이제이션을 위해 방송 신호 송신기에서 임의로 삽입된 딜레이를 TTO(Time To Output) 파라미터 정보에 따라 보상하는 p+1개의 디-지터(De-jitter) 버퍼(111200-0~p), DNP(Deleted Null Packet) 정보를 참고하여 송신측에서 제거된 널 패킷을 복원하는 p+1개의 널 패킷 삽입 모듈(111210-0~p), ISCR(Input Stream Time Reference) 정보를 기준으로 출력 패킷의 상세한 시간 동기를 복원하는 TS 클록(clock) 리제네레이션(regeneration) 모듈(111220), 데이터 PLP의 패딩 비트 필드를 통해 전송되는 인밴드 시그널링 정보를 복구하여 출력하는 인밴드 시그널링 디코더(111240) 및 복원된 커먼 PLP와 관련된 데이터 PLP들을 입력받아 원래의 TS, IP 또는 GS를 복원하여 출력하는 TS 재결합(recombining) 모듈(111230)을 포함할 수 있다. 본 도면에는 도시되지 않았으나, 도 11의 (B)에 도시된 아웃풋 프로세싱 모듈(107500)은 L1 시그널링 디코더를 포함할 수도 있다. 이 중 도 11의 (A)과 동일한 블록에 대한 설명은 생략하기로 한다.

방송 신호 수신기의 복수의 PLP에 대한 프로세싱은, 커먼(common) PLP와 관련된 데이터 PLP를 디코딩하는 경우 또는 방송 신호 수신기가 복수의 서비스 혹은 서비스 컴포넌트(예를 들어, SVC(Scalable Video Service)의 컴포넌트들)를 동시에 디코딩하는 경우를 예로서 설명할 수 있다. BB 스크램블러, 패딩 제거 모듈, CRC-8 디코더 및 BB 프레임 프로세서의 동작은 도 11의 (A)와 관련하여 상술한 바와 같다.

도 12는 본 발명의 일 실시예에 따른 송수신 시스템이 송수신하는 PLP 기반의 전송 프레임 구조를 나타낸 도면이다.

도 12에 도시된 바와 같이 본 발명의 일 실시예에 따른 전송 프레임은 프리앰블 영역과 데이터 영역을 포함할 수 있다. 프리앰블 영역은 L1 시그널링 정보를 포함하는 P1 심볼과 P2 심볼을 포함할 수 있으며, 데이터 영역은 복수의 데이터 심볼을 포함할 수 있다.

P1 심볼은 전송 타입 및 베이직 전송 파라미터에 관련된 P1 시그널링 정보를 전송할 수 있으며, 수신기에서는 P1 심볼을 이용하여 전송 프레임을 검출할 수 있다. P2 심볼은 복수개가 될 수 있으며, L1-프리 시그널링 정보, L1-포스트 시그널링 정보 및 커먼 PLP와 같은 시그널링 정보를 운반할 수 있다. 커먼 PLP는 NIT(Network Information Table)와 같은 네트워크 정보 또는 PLP 정보 및 SDT(Service Description Table) 또는 EIT(Event Information Table)와 같은 서비스 정보를 포함할 수 있다.

P2 심볼 후단에 위치한 복수의 데이터 심볼은 복수의 PLP 데이터를 포함할 수 있다. 복수의 PLP는 오디오, 비디오 및 데이터 TS 스트림 및 PAT(Program Association Table), PMT(Program Map Table)와 같은 PSI/SI 정보를 포함할 수 있다. 본 발명에서는 PSI/SI 정보를 전송하는 PLP를 베이스 PLP라 호칭할 수 있다. PLP는 전송 프레임당 하나의 서브 슬라이스에 의해 전송되는 타입 1 PLP와 복수개의 서브 슬라이스에 의해 전송되는 타입 2 PLP를 포함할 수 있다. 또한 복수의 PLP는 하나의 서비스를 전송할 수 있고, 하나의 서비스에 포함되는 서비스 컴포넌트들을 전송할 수도 있다. 만약 PLP가 서비스 컴포넌트를 전송하는 경우, 전송측은 서비스 컴포넌트를 전송하는 PLP임을 지시하는 시그널링 정보를 전송할 수 있다.

또한 본 발명에서는 종래 지상파 방송 시스템과 RF 주파수 대역을 공유하면서, 기본적인 데이터 외에 추가적인 데이터(또는 인핸스드 방송 신호)를 특정 PLP를 통해 전송하는 것을 일 실시예로 할 수 있다. 이 경우 전송측은 상술한 P1 심볼의 시그널링 정보를 통해 현재 전송되는 신호 또는 시스템을 정의할 수 있을 것이다. 이하에서는 추가적인 데이터가 비디오 데이터의 경우를 설명한다. 즉, 도 12에 도시된 바와 같이 전송 프레임의 타입 2 PLP인 PLP M1(112100)과 PLP (M1+M2)(112200)은 추가적인 비디오 데이터를 포함하여 전송할 수 있다. 또한 본 발명에서는 이와 같이 추가적인 비디오 데이터를 전송하는 전송 프레임을 NEW 전송 프레임이라 호칭할 수 있다.

도 13은 본 발명의 일 실시예에 따른 FEF 기반의 NEW 전송 프레임의 구조를 나타낸 도면이다.

도 13에서는 상술한 추가적인 비디오 데이터를 전송하기 위하여 FEF(Future extension frame)를 사용하는 경우를 나타내고 있다. 본 발명에서는 기본적인 비디오 데이터를 전송하는 프레임을 기본 프레임이라 호칭하고, 추가적인 비디오 데이터를 전송하는 FEF를 NEW 프레임이라 호칭할 수 있다.

도 13은 기본 프레임과 NEW 프레임이 멀티플렉싱된 수퍼 프레임(113100, 113200) 구조를 나타내고 있다. 수퍼 프레임(113100)에 포함된 프레임 중 표시 되지 않은 프레임(113100-1~n)은 기본 프레임이며, 표시된 프레임(113110-1~2)은 NEW 프레임이다.

도 13의 (a)는 기본 프레임과 NEW 프레임의 비율이 N:1인 경우를 나타낸 도면이다. 이 경우 수신기에서 하나의 NEW 프레임(113120-1)을 수신한 뒤 다음 NEW 프레임(113120-2)을 수신하는데 걸리는 시간은 n개의 기본 프레임 길이에 해당할 수 있다.

도 13의 (b)는 기본 프레임과 NEW 프레임의 비율이 1:1인 경우를 나타낸 도면이다. 이 경우, 수퍼 프레임(113200) 내에서 NEW 프레임의 비율이 최대가 될 수 있으므로, NEW 프레임는 기본 프레임과의 공유성을 극대화시키기 위하여 기본 프레임과 매우 유사한 구조를 가질 수도 있다. 또한 이 경우 수신기에서 하나의 NEW 프레임(113210-1)을 수신한 뒤 다음 NEW 프레임(113210-1)을 수신하는데 걸리는 시간은 1개의 기본 프레임(113220) 길이에 해당하므로, 도 13의 (a)에 도시된 경우보다 주기가 짧다.

도 14는 본 발명의 일 실시예에 따른 추가 전송 프레임을 식별하기 위한 P1 심볼 생성과정을 나타낸 도면이다.

도 13에 도시된 바와 같이 기본 프레임 구별되는 추가 전송 프레임을 통해 추가적인 비디오 데이터를 전송하는 경우, 수신기에서 추가 전송 프레임을 식별하고 처리할 수 있도록 별도의 시그널링 정보를 전송해야 한다. 본 발명의 추가 전송 프레임은 이와 같이 별도의 시그널링 정보를 전송하는 P1 심볼을 포함할 수 있으며, 이를 new_system_P1 심볼이라 호칭할 수 있다. 이는 기존 전송 프레임에서 사용되던 P1 심볼과 다를 수 있으며, 복수개가 될 수 있다. 이때 new_system_P1 심볼은 전송 프레임의 프리앰블 영역 내 첫번째 P2 심볼 전단에 위치하는 것을 일 실시예로 할 수 있다.

또한 본 발명에서는 new_system_P1 심볼을 생성하기 위하여 기존의 전송 프레임의 P1 심볼을 수정하여 사용할 수 있다. 이를 위하여 본 발명에서는 기존 전송 프레임의 P1 심볼의 구조를 수정하여 new_system_P1 심볼을 생성하거나, 심볼을 생성하는 심볼 제너레이션부(114100)을 변형시켜 new_system_P1 심볼을 생성하는 방법을 제시한다.

도 14의 A는 기존 전송 프레임의 P1 심볼의 구조를 나타낸 도면이다. 본 발명에서는 도 14의 A에 도시된 기존 전송 프레임의 P1 심볼의 구조를 수정하여 new_system_P1 심볼을 생성할 수 있다. 이 경우, 기존 P1 심볼의 prefix와 postfix를 위한 주파수 변위값(f_SH)을 변형시키거나 P1 심볼의 길이(T_P1C나 T_P1B의 크기)를 바꿔서 new_system_P1 심볼을 생성할 수 있다. 단, P1 심볼 구조를 수정하여 AP1 심볼을 생성하는 경우, P1 심볼 구조에 사용되는 파라미터들(f_SH, T_P1C, T_P1B의 크기)도 적절하게 수정되어야 한다.

도 14의 B는 P1 심볼을 생성하는 P1 심볼 제너레이션부를 나타낸 도면이다. 본 발명에서는 도 14의 B에 도시된 P1 심볼 제너레이션부를 변형시켜 new_system_P1 심볼을 생성할 수 있다. 이 경우, 심볼 제너레이션부(114100)에 포함된 CDS 테이블 모듈(114110), MSS 모듈(114120) 및 C-A-B 스트럭쳐 모듈(114130)으로부터 P1 심볼에 사용되는 액티브 캐리어(active carrier)의 분포를 바꾸는 방법(예를 들어 CDS 테이블 모듈(114110)이 다른 CSS(Complementary Set of Sequence)를 사용하는 방법등) 또는 P1 심볼로 전송하는 정보를 위한 패턴을 변형시키는 방법(MSS 모듈(114120)이 다른 CSS(Complementary Set of Sequence)를 사용하는 방법 등)등을 사용하여 new_system_P1 심볼을 생성할 수 있다.

도 15는 본 발명의 일 실시예에 따른 송수신 신호에 포함되는 L1-프리 시그널링 정보를 나타낸 도면이다.

상술한 바와 같이 L1 시그널링 정보는 P1 시그널링 정보, L1-프리 시그널링 정보 및 L1-포스트 시그널링 정보를 포함할 수 있다. 도면에는 도시되어 있지 않으나, P1 시그널링 정보는 L1-프리 시그널링 정보 전단에 위치할 수 있다. 또한 P1 시그널링 정보는 S1 필드와 S2 필드를 포함할 수 있다. S1 필드는 프리앰블 영의 포맷을 지시하기 위한 식별자들을 포함할 수 있으며, S2 필드는 보조정보들을 지시하기 위한 식별자들을 포함할 수 있다.

도 15은 L1-프리 시그널링 정보에 포함되는 테이블의 일 실시예이다. L1-프리 시그널링 정보는 L1 포스트 시그널링 정보의 수신 및 디코딩하는데 필요한 정보를 포함할 수 있다. 이하 테이블에 포함되는 각 필드들을 살펴본다. 각 필드의 크기와 테이블에 포함될 수 있는 필드의 종류는 설계자의 의도에 따라 추가 또는 변경 가능하다.

TYPE 필드는 8비트의 크기를 가지는 필드로, 인풋 스트림의 타입이 TS인지 GS인지를 지시할 수 있다.

BWT_EXT 필드는 1비트의 크기를 가지는 필드로, OFDM 심볼의 대역폭 확장 (bandwidth extension) 여부를 지시할 수 있다.

S1 필드는 3 비트의 크기를 가지는 필드로, 현재 전송 시스템이 MISO인지 SISO인지를 지시할 수 있다.

S2 필드는 4 비트의 크기를 가지는 필드로, FFT 사이즈를 지시할 수 있다.

L1_REPETITION_FLAG 필드는 1비트의 크기를 가지는 필드로, L1 시그널의 리피티션 플래그(repetition flag)를 지시할 수 있다.

GUARD_INTERVAL 필드는 3비트의 크기를 가지는 필드로, 현재 전송 프레임의 가드 인터벌의 크기를 지시할 수 있다.

PAPR 필드는 4비트의 크기를 가지는 필드로, PAPR 리덕션(PAPR reduction)의 방식을 지시할 수 있다. 상술한 바와 같이 본 발명에서 사용되는 PAPR 방식으로는 ACE 방식 또는 TR 방식이 될 수 있다.

L1_MOD 필드는 4비트의 크기를 가지는 필드로, L1-포스트 시그널링 정보의 QAM 모듈레이션 타입을 지시할 수 있다.

L1_COD 필드는 2비트의 크기를 가지는 필드로, L1-포스트 시그널링 정보의 코드 레이트를 지시할 수 있다.

L1_FEC_TYPE 필드는 2비트의 크기를 가지는 필드로, L1-포스트 시그널링 정보의 FEC 타입을 지시할 수 있다.

L1_POST_SIZE 필드는 18비트의 크기를 가지는 필드로, L1-포스트 시그널링 정보의 크기를 지시할 수 있다.

L1_POST_INFO_SIZE 필드는 18비트의 크기를 가지는 필드로, L1-포스트 시그널링 정보의 정보 영역의 크기를 지시할 수 있다.

PILOT_PATTERN 필드는 4비트의 크기를 가지는 필드로, 파일럿 삽입 패턴을 지시할 수 있다.

TX_ID_AVAILABILITY 필드는 8비트의 크기를 가지는 필드로, 현재 지리적인 셀의 범위 내에서 전송 장치 식별 능력을 지시할 수 있다.

CELL_ID 필드는 16비트의 크기를 가지는 필드로, 셀 식별자를 지시할 수 있다.

NETWORK_ID 필드는 16비트의 크기를 가지는 필드로 네트워크 식별자를 지시할 수 있다.

SYSTEM_ID 필드는 16비트의 크기를 가지는 필드로, 시스템 식별자를 지시할 수 있다.

NUM_FRAMES 필드는 8비트의 크기를 가지는 필드로, 수퍼 프레임당 전송 프레임들의 개수를 지시할 수 있다.

NUM_DATA_SYMBOLS 필드는 12비트의 크기를 가지는 필드로, 전송 프레임 당 OFDM 심볼들의 개수를 지시할 수 있다.

REGEN_FLAG 필드는3 비트의 크기를 가지는 필드로, 리피터에 의해 신호 재생산의 횟수를 지시할 수 있다.

L1_POST_EXTENSION 필드는 1비트의 크기를 가지는 필드로, L1-포스트 시그널링 정보의 익스텐션 블록의 존재 여부를 지시할 수 있다.

NUM_RF 필드는 3비트의 크기를 가지는 필드로, TFS를 위한 RF 밴드들의 개수를 지시할 수 있다.

CURRENT_RF_IDX 필드는 3비트의 크기를 가지는 필드로, 현재 RF 채널의 인덱스를 지시할 수 있다.

RESERVED 필드는 10비트의 크기를 가지는 필드로, 향후 사용하기 위한 필드이다.

CRC-32 필드는 32비트의 크기를 가지는 필드로, L1-프리 시그널링 정보의 CRC 에러 추출 코드를 지시할 수 있다.

도 16은 본 발명에 따른 송수신 신호에 포함되는 L1-포스트 시그널링 정보의 일 실시예이다.

L1-포스트 시그널링 정보는 수신기가 PLP 데이터를 부호화하기 위해 필요한 파라미터들을 포함할 수 있다.

L1-포스트 시그널링 정보는 컨피규러블 블록(configurable block), 다이내믹 블록(dynamic block), 익스텐션 블록(extension block), CRC 블록(Cyclic Redundancy Check block) 및 L1 패딩 블록(L1 padding block)을 포함할 수 있다.

컨피규러블 블록은 하나의 전송 프레임 동안에 걸쳐 동일하게 적용될 수 있는 정보들을 포함할 수 있고, 다이내믹 블록은 현재 전송되고 있는 전송 프레임에 해당하는 특징적인 정보들을 포함할 수 있다.

익스텐션 블록은 L1-포스트 시그널링 정보가 확장되는 경우 사용될 수 있는 블록이며, CRC 블록은 L1-포스트 시그널링 정보의 에러정정을 위해 사용되는 정보들을 포함할 수 있으며 32비트 크기를 가질 수 있다. 또한 패딩 블록은 L1-포스트 시그널링 정보가 여러 개의 인코딩 블록들에 나뉘어 전송되는 경우, 각 인코딩 블록에 포함되는 정보의 크기를 동일하게 맞추기 위해 사용될 수 있으며 그 크기는 가변적이다.

도 16에 도시된 테이블은 컨피규러블 블록에 포함되는 테이블로, 테이블에 포함된 필드들은 다음과 같다. 각 필드의 크기와 테이블에 포함될 수 있는 필드의 종류는 설계자의 의도에 따라 추가 또는 변경 가능하다.

SUB_SLICES_PER_FRAME 필드는 15비트의 크기를 가지는 필드로, 전송 프레임당 서브 슬라이스의 개수를 지시할 수 있다.

NUM_PLP 필드는 8비트의 크기를 가지는 필드로, PLP의 개수를 지시할 수 있다.

NUM_AUX 필드는 4비트의 크기를 가지는 필드로, 보조 스트림의 개수를 지시할 수 있다.

AUX_CONFIG_RFU 필드는 8비트의 크기를 가지는 필드로, 향후 사용을 위한 영역이다.

이하는 주파수 루프에 포함되는 필드들이다.

RF_IDX 필드는 3 비트의 크기를 가지는 필드로, RF 채널의 인덱스를 지시할 수 있다.

FREQUENCY 필드는 32비트의 크기를 가지는 필드로, RF 채널의 주파수를 지시할 수 있다.

이하의 필드들은 S2 필드의 LSB가 1인 경우 즉, S2='xxx1'로 표현되는 경우에만 사용되는 필드들이다.

FEF_TYPE 필드는 4비트의 크기를 가지는 필드로, FEF(Future extension frame)타입을 지시하기 위해 사용될 수 있다.

FEF_LENGTH 필드는 22비트의 크기를 가지는 필드로, FEF의 길이를 지시할 수 있다.

FEF_INTERVAL 필드는 8비트의 크기를 가지는 필드로, FEF 인터벌의 크기를 지시할 수 있다.

이하의 필드들은 PLP 루프에 포함되는 필드들이다.

PLP_ID 필드는 8비트의 크기를 가지는 필드로, PLP를 식별하기 위해 사용될 수 있다.

PLP_TYPE 필드는 3비트의 크기를 가지는 필드로, 현재 PLP가 커먼 PLP 인지 일반적인 데이터를 포함하는 PLP여부를 지시할 수 있다.

PLP_PAYLOAD_TYPE 필드는 5비트의 크기를 가지는 필드로, PLP 페이로드의 타입을 지시할 수 있다.

FF_FLAG 필드는 1비트의 크기를 가지는 필드로, 고정된 주파수 플래그(fixed frequency flag)를 지시할 수 있다.

FIRST_RF_IDX 필드는 3비트의 크기를 가지는 필드로, TFS를 위한 첫번째 RF 채널의 인덱스를 지시할 수 있다.

FIRST_FRAME_IDX 필드는 8비트의 크기를 가지는 필드로, 수퍼 프레임 내 현재 PLP의 첫번째 프레임 인덱스를 지시할 수 있다.

PLP_GROUP_ID 필드는 8비트의 크기를 가지는 필드로, PLP 그룹을 식별하기 위해 사용될 수 있다. 본 발명에서는 PLP 그룹을 LLP(Link-Layer-Pipe)라 호칭할 수 있으며 PLP_GROUP_ID 필드를 LLP_ID 필드로 호칭하는 것을 일 실시예로 한다.

PLP_COD 필드는 3비트의 크기를 가지는 필드로, PLP의 코드 레이트를 지시할 수 있다.

PLP_MOD 필드는 3비트의 크기를 가지는 필드로, PLP의 QAM 모듈레이션 타입을 지시할 수 있다.

PLP_ROTATION 필드는 1비트의 크기를 가지는 필드로, PLP의 성상도 로테이션 플래그를 지시할 수 있다.

PLP_FEC_TYPE 필드는 2비트의 크기를 가지는 필드로, PLP의 FEC 타입을 지시할 수 있다.

PLP_NUM_BLOCKS_MAX 필드는 10비트의 크기를 가지는 필드로, FEC 블럭들의 PLP 최대 개수를 지시할 수 있다.

FRAME_INTERVAL 필드는 8비트의 크기를 가지는 필드로, 전송 프레임의 인터벌을 지시할 수 있다.

TIME_IL_LENGTH 필드는 8비트의 크기를 가지는 필드로 심볼 인터리빙 (또는 타임 인터리빙)의 뎁스(depth)를 지시할 수 있다.

TIME_IL_TYPE 필드는 1비트의 크기를 가지는 필드로 심볼 인터리빙(또는 타임 인터리빙)의 타입을 지시할 수 있다.

IN-BAND_B_FLAG 필드는 1비트의 크기를 가지는 필드로, 인밴드 시그널링 플래그를 지시할 수 있다.

RESERVED_1 필드는 16비트의 크기를 가지는 필드로, PLP 루프 내에서 향후 사용하기 위한 필드이다.

RESERVED_2 필드는 32비트의 크기를 가지는 필드로, 컨피규러블 블록에서 향후 사용을 위한 필드이다.

이하는 보조 스트림 루프에 포함되는 필드이다.

AUX_RFU는 32비트의 크기를 가지는 필드로, 보조 스트림 루프 내에서 향후 사용하기 위한 필드이다.

도 17은 본 발명에 따른 송수신 신호에 포함되는 L1-포스트 시그널링 정보의 또 다른 실시예이다.

도 17에 도시된 테이블은 다이나믹 블록에 포함되는 테이블로, 테이블에 포함된 필드들은 다음과 같다. 각 필드의 크기와 테이블에 포함될 수 있는 필드의 종류는 설계자의 의도에 따라 변경 가능하다.

FRAME_IDX 필드는 8비트의 크기를 가지는 필드로, 수퍼 프레임내의 프레임 인덱스를 지시할 수 있다.

SUB_SLICE_INTERVAL 필드는 22비트의 크기를 가지는 필드로, 서브 슬라이스의 인터벌을 지시할 수 있다.

TYPE_2_START 필드는 22비트의 크기를 가지는 필드로, 복수개의 프레임에 걸친 심볼 인터리버의 PLP의 시작 포지션을 지시할 수 있다. L1_CHANGE_COUNTER 필드는 8비트의 크기를 가지는 필드로, L1-시그널링의 변화 여부를 지시할 수 있다.

START_RF_IDX 필드는 3비트의 크기를 가지는 필드로, TFS를 위한 시작 RF 채널 인덱스를 지시할 수 있다.

RESERVED_1 필드는 8비트의 크기를 가지는 필드로, 향후 사용을 위한 필드이다.

이하는 PLP 루프에 포함되는 필드들이다.

PLP_ID 필드는 8비트의 크기를 가지는 필드로, 각 PLP를 식별하기 위해 사용될 수 있다.

PLP_START 필드는 22비트의 크기를 가지는 필드로, 프레임내의 PLP 시작 주소를 지시할 수 있다.

PLP_NUM_BLOCKS 필드는 10비트의 크기를 가지는 필드로, FEC 블럭들의 PLP 개수를 지시할 수 있다.

RESERVED_2 필드는 8비트의 크기를 가지는 필드로, PLP 루프에서 향후 사용하기 위한 필드이다.

RESERVED_3 필드는 8비트의 크기를 가지는 필드로, 다이내믹 블록에서 향후 사용하기 위한 필드이다.

이하는 보조 스트림 루프에 포함되는 필드이다.

AUX_RFU는 48비트의 크기를 가지는 필드로, 보조 스트림 루프 내에서 향후 사용하기 위한 필드이다.

방송 신호 송신기의 복수의 안테나로부터 방송 신호 수신기의 복수의 안테나까지 각각의 경로를 통해 전송된 신호는 서로 전혀 다른 채널을 통해 전송될 수도 있고, 동일하거나 거의 유사한 채널을 통해 전송될 수도 있다. 만약 MIMO 기술을 이용하여 복수의 채널로 전송된 신호들이 동일하거나 거의 유사한 채널을 통해 전송되는 경우, 채널들 간의 상관성이 높아서 신호 수신 장치는 수신된 신호들을 분리할 수 없다. 따라서, 채널 간의 상관성에 따라 다르게 MIMO 처리를 하여 신호를 적응적으로 얻을 수 있어야 하며, 이러한 방식을 계층적(hierarchical) MIMO 방식이라 호칭한다. 이하에서는 계층적 MIMO 방식을 사용하는 방송 신호 송수신기에 대해 설명한다.

도 18은 본 발명의 또 다른 실시예에 따른 방송 신호 송수신기를 나타낸 도면이다.

도 18의 (A)는 본 발명의 또 다른 실시예에 따른 방송 신호 송신기를 나타낸 도면이다.

도 18의 (A)에 도시된 바와 같이 본 발명의 또 다른 실시예에 따른 방송 신호 송신기는, 입력된 PLP 데이터를 부호화하기 위한 FEC 인코더, 인코딩된 PLP 데이터에 대하여 하나의 FEC 블록 단위로 비트 인터리빙을 수행하는 디멀티플렉서, 심볼 매핑될 비트의 MSB(most significant bit)와 LSB(least significant bit)로 데이터를 역다중화하고 제 1 경로 및 제 2 경로로 출력하는 제 1 심볼 맵퍼 및 제 2 심볼 맵퍼, 계층적으로 심볼 매핑된 심볼들을 수신하고, 수신한 심볼들을 MIMO 인코딩하는 MIMO 인코더, 제 1 경로 및 제 2 경로로 전송될 신호 프레임을 형성하는 제 1 프레임 맵퍼 및 제 2 프레임 맵퍼와, 각각, OFDM 방식으로 신호 프레임을 변조하고, 변조한 신호를 제 1 안테나 및 제 2 안테나를 통해 전송하는 제 1 OFDM 모듈레이터 및 제 2 OFDM 모듈레이터를 포함할 수 있다. 제 1 심볼 맵퍼 및 제 2 심볼 맵퍼의 심볼 매핑 방식은 서로 다를 수도 있다. 따라서 두 안테나를 통해서 동시에 (M+N) bps/Hz의 데이터 량이 전송된다고 가정할 때, 제 1 심볼 맵퍼는 M bps/Hz의 데이터 량을, 제 2 심볼 맵퍼는 N bps/Hz의 데이터 량을 각각 심볼 매핑할 수 있다.

도 18의 (B)는 본 발명의 또 다른 실시예에 따른 방송 신호 수신기를 나타낸 도면이다.

도 18의 (B)에 도시된 바와 같이 본 발명의 또 다른 실시예에 따른 방송 신호 수신기는, 제 1 안테나 및 제 2 안테나로부터 수신된 신호의 시간 및 주파수 영역에서의 동기를 획득하는 제 1 동기부 및 제 2 동기부, 각각, 동기가 획득된 신호에 대해 OFDM 방식으로 복조를 수행하고, 2개의 안테나를 통해 수신된 신호에 대한 채널 등화를 수행하는 제 1 OFDM 디모듈레이터 및 제 2 OFDM 디모듈레이터, 각각, 2개의 안테나 경로에서 등화된 신호로부터 신호 프레임을 파싱할 수 있는 제 1 프레임 파서 및 제 2 프레임 파서, 채널 정보를 이용하여 채널의 상관성을 산출하고, 산출된 채널의 상관성에 따라 파싱된 신호 프레임에 포함된 신호에 대해 다르게 MIMO 디코딩을 수행하는 계층적 (hierarchical) MIMO 디코더, 출력된 제어 신호에 따라 MIMO 디코더가 분리한 신호들에 대해 계층적 디모듈레이션을 적용하여 심볼 디맵핑하거나 또는 하나의 디모듈레이션 방식으로 심볼 디맵핑하는 제 1 심볼 디맵퍼, 제 2 심볼 디맵퍼 및 제 3 심볼 디맵퍼, 제 1 심볼 디맵퍼, 제 2 심볼 디맵퍼가 심볼 디매핑한 비트 스트림을 다중화하는 멀티플렉서, MIMO 디코더(104400)로부터 채널 상관성에 따른 채널 정보를 수신할 수 있고, 수신한 채널 정보에 따라 멀티플렉서 또는 제 3 심볼 디맵퍼가 출력하는 비트 스트림을 선택적으로 출력하는 데이터 머저 및 데이터 머저가 출력하는 비트 스트림에 대해 에러 정정 복호를 수행하는 FEC 디코더를 포함할 수 있다.

채널의 상관성이 낮은 경우, 제 1 심볼 디맵퍼 및 제 2 심볼 디맵퍼는 각각, MIMO 디코더가 분리하여 출력한 심볼을 수신하고 수신한 심볼을 각각의 심볼 매핑 방식에 따라 심볼 디맵핑을 수행하고, 각각 수신 데이터의 MSB와 LSB에 해당하는 비트 스트림을 출력할 수 있다. 또한 채널의 상관성이 높을 경우 제 3 심볼 디맵퍼는 각 안테나 경로로 전송된 신호들이 합쳐진 신호의 심볼에 대해 심볼 디맵핑을 수행할 수 있다.

MIMO 방식을 사용하는 방송 신호 송신기의 경우, 심볼 맵핑 방식에 따라 데이터 전송율이 달라질 수 있고, 2개 보다 더 많은 전송 경로로 데이터를 전송할 경우 심볼 맵핑 방식에 따라 데이터 전송율의 차이는 더 커질 수 있다. 이 경우, 전송 경로들의 수만큼 서로 다른 심볼 맵핑 방식들을 사용하여 데이터 전송율을 조절할 수 있다. 이러한 방식을 하이브리드(Hybrid) MIMO 방식이라 호칭하며, 이하에서는 하이브리드(Hybrid) MIMO 기법을 사용하는 방송 신호 송/수신기에 대해 설명한다.

도 19는 본 발명의 또 다른 실시예에 따른 방송 신호 송수신기를 나타낸 도면이다.

도 19의 (A)는 본 발명의 또 다른 실시예에 따른 방송 신호 송신기를 나타낸 도면이다. 19의 (A)에 도시된 바와 같이 본 발명의 또 다른 실시예에 따른 방송 신호 송신기는 전송할 데이터에 대해 특정 에러 정정 부호 방식에 따라 에러 정정 부호화를 수행하는 FEC 인코더, 에러 정정 부호화된 데이터를 복수의 안테나 수에 해당하는 복수의 경로로 나누어 출력하는 디멀티플렉서, 각 경로를 통해 입력된 데이터를 각각 심볼 맵핑하는 제 1 심볼 맵퍼 및 제 2 심볼 맵퍼, 볼들이 최적의 파워로 전송되도록 심볼들의 파워를 조절하는 제 1 파워 보정부 및 제 2 파워 보정부, 심볼 맵핑된 심볼들을 각각 수신하여 MIMO 인코딩을 수행하는 MIMO 인코더, 각각 안테나 경로로 전송될 신호 프레임을 형성하는 제 1 프레임 맵퍼 및 제 2 프레임 맵퍼와 각각, OFDM 방식으로 신호 프레임을 변조할 수 있고, 변조한 신호를 각각의 안테나를 통해 전송하는 제 1 OFDM 모듈레이터 및 제 2 OFDM 모듈레이터를 포함할 수 있다.

제 1 심볼 맵퍼 및 제 2 심볼 맵퍼의 심볼 맵핑 방식은 다를 수 있다. 1 파워 보정부 및 제 2 파워 보정부는 서로 다른 두 심볼 맵핑 방식에 따라 심볼들의 파워를 조절할 수 있는데, 예를 들어 2 개의 심볼 맵핑 방식에 따른 심볼들의 평균 파워로 조절할 수 있다.

도 19의 (B)는 본 발명의 또 다른 실시예에 따른 방송 신호 송신기를 나타낸 도면이다.

도 19의 (B)에 도시된 바와 같이 본 발명의 또 다른 실시예에 따른 방송 신호 송신기는 제 1 동기부 및 제 2 동기부, 제 1 OFDM 디모듈레이터 및 제 2 OFDM 디모듈레이터, 제 1 프레임 파서 및 제 2 프레임 파서, MIMO 디코더, 제 1 파워 보정부 및 제 2 파워 보정부, 제 1 심볼 디맵퍼, 제 2 심볼 디맵퍼, 멀티플렉서 및 FEC 디코더를 포함할 수 있다. 본 발명에 따른 방송 신호 수신기는 하이브리드 MIMO 방식을 이용하여 복수의 안테나로 수신된 신호들을 서로 다른 심볼 디맵핑 방식에 따라 디맵핑할 수 있으며, 도 19의 (A)에 도시된 방송 신호 송신기의 역과정을 수행하므로 구체적인 설명은 생략한다.

또한 본 발명에서는 SVC(Scalable Video Coding) 방식을 사용한 MIMO 시스템을 제안한다. SVC 방식은 다양한 단말기와 통신 환경 및 이들의 변화에 대응하기 위해 개발된 동영상의 코딩 방법이다. SVC 방식은 하나의 동영상을 계층적으로 원하는 화질이 발생하도록 코딩하여, 베이스 레이어에서 기본 화질의 영상에 대한 비디오 데이터를, 인핸스먼트 레이어에서 상위 화질의 영상을 복원할 수 있는 추가적인 비디오 데이터를 전송할 수 있다. 따라서 수신기는 수신기의 특성에 따라 베이스 레이어의 비디오 데이터만을 수신하여 디코딩하여 기본 화질의 영상을 획득하거나, 베이스 레이어의 비디오 데이터와 인핸스먼트 레이어의 비디오 데이터를 디코딩하여 상위 화질의 영상을 획득할 수 있다. 이하에서 베이스 레이어는 베이스 레이어에 해당하는 비디오 데이터를 포함하는 의미로, 인핸스먼트 레이어는 인핸스먼트 레이어에 해당하는 비디오 데이터를 포함하는 의미로 사용될 수 있다. 또한, 이하에서 SVC의 대상은 비디오 데이터만이 아닐 수도 있으며, 베이스 레이어는 베이스 레이어에 해당하는 기본 영상/음성/데이터를 포함하는 기본 서비스를 제공할 수 있는 데이터를, 인핸스먼트 레이어는 인핸스먼트 레이어에 해당하는 상위 영상/음성/데이터를 포함하는 상위 서비스를 제공할 수 있는 데이터를 포함하는 의미로 사용될 수 있다.

이하 본 발명의 방송 시스템에서는, SVC 방식을 이용하여 SISO 또는 MISO 방식으로 수신 가능한 경로로 SVC의 베이스 레이어를 전송하고, MIMO 방식으로 수신이 가능한 경로로 SVC의 인핸스먼트 레이어를 전송하는 방법을 제시한다. 즉, 단일 안테나를 갖는 수신기의 경우 SISO 또는 MISO 방식으로 베이스 레이어를 수신하여 기본 화질의 영상을 획득하고, 복수의 안테나를 갖는 수신기의 경우 MIMO 방식으로 베이스 레이어와 인핸스먼트 레이어를 수신하여 상위 화질의 영상을 획득할 수 있는 방법을 제시한다.

도 20은 본 발명의 일 실시예에 따른 SVC를 사용한 MIMO 방송 신호 송신기 및 송신 방법을 나타낸 도면이다.

도 20에서 도시된 바와 같이 방송 신호 송신기는 방송 서비스를 SVC로 인코딩하는 SVC 인코더(120100)와 데이터를 복수의 안테나로 전송할 수 있도록 공간 다이버시티 또는 공간 멀티플렉싱 방식을 통해 분배하는 MIMO 인코더(120200)를 포함할 수 있다. 도 20에서는 계층 변조(Hierarchical modulation) 방식을 사용하는 방송 신호 송신기를 도시하고 있다.

SVC 인코더(120100)는 방송 서비스를 SVC 인코딩하여 베이스 레이어와 인핸스먼트 레이어로 출력한다. 베이스 레이어는 제 1 안테나(Ant 1; 120300) 및 제 2 안테나(Ant 2; 120400)에서 동일하게 전송되며, 인핸스먼트 레이어는 MIMO 인코더(120200)에서 인코딩되어 동일한 데이터 또는 상이한 데이터로 각각 제 1 안테나(120300) 및 제 2 안테나(120400)로 전송된다. 이 경우 전송 시스템은 데이터 변조시 심볼 매핑을 수행하는데, 심볼 매핑에 대한 도면은 좌측에서 도시한 바와 같다(심볼 맵퍼는 미도시함).

방송 신호 송신기는 계층 변조를 수행하여, 심볼 매핑시 변조되는 데이터의 MSB(Most Significant Bit) 부분에는 베이스 레이어에 해당하는 비트들을, LSB(Least Significant Bit) 부분에는 인핸스먼트 레이어에 해당하는 비트들을 매핑할 수 있다.

도 21은 본 발명의 다른 일 실시예에 따른 SVC를 사용한 MIMO 방송 신호 송신기 및 송신 방법을 나타낸 도면이다.

도 21에서 전송 장치는 방송 신호 송신기를 SVC로 인코딩하는 SVC 인코더(121100)와 데이터를 복수의 안테나로 전송할 수 있도록 공간 다이버시티 또는 공간 멀티플렉싱 방식을 통해 분배하는 MIMO 인코더(121200)를 포함한다. 도 21에서는 FDM(Frequency Division Multiplexing) 방법을 사용하는 전송 시스템의 실시예를 나타낸다.

SVC 인코더(121100)는 방송 서비스를 SVC 인코딩하여 베이스 레이어와 인핸스먼트 레이어로 출력한다. 베이스 레이어는 제 1 안테나(Ant 1; 121300) 및 제 2 안테나(Ant 2; 121400)에서 동일하게 전송되며, 인핸스먼트 레이어는 MIMO 인코더(121200)에서 인코딩되어 동일한 데이터 또는 상이한 데이터로 각각 제 1 안테나(121300) 및 제 2 안테나(121400)로 전송된다.

방송 신호 송신기는 데이터 전송 효율을 높이기 위해 FDM 방식을 사용하여 데이터를 처리할 수 있으며, 특히 OFDM 방식을 사용, 복수의 서브 캐리어를 통해 데이터를 전송할 수 있다. 또한 방송 신호 송신기는 서브 캐리어들을 SISO/MISO 신호를 전송하는데 사용하는 서브 캐리어와 MIMO 신호를 전송하는 서브 캐리어로 할당하여 각각의 신호를 전송할 수 있다. SVC 인코더(121100)에서 출력되는 베이스 레이어는 SISO/MISO 캐리어를 통해 복수의 안테나에서 동일하게 전송되고, 인핸스먼트 레이어는 MIMO 인코딩을 거쳐 MIMO 캐리어를 통해 복수의 안테나에서 전송될 수 있다.

방송 신호 수신기는 OFDM 심볼을 수신하여 SISO/MISO 캐리어에 해당하는 데이터를 SISO/MISO 디코딩하여 베이스 레이어를 획득하고, MIMO 캐리어에 해당하는 데이터를 MIMO 디코딩하여 인핸스먼트 레이어를 획득할 수 있다. 이후 채널 상황 및 수신 시스템에 따라 MIMO 디코딩이 불가능한 경우에는 베이스 레이어만으로, MIMO 디코딩이 가능한 경우에는 인핸스먼트 레이어까지 포함하여 서비스를 복구, 제공할 수 있다. 제 2 실시예의 경우, 서비스의 비트 정보가 심볼로 매핑된 후에 MIMO 처리가 수행되므로 MIMO 인코더(121200)가 심볼 맵퍼 후에 위치할 수 있어 방송 신호 송신기의 구조가 도 21에 도시된 실시예의 경우보다 간단해질 수도 있다.

도 22는 본 발명의 또 다른 일 실시예에 따른 SVC를 사용한 MIMO 방송 신호 송신기 및 송신 방법을 나타낸 도면이다.

도 22에서 방송 신호 송신기는 방송 서비스를 SVC로 인코딩하는 SVC 인코더(122100)와 데이터를 복수의 안테나로 전송할 수 있도록 공간 다이버시티 또는 공간 멀티플렉싱 방식을 통해 분배하는 MIMO 인코더(122200)를 포함한다. 도 22에서는 TDM (Time Division Multiplexing) 방법을 사용하는 전송 장치의 실시예를 나타낸다.

도 22의 실시예에서, 방송 신호 송신기는 SVC 인코딩된 베이스 레이어와 인핸스먼트 레이어를 각각 SISO/MISO 슬롯 및 MIMO 슬롯을 통해 전송할 수 있다. 이 슬롯은 전송 신호의 시간 또는 주파수 단위의 슬롯일 수 있으며, 도 22의 실시예에서는 시간 슬롯으로 도시하였다. 또한, 이 슬롯은 PLP가 될 수도 있다. 방송 신호 수신기는 수신되는 슬롯이 어떤 종류의 슬롯인지를 파악하고, SISO/MISO 슬롯으로부터 베이스 레이어를, MIMO 슬롯으로부터 인핸스먼트 레이어를 수신한다. 상술한 바와 같이 채널 또는 수신기에 따라 수신 시스템은 베이스 레이어만을 사용하여 서비스를 복구하거나, MIMO 디코딩을 수행하여 인핸스먼트 레이어도 함께 사용하여 서비스를 복구할 수도 있다.

앞에서 설명한 제 1 내지 제 3 실시예에서, SVC 방식을 사용하여 베이스 레이어와 인핸스먼트 레이어를 생성하고, 생성된 베이스 레이어와 인핸스먼트 레이어를 SISO/MISO 및 MIMO 방법 중 하나로 각각 전송하는 방법을 설명하였다. 이렇게 전송하는 베이스 레이어와 인핸스먼트 레이어는 MIMO 방송 데이터에 해당한다. 이하에서는 베이스 레이어와 인핸스먼트 레이어를 포함하는 MIMO 방송 데이터를, 지상파 방송을 전송하기 위한 지상파 방송 프레임과의 관계에서 어떻게 전송할 것인지에 대하여 설명하도록 한다. 이하에서 베이스 레이어와 인핸스먼트 레이어를 포함하는 MIMO 방송 데이터는 제 1 내지 제 3 실시예 중 하나에 의해 생성될 수 있으며, 또한 이 중 하나 이상의 조합에 의해 생성될 수 있다.

(1) MIMO 방송 데이터를 특정 PLP로 전송하는 방법

MIMO 방송 데이터를 특정 PLP에 포함시키면서, 지상파 방송 데이터를 포함하는 PLP와 구별하여 전송할 수 있다. 이 경우 특정 PLP는 MIMO 방송 데이터를 전송하기 위해 사용되며, 이를 설명하기 위한 시그널링 정보를 추가적으로 전송할 수 있다. 이하에서, MIMO 방송 데이터를 포함하는 특정 PLP를 MIMO 방송 PLP로, 기존 지상파 방송 데이터를 포함하는 PLP를 지상파 방송 PLP로 지칭할 수 있다.

(2) MIMO 방송 데이터를 특정 프레임으로 전송하는 방법

상술한 바와 같이 생성된 MIMO 방송 데이터를 특정 프레임에 포함시키면서, 지상파 방송 프레임과 구별하여 전송하는 방법이 가능하다. 이 경우 특정 프레임은 MIMO 방송 데이터를 전송하기 위해 사용되며, 이를 설명하기 위한 시그널링 정보를 추가적으로 전송할 수 있다. 이 경우 특정 프레임은 도 13에서 설명한 FEF가 될 수 있다. 이하에서, MIMO 방송 데이터를 포함하는 특정 프레임을 MIMO 방송 프레임으로 호칭한다.

(3) MIMO 방송 PLP를 지상파 방송 프레임과 MIMO 방송 프레임으로 전송하는 방법

MIMO 방송 데이터를 포함하는 PLP를 지상파 방송 프레임과 MIMO 방송 프레임을 통해 전송할 수 있다. 상술한 실시예들과 달리, MIMO 방송 PLP가 기존 프레임에도 존재하므로, 지상파 방송 프레임과 MIMO 방송 프레임에 존재하는 연결되는 PLP간의 관계를 시그널링해줄 필요가 있다. 이를 위해 MIMO 방송 프레임도 L1 시그널링 정보를 포함하도록 하며, 프레임 내에 존재하는 MIMO 방송 PLP에 대한 정보를 지상파 방송 프레임의 L1 시그널링 정보와 같이 전송할 수 있다.

MIMO 방송 프레임에 포함되는 MIMO 방송 PLP에는 SISO, MISO, MIMO 방식의 PLP가 존재할 수 있다. 이 경우 SISO/MISO 방식의 PLP 또는 캐리어에는 베이스 레이어가 전송될 수 있고, MIMO 방식의 PLP 또는 캐리어에는 인핸스먼트 레이어가 전송될 수 있다. SISO/MISO 방식의 PLP 또는 캐리어와 MIMO 방식의 PLP 또는 캐리어의 비율은 0~100%로 가변할 수 있으며, 그 비율은 프레임마다 상이하게 설정될 수 있다.

도 23은 본 발명의 일 실시예에 따른 SVC를 사용한 MIMO 전송 시스템이 적용된 지상파 방송 시스템이 전송하는 전송 프레임 구조를 나타낸 도면이다. 도 23은 도 20 내지 도 22와 관련하여 설명한 방법 및 방법 (1) 내지 방법 (3)의 적어도 하나를 사용한 방송 신호의 실시예에 해당한다.

도 23의 (A)는 지상파 방송 프레임과 MIMO 방송 프레임이 포함된 방송 신호를 나타낸다. 도 23의 (A)에서 MIMO 방송 PLP는 지상파 방송 프레임 및 MIMO 방송 프레임에 존재할 수 있다. 기존 프레임에 포함된 MIMO 방송 PLP는 베이스 레이어이며, MIMO 방송 프레임이 포함된 MIMO 방송 PLP는 인핸스먼트 레이어로서, SISO, MISO, 또는 MIMO 방식으로 전송될 수 있다.

도 23의 (B)는 지상파 방송 프레임과 MIMO 방송 프레임이 포함된 방송 신호를 나타낸다. 도 23의 (B)에서 MIMO 방송 PLP는 MIMO 방송 프레임에만 존재할 수 있다. 이 경우 MIMO 방송 PLP는 베이스 레이어를 포함하는 PLP와 인핸스먼트 레이어를 포함하는 PLP를 포함할 수 있다.

도 23의 (C)는 지상파 방송 프레임과 MIMO 방송 프레임이 포함된 방송 신호를 전송한다. MIMO 방송 데이터는 MIMO 방송 프레임 내에만 존재한다. 다만, 도 23의 (B)와 달리 베이스 레이어와 인핸스먼트 레이어는 PLP로 구분되어 전송되지 않고, 캐리어로 구분되어 전송될 수 있다. 즉, 도 21에서 설명한 바와 같이 베이스 레이어에 해당하는 데이터와 인핸스먼트 레이어에 해당하는 데이터를 각각 별도의 서브 캐리어에 할당하여 OFDM 변조하여 전송할 수 있다.

상술한 SVC(Scalable Video Coding) 방식을 사용한 MIMO 방송 시스템에 있어서 방송 신호 송신기는 베이스 레이어와 인핸스먼트 레이어를 PLP로 구분지어 입력받고 처리할 수 있다. 예를 들어, 도 2의 (B)에서 설명한 복수의 PLP를 처리하는 모드 어댑테이션 블록(102100)에서, 베이스 레이어는 PLP0에, 인핸스먼트 레이어는 PLP1에 포함될 수 있다. 이에 대응하는 방송 신호 수신기는 베이스 레이어와 인핸스먼트 레이어가 PLP로 구분지어 전송된 방송 신호를 수신하여 처리할 수 있다. 또한 방송 신호 송신기는 하나의 PLP에 베이스 레이어와 인핸스먼트 레이어를 함께 전송할 수 있다. 이 경우 방송 신호 송신기는 데이터를 SVC 인코딩하여 베이스 레이어와 인핸스먼트로 출력하는 SVC 인코더를 포함할 수 있다. 이에 대응하는 방송 신호 수신기는베이스 레이어와 인핸스먼트 레이어가 하나의 PLP로 전송된 방송 신호를 수신하여 처리할 수 있다.

이하에서는, 상술한 방송 신호를 전송하는 송신기 및 송신 방법에 있어서, MIMO 송신 방법에 대하여 더욱 상세히 설명하도록 한다.

디지털 방송 시스템에서 전송 효율을 높이고 강건한(robust) 통신을 수행하기 위해 다양한 기술이 도입되고 있다. 그 중 하나로서 송신측 또는 수신측에서 복수의 안테나를 사용하는 방법이 제안되고 있으며, 이를 각각 단일 안테나 전송 단일 안테나 수신 방식(SISO; Single-Input Single-Output), 단일 안테나 전송 다중 안테나 수신 방식(SIMO; Single-Input Multi-Output) 다중 안테나 전송 단일 안테나 수신 방식(MISO; Multi-Input Sinle-Output), 다중 안테나 전송 다중 안테나 수신 방식(MIMO; Multi-Input Multi-Output)으로 나눌 수 있다. 이하에서, 다중 안테나는 설명의 편의를 위해 2개의 안테나를 예로서 설명할 수 있으나, 이러한 본 발명의 설명은 2개 이상의 안테나를 사용하는 시스템에 적용될 수 있다.

SISO 방식은 1개의 송신 안테나와 1개의 수신 안테나를 사용하는 일반적인 방송 시스템을 나타낸다. SIMO 방식은 1개의 송신 안테나와 복수의 수신 안테나를 사용하는 방송 시스템을 나타낸다.

MISO 방식은 복수의 송신 안테나와 복수의 수신 안테나를 사용하여 송신 다이버시티를 제공하는 방송 시스템을 나타내며, 일 예로서 알라모우티(Alamouti) 방식 등을 나타낸다. MISO 방식은 1개의 안테나로 데이터를 성능 손실(performance loss) 없이 수신할 수 있는 방식을 일컫는다. 수신 시스템에서 성능 향상을 위해 복수의 수신 안테나로 동일한 데이터를 수신할 수 있지만, 이러한 경우에도 본 명세서에서는 이를 MISO의 범위에 포함하여 설명하도록 한다.

MIMO 방식은 복수의 송신 안테나와 복수의 수신 안테나를 사용하여 송신/수신 다이버시티와 높은 전송 효율을 제공하는 방송 시스템을 나타낸다. MIMO 방식은 시간 및 공간 차원에서 상이하게 신호를 처리하여, 동일 주파수 대역에서 동시에 동작하는 병렬적 경로를 통해 복수의 데이터 스트림을 전송하여 다이버시티 효과와 높은 전송 효율을 달성할 수 있다.

일 실시예로서, MIMO 방식에는 공간 다중화 (SM; Spatial Multiplexing) 기법 및 골든 코드(GC; Golden Code) 기법이 사용될 수 있으며, 이하에서 이들에 대해 상술하도록 한다.

이하에서 방송 신호 전송시 변조 방식을 M-QAM(Quadrature Amplitude Modulation)으로 표현할 수 있다. 즉, M이 2인 경우에는 2-QAM으로 BPSK(Binary Phase Shift Keying) 방식을, M이 4인 경우에는 4-QAM으로 QPSK(Quadrature Phase Shift Keying)을 나타낼 수 있다. M은 변조에 사용되는 심볼의 개수를 나타낼 수 있다.

이하에서, MIMO 시스템은 2개의 전송 안테나를 사용하여 2개의 방송 신호를 전송하고, 2개의 수신 안테나를 사용하여 2개의 방송 신호를 수신하는 경우를 예로써 설명하도록 한다.

도 24는 본 발명의 일 실시예에 따른 MIMO 송수신 시스템을 나타낸 도면이다.

도 24는 본 발명의 방송 신호 송신기 및 방송 신호 수신기에서, MIMO 인코딩에 관련된 엘러먼트들을 나타낸 도면이다.

도 24에서, MIMO 전송 시스템은 입력 신호 생성부(201010), MIMO 인코더(201020), 제 1 전송 안테나(201030) 및 제 2 전송 안테나(201040)를 포함한다. 이하에서 입력 신호 생성부(201010)는 디바이더로, MIMO 인코더(201020)는 MIMO 프로세서로 각각 지칭할 수도 있다.

MIMO 수신 시스템은 제 1 수신 안테나(201050), 제 2 수신 안테나(201060), MIMO 디코더(201070) 및 출력 신호 생성부(201080)를 포함할 수 있다. 이하에서 출력 신호 생성부(201080)는 머저(merger)로, MIMO 디코더(201070)는 ML 디텍터로 지칭할 수도 있다.

MIMO 전송 시스템에서, 입력 신호 생성부(201010)는 복수의 안테나로 전송하기 위한 복수의 입력 신호를 생성할 수 있다. 즉, 송신하려는 입력 신호 또는 데이터를 2개의 입력 신호로 분배하여 MIMO 전송을 위한 제 1 입력 신호 S1 및 제 2 입력 신호 S2를 출력할 수 있다.

MIMO 인코더(201020)는 복수의 입력 신호(S1 및 S2)에 MIMO 인코딩을 수행하여 MIMO 전송을 위한 제 1 전송 신호 St1 및 제 2 전송 신호 St2를 출력하며, 출력된 전송 신호들 각각은 필요한 신호 처리 및 변조 과정을 거쳐 각각 제 1 안테나(201030) 및 제 2 안테나(201040)를 통해 전송될 수 있다. MIMO 인코더(201020)는 심볼 단위로 인코딩을 수행할 수 있다. MIMO 인코딩 방법으로는 상술한 SM 기법, GC 기법을 사용할 수 있으며, 이하에서 본 발명에서는 새로운 MIMO 인코딩 방법을 제안한다. MIMO 인코더는 이하에서 설명하는 MIMO 인코딩 방법을 사용하여 복수의 입력 신호를 MIMO 인코딩할 수 있다. 또한, MIMO 인코더는 이하에서 MIMO 프로세서로 지칭할 수도 있다. 즉, MIMO 인코더는 이하에서 제안하는 MIMO 매트릭스와 MIMO 매트릭스의 파라미터 값에 따라 복수의 입력 신호를 프로세싱하여 복수의 전송 신호를 출력한다.

입력 신호 생성부(201010)는 MIMO 인코딩을 위한 복수의 입력 신호를 출력하는 엘러먼트로서, 전송 시스템에 따라 디멀티플렉서, 프레임 빌더 등의 엘러먼트가 될 수도 있다. 또한, MIMO 인코더(201020)에 포함되어, MIMO 인코더(201020)가 복수의 입력 신호를 생성하여 생성된 복수의 입력 신호에 인코딩을 수행할 수도 있다. 그리고 MIMO 인코더(201020)는 MIMO 전송 시스템의 다이버시티 이득 및 멀티플렉싱 이득을 획득할 수 있도록 복수의 신호를 MIMO 인코딩 또는 MIMO 프로세싱하여 출력하는 디바이스를 나타낸다.

입력 신호 생성부(201010) 이후의 신호 처리는 복수의 입력 신호들에 대하여 행해져야 하므로, 복수의 디바이스들이 구비되어 병렬로 신호를 처리하거나, 메모리를 구비한 하나의 디바이스에서 순차적으로 또는 동시에 병렬로 신호를 처리할 수 있다.

MIMO 수신 시스템은, 제 1 수신 안테나(201050) 및 제 2 수신 안테나(201060)를 사용하여 제 1 수신 신호 Sr1 및 제 2 수신 신호 Sr2를 수신한다. 그리고 MIMO 디코더(201070)가 제 1 수신 신호 및 제 2 수신 신호를 처리하여 제 1 출력 신호 및 제 2 출력 신호를 출력한다. MIMO 디코더(201070)는 MIMO 인코더(201020)가 사용한 MIMO 인코딩 방법에 따라 제 1 수신 신호 및 제 2 수신 신호를 처리한다. MIMO 디코더(201070)는, ML 디텍터로서 전송 시스템에서 MIMO 인코더가 사용한 MIMO 매트릭스와 수신 신호, 채널 환경에 대한 정보를 사용하여 제 1 출력 신호 및 제 2 출력 신호를 출력한다. 실시예에 따라, ML 디텍팅을 수행하는 경우 제 1 출력 신호 및 제 2 출력 신호는 비트 값이 아닌 비트에 대한 확률 정보를 포함할 수 있고, 이러한 제 1 출력 신호 및 제 2 출력 신호는 FEC 디코딩을 거쳐 비트 값으로 변환될 수도 있다.

MIMO 수신 시스템의 MIMO 디코더는 MIMO 전송 시스템에서 처리한 제 1 입력 신호 및 제 2 입력 신호의 QAM 타입에 따라 제 1 수신 신호 및 제 2 수신 신호를 처리한다. MIMO 수신 시스템에서 수신하는 제 1 수신 신호 및 제 2 수신 신호는 동일한 QAM 타입 또는 상이한 QAM 타입의 제 1 입력 신호 및 제 2 입력 신호가 MIMO 인코딩되어 전송된 신호이므로, MIMO 수신 시스템은 수신 신호가 어떤 QAM 타입의 조합인지를 파악하여 수신 신호를 MIMO 디코딩할 수 있다. 따라서, MIMO 전송 시스템은 전송 신호에 전송 신호의 QAM 타입을 식별하는 정보를 전송할 수 있으며, 이때 전송 신호의 QAM 타입을 식별하는 정보는 전송 신호의 프리앰블 부분에 포함될 수 있다. 그리고 MIMO 수신 시스템은 전송 신호의 QAM 타입을 식별하는 정보로부터 수신 신호의 QAM 타입의 조합(M-QAM+M-QAM 또는 M-QAM+N-QAM)을 식별하여, 수신 신호를 MIMO 디코딩할 수 있다.

이하에서는, 본 발명의 일 실시예에 따라 다양한 채널 환경에서 낮은 시스템 복잡도, 높은 데이터 전송 효율 및 높은 신호 복구 성능을 갖는 MIMO 인코더 및 MIMO 인코딩 방법에 대하여 설명하도록 한다.

SM 기법은 전송하려는 데이터를 별도의 MIMO 방식을 위한 별도의 인코딩없이 복수의 안테나로 동시에 전송하는 방식이다. 이 경우 수신기는 복수의 수신 안테나로 동시에 수신된 데이터에서 정보를 획득할 수 있다. SM 기법의 경우 수신기에서 신호 복원시 사용하는 ML(Maximum Likelihood) 디코더는 수신된 복수의 신호 조합을 검사하면 되므로 복잡도가 비교적 낮은 장점이 있다. 다만, 송신측에서의 송신 다이버시티를 기대할 수 없는 단점이 있다. 이하에서, SM 기법의 경우 MIMO 인코더는 복수의 입력 신호들을 바이패스하며, 이러한 바이패스 처리를 MIMO 인코딩으로 표현할 수 있다.

GC 기법은 전송하려는 데이터를 정해진 규칙(예를 들면, 골든 코드를 사용하는 인코딩 방법)으로 인코딩한 후 이를 복수의 안테나로 전송하는 방식이다. 안테나가 2개인 경우, GC 기법은 2x2 행렬을 사용하여 인코딩하므로, 송신측에서의 송신 다이버시티가 획득된다. 다만 수신기의 ML 디코더는 4개의 신호 조합을 검사해야 하므로 복잡도가 높아지는 단점이 있다.

GC 기법은 SM 기법에 비해 송신 다이버시티가 획득되는 점에서 강건한 통신이 가능해지는 장점이 있다. 다만, 이는 데이터 전송시 데이터 가공에 GC 기법과 SM 기법만을 사용한 경우를 비교한 것으로, 별도의 데이터 코딩(또는, 아우터 코딩(outer coding)이라 지칭할 수 있다)을 함께 사용하여 데이터를 전송하는 경우에는 GC 기법의 송신 다이버시티가 추가적인 이득을 주지 못할 수도 있다. 이러한 현상은 특히 이러한 아우터 코딩이 넓은(large) 미니멈 해밍 디스턴스(hamming distance)를 갖는 경우 쉽게 나타난다. 해밍 디스턴스는 같은 비트 수를 갖는 2진 부호 사이에 대응되는 비트값이 일치하지 않는 것의 개수를 나타낸다. 예를 들면, 미니멈 해밍 디스턴스가 넓은 LDPC(Low Density Parity Check) 부호 등을 사용하여, 에러 정정을 위한 리던던시를 추가하여 부호화한 데이터를 전송하는 경우 GC 기법의 송신 다이버시티가 SM 기법에 비해 추가적인 이득을 주지 못할 수도 있으며, 이러한 경우에는 복잡도가 낮은 SM 기법을 사용하는 것이 방송 시스템에 있어서 유리할 수 있다.

도 25는 본 발명의 일 실시예에 따른 아우터 코드를 사용한 GC 기법 및 SM 기법의 성능 차이를 나타낸 BER/SNR 차트이다.

도 25는 QPSK 변조 방식을 사용하고, 채널은 래이레이(Rayleigh) 채널 환경을 전제하여, 아우터 코드의 코드 레이트에 따라 GC 기법 및 SC 기법의 BER/SNR 성능을 나타내었다. 이하의 차트들에서 래이레이 채널 환경은 MIMO 송수신 시 경로 사이의 상관(correlation) 이 없는 채널을 나타낸다.

미니멈 해밍 디스턴스(minimum hamming distance)가 큰, 낮은 코드 레이트(1/4, 1/3, 2/5, 1/2)에서는 SM 기법이 GC 기법보다 좋은 성능을 보임을 알 수 있다. 다만, 미니멈 해밍 디스턴스가 작은, 높은 코드 레이트(2/3, 3/4, 4/5, 5/6)에서는 코딩에 의한 성능 개선보다 GC의 송신 다이버시티 이득이 더 커져, GC 기법의 경우가 SM 기법의 경우보다 좋은 성능을 보임을 알 수 있다.

도 26은 본 발명의 일 실시예에 따른 변조 방식 및 아우터 코드의 코드 레이트에 따른 GC 기법 및 SM 기법의 성능 차이를 나타낸 BER/SNR 차트이다.

도 26의 차트들(203010~203030)에서, 각각 차트(203010)는 QPSK 변조 방식과 1/2의 코드 레이트를 갖는 아우터 코드를 사용한 경우, 차트(203020)는 QPSK 변조 방식과 3/4의 코드 레이트를 갖는 아우터 코드를 사용한 경우, 차트(203030)는 64-QAM의 변조 방식과 5/6의 코드 레이트를 갖는 아우터 코드를 사용한 경우를 나타낸다.

차트들(203010~203030)을 비교해보면, 차트(203010)와 같이 코드 레이트가 낮은 경우(1/2),및 차트(203030)와 같이 QAM 사이즈가 큰 경우(64-QAM) SM 기법이 GC 기법보다 좋은 성능을 나타냄을 확인 할 수 있다.

따라서, 본 발명에서는 복잡도가 낮은 SM 기법을 사용하면서 강한 아우터 코드를 사용함으로써 보다 효율적인 MIMO 방송 시스템을 설계하고자 한다. 다만, 복수의 MIMO 송수신 채널들 간의 상관 정도에 따라 SM 기법은 수신 신호 복원에 문제가 발생할 수 있다.

도 27은 본 발명의 일 실시예에 따른 채널 환경에서 SM 기법의 MIMO 전송에 따른 데이터 송수신 방법을 나타낸 도면이다.

MIMO 전송 시스템은 SM 기법으로 송신 안테나 1 및 송신 안테나 2로 각각 입력 신호 1(S1) 및 입력 신호 2(S2)를 보낼 수 있다. 도 27은 송신측에서 4-QAM으로 변조된 심볼을 전송하는 실시예에 해당한다.

수신 안테나 1은 두 경로로 신호를 수신하며, 도 27의 채널 환경에서 수신 안테나 1의 수신 신호는 S1*h11 + S2*h21과 같고, 수신 안테나 2의 수신 신호는 S1*h12 + S2*h22와 같다. 수신측에서는 채널 추정을 통해 S1과 S2를 획득하여 데이터를 복구할 수 있게 된다.

이는 송수신 경로가 서로 독립적인 경우의 시나리오로서, 이러한 환경을 이하에서 무상관(un-correlated)라고 지칭하도록 한다. 반면에, LOS(Line Of Sight)환경과 같이 송수신 경로의 채널들 간의 상관이 매우 높을 수 있으며, 이를 전상관(fully correlated)이라고 지칭하도록 한다.

MIMO에서 채널들이 전상관 채널인 경우는 도 27에서 채널을 나타내는 2 by 2 행렬의 각 파라미터들이 모두 1인 경우에 해당한다(h11=h12=h21=h22=1). 이 때 수신 안테나 1과 수신 안테나 2는 동일한 수신 신호(S1+S2)를 수신한다. 다시 말해, 수신 안테나 1과 수신 안테나 2는 모두 전송 신호들을 더한 신호와 같은 신호를 수신하게 되는 것이다. 결국, 2개의 송신 안테나에서 전송된 신호들이 모두 같은 채널을 겪고 2개의 수신 안테나에서 수신되면 수신기에서 수신한 수신 신호 즉 채널에 의해 더해진 데이터는 두 개의 심볼 S1 및 S2를 모두 표현하지 못하게 된다. 도 27에서, 전상관 채널 환경이 경우 수신기에서는 4-QAM인 심볼로 표현되는 신호 S1과 4-QAM 심볼로 표현되는 S2가 더해진 16-QAM 심볼을 수신하지 못하고, 우측 도면에서와 같이 9개의 심볼로 표현되는 신호 S1+S2를 수신하게 되므로 S1과 S2를 분리하여 복구할 수 없게 되는 것이다.

이하에서, 전상관 채널을 통과한 수신 신호는 전송 시스템에서 전송하는 전송 신호들을 더한 신호로 표현할 수 있다. 즉, 안테나가 2개인 경우 전송 시스템에서 제 1 전송 신호 및 제 2 전송 신호를 전송하면, 전상관 채널을 통과한 수신 신호는 제 1 전송 신호와 제 2 전송 신호를 더한 신호로 가정하여 MIMO 인코딩 방법을 설명하도록 한다.

이러한 경우 수신기는 매우 높은 SNR 환경에 있더라도 SM 기법을 이용하여 MIMO로 송신된 신호를 복구하지 못한다. 통신 시스템의 경우 통상 양방향 통신을 전제로 하므로 송수신기 간의 피드백 채널을 통해 이러한 채널 상황을 송신기에 알려 전송 방법을 변경하는 등의 처리가 가능하다. 그러나 방송 시스템의 경우 피드백 채널을 통한 양방향 통신이 어려울 수 있고, 송신기당 커버하는 수신기의 수가 크고 범위 또한 매우 넓어지므로 다양한 채널 환경 변화에 대응하기 어려운 점이 있다. 따라서 이러한 전상관 채널 환경에서 SM 기법을 사용하면 수신기는 서비스를 사용할 수 없고 방송망의 커버리지(coverage)를 줄이지 않으면 이런 환경에 대응이 어려워 비용이 증가된다.

이하에서는 MIMO 채널간의 상관이 1인 경우 즉 전상관 채널 환경인 경우를 극복하기 위한 방법을 상술하도록 한다.

본 발명은, MIMO 채널이 전상관 채널인 경우를 극복할 수 있도록, 채널을 통과하여 수신된 신호가 다음과 같은 조건을 만족하도록 MIMO 시스템을 설계하고자 한다.

1) 수신된 신호는 원래의 신호 S1, S2를 모두 표현할 수 있으야 한다. 다시 말하면, 수신기에서 수신한 성상도의 좌표들이 S1 및 S2의 시퀀스를 유니크하게(uniquely) 표현할 수 있어야 한다.

2) 심볼 에러 레이트를 낮출 수 있도록 수신된 신호의 미니멈 유클리디언 디스턴스(minimum Euclidean distance)가 커지도록 한다. 유클리디언 디스턴스란, 성상도 상에서 좌표간의 거리를 나타낸다.

3) 비트 에러 레이트를 낮출 수 있도록 수신된 신호의 해밍 디스턴스 특성이 좋아야 한다.

이러한 요구를 만족시킬 수 있도록, 본 발명은 먼저 다음 수학식 1과 같이 파라미터 a를 포함하는 MIMO 인코딩 매트릭스를 사용하는 MIMO 인코딩 방법을 제안한다.

수학식 1

수학식 1과 같은 MIMO 인코딩 매트릭스를 사용하여 MIMO 인코더에서 입력 신호 S1, S2를 인코딩하는 경우 안테나 1 및 안테나 2에서 수신하는 수신 신호 1(Rx1) 및 수신 신호 2(Rx2)는 다음의 수학식 2와 같이 산출되며, 특히 MIMO 채널이 전상관인 경우는 수학식 2의 마지막 줄과 같이 산출된다.

수학식 2

먼저 MIMO 채널이 무상관 채널인 경우, 수신 신호 1(Rx1)은 Rx1 = h11(S1+a*S2)+h21(a*S1-S1)로, 수신 신호 2(Rx2)는 Rx2 = h12(S1+a*S2)+h22(a*S1-S2)와 같이 산출되어, S1과 S2가 같은 파워를 갖게 되므로 MIMO 시스템의 이득(gain)을 SM 기법과 같이 모두 이용할 수 있다. MIMO 채널이 전상관 채널인 경우에 수신 신호들(R=Rx1=Rx2)은 R = h{(a+1)S1+(a-1)S2}와 같이 획득되어, S1과 S2를 분리하여 획득할 수 있으며, S1과 S2는 각각 다른 파워를 갖도록 설계되어, 이를 이용하여 강인성을 확보할 수 있다.

다시 말해, MIMO 인코더는 입력 신호 S1 및 S2가 인코딩 파라미터 a에 따라 다른 파워를 갖고, 전상관 채널에서도 S1과 S2가 상이한 분포로 수신되도록 입력 신호들을 인코딩할 수 있다. 예를 들면, S1과 S2가 다른 전력을 갖도록 인코딩하고, 노멀라이제이션에 의해 상이한 유클리디언 디스턴스를 갖는 성상도로 전송함으로써 수신기에서 전상관 채널을 겪은 경우에도 입력 신호들을 분리하여 복구할 수 있게 된다.

위의 MIMO 인코딩 매트릭스를 노멀라이제이션 팩터를 고려하여 표현하면 수학식 3과 같다.

수학식 3

수학식 3에서와 같이, 수학식 2와 같은 MIMO 인코딩 매트릭스를 사용하는 MIMO 인코더의 MIMO 인코딩은, 입력 신호들을 인코딩 파라미터 a로 표현할 수 있는 임의의 각도(세타)만큼 회전하여, 회전된 신호의 코사인 성분과 사인 성분 (또는 실수 성분과 허수 성분)을 각각 분리하고 분리된 성분들에 각각 +/- 부호를 할당하여 다른 안테나로 전송하는 것으로도 볼 수 있다. 예를 들면, MIMO 인코더는 입력 신호 S1의 코사인 성분과 입력 신호 S2의 사인 성분을 하나의 전송 안테나로, 입력 신호 S1의 사인 성분과 입력 신호 S2의 마이너스 부호를 붙인 코사인 성분을 다른 전송 안테나로 전송하도록 인코딩할 수 있다. 인코딩 파라미터 a값의 변화에 따라 회전시키는 각도가 변화하며, 이 파라미터의 값 및 각도에 따라 입력 신호 S1 및 S2 간의 파워 분포가 달라진다. 달라진 파워의 분포는 성상도에서 심볼 좌표간의 거리로 표현될 수 있으므로, 이렇게 인코딩된 입력 신호들은 수신측에서 전상관 채널을 겪고 수신되더라도 다른 성상도로 표현되어, 식별 및 분리하여 복구가 가능하게 된다.

다시 말하면, 달라진 파워의 분포에 해당하는 만큼 송신 신호의 유클리디언 디스턴스가 달라지므로, 수신측에서 수신한 송신 신호들은 각각 상이한 유클리디언 디스턴스를 갖는 식별 가능한 성상도로 표현되어, 전상관 채널에서도 복구가 가능하게 되는 것이다. 즉, MIMO 인코더는 입력 신호 S1과 입력 신호 S2를 a값에 따라 다른 유클리디언 디스턴스를 갖는 신호로 인코딩할 수 있으며, 이렇게 인코딩된 송신 신호들은 수신단에서 식별 가능한 성상도들로 수신 및 복구될 수 있다.

상술한 MIMO 인코딩 매트릭스를 사용한 입력 신호의 MIMO 인코딩은 다음의 수학식 4와 같이 표현할 수 있다.

수학식 4

수학식 4에서, S1 및 S2는 각각 입력 신호 S1 및 입력 신호 S2의 MIMO 경로의 심볼 매퍼에서 매핑된 성상도의 노멀라이즈된 QAM 심볼들을 나타낸다. 그리고 X1 및 X2는 각각 MIMO 인코딩된 심볼들을 나타낸다. 다시 말하면, MIMO 인코더는 S1에 해당하는 심볼들을 포함하는 제 1 입력 신호 및 S2에 해당하는 심볼들을 포함하는 제 2 입력 신호에 수학식 4와 같은 매트릭스를 적용하여, X1에 해당하는 심볼들을 포함하는 제 1 전송 신호 및 X2에 해당하는 심볼들을 포함하는 전송 신호 X2의 심볼들을 출력할 수 있다.

MIMO 인코더는, 위와 같은 MIMO 인코딩 매트릭스를 사용하여 입력 신호들에 MIMO 인코딩을 수행하면서, 인코딩 파라미터 a 값을 추가로 조정하여 인코딩을 수행할 수도 있다. 즉, MIMO 송수신 시스템의 추가적인 데이터 복구 성능의 고려 및 조정은 파라미터 a값을 조정하여 최적화할 수 있으며, 이에 대하여는 이하에서 상술하도록 하겠다.

1. 제 1 실시예: 유클리디언 디스턴스를 고려하여 인코딩 파라미터 a값을 최적화하는 MIMO 인코딩 방법(전상관 MIMO 채널)

상술한 MIMO 인코딩 매트릭스를 사용하면서, 유클리디언 디스턴스를 고려하여 a값을 산출할 수 있다. 송수신 안테나가 각각 2개인 MIMO 시스템에서, 전송 신호 St1이 M-QAM 심볼, 전송 신호 St2가 N-QAM 심볼인 경우 전상관 MIMO 채널을 거쳐 수신측에서 수신하는 신호 St1+St2는 (M*N)-QAM 신호가 된다.

도 28은 본 발명의 일 실시예에 따른 MIMO 인코딩 방법을 수행한 입력 신호 및 송수신 신호를 나타낸 도면이다.

도 28의 실시예에서, 입력 신호 S1은 4-QAM 심볼로 성상도(205010)를 갖고, 입력 신호 S2는 4-QAM 심볼로 성상도(205020)를 갖는다. MIMO 인코딩 매트릭스를 사용하여 입력 신호 S1 및 입력 신호 2를 MIMO 인코딩하면 안테나 1(Tx1) 및 안테나 2(Tx2)에서 전송되는 인코딩된 제 1 전송 신호 St1 및 제 2 전송 신호 St2는 16-QAM 심볼이 되며, 도 28에서 성상도(205030) 및 성상도(205040)와 같다.

본 발명의 제 1 실시예에는, 전상관 채널을 통과한 수신 신호의 심볼의 성상도(205050)가 도 28에서 도시된 바와 같이 각 심볼들이 동일한 유클리디언 디스턴스를 갖도록 a값을 최적화하는 방법을 제안한다. 유클리디언 디스턴스를 최적화하는 것은, 신호의 성상도에서 인접한 심볼간의 간격이 균등하도록 배치하는 것을 의미하며, 또한 성상도에서 미니멈 유클리디언 디스턴스를 최대화하는 것을 의미한다. 도 28에서, 수신 신호의 성상도(205050)는 이하의 수학식 5와 같은 a값을 사용하여, 유클리디언 디스턴스를 조정한 성상도이다. 즉, MIMO 인코더는 상술한 MIMO 매트릭스를 사용하여 입력 신호들을 인코딩하는 경우, 전상관 채널을 겪은 수신 신호(즉, 제 1 전송 신호 St1과 제 2 전송 신호 St2가 더해진 신호)의 성상도에서 미니멈 유클리디언 디스턴스를 최대화하도록 인코딩 파라미터 a의 값을 산출 또는 설정하여 인코딩할 수 있으며, 이러한 a값은 변조 방식의 조합에 따라 수학식 5와 같이 표현될 수 있다.

수학식 5

도 28의 실시예에서 수신 심볼의 성상도(205050)는 입력 신호들이 각각 4-QAM과 4-QAM, 즉 QPSK+QPSK와 같은 경우로, a값이 3으로 설정되어 MIMO 인코딩된 경우에 해당한다. 다시 말해, 송수신 심볼의 분포 및 성상도는 수신 신호의 변조 방식 및 그들의 조합에 따라 달라지고, 심볼의 분포 및 성상도에 따라 유클리디언 디스턴스가 달라지므로 유클리디언 디스턴스를 최적화하기 위한 a값도 달라질 수 있다. 수학식 5에서 송수신 신호가 4-QAM과 16-QAM의 조합인 경우(QPSK+16QAM) 및 16-QAM과 16-QAM의 조합인 경우(16QAM+16QAM) 유클리디언 디스턴스를 최적화하는 a값을 각각 산출하여 나타내었다.

다시 말하면, 제 1 실시예의 경우 예를 들면 4-QAM의 제 1 입력 신호와 4-QAM의 제 2 입력 신호를 MIMO 인코딩하여 출력하는 제 1 전송 신호와 제 2 전송 신호를 더한 신호에서, 더한 신호의 성상도가 16-QAM 신호의 성상도와 같도록 a 값을 설정하는 것이다.

도 29는 본 발명의 제 1 실시예에 따른 MIMO 인코딩 방법의 성능을 나타낸 BER/SNR 차트이다.

도 29는 전상관 채널에서 송수신 신호가 16-QAM인 경우 GC 기법(Golden Code), SM 기법(SM), 제 1 실시예에 따른 MIMO 인코딩 방법(SM OPT1)의 성능 차이를 나타내며, 송수신 안테나는 각각 2개인 경우를 시뮬레이션한 경우이다. 전상관 채널의 경우, 이하의 차트들에서도 도 29와 같이 MIMO 송수신 경로에 따라 같은 채널을 갖는 AWGN 채널 환경을 전상관 채널로서 시뮬레이션하여 설명할 수 있다.

본 발명의 제 1 실시예에 따른 MIMO 인코딩 방법이 GC 기법이나 SM 기법에 비해 월등한 성능을 나타냄을 확인할 수 있다. 도 29의 차트에서 화살표는 본 발명의 제 1 실시예의 SNR이득을 나타내고 있다. 특히, SNR 이득은 아우터 코드의 코드 레이트가 높을수록 높아지고 있음을 확인할 수 있다. 특히 SM의 경우 2/5 이상의 코드레이트에서는 전상관 채널에서 전혀 디코딩이 불가능하며, 서비스의 수신이 SNR과 상관없이 불가능함을 볼 수 있다.

도 30은 본 발명의 제 1 실시예에 따른 MIMO 인코딩 방법의 무상관 채널에서의 성능을 나타낸 용량(capacity)/SNR 차트이다.

도 30에서, 가로축의 SNR에서 특정 에러율을 만족시키는 용량을 각 MIMO 스킴에 따라 나타내었으며, 차트에서 OSFBC는 알라모우티 방식을 나타낸다. 차트에서, 본 발명의 제 1 실시예의 MIMO 인코딩은 SM 방식과 동일한 성능을 나타내고, 다른 방식들에 비하여도 가장 좋은 성능을 나타냄을 확인할 수 있다.

도 31은 본 발명의 제 1 실시예에 따른 MIMO 인코딩 방법의 전상관 채널에서의 성능을 나타낸 용량(capacity)/SNR 차트이다.

전상관 MIMO 채널에서, 제 1 실시예에 따른 MIMO 인코딩 방법은 SM 기법, GC 기법보다 월등한 SNR 성능을 나타내며, SISO에 비하여도 좋은 성능을 나타냄을 확인할 수 있다.

따라서, 도 30 및 도 31의 차트를 통해 본 발명의 제 1 실시예에 따른 MIMO 인코딩 방법은 GC 기법에 비해 복잡도가 낮은 시스템을 사용하면서 보다 좋은 성능을 획득할 수 있고, 복잡도가 비슷한 SM 기법에 비해 전상관 채널에서 월등한 성능을 획득할 수 있음을 확인할 수 있다.

본 발명의 다른 일 실시예로서, MIMO 인코딩시 MIMO 인코딩 매트릭스로서 GC의 서브세트를 사용할 수 있으며, 이 경우 MIMO 인코딩 매트릭스는 수학식 6과 같다.

수학식 6

수학식 6과 같은 인코딩 매트릭스를 사용한 경우 성능은 본 발명의 제 1 실시예보다 양호한 것으로 나타난다.

도 32는 MIMO 인코딩 매트릭스로서 GC의 서브세트를 사용한 경우 및 제 1 실시예의 경우의 성상도를 각각 나타낸 도면이다.

도 32의 성상도는 MIMO 인코딩 매트릭스를 사용하여 16-QAM 타입의 입력 신호 S1 및 16-QAM 타입의 입력 신호 S2를 MIMO 인코딩하고, 수신기에서 2개의 송신 안테나에서 송신된 신호를 전상관 채널을 통해 수신한 성상도이다. 좌측이 GC의 서브세트를 사용한 경우의 수신 성상도이며, 우측이 제 1 실시예를 사용한 경우의 수신 성상도에 해당하다.

도 33은 MIMO 인코딩 매트릭스로서 GC의 서브세트를 사용한 경우 및 제 1 실시예의 경우 성능을 비교한 용량(capacity)/SNR 차트이다.

차트에서 나타난 바와 같이, 제 1 실시예의 경우(SM OPT1) 수신 신호의 성상도 상의 미니멈 유클리디언 디스턴스가 GC의 서브세트를 사용한 경우보다 넓지만 SNR 성능은 GC의 서브세트를 사용한 경우(SM OLDP Golden)가 더 양호한 것으로 나타난다. 따라서 유클리디언 디스턴스 외의 요소로 인해 성능의 차이가 나고 있는 것을 알 수 있으며, 그 이유는 이하에서 설명한다.

도 34는 MIMO 인코딩 매트릭스로서 GC의 서브세트를 사용한 경우 및 제 1 실시예의 경우의 성상도에서 유클리디언 디스턴스와 해밍 디스턴스의 관계를 나타낸 도면이다.

좌측의 도면이, GS의 서브세트를 사용한 경우의 성상도를 나타내고, 우측의 도면이 제 1 실시예의 경우의 성상도를 나타낸다.

미니멈 유클리디언 디스턴스가 제 1 실시예의 경우가 더 넓음에도 불구하고 SNR 성능이 GC의 서브세트를 사용한 경우보다 좋지 않은 이유는 유클리디언 디스턴스와 해밍 디스턴스의 관계에 기인하다.

제 1 실시예의 경우 및 GC의 서브세트를 사용한 경우는 모두 해밍 디스턴스의 분포 자체는 비슷하며, 두 경우 모두 그레이 매핑을 갖지 못한다. 다만, 도 34를 보면 GC의 서브세트를 사용한 경우 해밍 디스턴스가 큰 녹색 선의 페어 또는 검은색 선의 페어의 유클리디언 디스턴스가 제 1 실시예의 경우보다 넓은 것을 알 수 있다. 즉, 전체 성상도에서 16개의 영역에 분포하는 4 by 4의 16-QAM 성상도들 내부의 유클리디언 디스턴스는 양 경우가 유사하나 이 4 by 4의 16-QAM 성상도들간의 유클리디언 디스턴스는 GC의 서브세트를 사용한 경우가 더 넓어, 해밍 디스턴스의 성능 차이를 보완해주고 있는 것이다.

이러한 특성으로 인해, GC의 서브세트를 사용한 경우 미니멈 유클리디언 디스턴스가 제 1 실시예의 경우가 더 좁음에도 불구하고 BER 성능이 제 1 실시예의 경우보다 양호하게 나타난다. 따라서, 이하에서는 더 나은 SNR 성능 또는 BER 성능을 갖는 MIMO 인코딩 방법을 제안하도록 한다.

2. 제 2 실시예: 유클리디언 디스턴스에 추가로 그레이 매핑을 고려하는 MIMO 인코딩 방법

제 2 실시예에서는, 제 1 실시예에서와 같이 유클리디언 디스턴스가 최적화되도록 a 값을 설정한 상태에서 전상관 채널을 거친 수신 신호가 그레이 매핑을 갖도록 하는 MIMO 인코딩 방법을 제시한다.

제 2 실시예의 MIMO 인코딩 방법에서는, 수신단에서 그레이 매핑이 되도록 입력신호 S1, S2 중 S2의 실수(real), 허수(imaginary) 부분의 부호를 S1의 값에 따라 변경할 수 있다. S2에 포함된 데이터 값의 변경은 이하의 수학식 7와 같은 방법을 사용하여 수행할 수 있다.

MIMO 인코더는 제 1 실시예에서 사용한 MIMO 인코딩 매트릭스를 사용하면서, 입력 신호 2의 부호를 S1의 값에 따라 변경하여 MIMO 인코딩을 수행할 수 있다. 다시 말하면, 수학식 7에서와 같이 입력 신호 2의 부호를 입력 신호 1의 부호에 따라 결정한 후, 결정된 입력 신호 1 및 입력 신호 2에 상술한 바와 같이 MIMO 인코딩 매트릭스를 적용하여 제 1 전송 신호 및 제 2 전송 신호를 출력할 수 있다.

수학식 7

도 35는 본 발명의 제 2 실시예에 따른 MIMO 인코딩 방법을 수행한 입력 신호 및 송수신 신호를 나타낸 도면이다.

수학식 7에서와 같이 입력 신호 S1(212010) 및 S2(212020)에서 S1의 실수부 및 허수부에 할당된 비트 값들에 각각 XOR 연산을 수생하고 그 결과에 따라 S2의 실수부 및 허수부의 부호를 정하고, 이렇게 처리된 입력 신호 S1 및 입력 신호 S2에 MIMO 인코딩 매트릭스를 적용한 전송 신호 1(212030) 및 전송 신호 2(212040)를 안테나 1 및 안테나 2에서 각각 전송하면, 수신기에서 수신한 전상관 채널을 거친 수신 신호(212050)의 수신 심볼들은 그레이 매핑을 갖게 되어, 도 35에서 도시한 바와 같이 성상도에서 인접한 심볼 간의 해밍 디스턴스는 2를 넘지 않는다.

수신단에서 수신한 (M*N)-QAM 신호가 미니멈 유클리디언 디스턴스와 그레이 매핑을 가지므로, 제 2 실시예의 경우 전상관 MIMO 채널에서도 SIMO 방식과 같은 성능을 기대할 수 있다. 다만, ML 디코더에서 수신 신호를 디코딩하여 S1과 S2를 획득할 때 S2의 값이 S1에 의존하므로 복잡도가 증가할 수 있고, 무상관 MIMO 채널에서 입력 신호간의 상관으로 인해 성능이 열화될 가능성이 있다.

3. 제 3 실시예: 유클리디언 디스턴스에 추가로 해밍 디스턴스를 고려하여 MIMO 인코딩 파라미터를 설정하는 MIMO 인코딩 방법

제 3 실시예에서는, 제 1 실시예에서와 같이 수신 신호의 성상도 전체가 미니멈 유클리디언 디스턴스를 갖도록 하지 않고, 수신 신호의 해밍 디스턴스를 고려하여 유클리디언 디스턴스가 최적화되도록 a값을 설정하여 MIMO 인코딩을 수행하는 방법을 제시한다.

도 36은 본 발명의 제 3 실시예에 따른 MIMO 인코딩 방법을 나타낸 도면이다.

도 36은 전상관 MIMO 채널을 통해 수신한 수신 신호의 성상도에서 해밍 디스턴스와 MIMO 인코딩 매트릭스의 인코딩 파라미터 a 값과의 관계를 나타낸다. 제 3 실시예에서는 수신 신호의 성상도에서 D_E1 구간의 해밍 디스턴스가 D_E2 구간의 해밍 디스턴스보다 작으므로, D_E1 구간이 D_E2 구간의 2배의 파워 차이를 유지하여 해밍 디스턴스의 차이가 보상되도록 유클리디언 디스턴스를 조정한다. 다시 말하면, 해밍 디스턴스의 차이에 따른 복구 성능의 차이를 파워 차이로 보상할 수 있도록, 유클리디언 디스턴스를 조정하는 것이다.

도 36에서, D_E2 구간은 D_E1 구간의 2배의 해밍 디스턴스를 갖는다. 즉, 인접한 심볼들에 있어서, 다른 비트 수의 차이가 2배인 것으로, 2배의 해밍 디스턴스를 갖는 구간은 더 많은 파워를 갖도록 유클리디언 디스턴스를 더 넓게 조정하여 수신 신호 복구시 해밍 디스턴스의 차이에 따른 성능 열화를 보상할 수 있다. 먼저, 수신단에서 수신한 2개의 전송 신호(St2, St2)가 합해진 도 36과 같은 수신 신호에 있어서 상대적인 유클리디언 디스턴스를 파악한다. 상술한 수학식 2로부터 파워가 작아지는 16-QAM 심볼의 미니멈 유클리디언 디스턴스는 2(a-1)이 되고, 파워가 커지는 16-QAM 심볼의 미니멈 유클리디언 디스턴스는 2(a+1)가 됨을 알 수 있다(하나의 수신 신호가 R = h{(a+1)S1+(a-1)S2}로 표현되므로). 도 36에서, D_E1은 파워가 작아진 16-QAM 심볼들의 유클리디언 디스턴스와 같다. 그리고 D_E2는 파워가 커진 16-QAM 심볼의 유클리디언 디스턴스의 1/2로부터 파워가 작아진 16-QAM 심볼들의 유클리디언 디스턴스의 3/2에 해당하는 거리를 빼고, 이렇게 계산된 거리의 2배가 됨을 알 수 있으며, 이는 수학식 8과 같이 나타낼 수 있다.

수학식 8

다시 말하면, MIMO 인코더는 상술한 MIMO 매트릭스를 사용하여 입력 신호들의 파워가 다르게 분배되어 각각 다른 크기의 유클리디언 디스턴스를 갖도록 MIMO 인코딩한다. 이 경우 제 3 실시예에서 MIMO 인코더는, 파워가 분배된 입력 신호들간의 해밍 디스턴스의 차이를 보상하는 유클리디언 디스턴스를 갖도록 인코딩 파라미터 a값을 설정한 MIMO 매트릭스를 사용하여 MIMO 인코딩을 수행할 수 있다.

도 37은 본 발명의 제 3 실시예에 따른 MIMO 인코딩 방법을 수행한 입력 신호 및 송수신 신호를 나타낸 도면이다.

도 37에서, 입력 신호 S1(214010) 및 입력 신호 S2(214020)를 제 3 실시예에 따라 MIMO 인코딩하는 경우, 인코딩되어 전송되는 송신 신호들의 성상도는 각각 송신 신호 1(214030) 및 송신 신호 2(214040)과 같다. 이러한 송신 신호들이 전상관 MIMO 채널을 통해 전송되면 수신기에서 수신하는 수신 신호의 성상도는 수신 신호(214050)와 같고, 수신 신호의 성상도(214050)에서 해밍 디스턴스에 따라 유클리디언 디스턴스가 조정되었음을 알 수 있다.

도 36 및 도 37와 관련하여 설명한 예는 입력 신호 S1이 16-QAM, 입력 신호 S2가 16-QAM인 경우에 a 값을 산출하는 예로서, 같은 원리를 사용하여 다른 변조 방식의 a 값을 수학식 9와 같이 산출할 수 있다.

수학식 9

QPSK+16QAM MIMO의 경우 위에 제시된 값은 심볼 매퍼가 입력 신호 S1과 S2를 각각 QPSK 및 16QAM으로 QAM 변조를 수행한 후 파워를 1로 노멀라이제이션(normalization)을 수행하였을 때를 가정한다. 만약 노멀라이제이션을 수행하지 않은 경우 그에 맞게 a 값을 수정할 수 있다.

또한, QPSK+16QAM의 경우 위에 제시된 값 외에 4.0등의 값을 a 값으로 사용할 수 있다. 이는 QPSK+16QAM MIMO의 경우 전상관 채널에서 SM 기법의 경우에도 더해진 신호가 S1,S2를 모두 표현할 수 있는 특성에 기인한다. 이 경우 아우터 코드의 높은 코드 레이트에서의 성능을 보완하기 위해서 수학식 9에서 산출한 값 대신 4.0 혹은 근처의 값을 사용할 수 있다.

도 38은 본 발명에 따른 MIMO 인코딩 방법들의 성능을 비교한 용량(capacity)/SNR 차트이다.

제 2 실시예의 MIMO 인코딩 방법(SM OPT2)의 경우, 좌측의 전상관 MIMO 채널 환경의 차트에서, 제 2 실시예(SM OPT2)가 SIMO 방식과 거의 동일한 성능을 가짐을 확인할 수 있다. 그러나 우측의 무상관 MIMO 채널 환경의 차트에서 제 2 실시예(SM OPT2)는 MIMO 인코딩하여 전송되는 S1과 S2의 관계에서 상술한 바와 같이 S2가 S1에 의존하는 특성으로 인해 성능 열화가 발생함을 확인할 수 있다.

제 3 실시예의 MIMO 인코딩 방법(SM OPT3)의 경우 전상관 MIMO 채널에서 제 1 실시예(SM OPT1)보다 더 좋은 성능을 보이면서, 무상관 MIMO 채널에서도 성능 손실이 없음을 확인할 수 있다.

도 39는 본 발명에 따른 MIMO 인코딩 방법들의 성능을 비교한 다른 용량(capacity)/SNR 차트이다.

제 3 실시예의 MIMO 인코딩 방법(SM OPT3)의 경우, 좌측의 전상관 MIMO 채널에서 제 1 실시예(SM OPT1) 및 골든 코드의 서브 세트를 사용하는 MIMO 인코딩 방법(SM OLDP Golden)보다 더 좋은 성능을 가지며, 우측의 무상관 MIMO 채널에서도 성능 손실이 없음을 확인할 수 있다.

상술한 설명 및 차트를 기초로 제 2 실시예 및 제 3 실시예를 비교하여 보면, 제 2 실시예는 전상관 MIMO 채널에서는 SIMO와 동일한 성능을 나타내어 성능 손실이 없고, 전상관 MIMO 채널에서의 MIMO 방식의 단점을 개선할 수 있다. 다만, 제 2 실시예는 MIMO 인코딩에 의해 입력 데이터 S1, S2가 서로 독립적이지 않고 S1에 따라 S2가 변화하게 되어, 도 38 및 도 39의 차트와 같이 무상관 채널에서 성능 열화가 발생한다. 따라서 S1의 수신 및 디코딩 에러가 S2에 반영되어 S2의 디코딩 에러에 추가적인 에러를 발생시키는 문제를 해결하기 위해서 이터래티브(iterative) ML 디텍션을 사용할 수 있다.

이터래티브 ML 디텍션은, 이터래티브 루프(loop)안에 아우터 코드를 포함시키고, 아우터 포드에서 출력되는 S1의 연(soft) 사후확률(posteriori probability) 값을 ML 디텍터의 사전확률(priori probability) 값으로 이용하여, S1 디텍션 에러를 줄임으로써 S2 디텍션에 S1의 디텍션 에러가 인가되는 것을 줄일 수 있다. 이러한 방식을 사용하면 제 2 실시예의 MIMO 인코딩 방법을 사용하여 전상관 MIMO 채널에서는 SIMO 시스템의 성능을, 무상관 MIMO 채널에서는 SM 기법의 성능을 나타낼 수 있다.

제 3 실시예의 MIMO 인코딩 방법은 전상관 MIMO 채널을 통해 수신된 수신 신호가 해밍 디스턴스와 유클리디언 디스턴스를 모두 고려하도록 설계된다. 따라서 전상관 MIMO 채널에서 좋은 성능을 가질 뿐 아니라, 무상관 MIMO 채널에서도 SM 기법과 비교하여 성능 손실이 없으므로 MIMO 송수신의 이득을 모두 사용할 수 있음을 확인하였다. 이 경우는 수신기의 복잡도도 SM 기법과 비슷한 복잡도를 가지므로 수신기의 구현에 있어서도 장점을 갖는다.

도 40은 본 발명의 제 3 실시예에 따른 MIMO 인코딩 방법에서, 변조 방법의 조합에 따른 성능을 비교한 용량(capacity)/SNR 차트이다.

도 40에서는 제 3 실시예의 QPSK+QPSK MIMO 전송 방식과 16-QAM+16-QAM MIMO 전송 방식을 16-QAM, 64-QAM 및 256-QAM의 SISO 방식 및 16-QAM, 64-QAM 및 256-QAM의 SISO 방식과 성능을 비교하였다.

무상관 채널의 좌측 차트에서, 제 3 실시예는 MIMO 송수신의 이득을 나타내며 SIMO 방식이나 SISO 보다 월등한 성능을 나타냄을 확인할 수 있다. 전상관 채널의 우측 차트에서도 제 3 실시예는 SISO 방식보다 좋은 성능을 나타내나, 도시한 바와 같이 QPSK+QPSK MIMO 전송 방식과 16-QAM+16-QAM MIMO 전송 방식 사이에 성능 차이가 발생함을 확인할 수 있다. 이러한 성능의 차이를 보완하기 위해 QPSK+16-QAM의 전송 방식을 사용할 수 있다. QPSK+16-QAM의 MIMO 전송 방식은 MIMO 인코딩/디코딩에 사용되는 입력 신호 S1, S2 두개의 데이터 중 하나의 데이터는 QPSK 심볼이고 다른 하나는 16-QAM 심볼임을 나타내며, 이 경우 한번에 전송되는 데이터양은 SISO 방식의 64-QAM과 비슷하게 된다.

도 41은 본 발명의 제 3 실시예에 따른 MIMO 인코딩 방법에서, QPSK+QPSK MIMO 전송 방식을 사용한 경우 채널의 상관도에 따른 성능을 비교한 용량(capacity)/SNR 차트이다.

도 41에서 각각의 차트들은 MIMO 채널의 상관도를 달리하여 성능을 측정한 결과를 나타내며, 상관도가 0인 경우(cor 0.0)부터 상관도가 1인 경우(cor 1.0)까지를 상관도를 0.0, 0.3, 0.5, 0.7, 0.9 및 1.0으로 나누어 각 차트에서 성능을 나타내었다.

도 41의 차트들에서, 제 3 실시예의 인코딩 방식이 QPSK+QPSK MIMO 전송 방식을 사용한 경우, 채널 간의 상관도가 커질수록 성능이 좋아지고 있음을 확인할 수 있다. SM 기법의 경우 전상관 MIMO 채널의 경우(cor 1.0)에는 디코딩이 불가능한 정도로 성능이 열화됨을 역시 확인할 수 있다.

GC 기법의 경우 코드 레이트가 높아질수록 좋은 성능을 보일 수 있으나, 그 정도가 크지 않고, 낮은 코드레이트에서는 본 발명의 실시예들에 비해 열악한 성능을 나타낸다. 도 41의 전상관 MIMO 채널의 차트에서, GC 기법은 성능 열화가 심한 것을 확인할 수 있다.

도 42는 본 발명의 제 3 실시예에 따른 MIMO 인코딩 방법에서, QPSK+16-QAM MIMO 전송 방식을 사용한 경우 채널의 상관도에 따른 성능을 비교한 용량(capacity)/SNR 차트이다.

도 42에서 각각의 차트들은 MIMO 채널의 상관도를 달리하여 성능을 측정한 결과를 나타내며, 상관도가 0인 경우(cor 0.0)부터 상관도가 1인 경우(cor 1.0)까지를 상관도를 0.0, 0.3, 0.5, 0.7, 0.9 및 1.0으로 나누어 각 차트에서 성능을 나타내었다.

도 42의 차트들에서, 제 3 실시예의 인코딩 방식이 QPSK+16-QAM MIMO 전송 방식을 사용한 경우, 채널 간의 상관도가 커질수록 성능이 좋아지고 있음을 확인할 수 있다. SM 기법 및 GC 기법의 경우 전상관 MIMO 채널(cor 1.0)에서 성능이 크게 열화됨을 역시 확인할 수 있다.

도 43은 본 발명의 제 3 실시예에 따른 MIMO 인코딩 방법에서, 16-QAM+16-QAM MIMO 전송 방식을 사용한 경우 채널의 상관도에 따른 성능을 비교한 용량(capacity)/SNR 차트이다.

도 43에서 각각의 차트들은 MIMO 채널의 상관도를 달리하여 성능을 측정한 결과를 나타내며, 상관도가 0인 경우(cor 0.0)부터 상관도가 1인 경우(cor 1.0)까지를 상관도를 0.0, 0.3, 0.5, 0.7, 0.9 및 1.0으로 나누어 각 차트에서 성능을 나타내었다.

도 43의 차트들에서, 제 3 실시예의 인코딩 방식이 16-QAM+16-QAM MIMO 전송 방식을 사용한 경우, 채널 간의 상관도가 커질수록 성능이 좋아지고 있음을 확인할 수 있다. SM 기법 및 GC 기법의 경우 전상관 MIMO 채널(cor 1.0)에서 성능이 크게 열화됨을 역시 확인할 수 있다. 특히 SM 기법은 전상관 MIMO 채널에서, 모든 코드 레이트에서 디코딩이 불가능함을 확인할 수 있다.

이하에서는 상술한 MIMO 매트릭스를 사용하여 MIMO 인코딩/디코딩을 수행하는 방송 신호 송신기 및 방송 신호 수신기에 대하여 설명하도록 한다. MIMO 방식을 사용하는 방송 신호 송신기 및 방송 신호 수신기는, 이하에서 각각 MIMO 송신기 및 MIMO 수신기라고 지칭할 수도 있다.

도 44는 본 발명의 일 실시예에 따른 MIMO 송신기 및 MIMO 수신기를 나타낸 도면이다.

도 44의 MIMO 송신기 및 MIMO 수신기는, 각각 2개의 안테나를 사용하여 MIMO 통신을 수행하는 경우에 대한 실시예이다. 특히 송신기의 경우는 입력 신호의 변조 방식이 동일한 경우를 가정한 실시예이다. 즉, 2개의 안테나를 사용하여 전송하기 위한 2개의 입력 신호의 변조 방식이 M-QAM 타입 및 M-QAM 타입에 대한 실시예(예를 들면, BPSK+BPSK 또는 QPSK+QPSK 등)이다.

입력되는 데이터는 스트림 또는 PLP(Physical Laper Pipe) 단위로 처리될 수 있다. PLP는 피지컬 레이어 파이프로, 본 발명에서 각각의 서비스는 다수의 RF 채널을 통해 송수신될 수 있다.PLP는 하나 또는 복수의 서비스를 전달(carry)하는 피지컬 레이어 TDM(Time Division Multiplex) 채널로 볼 수 있다. 이러한 서비스가 전송되는 경로 또는 그 경로를 통해서 전송되는, 피지컬 레이어에서 식별 갖능한 스트림의 단위를 PLP라고 호칭한다. PLP는 위와 같이 다수의 RF 채널들에 시간적인 간격을 가지고 분포하는 슬롯들에 위치할 수도 있고, 하나의 RF 채널에 시간적인 간격을 가지고 분포할 수도 있다. 이러한 신호 프레임은 적어도 하나의 RF 채널에 시간적으로 분포한 PLP를 전송할 수 있다. 다시 말하면, 하나의 PLP는 하나의 RF 채널 또는 다수의 RF 채널들에 시간적으로 분포되어 전송될 수도 있다.

MIMO 송신기는, BICM(Bit Interleaved Coding and Modulation) 모듈(44010), 프레임 빌더(44020), 프리퀀시 인터리버(44030), MIMO 인코더(44040) 및 OFDM 제네레이터(44050)를 포함하며, BICM 모듈(44010)은 FEC 인코더(44060), 비트 인터리버(44070), 디멀티플렉서(DEMUX; 44080), 심볼 매퍼(44090), 및 타임 인터리버(44100)를 포함한다. MIMO 인코더(44040)는, MIMO 프로세서로 지칭할 수도 있다.

MIMO 수신기는, OFDM 디모듈레이터(44110), MIMO 디코더(44120), 프리퀀시 디인터리버(44130), 프레임 파서(44140), 타임 디인터리버(44150), 멀티플렉서(MUX:44160), 비트 디인터리버(44170) 및 FEC 디코더(44180)를 포함한다. 타임 디인터리버(44150), 멀티플렉서(44160), 비트 디인터리버(44170) 및 FEC 디코더는, BICM 모듈의 역처리를 수행하며, 이하에서 BICM 디코딩 모듈(44190)으로 지칭할 수도 있다. MIMO 디코더(44120)는, MIMO ML(Maximum Likelihood) 디텍터로 지칭할 수도 있다.

이하에서는 MIMO 송신기 및 MIMO 수신기의 구성 요소들의 기능과 함께 MIMO 송수신 방법을 설명하도록 하겠다.

먼저, MIMO 송신기의 구성 및 동작을 설명한다.

MIMO 송신기에서 복수의 PLP는 각각의 BICM 경로들로 입력되며, 도 44에서는 하나의 PLP가 BICM 모듈(44010)로 입력되는 경우를 예로서 도시하고 설명하도록 한다. BICM 모듈은 복수개가 구비될 수 있으며, 각각 별도로 BICM 처리된 PLP들이 프레임 빌더(44020)로 입력될 수 있다.

BICM 모듈(44010)은 데이터를 암호화하고 인터리빙한다. 더 자세하게 설명하면, 입력되는 PLP 단위의 비트 스트림은 FEC 인코더(44050)에서 아우터 코드를 사용하여 인코딩된다. FEC 인코더(44060)는 BCH(Bose-Chaudhuri-Hocquengham)/LDPC(Low Density Parity Check) 부호와 같은 아우터 코드를 사용하여 에러 정정을 위한 리던던시를 추가하여 부호화할 수 있다. 비트 인터리버(44070)는 인코딩된 비트 스트림을 비트 단위로 인터리빙하여 출력한다. 디멀티플렉서(44080)는 비트 스트림의 비트 출력 순서를 조정하는데, 이는 이후 심볼 매핑을 수행할 때 LDPC 부호화에서 발생한 데이터 신뢰도(reliability)의 분포를 분산 배치하기 위함이다. 디멀티플렉서(44080)는 비트 스트림을 M-QAM 기준으로 디멀티플렉싱하여 출력한다. 심볼 매퍼(44090)는 디멀티플렉서(44080)에서 출력된 비트 스트림을 M-QAM 그레이 매핑하여 M-QAM 심볼 스트림을 출력한다. 타임 인터리버(44100)는 심볼 스트림을 시간 단위에서 인터리빙하며, 특히 1개 또는 복수개의 LDPC 블록에서 나온 심볼들을 타임 인터리빙한다. 도 44에서, 심볼 매퍼 이후의 블록들에서의 신호 처리는 심볼 단위로 수행될 수 있다.

프레임 빌더(44020)는 각각의 BICM 경로를 거쳐 출력된 PLP 단위의 심볼들을 프레임에 배치한다. 프레임 빌더(44020)는, MIMO 송신을 위해 복수의 입력 신호를 생성 또는 배열하는, 입력 신호 생성부의 역할을 추가로 수행한다. 이때 MIMO 송신기에서 프레임 빌더(44020)는 서로 다른 PLP들이 함께 MIMO 인코딩되지 않도록 심볼들을 배치할 수도 있다. 2개의 안테나로 전송하는 도 44의 실시예에서 프레임 빌더(44020)는 같은 셀 포지션에 서로 다른 2개의 심볼들을 각각 배치하여, 2개의 입력 신호를 생성 및 출력할 수 있다. 그리고 프레임 빌더(44020)가 같은 셀 포지션에 할당되는 2개의 심볼 데이터(즉, 2개의 입력 신호)를 병렬로 출력하면, 프리퀀시 인터리버(44030)는 2개의 심볼 데이터를 동일한 패턴으로 주파수 영역에서 인터리빙한다.MIMO 인코더(44040)는 2개의 안테나를 위한 2개의 입력 신호, 즉 프리퀀시 인터리버(44030)에서 출력되는 2개의 심볼 데이터를 MIMO 인코딩한다. 이때 사용하는 MIMO 인코딩은 상술한 제 1 내지 제 3 실시예와 같은 MIMO 인코딩 방법을 사용할 수 있으며, 따라서 상술한 MIMO 인코딩 매트릭스를 사용할 수 있다.

OFDM 제네레이터(44050)는 MIMO 인코딩된 심볼 데이터를 OFDM 변조하여 전송할 수 있다. OFDM 제네레이터(44050)는 도 44에서는 도시하지 않았으나, 일 실시예로서 신호에 역이산 패스트 푸리에 트랜스폼(Inverse Fast Furier Transform)을 수행하여 신호를 복수의 서브 캐리어로 변조하는 IFFT 모듈, ACE(Active Constellation Extension) 기법 또는 톤 예약(Tone Reservation) 기법 중 적어도 하나를 사용하여 변조된 OFDM 신호에서 PAPR(Peak-to-Average Power Ratio)를 감소시키는 PAPR 리덕션 모듈, OFDM 신호에 가드 인터벌을 삽입하는 GI 삽입 모듈, L1 시그널링 정보를 위한 프리앰블을 삽입하는 P1 삽입 모듈 및 처리된 디지털 신호를 아날로그 신호로 컨버팅하는 DAC(Digital-to-Analogue Converter)를 포함할 수 있다.

MIMO 인코더(44040)는 MIMO 인코딩 외에, MISO 프로세싱을 수행하거나 SISO 프로세싱을 추가로 수행할 수도 있다. 도 44과 같은 실시예에서 MIMO 프로세싱만 수행한 경우에 송신기는 2개의 안테나를 사용할 수 있고, MISO 프로세싱이 추가로 수행된 경우에는 총 4개의 안테나를 사용할 수 있다. 모든 PLP를 SISO 프로세싱하여 전송하는 경우에는 1개에서 4개까지의 안테나를 임의로 사용할 수 있다.

이에 대응하여 MIMO 수신기는 MIMO 신호 수신을 위해 적어도 2개의 안테나를 사용한다. 수신 신호가 SISO 신호 또는 MISO 신호인 경우에는 적어도 1개의 안테나를 사용할 수 있다.

프리퀀시 인터리버(44030) 및 OFDM 제네레이터(44050)는 MIMO 방식으로 복수의 안테나로 송신하는 입력 신호의 숫자만큼 병렬로 구비되어, 상술한 동작을 병렬로 수행할 수 있다. 또는, 실시예에 따라 하나의 프리퀀시 인터리버(44030) 및 OFDM 제네레이터(44050)가 메모리를 구비하여 복수의 신호들을 병렬로 처리할 수도 있다.

이제, MIMO 수신기의 구성 및 동작을 설명한다.

MIMO 수신기에서, OFDM 디모듈레이터(44110)는 복수의 안테나에서 수신한 복수의 수신 신호를 OFDM 복조하여 복수의 심볼 데이터 및 채널 정보를 출력한다. 다시 말해, 수신 신호를 FFT(Fast Fourier Transform) 처리하여 주파수 차원의 신호로 전환하고, 수신 신호에 포함된 파일럿을 사용하여 채널 정보를 획득할 수 있다. 도 44에서는 도시하지 않았으나 OFDM 디모듈레이터(44110)는 수신한 아날로그 신호를 디지털 신호로 컨버팅하는 ADC(Analogue-to-Digital Converter), L1 시그널링 정보를 포함하는 P1 신호를 검출하여 디코딩하고, P1 신호로부터 현재 수신한 신호가 어떤 프레임 구성을 갖는지를 알아내는 P1 검출 및 디코딩 모듈, 가드 인터벌을 검출하여 시간 동기화 및 주파수 동기화를 수행하는 시간/주파수 동기부, 동기화가 이루어진 후 가드 인터벌을 제거하는 GI 제거부, 패스트 푸리에 트랜스폼을 수행하여 복수의 서브캐리어의 신호를 복조하는 FFT 모듈 및 주파수 영역에 삽입된 파일럿 신호들로부터 송신기로부터 수신기까지의 전송 채널을 추정하는 채널 추정기를 포함할 수 있다.

MIMO 디코더(44120)는 OFDM 디모듈레이터(44110)에서 획득한 채널 정보와 복수의 수신 심볼 데이터를 처리하여 복수의 출력 신호를 출력한다. MIMO 디코더(44120)는 이하의 수학식 10을 사용할 수 있다.

수학식 10

수학식 10에서, yh,t는 수신기에서 수신된 신호를 나타내며, h는 수신 채널로서, 수신 안테나 별로 수신한 채널을 나타내므로 시간 t에 해당하는 채널을 거친 수신 신호를 나타낸다. 예를 들어 SM 기법의 경우 1 단위의 시간 동안만 수신하면 되지만, 알라모우티 코딩, GC 기법의 경우는 2 단위의 시간동안 수신한 신호를 나타낼 수 있다. Hh,t는 수신된 신호가 겪은 채널 정보를 나타낸다. 본 발명의 실시예에서 h는 MIMO 채널을 나타내는 2×2 행렬로 표현될 수 있고, t는 시간 단위를 나타낸다. W는 MIMO 인코딩 매트릭스를 나타내고, Ss는 송신된 QAM 신호로서, MIMO 인코딩되기 전의 입력 신호를 나타낸다. 작은 s는 MIMO 전송에 사용된 2개의 신호에 대한 단위이다.

수신기는 수학식 10에서

은 수신된 신호 벡터(동시에 2개의 신호가 되었으므로, 이를 벡터라 지칭할 수 있다)와 송신된 신호 베터 사이의 차이를 나타내므로 이를 최소화하는 벡터 Ss를 찾고자 한다. 따라서 수신기는 yh,t, Hh,t 및 W를 알고 있으므로, 수학식 10을 사용하여 해당 비트가 1인 확률(S1)과 해당 비트가 0인 확률(S0)을 로그 도메인에서 비교하여 LLR(Log Likelihood Ratio)을 획득할 수 있다.

MIMO 디코더(44120)는 상술한 바와 같이 수학식 10을 사용하여 수신한 신호로부터 송신 신호에 가장 근접한 신호를 찾는 방식을 사용하며, 디텍션 결과 획득한 정보는 비트 단위의 확률(probability)이므로, MIMO 디코더(44120)의 복수의 출력 신호는 LLR(Log Likelihood Ratio)로 표시되는 비트 단위의 데이터이다. 이 때, MIMO 디코더(44120)는 LLR값을 얻기 위해서 MIMO 인코딩에 사용된 데이터의 모든 조합과 채널정보를 이용해 수신된 데이터와 비교하는 작업을 하게 되는데, 복잡도를 감소시키기 위해서 수신된 데이터에서 가장 근접한 값만을 이용하는 Approximated ML 방식, 수신된 신호의 일정 근처의 조합만을 이용하는 Sphere decoding방식 등을 사용할 수 있다. 즉, 도 44에서 MIMO 디코더(44120)는 2개의 안테나로 수신한 2개의 수신 신호를 MIMO 디코딩하여, 송신단의 입력 신호들과 같은 복수의 출력 신호 S1 및 S2를 출력하며, 이때 출력되는 출력 신호 S1 및 S2는 비트 단위의 스트림이 될 수 있다. 이 경우 출력 신호들은 각각 전송측 입력 신호의 QAM 타입에 대응되는 출력 신호이다.

MIMO 디코더의 디코딩에 사용된 수식 중 WS, W는 MIMO 인코딩 매트릭스로 앞서 제안된 MIMO 인코딩 방법(제 1 실시예 내지 제 3 실시예)의 인코딩 매트릭스 matrix를 모두 포함한다. 송신기는 사용한 MIMO 매트릭스를 나타내는 정보를 전송할 수 있으며, 수신기는 이러한 정보를 사용하여 MIMO 매트릭스를 파악, 디코딩할 수 있다. 선택적으로 수신기는 기설정된 MIMO 매트릭스를 사용할 수도 있다.

프리퀀시 디인터리버(44130)는 복수의 출력 신호에 대하여 송신기의 프리퀀시 인터리버(44030)에서 수행한 인터리빙의 역순으로 디인터리빙을 수행한다. 이때 송신기의 프리퀀시 인터리버(44030)에서는 심볼 단위로 프리퀀시 인터리빙을 수행한데 비해, 수신기에서의 프리퀀시 디인터리버(44130)는 LLR 비트 정보를 사용하므로 하나의 QAM 심볼에 속하는 LLR 비트 정보들을 심볼 단위로 재정렬하여 출력한다. 프리퀀시 디인터리버(44130)는 복수로 구비되어, MIMO 입력 신호 각각에 대해 프리퀀시 디인터리빙을 병렬로 수행할 수도 있다.

프레임 파서(44140)는 프리퀀시 디인터리버(44130)의 출력 데이터로부터 원하는 PLP의 데이터만을 획득하여 출력하고, 타임 디인터리버(44150)는 송신기의 타임 인터리버(44100)의 역순으로 디인터리빙을 수행한다. 여기에서 타임 디인터리버(44150) 역시 송신기에서와 달리 비트 단위로 디인터리빙을 수행하므로, LLR 비트 정보를 고려하여 비트 스트림을 재정렬하여 출력한다. 프레임 파서(44140)는 복수의 입력 신호에 대해 프레임 파싱을 수행하여, 입력 신호를 하나의 스트림으로 재배열하여 출력한다. 즉, 프레임 파서(44140)는 도 24에서 설명한 출력 신호 생성부의 동작을 수행하고, 수신부에서 프레임 파서(44140) 이후의 블록들은 하나의 스트림에 대해 신호 처리를 수행하게 된다.

멀티플렉서(44160), 비트 디인터리버(44170), FEC 디코더(44180)는 각각 수신기의 디멀티플렉서(44080), 비트 인터리버(44070), FEC 인코더(44060)의 역과정을 수행하여 복구된 PLP를 출력한다. 즉, 멀티플렉서(44160)가 LLR 비트 정보를 재정열하고, 비트 디인터리버(44170)가 비트 디인터리빙을 수행하며, FEC 디코더(44180)가 LDPC/BCH 디코딩을 수행하여 에러를 정정하여 PLP의 비트 데이터를 출력할 수 있다. 프레임 파서 이후의 동작을, 송신기의 BICM 모듈(44010)의 역동작을 수행하는, BICM 디코딩 모듈(44190)의 BICM 디코딩으로 볼 수 있다.

상술한 프리퀀시 인터리버(44030), 프리퀀시 디인터리버(44130), OFDM 제네레이터(44050), OFDM 디모듈레이터(44110)는 복수개가 구비되어 MIMO 송수신 신호의 수에 맞게 MIMO 송수신 신호들에 대해 각각 상술한 동작을 병렬적으로 수행할 수도 있으며, 한번에 복수의 데이터를 처리하는 메모리를 포함하는 프리퀀시 인터리버(44030), 프리퀀시 디인터리버(44130), OFDM 제네레이터(44050), OFDM 디모듈레이터(44110)로 대체하여 시스템의 복잡도를 낮출 수도 있다.

도 45는 본 발명의 다른 일 실시예에 따른 MIMO 송신기 및 MIMO 수신기를 나타낸 도면이다.

도 45의 MIMO 송신기 및 MIMO 수신기는, 각각 2개의 안테나를 사용하여 MIMO 통신을 수행하는 경우에 대한 실시예이다. 특히 송신기의 경우는 입력 신호의 변조 방식이 동일한 경우를 가정한 실시예이다. 즉, 2개의 안테나를 사용하여 전송하기 위한 2개의 입력 신호의 변조 방식이 M-QAM 타입 및 M-QAM 타입에 대한 실시예(예를 들면, BPSK+BPSK 또는 QPSK+QPSK 등)이다.

MIMO 송신기는, BICM(Bit Interleaved Coding and Modulation) 모듈(45010), 프레임 빌더(45020), 프리퀀시 인터리버(45030) 및 OFDM 제네레이터(45040)를 포함하며, BICM 모듈(45010)은 FEC 인코더(45050), 비트 인터리버(45060), 디멀티플렉서(DEMUX; 45070), 심볼 매퍼(45080), MIMO 인코더(45090) 및 타임 인터리버(45100)를 포함한다.

MIMO 수신기는, OFDM 디모듈레이터(45110), 프리퀀시 디인터리버(45120), 프레임 파서(45130), 타임 디인터리버(45140), MIMO ML(Maximum Likelihood) 디텍터(45150), 멀티플렉서(MUX:45160), 비트 디인터리버(45170) 및 FEC 디코더(45180)를 포함한다. 타임 디인터리버(45150), 멀티플렉서(45160), 비트 디인터리버(45170) 및 FEC 디코더는, BICM 모듈의 역처리를 수행하며, 이하에서 BICM 디코딩 모듈(45190)으로 지칭할 수도 있다.

도 45의 MIMO 송신기 및 MIMO 수신기의 구성 및 동작은, 도 44과 관련하여 설명한 MIMO 송신기 및 MIMO 수신기의 구성 및 동작과 유사하다. 이하에서는 도 44의 MIMO 송신기 및 MIMO 수신기의 구성 및 동작과 동일한 내용은 중복하여 설명하지 않고, 차이점에 대하여 설명하도록 하겠다.

도 45의 MIMO 송신기에서 MIMO 인코더(45090)는 도 44의 경우와 달리 심볼 매퍼(45080)와 타임 인터리버(45100)의 사이 즉, BICM 모듈에 포함되어 위치한다. 즉, 프레임 빌더가 MIMO 인코딩될 QAM 심볼들을 병렬로 출력했던 것과 달리, MIMO 인코더(45090)가 심볼 매퍼에서 출력되는 심볼들을 수신하여 병렬로 배치하고, MIMO 인코딩하여 병렬로 데이터를 출력한다. MIMO 인코더(45090)가 입력 신호 생성부의 역할을 추가로 수행하여, 복수의 입력 신호를 생성하고, MIMO 인코딩을 수행하여 복수의 전송 신호를 출력하는 것이다. 병렬로 출력되는 MIMO 송신 데이터는, 복수의 또는 내부에서 병렬로 처리하는 하나의 타임 인터리버(45100), 프레임 빌더(45020), 프리퀀시 인터리버(45030) 및 OFDM 제네레이터(45040)에서 병렬로 처리되어 전송된다. 2개의 전송 안테나를 사용하는 도 45의 실시예에서, 타임 인터리버(45100), 프레임 빌더(45020), 프리퀀시 인터리버(45030) 및 OFDM 제네레이터(45040)는 각각 2개씩 구비되어 MIMO 인코더(45090)에서 출력되는 데이터를 병렬로 처리할 수도 있다.

도 45의 MIMO 수신기에서는 MIMO 디코더(45150)가 타임 디인터리버(45140)와 멀티플렉서(45160)의 사이에 위치한다. 따라서 OFDM 디모듈레이터(45110), 프리퀀시 디인터리버(45120), 프레임 파서(45130), 타임 디인터리버(45140)는 복수의 안테나로 수신한 MIMO 신호를 복수의 경로로 심볼 단위에서 처리하고, MIMO 디코더(45150)에서 심볼 단위의 데이터를 LLR 비트 데이터로 변환하여 출력한다. 도 45의 실시예에서 OFDM 디모듈레이터(45110), 프리퀀시 디인터리버(45120), 프레임 파서(45130), 타임 디인터리버(45140)는 복수로 구비되거나, 상술한 병렬 처리를 수행할 수 있는 메모리를 구비하여 하나로 대체될 수도 있다. 프리퀀시 디인터리버(45120), 프레임 파서(45130), 타임 디인터리버(45140)는 모두 심볼 단위의 데이터를 처리하게 되므로, 도 44의 실시예에서처럼 LLR 비트 정보를 처리하는 경우보다 복잡도나 메모리 요구량이 줄어들 수 있다.

도 44 및 도 45에서 MIMO 송신기는, MIMO 인코딩시 사용한 입력 신호들의 QAM 타입의 조합을 나타내는 정보를 전송할 수도 있다. 일 실시예로서, 이러한 QAM 타입 즉 모듈레이션 타입을 나타내는 정보는 도 16의 L1 포스트 시그널링 정보에 포함될 수도 있다. 즉, 제 1 입력 신호 및 제 2 입력 신호의 QAM 타입을 나타내는 정보는 프리앰블 부분을 통해 전송할 수 있으며, 본 실시예에서 제 1 입력 신호와 제 2 입력 신호는 동일한 QAM 타입을 갖는다. 즉, MIMO 디코더는 수신 신호에 포함된 입력 신호들의 QAM 타입의 조합을 나타내는 정보를 사용하여 QAM 타입의 조합에 맞는 MIMO 매트릭스를 사용함으로써 MIMO 디코딩을 수행, QAM 타입의 조합에 해당하는 출력 신호들을 출력한다. 다만, 이 QAM 타입의 출력 신호들은 비트 단위의 데이터를 포함하고, 이 비트 단위의 데이터는 상술한 비트 단위의 확률을 나타내는 소프트 디시전 밸류이다. 이러한 소프트 디시전 밸류들은 FEC 디코딩을 통해 하드 디시전 밸류로 변환될 수 있다.

도 44 및 도 45에서 입력 신호 생성부/출력 신호 생성부에 해당하는 디바이스는 각각 프레임 빌더/프레임 파서 및 MIMO 인코더/MIMO 디코더로 표현하였다. 그러나, 입력 신호 생성부/출력 신호 생성부의 역할은 다른 디바이스 엘러먼트에서 수행할 수도 있다. 예를 들면, 송신 시스템에서는 디멀티플렉서에서 입력 신호 생성부의 역할을 수행하거나, 디멀티플렉서 뒤에 입력 신호 생성부가 구비되고, 이에 대응되는 수신 시스템은 멀티플렉서에서 출력 신호 생성부의 역할을 수행하거나, 멀티플렉서 앞에 출력 신호 생성부가 구비될 수 있다. 다만, 입력 신호 생성부/출력 신호 생성부의 위치에 따라 입력 신호 생성부 후단의 엘러먼트들은 복수로 구비되어 입력 신호 생성부의 출력 신호들 수만큼의 경로에 따라 병렬적으로 출력 신호들을 처리할 수 있으며, 출력 신호 생성부 앞단의 엘러먼트들도 복수로 구비되어 출력 신호 생성부에 입력되는 입력 신호들의 수만큼의 경로에 따러 병렬적으로 입력 신호들을 처리할 수 있다.

도 46은 본 발명의 다른 일 실시예에 따른 MIMO 송신기 및 MIMO 수신기를 나타낸 도면이다.

도 46의 MIMO 송신기 및 MIMO 수신기는, 각각 2개의 안테나를 사용하여 MIMO 통신을 수행하는 경우에 대한 실시예이다. 특히 송신기의 경우는 입력 신호들의 변조 방식이 상이한 경우를 가정한 실시예이다. 즉, 2개의 안테나를 사용하여 전송하기 위한 2개의 입력 신호의 변조 방식이 M-QAM 타입 및 N-QAM 타입에 대한 실시예(예를 들면, BPSK+QPSK 또는 QPSK+16-QAM 등)이다. 다만, 이하에서 디멀티플렉서의 동작과 관련하여 QPSK+QPSK, QPSK+16-QAM, 16-QAM+16-QAM과 같은 경우에 대해 함께 설명하도록 한다.

도 46의 MIMO 송신기 및 MIMO 수신기의 구성은 도 44의 MIMO 송신기 및 MIMO 수신기의 구성과 유사하며, QAM 타입의 조합이 다름에 따른 동작의 차이가 있다. 따라서 이하에서 도 44과 다른 차이점에 대하여만 설명하도록 한다.

MIMO 송신기는, BICM(Bit Interleaved Coding and Modulation) 모듈(46010), 프레임 빌더(46020), 프리퀀시 인터리버(46030), MIMO 인코더(46040) 및 OFDM 제네레이터(46050)를 포함하며, BICM 모듈(46010)은 FEC 인코더(46060), 비트 인터리버(46070), 디멀티플렉서(DEMUX; 46080), 심볼 매퍼(46090), 및 타임 인터리버(46100)를 포함한다. MIMO 인코더(46040)는, MIMO 프로세서로 지칭할 수도 있다.

MIMO 수신기는, OFDM 디모듈레이터(46110), MIMO 디코더(46120), 프리퀀시 디인터리버(46130), 프레임 파서(46140), 타임 디인터리버(46150), 멀티플렉서(MUX:46160), 비트 디인터리버(46170) 및 FEC 디코더(46180)를 포함한다. 타임 디인터리버(46150), 멀티플렉서(46160), 비트 디인터리버(46170) 및 FEC 디코더는, BICM 모듈의 역처리를 수행하며, 이하에서 BICM 디코딩 모듈(46190)으로 지칭할 수도 있다. MIMO 디코더(46120)는, MIMO ML(Maximum Likelihood) 디텍터로 지칭할 수도 있다.

도 46에서, 디멀티플렉서(46080)는 비트 스트림을 M-QAM 및 N-QAM 기준으로 디멀티플렉싱하여 출력한다. 디멀티플렉서(46080)는, MIMO 송신을 위해 복수의 입력 신호를 생성 또는 배열하는, 도 24에서 설명한 입력 신호 생성부의 역할을 추가로 수행한다. 심볼 매퍼(46090)는 디멀티플렉서(46080)에서 출력된 비트 스트림을 M-QAM/N-QAM 그레이 매핑하여 M-QAM 심볼 스트림 및 N-QAM 심볼 스트림을 출력한다. 이 때 심볼 매퍼(46090)는 복수개가 구비되어 각각 M-QAM 기준으로 디멀티플렉싱된 비트 스트림과 N-QAM 기준으로 디멀티플렉싱된 비트 스트림을 병렬적으로 M-QAM/N-QAM 그레이 매핑하여 M-QAM 심볼 스트림 및 N-QAM 심볼 스트림을 출력할 수도 있다. 타임 인터리버(46100)는 심볼 스트림들 각각을 시간 단위에서 인터리빙하며, 특히 1개 또는 복수개의 LDPC 블록에서 나온 심볼들을 타임 인터리빙한다. 도 46에서, 심볼 매퍼 이후의 블록들에서의 신호 처리는 심볼 단위로 수행될 수 있다.

디멀티플렉서(46080)는 이때 MIMO에 사용되는 입력 신호의 QAM 사이즈 별로 상이하게 동작할 수 있다. 즉, MIMO 전송을 위한 입력 신호의 조합이 QPSK+QPSK 혹은 16-QAM+16-QAM MIMO의 경우 QAM 디멀티플렉서 및 16-QAM 디멀티플렉서를 사용하고, QPSK+16-QAM의 경우 64QAM 디멀티플렉서를 사용할 수 있다. 혹은 QPSK+QPSK, 16-QAM+16-QAM 조합의 경우 각각 16QAM 디멀티플렉서 및 256-QAM 디멀티플렉서를 사용할 수도 있다. 이는 M+N-QAM MIMO 전송이 M*N QAM SISO와 같은 수의 bit을 한번에 송신하는 것을 이용한 것이다.

프레임 빌더(46020)에서 OFDM 제네레이터(46050)까지의 동작은 도 44과 관련하여 설명한 바와 같다.

이하에서는, MIMO 수신기의 동작에 대하여 설명한다.

MIMO 수신기에서, OFDM 디모듈레이터(46110)에서 MIMO 디코더(46120)까지의 동작은 도 44와 관련하여 설명한 바와 같다.

프리퀀시 디인터리버(46130)는 복수의 출력 신호에 대하여 송신기의 프리퀀시 인터리버(46030)에서 수행한 인터리빙의 역순으로 디인터리빙을 수행한다. 이때 송신기의 프리퀀시 인터리버(46030)에서는 심볼 단위로 프리퀀시 인터리빙을 수행한데 비해, 수신기에서의 프리퀀시 디인터리버(46130)는 LLR 비트 정보를 사용하므로 M-QAM 심볼에 속하는 LLR 비트 데이터 및 N-QAM 심볼에 속하는 비트 데이터를 각각 심볼 단위로 재정렬하여 출력할 수 있다. 프리퀀시 디인터리버(46130)는 MIMO 입력 신호 각각에 대해 병렬적으로 프리퀀시 디인터리빙을 수행할 수도 있다. 특히, MIMO 입력 신호의 M-QAM 심볼 데이터에 포함되는 비트 데이터의 수와 N-QAM 심볼 데이터에 포함되는 비트 데이터의 수는 상이할 수 있으므로 이를 감안하여 디인터리빙을 수행하여야 한다. 이는 아래에서 동작을 설명하는 프레임 파서(46140) 및 타임 디인터리버(46150)에서도 마찬가지이다.

프레임 파서(46140)는 프리퀀시 디인터리버(46130)의 출력 데이터로부터 원하는 PLP의 데이터만을 획득하여 출력하고, 타임 디인터리버(46150)는 송신기의 타임 인터리버(46100)의 역순으로 디인터리빙을 수행한다. 여기에서 타임 디인터리버(46150)역시 송신기에서와 달리 비트 단위로 디인터리빙을 수행하므로, LLR 비트 정보를 고려하여 비트 스트림을 재정렬하여 출력한다. 프레임 파서(46140)는 복수의 입력 신호에 대해 프레임 파싱을 수행하여, 복수의 신호를 각각 재배열하여 출력한다. 멀티플렉서(46160), 비트 디인터리버(46170), FEC 디코더(46180)는 각각 수신기의 디멀티플렉서(46080), 비트 인터리버(46070), FEC 인코더(46060)의 역과정을 수행하여 복구된 PLP를 출력한다. 즉, 멀티플렉서(46160)가 LLR 비트 데이터를 재정열하고, 비트 디인터리버(46170)가 비트 디인터리빙을 수행하며, FEC 디코더(46180)가 LDPC/BCH 디코딩을 수행하여 에러를 정정하여 PLP의 비트 데이터를 출력할 수 있다. 프레임 파서 이후의 동작을, 송신기의 BICM 모듈(46010)의 역동작을 수행하는, BICM 디코딩 모듈(46190)의 BICM 디코딩으로 볼 수 있다. 멀티플렉서(46160)는 도 24에서 설명한 출력 신호 생성부의 동작을 수행하고, 수신부에서 멀티플렉서(46140) 이후의 블록들은 하나의 스트림에 대해 신호 처리를 수행하게 된다. 즉, 멀티플렉서(46160)가 출력 신호 생성부의 역할을 수행한다.

도 47은 본 발명의 다른 일 실시예에 따른 MIMO 송신기 및 MIMO 수신기를 나타낸 도면이다.

도 47의 MIMO 송신기 및 MIMO 수신기는, 각각 2개의 안테나를 사용하여 MIMO 통신을 수행하는 경우에 대한 실시예이다. 특히 송신기의 경우는 입력 신호들의 변조 방식이 상이한 경우를 가정한 실시예이다. 즉, 2개의 안테나를 사용하여 전송하기 위한 2개의 입력 신호의 변조 방식이 M-QAM 타입 및 N-QAM 타입에 대한 실시예(예를 들면, BPSK+QPSK 또는 QPSK+16-QAM 등)이다. 다만, 이하에서 디멀티플렉서의 동작과 관련하여 QPSK+QPSK, QPSK+16-QAM, 16-QAM+16-QAM과 같은 경우에 대해 함께 설명하도록 한다.

도 47의 MIMO 송신기 및 MIMO 수신기의 구성은 도 45의 MIMO 송신기 및 MIMO 수신기의 구성과 유사하며, QAM 타입의 조합이 다름에 따른 동작의 차이가 있다. 따라서 이하에서 도 45과 다른 차이점에 대하여만 설명하도록 한다.

MIMO 송신기는, BICM(Bit Interleaved Coding and Modulation) 모듈(47010), 프레임 빌더(47020), 프리퀀시 인터리버(47030) 및 OFDM 제네레이터(47040)를 포함하며, BICM 모듈(47010)은 FEC 인코더(47050), 비트 인터리버(47060), 디멀티플렉서(DEMUX; 47070), 심볼 매퍼(47080), MIMO 인코더(47090) 및 타임 인터리버(47100)를 포함한다.

MIMO 수신기는, OFDM 디모듈레이터(47110), 프리퀀시 디인터리버(47120), 프레임 파서(47130), 타임 디인터리버(47140), MIMO ML(Maximum Likelihood) 디텍터(47150), 멀티플렉서(MUX:47160), 비트 디인터리버(47170) 및 FEC 디코더(47180)를 포함한다. 타임 디인터리버(47150), 멀티플렉서(47160), 비트 디인터리버(47170) 및 FEC 디코더는, BICM 모듈의 역처리를 수행하며, 이하에서 BICM 디코딩 모듈(47190)으로 지칭할 수도 있다.

도 47에서도, 도 46에서와 같이 디멀티플렉서(47070)가 입력 신호 생성부 또는 디바이더의 역할을 수행하고, 심벌 매퍼(47080)가 제 1 입력 신호 및 제 2 입력 신호를 각각 M-QAM 및 N-QAM 타입의 신호로 심볼 매핑한다. 수신기에서도, 도 46과 같이 멀티플렉서(47160)가 출력 신호 생성부의 역할을 수행하게된다. 이러한 상이한 QAM 타입의 입력 신호들의 처리에 대한 설명은, 도 46과 관련하여 설명한 바와 같다.

도 46 및 도 47에서 입력 신호 생성부/출력 신호 생성부에 해당하는 디바이스는 각각 디멀티플렉서/멀티플렉서로 표현하였다. 그러나, 입력 신호 생성부/출력 신호 생성부의 역할은 다른 디바이스 엘러먼트에서 수행할 수도 있다. 예를 들면, 송신 시스템에서는 디멀티플렉서 뒤에 입력 신호 생성부가 구비되고, 이에 대응되는 수신 시스템은 멀티플렉서 앞에 출력 신호 생성부가 구비될 수 있다. 다만, 입력 신호 생성부/출력 신호 생성부의 위치에 따라 입력 신호 생성부 후단의 엘러먼트들은 복수로 구비되어 입력 신호 생성부의 출력 신호들 수만큼의 경로에 따라 병렬적으로 출력 신호들을 처리할 수 있으며, 출력 신호 생성부 앞단의 엘러먼트들도 복수로 구비되어 출력 신호 생성부에 입력되는 입력 신호들의 수만큼의 경로에 따러 병렬적으로 입력 신호들을 처리할 수 있다.

이하에서는, 상술한 MIMO 송신 시스템의 디멀티플렉서 및 MIMO 수신 시스템의 멀티플렉서의 동작에 대하여 설명하도록 한다.

본 발명의 실시예에서 MIMO 송신 시스템은 상술한 바와 같이 BCH(Bose-Chaudhuri-Hocquengham)/LDPC(Low Density Parity Check) 코드를 사용하여 에러 정정을 위한 리던던시를 추가하여 부호화하는 FEC(Forward Error Correction) 코딩을 수행할 수 있다. 그리고 디멀티플렉서는 FEC 코딩된 데이터에 대해 비트 순서를 재배치 또는 재정렬한다. 이때, 디멀티플렉서는 MIMO 송신을 감안하여 다시 비트 순서를 재정렬할 수 있으며, 이러한 디멀티플렉서 및 멀티플렉서의 동작에 대하여 이하에서 상세히 설명하겠다.

도 48은 본 발명의 일 실시예에 따른 LDPC 인코딩 블록과 디멀티플렉서를 나타낸 개념도이다.

도 48에서는 도시하지 않았으나, LDPC 인코딩 블록(48010) 앞단에 BCH 코딩 블록이 위치할 수 있으며, LDPC 인코딩 블록(48010)과 디멀티플렉서(48020) 사이에는 비트 단위의 인터리빙을 수행하는 비트 인터리버가 위치할 수 있다.

LDPC 인코딩 블록(48010)은 입력 신호 S1을 LDPC 블록 사이즈로 LDPC 인코딩한다. 도 48의 실시예에서, LDPC 블록의 가로축 사이즈는 2N에 해당하며, 여기에서 N은 입력 신호 S1의 QAM 사이즈에 의해 결정된다. 즉, 입력 신호 S1의 QAM 사이즈가 M이면, N은 N = log₂M 과 같이 결정될 수 있다.

LDPC 인코딩 블럭(48010)의 출력 데이터는 LDPC 인코딩에 의해 특정 구성의 신뢰도(reliability) 분포를 갖는다. 즉, LDPC 인코딩 블럭(48010)의 출력 데이터는 구간에 따라 다른 신뢰도를 가지게 되어, 수신단에서 구간에 따라 에러 복구 성능이 차이날 수 있다. 디멀티플렉서는(48020)는 LDPC 블록(48010)과 관련하여, LDPC 블록(48010)에서 출력되는 데이터의 신뢰도를 분산시키도록 배치하는 역할을 수행한다. 이 경우 신뢰도는 심볼 매핑시 비트들의 위치와 관련된다.

QAM 심볼의 경우, 심볼에 매핑되는 비트들의 위치는 신뢰도와 관련이 있다. 즉, QAM 심볼에서 MSB(Most Significant Bit) 부분의 비트(들)은 LSB(Least Significant Bit) 부분의 비트(들)보다 좋은 신뢰도를 갖는다. 심볼의 송수신시 에러에 의해 잘못 복구될 확률이 MSB의 경우가 LSB보다 낮기 때문이다.

도 48에서, 1개의 QAM 심볼에 매핑되는 비트의 수가 N인 경우, 1개의 LDPC 블럭은 2N 개의 등분된 영역으로 나뉠 수 있으며, 각 영역에서 1개의 비트씩을 꺼내면 이를 2 개의 입력 신호를 위한 2 개의 QAM 심볼로 매핑할 수 있다. 이때 디멀티플렉서(48020)는 어떤 비트를 QAM 심볼의 어떤 부분에 매핑할 지를 결정하여 비트들을 출력함으로써, LDPC 블럭에 포함된 비트들의 신뢰도를 분배한다.

MIMO 전송 방식의 경우 MIMO 송수신 채널의 채널 상황에 따라서 신뢰도가 변할 수 있다.

특히 상술한 바와 같은 MIMO 인코딩 매트릭스를 사용하는 경우, 상술한 바와 같이 MIMO 채널이 무상관 채널인 경우에는 수신단에서 수신한 입력 신호들 S1 및 S2는 같은 파워를 갖고, 결과적으로 같은 신뢰도를 갖는다. 따라서 이 경우에는 MIMO 채널이 디멀티플렉서에서 LDPC 블록에 할당한 신뢰도 구조를 해치지 않는다.

MIMO 채널이 전상관 채널인 경우에는, 수학식 2에서와 같이 수신 신호는 R = h{(a+1)S1+(a-1)S2}로 입력 신호들 S1 및 S2가 다른 파워를 갖는다. 즉, 입력 신호들 S1 및 S2가 a값에 따라 서로 다른 파워를 갖게 되므로 두 입력 신호들의 심볼들에 대한 신뢰도가 달라지게 되고, 결과적으로 디멀티플렉서에서 LDPC 블록에 할당한 신뢰도 구조가 달라지게 된다. 따라서, MIMO 전송 시스템에서는 이러한 점을 고려하여야 전상관 MIMO 채널에서 발생하는 성능 손실을 막을 수 있다. 이를 위해 디멀티플렉서를 새로이 설계하거나, 디멀티플렉서에 디바이더를 추가로 사용할 수 있다.

도 49는 본 발명의 일 실시예에 따른 MIMO 채널의 컨디션에 따른 수신 신호들의 신뢰도를 비교한 표이다.

도 49는 MIMO 채널의 컨디션이 무상관 채널인 경우와 전상관 채널인 경우, 수신단에서 수신한 입력 신호들 S1 및 S2의 신뢰도를 나타낸 표로, 신뢰도는 A가 가장 높고, D가 가장 낮은 경우를 나타낸다.

무상관 MIMO 채널의 경우, 입력 신호들의 신뢰도 분포는 변화가 없음을 알 수 있다. 그러나 전상관 MIMO 채널의 경우에는 입력 신호들의 신뢰도 분포가 다르게 나타나고 있다. 도 49의 표에서는, 주로 입력 신호 S2의 신뢰도가 떨어지고 있음을 알 수 있다. 따라서, LDPC 블록의 신뢰도를 디멀티플렉서에서 균일하도록 분배하였으나, 이러한 신뢰도의 분포가 MIMO 채널을 통해 다시 특정 신호에 집중되고 있음을 알 수 있고, 따라서 이러한 MIMO 채널을 고려한 신뢰도 분포의 조정이 필요함을 알 수 있다.

도 50은 본 발명의 일 실시예에 따른 MIMO 송수신 시스템의 일부를 나타낸 도면이다.

송신 시스템에서 디멀티플렉서(50010)와 심볼 매퍼(50020)로 MIMO 송신 신호들을 처리하는 경우, 도 49의 표에서와 같이 MIMO 채널이 전상관 채널인 경우 신뢰도의 분포가 어느 한 신호에 집중되는 문제점이 발생하였다. 따라서, 본 발명에서는 디멀티플렉서(50010)와 심볼 매퍼(50050) 사이에 디바이더(50040)를 배치하여 디바이더(50040)가 신뢰도의 분포가 집중되지 않도록 데이터를 재분배하도록 하는 방법을 제안한다. 실시예에 따라 디바이더(50040)는 추가로 구비되지 않고 디바이더(50040)의 동작은 디멀티플렉서(50030)에서 추가로 수행될 수도 있다.

수신 시스템에서는 멀티플렉서(50060)만을 구비하는 대신, 송신 시스템의 디바이더(50040)의 역동작을 수행하도록 머저(merger, 50080)를 포함하 수 있다. 머저(50080)는 수신 시스템의 멀티플렉서(50070)의 앞단에 위치하여 디바이더에 의해 재배치된, 심볼에 해당하는 비트들을 재배치하여 멀티플렉서(50070)가 송신 시스템의 입력 신호를 멀티플렉싱할 수 있도록 한다. 실시예에 따라 머저 (50080)는 추가로 구비되지 않고, 머저(50080)의 동작을 멀티플렉서(50070)에서 추가로 수행할 수도 있다.

먼저, MIMO 시스템에서 입력 신호들의 QAM-타입이 동일한 경우 디바이더의 동작에 대하여 설명한다.

도 51은 본 발명의 일 실시예에 따른 디멀티플렉서 및 디바이더의 동작을 설명한 도면이다.

도 51은 입력 신호들의 QAM 타입이 동일한 경우로, 상술한 도 44 및 도 45의 경우의 디멀티플렉서의 동작 또는 디멀티플렉서에 디바이더를 추가한 경우의 동작에 해당한다.

먼저, 디멀티플렉서(51010)는 입력 신호들의 QAM 타입에 따라 QPSK+QPSK MIMO 방식의 경우 QPSK 디멀티플렉서를, 16QAM+16QAM MIMO 방식의 경우 16QAM 디멀티플렉서를 사용할 수 있다.

한 개의 QAM 심볼에 매핑될 비트의 개수를 N이라 하고, 디멀티플렉서(51010)로 재정렬된 뒤 두 개의 QAM 심볼들로 매핑될 비트들의 집합을 각각 b_r,0, b_r,1이라고 하자. b_r,0는 비트 인터리버 메모리의 r번째 열의 비트들이 디멀티플렉서(51010)에 의해 재정렬된 뒤 처음 나오는 N개의 비트를 나타내고, b_r,1 은 그 이후에 나오는 N 개의 비트를 나타낸다.

b_r,0, b_r,1를 각각 MIMO 인코더에 사용될 입력 신호들 S1, S2의 심볼로 매핑하는 경우 무상관 MIMO 채널에서는 수신단에서 입력 신호 S1, S2의 신뢰도가 변하지 않으므로 디멀티플렉서(51010)에 의해 LDPC 블록에 할당된 신뢰도의 분포 구조가 변하지 않는다. 하지만, 전상관 MIMO 채널의 경우 수신단에서 입력 신호 S1, S2의 신뢰도 분포가 변하므로 디멀티플렉서(51010)가 재정열한 비트들의 신뢰도 구조가 달라지게 된다. 특히 이런 경향은 낮은 코드 레이트의 LDPC 구조에서 더 많은 영향을 미친다. 낮은 코드 레이트의 LDPC의 경우 각 영역에 신뢰도가 무작위로 분포될 때 좋은 성능을 보이는 특성이 있다. 이를 위해 S1, S2에 매핑되는 b_r,0, b_r,1 를 무작위로 선택할 수 있다.

즉, 디바이더(51020)는 PRBS(Pesudo random binary sequence)를 이용하여 이 값에 따라 b_r,0, b_r,1 이 각각 입력 신호 S1 및 입력 신호 S2에 또는 입력 신호 S2 및 입력 신호 S1에 랜덤하게 매핑되도록 하여 전상관 MIMO 채널에서 좋은 성능을 갖도록 신뢰도 분포를 조정할 수 있다. 이 경우에도 무상관 MIMO 채널에서는 S1, S2의 신뢰도 분포가 여전히 동일하므로 디멀티플렉서(51010)에 의해 의도된 신뢰도 구조의 성능을 유지할 수 있다.

PRBS를 생성하는 방법으로 일 실시예로서 디바이더(51020)는 1+X14+X15 PRBS 제네레이터를 사용하거나, 다른 실시예로서 N 비트 카운터 출력의 비트 역순 시퀀스(bit reversed order sequence)를 사용할 수 있다. LDPC의 타입에 따라 최고 16200(=64800/4) 길이의 시퀀스가 필요할 수 있으므로, 이 경우 14 비트 카운터를 사용할 수 있다. PRBS 생성 시퀀스는 매 LDPC 블록마다 리셋되어 사용할 수도 있다. 이 경우 송신되는 PLP데이터가 SISO(SIMO) 타입 혹은 MISO 타입인 경우 디바이더(51020)는 디멀티플렉서(51010)의 출력을 바이패스할 수 있다.

수신기에서는 머저에서 디바이더(51020)에 대응하는 동작을 통해서 원래의 순서로 재정렬할 수 있다. 즉, 디바이더(51020)에 사용된 것과 같은 PRBS를 이용하여 그 값에 따라 LLR 비트 정보를 재배치하여 멀티플렉서로 출력할 수 있다.

이제, MIMO 시스템에서 입력 신호의 QAM-타입이 상이한 경우 디바이더의 동작에 대하여 설명한다.

도 52는 본 발명의 일 실시예에 따른 디멀티플렉서 및 디바이더의 동작을 설명한 도면이다.

도 52는 입력 신호들의 QAM 타입이 상이한 경우로, 상술한 도 46 및 도 47의 경우의 디멀티플렉서의 동작 또는 디멀티플렉서에 디바이더를 추가한 경우의 동작에 해당한다.

먼저, 디멀티플렉서(52010)는 입력 신호의 QAM 타입에 따라 복수의 디멀티플렉서를 사용하거나, 메모리를 포함하여 상이한 타입에 대한 디멀티플렉싱을 수행하는 하나의 디멀티플렉서를 사용할 수 있다. 도 52에서는, 상이한 QAM 타입으로서 QPSK+16-QAM 타입의 예로서 설명한다.

QPSK+16-QAM 타입의 심볼들에 매핑될 비트의 개수는 각각 12(=4+8)이 되고, 디멀티플렉서(52010)로 재정렬된 뒤 두 개의 QAM 심볼들로 매핑될 비트들의 집합을 각각 b_r,0, b_r,1이라고 하자. b_r,0 은 비트 인터리버 메모리의 r번째 열의 비트들이 디멀티플렉서(52010)에 의해 재정렬된 뒤 처음 나오는 6개의 비트들 중 처음 2개와 두 번째 나오는 6개의 비트들 중 처음 2개의 bit 들의 집합이고, b_r,1 은 처음 나오는 6개의 비트들 중 뒤에 있는 4개의 비트들과 두 번째 나오는 6개의 비트들 중 뒤에 있는 4개의 비트들의 집합이다.

이때 도 49의 표에 나타낸 바와 같이 QPSK+16QAM MIMO의 경우 전상관 MIMO 채널에서나, 무상관 MIMO 채널에서 각 QAM 심볼들의 비트들의 상대적인 신뢰도는 크게 변하지 않는다. 이는 이미 QPSK에 속한 비트들의 신뢰도가 높은데, 전상관 MIMO 채널에서도 QPSK의 신뢰도가 증가하기 때문이다. 이 같은 성질을 이용하여 디바이더(52020)는, QPSK+16-QAM 타입 MIMO의 경우 64-QAM 디멀티플렉서를 사용하고 이때 신뢰도 분포의 구조를 64-QAM SISO 방식의 경우처럼 분배되도록 할 수 있다. 이를 위해서 디바이더(52020)는 b_r,0 그룹의 비트들을 S1(QPSK)으로 매핑하고, b_r,1 그룹의 비트들을 S2(16QAM)로 매핑할 수 있다.

수신기에서는 머저에서 디바이더(52020)에 대응하는 동작을 수행하여 멀티플렉서로 LLR bit정보를 출력한다. 즉, S1에서 나온 정보는 총 12개의 정보 중 1,2,7,8번째로 출력되게, S2에서 나온 정보는 3,4,5,6,9,10,11,12번째로 출력되게 재배치하여 출력할 수 있다.

도 53은 본 발명의 일 실시예에 따른 방송 신호 수신 방법을 나타낸 도면이다.

방송 신호 수신기는, M*M-QAM 타입의 제 1 방송 신호 및 M*M-QAM 타입의 제 2 방송 신호를 OFDM 복조한다(S53010). 방송 신호 수신기는, MIMO 방식으로 전송된 복수의 방송 신호를 제 1 안테나 및 제 2 안테나를 사용하여 수신하여, 각각의 물리적 경로에 따라 OFDM 복조한다. 물리적 경로에 따라, 제 1 OFDM 디모듈레이터 및 제 2 OFDM 디모듈레이터가 수신된 M*M-QAM 타입의 제 1 방송 신호 및 M*M-QAM 타입의 제 2 방송 신호를 각각 OFDM 복조할 수 있다.

방송 신호 수신기는 제 1 방송 신호 및 제 2 방송 신호를 MIMO 디코딩하여 M-QAM 타입의 제 1 출력 신호 및 M-QAM 타입의 제 2 출력 신호를 출력한다(S53020). 방송 신호 수신기는 상술한 바와 같이 MIMO 매트릭스를 사용하여 M*M-QAM 타입의 제 1 방송 신호 및 M*M-QAM 타입의 제 2 방송 신호를 MIMO 디코딩하여 M-QAM 타입의 제 1 출력 신호 및 M-QAM 타입의 제 2 출력 신호를 생성, 출력할 수 있다. 상술한 MIMO 매트릭스를 사용하여 복수의 방송 신호를 디코딩하므로, 채널 환경이 전상관 채널인 경우에도 수신한 제 1 방송 신호 및 제 2 방송 신호로부터 제 1 출력 신호 및 제 2 출력 신호를 복구할 수 있다. 전상관 채널의 경우 수신기가 사용하는 MIMO 매트릭스는 제 1 내지 제 3 실시예와 관련하여 상술하였다. 그리고, MIMO 디코더는 QAM 타입에 따라 MIMO 디코딩을 수행하여 각각의 QAM 타입에 해당하는 제 1 출력 신호 및 제 2 출력 신호를 출력하며, 이때 방송 신호 수신기는 방송 신호에 포함된 QAM 타입을 나타내는 정보를 사용할 수도 있다.

방송 신호 수신기는, 제 1 출력 신호 및 제 2 출력 신호를 주파수 도메인에서 각각 디인터리빙한다(S53030). 방송 신호 수신기는 제 1 방송 출력 및 제 2 출력 신호의 물리적 경로에 따라 제 1 프리퀀시 디인터리버 및 제 2 프리퀀시 디인터리버를 사용하여 각각의 방송 신호를 프리퀀시 디인터리빙할 수 있으며, 프리퀀시 디인터리버의 동작은 상술한 바와 같다.

방송 신호 수신기는 프리퀀시 디인터리빙된 제 1 출력 신호 및 제 2 출력 신호를 각각 프레임 파싱한다(S53040). 방송 신호 수신기는 제 1 출력 신호 및 제 2 출력 신호의 물리적 경로에 따라 제 1 프레임 파서 및 제 2 프레임 파서를 사용하여 각각의 출력 신호의 프레임 구조를 파싱할 수 있으며, 프레임 파서의 동작은 상술한 바와 같다. 방송 수신기는, 프레임 파싱된 제 1 출력 신호 및 제 2 출력 신호를 머징하여 하나의 경로로 출력할 수 있다. 이러한 경우 프레임 파서는 상술한 머저의 역할을 추가로 수행하게 된다.

상술한 바와 같이 MIMO 디코딩 결과 출력되는 데이터는 심볼 단위가 아니라 비트 단위의 확률 정보가 된다. 따라서, MIMO 디코딩 후 데이터 처리는 비트 단위의 데이터를 대상으로 하나, 프리퀀시 디인터리버, 프레임 파서, 타임 디인터리버는 심볼 단위로 데이터를 처리하므로, MIMO 디코더에서 출력 되는 비트 단위의 데이터를 심볼 단위로 처리하게 된다. 그리고 타임 디인터리버 후의 멀티플렉서, 비트 디인터리버, FEC 디코더는 비트 단위로 데이터를 처리한다.

도 53은 상술한 방송 신호 수신기의 동작을 나타내며, 자세한 동작은 각 방송 신호 수신기 도면들(예를 들면, 도 44 내지 도 52)과 함께 설명한 바와 같다.

전술한 바와 같이, 상기 발명의 실시를 위한 최선의 형태에서, 관련된 사항을 기술하였다.

전술한 바와 같이, 본 발명은 디지털 방송 시스템에 전체적으로 또는 부분적으로 적용될 수 있다.

Claims (2)

1. M*M-QAM 타입의 제 1 방송 신호 및 M*M-QAM 타입의 제 2 방송 신호를 각각 OFDM 복조하는 제 1 OFDM 디모듈레이터 및 제 2 OFDM 디모듈레이터;

   상기 복조된 제 1 방송 신호 및 제 2 방송 신호를 MIMO 디코딩하여 M-QAM 타입의 제 1 출력 신호 및 M-QAM 타입의 제 2 출력 신호를 출력하는 MIMO 디코더;

   상기 제 1 출력 신호 및 상기 제 2 출력 신호를 주파수 도메인에서 디인터리빙하는 제 1 프리퀀시 디인터리버 및 제 2 프리퀀시 디인터리버; 및

   상기 제 1 출력 신호 및 제 2 출력 신호의 프레임 구조를 파싱하고, 상기 제 1 출력 신호 및 상기 제 2 출력 신호를 머징하여 제 3 출력 신호를 출력하는 프레임 파서를 포함하는 방송 수신기.
2. M*M-QAM 타입의 제 1 방송 신호 및 M*M-QAM 타입의 제 2 방송 신호를 각각 OFDM 복조하는 단계;

   상기 복조된 제 1 방송 신호 및 제 2 방송 신호를 MIMO 디코딩하여 M-QAM 타입의 제 1 출력 신호 및 M-QAM 타입의 제 2 출력 신호를 출력하는단계;

   상기 제 1 출력 신호 및 상기 제 2 출력 신호를 주파수 도메인에서 디인터리빙하는 단계; 및

   상기 제 1 출력 신호 및 제 2 출력 신호의 프레임 구조를 파싱하고, 상기 제 1 출력 신호 및 상기 제 2 출력 신호를 머징하여 제 3 출력 신호를 출력하는 단계를 포함하는 방송 수신 방법.

Images