WO2010081530A1 - Self-locking switch - Google Patents

Self-locking switch Download PDF

Info

Publication number
WO2010081530A1
WO2010081530A1 PCT/EP2009/009285 EP2009009285W WO2010081530A1 WO 2010081530 A1 WO2010081530 A1 WO 2010081530A1 EP 2009009285 W EP2009009285 W EP 2009009285W WO 2010081530 A1 WO2010081530 A1 WO 2010081530A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
contact
voltage
self
gate
Prior art date
Application number
PCT/EP2009/009285
Other languages
German (de)
French (fr)
Inventor
Ingo Daumiller
Ertugrul SÖNMEZ
Mike Kunze
Original Assignee
Microgan Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microgan Gmbh filed Critical Microgan Gmbh
Priority to EP09799288A priority Critical patent/EP2380198A1/en
Publication of WO2010081530A1 publication Critical patent/WO2010081530A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Definitions

  • the invention relates to a self-locking switch with at least one transistor which is conductive in the non-switched state.
  • Transistors are used in circuits for controlling the flow of current. In switched applications, they serve as electronic switches to allow or block the flow of current. Depending on
  • an electronic switch shows a certain and usually unwanted series resistance in the on state as well as an Isier lierfestmaschine up to a characteristic voltage in the off state.
  • the electronic switches are in the non-controlled state (ie when there is no voltage between gate and source), they are in the off state, they are of the so-called self-locking type, and vice versa. returns from the so-called self-conducting type when they are conducting without voltage applied.
  • self-locking transistors are preferred for safety reasons, in order to avoid unwanted short circuits in the event of failure of the control electronics.
  • One transistor used in power electronics is the AlGaN / GaN High Electron Mobility Transistor (HEMT, High Electron Mobility Transistor).
  • HEMT High Electron Mobility Transistor
  • at least one AlGaN layer and at least one GaN layer adjoin one another.
  • a two-dimensional electron lake (2DEG, also two-dimensional electron gas) is formed, which is contacted by ohmic contacts "source” (S) and “drain” (D) and controlled by means of a gate electrode (G).
  • S source
  • D drain
  • G gate electrode
  • the transistor is of the normally-on type and thus poorly suited for common circuit topologies in power electronics.
  • the conductive region in the transistor, ie where the two-dimensional electron gas is present, is referred to as the channel.
  • the channel is cut off at the normally-on transistor only by a suitable negative voltage between the gate and source, whereby the transistor is set in an insulating operating state. If in this application of a conductive or insulating or non-conductive transistor is mentioned, this refers to the distance between the source and drain.
  • the voltage between gate and source, below which the channel can be regarded as being pinched off, is referred to as a threshold voltage or threshold voltage and is negative in the case of a self-conducting transistor (V th ⁇ 0 V).
  • V th self-conducting transistor
  • the most widely used approach in research and industry is to deplete the channel or the 2DEG under the gate electrode by means of suitable bandgap engineering, in order to make the transistor self-locking in this way, so that the 2DEG first generated by applying a positive gate-to-source voltage and the transistor is turned on (so that V th > 0 V.)
  • the two most widely used approaches for the suitable bandgap engineering are reducing the AlGaN layer thickness below the Position of the gate electrode by suitable etching methods and / or the introduction of p-type dopants below the channel and below the gate contact in the GaN layer
  • Another method for lowering the charge carriers in the AlGaN / GaN boundary layer under the gate region, of the is reported, placed under the gate region in the AlGaN layer negative fluorine ions by ion bombardment. The introduction of the fluorine ions to the charge carriers in the channel u nter the gate area deplete.
  • this method is currently still controversial.
  • Layer thickness is particularly critical.
  • the adjustment of the function of the normally-off operation is dependent on a low-damage etching of the semiconductor layer located above the 2DEG with an accuracy in the (sub) -nm range.
  • the disadvantage of the etching depth-sensitive adjustment of the threshold voltage to values greater than zero can be mitigated by applying a topcoat layer over the AlGaN layer under the ohmic contacts.
  • the formation of the 2DEG is determined by the barrier material thickness t, ie the thickness of the AlGaN layer, the aluminum molar content x of the AlGaN layer, the choice of the semiconductor material of the final layer, which has a thickness in the range of a few nanometers, and the gate metallization , which forms the Schottky contact at the location of the channel.
  • the barrier material thickness t ie the thickness of the AlGaN layer, the aluminum molar content x of the AlGaN layer, the choice of the semiconductor material of the final layer, which has a thickness in the range of a few nanometers
  • the gate metallization which forms the Schottky contact at the location of the channel.
  • the objective is to maximize channel conduction away from gate metallization by appropriate setting of said parameters and to inhibit formation of the 2DEG below gate metallization with the purpose of obtaining minimum parasitic series resistances in the transistor for V th > 0V ,
  • first approximation is
  • the object of the present invention is to provide a temperature-insensitive switch, which i.a. is usable in the power electronics and in the non-controlled state is in a blocking, non-self-conductive state.
  • the channel conductivity should be maintained and the series resistance of the switch should remain low.
  • the switch should also be economically producible and have a stable characteristic.
  • a switch which is self-locking, ie interrupts a current flow between an outer drain and an outer source contact, when no control voltage is applied to an outer gate contact.
  • the switch has at least one transistor which is conductive when a control voltage of the transistor, ie a voltage between a gate contact and a source contact of the transistor, is zero.
  • the switch according to the invention thus makes it possible to provide the function of a normally-off switch using self-conducting transistors. In particular, it is therefore possible to realize the function of a self-locking switch by means of high-temperature transistors which are self-conducting. ren.
  • the self-locking switch according to the invention has at least one non-linear element, to which a voltage can be applied between two contacts of the non-linear element.
  • the non-linear element is non-conductive between the contacts when the voltage applied between the contacts is less than a characteristic voltage of the non-linear element. Is that between the
  • the non-linear element is electrically conductive.
  • the resistance of the non-linear element is preferably as small as possible and goes to zero.
  • the sign of the characteristic stress is defined as positive.
  • the at least one non-linear element is electrically contacted with one of its contacts with the source contact of the transistor, preferably electrically contacted directly.
  • the non-linear element is thus connected in series with the source-drain path of the transistor.
  • the transistor may be a normally-on transistor or a transistor whose threshold voltage is greater than zero, but whose channel is not completely pinched off at a control voltage of 0 V, so that a negative control voltage is still required to turn the transistor itself into one non-conductive state.
  • the transistor is a self-conducting transistor, the transistor is on its way between see source and drain non-conductive when a voltage between the gate and source is applied, which is smaller than a threshold voltage, which is less than zero in the case of a normally-on transistor, is so negative. If this voltage is greater than the threshold voltage, the transistor between the source and drain is preferably conductive.
  • the characteristic stress of the nonlinear element is greater than or equal to
  • the self-locking switch according to the invention has at least one gate block, which has two contacts and is in electrical contact with a contact with the gate contact of the transistor, preferably in direct electrical contact.
  • the gate block is then in electrical contact with its other contact with that contact of the nonlinear element, preferably directly in electrical contact, which is not in contact with the contact
  • the gate block may have the task, in the freewheeling state, of pulling the gate potential of the transistor to the interface potential of the contact of the non-linear element which is not in contact with the transistor, this block representing the applied control voltage between the gate and the said contact of the non-linear element preferably not influenced.
  • the non-linear block may preferably build up a voltage higher than the threshold voltage of the transistor without current flow.
  • the non-linear block drives that between the gate and source of the transistor voltage in the blocking operating state of Transistor (ie, the voltage between the gate and source of the transistor is smaller than the threshold voltage of the transistor), without going even in the conductive operating state (in which the voltage applied to the non-linear element voltage is greater than the characteristic voltage of the non-linear element) , Only when there is a voltage which is greater than the sum of the threshold voltage of the transistor and the characteristic voltage of the non-linear element between the gate contact and that contact of the non-linear element which is not in contact with the transistor is the transistor able to conduct go over and turn on the switch.
  • the gate block advantageously satisfies at least one.
  • the gate block is to ensure that in the uncontrolled state of the switch, that is, when no voltage is applied between its outer gate contact and its outer source contact and the outer gate potential is in a floating state, the outer gate Potential is drawn to the external source potential.
  • the gate block should not prevent the switch from being externally applied a voltage between the outer gate contact and the outer source contact can be controlled.
  • the circuit according to the invention leads to a switch which has contacts to the outside such as a transistor, ie an external gate contact G *, an external drain contact D * and an external source contact S *.
  • the switch has an external threshold voltage V * th , which is the sum of the threshold voltage of the transistor and the characteristic voltage of the non-linear element.
  • the transistor of the switch is a transistor whose threshold voltage is greater than zero, but which is not completely closed for an applied control voltage of 0 V and therefore requires a negative control voltage for closing
  • V r is the negative voltage required to put the transistor in the off-state condition and the non-linear element characteristic voltage is chosen to be V c # n ii n > -V r .
  • the gate block may include or be a resistor R. This is particularly useful on the assumption that no appreciable current flows through the gate contact of the transistor.
  • the switch is set to the conductive operating state. If V * sat is a saturation voltage of the switch at which the current flowing between the drain and source current does not increase further with increasing gate voltage, then the voltages n * V c , di O > V D * s * > V * sat and the switch behaves resistively, with the resistance of the switch on the path between drain D * and source S * being the sum of the differential flow resistance of the diode or diodes r d i O and the on-resistance of the transistor R FET ,
  • the transistor used in the switch is preferably a high-electron mobility transistor (HEMT).
  • HEMT high-electron mobility transistor
  • this transistor has a semiconductor heterostructure with at least one first and one second semiconductor layer, wherein preferably the first semiconductor layer comprises or consists of AlGaN and the second semiconductor layer comprises or consists of GaN.
  • the transistor of the switch is designed so that it supports the function of the switch in the desired manner. This is particularly advantageous when the nonlinear element is replaced by is formed and / or the gate block has a resistance. In this case, by suitable design of the transistor, the characteristic of the switch, as it appears to the outside, can be adjusted.
  • the material of the semiconductor layers of the transistor can be suitably adjusted, that is, in the case of an AlGaN layer, the aluminum molar content.
  • the thickness of the semiconductor layers of the transistor can be suitably adjusted, that is, in the case of an AlGaN layer, the aluminum molar content.
  • Semiconductor layers particularly preferably the thickness of that semiconductor layer on which the ohmic contacts are housed, so for example AlGaN layer, are set.
  • the adaptation can be carried out without destroying the channel at the location of the gate metallization, as is the case in the prior art, since the transistor in the switch according to the invention does not have to be set in a self-locking state.
  • V c , dio can also be adjusted by the choice of the semiconductor material, for example, the aluminum molar content in an AlGaN semiconductor, and by the thickness of the semiconductor layers, eg, the AlGaN layer so that the characteristic voltage of a diode multiplied by The number of diodes is greater than the negative of the negative threshold voltage V th of the transistor or greater than the negative of a negative voltage V r , which must be applied to put the transistor in a blocking state.
  • an alternative or additional possibility of suitably adapting the transistor of the switch is to place in the semiconductor layer of the transistor carrying the ohmic contacts at the location of the gate contact of the transistor. to etch a depression or a ditch.
  • the metal of the gate contact may be at least partially disposed in the opening in the semiconductor layer, filling the opening or as a layer on a wall surface in the interior of the opening, preferably the semiconductor material directly touching.
  • the corresponding semiconductor layer of the transistor is an AlGaN layer
  • an opening or a trench or a depression is introduced, for example etched, in which the gate contact is accommodated in a corresponding manner.
  • a trench etching of the transistor at the location of the gate metallization in the overall circuit can be realized.
  • the V th of the HEMT can only be adjusted by adjusting the thickness of the AlGaN layer at the gate metallization site.
  • the thickness variation and aluminum mole content change in the AlGaN layer, depending on the location on the wafer, must be considered in the design of the V * th value.
  • the yield on a semiconductor wafer can be set on self-locking switches.
  • a termination layer can be arranged which influences the two-dimensional electron gas at the boundary layer between this semiconductor layer and the other semiconductor layer arranged thereunder.
  • the negative threshold voltage -V t h of the transistor for V t h ⁇ 0 V is directly proportional to a thickness t of the upper semiconductor layer, ie in the case of AlGaN / GaN HEMT the thickness t of the AlGaN layer.
  • the characteristic voltage of the diode V C depends only on the aluminum molar content in the AlGaN layer, so that the threshold voltage of the transistor and the characteristic voltage of the diode can be set largely independent of one another in the switch according to the invention It is not necessary, as in the prior art, to set the threshold voltage of the transistor, for example, through the layer thickness t, such that this threshold voltage becomes greater than 0 V, whereby the channel conductivity drops very sharply can satisfy only the condition that the sum of the characteristic voltages of series-connected diodes is greater than the amount of the threshold voltage of the transistor (if the non-linear element is formed of diodes), the high channel conductivity can be largely retained, so that in an area-efficient way e can be achieved in small flow resistance in the switch.
  • the described method of etching a trench or an opening or depression in the upper semiconductor layer of the transistor makes it possible to set the threshold voltage of the transistor.
  • the thickness t of the barrier layer ie the upper layer on which the ohmic contacts are arranged, is adjusted at the location of the gate metallization such that the characteristic voltage of the nonlinear element is greater than the magnitude of
  • Threshold voltage of the transistor or greater than the Amount of that voltage required to put the transistor, which is not completely blocking when a voltage is applied, into a blocking state.
  • the nonlinear element is formed by n diodes connected in series, it is possible to set n * V c # dio > -V t h or n * V c / d io> -V r by producing such a depression.
  • This method makes it possible to increase the threshold voltage of the transistor independently of the characteristic voltage of the diode, so that the switch for smaller values for n * V C / di o is in the normally-off operating state, without the channel conductivity of the transistor being approximated in the first approximation Be affected.
  • the individual blocks of the described concept ie nonlinear element, transistor and gate block, from FIG. 6, can be interconnected both hybrid and monolithically integrated on a chip.
  • the advantage of the hybrid design is that you can optimize the function of the individual blocks or use optimally fitting components. So you can combine components based on different material systems, such as GaAs, IP, Si, SiGe, Ge, SiC and GaN in a circuit.
  • the switch according to the invention can be configured particularly advantageously as a horizontal power component.
  • Horizontal power devices have a plurality of individual unit cells on a chip. len, also referred to as fingers.
  • a total current through the component is distributed, for example, laterally next to the fingers or vertically above the fingers in a star shape to the individual fingers and correspondingly recombined after flowing through the component and guided to the interface of the component to the outside.
  • Contacts of the same function of the unit cells can therefore be contacted together and can therefore be electrically connected to one another directly.
  • Gate contacts, source contacts and / or drain contacts and / or those contacts of the non-linear element which are not connected to the transistor can be contacted together from the outside.
  • the contacts or fingers can in this case be band-shaped elongated and be arranged side by side parallel to each other.
  • the different functions can be laterally nested.
  • an elementary cell of such a device has a finger of a transistor and a finger of a non-linear element
  • the transistor fingers of several or all of the elementary cells can be contacted together and the diode fingers of several or all elementary cells can be contacted together.
  • the total flow through the component can be distributed here by a lateral or vertical bus to the transistor fingers and be merged together again after flowing through the elec- tronic cell.
  • the fingers or contacts of the individual unit cells can be arranged side by side sorted by functions, so that all contacts of a first function are arranged side by side and all contacts of another function are arranged side by side, but not next to the contacts of the first function. It could thereby be e.g. all transistor fingers may be juxtaposed and all contacts of the nonlinear element.
  • the disadvantage here is that the metal system of the IC technology is burdened with a considerably higher current density and therefore results in a higher parasitic voltage drop.
  • the switch according to the invention can be used particularly advantageously in all clocked voltage converter applications, such as in downwards, upwards, inverting, blocking, single-ended flow, half-bridge flow, half-bridge push-pull, full-bridge gentakt converters and in power factor precursors (PFC).
  • PFC power factor precursors
  • the application areas are located in the consumer, industrial, automotive and aerospace markets.
  • FIG. 1 shows a field-effect transistor as can be used in the switch according to the invention
  • FIG. 2 shows a field-effect transistor as can be used according to the invention, the two-dimensional electron gas being influenced by a gate contact arranged in a depression,
  • FIG. 3 shows a field-effect transistor as can be used in the switch according to the invention, wherein the two-dimensional electron gas is influenced by a doping
  • FIG. 4 shows a schematic transfer characteristic of an HEMT
  • FIG. 5 shows a schematic current-voltage characteristic of an idealized, nonlinear element
  • FIG. 6 shows a block diagram of a switch according to the invention
  • FIG. 7 shows a schematic transfer characteristic of a switch according to the invention
  • FIG. 8 shows a block diagram of a switch according to the invention with diodes as non-linear element and resistor as gate block.
  • FIG. 9 shows a schematic transfer characteristic of the switch shown in FIG. 8,
  • Figure 10 shows a possible arrangement of contacts of a device with a plurality of single cells
  • FIG. 11 shows a further possibility of arrangements of contacts of a component composed of a multiplicity of switches according to the invention.
  • FIG. 1 shows a transistor, as it can be used in the switch according to the invention.
  • a lower semiconductor layer 2 which comprises or consists of GaN
  • an upper semiconductor layer 3 is disposed in contact with the lower semiconductor layer 2 having Al x Gai -x N.
  • the lower semiconductor layer 2 and the upper semiconductor layer 3 are arranged in contact with each other.
  • a two-dimensional electron gas (2DEG) 4 is formed, which forms a conductive channel of the transistor.
  • an end layer 5 which covers the surface of the upper semiconductor layer 3 is arranged on the upper semiconductor layer 3 at the upper side facing away from the lower semiconductor layer.
  • the finishing layer 5 is optional.
  • a source contact 6, a gate contact 7 and a drain contact 8 are arranged on the upper side of the termination layer 5.
  • FIG. 2 shows a further example of a high-electron mobility transistor whose layer construction corresponds to the transistor shown in FIG. 1 and which can be used in the switch according to the invention.
  • no termination layer 5 is provided here.
  • the gate contact 7 is arranged in a recess 9 or opening 9 in the upper semiconductor layer 3, and in this case projects on a wall of the opening 9 and a part of the surface above the semiconductor layer 3.
  • the gate contact 9 contacts the semiconductor material of the upper semiconductor layer 3 directly in the opening and on the surface.
  • the recessed gate contact 7 changes the electrode density in the contact area between the upper semiconductor layer 3 and the lower semiconductor layer 2, thereby changing the channel conductivity of the transistor. This effect can be used to adjust the threshold voltage of the transistor V th to set that the switch provided with the transistor has the desired characteristic, in particular the desired threshold voltage.
  • Figure 3 shows another possible embodiment of the transistor, as it can be used in the switch according to the invention.
  • the construction of the layer system again corresponds to that shown in FIG. 1, but here as well, no termination layer 5 is present, but the contacts 6, 7 and 8 are arranged directly on the upper semiconductor layer 3.
  • a p-doping 10 is introduced into the lower semiconductor layer 2 below the gate contact 7.
  • This doping 10 causes the electron density of the two-dimensional electron gas at the interface between the semiconductor layer 2 and the semiconductor layer 3 to change, so that the channel conductivity changes.
  • the threshold voltage of the transistor can also be influenced here and adjusted so that the switch equipped with the transistor has the desired characteristic, in particular the desired threshold voltage.
  • FIG. 4 shows a schematic transfer line of a high electron mobility transistor (HEMT, high electron mobility transistor).
  • HEMT high electron mobility transistor
  • FIG. 5 now shows a current-voltage characteristic of a nonlinear element, as can be used in the switch according to the invention.
  • the course of the characteristic curve is idealized here. On the vertical axis in this case a current through the non-linear element is applied, while on the horizontal
  • Axis applied to the non-linear element voltage is applied.
  • the current flow through the nonlinear element is equal to zero for voltages applied to the nonlinear element that are smaller than a characteristic voltage of the nonlinear element V c , n in-once, however, as soon as the applied voltage reaches the characteristic voltage V c , n ii n , a current flows through the nonlinear ele- ment.
  • the current flows with a resistance of zero.
  • real non-linear elements will have a current flow with a certain resistance, so that the distance of the characteristic shown vertically here would in reality be inclined with a positive slope.
  • FIG. 6 shows a block diagram of an inventive The switch 11 shown has a high-electron mobility transistor 12 and a nonlinear element 13 and a gate block 14.
  • the transistor 12 has a drain contact 15, a gate contact 16 and a source contact 17. From the outside, the switch 11 can be contacted via an outer drain contact 18, an outer gate contact 19 and an outer gate contact 20 , The outer drain contact 18 corresponds to the drain contact of the transistor 15. Between the outer source
  • the non-linear element 13 is arranged so that current flows from the source contact 17 of the transistor through the non-linear block 13 to the external source contact 20.
  • the outer gate contact 19 is electrically directly in contact with the gate contact 16 of the transistor.
  • the gate block 14 is arranged between the outer source contact 20 and the outer gate contact 19, the gate block 14 is arranged. It can be seen that the non-linear element 13 is connected in series with the path between the drain contact 15 of the transistor and the source contact 17 of the transistor.
  • the nonlinear element 13 is also connected in series with the path between gate contact 16 and source contact 17 of the transistor.
  • the non-linear element 13 has a
  • a characteristic voltage of the nonlinear E element 13 is greater than the magnitude of a (negative) threshold voltage V th of the transistor or greater than the magnitude of a negative voltage V r to be applied to the transistor so that it transitions to a fully-off state when the transistor at a Control voltage of zero volts still passes, but the threshold voltage is greater than zero.
  • FIG. 7 shows a schematic transfer characteristic of the switch 11, as shown in FIG.
  • the switch 11 has an effective threshold voltage V * th which appears outwardly.
  • V * th the current intensity of the current of the switch 11 flowing into the outer drain contact 18 is plotted on the vertical axis.
  • the voltage applied between the outer gate contact 19 and the outer source contact 20 is applied to the control voltage of the switch.
  • Control voltage is less than the effective threshold voltage of the switch V * th , the switch is in the non-conductive state.
  • a current begins to flow between the outer drain contact 18 and the outer source contact 20 which initially runs substantially linear.
  • V sat the current flow I D no longer increases with a further increase in voltage.
  • Threshold voltage V * th is greater than zero. As a result, the switch 11 is at a control voltage of zero in the blocking state. The switch 11 is thus self-locking.
  • FIG. 8 shows another possible embodiment of the switch 11 according to the invention.
  • the same elements and their interconnection correspond to the elements as shown in FIG.
  • the nonlinear element 13 is now configured as n series-connected diodes 13a.
  • the gate block 14 is configured as a resistor R 14.
  • R resistor
  • FIG. 9 shows a schematic current-voltage characteristic of the switch 11 shown in FIG. 8.
  • the drain current I D which flows into the drain contact 18 of the switch, is plotted on the vertical axis.
  • a voltage applied between drain contact 18 and outer source contact 20 is applied. It can be seen that below a voltage corresponding to the characteristic diode voltage multiplied by the number of diodes connected in series, no current flows into the drain contact 18.
  • n * V C / d io At higher voltage between drain contact 18 and source contact 20 as n * V C / d io, a current begins to flow, which increases substantially linearly with increasing voltage V ⁇ a * s * i ⁇ i.
  • the slope in the linear range corresponds to the sum of the resistance of the transistor and the resistance of the diodes.
  • the resistance of the switch r is thus just the internal resistance of the diodes plus the internal resistance of the field effect transistor.
  • FIG. 10 shows an example of a component having a plurality of switches according to the invention, which are used as unit cells for a horizontal power supply. element are joined together.
  • a circuit diagram of an elementary cell is shown in the right part of the figure and on the left side a plan view of a contacting surface in which transistor contacts and drain contacts of a plurality of unit cells are arranged side by side.
  • Each unit cell here has a transistor 12 and a diode 13 as a nonlinear element 13.
  • Each unit cell also has a transistor contact 18, here corresponding to the drain contact 18, and an external source contact 20, which is a contact of the diode 13.
  • the plurality of transistor contacts 18 is now, as seen in the left partial image, arranged side by side.
  • the multiplicity of transistor contacts 18a, 18b, 18c are elongated and arranged parallel to one another next to one another.
  • the outer source contacts or diode contacts 20a, 20b, 20c are elongated and arranged side by side parallel to each other.
  • all the transistor contacts 18a, 18b, 18c are arranged in the upper half of the contacting surface 21, and all the diode contacts 20a, 20b, 20c in the lower half.
  • the contacting surface 21 may preferably be flat.
  • FIG. 11 shows a further horizontal power component with a multiplicity of unit cells, wherein in turn each unit cell is a switch 11 according to the invention.
  • a schematic electrical circuit is shown in the right-hand part of the drawing and a plan view of a contacting surface 21 in the left-hand part.
  • the power component is contacted via common contacts 22 as a common transistor contact and 23 as a common diode contact. It can be seen in the left-hand part of the drawing that in turn here the transistor contacts 18a, 18b, 18c and the diode contacts 20a, 20b, 20c are oblong are formed.
  • both transistor contacts 18 and diode contacts 20 are arranged side by side parallel to each other and each extend over the entire width of the contacting surface 21.
  • Die Transistor Level. Drain contacts 18a, 18b, 18c and the diode contacts or external source contacts 20a, 20b, 20c are now interleaved such that at least one source contact is located next to a transistor contact and at least adjacent to each external source contact 20 a transistor contact 18 is located.
  • the embodiment shown in FIG. 11 is preferred over that shown in FIG. 10, since here the metal system of the IC technology is loaded with low current densities and therefore has a lower parasitic voltage drop.

Abstract

The invention relates to a self-locking switch having at least one transistor (12) that is conductive in the non-switched state. The self-locking switch comprises at least one self-conducting transistor and at least one non-linear element (13) comprising two contacts, being non-conductive when a voltage is present between the contacts that is smaller than a characteristic voltage, and being conductive when a voltage is present between the contacts that is greater than or equal to the characteristic voltage, wherein the sign of the characteristic voltage is defined as positive, wherein one contact of the non-linear element is in electrical contact with the source contact of the transistor.

Description

Selbstsperrender Schalter Self-locking switch
Die Erfindung betrifft einen selbstsperrenden Schalter mit zumindest einem Transistor, der im nicht- geschalteten Zustand leitfähig ist.The invention relates to a self-locking switch with at least one transistor which is conductive in the non-switched state.
Transistoren werden in Schaltungen zur Steuerung des Stromflusses verwendet. In geschalteten Anwendungen dienen sie als elektronische Schalter, um den Strom- fluss zu gewähren oder zu blockieren. Abhängig vomTransistors are used in circuits for controlling the flow of current. In switched applications, they serve as electronic switches to allow or block the flow of current. Depending on
Entwurf und vom verwendeten Materialsystem des Halbleiters zeigt ein elektronischer Schalter einen bestimmten und üblicherweise nicht gewünschten Serienwiderstand im eingeschalteten Zustand sowie eine Iso- lierfestigkeit bis zu einer charakteristischen Spannung im ausgeschalteten Zustand. Wenn sich die elektronischen Schalter im nicht gesteuerten Zustand, (d.h. wenn keine Spannung zwischen Gate und Source anliegt) , im ausgeschalteten Zustand befinden, sind sie vom sogenannten selbstsperrenden Typ, und umge- kehrt vom sogenannten selbstleitenden Typ, wenn sie ohne anliegende Spannung leitend sind. In der Leistungselektronik werden aus Sicherheitsgründen selbstsperrende Transistoren bevorzugt, um bei Ausfall der Steuerelektronik ungewollte Kurzschlüsse zu vermeiden.Design and the material system of the semiconductor used, an electronic switch shows a certain and usually unwanted series resistance in the on state as well as an Isier lierfestigkeit up to a characteristic voltage in the off state. When the electronic switches are in the non-controlled state (ie when there is no voltage between gate and source), they are in the off state, they are of the so-called self-locking type, and vice versa. returns from the so-called self-conducting type when they are conducting without voltage applied. In power electronics, self-locking transistors are preferred for safety reasons, in order to avoid unwanted short circuits in the event of failure of the control electronics.
Ein in der Leistungselektronik verwendeter Transistor ist der AlGaN/GaN High-Electron-Mobility-Transistor (HEMT, Transistor mit hoher Elektronenmobilität) . In einem solchen Transistor grenzen zumindest eine AlGaN-Schicht und zumindest eine GaN-Schicht aneinander. An einer Grenzfläche zwischen diesen Schichten bildet sich ein zweidimensionaler Elektronensee (2DEG, auch zweidimensionales Elektronengas) , der durch Ohmsche Kontakte „Source" (S) und „Drain" (D) kontaktiert ist und mittels einer Gate-Elektrode (G) gesteuert wird. In dieser Standardkonfiguration ist der Transistor vom selbstleitenden Typ und somit schlecht geeignet für gängige Schaltungstopologien in der Leistungselektronik. Der leitfähige Bereich im Transistor, d.h. dort, wo das zweidimensionale Elektronengas vorliegt, wird als Kanal bezeichnet. Der Kanal wird beim selbstleitenden Transistor erst durch eine geeignete negative Spannung zwischen Gate und Source abgeschnürt, wodurch der Transistor in einen isolierenden Betriebszustand versetzt wird. Sofern in dieser Anmeldung von einem leitfähigen oder isolierenden bzw. nicht-leitenden Transistor die Rede ist, bezieht sich dies auf die Strecke zwischen Source und Drain. Die Spannung zwischen Gate und Source, unterhalb derer der Kanal als abgeschnürt betrachtet werden kann, wird als Schwellenspannung oder Threshold- Spannung bezeichnet und ist im Falle eines selbstlei- tenden Transistors negativ (Vth < 0 V) . Um die Vorzüge dieses Materialsystems, wie die hohe LadungsträgerbewegIichkeit, niedriger spezifischer Kanalwiderstand, hohe Durchbruchfeldstärke und hohe erreichbare Kanaltemperatur im Betrieb des Transis- tors in Leistungselektronikanwendungen nutzen zu können, wurden mehrere Ansätze verfolgt, einen selbstsperrenden AlGaN/GaN Transistor herzustellen. Das gemeinsame Ziel der im Folgenden skizzierten Ansätze ist, dass der Wert der Schwellenspannung Vth durch geeignete Ätz-, Abscheide-, und/oder Implantations- Verfahren auf Werte größer als Null gebracht wird.One transistor used in power electronics is the AlGaN / GaN High Electron Mobility Transistor (HEMT, High Electron Mobility Transistor). In such a transistor, at least one AlGaN layer and at least one GaN layer adjoin one another. At a boundary surface between these layers, a two-dimensional electron lake (2DEG, also two-dimensional electron gas) is formed, which is contacted by ohmic contacts "source" (S) and "drain" (D) and controlled by means of a gate electrode (G). In this standard configuration, the transistor is of the normally-on type and thus poorly suited for common circuit topologies in power electronics. The conductive region in the transistor, ie where the two-dimensional electron gas is present, is referred to as the channel. The channel is cut off at the normally-on transistor only by a suitable negative voltage between the gate and source, whereby the transistor is set in an insulating operating state. If in this application of a conductive or insulating or non-conductive transistor is mentioned, this refers to the distance between the source and drain. The voltage between gate and source, below which the channel can be regarded as being pinched off, is referred to as a threshold voltage or threshold voltage and is negative in the case of a self-conducting transistor (V th <0 V). In order to exploit the benefits of this material system, such as high carrier mobility, low channel resistivity, high breakdown field strength, and high achievable channel temperature in transistor operation in power electronics applications, several approaches have been taken to fabricate a normally-off AlGaN / GaN transistor. The common goal of the approaches outlined below is that the value of the threshold voltage V th is brought to values greater than zero by suitable etching, deposition, and / or implantation methods.
Der am weitesten verbreite Ansatz in Forschung und Industrie ist, den Kanal bzw. das 2DEG unter der Ga- te-Elektrode durch geeignete Leitungsbandverbiegung („Bandgap Engineering") zu verarmen, um den Transistor auf diese Weise selbstsperrend zu machen, sodass das 2DEG erst durch Anlegen einer positiven Gate- Source-Spannung erzeugt und der Transistor durchge- schaltet wird (so dass Vth>0 V ist) . Die zwei am weitesten verbreiteten Ansätze für das geeignete Bandgap Engineering sind das Reduzieren der AlGaN-Schicht- dicke unter dem Ort der Gate Elektrode durch geeignete Ätzverfahren und/oder das Einbringen von p- Dotanden unterhalb des Kanals und unterhalb des Gate- Kontaktes in der GaN-Schicht. Eine weitere Methode zur Absenkung der Ladungsträger in der AlGaN/GaN Grenzschicht unter dem Gatebereich, von der berichtet wird, platziert unter dem Gatebereich in die AlGaN Schicht negative Fluorionen durch Ionenbeschuss . Das Einbringen der Fluorionen soll die Ladungsträger im Kanal unter dem Gatebereich verarmen. Allerdings ist diese Methode derzeit noch umstritten.The most widely used approach in research and industry is to deplete the channel or the 2DEG under the gate electrode by means of suitable bandgap engineering, in order to make the transistor self-locking in this way, so that the 2DEG first generated by applying a positive gate-to-source voltage and the transistor is turned on (so that V th > 0 V.) The two most widely used approaches for the suitable bandgap engineering are reducing the AlGaN layer thickness below the Position of the gate electrode by suitable etching methods and / or the introduction of p-type dopants below the channel and below the gate contact in the GaN layer Another method for lowering the charge carriers in the AlGaN / GaN boundary layer under the gate region, of the is reported, placed under the gate region in the AlGaN layer negative fluorine ions by ion bombardment.The introduction of the fluorine ions to the charge carriers in the channel u nter the gate area deplete. However, this method is currently still controversial.
Beide Methoden verbiegen das Leitungsband dergestalt, dass sich das Ferminiveau nicht mit dem Potential- topf, der sich an der Grenzfläche zwischen AlGaN und GaN bildet, kreuzt. Somit ist der Potentialtopf in erster Näherung nicht mit Elektronen besetzt .Both methods bend the conduction band such that the Fermi level does not match the potential pot, which forms at the interface between AlGaN and GaN, crosses. Thus, in the first approximation, the potential well is not occupied by electrons.
Die Ätztiefe für den Ansatz der reduzierten AlGaN-The etch depth for the batch of reduced AlGaN
Schichtdicke ist besonders kritisch. Die Einstellung der Funktion des selbstsperrenden Betriebes ist von einer schädigungsarmen Ätzung der über dem 2DEG befindlichen Halbleiterschicht in einer Genauigkeit im (sub) -nm-Bereich abhängig.Layer thickness is particularly critical. The adjustment of the function of the normally-off operation is dependent on a low-damage etching of the semiconductor layer located above the 2DEG with an accuracy in the (sub) -nm range.
Der Nachteil der ätztiefenempfindlichen Einstellung der Schwellenspannung auf Werte größer als Null lässt sich dadurch abmildern, dass über der AlGaN-Schicht unter den Ohmkontakten eine Abschlussschicht aufgebracht wird.The disadvantage of the etching depth-sensitive adjustment of the threshold voltage to values greater than zero can be mitigated by applying a topcoat layer over the AlGaN layer under the ohmic contacts.
Die Ausbildung des 2DEG wird maßgeblich durch die Barrierenmaterialdicke t, d.h. die Dicke der AlGaN- Schicht, den Aluminium-Molgehalt x der AlGaN-Schicht, die Wahl des Halbleitermaterials der Abschlussschicht, welches eine Dicke im Bereich weniger Nano- meter besitzt, und der Gatemetallisierung, welche den Schottky-Kontakt am Ort des Kanals bildet, bestimmt. Hervorgerufen durch die Differenz der charakteristischen Vakuumaustrittsarbeiten der Abschlussschicht und der Gatemetallisierung stellt sich ein Oberflächenpotential ein, welches der Ausbildung des 2DEG entgegenwirkt. In dieser Methode ist es das Ziel, durch das geeignete Setzen der genannten Parameter die Kanalleitfähigkeit abseits der Gatemetallisierung zu maximieren und die Ausbildung des 2DEG unterhalb der Gatemetallisierung zu unterbinden, mit dem Zweck, für Vth > 0 V minimale parasitäre Serienwiderstände im Transistor zu erhalten. In erster Näherung istThe formation of the 2DEG is determined by the barrier material thickness t, ie the thickness of the AlGaN layer, the aluminum molar content x of the AlGaN layer, the choice of the semiconductor material of the final layer, which has a thickness in the range of a few nanometers, and the gate metallization , which forms the Schottky contact at the location of the channel. Caused by the difference between the characteristic vacuum exiting work of the final layer and the gate metallization, a surface potential arises, which counteracts the formation of the 2DEG. In this method, the objective is to maximize channel conduction away from gate metallization by appropriate setting of said parameters and to inhibit formation of the 2DEG below gate metallization with the purpose of obtaining minimum parasitic series resistances in the transistor for V th > 0V , In first approximation is
(-Vth) für Vth < 0 V direkt proportional zu t. Für ein maximal gewähltes Oberflächenpotential wird die Dicke t so gesetzt, dass für VGs = 0 V der Kanal abgeschnürt ist und die Dichte des 2DEG abseits des Kanals maximal ist.(-V t h) for V t h <0 V directly proportional to t. For a the maximum selected surface potential, the thickness t is set so that for V G s = 0 V, the channel is pinched off and the density of the 2DEG off the channel is maximum.
Aufgabe der vorliegenden Erfindung ist es, einen temperaturunempfindlichen Schalter zur Verfügung zu stellen, der u.a. in der Leistungselektronik verwendbar ist und sich im nicht-gesteuerten Zustand in ei- nem sperrenden, nicht-selbstleitenden Zustand befindet. Dabei soll die Kanalleitfähigkeit erhalten bleiben und der Serienwiderstand des Schalters gering bleiben. Der Schalter sollte außerdem wirtschaftlich herstellbar sein und eine stabile Charakteristik auf- weisen.The object of the present invention is to provide a temperature-insensitive switch, which i.a. is usable in the power electronics and in the non-controlled state is in a blocking, non-self-conductive state. The channel conductivity should be maintained and the series resistance of the switch should remain low. The switch should also be economically producible and have a stable characteristic.
Diese Aufgabe wird gelöst durch den selbstsperrenden Schalter nach Anspruch 1. Die abhängigen Ansprüche geben vorteilhafte Weiterbildungen des selbstsperren- den Schalters an.This object is achieved by the self-locking switch according to claim 1. The dependent claims indicate advantageous developments of the self-locking switch.
Erfindungsgemäß wird ein Schalter angegeben, der selbstsperrend ist, d.h. einen Stromfluss zwischen einem äußeren Drain- und einem äußeren Source-Kontakt unterbricht, wenn keine Steuerspannung an einem äußeren Gate-Kontakt anliegt. Der Schalter weist zumindest einen Transistor auf, welcher leitfähig ist, wenn eine Steuerspannung des Transistors, d.h. eine Spannung zwischen einem Gate-Kontakt und einem Sour- ce-Kontakt des Transistors, Null ist. Der erfindungsgemäße Schalter ermöglicht es also, die Funktion eines selbstsperrenden Schalters unter Verwendung von selbstleitenden Transistoren zur Verfügung zu stellen. Insbesondere lässt sich daher durch Hochtempera- turtransistoren, die an sich selbstleitend sind, die Funktion eines selbstsperrenden Schalters realisie- ren .According to the invention, a switch is specified which is self-locking, ie interrupts a current flow between an outer drain and an outer source contact, when no control voltage is applied to an outer gate contact. The switch has at least one transistor which is conductive when a control voltage of the transistor, ie a voltage between a gate contact and a source contact of the transistor, is zero. The switch according to the invention thus makes it possible to provide the function of a normally-off switch using self-conducting transistors. In particular, it is therefore possible to realize the function of a self-locking switch by means of high-temperature transistors which are self-conducting. ren.
Der erfindungsgemäße selbstsperrende Schalter weist hierzu zumindest ein nichtlineares Element auf, an welches zwischen zwei Kontakten des nichtlinearen E- lementes eine Spannung anlegbar ist. Das nichtlineare Element ist dabei nicht-leitend zwischen den Kontakten, wenn die zwischen den Kontakten anliegende Spannung kleiner als eine charakteristische Spannung des nichtlinearen Elementes ist. Ist die zwischen denFor this purpose, the self-locking switch according to the invention has at least one non-linear element, to which a voltage can be applied between two contacts of the non-linear element. The non-linear element is non-conductive between the contacts when the voltage applied between the contacts is less than a characteristic voltage of the non-linear element. Is that between the
Kontakten anliegende Spannung größer als die charakteristische Spannung, so ist das nichtlineare Element elektrisch leitfähig. Im leitfähigen Zustand ist der Widerstand des nichtlinearen Elementes vorzugsweise möglichst klein und geht gegen Null.Contact voltage applied greater than the characteristic voltage, the non-linear element is electrically conductive. In the conductive state, the resistance of the non-linear element is preferably as small as possible and goes to zero.
Das Vorzeichen der charakteristischen Spannung ist als positiv definiert.The sign of the characteristic stress is defined as positive.
Das zumindest eine nichtlineare Element ist mit einem seiner Kontakte mit dem Source-Kontakt des Transistors elektrisch kontaktiert, bevorzugt elektrisch unmittelbar kontaktiert. Das nichtlineare Element ist also mit der Source-Drain-Strecke des Transistors in Serie geschaltet.The at least one non-linear element is electrically contacted with one of its contacts with the source contact of the transistor, preferably electrically contacted directly. The non-linear element is thus connected in series with the source-drain path of the transistor.
Der Transistor kann ein selbstleitender Transistor sein oder auch ein Transistor, dessen Schwellenspannung größer als Null ist, dessen Kanal jedoch bei ei- ner Steuerspannung von 0 V nicht komplett abgeschnürt ist, so dass noch eine negative Steuerspannung benötigt wird, um den Transistor selbst in einen nichtleitenden Zustand zu versetzen.The transistor may be a normally-on transistor or a transistor whose threshold voltage is greater than zero, but whose channel is not completely pinched off at a control voltage of 0 V, so that a negative control voltage is still required to turn the transistor itself into one non-conductive state.
Ist der Transistor also ein selbstleitender Transistor, so ist der Transistor auf seiner Strecke zwi- sehen Source und Drain nicht leitend, wenn eine Spannung zwischen Gate und Source anliegt, die kleiner ist als eine Schwellenspannung, welche im Falle eines selbstleitenden Transistors kleiner als Null ist, al- so negativ ist . Ist diese Spannung größer als die Schwellenspannung, so ist der Transistor zwischen Source und Drain vorzugsweise leitend.If the transistor is a self-conducting transistor, the transistor is on its way between see source and drain non-conductive when a voltage between the gate and source is applied, which is smaller than a threshold voltage, which is less than zero in the case of a normally-on transistor, is so negative. If this voltage is greater than the threshold voltage, the transistor between the source and drain is preferably conductive.
Bevorzugterweise ist die charakteristische Spannung des nichtlinearen Elementes größer oder gleich demPreferably, the characteristic stress of the nonlinear element is greater than or equal to
Betrag der Schwellenspannung oder größer oder gleich dem Betrag einer negativen Spannung, die zwischen dem Gate und der Source des Transistors anzulegen ist, damit der Transistor in einem vollständig nicht - leitendem Zustand übergeht.Amount of the threshold voltage or greater than or equal to the amount of a negative voltage to be applied between the gate and the source of the transistor, so that the transistor is in a completely non-conductive state.
Bevorzugterweise weist der erfindungsgemäße selbstsperrende Schalter zumindest einen Gate -Block auf, der zwei Kontakte hat und mit einem Kontakt mit dem Gate-Kontakt des Transistors in elektrischem Kontakt steht, bevorzugt unmittelbar in elektrischem Kontakt steht. Der Gate-Block ist dann mit seinem anderen Kontakt mit jenem Kontakt des nichtlinearen Elementes in elektrischem Kontakt, bevorzugt unmittelbar in e- lektrischem Kontakt, der nicht mit einem Kontakt desPreferably, the self-locking switch according to the invention has at least one gate block, which has two contacts and is in electrical contact with a contact with the gate contact of the transistor, preferably in direct electrical contact. The gate block is then in electrical contact with its other contact with that contact of the nonlinear element, preferably directly in electrical contact, which is not in contact with the contact
Transistors in elektrischem Kontakt steht. Der Gate- Block kann die Aufgabe haben, im Freilaufzustand das Gate-Potential des Transistors auf das Schnittstellenpotential des nicht mit dem Transistor in Kontakt stehenden Kontaktes des nichtlinearen Elementes zu ziehen, wobei dieser Block die anliegende Steuerspannung zwischen Gate und dem besagten Kontakt des nichtlinearen Elementes vorzugsweise nicht beein- flusst. Der nichtlineare Block kann vorzugsweise eine Spannung, die höher liegt als die Schwellenspannung des Transistors, ohne Stromfluss aufbauen. Dadurch, dass das Gate-Potential des Transistors durch den Gate-Block auf das Potential des Kontaktes des nichtlinearen Elementes gezogen wird, welcher nicht mit dem Transistor in Kontakt steht, treibt der nichtlineare Block jene zwischen Gate und Source des Transistors anliegende Spannung in den sperrenden Betriebszustand des Transistors (d.h. die Spannung zwischen Gate und Source des Transistors ist kleiner als die Schwellenspannung des Transistors) , ohne selbst in den leiten- den Betriebszustand (in welchem die an den nichtlinearen Element anliegende Spannung größer ist als die charakteristische Spannung des nichtlinearen Elementes) zu gehen. Erst wenn zwischen dem Gate Kontakt und jenem nicht mit dem Transistor in Kontakt stehen- de Kontakt des nichtlinearen Elementes eine Spannung anliegt, die größer ist als die Summe der Schwellenspannung des Transistors und der charakteristischen Spannung des nichtlinearen Elementes, kann der Transistor in den leitenden Zustand übergehen und damit der Schalter aufgesteuert werden.Transistor is in electrical contact. The gate block may have the task, in the freewheeling state, of pulling the gate potential of the transistor to the interface potential of the contact of the non-linear element which is not in contact with the transistor, this block representing the applied control voltage between the gate and the said contact of the non-linear element preferably not influenced. The non-linear block may preferably build up a voltage higher than the threshold voltage of the transistor without current flow. Thereby, that the gate potential of the transistor is pulled by the gate block to the potential of the contact of the non-linear element which is not in contact with the transistor, the non-linear block drives that between the gate and source of the transistor voltage in the blocking operating state of Transistor (ie, the voltage between the gate and source of the transistor is smaller than the threshold voltage of the transistor), without going even in the conductive operating state (in which the voltage applied to the non-linear element voltage is greater than the characteristic voltage of the non-linear element) , Only when there is a voltage which is greater than the sum of the threshold voltage of the transistor and the characteristic voltage of the non-linear element between the gate contact and that contact of the non-linear element which is not in contact with the transistor is the transistor able to conduct go over and turn on the switch.
Es gibt also zwei Funktionen, von denen der Gate- Block vorteilhafterweise zumindest eine erfüllt. Zum Einen soll der Gate-Block dafür sorgen, dass im ungesteuerten Zustand des Schalters, also wenn zwischen seinem äußeren Gate-Kontakt und seinem äußeren Source-Kontakt keine Spannung angelegt wird und das äußere Gate-Potential in einem floatenden Zustand ist, das äußere Gate-Potential auf das äußere Source- Potential gezogen wird.Thus, there are two functions of which the gate block advantageously satisfies at least one. On the one hand, the gate block is to ensure that in the uncontrolled state of the switch, that is, when no voltage is applied between its outer gate contact and its outer source contact and the outer gate potential is in a floating state, the outer gate Potential is drawn to the external source potential.
Zum anderen sollte vorteilhafterweise der Gate-Block, wenn der Schalter von außen gesteuert wird, d.h. wenn eine Spannung zwischen dem äußeren Gate-Kontakt und dem äußerem Source-Kontakt angelegt wird, nicht verhindern, dass der Schalter von außen durch Anlegen einer Spannung zwischen äußeren Gate-Kontakt und dem äußerem Source-Kontakt gesteuert werden kann.On the other hand, advantageously, when the switch is externally controlled, ie, when a voltage is applied between the outer gate contact and the outer source contact, the gate block should not prevent the switch from being externally applied a voltage between the outer gate contact and the outer source contact can be controlled.
Die erfindungsgemäße Schaltung führt zu einem Schal - ter, der nach außen Kontakte wie ein Transistor hat, d.h. einen äußeren Gate-Kontakt G*, einen äußeren Drain-Kontakt D* und einen äußeren Source-Kontakt S*. Der Schalter weist eine äußere Schwellenspannung V*th auf, welche die Summe der Schwellenspannung des Tran- sistors und der charakteristischen Spannung des nichtlinearen Elementes ist. Ist der Transistor des Schalters ein Transistor, dessen Schwellenspannung größer als Null ist, der jedoch für eine anliegende Steuerspannung von 0 V nicht komplett geschlossen ist und daher eine negative SteuerSpannung zum Schließen benötigt, so ist die äußere Schwellenspannung des Schalters V*th = Vth - Vr, wobei Vr jene negative Spannung ist, die benötigt wird, um den Transistor in den sperrenden Betriebszustand zu versetzen und die cha- rakteristische Spannung des nichtlinearen Elementes als Vc#niin > -Vr gewählt wird.The circuit according to the invention leads to a switch which has contacts to the outside such as a transistor, ie an external gate contact G *, an external drain contact D * and an external source contact S *. The switch has an external threshold voltage V * th , which is the sum of the threshold voltage of the transistor and the characteristic voltage of the non-linear element. If the transistor of the switch is a transistor whose threshold voltage is greater than zero, but which is not completely closed for an applied control voltage of 0 V and therefore requires a negative control voltage for closing, the external threshold voltage of the switch is V * th = V t h - V r , where V r is the negative voltage required to put the transistor in the off-state condition and the non-linear element characteristic voltage is chosen to be V c # n ii n > -V r .
Das nichtlineare Element kann vorzugsweise eine Diode oder mehrere in Serie geschaltete Dioden aufweisen oder sein. Jede Diode hat normalerweise eine charakteristische Spannung, unterhalb derer sie nicht leitend ist und oberhalb derer sie leitend mit einem niedrigen Widerstand ist. Die charakteristische Spannung des nichtlinearen Elements mit Dioden ist dann gerade die Summe der charakteristischen Spannungen der in Serie geschalteten Dioden oder im Falle einer einzelnen Diode gerade die charakteristische Spannung der Diode. Ist also n die Anzahl der in Serie geschalteten Dioden, VC/dio die charakteristische Span- nung einer Diode und Vc,niin die charakteristische Spannung des nichtlinearen Elementes, so ist VC/niin = n*VCidio. Eine nach außen sichtbare Schwellenspannung des Schalters ist V*th = Vth+n*Vc,dio.The non-linear element may preferably comprise or be one or more diodes connected in series. Each diode typically has a characteristic voltage below which it is nonconductive and above which it is conductive with a low resistance. The characteristic voltage of the non-linear element with diodes is then just the sum of the characteristic voltages of the series-connected diodes or in the case of a single diode just the characteristic voltage of the diode. Thus, if n is the number of diodes connected in series, then V c / d io is the characteristic voltage of a diode and V c , n ii n is the characteristic voltage of the nonlinear element V C / niin = n * V Cidio . An outwardly visible threshold voltage of the switch is V * th = V th + n * V c , dio .
Der Gate-Block kann ein Widerstand R aufweisen oder sein. Dies ist insbesondere sinnvoll unter der Annahme, dass kein nennenswerter Strom durch den Gate- Kontakt des Transistors fließt.The gate block may include or be a resistor R. This is particularly useful on the assumption that no appreciable current flows through the gate contact of the transistor.
Ist nun also die Steuerspannung zwischen dem äußeren Gate-Kontakt G* und dem äußeren Source-Kontakt S* größer als die nach außen sichtbare Schwellenspannung V*th/ wird der Schalter in den leitenden Betriebszustand gesetzt. Sofern V*sat eine Sättigungsspannung des Schalters ist, bei welchem der zwischen Drain und Source fließende Strom mit ansteigender Gate-Spannung nicht weiter ansteigt, so gilt für die Spannungen n*Vc,diO>VD*s*>V*sat und der Schalter verhält sich re- sistiv, wobei der Widerstand des Schalters auf der Strecke zwischen Drain D* und Source S* die Summe aus dem differentiellen Flusswiderstand der Diode oder der Dioden rdiO und dem On-Widerstand des Transistors RFET zusammensetzt .If, then, the control voltage between the outer gate contact G * and the outer source contact S * is greater than the threshold voltage V * t h / visible to the outside, the switch is set to the conductive operating state. If V * sat is a saturation voltage of the switch at which the current flowing between the drain and source current does not increase further with increasing gate voltage, then the voltages n * V c , di O > V D * s * > V * sat and the switch behaves resistively, with the resistance of the switch on the path between drain D * and source S * being the sum of the differential flow resistance of the diode or diodes r d i O and the on-resistance of the transistor R FET ,
Der im Schalter verwendete Transistor ist vorzugswei- se ein High-Electron-Mobility-Transistor (HEMT) . Bevorzugt weist dieser Transistor eine Halbleiterheterostruktur auf mit zumindest einer ersten und einer zweiten Halbleiterschicht auf, wobei bevorzugt die erste Halbleiterschicht AlGaN aufweist oder daraus besteht und die zweite Halbleiterschicht GaN aufweist oder daraus besteht.The transistor used in the switch is preferably a high-electron mobility transistor (HEMT). Preferably, this transistor has a semiconductor heterostructure with at least one first and one second semiconductor layer, wherein preferably the first semiconductor layer comprises or consists of AlGaN and the second semiconductor layer comprises or consists of GaN.
Bevorzugterweise ist der Transistor des Schalters so ausgestaltet, dass er die Funktion des Schalters in gewünschter Weise unterstützt. Dies ist insbesondere vorteilhaft, wenn das nichtlineare Element durch Dio- den gebildet wird und/oder der Gate-Block einen Widerstand aufweist. In diesem Fall kann durch geeignete Ausgestaltung des Transistors die Charakteristik des Schalters, wie sie nach außen in Erscheinung tritt, angepasst werden.Preferably, the transistor of the switch is designed so that it supports the function of the switch in the desired manner. This is particularly advantageous when the nonlinear element is replaced by is formed and / or the gate block has a resistance. In this case, by suitable design of the transistor, the characteristic of the switch, as it appears to the outside, can be adjusted.
Hierbei kann insbesondere das Material der Halbleiterschichten des Transistors geeignet eingestellt werden, also im Falle einer AlGaN-Schicht der Alumi- nium-Molgehalt . Darüberhinaus kann die Dicke derIn this case, in particular, the material of the semiconductor layers of the transistor can be suitably adjusted, that is, in the case of an AlGaN layer, the aluminum molar content. In addition, the thickness of the
Halbleiterschichten, besonders bevorzugt die Dicke jener Halbleiterschicht, auf welcher die Ohmkontakte untergebracht sind, also beispielsweise AlGaN- Schicht, eingestellt werden. Die Anpassung kann er- folgen, ohne den Kanal am Ort der Gate-Metallisierung zu zerstören, wie dies im Stand der Technik der Fall ist, da der Transistor im erfindungsgemäßen Schalter nicht in einen selbstsperrenden Zustand versetzt werden muss. Die charakteristischen Größen Vth des Tran- sistors und die charakteristische Spannung der DiodeSemiconductor layers, particularly preferably the thickness of that semiconductor layer on which the ohmic contacts are housed, so for example AlGaN layer, are set. The adaptation can be carried out without destroying the channel at the location of the gate metallization, as is the case in the prior art, since the transistor in the switch according to the invention does not have to be set in a self-locking state. The characteristic quantities V th of the transistor and the characteristic voltage of the diode
Vc,dio können ebenfalls durch die Wahl des Halbleitermaterials, also beispielsweise des Aluminium-Molgehalts in einem AlGaN-Halbleiter, sowie durch die Dicke der Halbleiterschichten, also z.B. der AlGaN- Schicht, so eingestellt werden, dass die charakteristische Spannung einer Diode multipliziert mit der Anzahl Dioden größer ist als das Negative der negativen Schwellenspannung Vth des Transistors oder größer als das Negative einer negativen Spannung Vr, die ange- legt werden muss, um den Transistor in einen sperrenden Zustand zu versetzen.V c , dio can also be adjusted by the choice of the semiconductor material, for example, the aluminum molar content in an AlGaN semiconductor, and by the thickness of the semiconductor layers, eg, the AlGaN layer so that the characteristic voltage of a diode multiplied by The number of diodes is greater than the negative of the negative threshold voltage V th of the transistor or greater than the negative of a negative voltage V r , which must be applied to put the transistor in a blocking state.
Eine alternative oder zusätzliche Möglichkeit, den Transistor des Schalters geeignet anzupassen, besteht darin, in jener die Ohmkontakte tragenden Halbleiterschicht des Transistors am Ort des Gate-Kontaktes ei- ne Vertiefung oder einen Graben zu ätzen. In diesem Falle kann das Metall des Gate-Kontaktes zumindest teilweise in der Öffnung in der Halbleiterschicht angeordnet sein, die Öffnung auffüllend oder als Schicht auf einer Wandoberfläche im Inneren der Öffnung, vorzugsweise das Halbleitermaterial unmittelbar berührend. Ist also die entsprechende Halbleiterschicht des Transistors eine AlGaN-Schicht, so ist in dieser AlGaN-Schicht eine Öffnung oder ein Graben bzw. eine Vertiefung eingebracht, z.B. geätzt, in der in entsprechender Weise der Gate-Kontakt untergebracht ist .An alternative or additional possibility of suitably adapting the transistor of the switch is to place in the semiconductor layer of the transistor carrying the ohmic contacts at the location of the gate contact of the transistor. to etch a depression or a ditch. In this case, the metal of the gate contact may be at least partially disposed in the opening in the semiconductor layer, filling the opening or as a layer on a wall surface in the interior of the opening, preferably the semiconductor material directly touching. Thus, if the corresponding semiconductor layer of the transistor is an AlGaN layer, then in this AlGaN layer an opening or a trench or a depression is introduced, for example etched, in which the gate contact is accommodated in a corresponding manner.
Andererseits kann in der Schaltung mit Widerstand als Gate-Block und Dioden als nichtlinearem Element auch eine Grabenätzung des Transistors am Ort der Gatemetallisierung in der Gesamtschaltung realisiert werden. Durch eine Grabenätzung kann das Vth des HEMTs nur durch die Einstellung der Dicke der AlGaN Schicht am Ort der Gatemetallisierung eingestellt werden.On the other hand, in the circuit with resistor as gate block and diode as non-linear element, a trench etching of the transistor at the location of the gate metallization in the overall circuit can be realized. By trench etching, the V th of the HEMT can only be adjusted by adjusting the thickness of the AlGaN layer at the gate metallization site.
Die Dickenvariation und Aluminium-Molgehaltsveränderung in der AlGaN Schicht in Abhängigkeit des Ortes auf der Halbleiterscheibe muss im Entwurf des V*th- Wertes berücksichtigt werden. Durch das Setzen des V*th auf genügend große Werte kann die Ausbeute auf einer Halbleiterscheibe an selbstsperrenden Schaltern eingestellt werden.The thickness variation and aluminum mole content change in the AlGaN layer, depending on the location on the wafer, must be considered in the design of the V * th value. By setting the V * th to sufficiently high values, the yield on a semiconductor wafer can be set on self-locking switches.
Zwischen der oberen Halbleiterschicht und den darauf angeordneten Ohmschen Kontakten kann eine Abschluss- schicht angeordnet sein, die das zweidimensionale E- lektronengas an der Grenzschicht zwischen dieser Halbleiterschicht und der darunter angeordneten ande- ren Halbleiterschicht beeinflusst. In einer ersten Näherung ist die negative Schwellenspannung -Vth des Transistors für Vth < 0 V direkt proportional zu einer Dicke t der oberen Halbleiterschicht, also im Falle eines AlGaN/GaN HEMT die Dicke t der AlGaN-Schicht . In einer AlGaN/GaN-Diode ist die charakteristische Spannung der Diode VC(dio nur vom Aluminium-Molgehalt in der AlGaN-Schicht abhängig. Die Schwellenspannung des Transistors und die charakteristische Spannung der Diode können also im erfin- dungsgemäßen Schalter weitgehend unabhängig voneinander eingestellt werden. Es ist nicht, wie im Stand der Technik, notwendig, die Schwellenspannung des Transistors beispielsweise durch die Schichtdicke t, so einzustellen, dass diese Schwellenspannung größer als 0 V wird, wodurch die Kanalleitfähigkeit sehr stark abnähme. Da die Schwellenspannung des Transistors negativ bleiben kann, und nur die Bedingung erfüllt werden muss, dass die Summe der charakteristischen Spannungen von in Reihe geschalteten Dioden größer als der Betrag der Schwellenspannung des Transistors ist (sofern das nichtlineare Element aus Dioden gebildet wird) , kann die hohe Kanalleitfähigkeit weitestgehend erhalten bleiben, so dass auf eine flächeneffiziente Weise ein kleiner Flusswiderstand im Schalter erzielt werden kann.Between the upper semiconductor layer and the ohmic contacts arranged thereon, a termination layer can be arranged which influences the two-dimensional electron gas at the boundary layer between this semiconductor layer and the other semiconductor layer arranged thereunder. In a first approximation, the negative threshold voltage -V t h of the transistor for V t h <0 V is directly proportional to a thickness t of the upper semiconductor layer, ie in the case of AlGaN / GaN HEMT the thickness t of the AlGaN layer. In an AlGaN / GaN diode, the characteristic voltage of the diode V C ( Dio) depends only on the aluminum molar content in the AlGaN layer, so that the threshold voltage of the transistor and the characteristic voltage of the diode can be set largely independent of one another in the switch according to the invention It is not necessary, as in the prior art, to set the threshold voltage of the transistor, for example, through the layer thickness t, such that this threshold voltage becomes greater than 0 V, whereby the channel conductivity drops very sharply can satisfy only the condition that the sum of the characteristic voltages of series-connected diodes is greater than the amount of the threshold voltage of the transistor (if the non-linear element is formed of diodes), the high channel conductivity can be largely retained, so that in an area-efficient way e can be achieved in small flow resistance in the switch.
Auch das beschriebene Verfahren des Ätzens eines Grabens bzw. einer Öffnung oder Vertiefung in der oberen Halbleiterschicht des Transistors ermöglicht es, die Schwellenspannung des Transistors einzustellen. Hierbei wird die Dicke t der Barrierenschicht, also der oberen Schicht, auf welcher die Ohmkontakte angeordnet sind, am Ort der Gate-Metallisierung so eingestellt, dass die charakteristische Spannung des nichtlinearen Elementes größer ist als der Betrag derAlso, the described method of etching a trench or an opening or depression in the upper semiconductor layer of the transistor makes it possible to set the threshold voltage of the transistor. In this case, the thickness t of the barrier layer, ie the upper layer on which the ohmic contacts are arranged, is adjusted at the location of the gate metallization such that the characteristic voltage of the nonlinear element is greater than the magnitude of
Schwellenspannung des Transistors oder größer als der Betrag jener Spannung, die erforderlich ist, um den bei Anliegen einer Spannung nicht vollständig sperrenden Transistor in einen sperrenden Zustand zu versetzen. Sofern also das nichtlineare Element durch n in Reihe geschaltete Dioden gebildet wird, kann durch das Herstellen einer derartigen Vertiefung n * Vc#dio > -Vth bzw. n * VC/dio > -Vr eingestellt werden. Dieses Verfahren erlaubt es wiederum, die Schwellenspannung des Transistors unabhängig von der charakteristischen Spannung der Diode heraufzusetzen, so dass sich der Schalter für kleinere Werte für n*VC/dio im selbstsperrenden Betriebszustand befindet, ohne dass die Kanalleitfähigkeit des Transistors in erster Näherung in Mitleidenschaft gezogen wird. Eine reine Grabenätzung einer Öffnung zum Einstellen der Schwellenspannung so, dass die Schwellenspannung des Transistors größer als Null würde, wie dies nach dem Stand der Technik notwendig ist, würde im Gegensatz dazu zu einer starken Herabsetzung der Kanalleitfä- higkeit führen.Threshold voltage of the transistor or greater than the Amount of that voltage required to put the transistor, which is not completely blocking when a voltage is applied, into a blocking state. Thus, if the nonlinear element is formed by n diodes connected in series, it is possible to set n * V c # dio > -V t h or n * V c / d io> -V r by producing such a depression. This method, in turn, makes it possible to increase the threshold voltage of the transistor independently of the characteristic voltage of the diode, so that the switch for smaller values for n * V C / di o is in the normally-off operating state, without the channel conductivity of the transistor being approximated in the first approximation Be affected. A mere trench etch of an opening for adjusting the threshold voltage so that the threshold voltage of the transistor would be greater than zero, as is necessary in the prior art, would in contrast lead to a strong reduction in the channel conductivity.
Die einzelnen Blöcke des beschriebenen Konzeptes, also nichtlineares Element, Transistor und Gate-Block, aus Abbildung 6 können sowohl hybrid als auch mono- lithisch integriert auf einem Chip verschaltet werden. Der Vorteil des hybriden Aufbaues ist, dass man die Funktion der Einzelnen Blöcke in sich optimieren bzw. optimal passende Bauteile verwenden kann. Man kann also Bauelemente auf Basis von unterschiedlichen Materialsystemen, wie GaAs, IP, Si, SiGe, Ge, SiC und GaN in einer Schaltung kombinieren.The individual blocks of the described concept, ie nonlinear element, transistor and gate block, from FIG. 6, can be interconnected both hybrid and monolithically integrated on a chip. The advantage of the hybrid design is that you can optimize the function of the individual blocks or use optimally fitting components. So you can combine components based on different material systems, such as GaAs, IP, Si, SiGe, Ge, SiC and GaN in a circuit.
Der erfindungsgemäße Schalter kann besonders vorteilhaft als horizontales Leistungsbauelement ausgestal- tet werden. Horizontale Leistungsbauelemente weisen auf einem Chip eine Mehrzahl einzelner Elementarzel- len auf, auch als Finger bezeichnet. Ein Gesamtstrom durch das Bauelement wird beispielsweise lateral neben den Fingern oder vertikal oberhalb der Finger sternförmig an die einzelnen Finger verteilt und nach dem Durchfließen des Bauelements entsprechend wieder zusammengeführt und an die Schnittstelle des Bauelementes nach außen geführt. Kontakte gleicher Funktion der Elementarzellen können also gemeinsam kontaktiert werden und können daher unmittelbar elektrisch mit- einander verbunden sein. Im Falle des erfindungsgemäßen Schalters ist es möglich, ein solches Bauelement mit einer Vielzahl von Transistoren zu realisieren, wobei jeweils jeder Transistor mit einem nichtlinearen Element, wie oben für den Fall eines Transistors beschrieben, kontaktiert ist. Gate-Kontakte, Source- Kontakte und/oder Drain-Kontakte und/oder jene Kontakte des nichtlinearen Elementes, welche nicht mit dem Transistor verbunden sind, können von außen gemeinsam kontaktiert werden. Die Kontakte bzw. Finger können hierbei bandförmig länglich ausgebildet sein und nebeneinander parallel zueinander angeordnet sein. Dabei können die verschiedenen Funktionen lateral verschachtelt werden. Weist also eine Elementarzelle eines solchen Bauelements einen Finger eines Transistors und einen Finger eines nichtlinearen Elementes auf, so können die Transistorfinger mehrerer oder aller Elementarzellen gemeinsam kontaktiert werden und die Diodenfinger mehrerer oder aller Elementarzellen gemeinsam kontaktiert werden. Der Gesamt- ström durch das Bauelement kann hierbei durch einen lateralen oder vertikalen Bus auf die Transistorfinger verteilt werden und nach dem Durchfließen der E- lementarzelle wieder gemeinsam zusammengeführt werden. Dadurch, dass auf diese Weise für den lateralen Strom durch eine Elementarzelle, also eine Stromstärke des Gesamtstroms geteilt durch die Anzahl der EIe- mentarzellen, die gesamte Breite der Elementarzelle zur Verfügung steht und nur der geringere Strom des durch die Anzahl der Elementarzellen geteilten Gesamtstroms fließt, wird der parasitäre Spannungsab- fall im Bauelement minimiert.The switch according to the invention can be configured particularly advantageously as a horizontal power component. Horizontal power devices have a plurality of individual unit cells on a chip. len, also referred to as fingers. A total current through the component is distributed, for example, laterally next to the fingers or vertically above the fingers in a star shape to the individual fingers and correspondingly recombined after flowing through the component and guided to the interface of the component to the outside. Contacts of the same function of the unit cells can therefore be contacted together and can therefore be electrically connected to one another directly. In the case of the switch according to the invention, it is possible to realize such a device with a plurality of transistors, wherein each transistor is contacted with a non-linear element as described above for the case of a transistor. Gate contacts, source contacts and / or drain contacts and / or those contacts of the non-linear element which are not connected to the transistor can be contacted together from the outside. The contacts or fingers can in this case be band-shaped elongated and be arranged side by side parallel to each other. The different functions can be laterally nested. Thus, if an elementary cell of such a device has a finger of a transistor and a finger of a non-linear element, the transistor fingers of several or all of the elementary cells can be contacted together and the diode fingers of several or all elementary cells can be contacted together. The total flow through the component can be distributed here by a lateral or vertical bus to the transistor fingers and be merged together again after flowing through the elec- tronic cell. By virtue of the fact that, in this way, for the lateral current through an elementary cell, that is to say a current intensity of the total current divided by the number of elec- If the total cell width of the unit cell is available and only the lower current of the total current divided by the number of unit cells flows, the parasitic voltage drop in the component is minimized.
Die Finger bzw. Kontakte der einzelnen Elementarzellen können hierbei nach Funktionen sortiert nebeneinander angeordnet sein, so dass alle Kontakte einer ersten Funktion nebeneinander angeordnet sind und alle Kontakte einer anderen Funktion nebeneinander, jedoch nicht neben den Kontakten der ersten Funktion angeordnet sind. Es könnten dadurch z.B. alle Transistorfinger nebeneinander angeordnet sein und alle Kontakte des nichtlinearen Elementes. Nachteilig hierbei ist jedoch, dass das Metallsystem der IC- Technologie hierbei mit einer erheblich höheren Stromdichte belastet wird und sich daher ein höherer parasitärer Spannungsabfall ergibt.The fingers or contacts of the individual unit cells can be arranged side by side sorted by functions, so that all contacts of a first function are arranged side by side and all contacts of another function are arranged side by side, but not next to the contacts of the first function. It could thereby be e.g. all transistor fingers may be juxtaposed and all contacts of the nonlinear element. The disadvantage here, however, is that the metal system of the IC technology is burdened with a considerably higher current density and therefore results in a higher parasitic voltage drop.
Vorteilhaft ist es, die Kontakte unterschiedlicher Funktionen miteinander zu verschachteln. Es können also alle Kontakte parallel zueinander nebeneinander angeordnet sein, wobei neben jeweils einem Kontakt einer Funktion zumindest ein Kontakt einer anderen Funktion liegt. Es ist dabei möglich, dass jeweils zwei Kontakte einer Funktion nebeneinander liegen, es ist aber auch möglich, dass jeder Kontakt einer Funktion von zwei Kontakten in einer anderen Funktion um- geben ist.It is advantageous to nest the contacts of different functions together. It is therefore possible for all contacts to be arranged parallel to one another next to one another, with at least one contact of a different function lying next to each one contact of a function. It is possible that two contacts of a function are adjacent to each other, but it is also possible that each contact of a function is surrounded by two contacts in another function.
Der erfindungsgemäße Schalter kann besonders vorteilhaft in allen getakteten Spannungswandleranwendungen eingesetzt werden, wie in Abwärts-, Aufwärts-, Inver- tierender-, Sperr-, Eintakt-Durchfluss- , Halbbrücken- Durchfluss-, Halbbrücken-Gegentakt-, Vollbrückenge- gentakt -Wandlern und in Leistungsfaktor-Vorregelungen (PFC) eingesetzt werden.The switch according to the invention can be used particularly advantageously in all clocked voltage converter applications, such as in downwards, upwards, inverting, blocking, single-ended flow, half-bridge flow, half-bridge push-pull, full-bridge gentakt converters and in power factor precursors (PFC).
Ihr Einsatz ist prädestiniert für (nach VDE Vor- Schriften) Nieder- und Hochspannungsanwendungen aber auch für Hochtemperaturelektronik-Anwendungen (>200°C) .Their use is predestined for (according to VDE specifications) low- and high-voltage applications, but also for high-temperature electronics applications (> 200 ° C).
Die Anwendungsgebiete sind im Verbraucher-, Indust- rie-, Automotive- und Aerospace-Markt angesiedelt.The application areas are located in the consumer, industrial, automotive and aerospace markets.
Im Folgenden soll die Erfindung anhand einiger Figuren erläutert werden. Die Figuren zeigen dabei Beispiele möglicher Ausgestaltungen des erfindungsgemä- ßen Schalters und der dabei verwendeten Transistoren, wobei jedoch die gezeigten Merkmale auch unabhängig vom konkreten Beispiel und in Kombination unter den Beispielen realisiert werden können. Gleiche Bezugs - zeichen entsprechen gleichen oder entsprechenden Merkmalen.In the following, the invention will be explained with reference to some figures. The figures show examples of possible embodiments of the inventive switch and the transistors used in the process, although the features shown can also be implemented independently of the specific example and in combination under the examples. The same reference numbers correspond to the same or corresponding features.
Figur 1 zeigt einen Feldeffekttransistor, wie er im erfindungsgemäßen Schalter zum Einsatz kommen kann,FIG. 1 shows a field-effect transistor as can be used in the switch according to the invention,
Figur 2 zeigt einen Feldeffekttransistor, wie er erfindungsgemäß zum Einsatz kommen kann, wobei das zweidimensionale Elektronengas durch einen in einer Vertiefung angeord- neten Gate-Kontakt beeinflusst wird,FIG. 2 shows a field-effect transistor as can be used according to the invention, the two-dimensional electron gas being influenced by a gate contact arranged in a depression,
Figur 3 zeigt einen Feldeffekttransistor, wie er im erfindungsgemäßen Schalter zum Einsatz kommen kann, wobei das zweidimensionale Elektronengas durch eine Dotierung beeinflusst wird, Figur 4 zeigt eine schematische Transferkennlinie eines HEMT,FIG. 3 shows a field-effect transistor as can be used in the switch according to the invention, wherein the two-dimensional electron gas is influenced by a doping, FIG. 4 shows a schematic transfer characteristic of an HEMT,
Figur 5 zeigt eine schematische Stromspannungs- kennlinie eines idealisierten, nichtlinearen Elementes,FIG. 5 shows a schematic current-voltage characteristic of an idealized, nonlinear element,
Figur 6 zeigt ein Blockschaltbild eines erfin- dungsgemäßen Schalters,FIG. 6 shows a block diagram of a switch according to the invention,
Figur 7 zeigt eine schematische Transferkennlinie eines erfindungsgemäßen Schalters,FIG. 7 shows a schematic transfer characteristic of a switch according to the invention,
Figur 8 zeigt ein Blockschaltbild eines erfindungsgemäßen Schalters mit Dioden als nichtlinearem Element und Widerstand als Gate-Block,FIG. 8 shows a block diagram of a switch according to the invention with diodes as non-linear element and resistor as gate block.
Figur 9 zeigt eine schematische Transferkennlinie des in Figur 8 gezeigten Schalters,FIG. 9 shows a schematic transfer characteristic of the switch shown in FIG. 8,
Figur 10 zeigt eine mögliche Anordnung von Kontakten eines Bauelements mit einer Vielzahl von Einzelzellen, die erfindungsgemäßeFigure 10 shows a possible arrangement of contacts of a device with a plurality of single cells, the inventive
Schalter sind undSwitches are and
Figur 11 zeigt eine weitere Möglichkeit von Anordnungen von Kontakten eines aus einer Vielzahl von erfindungsgemäßen Schaltern zusammengesetzten Bauelements .FIG. 11 shows a further possibility of arrangements of contacts of a component composed of a multiplicity of switches according to the invention.
Figur 1 zeigt einen Transistor, wie er im erfindungsgemäßen Schalter zum Einsatz kommen kann. Dabei ist auf einem Substrat 1 eine untere Halbleiterschicht 2 angeordnet, welche GaN aufweist oder daraus besteht. Auf der unteren Halbleiterschicht 2 ist eine obere Halbleiterschicht 3 in Kontakt mit der unteren Halbleiterschicht 2 angeordnet, welche AlxGai-xN aufweist. Die untere Halbleiterschicht 2 und die obere Halblei - terschicht 3 sind dabei in Kontakt miteinander angeordnet. An der Kontaktfläche zwischen den Halbleiterschichten 2 und 3 bildet sich ein zweidimensionales Elektronengas (2DEG) 4 aus, welches einen leitenden Kanal des Transistors bildet. Im gezeigten Beispiel ist auf der oberen Halbleiterschicht 3 an jener der unteren Halbleiterschicht abgewandten Oberseite eine Abschlussschicht 5 angeordnet, welche die Oberfläche der oberen Halbleiterschicht 3 bedeckt. Die Abschlussschicht 5 ist optional. Auf der Oberseite der Abschlussschicht 5 ist ein Source-Kontakt 6, ein Gate-Kontakt 7 und ein Drain-Kontakt 8 angeordnet.Figure 1 shows a transistor, as it can be used in the switch according to the invention. In this case, a lower semiconductor layer 2, which comprises or consists of GaN, is arranged on a substrate 1. On the lower semiconductor layer 2, an upper semiconductor layer 3 is disposed in contact with the lower semiconductor layer 2 having Al x Gai -x N. The lower semiconductor layer 2 and the upper semiconductor layer 3 are arranged in contact with each other. At the contact surface between the semiconductor layers 2 and 3, a two-dimensional electron gas (2DEG) 4 is formed, which forms a conductive channel of the transistor. In the example shown, an end layer 5 which covers the surface of the upper semiconductor layer 3 is arranged on the upper semiconductor layer 3 at the upper side facing away from the lower semiconductor layer. The finishing layer 5 is optional. On the upper side of the termination layer 5, a source contact 6, a gate contact 7 and a drain contact 8 are arranged.
Figur 2 zeigt ein weiteres Beispiel eines High- Electron-Mobility-Transistors, dessen Schichtaufbau dem in Figur 1 gezeigten Transistor entspricht und der im erfindungsgemäßen Schalter einsetzbar ist. Im Gegensatz zum in Figur 1 gezeigten Transistor ist jedoch hier keine Abschlussschicht 5 vorgesehen. Darü- berhinaus ist der Gate-Kontakt 7 in einer Vertiefung 9 oder Öffnung 9 in der oberen Halbleiterschicht 3 angeordnet, und liegt hierbei auf einer Wand der Öffnung 9 sowie ein Teil der Oberfläche über der Halbleiterschicht 3 vor. Der Gate-Kontakt 9 berührt in der Öffnung und auf der Oberfläche das Halbleiterma- terial der oberen Halbleiterschicht 3 unmittelbar.FIG. 2 shows a further example of a high-electron mobility transistor whose layer construction corresponds to the transistor shown in FIG. 1 and which can be used in the switch according to the invention. In contrast to the transistor shown in FIG. 1, however, no termination layer 5 is provided here. Moreover, the gate contact 7 is arranged in a recess 9 or opening 9 in the upper semiconductor layer 3, and in this case projects on a wall of the opening 9 and a part of the surface above the semiconductor layer 3. The gate contact 9 contacts the semiconductor material of the upper semiconductor layer 3 directly in the opening and on the surface.
Durch den vertieften Gate-Kontakt 7 verändert sich die Elektrodendichte in der Kontaktfläche zwischen oberer Halbleiterschicht 3 und unterer Halbleiterschicht 2, wodurch sich die Kanalleitfähigkeit des Transistors ändert. Dieser Effekt kann verwendet werden, um die Schwellenspannung des Transistors Vth so einzustellen, dass der mit dem Transistor versehene Schalter die gewünschte Charakteristik, insbesondere die gewünschte Schwellenspannung aufweist.The recessed gate contact 7 changes the electrode density in the contact area between the upper semiconductor layer 3 and the lower semiconductor layer 2, thereby changing the channel conductivity of the transistor. This effect can be used to adjust the threshold voltage of the transistor V th to set that the switch provided with the transistor has the desired characteristic, in particular the desired threshold voltage.
Figur 3 zeigt eine weitere mögliche Ausgestaltung des Transistors, wie er im erfindungsgemäßen Schalter zum Einsatz kommen kann. Der Aufbau des Schichtsystems entspricht wiederum dem in Figur 1 gezeigten, wobei jedoch auch hier keine Abschlussschicht 5 vorliegt, sondern die Kontakte 6, 7 und 8 unmittelbar auf der oberen Halbleiterschicht 3 angeordnet sind. Im gezeigten Beispiel ist unterhalb des Gate-Kontakts 7 eine p-Dotierung 10 in die untere Halbleiterschicht 2 eingebracht. Diese Dotierung 10 bewirkt, dass sich die Elektronendichte des zweidimensionalen Elektronengases an der Grenzfläche zwischen der Halbleiterschicht 2 und der Halbleiterschicht 3 ändert, so dass sich die Kanalleitfähigkeit ändert. Durch geeignete Einstellung der Dotierung 10 kann auch hier die Schwellenspannung des Transistors beeinflusst werden und so eingestellt werden, dass der mit dem Transistor ausgestattete Schalter die gewünschte Charakteristik, insbesondere die gewünschte Schwellenspannung aufweist .Figure 3 shows another possible embodiment of the transistor, as it can be used in the switch according to the invention. The construction of the layer system again corresponds to that shown in FIG. 1, but here as well, no termination layer 5 is present, but the contacts 6, 7 and 8 are arranged directly on the upper semiconductor layer 3. In the example shown, a p-doping 10 is introduced into the lower semiconductor layer 2 below the gate contact 7. This doping 10 causes the electron density of the two-dimensional electron gas at the interface between the semiconductor layer 2 and the semiconductor layer 3 to change, so that the channel conductivity changes. By suitable adjustment of the doping 10, the threshold voltage of the transistor can also be influenced here and adjusted so that the switch equipped with the transistor has the desired characteristic, in particular the desired threshold voltage.
Figur 4 zeigt eine schematische Transferlinie eines High-Electron-Mobility-Transistors (HEMT, Transistor mit hoher Elektronenmobilität) . Auf der vertikalen Achse ist hierbei ein Strom in den Drain-Kontakt des Transistors aufgetragen und auf der horizontalen Achse eine Spannung zwischen dem Gate-Kontakt und dem Source-Kontakt des Transistors. Zu erkennen ist, dass der Strom in den Drain-Kontakt des Transistors bei Spannungen, die kleiner als eine Schwellenspannung Vth sind, im Wesentlichen gleich Null ist. Bei Spannungen, die größer als die Schwellenspannung Vth sind, steigt der Strom in den Drain-Kontakt des Transistors zunächst im Wesentlichen linear an, um dann bei größeren Spannungen, insbesondere positiven Spannungen, abzuflachen. Bei einer Sättigungsspannung Vsat erreicht die Kennlinie ihr Maximum, d.h. der Strom in dem Drain-Kontakt steigt mit weiter steigender Spannung nicht weiter an. Zu erkennen ist, dass, wenn die Spannung zwischen Gate und Source-Kontakt, also die SteuerSpannung, den Wert Null hat, der Transistor sich im leitfähigen Zustand befindet, was bedeutet, dass in den Drain-Kontakt ein Strom fließt. Der Transistor mit der gezeigten Transferkennlinie ist also ein selbstleitender Transistor.FIG. 4 shows a schematic transfer line of a high electron mobility transistor (HEMT, high electron mobility transistor). In this case, a current is applied to the drain contact of the transistor on the vertical axis and a voltage is applied on the horizontal axis between the gate contact and the source contact of the transistor. It can be seen that the current in the drain contact of the transistor at voltages that are smaller than a threshold voltage V th , is substantially equal to zero. At voltages greater than the threshold voltage V th The current in the drain contact of the transistor initially increases substantially linearly, in order then to flatten at higher voltages, in particular positive voltages. At a saturation voltage V sat , the characteristic curve reaches its maximum, ie the current in the drain contact does not increase any further as the voltage increases further. It can be seen that when the voltage between gate and source contact, that is the control voltage, is zero, the transistor is in the conductive state, which means that a current flows into the drain contact. The transistor with the transfer characteristic shown is thus a self-conducting transistor.
Figur 5 zeigt nun eine Stromspannungskennlinie eines nichtlinearen Elementes, wie es im erfindungsgemäßen Schalter zum Einsatz kommen kann. Der Verlauf der Kennlinie ist hierbei idealisiert. Auf der vertikalen Achse ist hierbei ein Strom durch das nichtlineare Element aufgetragen, während auf der horizontalenFIG. 5 now shows a current-voltage characteristic of a nonlinear element, as can be used in the switch according to the invention. The course of the characteristic curve is idealized here. On the vertical axis in this case a current through the non-linear element is applied, while on the horizontal
Achse eine an das nichtlineare Element angelegte Spannung aufgetragen ist. Der Stromfluss durch das nichtlineare Element ist gleich Null für an das nichtlineare Element angelegte Spannungen, die klei- ner sind als eine charakteristische Spannung des nichtlinearen Elementes Vc,niin- Sobald jedoch die angelegte Spannung die charakteristische Spannung Vc,niin erreicht, fließt ein Strom durch das nichtlineare E- lement . Im hier gezeigten Idealfall fließt der Strom mit einem Widerstand von Null. Reale nichtlineare E- lemente werden aber einen Stromfluss mit einem gewissen Widerstand aufweisen, so dass der hier vertikal gezeigte Abstand der Kennlinie in der Realität mit einer positiven Steigung geneigt wäre.Axis applied to the non-linear element voltage is applied. The current flow through the nonlinear element is equal to zero for voltages applied to the nonlinear element that are smaller than a characteristic voltage of the nonlinear element V c , n in-once, however, as soon as the applied voltage reaches the characteristic voltage V c , n ii n , a current flows through the nonlinear ele- ment. In the ideal case shown here, the current flows with a resistance of zero. However, real non-linear elements will have a current flow with a certain resistance, so that the distance of the characteristic shown vertically here would in reality be inclined with a positive slope.
Figur 6 zeigt ein Blockschaltbild eines erfindungsge- mäßen Schalters 11. Der gezeigte Schalter 11 weist einen High-Electron-Mobility-Transistor 12 sowie ein nichtlineares Element 13 und einen Gate-Block 14 auf. Der Transistor 12 hat einen Drain-Kontakt 15, einen Gate-Kontakt 16 und einen Source-Kontakt 17. Von außen ist der Schalter 11 über einen äußeren Drain- Kontakt 18, einen äußeren Gate-Kontakt 19 und einen äußeren Gate -Kontakt 20 kontaktierbar . Der äußere Drain-Kontakt 18 entspricht hierbei dem Drain-Kontakt des Transistors 15. Zwischen dem äußeren Source-FIG. 6 shows a block diagram of an inventive The switch 11 shown has a high-electron mobility transistor 12 and a nonlinear element 13 and a gate block 14. The transistor 12 has a drain contact 15, a gate contact 16 and a source contact 17. From the outside, the switch 11 can be contacted via an outer drain contact 18, an outer gate contact 19 and an outer gate contact 20 , The outer drain contact 18 corresponds to the drain contact of the transistor 15. Between the outer source
Kontakt 20 und dem Source-Kontakt 17 des Transistors ist das nichtlineare Element 13 angeordnet, so dass Strom aus dem Source-Kontakt 17 des Transistors durch den nichtlinearen Block 13 zum äußeren Source-Kontakt 20 fließt. Der äußere Gate-Kontakt 19 ist elektrisch unmittelbar mit dem Gate-Kontakt 16 des Transistors in Kontakt. Zwischen dem äußeren Source-Kontakt 20 und dem äußeren Gate-Kontakt 19 ist der Gate-Block 14 angeordnet. Zu erkennen ist, dass das nichtlineare Element 13 mit der Strecke zwischen Drain-Kontakt 15 des Transistors und Source-Kontakt 17 des Transistors in Reihe geschaltet ist. Das nichtlineare Element 13 ist außerdem mit der Strecke zwischen Gate-Kontakt 16 und Source-Kontakt 17 des Transistors in Reihe ge- schaltet. Das nichtlineare Element 13 weist eineContact 20 and the source contact 17 of the transistor, the non-linear element 13 is arranged so that current flows from the source contact 17 of the transistor through the non-linear block 13 to the external source contact 20. The outer gate contact 19 is electrically directly in contact with the gate contact 16 of the transistor. Between the outer source contact 20 and the outer gate contact 19, the gate block 14 is arranged. It can be seen that the non-linear element 13 is connected in series with the path between the drain contact 15 of the transistor and the source contact 17 of the transistor. The nonlinear element 13 is also connected in series with the path between gate contact 16 and source contact 17 of the transistor. The non-linear element 13 has a
Stromspannungskennlinie auf, wie sie in Figur 5 idealisiert gezeigt wird. Vom äußeren Drain-Kontakt 18 zum äußeren Source-Kontakt 20 fließt daher durch den Schalter 17 erst dann ein Strom, wenn die zwischen dem äußeren Gate-Kontakt 19 und dem äußeren Source- Kontakt 20 anliegende Spannung größer ist als die Summe der Schwellenspannung des Transistors und der charakteristischen Spannung des nichtlinearen Elementes .Current voltage characteristic, as shown in Figure 5 idealized. From the outer drain contact 18 to the outer source contact 20, a current therefore flows through the switch 17 only when the voltage applied between the outer gate contact 19 and the outer source contact 20 is greater than the sum of the threshold voltage of the transistor and the characteristic stress of the nonlinear element.
Eine charakteristische Spannung des nichtlinearen E- lementes 13 ist größer als der Betrag einer (negativen) Schwellenspannung Vth des Transistors oder größer als der Betrag einer negativen Spannung Vr, die an dem Transistor anzulegen ist, damit dieser in ei- nem vollständig sperrenden Zustand übergeht, wenn der Transistor bei einer Steuerspannung von Null Volt noch leitet, die Schwellenspannung aber größer als Null ist.A characteristic voltage of the nonlinear E element 13 is greater than the magnitude of a (negative) threshold voltage V th of the transistor or greater than the magnitude of a negative voltage V r to be applied to the transistor so that it transitions to a fully-off state when the transistor at a Control voltage of zero volts still passes, but the threshold voltage is greater than zero.
Figur 7 zeigt eine schematische Transferkennlinie des Schalters 11, wie er in Figur 6 gezeigt ist. Der Schalter 11 weist dabei eine effektive, nach außen in Erscheinung tretende Schwellenspannung V*th auf . Auf der vertikalen Achse ist hierbei die Stromstärke des in den äußeren Drain-Kontakt 18 fließenden Stroms des Schalters 11 aufgetragen. Auf der horizontalen Achse ist die zwischen dem äußeren Gate-Kontakt 19 und dem äußeren Source-Kontakt 20 angelegte Spannung die Steuerspannung des Schalters aufgetragen. Solange dieFIG. 7 shows a schematic transfer characteristic of the switch 11, as shown in FIG. In this case, the switch 11 has an effective threshold voltage V * th which appears outwardly. In this case, the current intensity of the current of the switch 11 flowing into the outer drain contact 18 is plotted on the vertical axis. On the horizontal axis, the voltage applied between the outer gate contact 19 and the outer source contact 20 is applied to the control voltage of the switch. As long as the
Steuerspannung kleiner ist als die effektive Schwellenspannung des Schalters V*th, befindet sich der Schalter im nicht- leitenden Zustand. Für Spannungen höher als die effektive Schwellenspannung beginnt zwischen dem äußeren Drain-Kontakt 18 und dem äußeren Source-Kontakt 20 ein Strom zu fließen, der zunächst im Wesentlichen linear verläuft. Mit einer Steuerspannung, die einen Sättigungswert Vsat erreicht, wächst der Stromfluss ID mit weiter zunehmender Span- nung nicht mehr. Zu erkennen ist, dass die effektiveControl voltage is less than the effective threshold voltage of the switch V * th , the switch is in the non-conductive state. For voltages higher than the effective threshold voltage, a current begins to flow between the outer drain contact 18 and the outer source contact 20 which initially runs substantially linear. With a control voltage reaching a saturation value V sat , the current flow I D no longer increases with a further increase in voltage. It can be seen that the effective
Schwellenspannung V*th größer als Null ist. Dadurch ist der Schalter 11 bei einer Steuerspannung von Null im sperrenden Zustand. Der Schalter 11 ist also selbstsperrend .Threshold voltage V * th is greater than zero. As a result, the switch 11 is at a control voltage of zero in the blocking state. The switch 11 is thus self-locking.
Figur 8 zeigt eine weitere mögliche Ausgestaltung des erfindungsgemäßen Schalters 11. Gleiche Elemente und deren Verschaltung entsprechen hierbei den Elementen, wie sie in Figur 6 gezeigt sind. Im in Figur 8 gezeigten Beispiel ist nun das nichtlineare Element 13 als n in Serie geschaltete Dioden 13a ausgestaltet. Der Gate-Block 14 ist als ein Widerstand R 14 ausgestaltet. In diesem Beispiel wird angenommen, dass kein nennenswerter Strom durch das Gate des High-Electron- Mobility-Transistors fließt. Dies erlaubt es, den Gate-Block als Widerstand R auszugestalten.Figure 8 shows another possible embodiment of the switch 11 according to the invention. The same elements and their interconnection correspond to the elements as shown in FIG. In the example shown in FIG. 8, the nonlinear element 13 is now configured as n series-connected diodes 13a. The gate block 14 is configured as a resistor R 14. In this example, it is assumed that no appreciable current flows through the gate of the high electron mobility transistor. This makes it possible to design the gate block as a resistor R.
Figur 9 zeigt eine schematische Strom-Spannungskennlinie des in Figur 8 gezeigten Schalters 11. Hierbei ist auf der vertikalen Achse der Drain-Strom ID aufgetragen, welcher in den Drain-Kontakt 18 des Schal- ters fließt. Auf der horizontalen Achse ist eine zwischen Drain-Kontakt 18 und äußerem Source-Kontakt 20 anliegende Spannung aufgetragen. Zu erkennen ist, dass unterhalb einer Spannung die der charakteristischen Diodenspannung multipliziert mit der Anzahl der in Reihe geschalteten Dioden n entspricht, kein Strom in den Drain-Kontakt 18 fließt. Bei höherer Spannung zwischen Drain-Kontakt 18 und Source -Kontakt 20 als n*VC/dio beginnt ein Strom zu fließen, der mit zunehmender Spannung V<a*s* iπi Wesentlichen linear ansteigt. Die Steigung im linearen Bereich entspricht dabei der Summe des Widerstandes des Transistors und des Widerstandes der Dioden. Der Widerstand des Schalters r ist also gerade der Innenwiderstand der Dioden plus dem Innenwiderstand des Feldeffekttransistors. Wenn die zwischen Drain 18 und Source 20 angelegte Spannung einen Wert Vsat erreicht, wächst mit weiter steigender Spannung der Stromfluss nicht weiter an.FIG. 9 shows a schematic current-voltage characteristic of the switch 11 shown in FIG. 8. In this case, the drain current I D , which flows into the drain contact 18 of the switch, is plotted on the vertical axis. On the horizontal axis, a voltage applied between drain contact 18 and outer source contact 20 is applied. It can be seen that below a voltage corresponding to the characteristic diode voltage multiplied by the number of diodes connected in series, no current flows into the drain contact 18. At higher voltage between drain contact 18 and source contact 20 as n * V C / d io, a current begins to flow, which increases substantially linearly with increasing voltage V < a * s * iπi. The slope in the linear range corresponds to the sum of the resistance of the transistor and the resistance of the diodes. The resistance of the switch r is thus just the internal resistance of the diodes plus the internal resistance of the field effect transistor. When the voltage applied between drain 18 and source 20 reaches a value V sa t, the current flow does not increase further as the voltage continues to increase.
Figur 10 zeigt ein Beispiel eines Bauelements mit ei- ner Vielzahl von erfindungsgemäßen Schaltern, die als Elementarzellen zu einem horizontalen Leistungsbau- element zusammengefügt sind. Hierbei ist in der rechten Teilfigur ein Schaltbild einer Elementarzelle gezeigt und auf der linken Seite eine Aufsicht auf eine Kontaktierungsflache, in welcher Transistorkontakte und Drain-Kontakte einer Vielzahl von Elementarzellen nebeneinander angeordnet sind. Jede Elementarzelle weist hierbei einen Transistor 12 und eine Diode 13 als nichtlineares Element 13 auf. Jede Elementarzelle weist außerdem einen Transistorkontakt 18 auf, der hier dem Drain-Kontakt 18 entspricht und einen äußeren Source-Kontakt 20, der ein Kontakt der Diode 13 ist. Die Vielzahl der Transistorkontakte 18 ist nun, wie im linken Teilbild zu sehen, nebeneinander angeordnet. Dabei sind die Vielzahl der Transistorkontak- te 18a, 18b, 18c länglich ausgebildet und parallel zueinander nebeneinander angeordnet. Auch die äußeren Source-Kontakte bzw. Dioden-Kontakte 20a, 20b, 20c sind länglich ausgebildet und nebeneinander parallel zueinander angeordnet. Es sind hierbei alle Transis- torkontakte 18a, 18b, 18c in der oberen Hälfte der Kontaktierungsflache 21 angeordnet und alle Diodenkontakte 20a, 20b, 20c in der unteren Hälfte. Die Kontaktierungsflache 21 kann bevorzugt eben sein.FIG. 10 shows an example of a component having a plurality of switches according to the invention, which are used as unit cells for a horizontal power supply. element are joined together. Here, a circuit diagram of an elementary cell is shown in the right part of the figure and on the left side a plan view of a contacting surface in which transistor contacts and drain contacts of a plurality of unit cells are arranged side by side. Each unit cell here has a transistor 12 and a diode 13 as a nonlinear element 13. Each unit cell also has a transistor contact 18, here corresponding to the drain contact 18, and an external source contact 20, which is a contact of the diode 13. The plurality of transistor contacts 18 is now, as seen in the left partial image, arranged side by side. In this case, the multiplicity of transistor contacts 18a, 18b, 18c are elongated and arranged parallel to one another next to one another. Also, the outer source contacts or diode contacts 20a, 20b, 20c are elongated and arranged side by side parallel to each other. In this case, all the transistor contacts 18a, 18b, 18c are arranged in the upper half of the contacting surface 21, and all the diode contacts 20a, 20b, 20c in the lower half. The contacting surface 21 may preferably be flat.
Figur 11 zeigt ein weiteres horizontales Leistungsbauelement mit einer Vielzahl von Elementarzellen, wobei wiederum jede Elementarzelle ein erfindungsgemäßer Schalter 11 ist. Wiederum ist im rechten Teilbild eine schematische elektrische Schaltung gezeigt und im linken Teilbild eine Aufsicht auf eine Kontaktierungsflache 21. Nach außen ist das Leistungsbauelement über gemeinsame Kontakte 22 als gemeinsamer Transistorkontakt und 23 als gemeinsamer Diodenkontakt kontaktiert. Im linken Teilbild ist zu erkennen, dass hier wiederum die Transistorkontakte 18a, 18b, 18c und die Diodenkontakte 20a, 20b, 20c länglich ausgebildet sind. Hierbei sind jedoch nun alle Kontakte, d.h. sowohl Transistorkontakte 18 als auch Diodenkontakte 20 nebeneinander zueinander parallel angeordnet und erstrecken sich jeweils über die gesamte Breite der Kontaktierungsfläche 21. Die Transistorbzw. Drain-Kontakte 18a, 18b, 18c und die Dioden- Kontakte bzw. äußeren Source-Kontakte 20a, 20b, 20c sind hier nun so verschachtelt, dass jeweils neben einem Transistorkontakt zumindest ein Source-Kontakt liegt und neben jedem äußeren Source-Kontakt 20 zumindest ein Transistorkontakt 18 liegt. Im gezeigten Beispiel liegen dabei auch jeweils zwei Transistorkontakte 18 und zwei Diodenkontakte 20 nebeneinander. Die in Figur 11 gezeigte Ausführungsform ist gegen- über der in Figur 10 gezeigten bevorzugt, da hier das Metallsystem der IC-Technologie mit geringen Stromdichten belastet wird und daher einen geringeren parasitären Spannungsabfall aufweist. FIG. 11 shows a further horizontal power component with a multiplicity of unit cells, wherein in turn each unit cell is a switch 11 according to the invention. Again, a schematic electrical circuit is shown in the right-hand part of the drawing and a plan view of a contacting surface 21 in the left-hand part. The power component is contacted via common contacts 22 as a common transistor contact and 23 as a common diode contact. It can be seen in the left-hand part of the drawing that in turn here the transistor contacts 18a, 18b, 18c and the diode contacts 20a, 20b, 20c are oblong are formed. In this case, however, now all contacts, ie both transistor contacts 18 and diode contacts 20 are arranged side by side parallel to each other and each extend over the entire width of the contacting surface 21. Die Transistorbzw. Drain contacts 18a, 18b, 18c and the diode contacts or external source contacts 20a, 20b, 20c are now interleaved such that at least one source contact is located next to a transistor contact and at least adjacent to each external source contact 20 a transistor contact 18 is located. In the example shown, there are also two transistor contacts 18 and two diode contacts 20 next to each other. The embodiment shown in FIG. 11 is preferred over that shown in FIG. 10, since here the metal system of the IC technology is loaded with low current densities and therefore has a lower parasitic voltage drop.

Claims

Patentansprüche claims
1. Selbstsperrender Schalter mit zumindest einem Transistor, wobei der Transistor so ausgestaltet ist, dass er bei einer Spannung von Null zwischen einem Gate- und einem Source-Kontakt des Transistors zwischen dem Source- und dem Drain-Kontakt für einen Strom leitfähig ist, sowie mit zumindest einem nichtlinearen Element, welches zwei Kontakte aufweist, und welches nicht leitfähig ist, wenn zwischen den Kontakten eine Spannung anliegt, die kleiner ist als eine charakteristische Spannung und welches leitfähig ist, wenn zwischen den Kontakten eine Spannung anliegt, die größer oder gleich der charakteris- tischen Spannung ist, wobei das Vorzeichen der charakteristischen Spannung als positiv definiert ist, wobei das nichtlineare Element mit einem seiner Kontakte mit dem Source-Kontakt des Transistor in elektrischem Kontakt steht.A self-locking switch comprising at least one transistor, wherein the transistor is configured to be conductive at zero voltage between a gate and a source contact of the transistor between the source and drain contacts for current, as well as with at least one nonlinear element having two contacts, and which is nonconductive when there is a voltage between the contacts which is less than a characteristic voltage and which is conductive when a voltage greater than or equal to that between the contacts is applied is characteristic voltage, wherein the sign of the characteristic voltage is defined as positive, wherein the non-linear element is in electrical contact with one of its contacts with the source contact of the transistor.
2. Selbstsperrender Schalter nach dem vorhergehenden Anspruch, dadurch gekennzeichnet, dass der Transistor bei Anliegen einer Spannung zwischen dem Gate-Kontakt und dem Source-Kontakt, welche kleiner ist als eine Schwellenspannung, nichtleitend zwischen dem Source-Kontakt und dem Drain-Kontakt ist und bei Anliegen einer Spannung zwischen dem Gate-Kontakt und dem Source- Kontakt, die größer ist als die Schwellenspan- nung, leitend ist. 2. A self-locking switch according to the preceding claim, characterized in that the transistor is non-conductive between the source contact and the drain contact upon application of a voltage between the gate contact and the source contact, which is smaller than a threshold voltage, and upon application of a voltage between the gate contact and the source contact, which is greater than the threshold voltage, conducting.
3. Selbstsperrender Schalter nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Schwellenspannung negativ ist oder dass die Schwellenspannung positiv ist. 3. Self-locking switch according to one of the preceding claims, characterized in that the threshold voltage is negative or that the threshold voltage is positive.
4. Selbstsperrender Schalter nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die charakteristische Spannung des nichtlinearen Elementes größer oder gleich dem Betrag der Schwellenspannung des Transistors ist oder dass die charakteristische Spannung des nichtlinearen4. Self-locking switch according to one of the preceding claims, characterized in that the characteristic voltage of the non-linear element is greater than or equal to the magnitude of the threshold voltage of the transistor or that the characteristic voltage of the non-linear
Elementes größer oder gleich dem Betrag einer negativen Spannung ist, die zwischen dem Gate- Kontakt und dem Source-Kontakt oder dem Drain- Kontakt des Transistors anzulegen ist, damit der Transistor in einem nicht- leitenden Zustand zwischen Source-Kontakt und Drain-Kontakt übergeht.Element is greater than or equal to the amount of negative voltage to be applied between the gate contact and the source contact or the drain contact of the transistor, so that the transistor transitions in a non-conductive state between the source contact and drain contact ,
5. Selbstsperrender Schalter nach einem der vorhergehenden Ansprüche, gekennzeichnet durch zumindest einen Gate-Block, der mit einem Kontakt mit dem Gate-Kontakt des Transistors und mit einem weiteren Kontakt mit jenem Kontakt des nichtlinearen Elementes, der nicht mit einem Kontakt des Transistors in Kontakt steht, in elektrischem, vorzugsweise unmittelbarem, Kontakt steht.5. Self-locking switch according to one of the preceding claims, characterized by at least one gate block, which is in contact with the gate contact of the transistor and with a further contact with that contact of the non-linear element which is not in contact with a contact of the transistor is in electrical, preferably immediate, contact.
6. Selbstsperrender Schalter nach dem vorhergehenden Anspruch, dadurch gekennzeichnet, dass der Gate-Block so ausgestaltet ist, dass er ein Potential am Gate-Kontakt des Transistors gleich einem Potential an jenem Kontakt des nichtlinearen Elementes setzt, welcher nicht mit dem Transistor in Kontakt steht, wenn zwischen dem Gate- Kontakt und dem Kontakt des nichtlinearen Elementes setzt, welcher nicht mit dem Transistor in Kontakt steht, keine Spannung anliegt und/oder dass der Gate-Block so ausgestaltet ist, dass am Gate-Block eine Spannung abfällt, wenn zwischen dem Gate-Kontakt und jenem Kontakt des nichtlinearen Elementes, welcher nicht mit dem Transistor in Kontakt steht, eine Spannung ungleich Null anliegt.6. A self-locking switch according to the preceding claim, characterized in that the gate block is designed so that it sets a potential at the gate contact of the transistor equal to a potential at that contact of the non-linear element, which is not in contact with the transistor when set between the gate contact and the contact of the non-linear element, which is not connected to the transistor is in contact, no voltage is applied and / or that the gate block is designed so that at the gate block, a voltage drops when between the gate contact and that contact of the non-linear element, which is not in contact with the transistor, a voltage is equal to zero.
7. Selbstsperrender Schalter nach einem der beiden vorhergehenden Ansprüche, dadurch gekennzeich- net, dass der Gate-Block zumindest einen Widerstand aufweist oder ist, zumindest einen Transistor aufweist oder ist, oder eine Schaltung aufweist oder ist, die zumindest einen Widerstand, zumindest einen Transistor, zumindest ei- ne Induktivität und/oder zumindest eine Kapazität aufweist.7. Self-locking switch according to one of the two preceding claims, marked thereby, that the gate block has at least one resistor or is, at least one transistor has or is, or has a circuit or is the at least one resistor, at least one transistor , at least one inductance and / or at least one capacitance.
8. Selbstsperrender Schalter nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das nichtlineare Element eine Diode oder mehrere in Reihe geschaltete Dioden aufweist oder daraus besteht .8. Self-locking switch according to one of the preceding claims, characterized in that the non-linear element comprises or consists of one diode or a plurality of diodes connected in series.
9. Selbstsperrender Schalter nach einem der Ansprüche 5 oder 6, dadurch gekennzeichnet, dass der Gate-Block einen Widerstand aufweist oder ein Widerstand ist.9. Self-locking switch according to one of claims 5 or 6, characterized in that the gate block has a resistance or is a resistor.
10. Selbstsperrender Schalter nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Transistor ein Feldeffekt-Transistor oder ein High-Electron-Mobility-Transistor (HEMT) ist.10. Self-locking switch according to one of the preceding claims, characterized in that the transistor is a field-effect transistor or a high-electron mobility transistor (HEMT).
11. Selbstsperrender Schalter nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Transistor und/oder die zumindest eine Diode ein Heterostrukturhalbleitersystem aufweist oder ist, welches zumindest eine Halbleiterschicht aufweist, die zumindest eine Verbindung ausgewählt aus AlGaN, InAlN und/oder InGaN aufweist oder daraus besteht und/oder zumindest eine11. Self-locking switch according to one of the preceding claims, characterized in that the transistor and / or the at least one diode a heterostructure semiconductor system comprising or having at least one semiconductor layer comprising or consisting of at least one compound selected from AlGaN, InAlN and / or InGaN and / or at least one
Halbleiterschicht aufweist, die GaN aufweist o- der daraus besteht .Semiconductor layer comprising GaN o- consists thereof.
12. Selbstsperrender Schalter nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Transistor zumindest eine erste und zumindest eine unter der ersten Halbleiterschicht angeordnete zweite Halbleiterschicht aufweist, wobei die Kontakte des Transistors auf einer Oberseite der ersten Halbleiterschicht, die der zweiten Halbleiterschicht abgewandt ist, angeordnet sind und wobei sich der Gate-Kontakt zumindest zum Teil in einer Öffnung in der ersten Halbleiterschicht in die erste Halbleiterschicht hinein erstreckt. 12. Self-locking switch according to one of the preceding claims, characterized in that the transistor has at least a first and at least one second semiconductor layer arranged below the first semiconductor layer, wherein the contacts of the transistor on an upper side of the first semiconductor layer, which faces away from the second semiconductor layer, and wherein the gate contact extends at least partially into an opening in the first semiconductor layer into the first semiconductor layer.
13. Selbstsperrender Schalter nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Transistor zumindest eine erste und zumindest eine unter der ersten Halbleiterschicht angeordnete zweite Halbleiterschicht aufweist, wo- bei die Kontakte des Transistors auf einer Oberseite der ersten Halbleiterschicht, die der zweiten Halbleiterschicht abgewandt ist, angeordnet sind, wobei die zweite Halbleiterschicht zumindest unterhalb des Gate-Kontaktes dotiert ist, vorzugsweise p-dotiert ist.13. Self-locking switch according to one of the preceding claims, characterized in that the transistor has at least a first and at least one second semiconductor layer arranged below the first semiconductor layer, wherein the contacts of the transistor on an upper side of the first semiconductor layer facing away from the second semiconductor layer is, are arranged, wherein the second semiconductor layer is doped at least below the gate contact, preferably p-doped.
14. Selbstsperrender Schalter nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine Mehrzahl von Transistoren und nichtlinearen Elementen, wobei an einem Source-Kontakt eines je- den der Transistoren je eines der nichtlinearen Elemente angeordnet ist und wobei die Drain- Kontakte der Transistoren, sowie jene Kontakte der nichtlinearen Elemente, die nicht mit einem Transistor in Kontakt stehen, jeweils streifenförmig ausgebildet sind und jeweils parallel zueinander nebeneinander in einer Fläche, vorzugsweise in einer Ebene, angeordnet sind.14. Self-locking switch according to one of the preceding claims, characterized by a plurality of transistors and non-linear elements, wherein at a source contact of a respective each of the transistors is arranged one of the non-linear elements and wherein the drain contacts of the transistors, as well as those contacts of the non-linear elements that are not in contact with a transistor, each strip-shaped and parallel to each other next to each other in a surface, preferably in a level, are arranged.
15. Selbstsperrender Schalter nach dem vorhergehen- den Anspruch, dadurch gekennzeichnet, dass in der Fläche neben je einem Kontakt eines Transistors zumindest ein Kontakt einer Diode angeordnet ist und/oder neben je einem Kontakt einer Diode zumindest ein Kontakt eines Transistors angeordnet ist.15. Self-locking switch according to the preceding claim, characterized in that in the area next to each contact of a transistor at least one contact of a diode is arranged and / or at least one contact of a transistor is arranged next to each contact of a diode.
16. Selbstsperrender Schalter nach einem der beiden vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die entsprechenden Kontakte aller Transistoren miteinander elektrisch kontaktiert sind, vorzugsweise unmittelbar kontaktiert sind und/oder dass die entsprechenden Kontakte aller Dioden miteinander elektrisch kontaktiert sind, vorzugsweise unmittelbar kontaktiert sind. 16. Self-locking switch according to one of the two preceding claims, characterized in that the corresponding contacts of all transistors are electrically contacted with each other, preferably contacted directly and / or that the corresponding contacts of all diodes are electrically contacted with each other, preferably contacted directly.
PCT/EP2009/009285 2009-01-07 2009-12-23 Self-locking switch WO2010081530A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP09799288A EP2380198A1 (en) 2009-01-07 2009-12-23 Self-locking switch

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102009004254.7 2009-01-07
DE102009004254 2009-01-07

Publications (1)

Publication Number Publication Date
WO2010081530A1 true WO2010081530A1 (en) 2010-07-22

Family

ID=41800407

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2009/009285 WO2010081530A1 (en) 2009-01-07 2009-12-23 Self-locking switch

Country Status (2)

Country Link
EP (1) EP2380198A1 (en)
WO (1) WO2010081530A1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012055570A1 (en) * 2010-10-28 2012-05-03 Microgan Gmbh Diode circuit
EP2608269A1 (en) * 2011-12-23 2013-06-26 Imec Quantum well transistor, method for making such a quantum well transistor and use of such a quantum well transistor
EP2966682A1 (en) * 2014-07-08 2016-01-13 Renesas Electronics Corporation Semiconductor device
DE102014005729B4 (en) * 2013-04-25 2020-07-02 Mitsubishi Electric Corporation Field effect transistor

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4491747A (en) * 1981-09-30 1985-01-01 Tokyo Shibaura Denki Kabushiki Kaisha Logic circuit using depletion mode field effect switching transistors
US20060060871A1 (en) * 2004-01-23 2006-03-23 International Rectifier Corp. Enhancement mode III-nitride FET
EP1643561A2 (en) * 2004-09-30 2006-04-05 The Furukawa Electric Co., Ltd. GaN-based semiconductor integrated circuit
US20080116492A1 (en) * 2006-11-21 2008-05-22 Cree, Inc. High voltage GaN transistors
US20080296621A1 (en) * 2007-05-23 2008-12-04 Paul Bridger III-nitride heterojunction device
WO2008155083A1 (en) * 2007-06-18 2008-12-24 Microgan Gmbh Semiconductor component with nested contacts
WO2009085675A1 (en) * 2007-12-27 2009-07-09 Northrop Grumman Systems Corporation Level shifting switch driver on gaas phempt
CN101540296A (en) * 2008-03-19 2009-09-23 中国科学院微电子研究所 Manufacturing method for realizing monolithic integration of microwave switch and logic control circuit thereof
US20090278513A1 (en) * 2008-05-06 2009-11-12 International Rectifier Corporation (El Segundo, Ca) Enhancement mode III-nitride switch with increased efficiency and operating frequency

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4491747A (en) * 1981-09-30 1985-01-01 Tokyo Shibaura Denki Kabushiki Kaisha Logic circuit using depletion mode field effect switching transistors
US20060060871A1 (en) * 2004-01-23 2006-03-23 International Rectifier Corp. Enhancement mode III-nitride FET
EP1643561A2 (en) * 2004-09-30 2006-04-05 The Furukawa Electric Co., Ltd. GaN-based semiconductor integrated circuit
US20080116492A1 (en) * 2006-11-21 2008-05-22 Cree, Inc. High voltage GaN transistors
US20080296621A1 (en) * 2007-05-23 2008-12-04 Paul Bridger III-nitride heterojunction device
WO2008155083A1 (en) * 2007-06-18 2008-12-24 Microgan Gmbh Semiconductor component with nested contacts
WO2009085675A1 (en) * 2007-12-27 2009-07-09 Northrop Grumman Systems Corporation Level shifting switch driver on gaas phempt
CN101540296A (en) * 2008-03-19 2009-09-23 中国科学院微电子研究所 Manufacturing method for realizing monolithic integration of microwave switch and logic control circuit thereof
US20090278513A1 (en) * 2008-05-06 2009-11-12 International Rectifier Corporation (El Segundo, Ca) Enhancement mode III-nitride switch with increased efficiency and operating frequency

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
FRIEDRICHS P ET AL: "SIC POWER DEVICES WITH LOW ON-RESISTANCE FOR FAST SWITCHING APPLICATIONS", 12TH. INTERNATIONAL SYMPOSIUM ON POWER SEMICONDUCTOR DEVICES AND IC S. ISPSD 2000. PROCEEDINGS. TOULOUSE, FRANCE, MAY 22 - 25, 2000; [INTERNATIONAL SYMPOSIUM ON POWER SEMICONDUCTOR DEVICES & IC'S], NEW YORK, NY : IEEE, US, 22 May 2000 (2000-05-22), pages 213 - 216, XP000987861, ISBN: 978-0-7803-6269-7 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012055570A1 (en) * 2010-10-28 2012-05-03 Microgan Gmbh Diode circuit
EP2608269A1 (en) * 2011-12-23 2013-06-26 Imec Quantum well transistor, method for making such a quantum well transistor and use of such a quantum well transistor
US8698129B2 (en) 2011-12-23 2014-04-15 Imec Implant free quantum well transistor, method for making such an implant free quantum well transistor and use of such an implant free quantum well transistor
DE102014005729B4 (en) * 2013-04-25 2020-07-02 Mitsubishi Electric Corporation Field effect transistor
EP2966682A1 (en) * 2014-07-08 2016-01-13 Renesas Electronics Corporation Semiconductor device
US9691757B2 (en) 2014-07-08 2017-06-27 Renesas Electronics Corporation Semiconductor device including transistors and diodes and a first line extending between the transistors and diodes

Also Published As

Publication number Publication date
EP2380198A1 (en) 2011-10-26

Similar Documents

Publication Publication Date Title
DE102016114496B4 (en) Semiconductor device, transistor arrangement and manufacturing method
DE112013000784B4 (en) Semiconductor arrangement with active drift zone
DE102017200557B4 (en) Field effect transistor with protective diodes
DE102012209192B4 (en) Transistor with controllable compensation areas
DE102013205153B4 (en) SEMICONDUCTOR ARRANGEMENT WITH A POWER TRANSISTOR AND A HIGH VOLTAGE COMPONENT INTEGRATED IN A COMMON SEMICONDUCTOR BODY
DE102012107523B4 (en) HEMT with integrated diode with low forward voltage
DE102011081589B4 (en) DEPLETION TRANSISTOR AND INTEGRATED CIRCUIT WITH DEPLETION TRANSISTOR
DE102015117394B4 (en) Semiconductor device
DE102008047998A1 (en) Semiconductor device with structured current spreading region and method
DE102014103561A1 (en) ADJUSTABLE TRANSISTOR COMPONENT
DE102016120955B4 (en) Switching device
DE102016125865A1 (en) High electron mobility transistor with carrier injection attenuation gate structure
DE102016105908A1 (en) High Electron Mobility Transistor (HEM transistor) with an integrated into a gate structure RC network
DE102010051478A1 (en) CMOS compatible low gate charge lateral MOSFET
DE102013213026A1 (en) Field plate trench FET and a semiconductor device
EP2633555B1 (en) Diode circuit
DE102006045312B3 (en) Semiconductor device with coupled junction field effect transistors
WO2010081530A1 (en) Self-locking switch
DE102014203851B4 (en) Circuit arrangement
DE102010027886A1 (en) Transistor device with shielding structure
DE102013201044A1 (en) power transistor
EP2162815B1 (en) Semiconductor component with nested contacts
DE102020202034A1 (en) Vertical field effect transistor, method for producing the same and component comprising vertical field effect transistors
DE102004036278B4 (en) Semiconductor device and method for operating the semiconductor device as an electronic switch
DE102016106578B4 (en) Integrated transistor arrangement with a large number of lateral transistors

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09799288

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

REEP Request for entry into the european phase

Ref document number: 2009799288

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2009799288

Country of ref document: EP