WO2010015787A1 - Matrix of electronic cells - Google Patents
Matrix of electronic cells Download PDFInfo
- Publication number
- WO2010015787A1 WO2010015787A1 PCT/FR2009/051570 FR2009051570W WO2010015787A1 WO 2010015787 A1 WO2010015787 A1 WO 2010015787A1 FR 2009051570 W FR2009051570 W FR 2009051570W WO 2010015787 A1 WO2010015787 A1 WO 2010015787A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- matrix
- cells
- columns
- control signal
- pixels
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
- H03K5/15026—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with asynchronously driven series connected output stages
- H03K5/1504—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with asynchronously driven series connected output stages using a chain of active delay devices
Definitions
- the present invention relates to an array of electronic cells.
- Such a matrix of cells may for example be formed by a pixel detector which is in fact an integrated circuit organized according to an architecture, for example a three-dimensional array of rows and columns of pixels.
- Each pixel then contains an analog part responsible for amplifying and processing the weak signal resulting from the photon-electron conversion of the pixel.
- each pixel Beside this very sensitive analog part, there is, in each pixel, a digital part consisting of counters, configuration registers and clock distribution, etc.
- a first problem, source of analog / digital interference, lies in the presence of rows and columns selection rails used to address the pixels to be read.
- a second problem lies in the fact that the digital circuits in operation, trigger switches and current calls that can induce relatively large voltage and current variations on neighboring preamplifiers or on their supply and bias circuits.
- Some digital operations are particularly penalizing for analog circuits.
- a reset order of all the pixel counters is addressed to several hundreds of thousands of latches which are then likely to change state in a very short period of time.
- the pixel imagers operate according to an operational scheme of time sharing between the image capture phase on the one hand and the sensor configuration and image transfer phases on the other hand. Clearly, it is prohibited to transfer data during the capture phase of the images.
- the object of the invention is to solve the problems mentioned above with regard to cell matrices to reduce the switching noise.
- the subject of the invention is an array of electronic cells distributed by columns of cells connected to an input of at least one control signal, characterized in that it has a single point of entry for said at least one control signal and in that means forming a retarder of the control signal are interposed between the successive columns and / or the successive cells of each column of this matrix, to cause a spatio-temporal propagation of the control signal through the matrix.
- the cell matrix comprises one of the following features:
- the means forming a cell retarder are directly integrated therein; the means forming a column retarder are integrated in an electrical circuit of the bottom of the columns of the matrix;
- the cells are formed of pixels
- FIG. 1 illustrates a pixel matrix structure to which can be applied the invention
- Figure 2 illustrates an elementary pixel of this matrix
- Figure 3 shows a block diagram illustrating the structure and operation of a matrix according to the invention.
- the invention relates to a bi or three-dimensional cell matrix, in which a large number of cells can be sent a given control signal.
- FIG. 1 a matrix circuit designated by the general reference 1 in this figure is recognized, comprising a matrix of pixels designated by the general reference 2, divided into columns of pixels, which are associated with electronic means of bottom of columns designated by the general reference 3.
- These electronic means of bottom of columns contain circuits common to the pixels in a conventional manner.
- FIG. 2 the constitution of an elementary pixel of this circuit 1 is illustrated in FIG. 2, where it can indeed be observed that such a pixel comprises a digital part designated by the general reference 4 in this associated figure. to an analog part designated by the general reference 5.
- the digital portion is generally carefully separated from the analog portion to limit mutual influences.
- a matrix of pixels which is designated by the general reference 10 and which thus comprises several columns such as, for example, the columns 1 1, 12 and 13, of pixels such as the pixels designated by the references 14, 15 and 16 for column 1 1.
- matrix can cover the whole of the matrix of the structure globally or different parts thereof, in which the different pixels are associated in the form of a subset. -matrix.
- this matrix or this part of matrix comprises a single input for a control signal such as for example the signal designated S in this figure and bearing the reference 17 thereon, which is intended to be distributed to the various pixels of this matrix.
- retarder means such as for example the retarder 18 are interposed in series between the various columns 1 1, 12 and 13.
- retarder are for example integrated in the electrical circuit of the bottom of columns of the matrix.
- retarders such as for example the self-timer designated by the general reference 19, can be integrated in the pixels of each column, they are also connected in series.
- any control signal intended for a large number of pixels and possibly all, such as for example any driving pulse, is transmitted by each pixel to the neighboring pixel of the top in its column, after passing through a delay circuit whose function is therefore to delay the propagation of this pulse, from a single point of entry.
- these switches can be spread over time over about 100 ns and in the plane defined by the matrix, the wavefront of the wave thus generated moving approximately along the diagonal of the pixel matrix.
- the propagation mode of the transverse wave control signal in the pixel array can be used to minimize the resetting noise of the capacitance of these pixels.
- a good uniformity of resetting the voltage on the pixel capacity is indeed essential to obtain a large dynamic sensor.
- the term matrix can be understood here as being a global matrix or a matrix part in which cells are associated in sub-matrix.
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
This matrix of electronic cells distributed in columns of cells linked to an input of at least one monitoring signal, is characterized in that it exhibits a single input point (17) for said at least one monitoring signal (S) and in that retarder-forming means (18, 19) for delaying the monitoring signal (S) are interposed between the successive columns (11, 12, 13) and/or the successive cells (14, 15, 16) of each column of this matrix, so as to cause a spatio-temporal propagation of the monitoring signal (S) through the matrix (10).
Description
Matrice de cellules électroniques Matrix of electronic cells
La présente invention concerne une matrice de cellules électroniques.The present invention relates to an array of electronic cells.
Une telle matrice de cellules peut par exemple être formée par un détecteur à pixels qui est en fait un circuit intégré organisé selon une architecture par exemple tridimensionnelle en matrice de lignes et de colonnes de pixels.Such a matrix of cells may for example be formed by a pixel detector which is in fact an integrated circuit organized according to an architecture, for example a three-dimensional array of rows and columns of pixels.
Chaque pixel contient alors une partie analogique chargée d'amplifier et de traiter le signal ténu issu de la conversion photon-électron du pixel.Each pixel then contains an analog part responsible for amplifying and processing the weak signal resulting from the photon-electron conversion of the pixel.
A côté de cette partie analogique très sensible, on trouve, dans chaque pixel, une partie numérique constituée de compteurs, de registres de configuration et de distribution d'horloge, etc ...Beside this very sensitive analog part, there is, in each pixel, a digital part consisting of counters, configuration registers and clock distribution, etc.
Pour des raisons pratiques, il n'est pas possible de déporter la partie numérique en dehors de la matrice de pixels. Or, la cohabitation de ces circuits numériques avec les circuits analogiques voisins, extrêmement sensibles, pose des problèmes d'interférences mutuelles qui interdisent souvent leur fonctionnement simultané.For practical reasons, it is not possible to shift the digital part out of the pixel array. However, the cohabitation of these digital circuits with adjacent analog circuits, extremely sensitive, poses mutual interference problems that often prohibit their simultaneous operation.
Un premier problème, source d'interférence analogique/numérique, réside dans la présence de rails de sélection des lignes et des colonnes, utilisés pour adresser les pixels à lire.A first problem, source of analog / digital interference, lies in the presence of rows and columns selection rails used to address the pixels to be read.
Un second problème réside dans le fait que les circuits numériques en fonctionnement, déclenchent des commutations et des appels de courant qui peuvent induire des variations de tension et de courant relativement importantes sur les préamplificateurs voisins ou sur leurs circuits d'alimentation et de polarisation.A second problem lies in the fact that the digital circuits in operation, trigger switches and current calls that can induce relatively large voltage and current variations on neighboring preamplifiers or on their supply and bias circuits.
Certaines opérations numériques sont particulièrement pénalisantes pour les circuits analogiques.Some digital operations are particularly penalizing for analog circuits.
Il s'agit par exemple des opérations déclenchées simultanément sur tous les pixels.This is for example operations triggered simultaneously on all pixels.
Par exemple, un ordre de remise à zéro de tous les compteurs des pixels est adressé à plusieurs centaines de milliers de bascules qui sont alors susceptibles de changer d'état dans un laps de temps très court.For example, a reset order of all the pixel counters is addressed to several hundreds of thousands of latches which are then likely to change state in a very short period of time.
Cela peut alors induire des dysfonctionnements sur les circuits analogiques entraînant une baisse de qualité des images même si, grâce à un routage soigné du circuit, ces effets peuvent être partiellement limités.
Dans la pratique, les imageurs à pixels fonctionnent suivant un schéma opérationnel de partage du temps entre la phase de capture de l'image d'une part et les phases de configuration du détecteur et de transfert des images d'autre part. En clair, on s'interdit de transférer des données pendant la phase de capture des images.This can then induce malfunctions on the analog circuits causing a drop in image quality even if, thanks to a careful routing of the circuit, these effects can be partially limited. In practice, the pixel imagers operate according to an operational scheme of time sharing between the image capture phase on the one hand and the sensor configuration and image transfer phases on the other hand. Clearly, it is prohibited to transfer data during the capture phase of the images.
Cette contrainte entraîne l'existence d'un temps mort préjudiciable dans certaines conditions expérimentales.This constraint results in the existence of a dead time that is detrimental under certain experimental conditions.
En cristallographie par exemple, certaines expériences requièrent un enregistrement en continu des images, sans temps mort. En imagerie médicale également, un temps mort équivaut à une dose d'irradiation plus forte pour le patient, toutes choses étant égales par ailleurs.In crystallography for example, some experiments require continuous recording of the images, without dead time. In medical imaging too, a dead time is equivalent to a higher radiation dose for the patient, all other things being equal.
D'une façon générale, on sait qu'il est possible d'utiliser une cascade de retardateurs pour délivrer à des dispositifs de traitement de données, des signaux d'horloge décalés dans le temps (voir par exemple le document US 6 954 093). Le but de l'invention est de résoudre les problèmes évoqués précédemment à propos des matrices de cellules pour en réduire le bruit de commutation.In general, it is known that it is possible to use a cascade of retarders to supply data processing devices with time-shifted clock signals (see for example US Pat. No. 6,954,093). . The object of the invention is to solve the problems mentioned above with regard to cell matrices to reduce the switching noise.
A cet effet l'invention a pour objet une matrice de cellules électroniques réparties par colonnes de cellules raccordées à une entrée d'au moins un signal de contrôle, caractérisée en ce qu'elle présente un point d'entrée unique pour ledit au moins un signal de contrôle et en ce que des moyens formant retardateur du signal de contrôle sont interposés entre les colonnes successives et/ou les cellules successives de chaque colonne de cette matrice, pour provoquer une propagation spatio-temporelle du signal de contrôle à travers la matrice. Selon d'autres aspects de l'invention, la matrice de cellules comprend l'une des caractéristiques suivantes :For this purpose, the subject of the invention is an array of electronic cells distributed by columns of cells connected to an input of at least one control signal, characterized in that it has a single point of entry for said at least one control signal and in that means forming a retarder of the control signal are interposed between the successive columns and / or the successive cells of each column of this matrix, to cause a spatio-temporal propagation of the control signal through the matrix. According to other aspects of the invention, the cell matrix comprises one of the following features:
- les moyens formant retardateur sont raccordés en série,the means forming a retarder are connected in series,
- les moyens formant retardateur de cellules sont directement intégrés dans celles-ci, - les moyens formant retardateur de colonnes sont intégrés dans un circuit électrique de bas de colonnes de la matrice,the means forming a cell retarder are directly integrated therein; the means forming a column retarder are integrated in an electrical circuit of the bottom of the columns of the matrix;
- les cellules sont formées de pixels, etthe cells are formed of pixels, and
- les cellules sont formées de cellules de mémoire.
L'invention sera mieux comprise à l'aide de la description qui va suivre donnée uniquement à titre d'exemple et faite en se référant aux dessins annexés sur lesquels : la figure 1 illustre une structure de matrice de pixels à laquelle peut s'appliquer l'invention, la figure 2 illustre un pixel élémentaire de cette matrice, et la figure 3 représente un schéma synoptique illustrant la structure et le fonctionnement d'une matrice selon l'invention.the cells are formed of memory cells. The invention will be better understood from the following description given solely by way of example and with reference to the appended drawings in which: FIG. 1 illustrates a pixel matrix structure to which can be applied the invention, Figure 2 illustrates an elementary pixel of this matrix, and Figure 3 shows a block diagram illustrating the structure and operation of a matrix according to the invention.
Comme cela a été mentionné précédemment, l'invention se rapporte à une matrice de cellules bi ou tridimensionnelle, dans laquelle un grand nombre de cellules peut se voir adresser un signal de contrôle donné.As mentioned above, the invention relates to a bi or three-dimensional cell matrix, in which a large number of cells can be sent a given control signal.
Dans la suite de la description, on décrira un exemple de réalisation basée sur une matrice de pixels, mais il va de soi bien entendu que d'autres cellules telles que par exemple des cellules de mémoire peuvent être envisagées. Une telle structure est illustrée sur la figure 1 , où l'on reconnaît en effet un circuit à matrice désigné par la référence générale 1 sur cette figure, comportant une matrice de pixels désignée par la référence générale 2, répartis en colonnes de pixels, qui sont associées à des moyens électroniques de bas de colonnes désignés par la référence générale 3. Ces moyens électroniques de bas de colonnes contiennent des circuits communs aux pixels de façon classique.In the following description, we will describe an exemplary embodiment based on a matrix of pixels, but it goes without saying of course that other cells such as for example memory cells can be envisaged. Such a structure is illustrated in FIG. 1, in which a matrix circuit designated by the general reference 1 in this figure is recognized, comprising a matrix of pixels designated by the general reference 2, divided into columns of pixels, which are associated with electronic means of bottom of columns designated by the general reference 3. These electronic means of bottom of columns contain circuits common to the pixels in a conventional manner.
De façon plus précise, la constitution d'un pixel élémentaire de ce circuit 1 est illustrée sur la figure 2, où l'on peut en effet constater qu'un tel pixel comporte une partie numérique désignée par la référence générale 4 sur cette figure associée à une partie analogique désignée par la référence générale 5.More precisely, the constitution of an elementary pixel of this circuit 1 is illustrated in FIG. 2, where it can indeed be observed that such a pixel comprises a digital part designated by the general reference 4 in this associated figure. to an analog part designated by the general reference 5.
Ainsi qu'on peut le constater sur cette figure, la partie numérique est généralement soigneusement séparée de la partie analogique pour limiter les influences mutuelles.As can be seen from this figure, the digital portion is generally carefully separated from the analog portion to limit mutual influences.
Cependant, cette structure matricielle entraîne une certaine proximité inévitable entre les parties analogiques et numériques des pixels, avec les inconvénients mentionnés précédemment.
Pour résoudre ces problèmes et comme cela est illustré sur la figure 3, on propose de minimiser les commutations simultanées des cellules de la matrice, c'est-à-dire dans l'exemple illustré, des pixels.However, this matrix structure leads to a certain inevitable proximity between the analog and digital parts of the pixels, with the disadvantages mentioned above. To solve these problems and as illustrated in Figure 3, it is proposed to minimize the simultaneous switching of the cells of the matrix, that is to say in the example shown, pixels.
On reconnaît en effet sur cette figure 3, une matrice de pixels qui est désignée par la référence générale 10 et qui comporte donc plusieurs colonnes telles que par exemple les colonnes 1 1 , 12 et 13, de pixels tels que les pixels désignés par les références 14, 15 et 16 pour la colonne 1 1.3, a matrix of pixels which is designated by the general reference 10 and which thus comprises several columns such as, for example, the columns 1 1, 12 and 13, of pixels such as the pixels designated by the references 14, 15 and 16 for column 1 1.
On notera que dans la suite du texte, l'utilisation du terme matrice peut couvrir l'ensemble de la matrice de la structure de façon globale ou différentes parties de celle-ci, dans lesquelles les différents pixels sont associés sous forme d'une sous-matrice.It should be noted that in the rest of the text, the use of the term matrix can cover the whole of the matrix of the structure globally or different parts thereof, in which the different pixels are associated in the form of a subset. -matrix.
Ainsi, cette matrice ou cette partie de matrice comporte une entrée unique pour un signal de contrôle tel que par exemple le signal désigné par S sur cette figure et portant la référence 17 sur celle-ci, qui est destiné à être distribué aux différents pixels de cette matrice.Thus, this matrix or this part of matrix comprises a single input for a control signal such as for example the signal designated S in this figure and bearing the reference 17 thereon, which is intended to be distributed to the various pixels of this matrix.
A cet effet, des moyens formant retardateur tels que par exemple le retardateur 18 sont interposés en série entre les différentes colonnes 1 1 , 12 et 13.For this purpose, retarder means such as for example the retarder 18 are interposed in series between the various columns 1 1, 12 and 13.
Ces moyens formant retardateur sont par exemple intégrés dans le circuit électrique de bas de colonnes de la matrice. De même, des retardateurs tels que par exemple le retardateur désigné par la référence générale 19, peuvent être intégrés dans les pixels de chaque colonne, ceux-ci étant alors également raccordés en série.These means forming a retarder are for example integrated in the electrical circuit of the bottom of columns of the matrix. Similarly, retarders such as for example the self-timer designated by the general reference 19, can be integrated in the pixels of each column, they are also connected in series.
Ainsi, tout signal de contrôle destiné à un grand nombre de pixels et éventuellement à tous, comme par exemple toute impulsion de pilotage, est transmis par chaque pixel au pixel voisin du dessus dans sa colonne, après passage dans un circuit retardateur dont la fonction est donc de retarder la propagation de cette impulsion, à partir d'un point d'entrée unique.Thus, any control signal intended for a large number of pixels and possibly all, such as for example any driving pulse, is transmitted by each pixel to the neighboring pixel of the top in its column, after passing through a delay circuit whose function is therefore to delay the propagation of this pulse, from a single point of entry.
De même, la propagation de ce signal de contrôle d'une colonne à la suivante de la matrice est retardée par un retardateur similaire situé en bas de colonne.Similarly, the propagation of this control signal from one column to the next of the matrix is delayed by a similar retarder located at the bottom of the column.
Il en résulte alors une propagation du signal de contrôle au travers de la matrice, selon un schéma spatio-temporel, à la façon d'un front d'onde similaire à
une vague, schématisé par le trait W se déplaçant dans la direction D selon une diagonale de la matrice.This then results in a propagation of the control signal through the matrix, according to a spatio-temporal pattern, in the manner of a wavefront similar to a wave, schematized by the line W moving in the direction D along a diagonal of the matrix.
Ainsi, en prenant un exemple d'un circuit dans lequel on envoie une impulsion de contrôle sur 12 bascules de 9600 pixels de chaque circuit, on déclenche potentiellement le changement d'état d'environ 1 10.000 bascules.Thus, by taking an example of a circuit in which a control pulse is sent on 12 flip-flops of 9600 pixels of each circuit, the change of state of approximately 1 10000 flip-flops is potentially triggered.
Sans le dispositif de retard selon l'invention, ces commutations auraient lieu dans un laps de temps très court de l'ordre de 200 ps.Without the delay device according to the invention, these switches would take place in a very short time of the order of 200 ps.
Grâce à l'intégration des retardateurs selon l'invention, ces commutations peuvent être étalées dans le temps sur environ 100 ns et dans le plan défini par la matrice, le front d'onde de la vague ainsi générée se déplaçant approximativement selon la diagonale de la matrice de pixels.Thanks to the integration of the retarders according to the invention, these switches can be spread over time over about 100 ns and in the plane defined by the matrix, the wavefront of the wave thus generated moving approximately along the diagonal of the pixel matrix.
Ainsi, les courants d'appel dus à ces commutations se répartissent régulièrement dans le temps et suivant les plots d'alimentation, classiquement répartis le long du circuit. Cette propagation en vague est alors adaptée à la discrétion du concepteur du circuit pour tous les signaux qu'il juge potentiellement gênants dans le contexte indiqué précédemment.Thus, the inrush currents due to these switches are distributed regularly over time and according to the power pads, classically distributed along the circuit. This propagation in wave is then adapted to the discretion of the designer of the circuit for all the signals which it considers potentially troublesome in the context indicated previously.
A titre d'exemple, on peut citer l'utilisation d'une telle structure de matrice pour un capteur CMOS d'imageur de caméscope ou d'appareil photo numérique. Dans ce domaine également, on recherche un bruit réduit de commutation.By way of example, mention may be made of the use of such a matrix structure for a CMOS sensor for a camcorder imager or a digital camera. In this field also, it seeks a reduced switching noise.
Dans un tel capteur, le mode de propagation du signal de contrôle par vague transverse dans la matrice de pixels, peut être utilisé pour minimiser le bruit de remise à zéro de la capacité de ces pixels.In such a sensor, the propagation mode of the transverse wave control signal in the pixel array can be used to minimize the resetting noise of the capacitance of these pixels.
Une bonne uniformité de remise à zéro de la tension sur la capacité des pixels est en effet indispensable pour obtenir un capteur de grande dynamique.A good uniformity of resetting the voltage on the pixel capacity is indeed essential to obtain a large dynamic sensor.
Etant donné que le nombre de pixels dans les capteurs connus actuellement se compte en millions et que l'on veut un signal vidéo sur 12 à 14 bits, il est alors fondamental de remettre à zéro les capacités de façon silencieuse et uniforme. Mais, il va de soi que d'autres applications par exemple à un circuit électronique matriciel de mémoire, en 2 ou en 3 dimensions, peuvent également être envisagées.
A titre d'exemple également, on notera que les retardateurs peuvent être intégrés directement dans les pixels des colonnes pour les retardateurs de pixels, tandis que pour les retardateurs de colonnes, ceux-ci peuvent être intégrés dans le circuit électronique de bas de colonnes. Comme cela a été indiqué précédemment, le terme matrice peut ici être compris comme étant une matrice globale ou une partie de matrice dans laquelle des cellules sont associées en sous-matrice.Since the number of pixels in currently known sensors is in the millions and we want a 12-14 bit video signal, it is essential to zero the capabilities in a silent and uniform way. But, it goes without saying that other applications for example to a memory matrix electronic circuit, in 2 or 3 dimensions, can also be envisaged. By way of example also, it will be noted that the retarders can be integrated directly in the pixels of the columns for the pixel retarders, whereas for the column retarders, they can be integrated into the electronic circuit of the bottom of the columns. As indicated previously, the term matrix can be understood here as being a global matrix or a matrix part in which cells are associated in sub-matrix.
Il a également été indiqué précédemment que la structure selon l'invention pouvait s'appliquer à un bloc en 3 dimensions de matrices planes du type décrit précédemment.It has also been indicated previously that the structure according to the invention could be applied to a 3-dimensional block of plane matrices of the type described above.
En effet, plusieurs matrices planes telles que décrites précédemment peuvent être associées en étant adossées les unes aux autres pour former une structure en 3 dimensions, dans laquelle des retardateurs peuvent également être utilisés pour maîtriser la propagation du signal de contrôle de matrice en matrice.
Indeed, several flat matrices as described above can be associated by being backed to each other to form a 3-dimensional structure, in which delayers can also be used to control the propagation of matrix matrix control signal.
Claims
1. Matrice de cellules électroniques réparties par colonnes de cellules raccordées à une entrée d'au moins un signal de contrôle, caractérisée en ce qu'elle présente un point d'entrée unique (17) pour ledit au moins un signal de contrôle (S) et en ce que des moyens formant retardateur (18, 19) du signal de contrôle (S) sont interposés entre les colonnes successives (1 1 , 12, 13) et les cellules successives (14, 15, 16) de chaque colonne de cette matrice, pour provoquer une propagation spatio-temporelle du signal de contrôle (S) selon une diagonale de la matrice (10). 1. Matrix of electronic cells distributed by columns of cells connected to an input of at least one control signal, characterized in that it has a single point of entry (17) for said at least one control signal (S ) and that delay means (18, 19) of the control signal (S) are interposed between the successive columns (1 1, 12, 13) and the successive cells (14, 15, 16) of each column of this matrix, to cause a spatio-temporal propagation of the control signal (S) along a diagonal of the matrix (10).
2. Matrice de cellules électroniques réparties par colonnes de cellules raccordées à une entrée d'au moins un signal de contrôle selon la revendication 1 , caractérisée en ce que les moyens formant retardateur (18, 19) sont raccordés en série.2. Matrix of electronic cells distributed by columns of cells connected to an input of at least one control signal according to claim 1, characterized in that the delay means (18, 19) are connected in series.
3 Matrice de cellules électroniques réparties par colonnes de cellules raccordées à une entrée d'au moins un signal de contrôle selon la revendication 1 ou 2, caractérisée en ce que les moyens formant retardateur de cellules (19) sont directement intégrés dans celles-ci.3 Matrix of electronic cells distributed by columns of cells connected to an input of at least one control signal according to claim 1 or 2, characterized in that the cell retarder means (19) are directly integrated therein.
4. Matrice de cellules électroniques réparties par colonnes de cellules raccordées à une entrée d'au moins un signal de contrôle selon l'une quelconque des revendications précédentes, caractérisée en ce que les moyens formant retardateur de colonnes (18) sont intégrés dans un circuit électrique de bas de colonnes (3) de la matrice.4. matrix of cells distributed by columns of cells connected to an input of at least one control signal according to any one of the preceding claims, characterized in that the means forming a column retarder (18) are integrated in a circuit bottom of columns (3) of the matrix.
5. Matrice de cellules électroniques réparties par colonnes de cellules raccordées à une entrée d'au moins un signal de contrôle selon l'une quelconque des revendications précédentes, caractérisée en ce que les cellules sont formées de pixels.5. Matrix of electronic cells distributed by columns of cells connected to an input of at least one control signal according to any one of the preceding claims, characterized in that the cells are formed of pixels.
6. Matrice de cellules électroniques réparties par colonnes de cellules raccordées à une entrée d'au moins un signal de contrôle selon l'une quelconque des revendications précédentes 1 à 4, caractérisée en ce que les cellules sont formées de cellules de mémoire. 6. Matrix of electronic cells distributed by columns of cells connected to an input of at least one control signal according to any one of the preceding claims 1 to 4, characterized in that the cells are formed of memory cells.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP09740446A EP2313977A1 (en) | 2008-08-08 | 2009-08-07 | Matrix of electronic cells |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0855480 | 2008-08-08 | ||
| FR0855480A FR2934935B1 (en) | 2008-08-08 | 2008-08-08 | MATRIX OF ELECTRONIC CELLS |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2010015787A1 true WO2010015787A1 (en) | 2010-02-11 |
Family
ID=39938178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/FR2009/051570 WO2010015787A1 (en) | 2008-08-08 | 2009-08-07 | Matrix of electronic cells |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP2313977A1 (en) |
| FR (1) | FR2934935B1 (en) |
| WO (1) | WO2010015787A1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5526301A (en) * | 1995-01-13 | 1996-06-11 | Tektronix, Inc. | High-speed analog acquisition including signal processing |
| US6152368A (en) * | 1995-08-25 | 2000-11-28 | Psc Inc. | Optical reader with addressable pixels |
| WO2004047293A1 (en) * | 2002-11-19 | 2004-06-03 | Berkana Wireless Korea Inc. | High-resolution multi-phase clock generator with an array-structured delay-locking loop |
| EP1853059A1 (en) * | 2005-02-23 | 2007-11-07 | Matsushita Electric Industrial Co., Ltd. | Mos type solid-state image pickup device, method for driving such mos type solid-state image pickup device, and camera |
-
2008
- 2008-08-08 FR FR0855480A patent/FR2934935B1/en not_active Expired - Fee Related
-
2009
- 2009-08-07 WO PCT/FR2009/051570 patent/WO2010015787A1/en active Application Filing
- 2009-08-07 EP EP09740446A patent/EP2313977A1/en not_active Withdrawn
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5526301A (en) * | 1995-01-13 | 1996-06-11 | Tektronix, Inc. | High-speed analog acquisition including signal processing |
| US6152368A (en) * | 1995-08-25 | 2000-11-28 | Psc Inc. | Optical reader with addressable pixels |
| WO2004047293A1 (en) * | 2002-11-19 | 2004-06-03 | Berkana Wireless Korea Inc. | High-resolution multi-phase clock generator with an array-structured delay-locking loop |
| EP1853059A1 (en) * | 2005-02-23 | 2007-11-07 | Matsushita Electric Industrial Co., Ltd. | Mos type solid-state image pickup device, method for driving such mos type solid-state image pickup device, and camera |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2313977A1 (en) | 2011-04-27 |
| FR2934935B1 (en) | 2010-12-24 |
| FR2934935A1 (en) | 2010-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4372789B2 (en) | Two-stage conversion gain imager | |
| KR100914582B1 (en) | An imaging device and a processor system | |
| KR100750778B1 (en) | Photodiode active pixel sensor with shared reset signal row select | |
| BE1021861B1 (en) | PIXEL WITH DIRECT INJECTION IN BUFFER MEMORY FOR INFRARED DETECTOR ARRAYS | |
| US20060243891A1 (en) | Pixel circuit with multiple readout circuits and methods of operation thereof | |
| KR20000012009A (en) | Active pixel sensor with shared row timing signals | |
| WO2015187884A1 (en) | Image sensor with depletion-level pixel charge transfer control | |
| EP0421869A1 (en) | Large scale matrix device for capturing or restoring images | |
| EP0145543B1 (en) | Charge-transfer multi-linear array | |
| EP2622845B1 (en) | Imaging device with zero ohmic drop in a data conductor | |
| US11552122B2 (en) | Image sensor and operating method | |
| EP0004511B1 (en) | Device for reading an image pick-up target and arrangement comprising such a device | |
| EP1869499B1 (en) | Particle-detection circuit comprising basic circuits forming subpixels | |
| WO2015071140A1 (en) | Pooling of two columns of pixels of an image detector | |
| CA2526793C (en) | Matrix image recorder using cmos technology | |
| US10827139B2 (en) | Multiple window, multiple mode image sensor | |
| EP0820190A1 (en) | Reading circuit for linear arrays of photosensors | |
| EP0660600B1 (en) | Voltage adder and adder-matrix for a thermal imager | |
| EP2313977A1 (en) | Matrix of electronic cells | |
| FR3086799A1 (en) | FAST IMAGE SENSOR WITH PIXEL GROUPING | |
| WO2014096433A1 (en) | Method for reading an imaging device | |
| FR2548499A1 (en) | SOLID STATE PHOTOSENSITIVE DEVICE | |
| WO2010043804A1 (en) | Integrated circuit comprising a matrix of electronic cells and pixel-based detector comprising such a circuit | |
| FR3023413B1 (en) | IMPROVING THE INFORMATION REGROUPING SPEED IN MATRIX ELECTRONIC EQUIPMENT | |
| EP4040780A1 (en) | Digital detector with digital load integration |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 09740446 Country of ref document: EP Kind code of ref document: A1 |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 2009740446 Country of ref document: EP |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |