WO2009040920A1 - 入出力装置、情報処理システム、制御方法および制御プログラム - Google Patents

入出力装置、情報処理システム、制御方法および制御プログラム Download PDF

Info

Publication number
WO2009040920A1
WO2009040920A1 PCT/JP2007/068864 JP2007068864W WO2009040920A1 WO 2009040920 A1 WO2009040920 A1 WO 2009040920A1 JP 2007068864 W JP2007068864 W JP 2007068864W WO 2009040920 A1 WO2009040920 A1 WO 2009040920A1
Authority
WO
WIPO (PCT)
Prior art keywords
value
input
information processing
processing system
output device
Prior art date
Application number
PCT/JP2007/068864
Other languages
English (en)
French (fr)
Inventor
Tsutomu Nakayama
Original Assignee
Fujitsu Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Limited filed Critical Fujitsu Limited
Priority to PCT/JP2007/068864 priority Critical patent/WO2009040920A1/ja
Publication of WO2009040920A1 publication Critical patent/WO2009040920A1/ja

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Abstract

　ＭＭＢ内で動作するファームウェアは、各ＰＣＩデバイス（例えば、ユニット１～ｎ）内に備えられた同一のハードウェアに対し、各ＰＣＩデバイスの搭載位置に基づいて決定されるシステム（パーティション）内で、互いに重複することのないユニークな値をシステム起動前にそれぞれ設定する。すなわち、互いに重複することのないユニークな値となるように、同一である各ハードウェアに初期設定されていた値をシステム起動前に変更する。システムが起動されると、ハードウェアは、各ＰＣＩスロットにそれぞれ対応したＩＯスイッチのレジスタに対して、ＭＭＢのファームウェアにより設定された値をフィジカルスロット番号としてそれぞれ設定する。
PCT/JP2007/068864 2007-09-27 2007-09-27 入出力装置、情報処理システム、制御方法および制御プログラム WO2009040920A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/068864 WO2009040920A1 (ja) 2007-09-27 2007-09-27 入出力装置、情報処理システム、制御方法および制御プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/068864 WO2009040920A1 (ja) 2007-09-27 2007-09-27 入出力装置、情報処理システム、制御方法および制御プログラム

Publications (1)

Publication Number Publication Date
WO2009040920A1 true WO2009040920A1 (ja) 2009-04-02

Family

ID=40510833

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/068864 WO2009040920A1 (ja) 2007-09-27 2007-09-27 入出力装置、情報処理システム、制御方法および制御プログラム

Country Status (1)

Country Link
WO (1) WO2009040920A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013196206A (ja) * 2012-03-16 2013-09-30 Fujitsu Ltd アクセラレータ管理装置、アクセラレータ管理方法および入出力装置
WO2014076842A1 (ja) * 2012-11-19 2014-05-22 富士通株式会社 情報処理装置、プログラムおよびログ出力方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09237241A (ja) * 1996-03-04 1997-09-09 Mitsubishi Electric Corp 物理番号・論理番号変換制御基板及び論理番号記憶被制御基板
JP2006302250A (ja) * 2005-03-24 2006-11-02 Fujitsu Ltd ＰＣＩ−Ｅｘｐｒｅｓｓ通信システム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09237241A (ja) * 1996-03-04 1997-09-09 Mitsubishi Electric Corp 物理番号・論理番号変換制御基板及び論理番号記憶被制御基板
JP2006302250A (ja) * 2005-03-24 2006-11-02 Fujitsu Ltd ＰＣＩ−Ｅｘｐｒｅｓｓ通信システム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013196206A (ja) * 2012-03-16 2013-09-30 Fujitsu Ltd アクセラレータ管理装置、アクセラレータ管理方法および入出力装置
WO2014076842A1 (ja) * 2012-11-19 2014-05-22 富士通株式会社 情報処理装置、プログラムおよびログ出力方法
JPWO2014076842A1 (ja) * 2012-11-19 2017-01-05 富士通株式会社 情報処理装置、プログラムおよびログ出力方法
US9785599B2 (en) 2012-11-19 2017-10-10 Fujitsu Limited Information processing apparatus and log output method

Similar Documents

Publication Publication Date Title
FR2884004B1 (fr) Procede de traitement de donnees impliquant une exponentiation modulaire et un dispositif associe
EP3614386A3 (en) Clock mode determination in a memory system
MY150315A (en) Apparatus and method for performing permutation operations on data
WO2007130594A3 (en) Techniques to perform gradual upgrades
WO2009128033A3 (en) System and method for configurable mixed radix fft architecture for multimode device
JP2008131311A5 (ja)
WO2010123736A3 (en) Context-based state change for an adaptive input device
WO2007065114A3 (en) Method and system for accessing data stored in an electronic device
MY172572A (en) Exception handling in a data processing apparatus having a secure domain and a less secure domain
TW200735114A (en) Shift register circuit and display drive device
MX2015017982A (es) Modulo y metodo de adquisicion de datos, unidad de procesamiento de datos, excitador y dispositivo de pantalla.
DE602007013023D1 (de) Testzugangsportschalter
WO2006123443A8 (ja) データ処理システム
WO2008157128A3 (en) Methods, systems, and computer program products for tokenized domain name resolution
WO2008110987A3 (en) A data processing system for clipping correction
DE602007014226D1 (de) Verfahren und vorrichtung für konditionales broadcast von barrierenoperationen
WO2009001218A3 (fr) Carte électronique apte á exécuter une commande provenant d'un système de simulation et une commande provenant d'un module de diagnostic et procédé de simulation associé
EP3007060A3 (en) Arithmetic circuit and control method for arithmetic circuit
GB2474983A (en) DMA engine
WO2007017395A3 (de) Verfahren und vorrichtung zum vergleich von daten bei einem rechnersystem mit wenigstens zwei ausführungseinheiten
WO2009040920A1 (ja) 入出力装置、情報処理システム、制御方法および制御プログラム
WO2007112391A3 (en) Timer system and method
TW200739107A (en) Test system, added apparatus, and test method
EP2293161A3 (en) Electronic control system for drilling devices
TW200727097A (en) A method for executing booting process under a abnormal situation and a control chip for booting process

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07828610

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 07828610

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP