WO2009021371A1 - Procédé et dispositif permettant de réaliser une émulation pseudo-filaire de bout en bout - Google Patents

Procédé et dispositif permettant de réaliser une émulation pseudo-filaire de bout en bout Download PDF

Info

Publication number
WO2009021371A1
WO2009021371A1 PCT/CN2007/003542 CN2007003542W WO2009021371A1 WO 2009021371 A1 WO2009021371 A1 WO 2009021371A1 CN 2007003542 W CN2007003542 W CN 2007003542W WO 2009021371 A1 WO2009021371 A1 WO 2009021371A1
Authority
WO
WIPO (PCT)
Prior art keywords
protocol label
label switching
edge
board
circuit
Prior art date
Application number
PCT/CN2007/003542
Other languages
English (en)
French (fr)
Inventor
Lin Ji
Original Assignee
Zte Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zte Corporation filed Critical Zte Corporation
Publication of WO2009021371A1 publication Critical patent/WO2009021371A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/50—Routing or path finding of packets in data switching networks using label swapping, e.g. multi-protocol label switch [MPLS]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/60—Router architectures

Definitions

  • the present invention relates to the field of communication technologies, and in particular to an implementation of edge-to-edge pseudowire simulation
  • PWE3 Pseudo Wire Emulation Edge to Edge
  • PW Packet Switch Network
  • IP-DSLAM digital subscriber lines
  • the service model architecture of PWE3 on the PSN is shown in Figure 1.
  • the two provider edge (PE, Provider Edge) nodes at the network edge provide one or more of the user edge (CE, Customer Edge) nodes of the customer network to which they are connected.
  • the pseudowires enable CE devices to communicate over the network provided by the service provider through the pseudowires; PW multiplexing between two PEs can be implemented on one PSN tunnel (PSN TUNNEL), CE during communication After the user service data enters the PE, the PW encapsulation is completed.
  • the PE adds a layer of the inner label, that is, the PW label, and adds a layer of the outer label, that is, the tunnel label, to form a data packet to be transmitted to the peer PE.
  • the end PE decapsulates the data packet, and extracts the inner layer label to determine an egress circuit, and sends the user service data encapsulated in the data packet to the CE.
  • the structure of a commonly used IP-DSLAM device mainly includes different boards such as a main control board, a user board, and an uplink board. Different types of user boards support different digital subscriber line (DSL) access modes; the main control board is the core of the structural framework system, and controls and manages all the boards.
  • the mainstream IP-DSLAM adopts a two-level data exchange architecture, that is, there are different switching devices on the main control board and the user board, such as a switch chip, a network processor, and a field programmable logic array (FPGA, Field Programmable).
  • the uplink port of the switching device on the user board passes through the media independent interface ( ⁇ , Media Independent) Interface ) Connects to the inline port of the switch chip on the main control board.
  • the user uplink data is first exchanged to the inline port of the main control board switch chip through the switching device on the user board, and then exchanged twice on the main control board switch chip, and finally sent from the port on the uplink board of the system, and the downlink data is sent.
  • the exchange of messages is the reverse of the above process.
  • the PWE3 function implemented on the IP-DSLAM has the following drawbacks: First, most mainstream switch chips do not support multiple The MPLS (Multi-Protocol Label Switching) function can only perform simple Layer 2/Layer 3 forwarding, and even if the MPLS is implemented by using the network processor or FPGA on the user board, it will be very complicated. The performance of the board and the resource usage are unacceptable. Secondly, the data packet of the user has lost the information of the user access circuit. Therefore, after switching to the switch chip of the main control board, the switch chip cannot know the data packet.
  • MPLS Multi-Protocol Label Switching
  • the message comes from the PWE3 service circuit, and it is also impossible to determine whether the access circuit is a PWE3 service circuit.
  • a multi-protocol label switching processing card is set, and the uplink process further includes: Step 1. Main The control board switch chip forwards the internal multi-protocol label switching message to the multi-protocol label switching processing card.
  • the multi-protocol label switching processing card encapsulates the internal multi-protocol label switching message into an edge-to-edge pseudowire emulation format.
  • the first data packet exchanges the first data message to the main control board switch chip; the downlink process further includes: Step A.
  • the main control board switch chip forwards the received external multi-protocol label switching message to the multi-protocol label switching Processing the card; Step B.
  • the multi-protocol label switching processing card encapsulates the second data packet in the external multi-protocol label switching message into an internal multi-protocol label switching message, and encapsulates the encapsulated internal multi-protocol label switching message exchange Switch the chip to the main control board.
  • the third data packet from the edge-to-edge pseudowire emulation service circuit enters the user board, and the switching device of the user board encapsulates the third data packet into an internal multi-protocol label switching message and passes the interface.
  • Switch to the main control board switch chip after step two, the main control board switch chip The first data packet is exchanged to the uplink board and sent through the port of the uplink board.
  • the downlink fourth data packet enters the uplink board, and the uplink board sends the fourth data packet to the main control board switch chip, and the main control board switch chip determines the type of the fourth data packet; If the type of the fourth data packet is an external multi-protocol label switching message, the fourth data packet is switched to the multi-protocol label switching processing card, otherwise the fourth data packet is directly exchanged to the user board; after step B, the internal The multi-protocol label switching packet is forwarded by the main control board switching chip to the user board, and the user board performs decapsulation, and the payload in the internal multi-protocol label switching message is sent out through the edge-to-edge pseudowire emulation exit circuit.
  • the user board exchanges the third data message through the switching device, the switching device adopts the field programmable logic array, and the field programmable logic array supports the edge-to-edge pseudowire emulation service circuit related configuration; and the field programmable logic array
  • the user access circuit attribute table stores related information of the user access circuit
  • the index of the user access circuit attribute table is the user access circuit identifier.
  • the user board identifies the user access circuit of the third data packet, and queries the user access circuit attribute table according to the user access circuit;
  • the edge-to-edge pseudowire emulation service circuit encapsulates the third data packet as an internal payload into an internal multi-protocol label switching packet, and then switches to the main control board switching chip; for the non-edge-to-edge pseudowire emulation service circuit transmission
  • the third data message, the field programmable logic array is exchanged according to the destination medium access control address of the third data and the information of the virtual local area network identifier to the main control board switching chip.
  • the main control board switching chip exchanges the internal multi-protocol label switching protocol to the multi-protocol label switching processing card by identifying the type of the third data packet or according to the destination medium access control address;
  • the third data packet of the edge-to-edge pseudowire emulation service circuit is directly switched to the uplink board.
  • the multi-protocol label switching processing card implements a virtual circuit label table, a user access circuit attribute table, and a multi-protocol label switching label table;
  • the virtual circuit label table stores the virtual circuit label and the corresponding user access circuit index;
  • the attribute table stores information related to the user access circuit;
  • the multi-protocol label switching label table records the identification information of the virtual circuit label.
  • the multi-protocol label switching processing card identifies that the type of the received packet is an internal multi-protocol label switching packet, and parses out the internal multi-protocol label switching packet.
  • the user accesses the circuit information, and uses the user access circuit information to query the user access circuit attribute table located in the multi-protocol label switching processing card, obtains the access circuit type, the identifier of the virtual circuit label, and then uses the identifier of the virtual circuit label.
  • the virtual circuit label table obtains the inner and outer labels of the edge of the peer end provider and the next hop medium access control information, and encapsulates the first data packet in the edge-to-edge pseudowire emulation format according to the access circuit type, and sends the first data packet.
  • the data packet is sent to the main control board to exchange the chip, and the quality of service mapping is performed. If the next hop medium access control information is not found, the corresponding message is sent to the CPU of the main control board, and the CPU forwards the internal multi-protocol label switching message or triggers.
  • the address resolution protocol parses the next hop media access control information.
  • the multi-protocol label switching processing card extracts the tunnel label and the virtual circuit label from the external multi-protocol label switching message, and queries the multi-protocol label switching label table with the virtual circuit label to obtain the identifier of the virtual circuit label, and then Query the virtual circuit label table with the identifier of the virtual circuit label, obtain the user access circuit index, and then query the user access circuit attribute table by using the user access circuit index to obtain the edge-to-edge pseudowire emulation exit circuit and the package information;
  • the second data packet is an internal multi-protocol label switching message and sends an internal multi-protocol label switching message to the main control board switching chip, and performs quality of service mapping.
  • the main control board switching chip forwards the internal multi-protocol label switching message to the user board; the field programmable logic of the user board
  • the array receives the sent packet, and determines that if it is an internal multi-protocol label switching, the de-encapsulated edge-to-edge pseudowire emulation egress circuit information is removed, and the medium access control header in the internal multi-protocol label switching message is removed.
  • the virtual local area network information and the type field are sent out to the edge-to-edge pseudowire emulation exit circuit after the payload is taken out and the corresponding operation is performed; if it is a non-edge-to-edge pseudowire emulation service packet, it is directly switched to the user port.
  • the external multi-protocol label switching message is exchanged to the multi-protocol label switching processing card, and the multi-protocol label switching processing card identifies the external multi-protocol label switching. If the control message is used, the external multi-protocol is more The protocol label exchange message is sent to the CPU of the main control board.
  • the encapsulated internal multi-protocol label switching includes at least a destination medium access control address, a source interface access control address, an internal header, a type of payload, and a payload; and the encapsulated internal multi-protocol label switching 4
  • the type identifier of the message is an internal multi-protocol label switching.
  • the internal header of the internal multi-protocol label includes the user access circuit information and the length of the message.
  • the present invention provides an apparatus for implementing edge-to-edge pseudowire emulation, including a digital subscriber line access multiplexer, the multiplexer including at least a main control board, a subscriber board, and an uplink board, and Adding a multi-protocol label switching processing card, the multi-protocol label switching processing card occupies one physical slot of the multiplexer; the user board includes the switching device, the main control board includes the switching chip; the switching device on the user board passes the interface and the switching chip Inline port connection; The multi-protocol label switching processing card is connected to the inline port of the switch chip through a media independent interface; the switch chip is connected to the uplink board through the interface.
  • the main control board further includes a CPU.
  • the multi-protocol label switching processing card receives the multi-protocol label switching message in the downlink direction, and determines that the multi-protocol label switching message is the control message, the multi-protocol label exchange message is sent.
  • the text is sent directly to the CPU.
  • the switching device on the user board adopts a field programmable logic array, and the field programmable logic array is connected to the inline port of the switching chip of the main control board through the uplink port; and the field programmable logic array stores the user access circuit
  • the attribute table, the user access circuit attribute table stores related information of the user access circuit, and the index of the user access circuit attribute table is the user access circuit identifier.
  • the multi-protocol label switching processing card implements a virtual circuit label table, a user access circuit attribute table, and a multi-protocol label switching label table;
  • the virtual circuit label table stores the multi-protocol label switching label and the corresponding user access circuit index;
  • the input circuit attribute table stores information related to the user access circuit;
  • the multi-protocol label exchange label table records the identification information of the virtual circuit label.
  • the uplink data packet is exchanged by the user board to the switch chip of the main control board, and the switch chip exchanges the data packet from the edge-to-edge pseudowire emulation service circuit in the uplink data packet to the multi-protocol label switching processing card,
  • the protocol label switching processing card encapsulates the data packet into the first data packet in the edge-to-edge pseudowire emulation format, and sends the first data packet to the switching chip, and the switching chip exchanges the first data packet to the uplink board and passes the data packet.
  • the port of the uplink board is issued.
  • the downlink data file enters the uplink board, and the uplink board sends the downlink data file to the switch chip of the main control board, and the switch chip sends the external multi-protocol label switching message to the multi-protocol label switching processing card, multi-protocol.
  • the label switching processing card encapsulates the edge-to-edge pseudowire emulation egress circuit and the encapsulation information according to the external multi-protocol label switching message, and then encapsulates the external multi-protocol label switching message into an internal multi-protocol label switching message, and sends an internal multi-protocol label switching.
  • the packet is forwarded to the switch chip, and is forwarded by the switch chip to the user board.
  • FIG. 1 is a schematic diagram of a service model of a PWE3 service on a PSN; FIG.
  • FIG. 2 is a schematic diagram of a process of forwarding a PWE3 service data packet according to an embodiment of the present invention
  • FIG. 4 is a flowchart of processing an uplink PWE3 service data by an FPGA according to an embodiment of the present invention
  • FIG. 5 is a schematic diagram of encapsulating an internal MPLS packet between an FPGA and an MPLS processing card according to an embodiment of the present invention
  • FIG. 6 is an MPLS processing according to an embodiment of the present invention
  • Figure ⁇ is a schematic structural diagram of an apparatus for implementing edge-to-edge pseudowire simulation according to an embodiment of the present invention.
  • an MPLS processing card is added to the IP-DSLAM device, and the card occupies one physical slot of the IP-DSLAM, and is connected to the in-line port of the main control board switch chip through the Mill interface, and the MPLS processing card is connected. It has a protocol processing function, which can perform MPLS protocol processing and data packet encapsulation and conversion.
  • the switching device of the user board uses an FPGA, which supports the relevant configuration of the PWE3 service circuit.
  • the process of the PWE3 service is completed by the FPGA of the user board, the main control board switching chip, and the MPLS processing card; wherein, the main control board switching chip completes the data exchange function between the PWE3 service data and the user board and the MPLS processing card, and the user board
  • the FPGA and the MPLS processing card perform operations such as modifying, encapsulating, and decapsulating PWE3 data packets.
  • the specific implementation process is as follows: Implement a user access circuit attribute table on the FPGA of the user board, and save relevant information of the user access circuit.
  • the index of the table is the user access circuit identifier.
  • the data packet of the service circuit is matched and searched according to the user access circuit identifier, and the related information of the queried user access circuit is encapsulated into the newly constructed internal MPLS packet, wherein the internal
  • the MPLS packet is a custom type, and is used by the MPLS processing card to identify the PWE3 service packet in the uplink direction.
  • the MPLS processing card can obtain information about the user access circuit, thereby determining the PWE3. Connect and package different formats according to different types of user access circuits.
  • the MPLS processing card implements a virtual circuit (VC, Virtual Circuit) tag table, a user access circuit attribute table, and an MPLS label table.
  • the VC tag table stores an MPLS label
  • the MPLS label includes an inner layer label, that is, a PW label; , that is, the tunnel label, and the corresponding user access circuit index, the index is the VC ID;
  • the user access circuit attribute table stores information about the user access circuit, such as circuit type, VC ID, etc., and the index is the user access circuit identifier.
  • the MPLS label table contains information such as the VC ID, and the index is the VC label.
  • the IP-DSLAM device with the MPLS processing card described above is used to implement the transmission of the user data packet.
  • the uplink direction of the user data packet refers to the processing of the data packet from the CE to the PSN network.
  • the process shown in FIG. 2 includes the following steps: Step 201: The user's data packet enters the user board, the user board identifies the user access circuit of the data packet, and queries the user access circuit attribute table in the FPGA on the user board. . If the access circuit is found to be a PWE3 service circuit, the received data packet is processed and then encapsulated as a payload to form an internal MPLS packet, and the internal MPLS packet is added to the destination medium access control (MAC, Media Access Control).
  • MAC Medium Access Control
  • Step 202 The user board FPGA sends the newly constructed internal MPLS packet to the main control board switching chip, and the switching chip identifies the internal MPLS packet by identifying the type of the received internal MPLS text or according to the destination MAC address in the packet.
  • the text is exchanged to the MPLS processing card; if it is a data packet of the non-PWE3 service circuit, the switching chip directly switches it to the uplink board.
  • Step 203 After the internal MPLS packet is exchanged to the MPLS processing card, the MPLS processing card identifies the packet type as an internal MPLS packet, and parses the information of the original user access circuit of the data packet, and uses the information to query.
  • the user access circuit attribute table located in the MPLS processing card acquires the access circuit type, VC ID, and the like; and then uses the VC ID to query the VC label table to obtain the exit peer end.
  • Information such as the inner and outer labels of the PE and the next hop MAC address are encapsulated according to the access circuit type to form a packet conforming to the PWE3 format, and the QoS (Quality of Service) mapping is performed.
  • Step 204 After the internal MPLS packet is exchanged to the MPLS processing card, the MPLS processing card identifies the packet type as an internal MPLS packet, and parses the information of the original user access circuit of the data packet, and uses the information to query.
  • the user access circuit attribute table located in the MPLS processing card acquires the access circuit type
  • next hop MAC address is found, the MAC address is encapsulated in the header of the message, and the message is sent to the main control board switch chip. If the next hop MAC address is not found, the message is sent to the master.
  • the CPU of the board forwards the MPLS packet or triggers the Address Resolution Protocol (ARP) to resolve the next hop MAC address.
  • ARP Address Resolution Protocol
  • the dotted line in the figure indicates control information, and a control message is sent to the CPU when the MPLS processing card does not find the next hop MAC address.
  • the main control board switch chip performs Layer 2 exchange on the PWE3 format-compliant text from the MPLS processing card, and sends the packet to the uplink board.
  • the uplink board does not perform other processing, and directly sends the message.
  • the IP-DSLAM device with the added MPLS processing card is used to implement the transmission of the user data packet.
  • the downlink direction of the user data packet refers to the reverse process of the data packet from the PSN network to the CE.
  • the data processing process includes the following steps: Steps 301-302.
  • the downlink data packet enters the uplink board, and the uplink board sends the packet to the main control board switch chip without processing the packet.
  • the main control board switch chip determines the type of the packet. If it is an external MPLS packet, the packet is sent to the MPLS processing card. Otherwise, the Layer 2 and Layer 3 switching is directly performed to the user board, that is, the normal process is performed.
  • the MPLS processing card identifies the received packet.
  • the packet is sent to the CPU of the main control board through the dotted line D1 identified in the figure.
  • the tunnel label is extracted. , that is, the outer label, and the VC label, that is, the inner label, use the VC label to query the MPLS label table, obtain the VC ID, and then use the VC ID to query the VC label table, obtain the user access circuit index, and then use the index to query the user. Accessing the circuit attribute table, obtaining the PWE3 egress circuit and the encapsulation information, re-encapsulating the data packet to form an internal MPLS packet, performing QoS mapping, and then transmitting the packet to the main control board switching chip. Step 305.
  • the main control board switch chip forwards the Layer 2 data to the user board.
  • Step 306. The user board FPGA receives the message sent by the switch chip, and finds that if it is internal
  • the MPLS packet is decapsulated, and the PWE3 egress circuit information is removed, the MAC header, VLAN information, and type in the packet are removed, and the payload is taken out for processing and sent to the PWE3 egress circuit.
  • Non-PWE3 service The packet is sent to the user port through the normal Layer 2 switching process.
  • An IP-DSLAM device for implementing an edge-to-edge pseudowire emulation service and a method for implementing an edge-to-edge pseudowire emulation service on the IP-DSLAM device, so that the PWE3 service application is supported on the IP-DSLAM, and the user is The data on the side is transparently transmitted to the remote CE.
  • MPLS processing card By adding an MPLS processing card to the IP-DSLAM device, it can not only implement the same-to-like peer-to-peer PWE3 service application, but also the three-layer MPLS VPN service and virtual private LAN that may appear in the future.
  • Demands such as VPLS (Virtual Private LAN Service) services and PWE3 heterogeneous access circuit services have excellent scalability.
  • the IP-DSLAM device After the system where the IP-DSLAM device is located is initialized, configure a static route or a dynamic routing protocol, and configure the Label Distribution Protocol (LDP) or other label protocol. In this way, the IP-DSLAM learns all routing information and corresponding information on the network. Label information. Configure the PWE3 service circuit and the VC ID on the service circuit, the IP address of the remote PE, and the working mode of the service circuit. The system will establish the PWE3 connection and set all the tables of the FPGA and MPLS processing cards. item. After all the command configurations are completed and the IP-DSLAM learning is stable, the system can forward the data on the PWE3 service circuit. As shown in FIG.
  • Step 401 The user board receives the data packet sent by the user access circuit.
  • Step 402. The FPGA queries the user access circuit attribute table located on the user board to determine whether the data message is from the PWE3 service circuit. If yes, go to step 404, otherwise go to step 403.
  • Step 403. Data 4 is directly subjected to Layer 2 switching.
  • Step 404. Determine whether the message is of the ATM type. If yes, go to step 406. Otherwise, go to step 405.
  • Step 405. For the Ethernet message, remove the checksum field and extract the remaining part of the data. Step 406.
  • Step 407 Extract the common part Convergence Sublayer (CPCS) of the AAL5, and the Protocol Data Unit (PDU). Step 408.
  • the data message is in the cell mode, and the entire cell data is extracted. As shown in FIG. 5, the payload extracted in the above step is encapsulated in an Ethernet frame, that is, encapsulated into an internal MPLS packet.
  • the encapsulated internal MPLS packet contains at least five The main part: destination MAC address 501, the address points to the MPLS processing card; source MAC address 502; Ethernet type 503, the type is marked as internal MPLS; internal data header 504, the internal data header contains the data type, valid data length , control word and other information; payload data 505.
  • the encapsulated internal MPLS packet is sent from the uplink interface of the FPGA of the user board to the main control board switch chip, and the main control board switch chip exchanges the internal MPLS packet to the MPLS processing card.
  • the MPLS processing card processes the received data packet after the main control board switch chip exchanges the data packet to the MPLS processing card in the uplink or downlink process.
  • Step 601 The MPLS processing card receives the data packet forwarded by the switch chip of the main control board.
  • Step 602. Determine whether the data packet is an uplink packet or a control packet. If the packet is an uplink packet, go to step 603. Otherwise, go to step 606.
  • Step 603. Parsing the original circuit information of the uplink message, and querying the user access circuit by using the circuit information to obtain a VC ID.
  • Step 604. Query the VC label table by using the VC ID, and obtain information about the inner and outer labels of the peer PE, and the next hop MAC address.
  • Step 605. Encapsulate the standard PWE3 data packet according to the access circuit type. After the data packet is encapsulated, the data packet is sent to the main control board switch chip.
  • the main control board After receiving the switch chip, the main control board exchanges the layer to exchange data from the uplink board. Send it out.
  • the MPLS processing card determines whether the received data packet is a control packet. If yes, go to step 607. Otherwise, go to step 608. Step 607.
  • the control message is directly sent to the CPU located on the main control board for processing.
  • Step 608. Take out the extracted tunnel label, that is, the outer label, and the VC label, that is, the inner label, and query the MPLS label table with the VC label to obtain the VC ID.
  • Step 609 Query the VC tag table with the VC ID to obtain the user access circuit index.
  • Step 610. Query the user access circuit interface attribute table by using the user access circuit index to obtain an exit circuit and package information. Step 611.
  • the destination MAC is the MAC address of the user board
  • the source MAC address is the MAC address of the MPLS processing card
  • the internal MPLS packet is formed after the encapsulation, and the QoS mapping is performed, and then sent.
  • the internal MPLS packet is sent to the main control board switch chip, and the main control board switch chip is sent to the user board through Layer 2 forwarding.
  • the user board After receiving the PWE3 service data packet in the downlink direction, the user board determines whether the destination MAC address of the packet is the MAC address of the PWE3 service configuration of the user board. If not, discard it directly. Otherwise, the egress circuit is extracted from the packet.
  • the present invention also provides an apparatus for implementing edge-to-edge pseudowire emulation.
  • the apparatus includes a user board 701, a main control board 702, an MPLS processing card 703, and an uplink board. 704.
  • the uplink board may also be referred to as an uplink line card.
  • the processing card 703 occupies one physical slot on the digital subscriber line access multiplexer; the subscriber board 701 includes switching devices, the main control board 702 includes a switching chip; and the switching device on the subscriber board 701
  • the interface is connected to the inline port of the switch chip of the main control board 702 through the interface; the processing card 703 is connected to the inline port of the switch chip of the main control board 702 through the medium independent interface; the switch chip of the main control board 702 Connected to the upper board 704.
  • the main control board 702 further includes a CPU 705.
  • the multi-protocol label switching processing card 703 receives the multi-protocol label switching message in the downlink direction and determines that the message is a control message, the main control board 702 It is sent directly to the CPU 705 on the main control board 702.
  • the switching device on the user board 701 adopts a field programmable logic array, and the field programmable logic array is connected to the inline port of the switching chip of the main control board 702 through the uplink port; and the field programmable logic array stores the user Accessing the circuit attribute table, the table stores related information of the user access circuit, and the index of the table is the user access circuit identifier.
  • the multi-protocol label switching processing card 703 implements a virtual circuit label table, a user access circuit attribute table, and a multi-protocol label switching label table; wherein the virtual circuit label table stores a multi-protocol label switching label and a corresponding user access circuit index;
  • the access circuit attribute table stores information related to the user access circuit;
  • the multi-protocol label switching label table records the identification information of the virtual circuit label.
  • the uplink data packet is exchanged by the user board 701 to the switch chip of the main control board 702.
  • the switch chip of the main control board 702 exchanges data packets from the edge-to-edge pseudowire emulation service circuit in the uplink data packet.
  • the protocol tag exchange processing card 703, the processing card 703 encapsulates the data message into an edge-to-edge pseudowire emulation format message, and then sends the message to the switch chip of the main control board 702, and the switch chip of the main control board 702.
  • the message is exchanged to the uplink board 704 and sent through the port of the uplink board 704.
  • the downlink data packet enters the uplink board 704, and the uplink board 704 sends the message to the switch chip of the main control board 702, and the switch chip sends the external multi-protocol label switching message to the multi-protocol label switching processing card. 703.
  • the multi-protocol label switching processing card 703 obtains the edge-to-edge pseudowire emulation egress circuit and the encapsulation information according to the packet, and encapsulates the packet into an internal multi-protocol label switching packet, and sends the packet to the packet.
  • the switch chip of the main control board 702 is forwarded to the user board 701 by the switch chip of the main control board 702, and the user board 701 decapsulates the payload and sends the payload through the edge-to-edge pseudowire emulation exit circuit.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

一种实现边缘到边缘伪线仿真的方法和装置 技术领域 本发明涉及通信技术领域， 特别是指一种实现边缘到边缘伪线仿真
( PWE3 , Pseudo Wire Emulation Edge to Edge ) 的方法和装置。 背景技术 边缘到边缘伪线（ PW, Pseudo Wire )仿真是由互联网工程任务组（ IETF, Internet Engineering Task Force )下属工作组制定， 用于在分组交换网 （PSN, Packet Switch Network )上提供传统的第一层和第二层网络业务的技术。目前， PWE3多用在路由器设备上， 随着第二层的虛拟专用网（VPN, Virtual Private Network ) 业务的不断发展， 不少运营商已经有在数字用户线路访问多路复 用器 （IP-DSLAM, Digital Subscriber Line Access Multiplexer )设备上实现 PWE3 业务^需求， 以达到将用户侧的以太网 /异步传输模式 （ATM , Asynchronous Transfer Mode )数据通过 PSN网络透明的传送至远端 CE设备 的目的。 PWE3在 PSN上的业务模型架构如图 1所示， 网络边缘的两个提供 商边缘（ PE, Provider Edge ) 节点为其所连接的客户网络的用户边缘（ CE， Customer Edge ) 节点提供一条或多条伪线， 使得 CE设备之间可以在服务提 供商提供的网络上通过所述伪线实现通信；在一条 PSN隧道（ PSN TUNNEL ) 上可以实现两个 PE之间的 PW复用， 通信时 CE的用户业务数据进入 PE后 先完成 PW封装， 由 PE再加上一层内层标签即 PW标签， 再加上一层外层 标签即隧道标签后， 形成数据报文传送给对端的 PE; 对端 PE对该数据报文 进行解封装， 取出内层标签以确定出口电路， 将该数据报文中封装的用户业 务数据发送至 CE。 一种常用的 IP-DSLAM设备的结构框架中主要包含主控板、 用户板、 上联板等不同单板。 其中不同类型的用户板支持不同的数字用户线 （DSL, Digital Subscriber Line )接入方式； 主控板是该结构框架系统的核心， 对所有 单板进行控制与管理。 目前主流的 IP-DSLAM均是采用两级数据交换体系结 构， 即在主控板与用户板上分别存在不同的交换器件， 如交换芯片、 网络处 理器、 现场可编程逻辑阵列 （FPGA， Field Programmable Gate Array )等。 用 户板上的交换器件的上联口通过媒质独立接口 （ΜΠ , Media Independent Interface ) 与主控板上交换芯片的内联口相连。 用户上行数据首先通过用户 板上的交换器件交换到主控板交换芯片的内联口， 在主控板交换芯片上再进 行二次交换， 最终从系统中上联板上的端口发出， 下行数据报文的交换则是 上述过程的逆过程。 由于在 IP-DSLAM设备上， 目前实现的边缘到边缘伪线仿真的方法如 以上所描述， 因此在 IP-DSLAM上实现的 PWE3功能存在以下缺陷， 首先是 绝大多数主流的交换芯片不支持多协议标记交换 （ MPLS , Multi-Protocol Label Switching ) 功能， 仅能进行简单的二层 /三层转发， 而且即使利用用户 板上的网络处理器或 FPGA来实现 MPLS也将会非常复杂， 会对用户板的性 能、 资源使用提出难以接受的要求； 其次用户的数据报文已经丢失了用户接 入电路信息， 因此交换到主控板交换芯片后， 该交换芯片从该数据报文中无 法得知该报文来自于 PWE3 业务电路， 并且也无法判断该接入电路是否是 PWE3业务电路。 发明内容 本发明的目的是提供一种实现边缘到边缘伪线仿真的方法和装置，用于 解决在 IP-DSLAM设备上，现有的边缘到边缘伪线仿真的方法存在的由于交 换芯片不支持多协议标记交换所导致的难以实现 MPLS, 以及主控板交换芯 片无法确定用户接入的电路是否是 PWE3业务电路的缺陷。 因此本发明提供一种实现边缘到边缘伪线仿真的方法，包括上行过程和 下行过程， 在上行过程和下行过程中， 设置一个多协议标记交换处理卡， 并 且上行过程进一步包括： 步骤一. 主控板交换芯片将接到的内部多协议标记 交换报文转发给多协议标记交换处理卡； 步骤二. 多协议标记交换处理卡将 内部多协议标记交换报文封装为边缘到边缘伪线仿真格式的第一数据报文， 将第一数据 文交换到主控板交换芯片； 下行过程进一步包括： 步骤 A. 主 控板交换芯片将接到的外部多协议标记交换报文转发给多协议标记交换处理 卡； 步骤 B. 多协议标记交换处理卡将外部多协议标记交换报文中的第二数 据报文封装为内部多协议标记交换报文， 并将封装后的内部多协议标记交换 报文交换到主控板交换芯片。 优选的， 步骤一之前， 来自边缘到边缘伪线仿真业务电路的第三数据报 文进入用户板， 用户板的交换器件将第三数据报文封装为内部多协议标记交 换报文， 并通过接口交换到主控板交换芯片； 步骤二之后， 主控板交换芯片 将第一数据报文交换到上联板并通过上联板的端口发出。 优选的， 步骤 A之前， 下行的第四数据报文进入上联板， 上联板将第 四数据报文发送给主控板交换芯片 , 主控板交换芯片判断第四数据报文的类 型； 如果第四数据报文的类型是外部多协议标记交换报文则将第四数据报文 交换到多协议标记交换处理卡， 否则将第四数据报文直接交换到用户板； 步 骤 B之后， 内部多协议标记交换报文由主控板交换芯片转发至用户板， 用户 板进行解封装， 取出内部多协议标记交换报文中的有效负荷通过边缘到边缘 伪线仿真出口电路发送。 优选的， 用户板通过交换器件来交换第三数据报文， 交换器件采用现场 可编程逻辑阵列， 现场可编程逻辑阵列支持边缘到边缘伪线仿真业务电路的 相关配置； 且现场可编程逻辑阵列上存有用户接入电路属性表， 用户接入电 路属性表中保存用户接入电路的相关信息， 用户接入电路属性表的索引是用 户接人电路标识。 优选的， 在上行过程中， 第三数据报文进入用户板后， 用户板识别第三 数据报文的用户接入电路， 并根据用户接入电路查询用户接入电路属性表； 如果接入电路是边缘到边缘伪线仿真业务电路， 则将第三数据报文作为有效 负荷封装为内部多协议标记交换报文， 然后交换到主控板交换芯片； 对于非 边缘到边缘伪线仿真业务电路传来的第三数据报文， 现场可编程逻辑阵列根 据第三数据 4艮文的目的介质访问控制地址以及虚拟局域网标识的信息交换到 主控板交换芯片。 优选的， 在上行过程中， 主控板交换芯片通过识别第三数据报文的类型 或根据目的介质访问控制地址将内部多协议标记交换 4艮文交换到多协议标记 交换处理卡； 将来自非边缘到边缘伪线仿真业务电路的第三数据报文直接交 换到上联板。 优选的， 多协议标记交换处理卡实现虚拟电路标签表、 用户接入电路属 性表、 多协议标记交换标签表； 虚拟电路标签表保存虚拟电路标签和对应的 用户接入电路索引； 用户接入电路属性表保存用户接入电路相关信息； 多协 议标记交换标签表记录虚拟电路标签的标识信息。 优选的， 步骤二中进一步包括： 多协议标记交换处理卡识别其所接收的 报文的类型为内部多协议标记交换报文 , 解析出内部多协议标记交换报文中 的用户接入电路信息， 利用用户接入电路信息查询位于多协议标记交换处理 卡中的用户接入电路属性表， 获取接入电路类型、 虚拟电路标签的标识， 再 用虚拟电路标签的标识查询虚拟电路标签表， 获取出口对端提供商边缘的内 外层标签、 下一跳介质访问控制信息， 并根据接入电路类型封装为边缘到边 缘伪线仿真格式的第一数据报文， 发送第一数据报文到主控板交换芯片， 并 进行服务质量映射； 如果没有找到下一跳介质访问控制信息， 则发送相应消 息到主控板的 CPU , 由 CPU转发内部多协议标记交换报文或触发地址解析 协议解析下一跳介质访问控制信息。 优选的， 步骤 B 中， 多协议标记交换处理卡从外部多协议标记交换报 文中提取隧道标签和虚拟电路标签， 用虚拟电路标签查询多协议标记交换标 签表， 得到虚拟电路标签的标识， 再用虚拟电路标签的标识查询虛拟电路标 签表， 得到用户接入电路索引， 然后利用用户接入电路索引查询用户接入电 路属性表， 得到边缘到边缘伪线仿真出口电路和封装信息； 重新封装第二数 据报文为内部多协议标记交换报文并发送内部多协议标记交换报文到主控板 交换芯片， 并进行服务质量映射。 优选的 ,在多协议标记交换处理卡发送内部多协议标记交换 文到主控 板交换芯片之后，主控板交换芯片将内部多协议标记交换报文转发至用户板； 用户板的现场可编程逻辑阵列收到发来的报文， 判断如果是内部多协议标记 交换 4艮文， 则解封装取出边缘到边缘伪线仿真出口电路信息、 去掉内部多协 议标记交换报文中的介质访问控制头、 虚拟局域网信息以及类型字段， 将有 效负荷取出并进行相应操作后发送给边缘到边缘伪线仿真出口电路； 判断如 果是非边缘到边缘伪线仿真业务报文， 则直接交换到用户端口。 优选的， 步骤 B 之前， 外部多协议标记交换报文被交换到多协议标记 交换处理卡之后， 多协议标记交换处理卡识别外部多协议标记交换 4艮文如果 是控制报文， 则将外部多协议标记交换报文送至主控板的 CPU。 优选的，封装后的内部多协议标记交换 4艮文至少包括目的介质访问控制 地址、 源介盾访问控制地址、 内部头、 4艮文类型、 有效负荷； 且封装后的内 部多协议标记交换 4艮文的类型标识为内部多协议标记交换， 内部多协议标 i己 交换报文的内部头包括用户接入电路信息、 4艮文长度。 另外， 本发明提供一种实现边缘到边缘伪线仿真的装置， 包括数字用户 线路访问多路复用器中， 多路复用器至少包括主控板、 用户板、 上联板， 并 增加一个多协议标记交换处理卡， 多协议标记交换处理卡占用复用器的一个 物理槽位； 用户板包含交换器件， 主控板包含交换芯片； 用户板上的交换器 件通过接口与交换芯片的内联口连接； 多协议标记交换处理卡通过媒质独立 接口与交换芯片的内联口连接； 交换芯片通过接口与上联板连接。 优选的， 主控板进一步包括一个 CPU, 如果多协议标记交换处理卡接 收到下行方向的多协议标记交换报文， 且判断多协议标记交换报文是控制报 文， 则将多协议标记交换报文直接发送至 CPU。 优选的， 用户板上的交换器件采用现场可编程逻辑阵列， 现场可编程逻 辑阵列通过上联口与主控板的交换芯片的内联口连接； 且现场可编程逻辑阵 列存有用户接入电路属性表， 用户接入电路属性表中保存用户接入电路的相 关信息， 用户接入电路属性表的索引是用户接入电路标识。 优选的， 多协议标记交换处理卡实现虚拟电路标签表、 用户接入电路属 性表、 多协议标记交换标签表； 虚拟电路标签表保存多协议标记交换标签和 对应的用户接入电路索引；用户接入电路属性表保存用户接入电路相关信息； 多协议标记交换标签表记录虚拟电路标签的标识信息。 优选的， 上行数据报文由用户板交换到主控板的交换芯片， 交换芯片将 上行数据报文中来自边缘到边缘伪线仿真业务电路的数据报文交换到多协议 标记交换处理卡， 多协议标记交换处理卡将数据报文封装为边缘到边缘伪线 仿真格式的第一数据报文， 发送第一数据报文到交换芯片， 交换芯片将第一 数据报文交换到上联板并通过上联板的端口发出。 优选的， 下行数据 文进入上联板， 上联板将下行数据 文发送给主控 板的交换芯片， 交换芯片将其中的外部多协议标记交换报文发送到多协议标 记交换处理卡， 多协议标记交换处理卡依据外部多协议标记交换报文获取边 缘到边缘伪线仿真出口电路和封装信息后将外部多协议标记交换报文封装为 内部多协议标记交换报文， 并发送内部多协议标记交换报文到交换芯片， 由 交换芯片转发至用户板， 用户板解封装内部多协议标记交换报文取出有效负 荷通过边缘到边缘伪线仿真出口电路发送出去。 应用本发明的技术方案， 增加了一个 MPLS 处理卡， 该处理卡具有协 议处理功能， 使得在 IP-DSLAM上实现了 PWE3业务； 且由于增加了用户接 入电路属性表， 用户的数据报文根据该用户接入电路属性表中的信息形成内 部 MPLS报文后交换到主控板交换芯片后，该内部 MPLS报文保证了不会丢 失用户接入电路信息。 附图说明 图 1为 PWE3业务在 PSN上的业务模型示意图； 图 2为本发明实施例上行 PWE3业务数据报文转发流程示意图； 图 3 为本发明实施例下行 PWE3业务数据报文转发流程示意图； 图 4为本发明实施例 FPGA处理上行 PWE3业务数据 4艮文流程图； 图 5为本发明实施例 FPGA与 MPLS处理卡之间封装内部 MPLS 4艮文 示意图； 图 6为本发明实施例 MPLS处理卡处理 PWE3业务数据 文流程图； 图 Ί为本发明实施例实现边缘到边缘伪线仿真的装置结构示意图。 具体实施方式 为使本发明的目的、技术方案和实施效果更加清楚， 下面将结合附图及 具体实施例对本发明的技术方案进行详细描述。 本发明的目的是提供一种在 IP-DSLAM上实现 PWE3功能的方法与装 置。 为实现上述目的， 在 IP-DSLAM设备上增加一块 MPLS处理卡， 该卡占 用 IP-DSLAM的一个物理槽位，并通过 Mil接口与主控板交换芯片的内联口 相连接， 该 MPLS处理卡具有协议处理功能， 能进行 MPLS协议处理以及数 据报文的封装与转换。用户板的交换器件采用 FPGA,该 FPGA支持 PWE3 业 务电路的相关配置。
PWE3业务的流程由用户板的 FPGA、 主控板交换芯片、 MPLS处理卡 共同完成； 其中， 主控板交换芯片完成 PWE3业务数据在用户板与 MPLS处 理卡之间的数据交换功能，用户板的 FPGA以及 MPLS处理卡对 PWE3数据 报文进行修改、 封装、 解封装等操作， 具体实现流程如下： 在用户板的 FPGA上实现一张用户接入电路属性表，保存用户接入电路 的相关信息， 该表的索引是用户接入电路标识。 当用户板收到来自 PWE3业 务电路的数据报文时， 根据所述用户接入电路标识在该表中进行匹配查找， 查询到的用户接入电路的相关信息将被封装到新构造的内部 MPLS报文中， 其中该内部 MPLS报文是自定义类型， 用于 MPLS处理卡识别上行方向上的 PWE3业务报文， 以便在报文交换至 MPLS处理卡后， MPLS处理卡可以得 到用户接入电路的相关信息， 从而确定 PWE3连接并根据用户接入电路的不 同类型进行不同格式的封装。
MPLS 处理卡上实现虚拟电路 ( VC, Virtual Circuit ) 标签表、 用户接 入电路属性表、 MPLS标签表； 其中 VC标签表保存 MPLS标签， 该 MPLS 标签包括内层标签， 即 PW标签； 外层标签， 即隧道标签， 以及对应的用户 接入电路索引， 该索引即为 VC ID; 用户接入电路属性表保存用户接入电路 相关信息， 例如电路类型、 VC ID等， 索引为用户接入电路标识； MPLS标 签表包含 VC ID等信息， 索引为 VC标签。 采用以上描述的增加了 MPLS处理卡的 IP-DSLAM设备， 实现用户数 据报文的传送， 其中， 用户数据报文上行方向是指该数据报文从 CE上行到 PSN网络， 该数据报文的处理过程如图 2所示， 包含以下步骤： 步骤 201. 用户的数据报文进入用户板，用户板识别该数据报文的用户 接入电路， 并查询用户板上 FPGA中的用户接入电路属性表。 如果发现该接 入电路是 PWE3业务电路， 则将接收到的数据报文处理后作为有效负荷封装 形成内部 MPLS 4艮文， 该内部 MPLS 4艮文增加了目的介质访问控制 （ MAC , Media Access Control ) 地址、 源 MAC地址、 用户接入电路信息、 4艮文长度 等参数， 并将该报文的类型标识为内部 MPLS报文； 对于非 PWE3业务电路 上的数据报文， 所述 FPGA 根据该报文的目的 MAC 地址以及虚拟局域网 ( VLAN , Virtual Local Area Network ) ID的信息进行二层交换。 步骤 202. 用户板 FPGA把新构造的内部 MPLS报文发送给主控板交换 芯片， 该交换芯片通过识别接收的该内部 MPLS 文的类型或根据该才艮文中 的目的 MAC地址将该内部 MPLS报文交换到 MPLS处理卡；如果是非 PWE3 业务电路的数据报文， 该交换芯片将其直接交换到上联板。 步骤 203. 所述内部 MPLS报文交换到 MPLS处理卡后， MPLS处理卡 识别该报文类型为内部 MPLS报文， 则解析出该数据报文的原始用户接入电 路的信息， 利用该信息查询位于 MPLS处理卡中的用户接入电路属性表， 获 取接入电路类型、 VC ID等； 再用该 VC ID查询 VC标签表， 获取出口对端 PE的内外层标签、 下一跳 MAC等信息， 根据所述接入电路类型进行数据 文的封装形成符合 PWE3格式的报文， 并进行服务盾量 （QoS， Quality of Service ) 映射。 步骤 204. 如果找到下一跳 MAC地址，则将该 MAC地址封装在 4艮文头 部， 发送该报文到主控板交换芯片； 如果没有找到下一跳 MAC地址， 则发 送消息到主控板 CPU,由该 CPU转发 MPLS报文或触发地址解析协议（ ARP, Address Resolution Protocol )解析下一跳 MAC地址。 图中的虚线表示控制信 息， 在 MPLS处理卡没有找到下一跳 MAC地址时发送控制消息给 CPU。 步骤 205. 主控板交换芯片对来自 MPLS处理卡的符合 PWE3格式的 文进行二层交换， 发送该报文到上联板。 步骤 206. 上联板不做其它的处理， 直接发送该报文。 采用描述的增加了 MPLS处理卡的 IP-DSLAM设备实现用户数据报文 的传送， 其中， 用户数据报文下行方向是指该数据报文从 PSN 网络下行到 CE, 是上行方向的逆过程， 该数据 4良文的处理过程如图 3所示， 包含以下步 骤： 步骤 301~302. 下行数据报文进入上联板， 该上联板对该报文不作处理 直接发送给主控板交换芯片。 步骤 303. 主控板交换芯片对该报文的类型进行判断， 如果是外部 MPLS报文则将报文发送到 MPLS处理卡； 否则直接进行二三层交换至用户 板， 即走正常的流程。 步骤 304. MPLS处理卡识别收到的报文， 如果是 MPLS控制报文， 贝' J 通过图中标识的虚线 D1发送给主控板 CPU处理；如果是外部 MPLS数据报 文， 则提取隧道标签， 即外层标签， 和 VC标签， 即内层标签， 用 VC标签 查询 MPLS标签表， 得到 VC ID, 再用该 VC ID查询 VC标签表， 得到用户 接入电路索引， 然后利用该索引查询用户接入电路属性表， 得到 PWE3出口 电路和封装信息， 重新封装该数据报文形成内部 MPLS 报文， 并进行 QoS 映射， 然后发送该报文到主控板交换芯片。 步骤 305. 主控板交换芯片进行二层数据转发至用户板。 步骤 306. 用户板 FPGA 收到交换芯片发来的报文， 发现如果是内部 MPLS报文， 进行相应的解封装处理， 取出 PWE3出口电路信息、 去掉报文 中的 MAC头、 VLAN信息以及类型等字段， 将有效负荷取出进行相应处理 后向 PWE3出口电路发送出去； 非 PWE3业务报文通过正常的二层交换流程 发往用户端口。 本发明的一种实现边缘到边缘伪线仿真业务的 IP-DSLAM设备以及在 该 IP-DSLAM 设备上实现边缘到边缘伪线仿真业务的方法， 使得在 IP-DSLAM上支持 PWE3业务应用， 将用户侧的数据透明的传送至远端 CE。 通过在 IP-DSLAM设备中增加一块 MPLS处理卡，不仅可以很好地实现二层 同样原理 （like-to-like ) 的点对点 PWE3 业务应用， 对于以后可能出现的三 层 MPLS VPN 业务、 虚拟专用局域网月 务 （VPLS , Virtual Private LAN Service ) 业务、 PWE3异构接入电路业务等需求具有艮好的扩展性。 下面结合附图详细地描述本发明的一个较佳实施例。 IP-DSLAM设备所 在的系统初始化后，配置静态路由或动态路由协议，配置标签分发协议（ LDP, Label Distribution Protocol )或其他标签协议， 这样， IP-DSLAM将学习到网 络上的所有路由信息以及对应的标签信息。 配置 PWE3业务电路以及在该业 务电路上的 VC ID、 远端 PE的 IP地址、 业务电路的工作模式等参数， 系统 会进行 PWE3连接的建立并设置 FPGA、 MPLS处理卡中的各个表的所有表 项。 当所述所有命令配置结束并且 IP-DSLAM学习稳定后， 系统就可以转发 PWE3 业务电路上的数据。 如图 4 所示， 是本发明实施例 FPGA 处理上行 PWE3业务数据才良文流程图： 步骤 401. 用户板收到用户接入电路发来的数据报文。 步骤 402. FPGA查询位于用户板的用户接入电路属性表，判断该数据报 文是否来自 PWE3业务电路， 如果是转步骤 404, 否则转步骤 403。 步骤 403. 数据 4艮文直接进行二层交换。 步骤 404. 判断该报文是否为 ATM类型， 如果是转步骤 406, 否则转步 骤 405 步骤 405. 对于以太网报文， 去掉校验和字段并提取剩余部分的数据。 步骤 406. 对于 ATM报文， 则要分析接入电路的工作模式， 判断是否 是 ATM适配层 5 ( AAL5 , ATM Adaptation Layer 5 )模式， 如果是则转步 骤 407, 否则转步骤 408。 步骤 407. 提取 AAL5 的公共部分会聚子层 （CPCS , Common Part Convergence Sublayer ), 协议数据单元 ( PDU, Protocol Data Unit )。 步骤 408. 数据报文为信元模式， 则提取整个信元数据。 如图 5所示， 将以上步骤中提取出的有效负荷进行以太网帧封装， 即封 装为内部 MPLS报文；根据接入电路所在单板构造，通常封装后的内部 MPLS 才艮文至少包含五个主要部份： 目的 MAC地址 501 , 该地址指向 MPLS处理 卡； 源 MAC地址 502; 以太网类型 503 , 该类型标记为内部 MPLS; 内部数 据头 504, 该内部数据头包含数据类型、 有效数据长度、 控制字等信息； 有 效负荷数据 505。 将封装好的内部 MPLS报文从用户板的 FPGA的上联口发送给主控板 交换芯片， 该主控板交换芯片再将该内部 MPLS 4艮文交换至 MPLS处理卡。 如图 6 所示， 描述了在上行或者下行过程中， 在主控板交换芯片将所 述数据报文交换至 MPLS处理卡之后，该 MPLS处理卡处理所接收的数据报 文的步骤： 步骤 601. MPLS处理卡接收到主控板交换芯片转发过来的数据报文。 步骤 602. 判断该数据报文是上行报文还是控制报文，如果是上行报文， 转步骤 603 , 否则转步骤 606。 步骤 603. 解析出该上行 4艮文的原始电路信息， 利用该电路信息查询用 户接入电路属 'f生表， 获取 VC ID。 步骤 604. 再用该 VC ID查询 VC标签表， 获取对端 PE的内外层标签， 以及下一跳 MAC地址等信息。 步骤 605. 根据接入电路类型进行标准的 PWE3数据报文的封装， 该数 据报文封装完成后发送到主控板交换芯片， 主控板交换芯片接收后进行二层 交换将数据从上联板发送出去。 步骤 606. MPLS处理卡判断接收到的数据报文是否是控制报文， 如果 是转步骤 607, 否则转步骤 608。 步骤 607. 直接将控制报文发送至位于主控板的 CPU处理。 步骤 608. 取出提取隧道标签， 即外层标签， 和 VC标签， 即内层标签， 用 VC标签查询 MPLS标签表， 得到 VC ID。 步骤 609. 再用 VC ID查询 VC标签表， 得到用户接入电路索引。 步骤 610. 利用该用户接入电路索引查询用户接入电路接口属性表， 得 到出口电路和封装信息。 步骤 611. 按照图 5的格式重新封装数据报文， 其中目的 MAC为用户 板的 MAC地址， 源 MAC为 MPLS处理卡的 MAC地址， 封装后形成内部 MPLS 4艮文， 并进行 QoS映射， 然后发送该内部 MPLS 4艮文到主控板交换芯 片， 主控板交换芯片进行二层转发发送至用户板。 用户板接收到下行方向的 PWE3 业务数据报文后， 判断该报文的目的 MAC地址是否是该用户板的 PWE3业务配置的 MAC地址，如果不是则直接 丢弃， 否则从该报文中提取出口电路信息， 去掉 MAC头、 VLAN信息以及 类型等字段， 将有效负荷取出进行相应处理向出口 PWE3电路发送出去。 与描述的方法相对应 ,本发明还提供了一种实现边缘到边缘伪线仿真的 装置， 如图 7所示， 该装置包括用户板 701、 主控板 702、 MPLS处理卡 703、 上联板 704, 所述上联板也可以称为上行线卡。 所述处理卡 703在数字用户 线路访问多路复用器上占用一个物理槽位； 所述用户板 701 包含交换器件， 所述主控板 702包含交换芯片； 所述用户板 701上的交换器件通过接口与所 述主控板 702的交换芯片的内联口连接； 所述处理卡 703通过媒质独立接口 与主控板 702的交换芯片的内联口连接； 所述主控板 702的交换芯片与上联 板 704连接。 所述主控板 702进一步包括一个 CPU 705 ,如果所述多协议标记交换处 理卡 703接收到下行方向的多协议标记交换报文，且判断该报文是控制报文， 则将该 4艮文直接发送至主控板 702上的 CPU 705。 所述用户板 701上的交换器件采用现场可编程逻辑阵列，该现场可编程 逻辑阵列通过上联口与主控板 702的交换芯片的内联口连接； 且该现场可编 程逻辑阵列存有用户接入电路属性表，该表中保存用户接入电路的相关信息， 该表的索引是用户接入电路标识。 所述多协议标记交换处理卡 703实现虚拟电路标签表、用户接入电路属 性表、 多协议标记交换标签表； 其中虚拟电路标签表保存多协议标记交换标签和对应的用户接入电路 索引； 用户接入电路属性表保存用户接入电路相关信息； 多协议标记交换标 签表记录虚拟电路标签的标识信息。 上行数据报文由用户板 701 交换到主控板 702 的交换芯片， 该主控板 702 的交换芯片将所述上行数据报文中来自边缘到边缘伪线仿真业务电路的 数据报文交换到多协议标记交换处理卡 703 , 该处理卡 703对该数据报文封 装为边缘到边缘伪线仿真格式的报文， 然后发送该报文到主控板 702的交换 芯片，主控板 702的交换芯片将该报文交换到上联板 704并通过该上联板 704 的端口发出。 下行数据报文进入上联板 704,该上联板 704将该报文发送给主控板 702 的交换芯片， 该交换芯片将其中的外部多协议标记交换报文发送到多协议标 记交换处理卡 703 , 多协议标记交换处理卡 703依据该报文获取边缘到边缘 伪线仿真出口电路和封装信息后将该报文封装为内部多协议标记交换报文， 并将该报文发送该报文到主控板 702的交换芯片， 由主控板 702的交换芯片 转发至用户板 701， 用户板 701解封装该才艮文取出有效负荷通过边缘到边缘 伪线仿真出口电路发送出去。 应当说明的是， 以上实施例仅用以说明本发明的技术方案而非限制， 所 有的参数取值可以根据实际情况调整， 且在该权利保护范围内。 本领域的普 通技术人员应当理解， 可以对本发明的技术方案进行修改或者等同替换， 而 不脱离本发明技术方案的精神范围， 其均应涵盖在本发明的权利要求范围当 中。

Claims

权 利 要 求 书
1. 一种实现边缘到边缘伪线仿真的方法， 包括上行过程和下行过程， 其 特征在于， 在所述上行过程和下行过程中， 设置一个多协议标记交换 处理卡， 并且所述上行过程进一步包括：
步骤一. 主控板交换芯片将接到的内部多协议标记交换报文转发 给所述多协议标记交换处理卡；
步骤二. 所述多协议标记交换处理卡将所述内部多协议标记交换 报文封装为边缘到边缘伪线仿真格式的第一数据报文， 将所述第一数 据报文交换到所述主控板交换芯片；
所述下行过程进一步包括：
步骤 A. 所述主控板交换芯片将接到的外部多协议标记交换报文 转发给所述多协议标记交换处理卡；
步骤 B. 所述多协议标记交换处理卡将所述外部多协议标记交换 报文中的第二数据报文封装为所述内部多协议标记交换报文， 并将封 装后的所述内部多协议标记交换报文交换到所述主控板交换芯片。
2. 根据权利要求 1 所述的方法， 其特征在于， 所述步骤一之前， 来自边 缘到边缘伪线仿真业务电路的第三数据报文进入用户板， 所述用户板 的交换器件将所述第三数据报文封装为所述内部多协议标记交换报 文 , 并通过接口交换到所述主控板交换芯片；
所述步骤二之后， 所述主控板交换芯片将所述第一数据报文交换 到上联板并通过所述上联板的端口发出。
3. 根据权利要求 1所述的方法， 其特征在于， 所述步骤 A之前， 下行的 第四数据 4艮文进入上联板， 所述上联板将所述第四数据 ¾文发送给所 述主控板交换芯片， 所述主控板交换芯片判断所述第四数据报文的类 型；
如果所述第四数据 文的类型是所述外部多协议标记交换 文 则将所述第四数据报文交换到所述多协议标记交换处理卡， 否则将所 述第四数据报文直接交换到用户板； 步骤 B之后，所述内部多协议标记交换报文由所述主控板交换芯 片转发至所述用户板， 所述用户板进行解封装， 取出所述内部多协议 标记交换报文中的有效负荷通过边缘到边缘伪线仿真出口电路发送。
4. 根据权利要求 2所述的方法， 其特征在于， 所述用户板通过所述交换 器件来交换所述第三数据报文， 所述交换器件釆用现场可编程逻辑阵 列， 所述现场可编程逻辑阵列支持所述边缘到边缘伪线仿真业务电路 的相关配置；
且所述现场可编程逻辑阵列上存有用户接入电路属性表， 所述用 户接入电路属性表中保存用户接入电路的相关信息， 所述用户接入电 路属性表的索弓 I是用户接入电路标识。 、
5. 根据权利要求 4所述的方法， 其特征在于， 在上行过程中， 所述第三 数据报文进入所述用户板后， 所述用户板识别所述第三数据报文的用 户接入电路， 并根据所述用户接入电路查询所述用户接入电路属性表； 如果所述接入电路是边缘到边缘伪线仿真业务电路， 则将所述第 三数据报文作为有效负荷封装为所述内部多协议标记交换报文， 然后 交换到所述主控板交换芯片；
对于非边缘到边缘伪线仿真业务电路传来的所述第三数据报文， 所述现场可编程逻辑阵列 居所述第三数据 4艮文的目的介质访问控制 地址以及虛拟局域网标识的信息交换到所述主控板交换芯片。
6. 根据权利要求 5所述的方法， 其特征在于， 在上行过程中， 所述主控 板交换芯片通过识别所述第三数据报文的类型或根据所述目的介质访 问控制地址将所述内部多协议标记交换报文交换到所述多协议标记交 换处理卡； 将来自所述非边缘到边缘伪线仿真业务电路的所述第三数 据报文直接交换到所述上联板。
7. 根据权利要求 1 所述的方法， 其特征在于， 所述多协议标记交换处理 卡实现虚拟电路标签表、 用户接入电路属性表、 多协议标记交换标签 表；
所述虚拟电路标签表保存虚拟电路标签和对应的用户接入电路 索引； 所述用户接入电路属性表保存用户接入电路相关信息； 所述多 协议标 i己交换示签表己录虚拟电路标签的标识信息。
8. 根据权利要求 7所述的方法， 其特征在于， 所述步骤二中进一步包括： 所述多协议标记交换处理卡识别其所接收的 4艮文的类型为所述内部多 协议标记交换 4艮文， 解析出所述内部多协议标记交换 4艮文中的用户接 入电路信息， 利用所述用户接入电路信息查询位于所述多协议标 i己交 换处理卡中的所述用户接入电路属性表， 获取接入电路类型、 虚拟电 路标签的标识， 再用所述虚拟电路标签的标识查询虚拟电路标签表， 获取出口对端提供商边缘的内外层标签、 下一跳介盾访问控制信息， 并根据所述接入电路类型封装为所述边缘到边缘伪线仿真格式的所述 第一数据报文， 发送所述第一数据报文到所述主控板交换芯片， 并进 行服务盾量映射； - 如果没有找到所述下一跳介质访问控制信息， 则发送相应消息到 所述主控板的 CPU,由所述 CPU转发所述内部多协议标记交换报文或 触发地址解析协议解析下一跳介盾访问控制信息。
9. 根据权利要求 7所述的方法， 其特征在于， 所述步骤 B中， 所述多协 议标记交换处理卡从所述外部多协议标记交换报文中提取隧道标签和 虚拟电路标签，用所述虚拟电路标签查询所述多协议标记交换标签表， 得到虚拟电路标签的标识， 再用所述虚拟电路标签的标识查询所述虚 拟电路标签表， 得到用户接入电路索引， 然后利用所述用户接入电路 索引查询所述用户接入电路属性表， 得到边缘到边缘伪线仿真出口电 路和封装信息； 重新封装所述第二数据报文为所述内部多协议标记交 换报文并发送所述内部多协议标记交换报文到所述主控板交换芯片， 并进行服务质量映射。
10. 居权利要求 9所述的方法， 其特征在于， 在所述多协议标记交换处 理卡发送所述内部多协议标记交换 文到所述主控板交换芯片之后， 所述主控板交换芯片将所述内部多协议标记交换 文转发至所述用户 板；
所述用户板的现场可编程逻辑阵列收到发来的报文， 判断如果是 所述内部多协议标记交换报文， 则解封装取出边缘到边缘伪线仿真出 口电路信息、去掉所述内部多协议标记交换报文中的介质访问控制头、 虚拟局域网信息以及类型字段， 将有效负荷取出并进行相应操作后发 送给边缘到边缘伪线仿真出口电路； 判断如果是非边缘到边缘伪线仿 真业务 4艮文， 则直接交换到用户端口。
11. 根据权利要求 1所述的方法， 其特征在于， 所述步骤 B之前， 所述外 部多协议标记交换 4艮文被交换到所述多协议标记交换处理卡之后， 所 述多协议标记交换处理卡识别所述外部多协议标 i己交换 4艮文如果是控 制才艮文， 则将所述外部多协议标记交换4艮文送至所述主控板的 CPU。
12. 根据权利要求 1 所述的方法， 其特征在于， 封装后的所述内部多协议 标记交换报文至少包括目的介质访问控制地址、源介质访问控制地址、 内部头、 4艮文类型、 有效负荷；
且封装后的所述内部多协议标记交换报文的类型标识为内部多 协议标记交换， 所述内部多协议标记交换报文的内部头包括用户接入 电路信息、 报文长度。
13. 一种实现边缘到边缘伪线仿真的装置， 包括数字用户线路访问多路复 用器， 其特征在于， 所述多路复用器至少包括主控板、 用户板、 上联 板， 并增加一个多协议标记交换处理卡， 所述多协议标记交换处理卡 占用所述复用器的一个物理槽位；
所述用户板包含交换器件， 所述主控板包含交换芯片； 所述用户板上的所述交换器件通过接口与所述交换芯片的内联 口连接； 所述多协议标记交换处理卡通过媒质独立接口与所述交换芯 片的内联口连接； 所述交换芯片通过接口与所述上联板连接。
14. 根据权利要求 13所述的装置， 其特征在于， 所述主控板进一步包括一 个 CPU, 如果所述多协议标记交换处理卡接收到下行方向的多协议标 记交换报文， 且判断所述多协议标记交换报文是控制报文， 则将所述 多协议标记交换 4艮文直接发送至所述 CPU。
15. 根据权利要求 13所述的装置， 其特征在于， 所述用户板上的所述交换 器件采用现场可编程逻辑阵列， 所述现场可编程逻辑阵列通过所述上 联口与所述主控板的所述交换芯片的所述内联口连接； 且所述现场可 编程逻辑阵列存有用户接入电路属性表， 所述用户接入电路属性表中 保存用户接入电路的相关信息， 所述用户接入电路属性表的索引是用 户接入电路标识。
16. 根据权利要求 13所述的装置， 其特征在于， 所述多协议标记交换处理 卡实现虛拟电路标签表、 用户接入电路属性表、 多协议标记交换标签 表；
所述虛拟电路标签表保存多协议标记交换标签和对应的用户接 入电路索引； 所述用户接入电路属性表保存用户接入电路相关信息； 所述多协议标记交换标签表记录虚拟电路标签的标识信息。
17. 根据权利要求 13、 14、 15或 16所述的装置， 其特征在于， 上行数据 报文由所述用户板交换到所述主控板的所述交换芯片， 所述交换芯片 将所述上行数据报文中来自边缘到边缘伪线仿真业务电路的数据报文 交换到所述多协议标 i己交换处理卡， 所述多协议标记交换处理卡将所 述数据报文封装为边缘到边缘伪线仿真格式的第一数据报文， 发送所 述第一数据报文到所述交换芯片， 所述交换芯片将所述第一数据报文 交换到所述上联板并通过所述上联板的端口发出。
18. 根据权利要求 13、 14、 15或 16所述的装置， 其特征在于， 下行数据 报文进入所述上联板， 所述上联板将所述下行数据报文发送给所述主 控板的所述交换芯片， 所述交换芯片将其中的外部多协议标记交换报 文发送到所述多协议标 i己交换处理卡， 所述多协议标记交换处理卡依 据所述外部多协议标记交换报文获取边缘到边缘伪线仿真出口电路和 封装信息后将所述外部多协议标记交换报文封装为内部多协议标记交 换报文， 并发送所述内部多协议标记交换报文到所述交换芯片， 由所 述交换芯片转发至所述用户板， 所述用户板解封装所述内部多协议标 记交换报文取出有效负荷通过边缘到边缘伪线仿真出口电路发送出 去。
PCT/CN2007/003542 2007-08-13 2007-12-11 Procédé et dispositif permettant de réaliser une émulation pseudo-filaire de bout en bout WO2009021371A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN200710120223.1 2007-08-13
CNB2007101202231A CN100555999C (zh) 2007-08-13 2007-08-13 一种实现边缘到边缘伪线仿真的方法和装置

Publications (1)

Publication Number Publication Date
WO2009021371A1 true WO2009021371A1 (fr) 2009-02-19

Family

ID=39023129

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2007/003542 WO2009021371A1 (fr) 2007-08-13 2007-12-11 Procédé et dispositif permettant de réaliser une émulation pseudo-filaire de bout en bout

Country Status (2)

Country Link
CN (1) CN100555999C (zh)
WO (1) WO2009021371A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102404197A (zh) * 2010-09-15 2012-04-04 思科技术公司 分组的伪线层中包括的数据路径处理信息
EP2439889A4 (en) * 2009-06-05 2018-03-21 ZTE Corporation Method and system for realizing transmission of message between an extended processor and a switch chip
CN112130859A (zh) * 2019-06-25 2020-12-25 深信服科技股份有限公司 一种应用运行方法、装置、设备及存储介质
CN112398755A (zh) * 2020-11-23 2021-02-23 北京锐安科技有限公司 一种流量转发方法、业务卡和系统

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101729361B (zh) * 2008-10-22 2012-05-02 华为技术有限公司 报文处理的方法和装置
CN101931582B (zh) * 2009-06-24 2012-07-18 中兴通讯股份有限公司 一种实现以太网二层伪线仿真业务的方法及装置
CN101827030B (zh) * 2010-04-21 2013-04-17 杭州华三通信技术有限公司 一种mpls报文处理方法及其装置
US9419892B2 (en) * 2013-09-30 2016-08-16 Juniper Networks, Inc. Methods and apparatus for implementing connectivity between edge devices via a switch fabric
CN104811381B (zh) * 2015-04-30 2018-03-27 瑞斯康达科技发展股份有限公司 一种分布式环境下基于标签的数据传输方法及设备
CN108989915B (zh) * 2018-06-14 2020-07-14 烽火通信科技股份有限公司 一种基于onu粒度的接入网olt切片的方法及系统
CN109450826B (zh) * 2018-12-27 2020-10-23 Ut斯达康通讯有限公司 报文处理方法及装置
CN110992671B (zh) * 2019-12-16 2020-11-20 宁波三星医疗电气股份有限公司 电表地址转发方法、装置、系统和电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1625176A (zh) * 2003-12-03 2005-06-08 华为技术有限公司 边缘到边缘伪线仿真协议的实现方法
CN1937573A (zh) * 2005-09-22 2007-03-28 华为技术有限公司 实现边缘到边缘伪线仿真业务的mstp设备及方法
US20070086448A1 (en) * 2005-10-17 2007-04-19 Sbc Knowledge Ventures Lp Integrated pseudo-wire and virtual routing and forwarding on a single provider edge router
US20070127479A1 (en) * 2005-12-05 2007-06-07 David Sinicrope A method and arrangement for distributed pseudo-wire signaling

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1625176A (zh) * 2003-12-03 2005-06-08 华为技术有限公司 边缘到边缘伪线仿真协议的实现方法
CN1937573A (zh) * 2005-09-22 2007-03-28 华为技术有限公司 实现边缘到边缘伪线仿真业务的mstp设备及方法
US20070086448A1 (en) * 2005-10-17 2007-04-19 Sbc Knowledge Ventures Lp Integrated pseudo-wire and virtual routing and forwarding on a single provider edge router
US20070127479A1 (en) * 2005-12-05 2007-06-07 David Sinicrope A method and arrangement for distributed pseudo-wire signaling

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2439889A4 (en) * 2009-06-05 2018-03-21 ZTE Corporation Method and system for realizing transmission of message between an extended processor and a switch chip
CN102404197A (zh) * 2010-09-15 2012-04-04 思科技术公司 分组的伪线层中包括的数据路径处理信息
CN112130859A (zh) * 2019-06-25 2020-12-25 深信服科技股份有限公司 一种应用运行方法、装置、设备及存储介质
CN112398755A (zh) * 2020-11-23 2021-02-23 北京锐安科技有限公司 一种流量转发方法、业务卡和系统
CN112398755B (zh) * 2020-11-23 2023-10-24 北京锐安科技有限公司 一种流量转发方法、业务卡和系统

Also Published As

Publication number Publication date
CN100555999C (zh) 2009-10-28
CN101115005A (zh) 2008-01-30

Similar Documents

Publication Publication Date Title
WO2009021371A1 (fr) Procédé et dispositif permettant de réaliser une émulation pseudo-filaire de bout en bout
US7782841B2 (en) Method and system for transporting data using pseudowire circuits over a bridged network
US9166807B2 (en) Transmission of layer two (L2) multicast traffic over multi-protocol label switching networks
US8472438B2 (en) Efficient encapsulation of packets transmitted on a packet-pseudowire over a packet switched network
US8917731B2 (en) Multi-protocol support over Ethernet packet-switched networks
EP3499809B1 (en) Point-to-multipoint functionality in a network with bridges
US9185035B2 (en) Apparatus and method for processing packet in MPLS-TP network
US20040184408A1 (en) Ethernet architecture with data packet encapsulation
EP2434697B1 (en) Method for interconnecting multi-protocol label switching network and ethernet, thereof device and system
WO2009012688A1 (fr) Procédé, système et appareil de réacheminement de message dans un réseau privé virtuel à trois couches
WO2009021458A1 (fr) Procédé, appareil et système de connexion d'un réseau de couche 2 à un réseau de couche 3
WO2009127128A1 (zh) 一种防止以太无源光网络中下行数据洪泛的方法
WO2007076678A1 (fr) Procede de transfert de donnees et appareil de commutation
WO2008080315A1 (fr) Procédé, équipement et système de transmission de données
WO2007071153A1 (fr) Procede, systeme de reseau de donnees et noeud de reseau pour transmission de paquets de donnees
CN101132365A (zh) 报文的透传方法和装置
KR101140453B1 (ko) Ｉｐ 인터워킹 ｖｌｌ을 통한 회로 에뮬레이션 방법 및 시스템
WO2011160464A1 (zh) 一种报文的转发方法及交换芯片
WO2007076692A1 (fr) Procédé, système et dispositif permettant le transport de services vpls dans un réseau
WO2022117018A1 (zh) 报文传输的方法和装置
WO2007093095A1 (fr) Procédé pour mettre en oeuvre l'acheminement de messages mpls et équipement correspondant
WO2011057520A1 (zh) 一种端到端伪线仿真接入的装置和方法
WO2007104201A1 (fr) Procédé d'acheminement de messages dans un tunnel de services
WO2012000282A1 (zh) 接入设备实现时分复用业务中继的方法和接入设备
WO2021254454A1 (zh) Bier oam检测的方法、设备以及系统

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07845898

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 07845898

Country of ref document: EP

Kind code of ref document: A1