WO2008055384A1 - Poste récepteur rake de système amrc large bande - Google Patents

Poste récepteur rake de système amrc large bande Download PDF

Info

Publication number
WO2008055384A1
WO2008055384A1 PCT/CN2006/002997 CN2006002997W WO2008055384A1 WO 2008055384 A1 WO2008055384 A1 WO 2008055384A1 CN 2006002997 W CN2006002997 W CN 2006002997W WO 2008055384 A1 WO2008055384 A1 WO 2008055384A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
antenna data
demodulation
antenna
module
Prior art date
Application number
PCT/CN2006/002997
Other languages
English (en)
French (fr)
Inventor
Yantao Gu
Original Assignee
Zte Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zte Corporation filed Critical Zte Corporation
Priority to CN2006800538554A priority Critical patent/CN101401319B/zh
Priority to PCT/CN2006/002997 priority patent/WO2008055384A1/zh
Publication of WO2008055384A1 publication Critical patent/WO2008055384A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7097—Interference-related aspects
    • H04B1/711—Interference-related aspects the interference being multi-path interference

Definitions

  • the present invention relates to a baseband processor uplink receiving apparatus and method for a wideband code division multiple access system (WCDMA) base station, and more particularly, relates to a base station uplink.
  • the RAKE (Multipath Separation and Consolidation) receiver hardware implementation apparatus and method are supported when the R6 protocol is supported.
  • Background Art In a WCDMA wireless communication system, since a spatial wireless transmission environment is complicated and severe, a RAKE receiver device is generally used for receiving wireless data. The RAKE receiver device realizes recovery of a wireless signal by demodulating a plurality of multipaths and performing maximum ratio combining.
  • the RAKE receiver of the existing base station baseband processor usually has the following two implementation modes: one is a dedicated physical control channel (DPCCH) and a dedicated physical data channel (DPDCH) simultaneous demodulation mode, in which mode Because the spreading factor (SF) of the DPDCH of the current frame is unknown, only the minimum-SF can be demodulated, and then the DPCCH and DPDCH of one frame are collected, and all TFCI symbol data will be collected.
  • DPCCH dedicated physical control channel
  • DPDCH dedicated physical data channel
  • the DPDCH of one frame that has been demodulated is secondarily integrated; the other is a delay mode in which the DPDCH delays the DPCCI-I frame for demodulation, in which, first DPCCH is normally demodulated, and after demodulating one frame of DPCCH, all TFCI symbol data will be collected for decoding, thereby obtaining the actual SF, and then starting DPDCH demodulation, then DPDCH demodulation can be pressed.
  • the actual SF is demodulated.
  • an existing synchronous demodulation mode RAKE receiver apparatus includes an antenna data buffer module 102, a multipath demodulation module 104, a scrambling code and channelization code generating module 106, and a user parameter control module 108. And a control channel symbol processing module 110, a TFCI decoding module 112, and a data channel secondary integration module 114.
  • the input antenna data is directly input into the antenna data buffer module 102 and buffered, and then the antenna data of the m chip is sent to the multipath demodulation module 104 every clock cycle, and the user parameter control module 108 controls
  • the 4th code and channelization code generation module 106 generates a corresponding scrambling code and channelization code and also sends it to the multipath demodulation module 104.
  • the input antenna data is correlated and accumulated with the scrambling code and the channelization code, wherein the data channel performs the correlation accumulation operation according to the minimum SF, so that the control channel (DPCCII) can be obtained respectively.
  • the symbol data of the control channel is sent to the control channel symbol processing module 110 and channel estimation, maximum ratio combining, and TFCI symbol extraction are performed, all TFC1 symbols of one frame can be obtained.
  • All TFCI symbol data of one frame is sent to the TFCI decoding module 112 for decoding.
  • the actual SF of the corresponding data channel is obtained, and then the actual SF is sent to the data channel secondary integration module 114.
  • the data channel secondary integration module 114 all the data channel symbol data has been stored before the actual SF is obtained.
  • the symbol data is read out, and the second symbol accumulation is performed according to the actual SF, so that the final result can be obtained. Data channel symbol.
  • an existing synchronous demodulation mode RAKE receiver apparatus includes an antenna data buffer module 202, a multipath demodulation module 204, a scrambling code and channelization code generating module 206, and a user parameter control module 208.
  • the antenna data read/write control module 218 controls the input of the input antenna data into the antenna data memory 206, and simultaneously inputs the input antenna data and the stored delayed antenna data.
  • the data is sent to the subsequent antenna data buffer module 202 for multipath demodulation in the following steps.
  • the antenna data buffering module 202 buffers the delayed and directly input antenna data, and then sends the m chip antenna data to the multipath demodulation module 204 every clock cycle, while the user parameter control module 208 controls the scrambling code and the channelization code.
  • the generation module 206 generates a corresponding scrambling code and channelization code, which is also sent to the multipath demodulation module 204.
  • the input antenna data is correlated and accumulated with the scrambling code and the channelization code, so that the symbol data of the control channel (DPCCH) and the symbol data of the data channel (DPDCH) are respectively obtained.
  • DPCCH control channel
  • DPDCH symbol data of the data channel
  • the symbol data of the control channel is then sent to the control channel symbol processing module 210 for channel estimation, maximum ratio combining, TFC1 symbol decimation two to obtain all TFCI symbols of one frame. All '1TCJL symbol data of one frame is sent to the TFCI decoding module 212 for decoding. After decoding, the actual SF of the corresponding data channel can be obtained, and the actual SF is sent to the user parameter control module 208 for control. Scrambling code and channelization code generation. As shown in Fig. 1 and Fig.
  • the main advantage of the receiver device is that it satisfies the processing time requirement of the R6 protocol of the 3GPP, and the delayed demodulation mode RAKE receiver device has the main advantage of compensating for the disadvantage of large transmission and storage data caused by the simultaneous demodulation mode.
  • the processing time of the delayed demodulation mode RAKE receiver apparatus cannot meet the processing time requirement of the R6 protocol of 3GPP, so it is necessary to reduce the processing time of the delayed demodulation mode RAKE receiver apparatus.
  • the delayed demodulation mode RAKE receiver device Since the delayed demodulation mode RAKE receiver device stores antenna data for one frame time, it is used to start demodulation after the actual DSF is obtained in the corresponding DJPDCH, but due to the existing delay demodulation mode RAKE receiver
  • the delay antenna data input speed and demodulation speed of the device are the same as the speed of direct input antenna data, so the total demodulation processing time is long. Therefore, it is only necessary to accelerate the input speed of the delayed antenna data and the multipath demodulation speed, thereby reducing the total demodulation processing time and meeting the processing time requirement of the 3GPP R6 protocol.
  • 3GPP specifies that the actual SF of the E-DPDCH can be arbitrarily changed in the range of 2 ⁇ 256, and there is no need to reconstruct the wireless link, that is, the minimum SF of all users is 2, but the actual SF may be 2, 4, Any value within 8, 16, 32, 64, 128, 256.
  • the delayed demodulation mode saves more hardware resources than the simultaneous demodulation mode, because the actual SF can be used for demodulation and data storage, and the steps of secondary integration are omitted, so Most communication systems use a delayed demodulation mode.
  • E ⁇ DPCH uplink enhanced dedicated physical channel
  • the total processing delay of the base station system for 2ms ⁇ cannot exceed 8.3 ms; the total processing delay of the 10 ms TTI in the base station system cannot exceed 24.3 ms.
  • the existing two RAKE receiver devices cannot meet the R6 protocol of WCDMA. It is required to adopt a storage resource that meets the time limit requirements and does not require too much storage resources.
  • a RAKE receiver device capable of solving the problems in the related art described above.
  • the present invention is directed to a WCDMA-based RAKE receiver apparatus that satisfies the implementation requirements of the R6 protocol of WCDMA and that satisfies time constraints and does not require too much storage resources. It overcomes the shortcomings of the traditional synchronous demodulation mode RAKE receiver which requires more storage resources, and overcomes the shortcomings of the conventional delay demodulation mode RAKE receiver which requires a long processing time.
  • a RAKE receiver apparatus comprising the following modules for delay demodulation mode connection operation: antenna data memory, antenna data read/write control module, multipath demodulation module, scrambling code and channelization code
  • the generating module, the user parameter control module, the control channel symbol processing module, and the TFCI decoding module further comprise: an antenna data acceleration reading/waiting module, configured to send an antenna data acceleration/waiting control signal to the antenna data read/write control module, and control
  • the antenna data read/write control module accelerates reading the delayed antenna data or waits;
  • the data channel data combining module is configured to combine the multipath demodulation result data of the continuously outputted data channel after the multipath demodulation module is accelerated, and obtains a final data channel symbol;
  • an antenna data buffering module configured to store directly input antenna data and delay storage-accelerated input antenna data according to a correlator length of the multipath demodulation module; and a multipath parameter control module for controlling Demodulation of channels and data channels at different speeds
  • the SF of the data of the 3GPP protocol is an arbitrary value between 2 '-256.
  • the input speed of the accelerated input antenna data is n times the directly input antenna data
  • the antenna data buffer module includes n data buffer units, each of which stores chips.
  • the multipath parameter control module roots the multipath parameter, and each clock tick reads out the m chip antenna data stored in an antenna data buffer unit from the antenna data buffer module and sends it to the following multipath. Demodulation module for demodulation at different speeds.
  • a RAKE receiving method comprising the following steps of delay demodulation mode operation: antenna data storage step, antenna data read/write control step, multipath demodulation step Step, scrambling code and channelization code generation step, user parameter control step, control channel symbol processing step,
  • the TFCI decoding step further includes the following steps: an antenna data acceleration read/wait step, an antenna data read/write control step, an antenna data acceleration/wait control signal, and an antenna data read/write control step to accelerate the read delay antenna data. Or waiting; the data channel data combining step, combining the multipath demodulation result data of the continuously outputted data channel after the multipath demodulation step is accelerated, and obtaining the final data channel symbol; the antenna data buffering step, according to the multipath
  • the correlator length of the demodulation step stores the directly input antenna data and the antenna data for delaying the stored acceleration input; and the multipath parameter control step for demodulating the control channel and the data channel at different speeds.
  • the antenna data is data of the 3GPP protocol.
  • the SF of the data of the 3GPP protocol is an arbitrary value between 2 and 256.
  • the input speed of the antenna data for acceleration input is n times the antenna data directly input.
  • the antenna data buffering step includes n data buffer units each storing m chips.
  • the multipath parameter control step reads out m chip antenna data stored in one antenna data buffer unit from the antenna data buffering step to the subsequent multipath demodulation according to the multipath parameter. Steps to perform demodulation at different speeds.
  • the present invention achieves the following technical effects by the above-mentioned technical assistance scheme:
  • the present invention corresponds to a delayed demodulation mode, and an accelerated demodulation method is adopted for delayed data, so that the demodulation time of the demodulated data is shortened, thereby satisfying E-DPCH processing time limit requirements for the R6 protocol.
  • the present invention satisfies the processing time requirement of the WCDMA R6 protocol, and secondly, the data transmission and data caused by the increase of the hardware resources of the present invention than the synchronous demodulation mode.
  • the hardware resources required for storage are much less.
  • the control implementation of the present invention is relatively simple, it is easy to implement.
  • the RAKE receiver and method thereof of the present invention have great advantages over the original RAKE receiver and its method, whether it satisfies the protocol requirements or the hardware implementation resources and hardware implementation difficulty.
  • FIG. 1 is a conventional synchronous demodulation mode RAKE receiver device of a WCDMA system
  • FIG. 2 is a conventional delayed demodulation mode RAKE receiver device of a WCDMA system
  • FIG. 1 is a conventional synchronous demodulation mode RAKE receiver device of a WCDMA system
  • FIG. 2 is a conventional delayed demodulation mode RAKE receiver device of a WCDMA system
  • FIG. 1 is a conventional synchronous demodulation mode RAKE receiver device of a WCDMA system
  • FIG. 2 is a conventional delayed demodulation mode RAKE receiver device of a WCDMA system
  • FIG. 1 is a conventional synchronous demodulation mode RAKE receiver device of a WCDMA system
  • FIG. 2 is a conventional delayed demodulation mode RAKE receiver device of a WCDMA system
  • FIG. 1 is a conventional synchronous demodulation mode RAKE receiver device of a WCDMA system
  • FIG. 2 is a conventional delayed demodulation mode RAKE receiver device of a WCDMA system
  • FIG. 3 is a WCDMA-based WCDMA system according to a first embodiment of the present invention
  • FIG. 4 is a timing chart of an acceleration/waiting control of an antenna data acceleration read/wait module in a RAKE receiver device according to a first embodiment of the present invention
  • FIG. 5 is a first embodiment of the present invention
  • FIG. 6 is a multipath solution in the RAKE receiver device according to the first embodiment of the present invention A multipath demodulation control timing diagram of the modulation module
  • FIG. 7 is a flowchart of the RAKE reception method according to the second embodiment.
  • the first example is a RAKE 4 based device based on the WCDMA system.
  • the following modules including delay demodulation mode connection operation: an antenna data memory 316 for storing input antenna data and delay antenna data; an antenna data read/write control module 318, an antenna for controlling input Data and read and write of the delayed antenna data already stored;
  • the multipath demodulation module 304 is configured to input the antenna data according to the control of the multipath parameter control module 320
  • the scrambling code and the channelization code are used in correlation demodulation;
  • the scrambling code and channelization code generating module 306 is configured to generate a scrambling code and a channelization code required for corresponding multipath demodulation; and a user parameter control module 308 is configured to The scrambling code number and the actual SF of the user are used to control the generation of the scrambling code and the channelization
  • the user parameter control module 308 further includes: an antenna data acceleration read/wait module 322, configured to send an antenna data acceleration/waiting control signal to the antenna data read/write control module, and control the antenna data read/write control module to accelerate the read delay antenna data.
  • the data channel data combining module 324 is configured to combine the multipath demodulation result data of the continuously outputted data channel after the multipath demodulation module is accelerated, and obtain the final data channel symbol; the antenna data buffer module 302 And storing antenna data directly input according to the correlator length of the multipath demodulation module and delaying the stored data of the post-acceleration input; and a multipath parameter control module 320 configured to perform different speed solutions on the control channel and the data channel Tune.
  • the antenna data can be data of the 3GPP protocol.
  • the SJF of the data of the 3GPP protocol may be any value between 2 and 256.
  • the input speed of the accelerated input antenna data may be n times the directly input antenna data, the antenna data buffer module 302 includes 11 data buffer units, and each data buffer unit stores m chips.
  • the multipath parameter control module 320 can read out the m chip antenna data stored by the antenna data buffer unit from the antenna data buffer module 302 to the subsequent multipath demodulation module 304 according to the multipath parameter for each clock tick. Demodulation at different speeds. Specifically, for RAKE reception of the E-DPCH, first, the antenna data read/write control module 318 controls to store the input antenna data into the antenna data memory 316, and simultaneously sends the input antenna data and the already stored delay antenna data.
  • the subsequent antenna data buffer module 302 is used for subsequent multipath demodulation, wherein the input antenna data is directly sent to the following antenna data buffer module 302, and the stored delay data is accelerated according to the antenna data. Waiting for the control of the module 322, if it is desired to start the accelerated delay input antenna data, the control antenna data read/write control module 318 accelerates the readout of the delayed input antenna data from the antenna data memory 316 and sends it to the subsequent antenna data buffer module 302. If the corresponding delayed antenna data has accelerated the reading completion, the control antenna data read/write control module 318 stops reading the delayed antenna data and waits.
  • the antenna data buffering module 302 stores the directly input antenna data and the number of antennas that are delayed in accelerating the input and stored in accordance with the correlator length of the multipath demodulation module 304.
  • each antenna data buffer unit stores antenna data of m chips, and for accelerating antenna data such as 2 times input, since the amount of antenna data input per unit time is directly input to the antenna data 2 Therefore, each antenna requires two data buffer units, and each unit stores antenna data of m chips, so that the requirements for acceleration demodulation corresponding to multipath of these antenna data can be satisfied.
  • the multipath parameter control module 320 reads out the m chip antenna data stored by one antenna data buffer unit from the antenna data buffer module 302 for each clock tick to the subsequent multipath demodulation module 304.
  • the user parameter control module 308 and the multipath parameter control module 320 collectively control the scrambling code and channelization code generation module 306 to generate the scrambling code and channelization code required for the corresponding multipath demodulation.
  • the user parameter control module 308 mainly controls the generation of the special code and the channelization code according to the user's special code number and the actual SF of the user, and the multipath parameter control module 320 mainly controls the number of times the scrambling code and the channelization code are generated.
  • the multipath demodulation module 304 demodulates the input antenna data and the scrambling code and the channelization code according to the control of the multipath parameter control module 320.
  • the multipath demodulation module 304 demodulates the input antenna data and the scrambling code and the channelization code according to the control of the multipath parameter control module 320.
  • DPCCH and E-DPCCH only one clock beat is required. Correlation calculation of m chip antenna data and m chip scrambling code and channelization code, and two clock beats for DPDCH:, E-DPDCH, m chip antenna data and m chips for each clock tick Correlation calculation of scrambling code and channelization code.
  • the multipath demodulation module 304 respectively generates multipath demodulation results of the control channels of the DPCCH and the E-DPCCH, and the multipath demodulation results of the data channels of the DPDCH and the E-DPCHCH are respectively sent to the standby Subsequent processing modules.
  • the multipath demodulation result of the control channel is sent to the control channel symbol processing module 310 for symbol accumulation, channel estimation, maximum ratio combining, and TFCI symbol extraction is performed to obtain all TFCI symbols of one frame or one TTI and sent to the TFCI decoding module 312.
  • Decoding decoding to obtain the corresponding DPDCH, E-DPDCH
  • the actual SF is sent to the user parameter control module 308 for controlling the DPDCH, the E-DPCHCH scrambling code, and the channelization code generation.
  • the multipath demodulation result of the data channel is sent to the data channel data combining module 324, and the continuous two multipath demodulation results are controlled according to the actual SF provided by the user parameter control module 308 for data combination, and according to the actual SF.
  • the symbol data is accumulated to obtain the data symbols of the final data channel.
  • 4 is a timing chart of the acceleration/waiting control of the antenna data acceleration read/wait module 322 in the RAKE receiver device according to the present embodiment.
  • the delayed antenna data readout speed is twice that of the directly input antenna data, so for the direct antenna data input time of one frame, Only half of the time, that is, the half frame time, is required to accelerate the reading of the antenna data, and the corresponding multipath demodulation module 304 only needs half of the frame time to complete the demodulation of the E - DPDCH, and the remaining half frame time is Read the delayed antenna data and wait for the temple.
  • Figure 5 is a comparison diagram of the antenna data buffer structure of the antenna data buffer module 302 in the conventional RAKE receiver device and the RAKK receiver device of the present invention. As shown in Fig.
  • the left side is the antenna data buffer structure of the conventional RAKE receiver device
  • the right side is the antenna data buffer structure of the RAKE receiver apparatus of the present invention.
  • the 0, 1, ..., ⁇ -1 antenna numbers correspond to the antenna numbers corresponding to the multipaths of DPCCH and ⁇ - DPCCH, ⁇ , ⁇ + 1, ..., and the 2 ⁇ -1 antenna number is DPDCH, ⁇ - The antenna number corresponding to the multipath of the DPDCH.
  • a conventional RAKE receiver device only one memory cell is required for each multipath, and each memory cell stores m chip data for subsequent multipath demodulation.
  • each memory cell stores m chip data for subsequent multipath demodulation
  • DPDCH and E-DPDCH multipath Since the input delayed antenna data is 2 times accelerated input, each multipath corresponds to two consecutive storage units, and each storage unit stores m chips of data for subsequent multipath demodulation.
  • 6 is a timing chart of multipath demodulation control of the multipath demodulation module 304 in the RAKE receiver device according to the present invention. As shown in FIG.
  • each multipath corresponds to only one multipath demodulation, and the m chip data is demodulated each time.
  • the DPCCH and the E-DPCCH multipath only need one multipath demodulation, and the data of the m chip is demodulated each time, and the DPDCH and the E-DPDCH multipath are due to the input delay antenna data.
  • a RAKE receiving method is provided as shown in FIG. 7, including the following steps of delay demodulation mode operation: an antenna data storing step S716 for storing input antenna data and delay antenna data; The antenna data read/write control step S718 is configured to control the read and write of the input antenna data and the stored delayed antenna data.
  • the multipath demodulation step S704 is configured to input the input antenna data according to the control of the multipath parameter control step S720.
  • the scrambling code and the channelization code are correlated and demodulated;
  • the scrambling code and channelization code generating step S706 is configured to generate a scrambling code and a channelization code required for corresponding multipath demodulation; and the user parameter control step S708 is used according to the user
  • the scrambling code number and the actual SF of the user are used to control the generation of the scrambling code and the channelization code;
  • 4 the air 4 channel symbol processing step is used to gather the S710 for the control channel symbol accumulation, channel estimation, maximum ratio combining;
  • TFCI Decoding step S712 which is used to decode all TFCI symbols of one frame or one TTI for TFCI symbol decimation, and decode the corresponding OFDM packets of the corresponding DPDCH and E-DPDCH.
  • the user parameter control step S708 further includes the following steps: an antenna data acceleration reading/waiting step S722, configured to send an antenna data acceleration/waiting control signal to the antenna data read/write control step, and control the antenna data read/write control step to accelerate the reading. Delaying antenna data or waiting; data channel data combining step S724, combining multipath demodulation result data of the data channel continuously outputted after the multipath demodulation step acceleration processing, and obtaining a final data channel symbol; antenna data
  • the buffering step S702 is configured to store the directly input antenna data and the delayed storage acceleration input antenna data according to the correlator length of the multipath demodulation step; and the multipath parameter control step S720, configured to perform different control channel and data channel Demodulation of speed.
  • Antenna data can be data of the 3GPP protocol.
  • the SF of the data of the 3GPP protocol may be any value between 2 and 256.
  • the input speed of the accelerated input antenna data may be n times the directly input antenna data, and the antenna data buffer step S702 includes n data buffer units, and each data buffer unit stores m chips.
  • the multipath parameter control step S720 may send the m chip antenna data stored in one antenna data buffer unit from the antenna data buffering step S702 to the subsequent multipath demodulation step 304 for each clock tick according to the multipath parameter. Demodulation at different speeds. Specifically, for the RAKE reception of the E-DPCH, first, the antenna data read/write control step S718 controls the input of the input antenna data into the antenna data memory S716, and simultaneously sends the input antenna data and the already stored delay antenna data.
  • Subsequent antenna data buffering step S702 is used for subsequent multipath demodulation, wherein the input antenna data is directly sent to the following antenna data buffering step S702, and the already stored delay data is accelerated to the reading/waiting step according to the antenna data.
  • Control of the S722 If it is necessary to start the accelerated delay input antenna data, the control antenna data read/write control step S718 accelerates the readout of the delayed input antenna data from the antenna number memory S716 and sends it to the subsequent antenna data buffering step S702, if the corresponding delay antenna After the number has accelerated the reading completion, the control antenna data read/write control step S718 stops reading the delayed antenna data and waits.
  • the antenna data buffering step S702 stores the directly input antenna data and the antenna data delayed by the post-acceleration input in accordance with the correlator length of the multipath demodulation step S704.
  • each antenna data buffer unit stores antenna data of m chips, and for antenna data that accelerates 2 times input, since the amount of antenna data input per unit time is twice the direct input antenna data, Therefore, each antenna requires two data buffer units, and each unit stores antenna data of m chips, which can meet the requirements of the multi-path acceleration demodulation of these antenna data.
  • the multipath parameter control step S720 based on the multipath parameter, reads out the m chip antenna data stored in one antenna data buffer unit from the antenna data buffering step S702 for each clock tick to the subsequent multipath adjustment step S704.
  • the user parameter control step S708 and the multipath parameter control step S720 jointly control the scrambling code and channelization code generating step S706 to generate a scrambling code and a channelization code required for the corresponding multipath demodulation.
  • the user parameter control step S708 is mainly to control the generation of the scrambling code and the channelization code according to the scrambling code number of the user and the actual SF of the user
  • the multipath parameter control step S720 is mainly to control the number of times the scrambling code and the channelization code are generated. Whether it is necessary to continuously generate the scrambling code and the channelization code, and control the generated scrambling code and channelization code to be sent to the multipath demodulation step S704.
  • the multipath demodulation step S704 performs correlation demodulation on the input antenna data and the scrambling code and the channelization code according to the control of the multipath parameter control step S720, wherein for the DPCCH and the E-DPCCH, only one clock tick is required to perform the m chip once. Antenna data and m chip scrambling code, channelization code correlation calculation, and for DPDCH, E - DPDCH, two clock beats are required, and each clock beat is performed once m chip antenna data and m chip scrambling code, channelization The relevant calculation of the code.
  • the multipath demodulation step S704 generates multipath demodulation results of the control channels of DPCCH and E-DPCCH, respectively, and the multipath demodulation results of the data channels of DPDCH and E-DPDCH are respectively sent to In each subsequent processing step.
  • the multipath demodulation node for the control channel is sent to the control channel symbol processing step S710 for symbol accumulation, channel estimation, maximum ratio combining, and TFCI symbol decimation obtains all TFCI symbols of one frame or one TTT and is sent to the TFCI decoding step S712.
  • the decoding is performed, and the corresponding DPDCH and E-DPDCH actual SF are sent to the user parameter control step S708 for controlling the DPDCH, the E-DPCHCH scrambling code, and the channelization code generation.
  • the multipath demodulation result of the data channel it is sent to the data channel data combining step S724 to control the continuous two multipath demodulation results for data combining according to the actual SF provided by the user parameter control step S708, and according to the actual The SF performs symbol data addition to obtain the data symbols of the final data channel.
  • the present embodiment is the same as the first embodiment in the acceleration/waiting control, the antenna data buffer structure, and the multipath demodulation control, and therefore the description thereof will be omitted.
  • the present invention achieves the following technical effects:
  • the present invention corresponds to a delayed demodulation mode, and an accelerated demodulation method is adopted for the delayed data, so that the data demodulation time of the delayed demodulation is shortened, thereby Meet the E-DPCH processing time limit requirement of the R6 protocol.
  • the present invention satisfies the processing time requirement of the WCDMA R6 protocol, and secondly, the data transmission and data caused by the increase of the hardware resources of the present invention than the synchronous demodulation mode.
  • the hardware resources required for storage are much less.
  • the control implementation of the present invention is relatively simple, it is easy to implement.
  • the RAK15 receiver and the method thereof of the present invention have great advantages over the original RAKE receiver and its method, whether it satisfies the protocol requirements or the hardware implementation resources and hardware implementation difficulty.
  • modules or steps of the present invention described above can be implemented by a general-purpose computing device that can be centralized on a single computing device or distributed across a network of multiple computing devices. Alternatively, they may be implemented by program code executable by the computing device, such that they may be stored in the storage device by the computing device, or they may be separately fabricated into individual integrated circuit modules, or they may be Multiple modules or steps are made into a single integrated circuit module.
  • the invention is not limited to any specific combination of hardware and software. It is to be understood that changes in these specific embodiments will be apparent to those skilled in the art without departing from the scope of the invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Radio Transmission System (AREA)
  • Mobile Radio Communication Systems (AREA)

Description

基于宽带码分多址系统的 RAKE接收装置及方法 技术领域 本发明涉及一种宽带码分多址系统（ WCDMA )基站的基带处理器上行接 收装置及方法， 更具体而言， 涉及的是基站上行接收支持 R6 协议情况下的 RAKE (多径分离合并）接收机硬件实现装置及方法。 背景技术 在 WCDMA无线通信系统中， 由于空间无线传输环境复杂而且恶劣， 因 此， 通常都使用 RAKE接收机装置来进行无线数据的接收。 该 RAKE接收机 装置通过对多条多径进行解调， 并进行最大比合并而实现无线信号的恢复。 在 WCDMA系统中， 现有的基站基带处理器的 RAKE接收机通常有以下 两种实现方式： 一种是专用物理控制信道 （ DPCCH ) 和专用物理数据信道 ( DPDCH )同时解调模式，在该模式中，由于当前帧的 DPDCH的扩频因子（ SF ) 是未知的， 所以只能控 -最小 SF 进于解调， 然后 ί醉调完一帧的 DPCCH 和 DPDCH, 将收集到所有的 TFCI符号数据译码并得到实际的 SF后， 再将已经 解调完成的、 一帧的 DPDCH进行二次积分； 另一种是 DPDCH延迟 DPCCI-I 一帧进行解调的延迟模式， 在该模式中， 首先， DPCCH 正常进行解调， 并当 解调完一帧 DPCCH之后将收集到所有的 TFCI符号数据进行译码， 从而得到 实际的 SF , 然后， 再开始进行 DPDCH解调， 这时 DPDCH解调可以按实际的 SF进 4亍解调。 下面， 参照附图对现有的基站基带处理器的 RAKE接收机的两种实现方 式进行详细说明。 其中假设加速速度为 2倍的直接输入天线数据的速度 , 多径 解调模块相关器长度是 m码片。 图 1为第一种模式涉及的 WCDMA系统现有的同步解调模式 RAKE接收 机装置。 如图 1所示， 首先， 对于现有的同步解调模式 RAKE接收机装置， 包 括天线数据緩存模块 102、 多径解调模块 104、 扰码和信道化码产生模块 106、 用户参数控制模块 108、 控制信道符号处理模块 110、 TFCI译码模块 112、 以 及数据信道二次积分模块 114。 具体而言， 首先，输入的天线数据直接输入天线数据緩存模块 102并緩存 起来， 然后每个时钟周期都送 m码片的天线数据到多径解调模块 104中， 同时 用户参数控制模块 108控制 4尤码和信道化码产生模块 106产生对应的扰码和信 道化码， 并也送到多径解调模块 104中。 在多径解调模块 104中将输入的天线 数据与扰码、 信道化码进行相关累加运算， 其中， 数据信道进行相关累加运算 时是按照最小 SF进行的， 这样分别可得到控制信道（DPCCII ) 的符号数椐和 数据信道（DPDCH ) 的符号数据。 接下来， 将控制信道的符号数据送到控制 信道符号处理模块 110中并进行信道估计、 最大比合并、 TFCI符号抽取后， 可 得到一帧的所有 TFC1符号。 一帧的所有 TFCI符号数据; 送到 TFCI译码模块 112进行译码， 译码后可得到对应的数据信道的实际的 SF, 然后将实际的 SF 送给数据信道二次积分模块 114。 在数据信道二次积分模块 114中， 在得到实 际的 SF之前， 已经存储了全部的数据信道符号数据， 首先， 读出这些符号数 据， 并根据实际的 SF进行二次符号累加， 从而可得到最终的数据信道符号。 图 2为第二种模式涉及的 WCDMA系统现有的延迟解调模式 RAKE接收 机装置。 如图 2所示， 首先， 对于现有的同步解调模式 RAKE接收机装置， 包 括天线数据緩存模块 202、 多径解调模块 204、 扰码和信道化码产生模块 206、 用户参数控制模块 208、 控制信道符号处理模块 210、 TFCI译码模块 212、 天 线数据存储器 216、 以及天线数据读写控制模块 218。 对于现有的延时解调模式 RAKE接收机装置，天线数据读写控制模块 218 控制将输入的天线数据存储到天线数据存储器 206中， 同时， 将输入的天线数 据和已经存储的延时天线数据送到后续的天线数据緩存模块 202 , 以便下面步 骤中的多径解调。 天线数据緩存模块 202緩存延时和直接输入的天线数据， 然 后每个时钟周期送 m码片的天线数据到多径解调模块 204中， 同时， 用户参数 控制模块 208控制扰码和信道化码产生模块 206产生对应的扰码和信道化码， 该扰码和信道化码也被送到多径解调模块 204中。 在多径解调模块 204中， 将 输入的天线数据与扰码、 信道化码进行相关累加运算， 这样分別可得到控制信 道（DPCCH ) 的符号数据和数据信道 ( DPDCH ) 的符号数据。 然后将控制信 道的符号数据送到控制信道符号处理模块 210 进行信道估计、 最大比合并、 TFC1符号抽取二得到一帧的所有的 TFCI符号。 将一帧的所有 '1TCJL符号数据 送到 TFCI译码模块 212进行译码，译码后可得到对应的数据信道的实际的 SF, 并将实际的 SF送到用户参数控制模块 208中， 以便控制扰码和信道化码产生。 如图 1和图 2所示， 在现有的 RAKE接收机中， 同时 /祥调模式的 RAKE 接收机装置主要的优点在于满足 3GPP的 R6协议的处理时间要求， 而延迟解 调模式 RAKE 接收机装置主要是的优点在于弥补同时解调模式导致的传输和 存储数据量大的缺点。但是延时解调模式 RAKE接收机装置的处理时间无法满 足 3GPP的 R6协议的处理时间要求， 因此需要减少延时解调模式 RAKE接收 机装置的处理时间。由于延时解调模式 RAKE接收机装置存储了一帧时间的天 线数据， 用于在对应的 DJPDCH获得实际的 SF之后， 再开始解调， 但是， 由 于现有的延时解调模式 RAKE 接收机装置的延迟天线数据输入速度和解调速 度与直接输入天线数据的速度是一样的， 所以导致总的解调处理时间很长。 因 此， 只需要加速延迟天线数据的输入速度和多径解调速度， 就可以减少总的解 调处理时间 , 达到 3GPP的 R6协议的处理时间要求。 同时， 3GPP规定 E - DPDCH实际的 SF可以在 2 ~ 256的范围内任意变 化， 而且不需要重建无线链路， 即， 所有用户的最小 SF都是 2 , 但是实际的 SF可能是 2、 4、 8、 16、 32、 64、 128、 256 内任意一个值。 根据这个特点， 如果采用同时解调模式， 所有的用户都必须按 SF = 2来解调 E― DPDCH, 一直 等到 E― DPCCH解调完一个 TTI , 收集完全部的 ETFCI并译码而得到实际的 SF后， 再进行二次积分。 对于 SF = 2时， 一个 l OmsTTI有 19200个数据， 当 用户数达到 128时， 首先需要.存储大量的数据， 同时在一个 TTI内处理这么多 数据需要高达 250MHz的工作频率才能完成。 因此 , 当用户数多的时候 , 需要 很大的存储资源才能满足这个要求， 而且需要很高的数据处理频率， 从而增加 了系统实现的困难和成本。 而且， 在 R99协议中， 由于专用物理信道（ DJPCH )处理没有严格的时间 要求， 但是系统针对不同的业务要求， 有最小 SF 的限制， 例如数据业务的最 小 SF是. 4 , 对应的实际的 SF的范围是 4、 8和 16。 因此采用上述两种 RAKE 接收机装置， 延迟解调模式比同时解调模式更节约硬件资源， 因为可以 4吏用实 际的 SF进行解调和数据存储， 而且省略了二次积分的步骤， 因此大多数通信 系统都采用延迟解调模式。 但是对于 3GPP的 R6协议而言， 其增加了上行增强专用物理信道 ( E ~ DPCH ), 该信道的处理有严格的定时限制。 根据 3GPP规定， 对于 2ms ΤΠ在 基站系统总的处理延时不能超过 8. 3ms； 10ms TTI在基站系统总的处理延时不 能超过 24.3ms。 根据这个限制， 如果采用延迟解调模式的 RAKE接收机装置 来处理 E - DPCH, 则无法满足系统处理时间限制的要求。 综上所述， 现有的两种 RAKE接收机装置都无法满足 WCDMA的 R6协 议要求， 必须采用一种既能满足时间限制要求， 又不需要太大的存储资源的
RAKE接收机装置， 其能够解决上述相关技术中的问题。 发明内容 本发明的 的在于提供一种满足 WCDMA的 R6协议实现要求的、 既满 足时间限制要求， 又不需要太大的存储资源的基于 WCDMA的 RAKE接收机 装置。它克服了传统的同步解调模式 RAKE接收机需要占用较多存储资源的缺 点， 同时也克服了传统的延迟解调模式 RAKE 接收机需要较长处理时间的缺 点。 根据本发明的一个方面， 提供了一种 RAKE接收机装置， 包括延迟解调 模式连接工作的以下模块： 天线数据存储器、 天线数据读写控制模块、 多径解 调模块、 扰码和信道化码产生模块、 用户参数控制模块、 控制信道符号处理模 块、 TFCI译码模块， 还包括： 天线数据加速读取 /等待模块， 用于向天线数据 读写控制模块发送天线数据加速 /等待控制信号，控制天线数据读写控制模块加 速读取延迟天线数据或者等待； 数据信道数据合并模块， 用于对多径解调模块 加速处理后连续输出的数据信道的多径解调结果数据进行合并处理， 并得到最 终的数据信道符号； 天线数据緩存模块， 用于根据多径解调模块的相关器长度 存储直接输入的天线数据和延迟存储后加速输入的天线数据； 以及多径参数控 制模块， 用于对控制信道和数据信道进行不同速度的解调》 在上述的 RAKE接收机装置中， 天线数据是 3 GPP协议的数据。 在上述的 RAKE接收机装置中， 3GPP协议的数据的 SF是 2 '- 256之间的 任意值。 在上述的 RAKE接收机装置中， 加速输入的天线数据的输入速度为直接 输入的天线数据的 n倍， 天线数据緩存模块包括 n个数据緩存单元， 每个数据 緩存单元存储 码片。 在上述的 RAKE接收机装置中， 多径参数控制模块根掂多径参数， 每个 时钟节拍从天线数据緩存模块中读出一个天线数据緩存单元存储的 m 码片天 线数据送到后面的多径解调模块， 以进行不同速度的解调。 根据本发明的另一方面， 提供了一种 RAKE接收方法， 包括延迟解调模 式工作的以下步3聚： 天线数据存储步骤、 天线数据读写控制步骤、 多径解调步 骤、 扰码和信道化码产生步 、 用户参数控制步骤、 控制信道符号处理步骤、
TFCI译码步骤， 还包括以下步錄： 天线数据加速读取 /等待步骤， 向天线数据 读写控制步谏发送天线数据加速 /等待控制信号，控制天线数据读写控制步骤加 速读取延迟天线数据或者等待； 数据信道数据合并步驟， 对多径解调步驟加速 处理后连续输出的数据信道的多径解调结果数据进行合并处理， 并得到最终的 数据信道符号； 天线数据緩存步骤 , 根据多径解调步骤的相关器长度存储直接 输入的天线数据和延迟存储后加速输入的天线数据； 以及多径参数控制步骤， 对控制信道和数据信道进行不同速度的解调。 在上述的 RAKE接收方法中， 天线数据是 3GPP协议的数据。 在上述的 RAKE接收方法中， 3GPP协议的数据的 SF是 2 ~ 256之间的任 意值。 在上述的 RAKE接收方法中， 加速输入的天线数据的输入速度为直接输 入的天线数据的 n倍。 天线数据緩存步骤包括 n个数据緩存单元每个数据緩存 单元存储 m码片。 在上述的 RAKE接收方法中， 多径参数控制步骤根据多径参数， 每个时 钟节拍从天线数据緩存步骤中读出一个天线数据緩存单元存储的 m 码片天线 数据送到后面的多径解调步骤， 以进行不同速度的解调。 通过上迷扶术方案， 本发明实现了如下技术效果： 一方面本发明采用延迟解调模式， 避免了同步解调时， 对应 DPDCH 只能采用最 ' j、 SF = 2进行解调， 从而产生大量的数据符号， 导致数据传输和数 据存储困难的问题； 另一方面本发明对应延迟解调模式， 对于延迟的数据采用 加速解调的方式， 使延迟解调的数据解调时间缩短， 从而满足 R6协议的 E - DPCH处理时间限制要求。 虽然由于延迟解调加速导致硬件资源有所增加， 但 是， 首先由于本发明满足了 WCDMA的 R6协议的处理时间要求， 其次由于本 发明对硬件资源的增加比同步解调模式导致的数据传输和数据存储需要的硬 件资源要少很多， 最后由于本发明的控制实现比较简单， 所以便于实现。 总之， 本发明的 RAKE接收机及其方法无论是满足协议要求，还是硬件实现资源和硬 件实现难度上都比原有的 RAKE接收机及其方法具有很大的优势。 本发明的其它特征和优点将在随后的说明书中阐述， 并且，部分地从说明 书中变得显而易见， 或者通过实施本发明而了解。 本发明的目的和其他优点可 通过在所写的说明书、 权利要求书、 以及附图中所特别指出的结构来实现和获 得。 附图说明 此处所说明的附图用来提供对本发明的进一步理解 , 构成本申请的一部 分， 本发明的示意性实施例及其说明用于解释本发明， 并不构成对本发明的不 当限定。 在附图中： 图 1为 WCDMA系统传统的同步解调模式 RAKE接收机装置； 图 2为 WCDMA系统传统的延迟解调模式 RAKE接收机装置； 图 3为本发明第一实施例涉及的基于 WCDMA系统 RAKE接收机装置的 框图； 图 4为本发明第一实施例涉及的 RAKE接收机装置中的天线数据加速读 取 /等待模块的加速 /等待控制时序图； 图 5 为本发明第一实施例涉及的传统 RAKE 接收机装置和本发明的 RAKE接收机装置中的天线数据緩存模块的天线数据緩存结构对比图； 以及 图 6为本发明第一实施例涉及的 RAKE接收机装置中的多径解调模块的 多径解调控制时序图； 以及 图 7为第二实施例涉及的 RAKE接收方法的流程图。 具体实施方式 下面将参考附图并结合实施例， 来详细说明本发明。 第一实；^例 图 3是.本实 例涉及的基于 WCDMA系统 RAKE 4 收才几装置。 在 RAKE接收机装置中， 包括延迟解调模式连接工作的以下模块： 天线 数据存储器 316, 用于存储输入的天线数据和延时天线数据； 天线数据读写控 制模块 318, 用于控制输入的天线数据和已经存储的延时天线数据的读写； 多 径解调模块 304, 用于根据多径参数控制模块 320的控制将输入的天线数据和 扰码、 信道化码进 4于相关解调； 扰码和信道化码产生模块 306, 用于产生对应 多径解调需要的扰码和信道化码； 用户参数控制模块 308， 用于根据用户的扰 码号和用户实际的 SF来控制扰码和信道化码的产生； 控制信道符号处理模块 310, 用于进行控制信道符号累加， 信道估计， 最大比合并；
TFCI译码; i:莫块 312,用于对 TFCI符号抽取得到一帧或者一个 ΤΊΊ的所有 的 TFCI符号进行译码， 并且将译码得到对应的 DPDCI- I、 E - DPDCH实际的 SF送到用户参数控制模块 308, 还包括： 天线数据加速读取 /等待模块 322, 用于向天线数据读写控制模 块发送天线数据加速 /等待控制信号，控制天线数据读写控制模块加速读取延迟 天线数据或者等待； 数据信道数据合并模块 324, 用于对多径解调模块加速处 理后连续输出的数据信道的多径解调结果数据进行合并处理， 并得到最终的数 据信道符号； 天线数据緩存模块 302, 用于根据多径解调模块的相关器长度存 储直接输入的天线数据和延迟存储后加速输入的天线数据； 以及多径参数控制 模块 320 , 用于对控制信道和数据信道进行不同速度的解调。 天线数据可以是 3GPP协议的数据。
3GPP协议的数据的 SJF可以是 2 ~ 256之间的任意值。 加速输入的天线数据的输入速度可以为直接输入的天线数据的 n倍，天线 数据緩存模块 302包括 11个数据緩存单元， 每个数据緩存单元存储 m码片。 多径参数控制模块 320可以根据多径参数，每个时钟节拍从天线数据緩存 模块 302中读出一个天线数据緩存单元存储的 m码片天线数据送到后面的多径 解调模块 304, 以进行不同速度的解调。 具体来说， 对于 E - DPCH的 RAKE接收， 首先天线数据读写控制模块 318控制将输入的天线数据存储到天线数据存储器 316中， 同时将输入的天线 数据和已经存储的延时天线数据送到后续的天线数据緩存模块 302 , 用于后面 的多径解调，其中输入的天线数据是直接送到后面的天线数据緩存模块 302的， 而已经存储的延时数据则根据天线数据加速读取 /等待模块 322的控制，如果需 要开始加速延迟的输入天线数据， 则控制天线数据读写控制模块 318加速从天 线数据存储器 316中读出延迟的输入天线数据并送到后面的天线数据緩存模块 302 中， 如果对应的延迟天线数据已经加速读取完成， 则控制天线数据读写控 制模块 318停止读取延迟天线数据并等待。 天线数据緩存模块 302 将直接输入的天线数据和延迟存储后加速输入的 天线数椐根据多径解调模块 304的相关器长度进行存储。 其中对于直接输入的 天线数据， 每个天线数据緩存单元存储 m码片的天线数据' , 而对于加速例如 2 倍输入的天线数据， 由于单位时间内输入的天线数据量是直接输入天线数据的 2倍， 因此每个天线需要两个数据緩存单元，每个单元存储 m码片的天线数据， 从而可以满足这些天线数据对应多径的加速解调的要求。 同时多径参数控制模 块 320根据多径参数， 每个时钟节拍从天线数据緩存模块 302中读出一个天线 数据緩存单元存储的 m码片天线数据送到后面的多径解调模块 304。 用户参数控制模块 308和多径参数控制模块 320共同控制扰码和信道化 码产生模块 306产生对应多径解调需要的扰码和信道化码。 其中用户参数控制 模块 308主要是根据用户的尤码号和用户实际的 SF来控制尤码和信道化码的 产生， 而多径参数控制模块 320主要是控制扰码和信道化码的产生次数， 是否 需要连续产生扰码和信道化码， 并控制将产生的扰码和信道化码送到多径解调 模块 304中。 多径解调模块 304才艮据多径参数控制模块 320的控制将输入的天线数据 和扰码、 信道化码进行相关解调， 其中对于 DPCCH和 E - DPCCH, 只需要一 个时钟节拍进 4亍一次 m码片天线数据和 m码片扰码、 信道化码的相关计算， 而对于 DPDCH：、 E一 DPDCH则需要二个时钟节拍， 每个时钟节拍进行一次 m 码片天线数据和 m码片扰码、 信道化码的相关计算。 根据信道化码的不同， 多径解调模块 304分别产生 DPCCH、 E - DPCCH 这些控制信道的多径解调结果， 以及 DPDCH、 E - DPDCH这些数据信道的多 径解调结果分别送到备自后续的处理模块中。 对于控制信道的多径解调结果送到控制信道符号处理模块 310 进行符号 累加、 信道估计、 最大比合并， TFCI符号抽取得到一帧或者一个 TTI的所有 的 TFCI符号送到 TFCI译码模块 312进行译码， 译码得到对应的 DPDCH、 E - DPDCH 实际的 SF 送到用户参数控制模块 308, 用于控制 DPDCH、 E - DPDCH扰码、 信道化码产生。 对于数据信道的多径解调结果， 送到数据信道数据合并模块 324， 根据用 户参数控制模块 308提供的实际的 SF来控制连续的两次多径解调结果进行数 据合并， 并根据实际的 SF进行符号数据累加得到最终的数据信道的数据符号。 图 4是本实施例涉及的 RAKE接收机装置中的天线数据加速读取 /等待模 块 322的加速 /等待控制时序图。 从时序图上可以看到， 在天线数据加速读取 /等待模块 322的控制下， 延 迟的天线数据读出速度是直接输入的天线数据的 2倍， 因此对于一帧的直接天 线数据输入时间， 只需要一半的时间也即半帧时间来加速读入天线数据， 对应 的多径解调模块 304也只需要半帧时间完成对 E - DPDCH的解调， 剩下的半 帧时间则 ^亭止读取延迟天线数据并等寺。 图 5是本实施例涉及的传统 RAKE接收机装置和本发明的 RAKK接收机 装置中的天线数据緩存模块 302的天线数据緩存结构对比图。 如图 5所示， 左边是传统 RAKE接收机装置的天线数据缓存结构， 右边 是本发明的 RAKE接收机装置的天线数据緩存结构。 假设 0,1, ... ... ,η-1天线号 对应的是 DPCCH、 Ε - DPCCH的多径对应的天线号， η,η+ 1,…… ,2η- 1天线号 是 DPDCH、 Ε - DPDCH的多径对应的天线号。 对于传统 RAKE接收机装置， 每条多径对应只需要一个存储单元，每个存储单元存储 m码片的数据用于后面 的多径解调。 而对于本发明 RAKE接收机装置， 其中 DPCCH和 E - DPCCH 多径只需要一个存储单元，每个存储单元存储 m码片的数据用于后面的多径解 调， 而 DPDCH和 E - DPDCH多径由于输入的延迟天线数据是 2倍加速输入 的， 因此每条多径对应需要连续两个存储单元 , 每个存储单元存储 m码片的数 据用于后面的多径解调。 图 6是本实；^例涉及的 RAKE接收机装置中的多径解调模块 304的多径 解调控制时序图。 如图 6所示， 上面是传统 RAKE接收机装置的多径解调模块 304的多径 解调控制时序图，下面是本发明的 RAKE接收机装置的多径解调模块 304的多 径解调控制时序图。 对于传统 RAKE接收机装置， 每条多径对应只需要一次多 径解调， 每次解调 m码片的数据。 而对于本发明的 RAKIi接收机装置， 其中 DPCCH和 E - DPCCH多径只需要一次多径解调， 每次解调 m码片的数据， 而 DPDCH和 E - DPDCH多径由于输入的延迟天线数据是 2倍加速输入的， 因此 每条多径对应需要连续两次多径解调，每次解调 m码片的数据送到后面的数据 信道数据合并模块进行数据符号合并。 第二实；^例 根据本发明的另一方面， 如图 7所示提供了一种 RAKE接收方法， 包括 延迟解调模式工作的以下步驟： 天线数据存储步骤 S716, 用于存储输入的天线 数据和延时天线数据； 天线数据读写控制步骤 S718, 用于控制输入的天线数据 和已经存储的延时天线数据的读写； 多径解调步驟 S704, 用于根据多径参数控 制步骤 S720 的控制将输入的天线数据和扰码、 信道化码进行相关解调； 扰码 和信道化码产生步骤 S706 , 用于产生对应多径解调需要的扰码和信道化码； 用 户参数控制步骤 S708 , 用于根据用户的扰码号和用户实际的 SF来控制扰码和 信道化码的产生； 4空制4言道符号处理步 ^聚 S710 , 用于进^"控制信道符号累加， 信道估计， 最大比合并； TFCI译码步骤 S712 , 用于对 TFCI符号抽取得到一 帧或者一个 TTI的所有的 TFCI符号进行译码，并且将译码得到对应的 DPDCH、 E - DPDCH实际的 SF送到用户参数控制步驟 S708。 还包括以下步 : 天线数据加速读取 /等待步骤 S722 , 用于向天线数据读 写控制步骤发送天线数据加速 /等待控制信号，控制天线数据读写控制步骤加速 读取延迟天线数据或者等待； 数据信道数据合并步骤 S724， 用于对多径解调步 骤加速处理后连续输出的数据信道的多径解调结果数据进行合并处理， 并得到 最终的数据信道符号； 天线数据緩存步骤 S702 , 用于根据多径解调步骤的相关 器长度存储直接输入的天线数据和延迟存储后加速输入的天线数据； 以及多径 参数控制步 S720, 用于对控制信道和数据信道进行不同速度的解调。 天线数据可以是 3GPP协议的数据。
3GPP协议的数据的 SF可以是 2 ~ 256之间的任意值。 加速输入的天线数据的输入速度可以为直接输入的天线数据的 n倍，天线 数据緩存步 S702包括 n个数据緩存单元， 每个数据緩存单元存储 m码片。 多径参数控制步骤 S720可以根据多径参数， 每个时钟节拍从天线数据緩 存步骤 S702中读出一个天线数据緩存单元存储的 m码片天线数据送到后面的 多径解调步骤 304, 以进行不同速度的解调。 具体来说， 对于 E - DPCH的 RAKE接收， 首先天线数据读写控制步骤 S718控制将输入的天线数据存储到天线数据存储器 S716中， 同时将输入的天 线数据和已经存储的延时天线数据送到后续的天线数据緩存步骤 S702用于后 面的多径解调， 其中输入的天线数据是直接送到后面的天线数据緩存步驟 S702,而已经存储的延时数据则根据天线数据加速读取 /等待步骤 S722的控制， 如果需要开始加速延迟的输入天线数据， 则控制天线数据读写控制步骤 S718 加速从天线数椐存储器 S716 中读出延迟的输入天线数据并送到后面的天线数 据緩存步驟 S702, 如果对应的延迟天线数椐已经加速读取完成， 则控制天线数 据读写控制步骤 S718停止读取延迟天线数据并等待。 天线数据緩存步 S702将直接输入的天线数据和延迟存储后加速输入的 天线数据根据多径解调步骤 S704 的相关器长度进行存储。 其中对于直接输入 的天线数据，每个天线数据緩存单元存储 m码片的天线数据， 而对于加速 2倍 输入的天线数据， 由于单位时间内输入的天线数据量是直接输入天线数据的 2 倍， 因此每个天线需要两个数据緩存单元， 每个单元存储 m码片的天线数据， 可以满足这些天线数据对应多径的加速解调的要求。 同时多径参数控制步骤 S720根据多径参数， 每个时钟节拍从天线数据緩存步驟 S702中读出一个天线 数据緩存单元存储的 m码片天线数据送到后面的多径 调步骤 S704。 用户参数控制步驟 S708和多径参数控制步驟 S720共同控制扰码和信道 化码产生步骤 S706产生对应多径解调需要的扰码和信道化码。 其中用户参数 控制步骤 S708主要是根据用户的扰码号和用户实际的 SF来控制扰码和信道化 码的产生， 而多径参数控制步骤 S720主要是控制扰码和信道化码的产生次数， 是否需要连续产生扰码和信道化码， 并控制将产生的扰码和信道化码送到多径 解调步骤 S704中。 多径解调步骤 S704根据多径参数控制步骤 S720的控制将输入的天线数 据和扰码、 信道化码进行相关解调， 其中对于 DPCCH和 E - DPCCH, 只需要 一个时钟节拍进行一次 m码片天线数据和 m码片扰码、 信道化码的相关计算， 而对于 DPDCH、 E - DPDCH则需要二个时钟节拍， 每个时钟节拍进行一次 m 码片天线数据和 m码片扰码、 信道化码的相关计算。 才艮据信道化码的不同，多径解调步骤 S704分别产生 DPCCH、 E― DPCCH 这些控制信道的多径解调结果， 以及 DPDCH、 E - DPDCH这些数据信道的多 径解调结果分别送到各自后续的处理步驟中。 对于控制信道的多径解调结杲送到控制信道符号处理步骤 S710进行符号 累加、 信道估计、 最大比合并， TFCI符号抽取得到一帧或者一个 TTT的所有 的 TFCI符号送到 TFCI译码步骤 S712进行译码， 译码得到对应的 DPDCH、 E - DPDCH 实际的 SF 送到用户参数控制步骤 S708, 用于控制 DPDCH、 E - DPDCH扰码、 信道化码产生。 对于数据信道的多径解调结果， 送到数据信道数据合并步骤 S724, 才艮据 用户参数控制步骤 S708提供的实际的 SF来控制连续的两次多径解调结果进行 数据合并， 并根据实际的 SF进行符号数据眾加得到最终的数据信道的数据符 号。 本实施例在加速 /等待控制、 天线数据緩存结构、 多径解调控制方面与第 —实; ^例相同 , 所以省略^其的说明。 从以上的描述中， 可以看出， 本发明实现了如下技术效果： 一方面本发明采用延迟解调模式， 避免了同步解调时， 对应 E DPDCH 只能采用最小 SF = 2进行解调， 从而产生大量的数据符号， 导致数据传输和数 据存储困难的问题； 另一方面本发明对应延迟解调模式， 对于延迟的数据采用 加速解调的方式， 使延迟解调的数据解调时间缩短， 从而满足 R6协议的 E - DPCH处理时间限制要求。 虽然由于延迟解调加速导致硬件资源有所增加， 但 是， 首先由于本发明满足了 WCDMA的 R6协议的处理时间要求， 其次由于本 发明对硬件资源的增加比同步解调模式导致的数据传输和数据存储需要的硬 件资源要少很多， 最后由于本发明的控制实现比较简单， 所以便于实现。 总之， 本发明的 RAK15接收机及其方法无论是满足协议要求，还是硬件实现资源和硬 件实现难度上都比原有的 RAKE接收机及其方法具有很大的优势。 显然， 本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以 用通用的计算装置来实现， 它们可以集中在单个的计算装置上， 或者分布在多 个计算装置所組成的网络上， 可选地， 它们可以用计算装置可执行的程序代码 来实现， 从而， 可以将它们存储在存储装置中由计算装置来 亍， 或者将它们 分别制作成各个集成电路模块， 或者将它们中的多个模块或步骤制作成单个集 成电路模块来实现。 这样， 本发明不限制于任何特定的硬件和软件结合。 应该 明白， 这些具体实施中的变化对于本领域的技术人员来说是显而易见的， 不脱 离本发明的精神保护范围。 以上所述权为本发明的优选实施例而已， 并不用于限制本发明，对于本领 域的技术人员来说， 本发明可以有各种更支和变化。 凡在本发明的精神和原则 之内， 所作的任何修改、 等同替换、 改进等， 均应包含在本发明的保护范围之 内。

Claims

权利要求书
1 · 一种 RAKE接收机装置， 包括延迟解调模式连接工作的以下模块： 天线 数据存储器（ 316 )、天线数据读写控制模块（ 318 )、多径解调模块（ 304 )、 扰码和信道化码产生模块（306 )、 用户参数控制模块 （308 )、 控制信道 符号处理模块 （310 )、 TFCI译码模块 （312 )， 其特征在于， 还包括： 天线数据加速读取 /等待模块 （322 ), 用于向所述天线数据读写控 制模块发送天线数据加速 /等待控制信号， 控制所述天线数据读写控制模 块加 读取延迟天线数据或者等待；
数据信道数据合并模块（ 324 ), 用于对所述多径解调模块加速处理 后连续输出的数据信道的多径解调结果数据进行合并处理， 并得到最终 的数据信道符号；
天线数据緩存模块 ( 302 ), 用于才艮据所述多径解调模块的相关器长 度存储直接输入的天线数据和延迟存储后加速输入的天线数据； 以及 多径参数控制模块（ 320 ), 用于对控制信道和数据信道进行不同速 度的解调。
2. 根据权利要求 1所述的 RAKE接收机装置， 其特征在于， 所述天线数据 是 3GPP协议的数据。
3. 根据权利要求 2所述的 RAKE接收机装置， 其特征在于， 3GPP协议的 数据的 SF是 2 ~ 256之间的任意值。
4. 根据权利要求 1所述的 RAKE接收机装置， 其特征在于， 所述加速输入 的天线数据的输入速度为直接输入的天线数据的 n倍， 所述天线数椐緩 存模块 （302 ) 包括 n 个数据緩存单元， 每个所述数据緩存单元存储 m 码片。
5. 根据权利要求 1所迷的 RAKE接收机装置， 其特征在于， 多径参数控制 模块 ( 320 )根据多径参数, 每个时钟节拍从天线数据緩存模块 ( 302 ) 中读出一个天线数据緩存单元存储的 m码片天线数据送到后面的多径解 调模块 （304 ), 以进行不同速度的解调。
6. 一种 RAKE接收方法， 包括延迟解调模式工作的以下步骤： 天线数据存 储步驟、 天线数据读写控制步骤、 多径解调步歌、 扰码和信道化码产生 步骤、 用户参数控制步骤、 控制信道符号处理步骤、 T.FCI译码步骤， 其 特征在于， 还包括以下步骤：
天线数据加速读取 /等待步驟， 向所述天线数据读写控制步骤发送 天线数据加速 /等待控制信号， 控制所述天线数据读写控制步骤加速读取 延迟天线数据或者等待；
数据信道数据合并步驟，对所述多径解调步马聚加速处理后连续输出 的数据信道的多径解调结果数据进行合并处理， 并得到最终的数据信道 符号；
天线数据緩存步骤，根据所述多径解调步驟的相关器长度存储直接 输入的天线数据和延迟存储后加速输入的天线数据； 以及
多径参数控制步骤， 对控制信道和数据信道进行不同速度的解调。 根据权利要求 6所述的 RAKE接收方法， 其特征在于， 所述天线数据是 3GPP协议的数据。 根据权利要求 7所述的 RAKE接收方法， 其特征在于， 3GPP协议的数 据的 SF是 2 ~ 256之间的任意值。 根据权利要求 6所述的 RAKE接收方法， 其特征在于， 所述加速输入的 天线数据的输入速度为直接输入的天线数据的 n倍， 所述天线数据緩存 步骤包括 n个数据緩存单元每个所述数据緩存单元存储 m码片。 根据权利要求 6所述的 RAKE接收机装置， 其特征在于， 多径参数控制 步驟根据多径参数， 每个时钟节拍从天线数据緩存步骤中读出一个天线 数据緩存单元存储的 m码片天线数据送到后面的多径解调步骤， 以进行 不同速度的解调。
PCT/CN2006/002997 2006-11-09 2006-11-09 Poste récepteur rake de système amrc large bande WO2008055384A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2006800538554A CN101401319B (zh) 2006-11-09 2006-11-09 基于宽带码分多址系统的rake接收装置及方法
PCT/CN2006/002997 WO2008055384A1 (fr) 2006-11-09 2006-11-09 Poste récepteur rake de système amrc large bande

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2006/002997 WO2008055384A1 (fr) 2006-11-09 2006-11-09 Poste récepteur rake de système amrc large bande

Publications (1)

Publication Number Publication Date
WO2008055384A1 true WO2008055384A1 (fr) 2008-05-15

Family

ID=39364164

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2006/002997 WO2008055384A1 (fr) 2006-11-09 2006-11-09 Poste récepteur rake de système amrc large bande

Country Status (2)

Country Link
CN (1) CN101401319B (zh)
WO (1) WO2008055384A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102487286A (zh) * 2010-12-01 2012-06-06 中兴通讯股份有限公司 一种数据处理方法及装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1533066A (zh) * 2003-03-18 2004-09-29 华为技术有限公司 一种对不同速率业务的上行解调方法
JP2005286587A (ja) * 2004-03-29 2005-10-13 Hitachi Kokusai Electric Inc 逆拡散装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1533066A (zh) * 2003-03-18 2004-09-29 华为技术有限公司 一种对不同速率业务的上行解调方法
JP2005286587A (ja) * 2004-03-29 2005-10-13 Hitachi Kokusai Electric Inc 逆拡散装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102487286A (zh) * 2010-12-01 2012-06-06 中兴通讯股份有限公司 一种数据处理方法及装置
CN102487286B (zh) * 2010-12-01 2014-08-13 中兴通讯股份有限公司 一种数据处理方法及装置

Also Published As

Publication number Publication date
CN101401319B (zh) 2012-03-28
CN101401319A (zh) 2009-04-01

Similar Documents

Publication Publication Date Title
TWI425774B (zh) 用於擴展頻譜接收器中之隨選解擴展
JPH10173594A (ja) 符号分割多元接続通信システム及び送信電力制御方法
US8472410B2 (en) Rake receiver architecture within a WCDMA terminal
US8842716B2 (en) Method and system for processing multipath clusters
AU2005222374A1 (en) Access channel with constrained arrival times
JP4700053B2 (ja) 情報レプリカを選択的に処理する方法および装置
JP4217859B2 (ja) 直接拡散スペクトル拡散通信受信機のスロットタイミング捕捉方法
RU2429573C1 (ru) Приемник rake и способ приема приемником rake смешанных служб на базе широкополосной системы множественного доступа с кодовым разделением каналов
US7023902B2 (en) Apparatus and method for scalable offline CDMA demodulation
WO2008055384A1 (fr) Poste récepteur rake de système amrc large bande
US7552257B2 (en) Data transmission device with a data transmission channel for the transmission of data between data processing devices
JP2000278759A (ja) 送信タイミング制御装置
WO2012016483A1 (zh) 多径搜索方法和多径搜索器
JP4126306B2 (ja) 符号分割多元接続通信システム及び送信電力制御方法
WO2003005596A1 (fr) Appareil de reception amrc et procede a decision souple des symboles de codes de correction d'erreur
KR100426622B1 (ko) 이동국 수신기에서의 다중 경로 신호 컴바이닝 장치 및 그방법
JP4206422B2 (ja) 符号分割多元接続通信システム及び送信電力制御方法
Souissi et al. Performance analysis of a random access direct sequence, packet combining, code division multiple access system
JP2000078078A (ja) 符号分割多元接続通信システム及び送信電力制御方法
WO2013139096A1 (zh) 多径搜索的方法和装置
JP2010011492A (ja) 送信電力制御方法
JP2007318784A (ja) 符号分割多元接続通信システム及び送信電力制御方法
JP2009182986A (ja) 送信電力制御方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 06805193

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 200680053855.4

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06805193

Country of ref document: EP

Kind code of ref document: A1