WO2008020009A2 - Method for picking and placing semiconductor chips and pick-and-place robot - Google Patents

Method for picking and placing semiconductor chips and pick-and-place robot Download PDF

Info

Publication number
WO2008020009A2
WO2008020009A2 PCT/EP2007/058370 EP2007058370W WO2008020009A2 WO 2008020009 A2 WO2008020009 A2 WO 2008020009A2 EP 2007058370 W EP2007058370 W EP 2007058370W WO 2008020009 A2 WO2008020009 A2 WO 2008020009A2
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor chips
wafer
semiconductor chip
semiconductor
bad
Prior art date
Application number
PCT/EP2007/058370
Other languages
German (de)
French (fr)
Other versions
WO2008020009A3 (en
Inventor
Stefan Kaltenbach
Original Assignee
Oerlikon Assembly Equipment Ltd, Steinhausen
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oerlikon Assembly Equipment Ltd, Steinhausen filed Critical Oerlikon Assembly Equipment Ltd, Steinhausen
Publication of WO2008020009A2 publication Critical patent/WO2008020009A2/en
Publication of WO2008020009A3 publication Critical patent/WO2008020009A3/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67271—Sorting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the invention relates to a method for the assembly of semiconductor chips and one for the
  • the located on a wafer semiconductor chips are tested. Subsequently, the wafer is usually glued to a carrier film and sawn, so that the semiconductor chips can be mounted individually. It is now known to save the results of the test as a so-called wafer map in a database. On the one hand, this eliminates the incoking of the unusable semiconductor chips, which reduces the cycle time during testing. The cycle time is also shortened during assembly, since the assembly machine no longer has to approach each semiconductor chip and must first check whether the semiconductor chip is solid or not. The assembly machine can directly process the usable semiconductor chips. On the other hand, additional data can be stored that provide information about special properties of the semiconductor chips, which can later be taken into account during assembly.
  • the assembly machine includes a camera with which the exact location of the semiconductor chip to be mounted can be determined. Before the assembly machine can remove and mount the semiconductor chips from the carrier film, the relationship between the position of the semiconductor chips and the wafer map must be established.
  • the invention has for its object to develop a method to make the reference between the position of the semiconductor chips and the wafer map.
  • the invention relates to a method for the assembly of semiconductor chips, in which the semiconductor chips sawn from a wafer are provided on a carrier, in particular a carrier foil or a carrier board.
  • the semiconductor chips are arranged in rows and columns. Some of the semiconductor chips near the edge of the rows and columns are only fragmentary.
  • Data about the semiconductor chips are stored in a wafer map, wherein the wafer map can be displayed in a two-dimensional matrix corresponding to the internal structure of the sawed wafer.
  • Each semiconductor chip is assigned an element of the matrix, wherein the element contains at least one value "good” or "bad", which indicates whether the associated semiconductor chip is a good semiconductor chip or a bad semiconductor chip.
  • the invention is based on the idea of establishing the connection between the semiconductor chips and the wafer map in a setup phase without the assistance of an operator, in at least one selected subarea in the region of the edge of the wafer, the course of a first boundary line between completely existing and only fragmentary existing semiconductor chips is determined and by looking in the wafer map, a second boundary line between as good and poorly marked semiconductor chips having the same course or within predetermined criteria similar history as the first boundary line.
  • the predefined criteria require, for example, that the course of the first boundary line is only the same on a section of a predetermined length as the course of the second boundary line.
  • This inventive concept can also be implemented with the following method steps: a) select a region of the carrier in which completely existing semiconductor chips as well as only fragmentarily present semiconductor chips are present, and take an image of the selected region or composed of several individual images,
  • the predetermined criteria preferably require that the second pattern is equal to the first pattern.
  • the predetermined criteria can be relaxed, however, if several attempts to find two identical patterns were unsuccessful.
  • step c the course of a borderline between only fragmentary existing and fully existing semiconductor chips is determined and formed the first pattern only from those rectangles of the selected portion adjacent to the boundary line.
  • the invention also relates to an automatic assembly machine for the assembly of semiconductor chips, with a wafer table for the provision of semiconductor chips arranged in rows and columns on a carrier, a camera and an image processing unit for determining the position of a semiconductor chip provided on the wafer table, a pick and place system with a bond head with at least one chip gripper, around the semiconductor chips from Remove wafer table, to transport to the substrate and to mount on the substrate, a transport device for the transport of substrates to a mounting station, and a control software for the control of the automatic assembly machine, the control software includes program code for performing a method according to the invention.
  • FIG. 2 shows semiconductor chips of a sawn wafer
  • FIG. 3 shows a wafer map
  • FIG. 4 shows geometric details of a wafer map
  • FIG. 5 shows a partial area of a wafer and FIG trajectory traveled by a camera relative to the wafer
  • FIG. 6 shows a representation of a region of the wafer map
  • FIG. 7 shows a representation of another region of the wafer map
  • FIG. 8 shows a partial region of the wafer map and a boundary line between "good” and "bad"
  • FIG. 9 shows an image of a region of a carrier foil with semiconductor chips
  • FIG. 10 shows a matrix which characterizes the image shown in FIG. 9 in a mathematical manner.
  • Fig. 1 shows schematically in temporal view a suitable for carrying out the inventive method automatic assembly machines.
  • the assembly machine comprises a wafer table 1, on which the semiconductor chips 3 are provided, a camera 4 and an image processing unit 5 for determining the position of the next semiconductor chip 3 to be removed from the wafer table 1, a transport device 6 for transporting substrates to a mounting location Pick and place system 7 with a bonding head 8 with at least one chip gripper 9 to remove the semiconductor chips 3 from the wafer table 1, to transport to the substrate and to mount on the substrate, and other assemblies that are not important for understanding the invention but , as well as one Control software for controlling the automatic assembly machine.
  • a carrier film 2 is used as the carrier for the semiconductor chips 3.
  • the arranged in rows and columns semiconductor chips 3 adhere to the carrier film. 2
  • the invention can of course also be used in The bonders and placement machines, whose construction differs from the typical construction mentioned above. In all cases, the camera is displaceable relative to the wafer table.
  • FIG. 2 shows the individual semiconductor chips 3 of a sawn wafer 10, which adhere to a carrier foil 2.
  • the semiconductor chips 3 are arranged in rows and columns. In the region of the edge of the wafer 10 lying semiconductor chips are not complete, but only as a fragment available.
  • the good semiconductor chips 3 are shown as white rectangles, the bad semiconductor chips 3 as hatched areas.
  • the edge of the wafer 10 contains a flattening or other mark, referred to in the art as "flat", which marks the orientation of the wafer 10.
  • the wafer map can be represented as a two-dimensional matrix representing an image of the semiconductor chips 3.
  • Figure 3 shows The wafer map 11 belonging to the semiconductor chips 3 of Fig. 2.
  • Each element of the matrix represents a real or fictitious semiconductor chip 3: the elements of the matrix represent, on the one hand, real semiconductor chips 3A, which are completely present, and real semiconductor chips 3B, which only however, there are also fictitious semiconductor chips IC that are not present because they would be outside the edge of the wafer (the elements of the two-dimensional matrix form a rectangle while the wafer is round.)
  • Semiconductor chips 3B are located at the edge of the wafer 10.
  • W g
  • W u
  • Fig. 3 are all Matrix elements representing a good semiconductor chip are shown as a white rectangle, while those matrix elements representing a bad semiconductor chip or a non-existent fictitious semiconductor chip IC are labeled with "u” rectangles
  • Fig. 4 shows a wafer map, in which those matrix elements on which the edge of the wafer 10 could ever lie, are hatched. In addition, two areas Ai and A 2 are surrounded by thick lines.
  • semiconductor chips that lie in the region of the edge of the wafer are present either only as fragmentary semiconductor chips 3B or as complete semiconductor chips 3A.
  • an image of at least a subregion of the semiconductor chips 3 provided on the carrier film 2 is then taken up and each semiconductor chip 3B, which is only fragmentarily present, is evaluated as a "bad” semiconductor chip and every completely present semiconductor chip 3A as a "good” semiconductor chip.
  • non-existent semiconductor chips are also evaluated as a "bad” semiconductor chip, and equivalently, it can be said that the "good” and "bad” semiconductor chips are separated by a boundary line having a specific profile Whether the wafer map contains an identical or almost the same pattern or an identical or almost identical boundary line, for reasons of time, preferably not the entire edge of the wafer is included in the investigation, but only selected subregions Allocate the wafer table to the Wafermap matrix elements without the assistance of an operator.
  • the setup phase begins with two per se known method steps in order to align the wafer sawed into the semiconductor chips and to prepare it for assembly.
  • the mounted on a frame carrier film 2 with the semiconductor chips 3 is provided as usual on the wafer table of the automatic assembly machine.
  • the associated Wafermap is loaded into the computer of the automatic assembly machine.
  • the position of the wafer 10 is now measured by a conventional method and roughly determined.
  • a known method is to take a picture (or multiple images) of the wafer with the camera, at least two, preferably three places to lay the tangent to the edge of the wafer and from the normal to the tangents, the approximate location of the center of the wafer too determine.
  • step 2 a first reference between the semiconductor chips and the wafer map is already produced by step 2, which, however, is still inaccurate. Namely, there is a high risk that the semiconductor chips are shifted with respect to the wafer map by at least one column or row.
  • the data on the size of the wafer 10 and the pitch of the semiconductor chips in the x and y directions are known.
  • the wafer table can bring any semiconductor chip in the field of view of the camera.
  • the assembly machine would now be able to determine the position and orientation of each approached semiconductor chip by means of conventional image recognition method and mount the semiconductor chip correctly.
  • the automatic assembly machine still lacks the information stored in the wafer memory for the semiconductor chip because the relationship between the semiconductor chips on the wafer table and the wafer map can still be wrong.
  • the following process steps make an exact reference.
  • the cover can be produced in various ways. In the following, three methods will be explained. The methods are only preferred embodiments. Those skilled in the art will be able to modify these preferred methods as necessary without departing from the spirit of the invention.
  • the first method comprises the steps 3.1 and 4.1:
  • the camera is moved stepwise along a predetermined path 12 relative to the wafer stage to scan a first portion Ci of the edge of the wafer 10.
  • the images taken by the camera during the movement are analyzed by the image processing unit and the boundary line 13 is sought, which separates only fragmentarily present semiconductor chips 3B from completely present semiconductor chips 3.
  • FIG. 5 illustrates this.
  • FIG. 5 shows a partial area of the wafer 10 and the path 12 traveled by the camera relative to the wafer 10, as well as the physical boundary line 13 between the fragmentary semiconductor chips 3B and the completely present semiconductor chips 3A.
  • boundary line 13 between the semiconductor chips on the carrier film 2 and a boundary line 14 were found between the matrix elements of the wafer map 11, which have a similar pattern, or it will, if predetermined by a Number of n scans is not the case, an alarm is generated to cause the reference to be made as before with the help of an operator.
  • a similar course of the boundary lines 13 and 14 means that a predetermined number of deviations from the same course are allowed.
  • the second method comprises the following steps 3.2 to 7.2:
  • FIG. 7 shows the values "u” or "g" of the 13 matrix elements 15 of the area Ai.
  • there is a definite boundary line 14 which separates the matrix elements 15 with the value "u” from the matrix elements 15 with the value "g".
  • partial area Bi Within the area Ai that partial area Bi is determined whose matrix elements 15 have at least one side in common with the boundary line 14.
  • the matrix elements 15 of the partial area Bi form a polygon Vi bounded by horizontal and vertical lines corresponding to the position of the associated matrix elements 15.
  • the polygon Vi has an internal structure formed by the values "u" and "g" of the matrix elements 15 of the partial area Bi.
  • the matrix elements 15 of the subregion Bi represent a specific pattern M (Bi) representing the course of the boundary line 14.
  • Fig. 8 illustrates the portion Bi, as well as the pattern M (Bi).
  • the image thus contains both completely existing semiconductor chips 3A and only fragmentary existing semiconductor chips 3B, as well as a contiguous region without semiconductor chips.
  • the image is subdivided by the image processing unit into adjoining rectangles 16, the surface of which substantially corresponds to the surface of a semiconductor chip, so that each rectangle 16 is assigned a completely present semiconductor chip 3A or a semiconductor chip 3B that is only fragmentary present or no semiconductor chip.
  • Each rectangle 16 is assigned the value "g” when the semiconductor chip is fully present, and the value "u” is assigned when the semiconductor chip is not completely present, and either the value "u” or the value "empty” is assigned no semiconductor chip is present.
  • FIG. 9 illustrates the image of the area Ci.
  • Figure 9 also illustrates where the region Ai of the wafer map 11 could be approximately.
  • FIG. 10 shows a mathematical representation of the result of step 6.2.
  • step 7.2 The investigation in step 7.2 is carried out, for example, so that in the area Ci all partial areas D are determined, which have the same geometric shape as the partial area Bi. Subsequently, it is checked for each subregion D whether the pattern M (D) is equal to the pattern M (Bi). In the example, this is the case, the partial area Di shown in FIG. 10 fulfills this condition.
  • the area Ci is "larger” than the area Ai. Conversely, if the area Ai is "larger” than the area Ci, then in step 7.2 'it is alternatively examined whether a portion of the boundary line 14 same course as the boundary line 13 has.
  • the third method comprises the following steps 3.3 to 6.3:
  • Semiconductor chips recorded or generated such an image from multiple frames.
  • the image thus contains both completely existing semiconductor chips 3A and only fragmentary existing semiconductor chips 3B, as well as a contiguous region without semiconductor chips.
  • This step is the same as step 6.2 of the second method.
  • a partial area is selected in the image, which contains only rectangles 16, which adjoin the borderline 13 with at least one side. In the example, this is the portion Di shown in FIG.
  • the method 2 or 3 it is advantageous to also repeat the method 2 or 3 for a wider range in order to check whether the determined in the first implementation of the method, the reference between the position of the semiconductor chips and the wafermap is right.
  • the ratio of good to bad semiconductor chips of a wafer map (in the jargon "yield") is not very high, that despite repeated execution of one or more of the explained methods, the relation between the position of the semiconductor chips and the In this case it is possible to have the strictly strict criteria that the border line 13 must have the same course as the border line 14 or that the pattern of a subregion of the semiconductor chips presented on the carrier film is the same as the pattern of a Wafermap's subarea, to loosen and only require that the course of the boundary line 13 is similar to the course of the boundary line 14, or that the patterns are similar to each other Similar means, for example, that one or two values of the internal structure may be different or that a certain percentage of deviations is allowed.
  • the described methods are carried out by the automatic assembly machine without the assistance of an operator, i. the assembly machine is set up and programmed to carry out the described procedures.
  • the setup phase i. successful manufacture of the reference between the semiconductor chips and the wafer mape
  • the setup phase is completed and the assembly phase begins, in which the assembly machine mounts the semiconductor chips on substrates.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

The invention relates to a method for picking and placing semiconductor chips (3), wherein the semiconductor chips adhering to a support are provided on a wafer table (1) and data relating to the semiconductor chips are stored in a wafer map (11). The semiconductor chips and the wafer map are correlated with each other by determining in at least one selected subsection in the region of the edge of the wafer the form of a first border line (13) between semiconductor chips (3A, 3B) which are complete or only fragmentary and by searching in the wafer map a second border line (14) between semiconductor chips (3A, 3B) which are marked as good or as bad, said second border line having the same form as the first border line (13).

Description

Verfahren für die Montage von Halbleiterchips und Montageautomat Method for mounting semiconductor chips and automatic assembly machine
Technisches GebietTechnical area
[0001] Die Erfindung betrifft ein Verfahren für die Montage von Halbleiterchips und einen für dieThe invention relates to a method for the assembly of semiconductor chips and one for the
Durchführung des Verfahrens geeigneten Montageautomat.Implementation of the procedure suitable assembly machine.
Hintergrund der ErfindungBackground of the invention
[0002] Nach der Herstellung werden die sich auf einem Wafer befindenden Halbleiterchips geprüft. Anschliessend wird der Wafer in der Regel auf eine Trägerfolie geklebt und zersägt, so dass die Halbleiterchips einzeln montiert werden können. Es ist nun bekannt, die Resultate der Prüfung als sogenannte Wafermap in einer Datenbank zu speichern. So entfällt einerseits das Inken der unbrauchbaren Halbleiterchips, was die Zykluszeit beim Prüfen reduziert. Auch bei der Montage verkürzt sich die Zykluszeit, da der Montageautomat nicht mehr jeden Halbleiterchip anfahren und zuerst prüfen muss, ob der Halbleiterchip geinkt ist oder nicht. Der Montageautomat kann direkt die brauchbaren Halbleiterchips abarbeiten. Andererseits lassen sich zusätzliche Daten speichern, die Auskunft geben über besondere Eigenschaften der Halbleiterchips, die später bei der Montage berücksichtigt werden können.After production, the located on a wafer semiconductor chips are tested. Subsequently, the wafer is usually glued to a carrier film and sawn, so that the semiconductor chips can be mounted individually. It is now known to save the results of the test as a so-called wafer map in a database. On the one hand, this eliminates the incoking of the unusable semiconductor chips, which reduces the cycle time during testing. The cycle time is also shortened during assembly, since the assembly machine no longer has to approach each semiconductor chip and must first check whether the semiconductor chip is solid or not. The assembly machine can directly process the usable semiconductor chips. On the other hand, additional data can be stored that provide information about special properties of the semiconductor chips, which can later be taken into account during assembly.
[0003] Der Montageautomat enthält eine Kamera, mit der die genaue Lage des zu montierenden Halbleiterchips bestimmt werden kann. Bevor der Montageautomat die Halbleiterchips von der Trägerfolie entnehmen und montieren kann, muss der Bezug zwischen der Lage der Halbleiterchips und der Wafermap hergestellt werden.The assembly machine includes a camera with which the exact location of the semiconductor chip to be mounted can be determined. Before the assembly machine can remove and mount the semiconductor chips from the carrier film, the relationship between the position of the semiconductor chips and the wafer map must be established.
[0004] Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zu entwickeln, um den Bezug zwischen der Lage der Halbleiterchips und der Wafermap herzustellen.The invention has for its object to develop a method to make the reference between the position of the semiconductor chips and the wafer map.
Kurze Beschreibung der ErfindungBrief description of the invention
[0005] Die Erfindung betrifft ein Verfahren für die Montage von Halbleiterchips, bei dem die aus einem Wafer zersägten Halbleiterchips auf einem Träger, insbesondere einer Trägerfolie oder einer Trägerplatine, bereitgestellt werden. Die Halbleiterchips sind in Reihen und Kolonnen angeordnet. Einige der Halbleiterchips im Bereich des Randes der Reihen und Kolonnen sind nur bruchstückhaft vorhanden. Daten über die Halbleiterchips sind in einer Wafermap gespeichert, wobei die Wafermap in einer der inneren Struktur des zersägten Wafers entsprechenden, zweidimensionalen Matrix darstellbar ist. Jedem Halbleiterchip ist ein Element der Matrix zugeordnet, wobei das Element wenigstens einen Wert „gut" oder „schlecht" enthält, der angibt, ob der zugeordnete Halbleiterchip ein guter Halbleiterchip oder ein schlechter Halbleiterchip ist. Der Erfindung liegt die Idee zu Grunde, in einer Einrichtungsphase den Bezug zwischen den Halbleiterchips und der Wafermap durch den Montageautomaten ohne Mithilfe eines Operateurs herzustellen, indem in mindestens einem ausgewählten Teilbereich im Bereich des Randes des Wafers der Verlauf einer ersten Grenzlinie zwischen vollständig vorhandenen und nur bruchstückhaft vorhandenen Halbleiterchips ermittelt wird und indem in der Wafermap eine zweite Grenzlinie zwischen als gut und als schlecht markierten Halbleiterchips gesucht wird, die den gleichen Verlauf oder innerhalb vorgegebener Kriterien ähnlichen Verlauf wie die erste Grenzlinie aufweist. Die vorgegebenen Kriterien verlangen beispielsweise, dass der Verlauf der ersten Grenzlinie nur auf einem Teilstück einer vorbestimmten Länge gleich ist wie der Verlauf der zweiten Grenzlinie.The invention relates to a method for the assembly of semiconductor chips, in which the semiconductor chips sawn from a wafer are provided on a carrier, in particular a carrier foil or a carrier board. The semiconductor chips are arranged in rows and columns. Some of the semiconductor chips near the edge of the rows and columns are only fragmentary. Data about the semiconductor chips are stored in a wafer map, wherein the wafer map can be displayed in a two-dimensional matrix corresponding to the internal structure of the sawed wafer. Each semiconductor chip is assigned an element of the matrix, wherein the element contains at least one value "good" or "bad", which indicates whether the associated semiconductor chip is a good semiconductor chip or a bad semiconductor chip. The invention is based on the idea of establishing the connection between the semiconductor chips and the wafer map in a setup phase without the assistance of an operator, in at least one selected subarea in the region of the edge of the wafer, the course of a first boundary line between completely existing and only fragmentary existing semiconductor chips is determined and by looking in the wafer map, a second boundary line between as good and poorly marked semiconductor chips having the same course or within predetermined criteria similar history as the first boundary line. The predefined criteria require, for example, that the course of the first boundary line is only the same on a section of a predetermined length as the course of the second boundary line.
[0006] Diese erfinderische Idee kann auch mit den folgenden Verfahrensschritten umgesetzt werden: a) einen Bereich des Trägers auswählen, in dem vollständig vorhandene Halbleiterchips als auch nur bruchstückhaft vorhandene Halbleiterchips vorhanden sind, und ein Bild des ausgewählten Bereichs aufnehmen oder aus mehreren Einzelbildern zusammensetzen,This inventive concept can also be implemented with the following method steps: a) select a region of the carrier in which completely existing semiconductor chips as well as only fragmentarily present semiconductor chips are present, and take an image of the selected region or composed of several individual images,
b) dem ausgewählten Bereich aneinander angrenzende Rechtecke zuordnen, deren Fläche im wesentlichen der Fläche eines Halbleiterchip entspricht, wobei in jedem Rechteck ein vollständig vorhandener Halbleiterchip oder ein nur bruchstückhaft vorhandener Halbleiterchip oder kein Halbleiterchip vorhanden ist,b) assign adjoining rectangles to the selected area, the area of which corresponds essentially to the area of a semiconductor chip, wherein a completely existing semiconductor chip or a fragmentary semiconductor chip or no semiconductor chip is present in each rectangle,
c) ermitteln eines Teilbereichs des ausgewählten Bereichs, wobei der Teilbereich wenigstens einige Rechtecke umfasst, die an eine Grenzlinie zwischen Rechtecken mit einem nur bruchstückhaft vorhandenen Halbleiterchip und Rechtecken mit einem vollständig vorhandenen Halbleiterchip angrenzen,c) determining a subregion of the selected region, wherein the subregion comprises at least some rectangles adjoining a boundary line between rectangles with a fragmentary semiconductor chip and rectangles with a completely present semiconductor chip,
c) den Rechtecken des Teilbereichs entweder den Wert „gut" zuordnen, wenn der Halbleiterchip vollständig vorhanden ist, oder den Wert „schlecht" zuordnen, wenn der Halbleiterchip nicht vollständig vorhanden ist, so dass die Rechtecke des Teilbereichs ein erstes Muster mit Werten „gut" oder „schlecht" bilden,c) assign the rectangles of the subregion either the value "good" if the semiconductor chip is completely present, or assign the value "bad" if the semiconductor chip is not completely present, so that the rectangles of the subregion form a first pattern with values "good" "or" bad "form,
e) suchen einer Teilmenge von Elementen der Matrix der Wafermap, wobei die Elemente der Teilmenge ein zweites Muster mit Werten „gut" oder „schlecht" bilden, wobei der Rand des zweiten Musters den gleichen Verlauf hat wie der Rand des ersten Musters und wobei das zweite Muster dem ersten Muster innerhalb vorgegebener Kriterien ähnlich ist.e) search a subset of elements of the matrix of the wafer map, wherein the elements of the subset form a second pattern with values "good" or "bad", wherein the edge of the second pattern has the same course as the edge of the first pattern and wherein second pattern is similar to the first pattern within predetermined criteria.
[0007] Die vorgegebenen Kriterien verlangen bevorzugt, dass das zweite Muster gleich dem ersten Muster ist ist. Die vorgegebenen Kriterien können jedoch gelockert werden, wenn mehrere Versuche, zwei gleiche Muster zu finden, erfolglos waren.The predetermined criteria preferably require that the second pattern is equal to the first pattern. The predetermined criteria can be relaxed, however, if several attempts to find two identical patterns were unsuccessful.
[0008] Bevorzugt wird nach dem Schritt c) der Verlauf einer Grenzlinie zwischen nur bruchstückhaft vorhandenen und vollständig vorhandenen Halbleiterchips ermittelt und das erste Muster nur aus denjenigen Rechtecken des ausgewählten Teilbereichs gebildet, die an die Grenzlinie angrenzen.Preferably, after step c), the course of a borderline between only fragmentary existing and fully existing semiconductor chips is determined and formed the first pattern only from those rectangles of the selected portion adjacent to the boundary line.
[0009] Die Erfindung betrifft auch einen Montageautomaten für die Montage von Halbleiterchips, mit einem Wafertisch für die Bereitstellung von in Reihen und Kolonnen auf einem Träger angeordneten Halbleiterchips, einer Kamera und einer Bildverarbeitungseinheit für die Bestimmung der Lage eines auf dem Wafertisch bereitgestellten Halbleiterchips, einem Pick und Place System mit einem Bondkopf mit mindestens einem Chipgreifer, um die Halbleiterchips vom Wafertisch zu entnehmen, zum Substrat zu transportieren und auf dem Substrat zu montieren, einer Transportvorrichtung für den Transport von Substraten zu einem Montageplatz, und einer Steuersoftware für die Steuerung des Montageautomaten, wobei die Steuersoftware Programmcode für die Durchführung eines erfmdungsgemässen Verfahrens enthält.The invention also relates to an automatic assembly machine for the assembly of semiconductor chips, with a wafer table for the provision of semiconductor chips arranged in rows and columns on a carrier, a camera and an image processing unit for determining the position of a semiconductor chip provided on the wafer table, a pick and place system with a bond head with at least one chip gripper, around the semiconductor chips from Remove wafer table, to transport to the substrate and to mount on the substrate, a transport device for the transport of substrates to a mounting station, and a control software for the control of the automatic assembly machine, the control software includes program code for performing a method according to the invention.
[0010] Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen und anhand der Zeichnung näher erläutert.The invention will be explained in more detail by means of embodiments and with reference to the drawing.
Beschreibung der FigurenDescription of the figures
Fig. 1 zeigt schematisch einen für die Durchführung des erfmdungsgemässen Verfahrens geeigneten Montageautomaten, Fig. 2 zeigt Halbleiterchips eines zersägten Wafers, Fig. 3 zeigt eine Wafermap, Fig. 4 zeigt geometrische Details einer Wafermap, Fig. 5 zeigt einen Teilbereich eines Wafers und eine von einer Kamera relativ zum Wafer zurückgelegte Bahn,2 shows semiconductor chips of a sawn wafer, FIG. 3 shows a wafer map, FIG. 4 shows geometric details of a wafer map, FIG. 5 shows a partial area of a wafer and FIG trajectory traveled by a camera relative to the wafer,
Fig. 6 zeigt eine Darstellung eines Bereichs der Wafermap, Fig. 7 zeigt eine Darstellung eines anderen Bereichs der Wafermap, Fig. 8 einen Teilbereich der Wafermap und eine Grenzlinie zwischen „ guten" und „schlechten"6 shows a representation of a region of the wafer map, FIG. 7 shows a representation of another region of the wafer map, FIG. 8 shows a partial region of the wafer map and a boundary line between "good" and "bad"
Halbleiterchips,Semiconductor chips,
Fig. 9 ein Bild eines Bereichs einer Trägerfolie mit Halbleiterchips, und Fig. 10 eine Matrix, die das in der Fig. 9 dargestellte Bild, auf mathematische Weise charakterisiert.9 shows an image of a region of a carrier foil with semiconductor chips, and FIG. 10 shows a matrix which characterizes the image shown in FIG. 9 in a mathematical manner.
Detaillierte Beschreibung der ErfindungDetailed description of the invention
[0011] Die Fig. 1 zeigt schematisch in zeitlicher Ansicht einen für die Durchführung des erfmdungsgemässen Verfahrens geeigneten Montageautomaten. Der Montageautomat umfasst einen Wafertisch 1 , auf dem die Halbleiterchips 3 bereitgestellt werden, eine Kamera 4 und eine Bildverarbeitungseinheit 5 für die Bestimmung der Lage des nächsten vom Wafertisch 1 zu entnehmenden Halbleiterchips 3, eine Transportvorrichtung 6 für den Transport von Substraten zu einem Montageplatz, ein Pick und Place System 7 mit einem Bondkopf 8 mit mindestens einem Chipgreifer 9, um die Halbleiterchips 3 vom Wafertisch 1 zu entnehmen, zum Substrat zu transportieren und auf dem Substrat zu montieren, und weitere Baugruppen, die für das Verständnis der Erfindung aber nicht wichtig sind, sowie eine Steuersoftware für die Steuerung des Montageautomaten. Bei diesem Beispiel wird als Träger für die Halbleiterchips 3 eine Trägerfolie 2 verwendet. Die in Reihen und Kolonnen angeordneten Halbleiterchips 3 haften auf der Trägerfolie 2.Fig. 1 shows schematically in temporal view a suitable for carrying out the inventive method automatic assembly machines. The assembly machine comprises a wafer table 1, on which the semiconductor chips 3 are provided, a camera 4 and an image processing unit 5 for determining the position of the next semiconductor chip 3 to be removed from the wafer table 1, a transport device 6 for transporting substrates to a mounting location Pick and place system 7 with a bonding head 8 with at least one chip gripper 9 to remove the semiconductor chips 3 from the wafer table 1, to transport to the substrate and to mount on the substrate, and other assemblies that are not important for understanding the invention but , as well as one Control software for controlling the automatic assembly machine. In this example, a carrier film 2 is used as the carrier for the semiconductor chips 3. The arranged in rows and columns semiconductor chips 3 adhere to the carrier film. 2
[0012] Es gibt Montageautomaten, bei denen der Wafertisch in zwei horizontalen Richtungen verschiebbar ist, während der Bondkopf des Pick und Place Systems im wesentlichen, d.h. abgesehen von kleinen Korrekturbewegungen, nur in einer horizontalen Richtung verschiebbar ist. Der Wafertisch wird jeweils verschoben, um den nächsten zu entnehmenden Halbleiterchip an einem vorbestimmten Ort für die Entnahme durch das Pick und Place System bereitzustellen. Die Kamera ist in der Regel ortsfest angeordnet. Solche Montageautomaten sind in der Fachwelt bekannt als Die Bonder.There are automatic assembly machines in which the wafer table is displaceable in two horizontal directions, while the bonding head of the pick and place system substantially, i. E. apart from minor corrective movements, is displaceable only in a horizontal direction. The wafer table is shifted each time to provide the next semiconductor chip to be extracted at a predetermined location for picking by the pick and place system. The camera is usually stationary. Such automatic assembly machines are known in the art as The Bonder.
[0013] Es gibt auch Montageautomaten, bei denen der Bondkopf des Pick und Place Systems in zwei horizontalen Richtungen verschiebbar ist, während der Wafertisch stationär ist. Die Kamera ist am Bondkopf angeordnet. Solche Montageautomaten sind in der Fachwelt bekannt als Bestückungsautomaten.There are also automatic assembly machines in which the bonding head of the pick and place system is displaceable in two horizontal directions, while the wafer table is stationary. The camera is located at the bondhead. Such automatic assembly machines are known in the art as placement machines.
[0014] Die Erfindung kann selbstverständlich auch bei Die Bondern und Bestückungsautomaten eingesetzt werden, deren Konstruktion von der oben erwähnten typischen Bauweise abweicht. In allen Fällen ist die Kamera relativ zum Wafertisch verschiebbar.The invention can of course also be used in The bonders and placement machines, whose construction differs from the typical construction mentioned above. In all cases, the camera is displaceable relative to the wafer table.
[0015] Wie bereits in der Einleitung erwähnt wird ein Wafer nach der Prüfung der Halbleiterchips und der Speicherung der Resultate der Prüfung in einer Datenbank, die im Fachjargon Wafermap genannt wird, in der Regel auf eine Trägerfolie geklebt und zersägt. Dies ist in der Fig. 2 dargestellt. Die Fig. 2 zeigt die einzelnen Halbleiterchips 3 eines zersägten Wafers 10, die auf einer Trägerfolie 2 haften. Die Halbleiterchips 3 sind in Reihen und Kolonnen angeordnet. Im Bereich des Randes des Wafers 10 liegende Halbleiterchips sind nicht vollständig, sondern nur als Bruchstück vorhanden. Die guten Halbleiterchips 3 sind als weisse Rechtecke, die schlechten Halbleiterchips 3 als schraffierte Flächen dargestellt. Der Rand des Wafers 10 enthält eine in der Fachwelt als „flat" bezeichnete Abplattung oder eine andere Markierung, die die Orientierung des Wafers 10 kennzeichnet. Die Wafermap ist als zweidimensionale Matrix darstellbar, die ein Abbild der Halbleiterchips 3 darstellt. Die Fig. 3 zeigt die Wafermap 11 , die zu den Halbleiterchips 3 der Fig. 2 gehört. Jedes Element der Matrix stellt einen realen oder fiktiven Halbleiterchip 3 dar: die Elemente der Matrix repräsentieren einerseits reale Halbleiterchips 3A, die vollständig vorhanden sind, und reale Halbleiterchips 3B, die nur als Bruchstück vorhanden sind, andererseits aber auch fiktive Halbleiterchips IC, die nicht vorhanden sind, weil sie ausserhalb des Randes des Wafers liegen würden (Die Elemente der zweidimensionalen Matrix bilden ein Rechteck, während der Wafer rund ist). Halbleiterchips 3B befinden sich am Rand des ursprünglichen Wafers 10. Jedes Element der Matrix enthält einen Wert W = „g" oder W = „u", der angibt, ob der zugehörige Halbleiterchip ein „guter" (W=g) oder „schlechter" (W=u) Halbleiterchip ist. In der Fig. 3 sind alle Matrixelemente, die einen guten Halbleiterchip darstellen, als weisses Rechteck dargestellt, während diejenigen Matrixelemente, die einen schlechten Halbleiterchip oder einen überhaupt nicht vorhandenen fiktiven Halbleiterchip IC repräsentieren, mit einem „u" beschriftete Rechtecke sind. Des weiteren kann jedes Element der Matrix, dessen Wert W=g ist, weitere Daten enthalten, die den zugehörigen Halbleiterchip charakterisieren. Dies ist hier aber nicht von Interesse.As already mentioned in the introduction, a wafer after testing the semiconductor chips and storing the results of the test in a database, which is called in the jargon Wafermap, usually glued to a carrier foil and sawed. This is shown in FIG. 2. FIG. 2 shows the individual semiconductor chips 3 of a sawn wafer 10, which adhere to a carrier foil 2. The semiconductor chips 3 are arranged in rows and columns. In the region of the edge of the wafer 10 lying semiconductor chips are not complete, but only as a fragment available. The good semiconductor chips 3 are shown as white rectangles, the bad semiconductor chips 3 as hatched areas. The edge of the wafer 10 contains a flattening or other mark, referred to in the art as "flat", which marks the orientation of the wafer 10. The wafer map can be represented as a two-dimensional matrix representing an image of the semiconductor chips 3. Figure 3 shows The wafer map 11 belonging to the semiconductor chips 3 of Fig. 2. Each element of the matrix represents a real or fictitious semiconductor chip 3: the elements of the matrix represent, on the one hand, real semiconductor chips 3A, which are completely present, and real semiconductor chips 3B, which only however, there are also fictitious semiconductor chips IC that are not present because they would be outside the edge of the wafer (the elements of the two-dimensional matrix form a rectangle while the wafer is round.) Semiconductor chips 3B are located at the edge of the wafer 10. Each element of the matrix contains a value W = "g" or W = "u" indicating whether the associated semiconductor chip is a "good" (W = g) or "bad" (W = u) semiconductor chip. In Fig. 3 are all Matrix elements representing a good semiconductor chip are shown as a white rectangle, while those matrix elements representing a bad semiconductor chip or a non-existent fictitious semiconductor chip IC are labeled with "u" rectangles Furthermore, each element of the matrix may have its value W = g, contains further data characterizing the associated semiconductor chip, but this is not of interest here.
[0016] Die Fig. 4 zeigt eine Wafermap, bei der diejenigen Matrixelemente, auf denen der Rand des Wafers 10 überhaupt liegen könnte, schraffiert sind. Zudem sind zwei Bereiche Ai und A2 mit dicken Linien umrandet.Fig. 4 shows a wafer map, in which those matrix elements on which the edge of the wafer 10 could ever lie, are hatched. In addition, two areas Ai and A 2 are surrounded by thick lines.
[0017] Halbleiterchips, die im Bereich des Randes des Wafers liegen, sind entweder nur als bruchstückhafte Halbleiterchips 3B oder als vollständige Halbleiterchips 3A vorhanden. Gemäss der Erfindung wird nun ein Bild von wenigstens einen Teilbereich der auf der Trägerfolie 2 bereitgestellten Halbleiterchips 3 aufgenommen und jeder nur bruchstückhaft vorhandene Halbleiterchip 3B als „schlechter" Halbleiterchip und jeder vollständig vorhandene Halbleiterchip 3 A als „guter" Halbleiterchip bewertet. Diese Halbleiterchips bilden also ein spezifisches Muster aus „guten" und „schlechten" Halbleiterchips. Falls nötig, werden auch nicht vorhandene Halbleiterchip als „schlechter" Halbleiterchip bewertet. In äquivalenter Weise kann man sagen, dass die „guten" und „schlechten" Halbleiterchips durch eine Grenzlinie getrennt sind, die einen spezifischen Verlauf hat. Gemäss der Erfindung wird dann untersucht, ob die Wafermap ein gleiches oder fast gleiches Muster bzw. eine gleiche oder fast gleiche Grenzlinie enthält. Dazu wird aus Zeitgründen vorzugsweise nicht der ganze Rand des Wafers in die Untersuchung einbezogen, sondern nur ausgewählte Teilbereiche. Auf diese Weise lassen sich die Halbleiterchips auf dem Wafertisch den Matrixelementen der Wafermap ohne Mithilfe eines Operateurs zuordnen.Semiconductor chips that lie in the region of the edge of the wafer are present either only as fragmentary semiconductor chips 3B or as complete semiconductor chips 3A. According to the invention, an image of at least a subregion of the semiconductor chips 3 provided on the carrier film 2 is then taken up and each semiconductor chip 3B, which is only fragmentarily present, is evaluated as a "bad" semiconductor chip and every completely present semiconductor chip 3A as a "good" semiconductor chip. These semiconductor chips thus form a specific pattern of "good" and "bad" semiconductor chips. If necessary, non-existent semiconductor chips are also evaluated as a "bad" semiconductor chip, and equivalently, it can be said that the "good" and "bad" semiconductor chips are separated by a boundary line having a specific profile Whether the wafer map contains an identical or almost the same pattern or an identical or almost identical boundary line, for reasons of time, preferably not the entire edge of the wafer is included in the investigation, but only selected subregions Allocate the wafer table to the Wafermap matrix elements without the assistance of an operator.
[0018] Die Erfindung wird nun im Detail erläutert. Die Einrichtungsphase beginnt mit zwei an sich bekannten Verfahrensschritten, um den in die Halbleiterchips zersägten Wafer auszurichten und für die Montage vorzubereiten.The invention will now be explained in detail. The setup phase begins with two per se known method steps in order to align the wafer sawed into the semiconductor chips and to prepare it for assembly.
1. Die auf einen Rahmen aufgespannte Trägerfolie 2 mit den Halbleiterchips 3 wird wie üblich auf dem Wafertisch des Montageautomaten bereitgestellt. Die dazugehörige Wafermap wird in den Computer des Montageautomaten geladen.1. The mounted on a frame carrier film 2 with the semiconductor chips 3 is provided as usual on the wafer table of the automatic assembly machine. The associated Wafermap is loaded into the computer of the automatic assembly machine.
2. Die Lage des Wafers 10 wird nun mit einer herkömmlichen Methode vermessen und im groben bestimmt.2. The position of the wafer 10 is now measured by a conventional method and roughly determined.
[0019] Eine bekannte Methode besteht darin, mit der Kamera ein Bild (oder mehrere Bilder) des Wafers aufzunehmen, an mindestens zwei, vorzugsweise drei Stellen die Tangente an den Rand des Wafers anzulegen und aus den Normalen zu den Tangenten die ungefähre Lage des Mittelpunkts des Wafers zu bestimmen.A known method is to take a picture (or multiple images) of the wafer with the camera, at least two, preferably three places to lay the tangent to the edge of the wafer and from the normal to the tangents, the approximate location of the center of the wafer too determine.
[0020] Mit dem Schritt 2 wird somit bereits ein erster Bezug zwischen den Halbleiterchips und der Wafermap hergestellt, der allerdings noch ungenau ist. Es besteht nämlich ein hohes Risiko, dass die Halbleiterchips in Bezug auf die Wafermap um mindestens eine Kolonne oder Reihe verschoben sind.Thus, a first reference between the semiconductor chips and the wafer map is already produced by step 2, which, however, is still inaccurate. Namely, there is a high risk that the semiconductor chips are shifted with respect to the wafer map by at least one column or row.
[0021] Die Daten über die Grosse des Wafers 10 und die Abstände (pitch) der Halbleiterchips in x- und y-Richtung sind bekannt. Somit kann der Wafertisch jeden beliebigen Halbleiterchip ins Blickfeld der Kamera bringen. Der Montageautomat wäre nun in der Lage, die Position und Orientierung jedes angefahrenen Halbleiterchips mittels herkömmlicher Bilderkennungsverfahren zu bestimmen und den Halbleiterchip korrekt zu montieren. Dem Montageautomaten fehlt aber noch die in der Wafermap gespeicherte Information zum Halbleiterchip, weil der Bezug zwischen den Halbleiterchips auf dem Wafertisch und der Wafermap noch falsch sein kann. Die folgenden Verfahrensschritte stellen einen genauen Bezug her. Der Bezug kann auf verschiedene Weise hergestellt werden. Im folgenden werden drei Verfahren erläutert. Die Verfahren stellen nur bevorzugte Ausführungsbeispiele dar. Der Fachmann ist in der Lage, diese bevorzugten Verfahren bei Bedarf zu modifizieren, ohne vom Grundgedanken der Erfindung abzuweichen.The data on the size of the wafer 10 and the pitch of the semiconductor chips in the x and y directions are known. Thus, the wafer table can bring any semiconductor chip in the field of view of the camera. The assembly machine would now be able to determine the position and orientation of each approached semiconductor chip by means of conventional image recognition method and mount the semiconductor chip correctly. The automatic assembly machine, however, still lacks the information stored in the wafer memory for the semiconductor chip because the relationship between the semiconductor chips on the wafer table and the wafer map can still be wrong. The following process steps make an exact reference. The cover can be produced in various ways. In the following, three methods will be explained. The methods are only preferred embodiments. Those skilled in the art will be able to modify these preferred methods as necessary without departing from the spirit of the invention.
Verfahren 1Method 1
[0022] Das erste Verfahren umfasst die Schritte 3.1 und 4.1 :The first method comprises the steps 3.1 and 4.1:
3.1 Die Kamera wird schrittweise entlang einer vorbestimmten Bahn 12 relativ zum Wafertisch bewegt, um einen ersten Teilbereich Ci des Randes des Wafers 10 zu scannen. Die während der Bewegung von der Kamera aufgenommenen Bilder werden von der Bildverarbeitungseinheit analysiert und es wird die Grenzlinie 13 gesucht, die nur bruchstückhaft vorhandene Halbleiterchips 3B von vollständig vorhandenen Halbleiterchips 3 trennt.3.1 The camera is moved stepwise along a predetermined path 12 relative to the wafer stage to scan a first portion Ci of the edge of the wafer 10. The images taken by the camera during the movement are analyzed by the image processing unit and the boundary line 13 is sought, which separates only fragmentarily present semiconductor chips 3B from completely present semiconductor chips 3.
[0023] Die Fig. 5 illustriert dies. Die Fig. 5 zeigt einen Teilbereich des Wafers 10 und die von der Kamera relativ zum Wafer 10 zurückgelegte Bahn 12, sowie die physikalische Grenzlinie 13 zwischen den nur bruchstückhaft vorhandenen Halbleiterchips 3B und den vollständig vorhandenen Halbleiterchips 3A.FIG. 5 illustrates this. FIG. 5 shows a partial area of the wafer 10 and the path 12 traveled by the camera relative to the wafer 10, as well as the physical boundary line 13 between the fragmentary semiconductor chips 3B and the completely present semiconductor chips 3A.
4.1 Es wird untersucht, ob in der Wafermap 11 eine Grenzlinie 14 zwischen Matrixelementen mit dem Wert „g" und Matrixelementen mit dem Wert „u" vorkommt, die den gleichen Verlauf hat wie die Grenzlinie 13.4.1 It is investigated whether there is a boundary line 14 in the wafer map 11 between matrix elements with the value "g" and matrix elements with the value "u", which has the same course as the boundary line 13.
[0024] Es genügt dazu, nur einen Teilbereich der Wafermap 11 zu untersuchen, nämlich denjenigen Teilbereich, in dem die Grenzlinie 13 überhaupt vorkommen kann. Dies ist hier der in der Fig. 4 dargestellte Bereich Ai. [0025] Im Beispiel gibt es in der Wafermap 11 eine Grenzlinie 14 zwischen Matrixelementen mit den Werten „u" und „g", die den genau gleichen Verlauf wie die Grenzlinie 13 aufweist. Die Fig. 6 zeigt diesen Bereich der Wafermap 11. Somit ist der Bezug zwischen den Halbleiterchips auf dem Wafertisch und der Wafermap hergestellt.It is sufficient to examine only a portion of the wafer map 11, namely that portion in which the boundary line 13 may even occur. This is the area Ai shown in FIG. 4 here. In the example, there is a boundary line 14 in the wafer map 11 between matrix elements with the values "u" and "g", which has exactly the same course as the boundary line 13. FIG. 6 shows this area of the wafer mask 11. Thus, the reference between the semiconductor chips on the wafer stage and the wafer mask is made.
[0026] Mit Vorteil wird anschliessend überprüft, ob der Bezug richtig ist: Die Schritte 3.1 und 4.1 des Verfahrens 1 werden für einen weiteren (nicht dargestellten) Teilbereich C2 wiederholt, der z.B. dem in der Fig. 4 dargestellten Bereich A2 der Wafermap entspricht.Advantageously, it is then checked whether the reference is correct: The steps 3.1 and 4.1 of the method 1 are repeated for a further (not shown) portion C 2 , for example, the area shown in FIG. 4 A 2 of Wafermap equivalent.
[0027] Es kommt vor, dass in der Wafermap 11 ein am Rand liegender Halbleiterchip als schlechter Halbleiterchip gespeichert ist, obwohl er physikalisch vollständig vorhanden ist. In diesem Fall gibt es in der Wafermap 11 keine Grenzlinie 14, die genau gleich verläuft wie die im Schritt 3.1 ermittelte Grenzlinie 13. Falls dies der Fall ist, werden die Schritte 3.1 und 4.1 für weitere (nicht dargestellte) Teilbereiche C3 bis höchstens Cn wiederholt, bis eine Grenzlinie 13 zwischen den Halbleiterchips auf der Trägerfolie 2 und eine Grenzlinie 14 zwischen den Matrixelementen der Wafermap 11 gefunden wurden, die den gleichen Verlauf haben. Falls auch diese Suche ergebnislos ist, dann werden die Schritte 3.1 undIt happens that in the wafer map 11, a peripheral semiconductor chip is stored as a bad semiconductor chip, although it is physically completely present. In this case there are in the wafer map 11 no boundary line 14 extending exactly the same as in step 3.1 determined boundary line 13. If this is the case, the steps 3.1 and 4.1 for other (not shown) sections C3 to a maximum of C n are repeatedly until a boundary line 13 has been found between the semiconductor chips on the carrier film 2 and a boundary line 14 between the matrix elements of the wafer mat 11, which have the same course. If this search is also inconclusive, then steps 3.1 and
4.1 für die Teilbereiche C3 bis höchstens Cn wiederholt, bis eine Grenzlinie 13 zwischen den Halbleiterchips auf der Trägerfolie 2 und eine Grenzlinie 14 zwischen den Matrixelementen der Wafermap 11 gefunden wurden, die einen ähnlichen Verlauf haben, oder es wird, falls dies nach einer vorbestimmten Anzahl von n Scans nicht der Fall ist, ein Alarm erzeugt, um zu veranlassen, dass der Bezug wie bisher mit der Hilfe eines Operateurs hergestellt wird. Ein ähnlicher Verlauf der Grenzlinien 13 und 14 bedeutet, dass eine vorbestimmte Anzahl von Abweichungen vom gleichen Verlauf erlaubt sind.4.1 repeated for the sub-areas C3 to not more than C n, up to a boundary line 13 between the semiconductor chips on the carrier film 2 and a boundary line 14 were found between the matrix elements of the wafer map 11, which have a similar pattern, or it will, if predetermined by a Number of n scans is not the case, an alarm is generated to cause the reference to be made as before with the help of an operator. A similar course of the boundary lines 13 and 14 means that a predetermined number of deviations from the same course are allowed.
Verfahren 2Method 2
[0028] Das zweite Verfahren umfasst die folgenden Schritte 3.2 bis 7.2:The second method comprises the following steps 3.2 to 7.2:
3.2 Es wird ein Bereich der Wafermap ausgewählt, beispielsweise der in der Fig. 4 dargestellte Bereich Ai. Im Beispiel enthält der Bereich Ai 13 Matrixelemente 15. Die Fig. 7 zeigt die Werte „u" oder „g" der 13 Matrixelemente 15 des Bereichs Ai. Wie aus der Fig. 7 ersichtlich ist, gibt es eine eindeutige Grenzlinie 14, die die Matrixelemente 15 mit dem Wert „u" von den Matrixelementen 15 mit dem Wert „g" trennt.3.2 A region of the wafer map is selected, for example the region Ai shown in FIG. 4. In the example, the area Ai contains 13 matrix elements 15. FIG. 7 shows the values "u" or "g" of the 13 matrix elements 15 of the area Ai. As can be seen from FIG. 7, there is a definite boundary line 14 which separates the matrix elements 15 with the value "u" from the matrix elements 15 with the value "g".
4.2 Es wird innerhalb des Bereichs Ai derjenige Teilbereich Bi ermittelt, dessen Matrixelemente 15 mindestens eine Seite gemeinsam haben mit der Grenzlinie 14. Die Matrixelemente 15 des Teilbereichs Bi bilden ein entsprechend der Lage der zugehörigen Matrixelemente 15 durch horizontale und vertikale Linien begrenztes Vieleck Vi. Das Vieleck Vi hat eine innere Struktur, die durch die Werte „u" und „g" der Matrixelemente 15 des Teilbereichs Bi gebildet wird. Mit anderen Worten, die Matrixelemente 15 des Teilbereichs Bi stellen ein spezifisches Muster M(Bi) dar, das den Verlauf der Grenzlinie 14 repräsentiert. Die Fig. 8 illustriert den Teilbereich Bi, sowie das Muster M(Bi).4.2 Within the area Ai that partial area Bi is determined whose matrix elements 15 have at least one side in common with the boundary line 14. The matrix elements 15 of the partial area Bi form a polygon Vi bounded by horizontal and vertical lines corresponding to the position of the associated matrix elements 15. The polygon Vi has an internal structure formed by the values "u" and "g" of the matrix elements 15 of the partial area Bi. In other words, the matrix elements 15 of the subregion Bi represent a specific pattern M (Bi) representing the course of the boundary line 14. Fig. 8 illustrates the portion Bi, as well as the pattern M (Bi).
5.2 Es wird mit der Kamera ein Bild eines Bereichs Ci der auf der Trägerfolie 2 bereitgestellten5.2 It is with the camera an image of a region Ci of the provided on the carrier film 2
Halbleiterchips aufgenommen oder ein solches Bild aus mehreren Einzelbildern erzeugt, wobei der Bereich Ci im Beispiel den entsprechenden Bereich Ai der Wafermap 11 umfasst. Das Bild enthält somit sowohl vollständig vorhandene Halbleiterchips 3A als auch nur bruchstückhaft vorhandene Halbleiterchips 3B, sowie einen zusammenhängenden Bereich ohne Halbleiterchips.Semiconductor chips recorded or generates such an image from a plurality of individual images, wherein the area Ci in the example, the corresponding area Ai of the wafer 11 comprises. The image thus contains both completely existing semiconductor chips 3A and only fragmentary existing semiconductor chips 3B, as well as a contiguous region without semiconductor chips.
6.2 Das Bild wird von der Bildverarbeitungseinheit in aneinander angrenzende Rechtecke 16 unterteilt, deren Fläche im wesentlichen der Fläche eines Halbleiterchip entspricht, so dass jedem Rechteck 16 ein vollständig vorhandener Halbleiterchip 3 A oder ein nur bruchstückhaft vorhandener Halbleiterchip 3B oder kein Halbleiterchip zugeordnet ist. Jedem Rechteck 16 wird der Wert „g" zugeordnet, wenn der Halbleiterchip vollständig vorhanden ist, und der Wert „u" zugeordnet, wenn der Halbleiterchip nicht vollständig vorhanden ist, und entweder der Wert „u" oder der Wert „leer" zugeordnet, den kein Halbleiterchip vorhanden ist.6.2 The image is subdivided by the image processing unit into adjoining rectangles 16, the surface of which substantially corresponds to the surface of a semiconductor chip, so that each rectangle 16 is assigned a completely present semiconductor chip 3A or a semiconductor chip 3B that is only fragmentary present or no semiconductor chip. Each rectangle 16 is assigned the value "g" when the semiconductor chip is fully present, and the value "u" is assigned when the semiconductor chip is not completely present, and either the value "u" or the value "empty" is assigned no semiconductor chip is present.
[0029] Die Fig. 9 illustriert das Bild des Bereichs Ci. Die Fig. 9 illustriert auch, wo der Bereich Ai der Wafermap 11 etwa liegen könnte. Die Fig. 10 zeigt eine mathematische Darstellung des Ergebnisses des Schrittes 6.2.Fig. 9 illustrates the image of the area Ci. Figure 9 also illustrates where the region Ai of the wafer map 11 could be approximately. FIG. 10 shows a mathematical representation of the result of step 6.2.
[0030] Die Rechtecke 16 mit dem Wert „u" sind von den Rechtecken 16 mit dem Wert „g" durch eine Grenzlinie 13 getrennt. Im nächsten Schritt 7.2 wird untersucht, ob ein Teilstück der Grenzlinie 13 zwischen den Halbleiterchips 3 A und 3B den gleichen Verlauf wie die Grenzlinie 14 zwischen den Matrixelementen „u" und „g" des Teilbereichs Bi der Wafermap 11 hat.The rectangles 16 with the value "u" are separated from the rectangles 16 with the value "g" by a boundary line 13. In the next step 7.2 it is examined whether a portion of the boundary line 13 between the semiconductor chips 3 A and 3 B has the same course as the boundary line 14 between the matrix elements "u" and "g" of the partial area Bi of the wafer map 11.
7.2 Es wird untersucht, ob es im Bereich Ci einen Teilbereich Di gibt, der die gleiche Form und die gleiche innere Struktur wie der Teilbereich Bi (Fig. 8) der Wafermap 11 aufweist.7.2 It is examined whether there is a partial area Di in the region Ci, which has the same shape and the same internal structure as the partial area Bi (FIG. 8) of the wafer mask 11.
[0031] Die Untersuchung im Schritt 7.2 erfolgt beispielsweise so, dass im Bereich Ci alle Teilbereiche D bestimmt werden, die die gleiche geometrische Form wie der Teilbereich Bi haben. Anschliessend wird für jeden Teilbereich D geprüft, ob das Muster M(D) gleich dem Muster M(Bi) ist. Im Beispiel ist dies der Fall, der in der Fig. 10 dargestellte Teilbereich Di erfüllt diese Bedingung.The investigation in step 7.2 is carried out, for example, so that in the area Ci all partial areas D are determined, which have the same geometric shape as the partial area Bi. Subsequently, it is checked for each subregion D whether the pattern M (D) is equal to the pattern M (Bi). In the example, this is the case, the partial area Di shown in FIG. 10 fulfills this condition.
[0032] Im beschriebenen und illustrierten Beispiel ist der Bereich Ci „grösser" als der Bereich Ai. Falls umgekehrt der Bereich Ai „grösser" als der Bereich Ci ist, dann wird im Schritt 7.2' alternativ untersucht, ob ein Teilstück der Grenzlinie 14 den gleichen Verlauf wie die Grenzlinie 13 aufweist.In the described and illustrated example, the area Ci is "larger" than the area Ai. Conversely, if the area Ai is "larger" than the area Ci, then in step 7.2 'it is alternatively examined whether a portion of the boundary line 14 same course as the boundary line 13 has.
7.2' Es wird untersucht, ob es im Bereich Ai einen Teilbereich Bi gibt, der die gleiche Form und die gleiche innere Struktur wie der Teilbereich Di aufweist. Die Schritte 6.2 und 7.2A bzw. 7.2' werden mittels an sich bekannter Bildverarbeitungsalgorithmen durchgeführt.7.2 'It is examined whether there is a partial area Bi in the area Ai, which has the same shape and the same internal structure as the partial area Di. The steps 6.2 and 7.2A or 7.2 'are performed by means of image processing algorithms known per se.
Verfahren 3Method 3
[0033] Das dritte Verfahren umfasst die folgenden Schritte 3.3 bis 6.3:The third method comprises the following steps 3.3 to 6.3:
3.3 Es wird mit der Kamera ein Bild eines Bereichs Ci der auf der Trägerfolie 2 bereitgestellten3.3 With the camera, an image of a region Ci of the provided on the carrier film 2
Halbleiterchips aufgenommen oder ein solches Bild aus mehreren Einzelbildern erzeugt. Das Bild enthält somit sowohl vollständig vorhandene Halbleiterchips 3A als auch nur bruchstückhaft vorhandene Halbleiterchips 3B, sowie einen zusammenhängenden Bereich ohne Halbleiterchips.Semiconductor chips recorded or generated such an image from multiple frames. The image thus contains both completely existing semiconductor chips 3A and only fragmentary existing semiconductor chips 3B, as well as a contiguous region without semiconductor chips.
4.3 Dieser Schritt ist gleich dem Verfahrenschritt 6.2 des zweiten Verfahrens.4.3 This step is the same as step 6.2 of the second method.
5.3 Es wird im Bild ein Teilbereich ausgewählt, der nur Rechtecke 16 enthält, die mit mindestens einer Seite an die Grenzlinie 13 angrenzen. Im Beispiel ist dies der in der Fig. 10 dargestellte Teilbereich Di.5.3 A partial area is selected in the image, which contains only rectangles 16, which adjoin the borderline 13 with at least one side. In the example, this is the portion Di shown in FIG.
6.3 Es wird untersucht, ob es in der Wafermap 11 einen Teilbereich gibt, der die gleiche Form und die gleiche innere Struktur wie der Teilbereich Di aufweist, d.h. mit anderen Worten es wird untersucht, ob es in der Wafermap 11 einen Teilbereich gibt, der das gleiche Muster aufweist wie das Muster M(Di) des Teilbereichs Di. In dem anhand der Fig. 7 bis Fig. 10 illustrierten Beispiel ist dies der Fall.6.3 It is examined whether there is a subregion in the wafer map 11 which has the same shape and the same internal structure as the subregion Di, that is, the sub-region. in other words, it is examined whether there is a partial area in the wafer mask 11 having the same pattern as the pattern M (Di) of the partial area Di. In the example illustrated with reference to FIGS. 7 to 10, this is the case ,
[0034] Wie bereits beim Beispiel des ersten Verfahrens erwähnt, ist es von Vorteil, auch die Verfahren 2 oder 3 für einen weiteren Bereich zu wiederholen, um zu überprüfen, ob der bei der ersten Durchführung des Verfahrens ermittelte Bezug zwischen der Lage der Halbleiterchips und der Wafermap richtig ist. Um Fehler soweit als möglich auszuschliessen, ist es sinnvoll, mindestens zwei Bereiche zu benützen, die an möglichst weit auseinander liegenden Stellen des Wafers liegen. Dieses Kriterium erfüllen beispielsweise die in der Fig. 4 hervorgehobenen Bereiche Ai und A2.As already mentioned in the example of the first method, it is advantageous to also repeat the method 2 or 3 for a wider range in order to check whether the determined in the first implementation of the method, the reference between the position of the semiconductor chips and the wafermap is right. In order to rule out errors as far as possible, it makes sense to use at least two areas which are located at locations of the wafer which are as far apart as possible. This criterion is fulfilled, for example, by the areas Ai and A 2 highlighted in FIG. 4.
[0035] Es kann vorkommen, insbesondere, wenn das Verhältnis von guten zu schlechten Halbleiterchips einer Wafermap (im Fachjargon „yield") nicht sehr hoch ist, dass trotz mehrmaliger Durchführung eines oder mehrerer der erläuterten Verfahren der Bezug zwischen der Lage der Halbleiterchips und der Wafermap nicht ermittelt werden konnte. In diesem Fall ist es möglich, die an sich strengen Kriterien, dass die Grenzlinie 13 den gleichen Verlauf wie die Grenzlinie 14 haben muss beziehungsweise dass das Muster eines Teilbereichs der auf der Trägerfolie präsentierten Halbleiterchips gleich ist wie das Muster eines Teilbereichs der Wafermap, zu lockern und nur zu verlangen, dass der Verlauf der Grenzlinie 13 ähnlich dem Verlauf der Grenzlinie 14 ist beziehungsweise dass die Muster einander ähnlich sind. Ähnlich heisst beispielsweise, dass ein oder zwei Werte der inneren Struktur verschieden sein dürfen oder dass ein bestimmter Prozentsatz an Abweichungen erlaubt ist.It may happen, in particular, if the ratio of good to bad semiconductor chips of a wafer map (in the jargon "yield") is not very high, that despite repeated execution of one or more of the explained methods, the relation between the position of the semiconductor chips and the In this case it is possible to have the strictly strict criteria that the border line 13 must have the same course as the border line 14 or that the pattern of a subregion of the semiconductor chips presented on the carrier film is the same as the pattern of a Wafermap's subarea, to loosen and only require that the course of the boundary line 13 is similar to the course of the boundary line 14, or that the patterns are similar to each other Similar means, for example, that one or two values of the internal structure may be different or that a certain percentage of deviations is allowed.
[0036] Die beschriebenen Verfahren werden vom Montageautomaten ohne Mithilfe eines Operateurs ausgeführt, d.h. der Montageautomat ist so eingerichtet und programmiert, dass er die beschriebenen Verfahren ausführen kann. Nach erfolgreichem Abschluss der Einrichtungsphase, d.h. einer erfolgreichen Herstellung des Bezugs zwischen den Halbleiterchips und der Wafermap, ist die Einrichtungsphase beendet und es beginnt die Montagephase, in der der Montageautomat die Halbleiterchips auf Substrate montiert. The described methods are carried out by the automatic assembly machine without the assistance of an operator, i. the assembly machine is set up and programmed to carry out the described procedures. Upon successful completion of the setup phase, i. successful manufacture of the reference between the semiconductor chips and the wafer mape, the setup phase is completed and the assembly phase begins, in which the assembly machine mounts the semiconductor chips on substrates.

Claims

PATENTANSPRÜCHE
1. Verfahren für die Montage von Halbleiterchips, bei dem die aus einem Wafer zersägten Halbleiterchips (1) auf einem Träger bereitgestellt werden, wobei die Halbleiterchips in Reihen und Kolonnen angeordnet sind und wobei einige der Halbleiterchips im Bereich des Randes der Reihen und Kolonnen nur bruchstückhaft vorhanden sind, und bei dem Daten über die Halbleiterchips (1) in einer Wafermap (4) gespeichert sind, wobei die Wafermap in einer der inneren Struktur des zersägten Wafers entsprechenden, zweidimensionalen Matrix darstellbar ist und wobei jedem Halbleiterchip ein Element der Matrix zugeordnet ist, wobei das Element wenigstens einen Wert „gut" oder „schlecht" enthält, der angibt, ob der zugeordnete Halbleiterchip ein guter Halbleiterchip oder ein schlechter Halbleiterchip ist, dadurch gekennzeichnet, dass in einer Einrichtungsphase ein Bezug zwischen den Halbleiterchips (1) und der Wafermap (4) hergestellt wird, indem in mindestens einem ausgewählten Teilbereich des Randes des Wafers der Verlauf einer ersten Grenzlinie (6) zwischen vollständig vorhandenen und nur bruchstückhaft vorhandenen Halbleiterchips (IA, IB) ermittelt wird und indem in der Wafermap (4) eine zweite Grenzlinie (7) zwischen als gut und als schlecht markierten Halbleiterchips (IA, IB) gesucht wird, die den gleichen Verlauf oder innerhalb vorgegebener Kriterien ähnlichen Verlauf wie die erste Grenzlinie (6) aufweist.A method of assembling semiconductor chips in which the semiconductor chips (1) sawn from a wafer are provided on a carrier, wherein the semiconductor chips are arranged in rows and columns and wherein some of the semiconductor chips are only fragmented in the region of the edge of the rows and columns and in which data about the semiconductor chips (1) are stored in a wafer mask (4), wherein the wafer map can be represented in a two-dimensional matrix corresponding to the internal structure of the sawed wafer and wherein one element of the matrix is assigned to each semiconductor chip, wherein the element contains at least one value "good" or "bad", which indicates whether the associated semiconductor chip is a good semiconductor chip or a bad semiconductor chip, characterized in that in a setup phase a reference between the semiconductor chips (1) and the wafer mask ( 4) is produced by de in at least one selected subregion de s edge of the wafer, the course of a first boundary line (6) between completely existing and only fragmentary existing semiconductor chips (IA, IB) is determined and by in the Wafermap (4) a second boundary line (7) between good and bad as marked semiconductor chips ( IA, IB) is searched, which has the same course or within predetermined criteria similar history as the first boundary line (6).
2. Verfahren für die Montage von Halbleiterchips, bei dem die aus einem Wafer zersägten Halbleiterchips (1) auf einem Träger bereitgestellt werden, wobei die Halbleiterchips in Reihen und Kolonnen angeordnet sind und wobei einige der Halbleiterchips im Bereich des Randes der Reihen und Kolonnen nur bruchstückhaft vorhanden sind, und bei dem Daten über die Halbleiterchips (1) in einer Wafermap (4) gespeichert sind, wobei die Wafermap in einer der inneren Struktur des zersägten Wafers entsprechenden, zweidimensionalen Matrix darstellbar ist und wobei jedem Halbleiterchip ein Element der Matrix zugeordnet ist, wobei das Element wenigstens einen Wert „gut" oder „schlecht" enthält, der angibt, ob der zugeordnete Halbleiterchip ein guter Halbleiterchip oder ein schlechter Halbleiterchip ist, dadurch gekennzeichnet, dass in einer Einrichtungsphase folgende Schritte durchgeführt werden, um den Bezug zwischen den auf dem Träger bereitgestellten Halbleiterchips (1) und den Elementen der Matrix der Wafermap (4) herzustellen:2. A method for mounting semiconductor chips, wherein the semiconductor chips (1) sawn from a wafer are provided on a carrier, wherein the semiconductor chips are arranged in rows and columns and wherein some of the semiconductor chips in the region of the edge of the rows and columns only fragmented and in which data about the semiconductor chips (1) are stored in a wafer mask (4), wherein the wafer map can be represented in a two-dimensional matrix corresponding to the internal structure of the sawed wafer and wherein one element of the matrix is assigned to each semiconductor chip, wherein the element contains at least a value of "good" or "bad" indicating whether the associated semiconductor chip is a good semiconductor chip or a bad semiconductor chip, characterized in that in a setup phase the following steps are performed to establish the relationship between those on the Carrier provided semiconductor chips (1) and the elements the matrix of Wafermap (4):
a) einen Bereich des Trägers auswählen, in dem vollständig vorhandene Halbleiterchips (IA) als auch nur bruchstückhaft vorhandene Halbleiterchips (IB) vorhanden sind, und ein Bild des ausgewählten Bereichs aufnehmen oder aus mehreren Einzelbildern zusammensetzen,a) select a region of the carrier in which completely existing semiconductor chips (IA) as well as only fragmentarily present semiconductor chips (IB) are present, and take an image of the selected region or compose it from several individual images,
b) dem ausgewählten Bereich aneinander angrenzende Rechtecke zuordnen, deren Fläche im wesentlichen der Fläche eines Halbleiterchip entspricht, wobei in jedem Rechteck ein vollständig vorhandener Halbleiterchip oder ein nur bruchstückhaft vorhandener Halbleiterchip oder kein Halbleiterchip vorhanden ist,b) assign adjoining rectangles to the selected area, the area of which corresponds essentially to the area of a semiconductor chip, wherein a completely existing semiconductor chip or a fragmentary semiconductor chip or no semiconductor chip is present in each rectangle,
c) ermitteln eines Teilbereichs des ausgewählten Bereichs, wobei der Teilbereich wenigstens einige Rechtecke umfasst, die an eine Grenzlinie zwischen Rechtecken mit einem nur bruchstückhaft vorhandenen Halbleiterchip und Rechtecken mit einem vollständig vorhandenen Halbleiterchip angrenzen,c) determining a subregion of the selected region, the subregion comprising at least some Includes rectangles adjacent to a boundary between rectangles having a fragmentary semiconductor chip and rectangles having a complete semiconductor chip,
c) den Rechtecken des Teilbereichs entweder den Wert „gut" zuordnen, wenn der Halbleiterchip vollständig vorhanden ist, oder den Wert „schlecht" zuordnen, wenn der Halbleiterchip nicht vollständig vorhanden ist, so dass die Rechtecke des Teilbereichs ein erstes Muster mit Werten „gut" oder „schlecht" bilden,c) assign the rectangles of the subregion either the value "good" if the semiconductor chip is completely present, or assign the value "bad" if the semiconductor chip is not completely present, so that the rectangles of the subregion form a first pattern with values "good" "or" bad "form,
e) suchen einer Teilmenge von Elementen der Matrix der Wafermap, wobei die Elemente der Teilmenge ein zweites Muster mit Werten „gut" oder „schlecht" bilden, wobei der Rand des zweiten Musters den gleichen Verlauf hat wie der Rand des ersten Musters und wobei das zweite Muster dem ersten Muster innerhalb vorgegebener Kriterien ähnlich ist.e) search a subset of elements of the matrix of the wafer map, wherein the elements of the subset form a second pattern with values "good" or "bad", wherein the edge of the second pattern has the same course as the edge of the first pattern and wherein second pattern is similar to the first pattern within predetermined criteria.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die vorgegebenen Kriterien verlangen, dass das erste Muster gleich dem zweiten Muster ist.3. The method according to claim 2, characterized in that the predetermined criteria require that the first pattern is equal to the second pattern.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass der im Schritt c) ermittelte Teilbereich nur Rechtecke umfasst, die an die genannte Grenzlinie angrenzen.4. The method according to claim 2 or 3, characterized in that the determined in step c) subarea includes only rectangles, which adjoin the said boundary line.
5. Verfahren nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass die Schritte a) bis e) mit einem weiteren, im Verfahren noch nicht ausgewählten Bereich durchgeführt werden.5. The method according to any one of claims 2 to 4, characterized in that the steps a) to e) are performed with a further, not yet selected in the process area.
6. Montageautomat für die Montage von Halbleiterchips, mit einem Wafertisch für die Bereitstellung von in Reihen und Kolonnen auf einem Träger angeordneten Halbleiterchips, einer Kamera und einer Bildverarbeitungseinheit für die Bestimmung der Lage eines auf dem Wafertisch bereitgestellten Halbleiterchips, einem Pick und Place System mit einem Bondkopf mit mindestens einem Chipgreifer, um die Halbleiterchips vom Wafertisch zu entnehmen, zum Substrat zu transportieren und auf dem Substrat zu montieren, einer Transportvorrichtung für den Transport von Substraten zu einem Montageplatz, und einer Steuersoftware für die Steuerung des Montageautomaten, dadurch gekennzeichnet, dass die Steuersoftware Programmcode für die Durchführung eines Verfahrens nach einem der Ansprüche 1 bis 5 enthält. An assembly machine for mounting semiconductor chips, comprising a wafer table for providing semiconductor chips arranged in rows and columns on a support, a camera and an image processing unit for determining the position of a semiconductor chip provided on the wafer table, a pick and place system Bonding head with at least one chip gripper to remove the semiconductor chips from the wafer table, to transport to the substrate and to mount on the substrate, a transport device for the transport of substrates to a mounting station, and a control software for the control of the automatic assembly machine, characterized in that the Control software program code for carrying out a method according to one of claims 1 to 5 contains.
PCT/EP2007/058370 2006-08-16 2007-08-14 Method for picking and placing semiconductor chips and pick-and-place robot WO2008020009A2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CH13172006 2006-08-16
CH1317/06 2006-08-16

Publications (2)

Publication Number Publication Date
WO2008020009A2 true WO2008020009A2 (en) 2008-02-21
WO2008020009A3 WO2008020009A3 (en) 2008-07-03

Family

ID=38962774

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2007/058370 WO2008020009A2 (en) 2006-08-16 2007-08-14 Method for picking and placing semiconductor chips and pick-and-place robot

Country Status (2)

Country Link
TW (1) TW200822245A (en)
WO (1) WO2008020009A2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108995883A (en) * 2018-09-26 2018-12-14 中山市易恩自动化科技有限公司 A kind of straight cutting shaping packing machine and its control method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6021380A (en) * 1996-07-09 2000-02-01 Scanis, Inc. Automatic semiconductor wafer sorter/prober with extended optical inspection
US6216055B1 (en) * 1997-12-16 2001-04-10 Texas Instruments Incorporated Partial semiconductor wafer processing
US20040029306A1 (en) * 2002-08-09 2004-02-12 Balamurugan Subramanian Method of search and identify reference die
CH694745A5 (en) * 1999-01-21 2005-06-30 Esec Trading Sa Semiconductor chip mounting method where the sawing tracks are used to determine an actual position each time the distance between the chip to be mounted on the carrier foil and the last exceeds a given value

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6021380A (en) * 1996-07-09 2000-02-01 Scanis, Inc. Automatic semiconductor wafer sorter/prober with extended optical inspection
US6216055B1 (en) * 1997-12-16 2001-04-10 Texas Instruments Incorporated Partial semiconductor wafer processing
CH694745A5 (en) * 1999-01-21 2005-06-30 Esec Trading Sa Semiconductor chip mounting method where the sawing tracks are used to determine an actual position each time the distance between the chip to be mounted on the carrier foil and the last exceeds a given value
US20040029306A1 (en) * 2002-08-09 2004-02-12 Balamurugan Subramanian Method of search and identify reference die

Also Published As

Publication number Publication date
TW200822245A (en) 2008-05-16
WO2008020009A3 (en) 2008-07-03

Similar Documents

Publication Publication Date Title
DE3342564C2 (en)
DE102018109512B4 (en) Device and method for mounting components on a substrate
DE69632110T2 (en) Method and device for assembling components
DE112008002467B4 (en) Method for the removal of semiconductor chips from a wafer table and the mounting of the semiconductor chips on a substrate
DE102016107709A1 (en) Laser processing device
DE112005002441T5 (en) Method for dicing semiconductor wafers and method for producing semiconductor devices
DE10349847B3 (en) Positioning device and method for the transmission of electronic components
DE10392335T5 (en) Mounting device for electronic components and method for assembling electronic components
DE102011086195B4 (en) inspection procedures
DE19507127A1 (en) Adapter system for component boards, to be used in a test facility
DE102017131322B4 (en) Use of equippable marker blocks for a gradual loading of a carrier with components
DE112006001608T5 (en) Electronic component placement process
DE112018003756T5 (en) TESTING AND INITIALIZATION OF SMALL CHIPS AT WAFER LEVEL
DE10221082A1 (en) Semiconductor device
DE102013006584A1 (en) Laser annealing or annealing scan method with reduced annealing non-uniformities
DE112007002637T5 (en) Method for assembling components
DE19826314A1 (en) Semiconductor component test device
DE69125112T2 (en) Cutting system
WO2008020009A2 (en) Method for picking and placing semiconductor chips and pick-and-place robot
DE3784987T2 (en) Automatic connection system with tapes from external connections.
DE102008007603A1 (en) Method for manufacturing semiconductor devices with which chips are structured, tested and isolated on wafer, involves processing fractured wafer and damaged chip with edge portion and breakage outline with limited fragment
EP0005727B1 (en) Sensing probe for determining location of conductive spots
DE102020105185A1 (en) Data correlation between different machines in a production line for electronic components
DE102015116092A1 (en) Method for producing an optoelectronic component
DE102020115598B3 (en) Method and assembly machine for assembling component carriers based on a recalibration of the assembly machine in real assembly operation, computer program for controlling an assembly machine

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07788394

Country of ref document: EP

Kind code of ref document: A2

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

122 Ep: pct application non-entry in european phase

Ref document number: 07788394

Country of ref document: EP

Kind code of ref document: A2