WO2007114037A1 - デジタル信号受信装置およびデジタル信号受信方法 - Google Patents

デジタル信号受信装置およびデジタル信号受信方法 Download PDF

Info

Publication number
WO2007114037A1
WO2007114037A1 PCT/JP2007/055549 JP2007055549W WO2007114037A1 WO 2007114037 A1 WO2007114037 A1 WO 2007114037A1 JP 2007055549 W JP2007055549 W JP 2007055549W WO 2007114037 A1 WO2007114037 A1 WO 2007114037A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
color difference
value
period
uzv
Prior art date
Application number
PCT/JP2007/055549
Other languages
English (en)
French (fr)
Inventor
Masato Kojima
Original Assignee
Panasonic Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corporation filed Critical Panasonic Corporation
Priority to EP07738992A priority Critical patent/EP2003905A4/en
Priority to US12/295,729 priority patent/US8036512B2/en
Publication of WO2007114037A1 publication Critical patent/WO2007114037A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/641—Multi-purpose receivers, e.g. for auxiliary information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/642—Multi-standard receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/84—Television signal recording using optical recording
    • H04N5/85—Television signal recording using optical recording on discs or drums

Definitions

  • the present invention relates to a digital signal receiving apparatus and a digital signal receiving method for receiving a digital video signal.
  • FIG. 16 shows a plasma display device as an example of a digital signal receiving device.
  • the digital signal receiving apparatus 90 includes an HDMI receiver 91, a digital video processing circuit 92, a PD P (plasma display panel) driving circuit 93, an MCU (microcomputer unit) 94 and a PDP (plasma display panel) 95.
  • the digital signal receiving device 90 is provided with an HDMI terminal 90t.
  • a DVD (digital versatile disc) player 70 having an HDMI terminal 70t is connected to the HDMI terminal 90t via an HDMI cable 80.
  • the DVD player 70 is a digital signal receiving device 90 through an HDMI terminal 70t, an HDMI cable 80, and an HDMI terminal 90t that can transmit digital video signals conforming to the HDMI standard in conformity with the TMDS (Transition Minimized Differential Signaling) standard.
  • TMDS Transition Minimized Differential Signaling
  • HD Transmit to MI receiver 91.
  • the HDMI receiver 91 decodes the received digital video signal, and luminance signal Y, color difference signal UZV, horizontal synchronization signal H, vertical in accordance with ITU (International Telecommunication Union) —R BT. 601 Outputs synchronization signal V, data enable signal DE, and sampling clock signal CLK.
  • ITU International Telecommunication Union
  • CLK sampling clock signal
  • the luminance signal Y, the color difference signal U, and the color difference signal V have a 4: 2: 2 color difference format.
  • the data enable signal DE indicates an effective video period in the horizontal direction.
  • the HDMI receiver 91 detects information (the number of horizontal pixels and the number of vertical scanning lines) related to the video format of the received digital video signal, and stores the information related to the video format in a built-in register.
  • the MCU 94 reads information related to the video format stored in the register of the HDMI receiver 91, and controls the digital video processing circuit 92 based on the information.
  • the digital video processing circuit 92 recognizes the value of the color difference signal U and the value of the color difference signal V for each pixel according to the control of the MCU 94, and the luminance signal Y value and the color difference signal U of each pixel. Values and color difference signal V values are converted to primary color signal R, G, and B values. Then, the digital video processing circuit 92 supplies the primary color signals R, G, B, the horizontal synchronization signal H, the vertical synchronization signal V, the data enable signal DE, and the sampling clock signal CLK to the PDP drive circuit 93.
  • the PDP drive circuit 93 displays an image on the screen of the PDP 95 based on the primary color signals R, G, B, the horizontal synchronization signal H, the vertical synchronization signal V, the data enable signal DE, and the sampling clock signal CLK.
  • FIG. 17 is a timing chart showing an example of a signal transmitted from the HDMI receiver 91 of FIG. 16 to the video signal processing circuit 92.
  • FIG. 17 shows a color difference signal UZV, a luminance signal Y, a sampling clock signal CLK, a data enable signal DE, a horizontal synchronization signal H, and a vertical synchronization signal V.
  • the video format of the received digital video signal is other than 5251 (60 Hz) and 6251 (50 Hz).
  • the sampling clock signal CL One period of K corresponds to one pixel.
  • one period of the sampling clock signal CLK is referred to as one clock. Note that when the video format is 5251 (60Hz) and 6251 (50Hz), the two cycles of the sampling clock signal CLK are equivalent to one pixel. This is not considered in this example.
  • the color difference signal UZV alternately includes the value of the color difference signal U and the value of the color difference signal V in the cycle of the sampling clock signal CLK.
  • the value of the color difference signal U is referred to as the color difference value U
  • the value of the color difference signal V is referred to as the color difference value V.
  • the color difference value U and the color difference value V of the pixel 0 are “UO” and “VO”, and the color difference value U and the color difference value V of the pixel 1 are also “UO” and “VO”. In this way, two common color difference values U and V are assigned to the two pixels.
  • the luminance signal Y includes a value for each pixel in the cycle of the sampling clock signal CLK.
  • the value of the luminance signal Y is referred to as the luminance value Y.
  • the luminance value Y of the pixel 0 is “YO”
  • the luminance value Y of the pixel 1 is “Y1”.
  • one luminance value Y is assigned to one pixel.
  • various related information such as information on the color difference format, control information, and audio information are multiplexed.
  • FIG. 17 it is represented by the related information power val "multiplexed in the blanking period of the color difference signal UZV and the luminance signal Y.
  • a high level period of the data enable signal DE indicates an effective video period in the horizontal direction.
  • the low level period of the data enable signal DE corresponds to the blanking period.
  • an image composed of a plurality of pixels is displayed on the screen.
  • Patent Document 1 Japanese Unexamined Patent Publication No. 2006-19809
  • FIG. 18 is a timing chart for explaining the processing of the digital video processing circuit 92 of FIG.
  • an example of horizontal synchronization signal H, data enable signal DE, color difference signal UZV, and luminance signal Y using an interlace method with 1125 horizontal scanning lines and 60 Hz is described. Light up.
  • FIG. 18A shows an example of the horizontal synchronizing signal H, the data enable signal DE, the color difference signal UZV, and the luminance signal Y that are input to the digital video processing circuit 92.
  • Fig. 18 (b) shows the color difference values U and V recognized by the digital video processing circuit 92
  • Fig. 18 (c) shows the color difference value U, color difference value V and the color difference values assigned to the pixels by the digital video processing circuit 92.
  • FIG. 18 (d) shows the values of the primary color signals R, G, B obtained based on the color difference value U, the color difference value V, and the luminance value Y.
  • the color difference signal UZV and the luminance signal Y are input to the digital video processing circuit 92.
  • the color difference signal UZV includes the values “uO”, “vO”, ••• “ue”, and “v8” in this order.
  • the color difference signal UZV includes the value “val” of related information in the blanking period.
  • the luminance signal Y includes values “yO” to “y9” in order.
  • the color difference signal UZV values “uO” to “u8” essentially represent the color difference value U, and the color difference signal UZ V values “ ⁇ ”,... “V8” inherently represent the color difference value V. To express.
  • a period TO from the rising edge of the horizontal synchronizing signal H to the first pixel of one scanning line displayed on the screen is defined by the standard for each video format.
  • the number of clocks in period TO is set to 192 in the interlace method with 1125 horizontal scanning lines and 60 Hz.
  • the number of clocks in the period TO is set to an even number. Therefore, the odd-numbered value of the color difference signal UZV with respect to the rising edge of the horizontal synchronization signal H represents the color difference value U, and the even-numbered value represents the color difference value V.
  • the digital video processing circuit 92 alternately recognizes the value of the color difference signal uZv as the color difference value u and the color difference value V with reference to the rising edge of the horizontal synchronization signal H. . That is, the digital video processing circuit 92 recognizes the odd-numbered value from the rising edge of the horizontal synchronizing signal H as the color difference value U regardless of the data enable signal DE, and the even-numbered value as the color difference value V. Recognize that there is.
  • the digital video processing circuit 92 recognizes the color difference signal UZV values “uO”, “u2”, “u4”, “u6” as the color difference value U.
  • the color difference signal UZV values “vO”, “v2”, “v4”, “v6” are recognized as the color difference value V.
  • the digital video processing circuit 92 assigns each color difference value U and each color difference value V to two pixels, and assigns each luminance value Y to one pixel. Assign to.
  • the values “uO” and “ ⁇ ” of the color difference signal UZV and the value “yO” of the luminance signal Y are assigned to the pixel 0, and the values “uO” and “ ⁇ ” of the color difference signal UZV and the luminance signal Y The value “yl” is assigned to pixel 1.
  • the digital video processing circuit 92 does not recognize the effective video period indicated by the data enable signal DE when the color difference values U and V are recognized. Therefore, the value of the related information “val” is also recognized as the color difference value U and the color difference value V in order.
  • the digital video processing circuit 92 converts the color difference value U, the color difference value V, and the luminance value Y of each pixel into primary color signals R, G, and B.
  • the value “uO”, “ ⁇ ” of the color difference signal UZV and the value “yO” of the luminance signal Y of the pixel 0 are converted into the primary color signals “RO”, “GO”, “B 0”.
  • the values “uO” and “ ⁇ ” of the color difference signal UZV of the pixel 1 and the value “yl” of the luminance signal Y are converted into the values “Rl”, “Gl”, and “B1” of the primary color signal.
  • primary color signals R, G, B are obtained from the color difference signal UZV and the luminance signal Y.
  • the PDP drive circuit 93 causes the PDP 95 to display the values of the primary color signals R, G, and B during the period when the data enable signal DE is at a high level.
  • the digital video processing circuit 92 can recognize whether each value of the color difference signal UZV indicates the color difference value U or the color difference value V with reference to the rising edge of the horizontal synchronization signal H.
  • the digital video processing circuit 92 determines that each value of the color difference signal UZV is a color difference. It is wrong to recognize whether the value U represents the color U or the color difference value V.
  • FIG. 19 is a timing chart for explaining the processing of the digital video processing circuit 92 when an illegal signal is given.
  • an illegal signal does not conform to the video format standard described above.
  • An illegal color difference signal UZV is a signal that has an odd number of related information values “val” especially during the blanking period.
  • FIG. 19A shows an example of the horizontal synchronizing signal H, the data enable signal DE, the color difference signal UZV, and the luminance signal Y input to the digital video processing circuit 92.
  • Fig. 19 (b) shows the color difference values U and V recognized by the digital video processing circuit 92
  • Fig. 19 (c) shows the color difference value U, the color difference value V and the pixel values assigned to the pixels by the digital video processing circuit 92.
  • FIG. 19 (d) shows the values of the primary color signals R, G, B obtained based on the color difference value U, the color difference value V, and the luminance value Y.
  • an illegal color difference signal uZv and a luminance signal ⁇ that are out of the standard of the video format are input to the digital video processing circuit 92.
  • the values "uO", to “u8" of the color difference signal uZv inherently represent the color difference value U
  • the values " ⁇ ",---8 "of the color difference signal UZV inherently represent the color difference value V.
  • the period from the rising edge of the horizontal synchronizing signal H to the first pixel of one scanning line displayed on the screen is the period specified by the standard for each video format. It is off. Therefore, the odd-numbered value of the color difference signal UZV represents the color difference value V and the even-numbered value represents the color difference value U based on the rising edge of the horizontal synchronizing signal H.
  • the digital video processing circuit 92 alternately recognizes the value of the color difference signal uZv as the color difference value u and the color difference value V with reference to the rising edge of the horizontal synchronization signal H. . That is, the digital video processing circuit 92 recognizes the odd-numbered value from the rising edge of the horizontal synchronizing signal H as the color difference value U regardless of the data enable signal DE, and the even-numbered value as the color difference value V. Recognize that there is.
  • the digital video processing circuit 92 converts the color difference signal UZV values “val”, “ ⁇ ”, “v2”, “v4”, “v6” into color difference values. Recognize as U, and recognize the color difference signal UZV values "uO”, “u2”, “u4", "u6” as the color difference value V. In this way, the digital video processing circuit 92 erroneously recognizes the values “vO”, “v2”, “v4”, “v6”, which are originally the color difference values V, as the color difference value U, and is originally the color difference value U.
  • the digital video processing circuit 92 assigns each color difference value U and each color difference value V to two pixels, and assigns each luminance value Y to one pixel.
  • the values "val" and “uO" of the color difference signal UZV and the value “yO” of the luminance signal Y are assigned to the color difference value U, color difference value V, and luminance value Y of the pixel 0, and the value of the color difference signal UZV "vO", "u2
  • the digital video processing circuit 92 converts the wrong color difference value U, wrong color difference value V, and luminance value Y of each pixel into the primary color signals R, G, B. If converted, the values of the primary color signals R, G, and B are incorrect.
  • the values “val” and “uO” of the color difference signal UZV of the pixel 0 and the value “yO” of the luminance signal Y are converted into primary color signals “rO”, “gO”, and “bO”.
  • the color difference signal UZV values “vO” and “u2” of pixel 1 and the luminance signal Y value “yl” are converted to the primary color signal values “rl”, “gl”, and “bl”.
  • the digital signal receiving apparatus 90 displays an appropriate video even when an illegal digital video signal that does not exactly follow the external device power standard is given.
  • An object of the present invention is to provide a digital signal receiving apparatus and a digital signal receiving method capable of generating an accurate color difference signal even if the received digital video signal exactly complies with the standard. .
  • a digital signal receiving apparatus is a digital signal receiving apparatus that receives a digital signal, and receives the digital signal and performs horizontal synchronization from the digital signal cover.
  • a signal receiving unit that outputs a horizontal synchronizing signal having a pulse, a vertical synchronizing signal, a luminance signal, a multiplexed color difference signal in which the first and second color difference signals are multiplexed, and an effective video signal indicating an effective video period;
  • a video format detector that detects the video format of the digital signal received by the signal receiver, and a multiple color difference signal output from the signal receiver in response to the horizontal sync pulse of the horizontal sync signal output by the signal receiver.
  • the color difference processing unit for sequentially recognizing the value of the first and second color difference signal values in a predetermined order corresponding to the video format detected by the video format detection unit, and the signal receiving unit output are also output.
  • a recognition determination unit that determines whether or not the recognition result by the color difference processing unit is appropriate, and a color difference processing It is intended and a recognition inverting unit for inverting the recognition result by the color difference processing unit when the recognition result of parts is determined by the recognition determination unit incorrect.
  • a digital signal is received by the signal receiving unit, and a horizontal synchronizing signal having a horizontal synchronizing pulse, a vertical synchronizing signal, a luminance signal, and first and second color difference signals are multiplexed. Multiple chrominance signals and an effective video signal indicating the effective video period are output.
  • the video format of the digital signal received by the signal receiver is detected by the video format detector.
  • the color difference processing unit responds to the horizontal synchronization pulse of the horizontal synchronization signal output from the signal reception unit, and the value of the output multiple color difference signal is predetermined according to the detected video format.
  • the values are sequentially recognized as the values of the first and second color difference signals in order.
  • the recognition determining unit determines whether or not the values of the multiple color difference signals output from the signal receiving unit follow a predetermined order. If the recognition determination unit determines that the recognition result by the color difference processing unit is not correct, the recognition result by the color difference processing unit is inverted by the recognition inversion unit.
  • the values of the first and second color difference signals are erroneously changed by the color difference processing unit. Even when the color difference signal value is recognized, an incorrect recognition result is corrected by the recognition inversion unit.
  • the received digital video signal conforms to the standard exactly, even if it is correct.
  • An accurate color difference signal can be generated.
  • the signal receiving unit is based on the horizontal synchronization signal and the effective video signal! And before the next horizontal synchronization pulse from the end of the horizontal scanning period, effective video period, and effective video period of the digital signal.
  • the second period to the edge is detected, and the recognition determination unit determines the front edge force of the horizontal synchronization pulse based on the horizontal scanning period, the effective video period, and the second period detected by the signal reception unit.
  • the first period until the start of the signal is detected by calculation, and based on the detected first period, it is determined whether or not the values of the multiple color difference signals output from the signal receiving unit follow a predetermined order. Moyo! / ⁇ .
  • the signal reception unit detects the horizontal scanning period of the digital signal, the effective video period, and the second period from the end of the effective video period to the front edge of the next horizontal synchronization pulse.
  • the recognition determination unit based on the horizontal scanning period, the effective video period, and the second period of the detected digital signal, the first edge force until the start of the effective video period of the front edge force of horizontal synchronization nors The period is detected by calculation.
  • the first scan can be easily performed by calculating the horizontal scanning period, the effective video period, and the second period of the digital signal. The period can be detected.
  • the recognition determination unit acquires the number of pixels corresponding to the detected first period as the first pixel number, and divides the acquired first pixel number by a predetermined value Based on the remaining value obtained, it may be determined whether or not the value of the multiple color difference signal output by the signal receiving unit power follows a predetermined order.
  • the recognition determination unit determines in advance the value of the multiple color difference signal output by the signal receiving unit based on the remainder obtained by dividing the first number of pixels by a predetermined value corresponding to the video format. It is determined whether or not the given order is followed. [0067] In this way, by using a remainder value obtained by dividing the first number of pixels by a predetermined value, the value of the multiple color difference signal output by the signal receiving unit is compatible with the video format. Thus, it is possible to easily determine whether or not to follow a predetermined order.
  • the digital signal receiving apparatus has a first edge force of the horizontal synchronization pulse until the start of the effective video period based on the horizontal synchronization signal and the effective video signal output from the signal receiving unit.
  • a first period detection unit for detecting the period, and the recognition determination unit is configured such that the value of the multiple color difference signal output in advance by the signal reception unit is output based on the first period detected by the first period detection unit. It may be determined whether or not a predetermined order is followed.
  • the front edge force of the horizontal synchronization pulse is detected by the first period force until the start of the effective video period.
  • the first period detection unit directly detects the first period, it is very easy to detect the first period.
  • the recognition determination unit acquires the number of pixels corresponding to the detected first period as the first number of pixels, and divides the acquired first number of pixels by a predetermined value. Based on the remaining value obtained, it may be determined whether or not the value of the multiple color difference signal output by the signal receiving unit power follows a predetermined order.
  • the recognition determination unit determines in advance the value of the multiple color difference signal output by the signal receiving unit based on the remainder obtained by dividing the first number of pixels by a predetermined value corresponding to the video format. It is determined whether or not the given order is followed.
  • the value of the multiple color difference signal output by the signal receiving unit is compatible with the video format.
  • the digital signal receiving device is configured to detect the luminance signal and the first and second color difference signals based on the recognition result by the color difference processing unit or the recognition result inverted by the recognition inversion unit. May further include a primary color signal generation unit for generating. [0075] In this case, from the luminance signal and the values of the first and second color difference signals recognized by the color difference processing unit, or from the luminance signal and the values of the first and second color difference signals inverted by the recognition inversion unit. A plurality of primary color signals are generated by the primary color signal generation unit. An image can be displayed on a display device based on a plurality of primary color signals.
  • the signal receiving unit may receive a digital signal conforming to the DVI (Digital Visual 'Interface) standard or the HD Ml (Noise Definition' Multimedia 'interface) standard.
  • DVI Digital Visual 'Interface
  • HD Ml Noise Definition' Multimedia 'interface
  • a digital signal receiving method is a digital signal receiving method for receiving a digital signal, which receives the digital signal and has a horizontal synchronizing signal from the digital signal. Output the vertical sync signal, luminance signal, multiplexed color difference signal in which the first and second color difference signals are multiplexed, and the effective video signal indicating the effective video period, and the video format of the received digital signal is detected. And, in response to the horizontal synchronization pulse of the output horizontal synchronization signal, the value of the output multiple color difference signal is set in a predetermined order corresponding to the detected video format.
  • a digital signal is received, and a horizontal synchronizing signal having a horizontal synchronizing pulse, a vertical synchronizing signal, a luminance signal, and first and second color difference signals are multiplexed. Multiple chrominance signals and an effective video signal indicating an effective video period are output. Also, the video format of the received digital signal is detected.
  • the values of the multiple color difference signals are the first and second color difference signals in a predetermined order corresponding to the detected video format. Are recognized sequentially.
  • an accurate color difference signal can be generated even if the received digital video signal exactly conforms to the standard.
  • the digital signal is received by the signal receiving unit, and the horizontal synchronizing signal having the horizontal synchronizing pulse, the vertical synchronizing signal, the luminance signal, and the first and second color difference signals are multiplexed.
  • the multi-color difference signal and the effective video signal indicating the effective video period are output.
  • the video format of the digital signal received by the signal receiver is detected by the video format detector.
  • the color difference processing unit responds to the horizontal synchronization pulse of the horizontal synchronization signal output from the signal receiving unit, and the value of the output multiple color difference signal is predetermined according to the detected video format.
  • the values are sequentially recognized as the values of the first and second color difference signals in order.
  • the recognition determining unit determines whether or not the values of the multiple color difference signals output from the signal receiving unit follow a predetermined order. If the recognition determination unit determines that the recognition result by the color difference processing unit is not correct, the recognition result by the color difference processing unit is inverted by the recognition inversion unit.
  • an accurate color difference signal can be generated even if the received digital video signal exactly conforms to the standard.
  • FIG. 1 is a block diagram for explaining a digital signal receiving device compliant with the HDMI standard.
  • FIG. 2 is a timing diagram showing an example of a signal transmitted from the HDMI resino of FIG. 1 to the digital video processing circuit.
  • FIG. 3 is a diagram showing information stored in the HDMI receiver and digital video processing circuit of FIG.
  • FIG. 4 is a diagram showing a video format table stored in advance in the MCU.
  • Fig.5 is a diagram for comparing the case where the MCU reading cycle is almost the same as the field cycle of the video format and the case where the MCU reading cycle is not the same as the field cycle.
  • FIG. 7 is a color difference signal recognition operation and color difference signal set in the color difference processing unit in FIG. Illustration for explaining misrecognition
  • FIG. 8 is a diagram for explaining the color difference signal recognition operation and the color difference signal misrecognition set in the color difference processing unit of FIG.
  • FIG. 9 is a diagram for explaining the color difference signal recognition operation and the color difference signal misrecognition set in the color difference processing section of FIG.
  • FIG. 10 is a diagram for explaining a specific example of inversion processing by the inversion processing unit of FIG.
  • FIG. 11 is a diagram for explaining a specific example of inversion processing by the inversion processing unit of FIG.
  • FIG. 12 is a flowchart of a digital signal receiving program according to one embodiment of the present invention.
  • FIG. 13 is a flowchart of a digital signal receiving program according to one embodiment of the present invention.
  • FIG. 14 is a flowchart of a digital signal receiving program according to an embodiment of the present invention.
  • FIG. 15 is a flowchart of a digital signal receiving program according to one embodiment of the present invention.
  • FIG. 16 is a block diagram for explaining a digital signal receiver compliant with the HDMI standard.
  • FIG. 17 shows a signal transmitted from the HDMI receiver of FIG. 16 to the video signal processing circuit.
  • FIG. 18 is a timing diagram for explaining the processing of the digital video processing circuit of FIG. 16.
  • FIG. 19 is a diagram for explaining the processing of the digital video processing circuit when an illegal signal is given. Timing diagram
  • FIG. 1 is a block diagram for explaining a digital signal receiving device compliant with the HDMI (High-Definition Multimedia Interface) standard.
  • FIG. 1 shows a plasma display device as an example of a digital signal receiving device.
  • the digital signal receiving apparatus 100 includes an HDMI receiver 10, a digital video processing circuit 20, a PDP (plasma display panel) driving circuit 30, an MCU (microcomputer unit) 40, and a PDP (plasma display panel) 50.
  • the digital video processing circuit 20 includes a color difference processing unit 21, an inversion processing unit 22, and a conversion processing unit 23.
  • the digital signal receiving apparatus 100 is provided with an HDMI terminal 100t.
  • a DVD (digital versatile disc) player 1 having an HDMI terminal It is connected to the HDMI terminal 100t via an HDMI cable 2.
  • the DVD player 1 is a digital signal receiver that transmits digital video signals compliant with the HDMI standard in accordance with the TMDS (Transition Minimized Differential Signaling) standard and through the HDMI terminal lt, HD MI cable 2, and HDMI terminal 100t. Send to 100 HDMI receivers 10
  • TMDS Transition Minimized Differential Signaling
  • the HDMI receiver 10 decodes the received digital video signal, and luminance signal Y, color difference signal UZV, horizontal synchronization signal H, vertical, in accordance with ITU (International Telecommunication Union) —R BT. 601
  • the synchronization signal V, the data enable signal DE, and the sampling clock signal CLK are transmitted to the digital video processing circuit 20.
  • the color difference signal UZV is multiplexed with two types of color difference signals U and V.
  • luminance signal Y, color difference signal U, and color difference signal V are 4: 2: 2 color.
  • the data enable signal DE indicates the effective video period in the horizontal direction.
  • the HDMI receiver 10 detects information about the video format of the received digital video signal (the number of horizontal pixels hr and the number of vertical scanning lines vr described later), and stores the information about the video format in a built-in register. To do.
  • the MCU 40 reads information regarding the video format stored in the register of the HDMI receiver 10 and controls the digital video processing circuit 20 based on the information.
  • the color difference processing unit 21 recognizes the value of the color difference signal u and the value of the color difference signal V for each pixel in accordance with the control of the MCU 40, and the value of the luminance signal Y. In addition, the value of the recognized color difference signal U and the value of the color difference signal V are assigned to each pixel.
  • this processing by the color difference processing unit 21 is referred to as color difference processing.
  • the inversion processing unit 22 should recognize the value of the color difference signal U and the value of the color difference signal V recognized by the color difference processing unit 21 as the value of the color difference signal V and the value of the color difference signal U, respectively.
  • the value of the color difference signal U and the value of the color difference signal V assigned to each pixel by the color difference processing unit 21 are regarded as the value of the color difference signal V and the value of the color difference signal U, respectively.
  • this processing by the MCU 40 and the inversion processing unit 22 is referred to as inversion processing.
  • the conversion processing unit 23 calculates the value of the luminance signal Y of each pixel, the value of the color difference signal U of each pixel finally recognized by the color difference processing unit 21 and the inversion processing unit 22, and the value of the color difference signal V. Convert to primary color signals R, G, B values.
  • this processing by the conversion processing unit 23 is referred to as primary color conversion processing.
  • the digital video processing circuit 20 supplies the primary color signals R, G, B, the horizontal synchronization signal H, the vertical synchronization signal V, the data enable signal DE, and the sampling clock signal CLK to the PDP drive circuit 30.
  • information (first blanking pixel number described later) used for inversion processing is stored in a built-in register.
  • the PDP drive circuit 30 displays an image on the screen of the PDP 50 based on the primary color signals R, G, B, the horizontal synchronization signal H, the vertical synchronization signal V, the data enable signal DE, and the sampling clock signal CLK.
  • R, G, B the primary color signals
  • H the horizontal synchronization signal
  • V the vertical synchronization signal
  • DE the data enable signal
  • CLK the sampling clock signal
  • FIG. 2 is a timing chart showing an example of a signal transmitted from the HDMI receiver 10 of FIG. 1 to the digital video processing circuit 20.
  • the horizontal synchronization signal H, the data enable signal DE, the color difference signal UZV, and the luminance signal Y using the interlace method with 1125 horizontal scanning lines and a field frequency of 60 Hz will be described.
  • FIG. 2 shows a color difference signal UZV, a luminance signal Y, a sampling clock signal CLK, a data enable signal DE, a horizontal synchronization signal H, and a vertical synchronization signal V.
  • One period of the sampling clock signal CLK corresponds to one pixel.
  • one cycle of the sampling clock signal CLK is called one clock.
  • the color difference signal UZV alternately includes the value of the color difference signal U and the value of the color difference signal V in the cycle of the sampling clock signal CLK.
  • the value of the color difference signal U is called the color difference value U
  • the value of the color difference signal V is the color difference value.
  • the color difference value U and the color difference value V of the pixel 0 are “UO” and “VO”, and the color difference value U and the color difference value V of the pixel 1 are also “UO” and “VO”. In this way, two common color difference values U and V are assigned to the two pixels.
  • the luminance signal Y includes a value for each pixel in the cycle of the sampling clock signal CLK. Less than
  • the value of the luminance signal Y is called luminance value Y.
  • the luminance value Y of the pixel 0 is “YO”
  • the luminance value Y of the pixel 1 is “Y1”.
  • one luminance value Y is assigned to one pixel.
  • the relevant information multiplexed in the blanking period of the color difference signal UZV and the luminance signal Y is represented by “val”.
  • Data enable signal DE high-level period is the effective video period in the horizontal direction
  • the low level period of the data enable signal DE corresponds to the blanking period.
  • the low level period of the data enable signal DE is the horizontal blanking period. Equivalent to
  • the period from the rising edge of the horizontal synchronizing signal H to the rising edge of the data enable signal DE in the low level period of the data enable signal DE is the first blanking. Period Called HDE.
  • the period from the falling edge of the data enable signal DE to the next rising edge of the horizontal synchronization signal H is referred to as a second blanking period BB.
  • the horizontal scanning period is indicated by an arrow HR
  • the vertical scanning period is indicated by an arrow VR.
  • the first blanking period HDE power may differ from the period pre-determined by the standard.
  • the color of the video displayed on the screen of the PDP 50 may be different from the original color.
  • the digital signal receiving apparatus 100 accurately detects the first blanking period HDE even when an illegal digital video signal is given. Thereby, the video can be displayed in the original color on the screen of the PDP 50. First blanking period The HDE accurate detection process will be described later.
  • FIG. 3 is a diagram showing information stored in the HDMI receiver 10 and the digital video processing circuit 20 in FIG.
  • FIG. 3A shows the contents of information stored in the register of the HDMI receiver 10.
  • the HDMI receiver 10 decodes the digital video signal received from the DVD player 1, and the luminance signal Y, color difference signal UZV, horizontal synchronization signal H, vertical compliant with ITU-R BT.601.
  • the synchronization signal V, the data enable signal DE, and the sampling clock signal CLK are transmitted to the digital video processing circuit 20.
  • the HDMI receiver 10 detects the number of clocks in the horizontal scanning period HR based on the decoded horizontal synchronization signal H and the sampling clock signal CLK, thereby setting the number of horizontal pixels as the number of horizontal pixels hr. Store in register.
  • the HDMI receiver 10 detects the number of pulses of the horizontal synchronization signal H in the vertical scanning period VR based on the decoded vertical synchronization signal V and horizontal synchronization signal H, thereby reducing the number of scanning lines in the vertical direction.
  • the number of vertical scanning lines is stored in the register as vr.
  • the HDMI Resino 10 is displayed on the screen in one horizontal scanning line by detecting the number of clocks in the effective video period DEP based on the decoded data enable signal DE and the sampling clock signal CLK. Is stored in the register as the effective horizontal pixel number dep.
  • the HDMI receiver 10 detects the number of clocks in the second blanking period BB based on the decoded horizontal synchronization signal H, data enable signal DE, and sampling clock signal CLK. Then, the number of pixels from the pixel next to the last pixel of one scanning line displayed on the screen to the next rising edge of the horizontal synchronizing signal H is stored in the register as the second blanking pixel number bb.
  • FIG. 3B shows the contents of information stored in the register of the digital video processing circuit 20.
  • the digital video processing circuit 20 detects the number of clocks in the first blanking period HDE based on the horizontal synchronization signal H, the data enable signal DE, and the sampling clock signal CLK transmitted from the HDMI receiver 10.
  • the number of pixels from the rising edge of the horizontal sync signal H to the first pixel of one scanning line displayed on the screen is Stored in the register as the number of pixels hde.
  • the MCU 40 reads the information related to the video format stored in the register of the HDMI receiver 10 and controls the digital video processing circuit 20 based on the information.
  • the information regarding the video format stored in the register of the HDMI receiver 10 is the number of horizontal pixels hr and the number of vertical scanning lines vr.
  • the number of horizontal pixels hr and the number of vertical scanning lines vr are predetermined.
  • the MCU 40 includes a storage unit, and the storage unit stores a video format table indicating the number of horizontal pixels hr and the number of vertical scanning lines vr determined for each video format.
  • FIG. 4 is a diagram showing a video format table stored in advance in MCU 40. As shown in FIG. In the video format shown in Fig. 4, the symbol “I” indicates the interlace method, and the symbol “P” indicates the progressive method. In the video format table! For each video format, the horizontal pixel number hr and the vertical scanning line number vr are associated with each other.
  • the number of horizontal pixels hr and the number of vertical scanning lines vr are set to specific values for each video format.
  • the video format is specified so that the video format can be specified even if a slight difference occurs in the values of the number of horizontal pixels hr and the number of vertical scanning lines vr actually detected by the HDMI receiver 10.
  • a predetermined range of values centered on a set value is associated with each video format.
  • a video format of VGA Video Graphics Array
  • the video format of 525P (60 Hz) is associated with the number of horizontal pixels hr of 848 to 868 and the number of vertical scanning lines vr of 515 to 535.
  • the MCU 40 reads the number of horizontal pixels read from the HDMI receiver 10 and The video format of the digital video signal received from DVD player 1 is determined based on the number of vertical scanning lines vr and the video format table in FIG.
  • the MCU 40 generates a digital video processing circuit based on the determined video format.
  • the color difference signal UZV transmitted from the HDMI receiver 10 to the digital video processing circuit 20 alternately includes the color difference value U and the color difference value V in a predetermined cycle according to the video format.
  • the digital video processing circuit 20 is a value included in the color difference signal UZV when the video format of the received digital video signal is other than 5251 (60Hz) and 6251 (50Hz), for example.
  • the operation of recognizing the color difference signal UZV is set in advance for each video format of the received digital video signal.
  • the digital video processing circuit 20 performs a recognition operation of the color difference signal UZV set in advance according to the video format determined by the MCU 40.
  • the value that should be recognized as the color difference value U is recognized as the color difference value V
  • the color difference value The value that should be recognized as V may be recognized as the color difference value u.
  • an error may occur in the recognition operation of the color difference signal uZv.
  • the MCU 40 accurately detects the first blanking pixel number hde.
  • the MCU 40 controls the inversion processing unit 22 of the digital video processing circuit 20 based on the accurately detected first blanking pixel number hde.
  • the inversion processing unit 22 performs the above inversion processing on the color difference value U and the color difference value V.
  • the MCU 40 detects the first blanking pixel number hde by two kinds of methods. Hereinafter, a method for detecting the first blanking pixel number hde will be described.
  • the digital video processing circuit 20 counts the number of clocks in the first blanking period HDE in FIG. 2 based on the horizontal synchronization signal H, the data enable signal DE, and the sampling clock signal CLK transmitted from the HDMI receiver 10.
  • the value obtained by counting the sampling clock signal CLK is stored in the register of the digital video processing circuit 20 as the first blanking pixel number hde as described above.
  • the MCU 40 detects the first blanking pixel number hde by reading the first blanking pixel number hde stored in the register of the digital video processing circuit 20.
  • count detection such detection of the first blanking pixel number hde.
  • the horizontal register number hr, the effective horizontal pixel number dep, and the second blanking pixel number bb are stored in the built-in register.
  • the MCU 40 reads the horizontal pixel number hr, the effective horizontal pixel number dep, and the second blanking pixel number bb stored in the register of the HDMI receiver 10.
  • the MCU 40 subtracts the effective horizontal pixel number dep and the second blanking pixel number bb from the read horizontal pixel number hr. Thereby, the MCU 40 can detect the first blanking pixel number hde as well as the result of this subtraction.
  • operation detection such detection of the first blanking pixel number hde is referred to as operation detection.
  • the detection of the first blanking pixel number hde by the MCU 40 is selectively used according to the field frequency of the video format.
  • the MCU 40 performs count detection when the field frequency of the video format of the received digital video signal is 50Hz, and detects calculation when the field frequency of the video format is 60Hz. I do.
  • the operation setting of each component of the digital signal receiving apparatus 100 is updated for each field.
  • the timing period at which the MCU 40 reads the register of the digital video processing circuit 20 is set to 16 ms.
  • this reading timing cycle is referred to as a reading cycle.
  • FIG. 5 is a diagram for comparing the case where the reading cycle of the MCU 40 substantially matches the field cycle of the video format and the case where the reading cycle of the MCU 40 does not match the field cycle.
  • Figure 5 (a) shows an example of when the reading cycle of MCU40 is almost the same as the field frequency of the video format.
  • the field cycle is 16.7 ms (when the field frequency is S60 Hz), The case where is 16ms is shown.
  • the first blanking pixel number hde is stored in 8 bits in the register of digital video processing circuit 20.
  • the value of the first blanking pixel number hde stored in the register of the digital video processing circuit 20 is held at 255, which is the maximum value that can be counted by the 8-bit register.
  • the value of the first blanking pixel number hde stored in the register of the digital video processing circuit 20 is always 255.
  • the MCU 40 cannot obtain an accurate value of the first blanking pixel number hde.
  • the MCU40 cannot accurately detect the first blanking pixel number hde. .
  • the MCU 40 performs calculation detection without performing count detection.
  • the reading cycle is when the field cycle is 20 ms (when the field frequency is 0 Hz). The case of 16 ms is shown.
  • the vertical blanking period VB exists over a predetermined period including the vertical synchronization signal V.
  • the reading cycle of the MCU40 does not match the field cycle of the video format, and-even if the reading timing RT1 is set to the vertical blanking period VB, the subsequent reading timings RT2 to RT6 continue to be the vertical blanking period It is never set in VB.
  • the reading timings RT1 and RT2 are set to the vertical blanking period VB.
  • the reading timings RT3 to RT6 are set outside the vertical blanking period VB.
  • the MCU 40 can obtain an accurate value of the first blanking pixel number hde from the register of the digital video processing circuit 20 in the reading timing RT3 to RT6 set outside the vertical blanking period VB. it can.
  • MCU 40 when the field frequency of the video format is 50 Hz, MCU 40 performs count detection.
  • the MCU 40 holds the value of the first blanking pixel number hde read from the digital video processing circuit 20 at each reading timing, and when the held value matches three times in succession, By determining the value as the first blanking pixel number hde, the correct value of the first blanking pixel number hde is detected. Details of this will be described later.
  • (7—b) Reason for Count Detection when Field Frequency is 50 Hz In the above description, the reason why MCU 40 performs calculation detection without performing count detection when the field frequency is 60 Hz has been described.
  • the register of the HDMI receiver 10 in FIG. 1 stores the number of horizontal pixels hr in FIG. 3 with 13 bits, and the number of vertical scanning lines vr is 11 bits.
  • the effective horizontal pixel number dep is stored in 12 bits
  • the second blanking pixel number bb is stored in 8 bits.
  • the MCU 40 detects the following problems due to the calculation detection.
  • FIG. 6 is a diagram showing an example of information stored in the register of the HDMI receiver 10 in FIG.
  • the HDMI receiver 10 of FIG. 1 receives a digital video signal of, for example, a video format of 525P (60 Hz)
  • the number of horizontal pixels hr in the register of the HDMI receiver 10 The number of vertical scanning lines vr, the number of effective horizontal pixels dep, and the number of second blanking pixels bb are set to 858, 525, 720, and 16 forces, respectively.
  • Fig. 6 shows the number of horizontal pixels hr, the number of vertical scanning lines vr, the number of effective horizontal pixels dep and the number of digital video signals in a plurality of video formats in addition to the 525P (60Hz) video format.
  • An example of the value of the second blanking pixel number bb is shown.
  • the second blanking pixel number bb is stored in the register of the HDMI receiver 10 in 8 bits.
  • the value of the second blanking pixel number bb stored in the register of the HDMI receiver 10 is 255 at the maximum.
  • the value of the second blanking pixel number bb may exceed 255.
  • the value of the second blanking pixel number bb stored in the register of the HDMI receiver 10 is 255.
  • 750P (50Hz), 11251 (50Hz) and 1125P (50Hz) video formats Shows the values of the second blanking pixel number bb as 440, 528 and 528, respectively (see the thick frame in Fig. 6), but all the values actually stored in the register are 255.
  • MCU 40 performs force fault detection without performing calculation detection.
  • the reading period of the MCU 40 is set to be approximately equal to the field period.
  • the number hde is detected by calculation detection.
  • both the first and second field frequencies are 60 Hz and 50 Hz.
  • the blanking pixel number hde of 1 can be accurately detected by count detection.
  • the number of bits of the second blanking pixel number bb stored in the register of the HDMI receiver 10 is 8 Since this bit is set, the first blanking pixel number hde is detected by count detection.
  • the bit number of the second blanking pixel number bb stored in the register of the HDMI receiver 10 can be set larger than 8 bits (for example, 10 bits)
  • the field frequency is When the frequency is 60 Hz and the field frequency is 50 Hz, the first blanking pixel number hde can be accurately detected by calculation detection.
  • the sampling frequency of the HD Ml receiver 10 that receives the digital video signal from the DVD player 1 is 27 MHz.
  • the sampling clock frequency of the digital video signal is 5251 (60Hz) and 62
  • 51 (50Hz) video format differs from other video formats.
  • the frequency of the sampling clock signal is set to 13.5MHz.
  • the frequency of the sampling clock signal is set to 27MHz.
  • Examples of video formats other than 5251 (60Hz) and 6251 (50Hz) include VGA, 750P (60Hz) and 11251 (60Hz) as shown in FIG.
  • the arrangement of the color difference value U and the color difference value V transmitted to the digital video processing circuit 20 differs between the 5251 (60 Hz) and 6251 (50 Hz) video formats and other video formats.
  • the sampling frequency of HDMI receiver 10 and the sampling clock signal frequency of the digital video signal match.
  • the arrangement of the color difference value U and the color difference value V transmitted from the HDMI receiver 10 to the digital video processing circuit 20 is equal to the arrangement of the color difference value U and the color difference value V received by the HDMI receiver 10.
  • the digital video processing circuit 20 has a color difference value U and a color difference value every clock.
  • V is transmitted alternately.
  • the sampling frequency of HDMI Resin 10 is twice the frequency of the sampling clock signal of the digital video signal.
  • one clock of the sampling clock signal of the digital video signal corresponds to two clocks in the HDMI receiver 10.
  • the HDMI receiver 10 processes the received color difference value U and the color difference value V every two clocks. Transmit to circuit 20.
  • the digital video processing circuit 20 has a color difference value U and a color difference value every two clocks.
  • V is transmitted alternately.
  • the color difference processing unit 21 sequentially recognizes the color difference value U and the color difference value V from the color difference signal UZV force for each pixel.
  • This recognition operation is set in advance in the color difference processing unit 21 for each video format.
  • the recognition operation of the color difference signal UZV set in the color difference processing unit 21 and the erroneous recognition of the color difference signal UZV will be described with reference to FIG.
  • FIG. 7 to 9 are diagrams for explaining the color difference signal UZV recognition operation and the color difference signal UZV misrecognition set in the color difference processing unit 21 of FIG.
  • FIG. 7A shows an example of the horizontal synchronizing signal H, the data enable signal DE, and the color difference signal UZV transmitted to the digital video processing circuit 20. These signals are 525
  • the horizontal synchronizing signal H and the data enable signal DE are input to the digital video processing circuit 20. If the horizontal sync signal H and the data enable signal DE exactly follow the video format standard, the first blanking period HDE also follows the video format standard.
  • the first blanking period HDE according to the standard is called the first standard blanking period HDEO.
  • the number of clocks of the first standard blanking period HDEO that is, the number of first standard blanking pixels, hdeO, is set to an even number.
  • the color difference signal UZV is input to the digital video processing circuit 20.
  • the color difference signal U / V includes values “uO”, “ ⁇ ”, ••• “ue”, and “v8” in order for each clock.
  • the color difference signal UZV includes the related information value “val” in the first standard blanking period HDEO.
  • Color difference signal UZV values "uO”, ⁇ "u8” essentially represent the color difference value U, and the color difference signal UZ V values “ ⁇ ”,... “ ⁇ 8” inherently represent the color difference value V.
  • the color difference processing unit 21 uses an odd number of the color difference signal UZV with reference to the rising edge of the horizontal synchronization signal H when the video format is other than 5251 (60Hz) and 6251 (50Hz).
  • the first value is recognized as the color difference value U
  • the even value is recognized as the color difference value V.
  • the values “val”, “uO”, to “u8” of the color difference signals UZV arranged oddly from the rising edge of the horizontal synchronization signal H are used as the color difference value U. Be recognized. Further, the values “val”, “ ⁇ ”, to “v8” of the color difference signals UZV arranged evenly from the rising edge of the horizontal synchronizing signal H are recognized as the color difference values V.
  • FIG. 7B also shows an example of the horizontal synchronization signal H, the data enable signal D E, and the color difference signal UZV, as in FIG. 7A.
  • the data enable signal DE and the color difference signal UZV do not comply with the video format standard.
  • the rise of the data enable signal DE in Fig. 7 (b) is delayed by one clock compared to the rise of the data enable signal DE in Fig. 7 (a) according to the video format standard. Yes.
  • the value “val” of the color difference signal UZV is delayed by one clock, and the values “uO”, “ ⁇ ”, ••• “ue”, and “v8” are also delayed by one clock.
  • the color difference processing unit 21 uses the video formats 5251 (60Hz) and 6251 regardless of the input data enable signal DE and the color difference signal UZV.
  • the color difference signal UZV is recognized according to the preset recognition order.
  • the values “val”, “ ⁇ ”, to “8” of the color difference signals UZV arranged oddly from the rising edge of the horizontal synchronization signal H are used as the color difference value U.
  • the values “val”, “uO”, to “u8” of the color difference signals UZV arranged evenly from the rising edge of the horizontal synchronization signal H are erroneously recognized as the color difference values V.
  • the inversion processing unit 22 converts the color difference signal UZV values “val”, “ ⁇ ”, to “v8” misidentified as the color difference value U into the color difference value V in FIG. Re-recognize as.
  • the values “val”, “uO”, to “u8” of the color difference signal UZV erroneously recognized as the color difference value V are re-recognized as the color difference value U.
  • one clock of the sampling clock signal of the digital video signal corresponds to two clocks in the HDMI receiver 10.
  • the color difference value U and the color difference value V are transmitted to the digital video processing circuit 20 every two clocks.
  • the color difference processing unit 21 recognizes the color difference signal UZV for each clock different from the case where the video format is other than 5251 (60 Hz) and 6251 (50 Hz).
  • FIG. 8A shows an example of the horizontal synchronizing signal H, the data enable signal DE, and the color difference signal UZV transmitted to the digital video processing circuit 20. These signals are 5251 (
  • the horizontal synchronizing signal H and the data enable signal DE are input to the digital video processing circuit 20. If the horizontal sync signal H and the data enable signal DE follow the video format standard of 5251 (60Hz), the first blanking period HD E is 238 clocks.
  • the first blanking period HDE according to the standard is called the first standard blanking period HDEO.
  • the color difference signal UZV is input to the digital video processing circuit 20.
  • the color difference signal U / V has the values "uO”, “uO”, “ ⁇ ”, “ ⁇ ",--”v4", "v4, ...,” u6 “,” u “for each clock. Includes 6 "in order.
  • one value of the color difference signal UZV is continuously input to the digital video processing circuit 20 over two clocks.
  • the color difference signal UZV values "uO", to "u6” inherently represent the color difference value U
  • the color difference signal UZV values " ⁇ ", "'4" inherently Represents the color difference value V.
  • the color difference processing unit 21 uses n as a natural number and the color difference signal UZV with reference to the rising edge of the horizontal synchronization signal H. Recognize the (4n-3) th value and the (4n-2) th value as the color difference value V
  • the color difference processing unit 21 recognizes n as a natural number, the (4n ⁇ 1) th value of the color difference signal UZV, and the 4nth value as the color difference value U.
  • This recognition operation is performed on the value of the color difference signal UZV input with the rise of the data enable signal DE. Thereafter, the color difference processing unit 21 recognizes the color difference signal UZV every two clocks.
  • the color difference processing unit 21 recognizes the value of the color difference signal UZV input with the rising edge of the data enable signal DE as the color difference value U based on a predetermined recognition order, The value of the color difference signal UZV after one clock is recognized as the color difference value U regardless of the predetermined recognition order.
  • the color difference processing unit 21 further recognizes the value of the color difference signal UZV after one clock as the color difference value V based on a predetermined recognition order, the color difference processing unit 21 receives the clock difference one clock later. Recognizes the value of the color difference signal UZV as the color difference value V regardless of the predetermined recognition order.
  • the first standard blanking period HDEO that is, 238 which is the first standard blanking pixel number hdeO is divided by 4
  • the remainder becomes 2.
  • the ZV value “uO” is accurately recognized as the color difference value U.
  • the value “uO” of the color difference signal UZV after one clock is also accurately recognized as the color difference value U.
  • the value “ ⁇ ” of the color difference signal UZV one clock later is accurately recognized as the color difference value V.
  • the value “ ⁇ ” of the color difference signal UZV one clock later is accurately recognized as the color difference value V.
  • the color difference processing unit 21 considers the sampling clock signal of the digital video signal and the value (238) of the first standard blanking pixel number hdeO defined in the standard in advance. The recognition order of U and color difference value V is set.
  • the color difference processing unit 21 detects the color difference signal U according to the 5251 (60 Hz) video format.
  • the inversion processing unit 22 in FIG. 1 does not perform inversion processing.
  • the color difference processing unit 21 accurately determines the color difference value U and the color difference value.
  • the inversion processing unit 22 in FIG. 1 does not perform inversion processing.
  • E and the color difference signal UZV is shown.
  • the data enable signal DE and the color difference signal UZV do not comply with the video format standard.
  • the rise of the data enable signal DE in Fig. 8 (b) is 1 clock compared to the rise of the data enable signal DE in Fig. 8 (a) according to the video format standard. It's a minute late. That is, when the first blanking pixel number hde in this example is divided by 4, the remainder is 3.
  • the symbol HDE1 is added to the first blanking period HDE at this time.
  • the value “val” of the color difference signal UZV is delayed by one clock and the values “uO”, “uO,,”, “ ⁇ ”, “ ⁇ ”, ⁇ “ ⁇ ”, “u4” , "v6, ! v6, is also delayed by one clock.
  • the color difference processing unit 21 performs 2 based on a preset recognition order regardless of the input data enable signal DE and color difference signal UZV.
  • the color difference signal UZV is recognized for each clock.
  • the value “uO” of the color difference signal UZV input with the rise of the data enable signal DE is accurately recognized as the color difference value U.
  • the value “uO” of the color difference signal UZV after one clock is also accurately recognized as the color difference value U.
  • the value “ ⁇ ” of the color difference signal UZV one clock later is accurately recognized as the color difference value V.
  • the value “ ⁇ ” of the color difference signal UZV one clock later is accurately recognized as the color difference value V.
  • FIG. 8C also shows an example of the horizontal synchronization signal H, the data enable signal D E, and the color difference signal UZV, as in FIG. 8A.
  • the data enable signal DE and the color difference signal UZV do not comply with the video format standard.
  • the rise of the data enable signal DE in Fig. 8 (c) is delayed by 2 clocks compared to the rise of the data enable signal DE in Fig. 8 (a) according to the video format standard. Yes. That is, when the first blanking pixel number hde in this example is divided by 4, the remainder is zero.
  • the symbol HDE2 is added to the first blanking period HDE at this time. Accordingly, the value “val” of the color difference signal UZV is delayed by two clocks, and the values “uO”, “uO,,”, “ ⁇ ”, “ ⁇ ”, ⁇ “ ⁇ ”, “u4” , “v6,” “v6,” is also delayed by 2 clocks.
  • the chrominance processing unit 21 performs 2 based on a preset recognition order regardless of the input data enable signal DE and chrominance signal UZV.
  • the color difference signal UZV is recognized for each clock.
  • the value “uO” of the color difference signal UZV input with the rise of the data enable signal DE is erroneously recognized as the color difference value V.
  • the value “uO” of the color difference signal UZV after one clock is erroneously recognized as the color difference value V.
  • the value “ ⁇ ” of the color difference signal UZV after one clock is erroneously recognized as the color difference value U.
  • the value “ ⁇ ” of the color difference signal UZV after one clock is erroneously recognized as the color difference value U.
  • the inversion processing unit 22 in FIG. 1 does not follow the video format in which the first blanking pixel number hde is 5251 (60 Hz), and the first blanking pixel number hde is divided by 4. As a result, when the remainder is 0, inversion processing is performed, and the recognition of the color difference signal UZ V by the color difference processing unit 21 is inverted. As a result, the color difference value U and the color difference value V are accurately recognized.
  • FIG. 8 (d) also shows an example of the horizontal synchronizing signal H, the data enable signal D E, and the color difference signal UZV, as in FIG. 8 (a).
  • the data enable signal DE and the color difference signal UZV do not comply with the video format standard.
  • the rise of the data enable signal DE in Fig. 8 (a) is delayed by 3 clocks compared to the rise of the data enable signal DE in Fig. 8 (a) according to the video format standard. Yes. That is, when the first blanking pixel number hde in this example is divided by 4, the remainder is 1. In Fig. 8 (d), the symbol HDE3 is added to the first blanking period HDE at this time.
  • the color difference processing unit 21 performs the processing based on the preset recognition order regardless of the input data enable signal DE and the color difference signal UZV.
  • the color difference signal UZV is recognized for each clock.
  • the value “uO” of the color difference signal UZV input with the rise of the data enable signal DE is erroneously recognized as the color difference value V.
  • the value “uO” of the color difference signal UZV after one clock is erroneously recognized as the color difference value V.
  • the value “ ⁇ ” of the color difference signal UZV after one clock is erroneously recognized as the color difference value U.
  • the value “ ⁇ ” of the color difference signal UZV after one clock is erroneously recognized as the color difference value U.
  • the inversion processing unit 22 in FIG. 1 is a case where the first blanking pixel number hde does not follow the video format of 525I (60Hz) and the first blanking pixel number hde is divided by 4. As a result, when the remainder is 1, inversion processing is performed, and the color difference signal UZ by the color difference processing unit 21 is detected.
  • FIG. 9 (a) shows an example of the horizontal synchronization signal H, the data enable signal DE, and the color difference signal UZV transmitted to the digital video processing circuit 20. These signals are 6251 (
  • the horizontal synchronizing signal H and the data enable signal DE are input to the digital video processing circuit 20. If the horizontal sync signal H and the data enable signal DE follow the video format standard of 6251 (50Hz), the first blanking period HDE is 264 clocks.
  • the first blanking period HDE according to the standard is called the first standard blanking period HDEO.
  • the color difference signal UZV is input to the digital video processing circuit 20.
  • the color difference signal U / V has the values "uO”, “uO”, “vO”, “vO”,--”v4", "v4, ...,” u6 ",” u “for each clock. 6 "and” v6 "are included in this order.
  • one value of the color difference signal UZV is continuously input to the digital video processing circuit 20 over two clocks.
  • the color difference signal UZV values "uO", to "u6” inherently represent the color difference value U
  • the color difference signal UZV values "vO", to '6' inherently Represents the color difference value V.
  • the color difference processing unit 21 uses n as a natural number and the color difference signal UZV based on the rising edge of the horizontal synchronization signal H as a reference. Recognize the (4n-3) th value and the (4n-2) th value as the color difference value U
  • the color difference processing unit 21 recognizes n as a natural number, the (4n ⁇ 1) th value of the color difference signal UZV, and the 4nth value as the color difference value V.
  • This recognition operation is performed on the value of the color difference signal UZV input with the rise of the data enable signal DE. Thereafter, the color difference processing unit 21 recognizes the color difference signal UZV every two clocks.
  • the recognition operation of the color difference signal UZV for each two blocks is the same as the recognition operation of the color difference signal UZV when the video format is 5251 (60 Hz).
  • the value “uO” of the color difference signal U ZV input with the rising edge of the data enable signal DE is accurately recognized as the color difference value U.
  • the value “uO” of the color difference signal UZV after one clock is also accurately recognized as the color difference value U.
  • the color difference processing unit 21 inherently recognizes the color difference signal that should be recognized as the color difference value U.
  • UZV values "uO", to “u6” are recognized as the color difference value U, and the color difference signal UZV values "vO, ##"4" should be recognized as the color difference value V. Be recognized.
  • the color difference processing unit 21 can accurately recognize the color difference value U and the color difference value V when the color difference signal U ZV according to the 6251 (50 Hz) video format is input.
  • the inversion processing unit 22 in FIG. 1 does not perform inversion processing.
  • FIG. 9B also shows an example of the horizontal synchronizing signal H, the data enable signal D E, and the color difference signal UZV, as in FIG. 9A.
  • the data enable signal DE and the color difference signal UZV do not comply with the video format standard.
  • the rising edge of the data enable signal DE in Fig. 9 (b) is delayed by one clock compared to the rising edge of the data enable signal DE in Fig. 9 (a) according to the video format standard. Yes. That is, when the first blanking pixel number hde in this example is divided by 4, the remainder is 1. In Fig. 9 (b), the symbol HDE1 is added to the first blanking period HDE at this time.
  • the chrominance processing unit 21 performs 2 based on a preset recognition order regardless of the input data enable signal DE and chrominance signal UZV.
  • the color difference signal UZV is recognized for each clock.
  • the value “uO” of the color difference signal UZV input with the rise of the data enable signal DE is accurately recognized as the color difference value U.
  • This The value “uO” of the color difference signal uZv after one clock is also accurately recognized as the color difference value U.
  • the inversion processing unit 22 in FIG. 1 does not perform inversion processing.
  • FIG. 9C also shows an example of the horizontal synchronization signal H, the data enable signal D E, and the color difference signal UZV, as in FIG. 9A.
  • the data enable signal DE and the color difference signal UZV do not comply with the video format standard.
  • the rise of the data enable signal DE in Fig. 9 (c) is delayed by two clocks compared to the rise of the data enable signal DE in Fig. 9 (a) according to the video format standard. Yes. That is, when the first blanking pixel number hde in this example is divided by 4, the remainder is 2. In Fig. 9 (c), the symbol HDE2 is added to the first blanking period HDE at this time.
  • the value “val” of the color difference signal UZV is delayed by two clocks, and the values “uO”, “uO,,”, “ ⁇ ”, “ ⁇ ”, ⁇ “ ⁇ ”, “u4” , “v6,” “v6,” is also delayed by 2 clocks.
  • the chrominance processing unit 21 performs 2 based on a preset recognition order regardless of the input data enable signal DE and chrominance signal UZV.
  • the color difference signal UZV is recognized for each clock.
  • the value “uO” of the color difference signal uZv input at the rise of the data enable signal DE is erroneously recognized as the color difference value V.
  • the value “uO” of the color difference signal uZv after one clock is also erroneously recognized as the color difference value V.
  • the value " ⁇ ” of the color difference signal UZV one clock later is erroneously recognized as the color difference value U.
  • the value “ ⁇ ” of the color difference signal uZv after one clock is also changed to the color difference value U Is mistakenly recognized.
  • the inversion processing unit 22 in FIG. 1 does not follow the video format of the first blanking pixel number hde of 6251 (50 Hz) and divides the first blanking pixel number hde by 4. As a result, when the remainder is 2, inversion processing is performed, and the recognition of the color difference signal UZ V by the color difference processing unit 21 is inverted. As a result, the color difference value U and the color difference value V are accurately recognized.
  • FIG. 9 (d) also shows an example of the horizontal synchronizing signal H, the data enable signal D E, and the color difference signal UZV, as in FIG. 9 (a).
  • the data enable signal DE and the color difference signal UZV do not comply with the video format standard.
  • the rising edge of the data enable signal DE in FIG. 9 (d) is delayed by 3 clocks compared to the rising edge of the data enable signal DE in FIG. 9 (a) according to the video format standard. Yes. That is, when the first blanking pixel number hde in this example is divided by 4, the remainder is 3. In Fig. 8 (d), the symbol HDE3 is added to the first blanking period HDE at this time.
  • the value “val” of the color difference signal UZV is delayed by 3 clocks, and the values “uO”, “uO,,”, “ ⁇ ”, “ ⁇ ”, ⁇ “u4”, “u4” , "v6” and “v6” are also delayed by 3 clocks.
  • the chrominance processing unit 21 performs 2 based on a preset recognition order regardless of the input data enable signal DE and chrominance signal UZV.
  • the color difference signal UZV is recognized for each clock.
  • the value “uO” of the color difference signal uZv input with the rise of the data enable signal DE is erroneously recognized as the color difference value V.
  • the value “uO” of the color difference signal uZv after one clock is also erroneously recognized as the color difference value V.
  • the value " ⁇ " of the color difference signal UZV one clock later is erroneously recognized as the color difference value U.
  • the value “ ⁇ ” of the color difference signal uZv after one clock is erroneously recognized as the color difference value U.
  • the inversion processing unit 22 in FIG. 1 does not follow the video format of the first blanking pixel number hde of 6251 (50 Hz) and divides the first blanking pixel number hde by 4. As a result, when the remainder is 3, inversion processing is performed, and the recognition of the color difference signal UZ V by the color difference processing unit 21 is inverted. As a result, the color difference value U and the color difference value V are accurately recognized.
  • 10 and 11 are diagrams for explaining a specific example of the inversion processing by the inversion processing unit 22 in FIG.
  • Figure 10 shows the values of the horizontal pixel number hr, the effective horizontal pixel number dep, the second blanking pixel number bb, and the first blanking pixel number hde according to the 10801 (60Hz) video format standard. Each value according to a specific example is shown without complying with the standard.
  • the horizontal pixel number hr is set to 2200
  • the effective horizontal pixel number dep is set to 1920
  • the second blanking pixel number bb is set to 88.
  • the first standard blanking pixel number hdeO is determined to be 192.
  • the horizontal pixel number hr in this example is 2200
  • the effective horizontal pixel number dep is 1 920
  • the second blanking pixel number bb is 87
  • the first blanking The number of pixels hde 1 is 193.
  • FIG. 11 shows a timing chart of the horizontal synchronizing signal H, the data enable signal DE, and the color difference signal UZV of this specific example.
  • the value “u” of the color difference signal UZV inherently indicates the color difference value U
  • the value “V” of the color difference signal UZV inherently indicates the color difference value V.
  • the value of the first blanking pixel number hdel in this example is one larger than the first standard blanking pixel number hdeO. Therefore, in the timing diagram of Figure 11, the rising edge of the data enable signal DE is delayed by one clock from the timing according to the standard.
  • the recognition order of the color difference signal UZ V preset in the color difference processing unit 21 is shown.
  • the color difference processing unit 21 raises the horizontal synchronizing signal H.
  • the odd value of the color difference signal uZv is recognized as the color difference value u
  • the even value is recognized as the color difference value V.
  • the values “val” and “V” of the color difference signals UZV arranged oddly from the rising edge of the horizontal synchronization signal H are recognized as the color difference values U. Further, the values “val” and “u” of the color difference signal UZV arranged evenly from the rising edge of the horizontal synchronization signal H are recognized as the color difference value V.
  • the inversion processing unit 22 inverts the recognition of the color difference signal UZV, whereby the value “u” of the color difference signal UZV is accurately recognized as the color difference value U.
  • the value “V” of the color difference signal UZV arranged evenly from the rising edge of the horizontal synchronizing signal H is accurately recognized as the color difference value V.
  • the color difference processing, inversion processing, and primary color conversion processing in the digital video processing circuit 20 are performed by the MCU 40 controlling the digital video processing circuit 20 based on a digital signal reception program described below.
  • the MCU 40 reads the number of horizontal pixels and the number of vertical scanning lines vr stored in the register of the HDMI receiver 10 (step S10).
  • the MCU 40 determines the video format of the input digital video signal based on the number of horizontal pixels hr, the number of vertical scanning lines vr, and the video format table stored by itself (step S11).
  • the MCU 40 determines whether or not the field frequency of the determined video format is 60 Hz (step S12).
  • step S100 the MCU 40 performs calculation detection of the first blanking pixel number hde. Specific steps of S100 The operation is as follows.
  • the MCU 40 reads the horizontal pixel number hr, the effective horizontal pixel number dep, and the second blanking pixel number bb from the HDMI receiver 10 (step S13). Then, the MCU 40 calculates the first blanking pixel number hde by subtracting the horizontal pixel number hr force effective horizontal pixel number dep and the second blanking pixel number bb (step S14). As a result, the first blanking pixel number hde is detected by calculation detection. Thereafter, the MCU 40 performs an operation of Step S30 described later.
  • step S12 if the field frequency of the video format is not 6 OHz, that is, if the field frequency of the video format is 50 Hz, the MCU 40 performs count detection of the first blanking pixel number hde ( Step S200). Specific Step The operation of S200 is as follows.
  • the MCU 40 reads and stores the first blanking pixel number hde stored in the register of the digital video processing circuit 20 (step S20). Then, the MCU 40 counts the number of readings of the first blanking pixel number hde (step S21).
  • the MCU 40 determines whether or not the first blanking pixel number hde is read three times or more (step S22).
  • the MCU 40 determines whether or not the value of the first blanking pixel number hde stored for each reading matches three times in succession (step S23).
  • the MCU 40 recognizes the stored value as the first blanking pixel number hde (step S24). Thereby, the first blanking pixel number hde is detected by the count detection. Thereafter, the MCU 40 performs an operation of Step S30 described later.
  • step S22 the MCU 40 repeats the operations in steps S20 to S22 when the number of readings is not the third or more.
  • step S23 if the values stored in three consecutive times do not match, the MCU 40 resets the number of readings (step S25) and repeats the operations in steps S20 to S23. [0336] After detecting the first blanking pixel number hde in Step S100 or Step S200, the MCU40 has a video format of the received digital video signal of 5251 (60 Hz). (Step S30).
  • the MCU 40 divides the detected value of the first blanking pixel number hde by 4 (step S31), and the resultant power of the division is 2 or 3 It is determined whether or not (step S32).
  • the MCU 40 controls the operation of the digital video processing circuit 20 based on the determined video format (step S60), and the primary color is input to the digital video processing circuit 20 power PDP drive circuit 30. Transmit signals R, G, B, horizontal synchronizing signal H, vertical synchronizing signal V, data enable signal DE, and sampling clock signal CLK. As a result, the MCU 40 displays an image on the PDP 50 (step S61).
  • step S32 if the remainder is not 2 or 3, that is, if the remainder is 0 or 1, the MCU 40 performs inversion processing by controlling the inversion processing unit 22 to obtain the color difference.
  • the recognition of the color difference signal UZV by the processing unit 21 is reversed (step S33). Thereafter, the MCU 40 performs the operations of steps S60 and S61 as described above.
  • step S30 if the video format is not 5251 (60Hz), the MCU 40 determines whether or not the video format of the received digital video signal is 6251 (50Hz) (step S40).
  • the MCU 40 divides the detected value of the first blanking pixel number hde by 4 (step S41), and the resultant power of the division is 0 or 1 as well. It is determined whether or not the force is (step S42).
  • step S41 If the remainder is 0 or 1, the MCU 40 performs the operations of steps S60 and S61. On the other hand, if the remainder of the division result in step S41 is not 0 or 1, that is, 2 or 3, the MCU 40 performs the reversal process by controlling the reversal processing unit 22, and performs the operation of step S33. Thereafter, the MCU 40 performs the operations of steps S60 and S61.
  • step S40 if the video format is not 6251 (50Hz), the MCU 40 determines whether or not the detected value of the first blanking pixel number hde is an even number (step S50).
  • step S50 the MCU 40 performs the operations of steps S60 and S61.
  • the MCU 40 performs inversion processing by controlling the inversion processing unit 22 and inverts the recognition of the color difference signal UZV by the color difference processing unit 21. (Step S51). Thereafter, the MCU 40 performs the operations of steps S60 and S61 as described above.
  • some of the components of the digital signal receiving apparatus 100 shown in FIG. 1 may be functionally realized by software, and the other part may be realized by hardware such as an electric circuit. Alternatively, all the components of the digital signal receiving apparatus 100 may be realized by hardware.
  • a digital video signal is received by HDMI receiver 10.
  • the HDMI receiver 10 decodes the received digital video signal and converts the luminance signal Y, color difference signal UZV, horizontal synchronization signal H, vertical synchronization signal V, data enable signal DE, and sampling clock signal CLK into a digital video processing circuit 20 Transmit to.
  • the color difference signal UZV two kinds of color difference signals U and color difference signal V are alternately multiplexed.
  • the MCU 40 reads information related to the video format stored in the register of the HDMI receiver 10, detects the video format of the received digital video signal based on the information, and also detects the digital video processing circuit 20 To control.
  • the color difference processing unit 21 of the digital video processing circuit 20 sequentially recognizes the value of the color difference signal UZV as a color difference value U and a color difference value V in a predetermined order corresponding to the video format detected by the MCU 40.
  • the MCU 40 determines whether or not the value of the color difference signal UZV transmitted from the HDMI receiver 10 to the digital video processing circuit 20 follows a predetermined order according to the video format. Determine based on the number hde.
  • the MCU 40 controls the digital video processing circuit 20 based on the determination result!
  • the color difference value U and color difference value V of the color difference signal UZV can be accurately generated.
  • the digital video signal received by the signal receiving device 100 conforms to the HDMI standard, but the digital video signal received by the signal receiving device 100 is DVI ( It may be compliant with the Digital Visual Interface) standard.
  • the digital video signal is an example of a digital signal
  • the HDMI receiver 10 is an example of a signal receiving unit.
  • the MCU 40 is an example of a video format detection unit and a recognition determination unit
  • the digital video processing circuit 20 and the color difference processing unit 21 are examples of a color difference processing unit
  • the digital video processing circuit 20 and the inversion processing unit 22 are the recognition inversion unit.
  • the digital video processing circuit 20 and the conversion processing unit 23 are examples of the primary color signal generation unit.
  • the number of horizontal pixels hr and the horizontal scanning period HR are examples of the horizontal scanning period
  • the number of effective horizontal pixels dep and the effective video period DEP are examples of the effective video period
  • the second blanking pixel number bb and the second blanking period BB is an example of the second period
  • the first blanking pixel number hde and the first blanking period HDE is an example of the first period
  • the digital video processing circuit 20 is an example of the first period detection unit
  • the first blanking pixel number h de is an example of the first pixel number
  • primary color signals R, G, and B are examples of a plurality of primary color signals.
  • the present invention is applicable to a digital signal receiving apparatus that receives a digital video signal.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Processing Of Color Television Signals (AREA)
  • Color Television Systems (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

　色差処理部は、色差信号Ｕ／Ｖから画素ごとに色差信号Ｕの値および色差信号Ｖの値を認識し、輝度信号Ｙの値ならびに認識した色差信号Ｕの値および色差信号Ｖの値を各画素に割り当てる。反転処理部は、色差処理部が認識した色差信号Ｕの値および色差信号Ｖの値が、それぞれ本来的に色差信号Ｖの値および色差信号Ｕの値として認識されるべきである場合に、各画素に割り当てられた色差信号Ｕの値および色差信号Ｖの値の色差処理部による認識を反転させる。変換処理部は、各画素の輝度信号Ｙの値、ならびに最終的に認識された各画素の色差信号Ｕの値および色差信号Ｖの値を原色信号Ｒ，Ｇ，Ｂの値に変換する。

Description

明 細 書
デジタル信号受信装置およびデジタル信号受信方法
技術分野
[0001] 本発明は、デジタル映像信号を受信するデジタル信号受信装置およびデジタル信 号受信方法に関する。
背景技術
[0002] 近年、デジタル映像信号を伝送するために DVI ( Digital Visual Interface )規格、 H
DMI (High-Definition Multimedia Interface )規格等のデジタルインターフ ース規 格に準拠した電子機器が開発されている (例えば、特許文献 1参照)。
[0003] 特に、 HDMI規格では、デジタル映像信号のブランキング期間に圧縮したデジタ ル音声信号を多重化することが可能である。
[0004] したがって、 HDMI規格に準拠するインターフェースを用いると、デジタル映像信 号を伝送するためのインターフェースとデジタル音声信号を伝送するためのインター フェースとを個別に設ける必要がな 、。
[0005] 以下、 HDMI規格に準拠した従来のデジタル信号受信装置を説明する。図 16は、
HDMI規格に準拠したデジタル信号受信装置を説明するためのブロック図である。
[0006] 図 16には、デジタル信号受信装置の一例としてプラズマディスプレイ装置が示され ている。
[0007] デジタル信号受信装置 90は、 HDMIレシーバ 91、デジタル映像処理回路 92、 PD P (プラズマディスプレイパネル）駆動回路 93、 MCU (マイクロコンピュータユニット） 9 4および PDP (プラズマディスプレイパネル） 95を備える。
[0008] デジタル信号受信装置 90には HDMI端子 90tが設けられている。この HDMI端子 90tに HDMIケーブル 80を介して HDMI端子 70tを有する DVD (デジタルバーサタ ィルディスク）プレーヤ 70が接続されて 、る。
[0009] DVDプレーヤ 70は、 HDMI規格に準拠したデジタル映像信号を TMDS ( Transit ion Minimized Differential Signaling )規格に準拠した伝送开式で HDMI端子 70t、 HDMIケーブル 80および HDMI端子 90tを通してデジタル信号受信装置 90の HD MIレシーバ 91に送信する。
[0010] HDMIレシーバ 91は、受信したデジタル映像信号を復号し、 ITU (国際電気通信 連合； International Telecommunication Union )—R BT. 601に準拠した輝度信号 Y、色差信号 UZV、水平同期信号 H、垂直同期信号 V、データィネーブル信号 DE およびサンプリングクロック信号 CLKを出力する。色差信号 UZVには 2種類の色差 信号 Uおよび色差信号 Vが交互に多重化されている。
[0011] 輝度信号 Y、色差信号 Uおよび色差信号 Vは 4： 2： 2の色差フォーマットを有する。
データィネーブル信号 DEは、水平方向における有効映像期間を示す。
[0012] また、 HDMIレシーバ 91は、受信したデジタル映像信号の映像フォーマットに関す る情報 (水平画素数および垂直走査線数)を検出し、内蔵のレジスタに映像フォーマ ットに関する情報を格納する。
[0013] MCU94は、 HDMIレシーバ 91のレジスタに格納された映像フォーマットに関する 情報を読み込み、その情報に基づ 、てデジタル映像処理回路 92を制御する。
[0014] デジタル映像処理回路 92は、 MCU94の制御に従って色差信号 UZV力 画素ご とに色差信号 Uの値および色差信号 Vの値を認識し、各画素の輝度信号 Yの値、色 差信号 Uの値および色差信号 Vの値を原色信号 R, G, Bの値に変換する。そして、 デジタル映像処理回路 92は、原色信号 R, G, B、水平同期信号 H、垂直同期信号 V、データィネーブル信号 DEおよびサンプリングクロック信号 CLKを PDP駆動回路 93に与える。
[0015] PDP駆動回路 93は、原色信号 R, G, B、水平同期信号 H、垂直同期信号 V、デー タイネーブル信号 DEおよびサンプリングクロック信号 CLKに基づいて PDP95の画 面に映像を表示させる。
[0016] 図 17は、図 16の HDMIレシーバ 91から映像信号処理回路 92に伝送される信号 の一例を示すタイミング図である。
[0017] 図 17には、色差信号 UZV、輝度信号 Y、サンプリングクロック信号 CLK、データィ ネーブル信号 DE、水平同期信号 Hおよび垂直同期信号 Vが示されて 、る。
[0018] 本例では、例えば受信されるデジタル映像信号の映像フォーマットが 5251 (60Hz) および 6251 (50Hz)以外の場合を想定する。この場合、サンプリングクロック信号 CL Kの 1周期が 1画素に相当する。以下、サンプリングクロック信号 CLKの 1周期を 1クロ ックと呼ぶ。なお、映像フォーマットが 5251 (60Hz)および 6251 (50Hz)である場合 には、サンプリングクロック信号 CLKの 2周期が 1画素に相当する力 本例ではこれを 考慮しない。
[0019] 色差信号 UZVは、サンプリングクロック信号 CLKの周期で色差信号 Uの値と色差 信号 Vの値とを交互に含む。以下、色差信号 Uの値と色差信号 Vの値とを区別する 場合には、色差信号 Uの値を色差値 Uと呼び、色差信号 Vの値を色差値 Vと呼ぶ。
[0020] 例えば、画素 0の色差値 Uおよび色差値 Vは" UO"および" VO"であり、画素 1の色 差値 Uおよび色差値 Vも" UO"および" VO"である。このように、 2つの画素に共通の 2 つの色差値 U, Vが割り当てられる。
[0021] 輝度信号 Yは、サンプリングクロック信号 CLKの周期で画素ごとの値を含む。以下 、輝度信号 Yの値を輝度値 Yと呼ぶ。
[0022] 例えば、画素 0の輝度値 Yは" YO"であり、画素 1の輝度値 Yは" Y1"である。このよ うに、 1つの画素に 1つの輝度値 Yが割り当てられる。色差信号 uZvおよび輝度信 号 Yのブランキング期間には、色差フォーマットに関する情報、制御情報、音声情報 等の各種関連情報が多重化される。
[0023] 図 17では、色差信号 UZVおよび輝度信号 Yのブランキング期間に多重化される 関連情報力 val"で表されて 、る。
[0024] データィネーブル信号 DEのハイレベルの期間が水平方向における有効映像期間 を示している。データィネーブル信号 DEのローレベルの期間がブランキング期間に 相当する。有効映像期間における色差信号 UZVおよび輝度信号 Yに基づ ヽて画 面上に複数の画素からなる映像が表示される。
特許文献 1 :特開 2006— 19809号公報
発明の開示
発明が解決しょうとする課題
[0025] 図 18は、図 16のデジタル映像処理回路 92の処理を説明するためのタイミング図で ある。本例では、水平走査線数 1125本で 60Hzのインタレース方式による水平同期 信号 H、データィネーブル信号 DE、色差信号 UZVおよび輝度信号 Yの一例を説 明する。
[0026] 図 18 (a)はデジタル映像処理回路 92に入力される水平同期信号 H、データイネ一 ブル信号 DE、色差信号 UZVおよび輝度信号 Yの一例を示す。図 18 (b)はデジタ ル映像処理回路 92において認識される色差値 U, Vを示し、図 18 (c)はデジタル映 像処理回路 92により画素に割り当てられた色差値 U、色差値 Vおよび輝度値 Yを示 す。図 18 (d)は色差値 U、色差値 Vおよび輝度値 Yに基づいて得られた原色信号 R , G, Bの値を示す。
[0027] 図 18 (a)に示すように、デジタル映像処理回路 92に色差信号 UZVおよび輝度信 号 Yが入力される。ここでは、色差信号 UZVは、値" uO", "vO",•••"ue", "v8"を順 に含む。なお、色差信号 UZVは、ブランキング期間に関連情報の値" val"を含む。 また、輝度信号 Yは、値" yO",〜"y9"を順に含む。
[0028] 色差信号 UZVの値" uO",〜"u8"は本来的には色差値 Uを表し、色差信号 UZ Vの値" νθ" ,… "v8"は本来的には色差値 Vを表す。
[0029] 水平同期信号 Hの立ち上がりから画面に表示される 1走査線の最初の画素までの 期間 TOは映像フォーマットごとに規格で規定されている。この期間 TOは水平走査線 数 1125本で 60Hzのインタレース方式では、期間 TOのクロック数は 192に定められ ている。他の映像フォーマットにおいても、期間 TOのクロック数は偶数に定められて いる。そのため、水平同期信号 Hの立ち上がりを基準として色差信号 UZVの奇数番 目の値は色差値 Uを表し、偶数番目の値は色差値 Vを表す。
[0030] 図 18 (b)に示すように、デジタル映像処理回路 92は、水平同期信号 Hの立ち上が りを基準として色差信号 uZvの値を交互に色差値 uおよび色差値 Vと認識する。す なわち、デジタル映像処理回路 92は、データィネーブル信号 DEとは無関係に水平 同期信号 Hの立ち上がりから奇数番目の値を色差値 Uであると認識し、偶数番目の 値を色差値 Vであると認識する。
[0031] それにより、図 18 (c)に示すように、デジタル映像処理回路 92は、色差信号 UZV の値" uO", "u2", "u4", "u6"を色差値 Uとして認識し、色差信号 UZVの値" vO", "v2", "v4", "v6"を色差値 Vとして認識する。この場合、デジタル映像処理回路 92 は、各色差値 Uおよび各色差値 Vを 2つの画素に割り当て、各輝度値 Yを 1つの画素 に割り当てる。
[0032] 例えば、色差信号 UZVの値" uO", "νθ"および輝度信号 Yの値" yO"が画素 0に 割り当てられ、色差信号 UZVの値" uO", "νθ"および輝度信号 Yの値" yl"が画素 1 に割り当てられる。
[0033] なお、デジタル映像処理回路 92は、色差値 U, Vの認識の際に、データイネーブ ル信号 DEにより示される有効映像期間については認識しない。したがって、関連情 報" val"の値も順に色差値 Uおよび色差値 Vとして認識する。
[0034] さらに、図 18 (d)に示すように、デジタル映像処理回路 92は、各画素の色差値 U、 色差値 Vおよび輝度値 Yを原色信号 R, G, Bに変換する。例えば、画素 0の色差信 号 UZVの値" uO", "νθ"および輝度信号 Yの値" yO"が原色信号" RO", "GO", "B 0"に変換される。また、画素 1の色差信号 UZVの値" uO", "νθ"および輝度信号 Y の値" yl"が原色信号の値" Rl", "Gl", "B1"に変換される。
[0035] このようにして、色差信号 UZVおよび輝度信号 Yから原色信号 R, G, Bが得られ る。
[0036] PDP駆動回路 93は、データィネーブル信号 DEがハイレベルの期間における原色 信号 R, G, Bの値を PDP95に表示させる。
[0037] 上記のように、映像フォーマットの規格に従った適正な色差信号 UZVでは、水平 同期信号 Hの立ち上がりを基準として奇数番目の値が色差値 Uを示し、偶数番目の 値が色差値 Vを示すので、デジタル映像処理回路 92は水平同期信号 Hの立ち上が りを基準として色差信号 UZVの各値が色差値 Uを示すカゝまたは色差値 Vを示すか を認識することができる。
[0038] し力しながら、外部機器力も映像信号受信装置 90に映像フォーマットの規格に従 わな 、不正な色差信号 UZVが与えられた場合、デジタル映像処理回路 92は色差 信号 UZVの各値が色差値 Uを示すカゝまたは色差値 Vを示すかを誤って認識してし まつ。
[0039] 図 19は、不正な信号が与えられた場合のデジタル映像処理回路 92の処理を説明 するためのタイミング図である。
[0040] なお、本例において、不正な信号とは、上述の映像フォーマットの規格に従わない 不正な色差信号 UZVのうち、特にブランキング期間に関連情報の値" val"が奇数 個存在する信号をいう。
[0041] 図 19 (a)はデジタル映像処理回路 92に入力される水平同期信号 H、データイネ一 ブル信号 DE、色差信号 UZVおよび輝度信号 Yの一例を示す。図 19 (b)はデジタ ル映像処理回路 92において認識される色差値 U, Vを示し、図 19 (c)はデジタル映 像処理回路 92により画素に割り当てられた色差値 U、色差値 Vおよび輝度値 Yを示 す。図 19 (d)は色差値 U、色差値 Vおよび輝度値 Yに基づいて得られた原色信号 R , G, Bの値を示す。
[0042] 図 19 (a)の例では、デジタル映像処理回路 92に映像フォーマットの規格力 外れ た不正な色差信号 uZvおよび輝度信号 γが入力される。ここで、色差信号 uZvの 値" uO",〜"u8"は本来的には色差値 Uを表し、色差信号 UZVの値" νθ", - - - 8" は本来的には色差値 Vを表す。
[0043] 本例の色差信号 UZVおよび輝度信号 Yでは、水平同期信号 Hの立ち上がりから 画面に表示される 1走査線の最初の画素までの期間が映像フォーマットごとに規格 で規定された期間 TO力もずれている。そのため、水平同期信号 Hの立ち上がりを基 準として色差信号 UZVの奇数番目の値は色差値 Vを表し、偶数番目の値は色差値 Uを表す。
[0044] 図 19 (b)に示すように、デジタル映像処理回路 92は、水平同期信号 Hの立ち上が りを基準として色差信号 uZvの値を交互に色差値 uおよび色差値 Vと認識する。す なわち、デジタル映像処理回路 92は、データィネーブル信号 DEとは無関係に水平 同期信号 Hの立ち上がりから奇数番目の値を色差値 Uであると認識し、偶数番目の 値を色差値 Vであると認識する。
[0045] それにより、図 19 (c)に示すように、デジタル映像処理回路 92は、色差信号 UZV の値" val", "νθ", "v2", "v4", "v6"を色差値 Uとして認識し、色差信号 UZVの値 "uO", "u2", "u4", "u6"を色差値 Vとして認識する。このように、デジタル映像処理 回路 92は、本来色差値 Vである値" vO", "v2", "v4", "v6"を色差値 Uと誤って認 識し、本来色差値 Uである値" uO", "u2", "u4", "u6"を色差値 Vと誤って認識する [0046] この場合も、デジタル映像処理回路 92は、各色差値 Uおよび各色差値 Vを 2つの 画素に割り当て、各輝度値 Yを 1つの画素に割り当てる。
[0047] 例えば、色差信号 UZVの値" val", "uO"および輝度信号 Yの値" yO"が画素 0の 色差値 U、色差値 Vおよび輝度値 Yに割り当てられ、色差信号 UZVの値 "vO", "u2
"および輝度信号 Yの値" yl"が画素 1の色差値 U、色差値 Vおよび輝度値 Yに割り 当てられる。
[0048] この結果、図 19 (d)に示すように、デジタル映像処理回路 92が各画素の誤った色 差値 U、誤った色差値 Vおよび輝度値 Yを原色信号 R, G, Bに変換すると、原色信 号 R, G, Bの値が誤ったものとなる。
[0049] 例えば、画素 0の色差信号 UZVの値" val", "uO"および輝度信号 Yの値" yO"が 原色信号" rO", "gO", "bO"に変換される。また、画素 1の色差信号 UZVの値 "vO" , "u2"および輝度信号 Yの値" yl"が原色信号の値" rl", "gl", "bl"に変換される
[0050] このように、色差信号 UZVおよび輝度信号 Yから誤った原色信号 R, G, Bが得ら れる。その結果、画面に表示される映像の色が本来の色と異なるものとなる。
[0051] 通常、使用者は、デジタル信号受信装置 90により画面に表示された映像の色が異 常である場合には、外部機器からのデジタル映像信号が適正でな ヽと想像すること はできない。そのため、使用者は、デジタル信号受信装置 90が不良であると判断す る場合がある。
[0052] したがって、たとえ外部機器力 規格に正確に従わない不正なデジタル映像信号 が与えられた場合でも、デジタル信号受信装置 90が適正な映像を表示することが望 まれる。
[0053] 本発明の目的は、受信されるデジタル映像信号が規格に正確に従って 、な 、場合 でも正確な色差信号を生成することができるデジタル信号受信装置およびデジタル 信号受信方法を提供することである。
課題を解決するための手段
[0054] (1)本発明の一局面に従うデジタル信号受信装置は、デジタル信号を受信するデ ジタル信号受信装置であって、デジタル信号を受信し、デジタル信号カゝら水平同期 パルスを有する水平同期信号、垂直同期信号、輝度信号、第 1および第 2の色差信 号が多重化された多重色差信号、ならびに有効映像期間を示す有効映像信号を出 力する信号受信部と、信号受信部により受信されたデジタル信号の映像フォーマット を検出する映像フォーマット検出部と、信号受信部力 出力される水平同期信号の 水平同期パルスに応答して、信号受信部から出力される多重色差信号の値を、映像 フォーマット検出部により検出された映像フォーマットに対応して予め定められた順 序で第 1および第 2の色差信号の値として順次認識する色差処理部と、信号受信部 力も出力される多重色差信号の値が予め定められた順序に従うか否かを判別するこ とにより、色差処理部による認識結果の適否を判定する認識判定部と、色差処理部 による認識結果が正しくないと認識判定部により判定された場合に色差処理部による 認識結果を反転させる認識反転部とを備えるものである。
[0055] このデジタル信号受信装置においては、信号受信部によりデジタル信号が受信さ れ、水平同期パルスを有する水平同期信号、垂直同期信号、輝度信号、第 1および 第 2の色差信号が多重化された多重色差信号、ならびに有効映像期間を示す有効 映像信号が出力される。また、信号受信部により受信されたデジタル信号の映像フォ 一マットが映像フォーマット検出部により検出される。
[0056] 色差処理部は、信号受信部から出力される水平同期信号の水平同期パルスに応 答して、出力される多重色差信号の値を検出された映像フォーマットに対応して予め 定められた順序で第 1および第 2の色差信号の値として順次認識する。
[0057] ここで、信号受信部から出力される多重色差信号の値が予め定められた順序に従 うか否かが判別されることにより、色差処理部による認識結果の適否が認識判定部に より判定される。色差処理部による認識結果が正しくないと認識判定部により判定さ れた場合、色差処理部による認識結果が認識反転部により反転される。
[0058] これにより、多重色差信号の値が適正な順序に従わないデジタル信号が受信され たときに、第 1および第 2の色差信号の値が色差処理部により誤って第 2および第 1 の色差信号の値として認識される場合であっても、誤った認識結果が認識反転部に より修正される。
[0059] その結果、受信されるデジタル映像信号が規格に正確に従って 、な 、場合でも正 確な色差信号を生成することができる。
[0060] (2)信号受信部は、水平同期信号および有効映像信号に基づ!、てデジタル信号 の水平走査期間、有効映像期間、および有効映像期間の終了から次の水平同期パ ルスの前エッジまでの第 2の期間を検出し、認識判定部は、信号受信部により検出さ れた水平走査期間、有効映像期間および第 2の期間に基づいて、水平同期パルス の前エッジ力 有効映像期間の開始までの第 1の期間を演算により検出し、検出され た第 1の期間に基づいて信号受信部から出力される多重色差信号の値が予め定め られた順序に従うか否かを判別してもよ！/ヽ。
[0061] この場合、デジタル信号の水平走査期間、有効映像期間、および有効映像期間の 終了から次の水平同期パルスの前エッジまでの第 2の期間が、信号受信部により検 出される。
[0062] 認識判定部においては、検出されたデジタル信号の水平走査期間、有効映像期 間および第 2の期間に基づいて、水平同期ノルスの前エッジ力 有効映像期間の開 始までの第 1の期間が演算により検出される。
[0063] これにより、第 1の期間を直接的に得ることができない場合でも、デジタル信号の水 平走査期間、有効映像期間および第 2の期間を検出することにより、演算により容易 に第 1の期間が検出できる。
[0064] それにより、検出された第 1の期間に基づいて、信号受信部から出力される多重色 差信号の値が映像フォーマットに対応して予め定められた順序に従うか否かが判別 される。
[0065] (3)認識判定部は、検出された第 1の期間に対応する画素数を第 1の画素数として 取得し、取得された第 1の画素数を所定の値で除算することにより得られる余りの値 に基づいて信号受信部力 出力される多重色差信号の値が予め定められた順序に 従うか否かを判別してもよい。
[0066] この場合、検出された第 1の期間に対応する画素数が、第 1の画素数として認識判 定部により取得される。そして、認識判定部は、第 1の画素数を所定の値で除算する ことにより得られる余りの値に基づいて信号受信部力 出力される多重色差信号の値 が映像フォーマットに対応して予め定められた順序に従うか否かを判別する。 [0067] このように、第 1の画素数を所定の値で除算することにより得られる余りの値を用い ることにより、信号受信部力 出力される多重色差信号の値が映像フォーマットに対 応して予め定められた順序に従うか否かの判別を容易に行うことができる。
[0068] (4)デジタル信号受信装置は、信号受信部から出力される水平同期信号および有 効映像信号に基づ 、て、水平同期パルスの前エッジ力 有効映像期間の開始まで の第 1の期間を検出する第 1の期間検出部をさらに備え、認識判定部は、第 1の期間 検出部により検出された第 1の期間に基づいて信号受信部力 出力される多重色差 信号の値が予め定められた順序に従うか否かを判別してもよい。
[0069] この場合、水平同期パルスの前エッジ力 有効映像期間の開始までの第 1の期間 力 第 1の期間検出部により検出される。このように、第 1の期間検出部が直接的に第 1の期間を検出するので、第 1の期間の検出が非常に容易となる。
[0070] それにより、検出された第 1の期間に基づいて、信号受信部から出力される多重色 差信号の値が映像フォーマットに対応して予め定められた順序に従うか否かが判別 される。
[0071] (5)認識判定部は、検出された第 1の期間に対応する画素数を第 1の画素数として 取得し、取得された第 1の画素数を所定の値で除算することにより得られる余りの値 に基づいて信号受信部力 出力される多重色差信号の値が予め定められた順序に 従うか否かを判別してもよい。
[0072] この場合、検出された第 1の期間に対応する画素数が、第 1の画素数として認識判 定部により取得される。そして、認識判定部は、第 1の画素数を所定の値で除算する ことにより得られる余りの値に基づいて信号受信部力 出力される多重色差信号の値 が映像フォーマットに対応して予め定められた順序に従うか否かを判別する。
[0073] このように、第 1の画素数を所定の値で除算することにより得られる余りの値を用い ることにより、信号受信部力 出力される多重色差信号の値が映像フォーマットに対 応して予め定められた順序に従うか否かの判別を容易に行うことができる。
[0074] (6)デジタル信号受信装置は、色差処理部による認識結果、または認識反転部に より反転された認識結果に基づいて、輝度信号ならびに第 1および第 2の色差信号 力 複数の原色信号を生成する原色信号生成部をさらに備えてもよい。 [0075] この場合、輝度信号ならびに色差処理部により認識された第 1および第 2の色差信 号の値、または輝度信号ならびに認識反転部により反転された第 1および第 2の色差 信号の値から、複数の原色信号が原色信号生成部により生成される。複数の原色信 号に基づ 、て、表示装置に映像を表示させることができる。
[0076] (7)信号受信部は、 DVI (デジタル ·ビジュアル 'インターフェース）規格、または HD Ml (ノヽィ ·ディフィニション'マルチメディア 'インターフェース）規格に従うデジタル信 号を受信してもよい。
[0077] (8)本発明の他の局面に従うデジタル信号受信方法は、デジタル信号を受信する デジタル信号受信方法であって、デジタル信号を受信し、デジタル信号から水平同 期パルスを有する水平同期信号、垂直同期信号、輝度信号、第 1および第 2の色差 信号が多重化された多重色差信号、ならびに有効映像期間を示す有効映像信号を 出力するステップと、受信されたデジタル信号の映像フォーマットを検出するステップ と、出力される水平同期信号の水平同期パルスに応答して、出力される多重色差信 号の値を、検出された映像フォーマットに対応して予め定められた順序で第 1および 第 2の色差信号の値として順次認識するステップと、出力される多重色差信号の値が 予め定められた順序に従うか否かを判別することにより、認識するステップによる認識 結果の適否を判定するステップと、認識するステップによる認識結果が正しくな ヽと 判定された場合に認識結果を反転させるステップとを含むものである。
[0078] このデジタル信号受信方法にぉ 、ては、デジタル信号が受信され、水平同期パル スを有する水平同期信号、垂直同期信号、輝度信号、第 1および第 2の色差信号が 多重化された多重色差信号、ならびに有効映像期間を示す有効映像信号が出力さ れる。また、受信されたデジタル信号の映像フォーマットが検出される。
[0079] 出力される水平同期信号の水平同期パルスに応答して、多重色差信号の値が、検 出された映像フォーマットに対応して予め定められた順序で第 1および第 2の色差信 号の値として順次認識される。
[0080] そして、出力される多重色差信号の値が予め定められた順序に従うか否かが判別 され、その判別結果に基づいて予め定められた順序で順次認識された認識結果の 適否が判定される。認識結果が正しくないと判定された場合、予め定められた順序で 認識された認識結果が反転される。
[0081] これにより、多重色差信号の値が適正な順序に従わないデジタル信号が受信され たときに、第 1および第 2の色差信号の値が誤って第 2および第 1の色差信号の値と して認識される場合であっても、誤った認識結果が修正される。
[0082] その結果、受信されるデジタル映像信号が規格に正確に従って 、な 、場合でも正 確な色差信号を生成することができる。
発明の効果
[0083] 本発明に係るデジタル信号受信装置においては、信号受信部によりデジタル信号 が受信され、水平同期パルスを有する水平同期信号、垂直同期信号、輝度信号、第 1および第 2の色差信号が多重化された多重色差信号、ならびに有効映像期間を示 す有効映像信号が出力される。また、信号受信部により受信されたデジタル信号の 映像フォーマットが映像フォーマット検出部により検出される。
[0084] 色差処理部は、信号受信部から出力される水平同期信号の水平同期パルスに応 答して、出力される多重色差信号の値を検出された映像フォーマットに対応して予め 定められた順序で第 1および第 2の色差信号の値として順次認識する。
[0085] ここで、信号受信部から出力される多重色差信号の値が予め定められた順序に従 うか否かが判別されることにより、色差処理部による認識結果の適否が認識判定部に より判定される。色差処理部による認識結果が正しくないと認識判定部により判定さ れた場合、色差処理部による認識結果が認識反転部により反転される。
[0086] これにより、多重色差信号の値が適正な順序に従わないデジタル信号が受信され たときに、第 1および第 2の色差信号の値が色差処理部により誤って第 2および第 1 の色差信号の値として認識される場合であっても、誤った認識結果が認識反転部に より修正される。
[0087] その結果、受信されるデジタル映像信号が規格に正確に従って 、な 、場合でも正 確な色差信号を生成することができる。
図面の簡単な説明
[0088] [図 1]図 1は HDMI規格に準拠したデジタル信号受信装置を説明するためのブロック 図 [図 2]図 2は図 1の HDMIレシーノからデジタル映像処理回路に伝送される信号の一 例を示すタイミング図
[図 3]図 3は図 1の HDMIレシーバおよびデジタル映像処理回路に格納される情報を 示す図
[図 4]図 4は MCUに予め記憶される映像フォーマットテーブルを示す図
[図 5]図 5は MCUの読み込み周期が映像フォーマットのフィールド周期とほぼ一致す る場合と、 MCUの読み込み周期がフィールド周期と一致しな 、場合とを比較するた めの図
[図 6]図 6は図 1の HDMIレシーバのレジスタに格納される情報の一例を示す図 [図 7]図 7は図 1の色差処理部に設定された色差信号の認識動作および色差信号の 誤認識を説明するための図
[図 8]図 8は図 1の色差処理部に設定された色差信号の認識動作および色差信号の 誤認識を説明するための図
[図 9]図 9は図 1の色差処理部に設定された色差信号の認識動作および色差信号の 誤認識を説明するための図
[図 10]図 10は図 1の反転処理部による反転処理の具体例を説明するための図
[図 11]図 11は図 1の反転処理部による反転処理の具体例を説明するための図
[図 12]図 12は本発明の一実施の形態に係るデジタル信号受信プログラムのフロー チャート
[図 13]図 13は本発明の一実施の形態に係るデジタル信号受信プログラムのフロー チャート
[図 14]図 14は本発明の一実施の形態に係るデジタル信号受信プログラムのフロー チャート
[図 15]図 15は本発明の一実施の形態に係るデジタル信号受信プログラムのフロー チャート
[図 16]図 16は HDMI規格に準拠したデジタル信号受信装置を説明するためのプロ ック図
[図 17]図 17は図 16の HDMIレシーバから映像信号処理回路に伝送される信号の一 例を示すタイミング図
[図 18]図 18は図 16のデジタル映像処理回路の処理を説明するためのタイミング図 [図 19]図 19は不正な信号が与えられた場合のデジタル映像処理回路の処理を説明 するためのタイミング図
発明を実施するための最良の形態
[0089] 本発明の一実施の形態に係るデジタル信号受信装置およびデジタル信号受信方 法につ!、て図面を参照しつつ説明する。
[0090] (1)デジタル信号受信装置の構成
図 1は、 HDMI ( High-Definition Multimedia Interface )規格に準拠したデジタル 信号受信装置を説明するためのブロック図である。図 1には、デジタル信号受信装置 の一例としてプラズマディスプレイ装置が示されている。
[0091] デジタル信号受信装置 100は、 HDMIレシーバ 10、デジタル映像処理回路 20、 P DP (プラズマディスプレイパネル）駆動回路 30、 MCU (マイクロコンピュータユニット） 40および PDP (プラズマディスプレイパネル） 50を備える。また、デジタル映像処理 回路 20は、色差処理部 21、反転処理部 22および変換処理部 23を有する。
[0092] デジタル信号受信装置 100には HDMI端子 100tが設けられている。この HDMI 端子 100tに HDMIケーブル 2を介して HDMI端子 Itを有する DVD (デジタルバー サタイルディスク）プレーヤ 1が接続されている。
[0093] DVDプレーヤ 1は、 HDMI規格に準拠したデジタル映像信号を TMDS ( Transitio n Minimized Differential Signaling )規格に準拠した伝送开式で HDMI端子 lt、 HD MIケーブル 2および HDMI端子 100tを通してデジタル信号受信装置 100の HDMI レシーバ 10に送信する。
[0094] HDMIレシーバ 10は、受信したデジタル映像信号を復号し、 ITU (国際電気通信 連合； International Telecommunication Union )—R BT. 601に準拠した輝度信号 Y、色差信号 UZV、水平同期信号 H、垂直同期信号 V、データィネーブル信号 DE およびサンプリングクロック信号 CLKをデジタル映像処理回路 20へ伝送する。色差 信号 UZVには 2種類の色差信号 Uおよび色差信号 Vが交互に多重化されている。
[0095] 本実施の形態にお!ヽて、輝度信号 Y、色差信号 Uおよび色差信号 Vは 4： 2： 2の色 差フォーマットを有する。データィネーブル信号 DEは、水平方向における有効映像 期間を示す。
[0096] また、 HDMIレシーバ 10は、受信したデジタル映像信号の映像フォーマットに関す る情報 (後述する水平画素数 hrおよび垂直走査線数 vr)を検出し、内蔵のレジスタに 映像フォーマットに関する情報を格納する。
[0097] MCU40は、 HDMIレシーバ 10のレジスタに格納された映像フォーマットに関する 情報を読み込み、その情報に基づ 、てデジタル映像処理回路 20を制御する。
[0098] デジタル映像処理回路 20において、色差処理部 21は、 MCU40の制御に従って 色差信号 uZvカゝら画素ごとに色差信号 uの値および色差信号 Vの値を認識し、輝 度信号 Yの値ならびに認識した色差信号 Uの値および色差信号 Vの値を各画素に 割り当てる。以下、色差処理部 21によるこの処理を色差処理と呼ぶ。
[0099] 反転処理部 22は、色差処理部 21が認識した色差信号 Uの値および色差信号 Vの 値がそれぞれ本来的に色差信号 Vの値および色差信号 Uの値として認識されるべき である場合に、色差処理部 21により各画素に割り当てられた色差信号 Uの値および 色差信号 Vの値をそれぞれ色差信号 Vの値および色差信号 Uの値とみなす。以下、 MCU40および反転処理部 22によるこの処理を反転処理と呼ぶ。
[0100] 変換処理部 23は、各画素の輝度信号 Yの値、ならびに色差処理部 21および反転 処理部 22により最終的に認識された各画素の色差信号 Uの値および色差信号 Vの 値を原色信号 R, G, Bの値に変換する。以下、変換処理部 23によるこの処理を原色 変換処理と呼ぶ。
[0101] そして、デジタル映像処理回路 20は、原色信号 R, G, B、水平同期信号 H、垂直 同期信号 V、データィネーブル信号 DEおよびサンプリングクロック信号 CLKを PDP 駆動回路 30に与える。
[0102] さらに、デジタル映像処理回路 20においては、反転処理に用いられる情報 (後述 する第 1のブランキング画素数）が内蔵のレジスタに格納される。
[0103] PDP駆動回路 30は、原色信号 R, G, B、水平同期信号 H、垂直同期信号 V、デー タイネーブル信号 DEおよびサンプリングクロック信号 CLKに基づいて PDP50の画 面に映像を表示させる。 [0104] (2) HDMIレシーバからデジタル映像処理回路へ伝送される信号
図 2は、図 1の HDMIレシーバ 10からデジタル映像処理回路 20に伝送される信号 の一例を示すタイミング図である。なお、本例では、水平走査線数 1125本でフィー ルド周波数が 60Hzのインタレース方式による水平同期信号 H、データィネーブル信 号 DE、色差信号 UZVおよび輝度信号 Yを説明する。
[0105] 図 2には、色差信号 UZV、輝度信号 Y、サンプリングクロック信号 CLK、データィ ネーブル信号 DE、水平同期信号 Hおよび垂直同期信号 Vが示されて 、る。
[0106] サンプリングクロック信号 CLKの 1周期が 1画素に相当する。以下、サンプリングクロ ック信号 CLKの 1周期を 1クロックと呼ぶ。
[0107] 本例では、色差信号 UZVは、サンプリングクロック信号 CLKの周期で色差信号 U の値と色差信号 Vの値とを交互に含む。以下、色差信号 Uの値と色差信号 Vの値と を区別する場合には、色差信号 Uの値を色差値 Uと呼び、色差信号 Vの値を色差値
Vと呼ぶ。
[0108] 例えば、画素 0の色差値 Uおよび色差値 Vは" UO"および" VO"であり、画素 1の色 差値 Uおよび色差値 Vも" UO"および" VO"である。このように、 2つの画素に共通の 2 つの色差値 U, Vが割り当てられる。
[0109] 輝度信号 Yは、サンプリングクロック信号 CLKの周期で画素ごとの値を含む。以下
、輝度信号 Yの値を輝度値 Yと呼ぶ。
[0110] 例えば、画素 0の輝度値 Yは" YO"であり、画素 1の輝度値 Yは" Y1"である。このよ うに、 1つの画素に 1つの輝度値 Yが割り当てられる。
[0111] 色差信号 UZVおよび輝度信号 Yのブランキング期間には、色差フォーマットに関 する情報、制御情報、音声情報等の各種関連情報が多重化される。
[0112] 図 2では、色差信号 UZVおよび輝度信号 Yのブランキング期間に多重化される関 連情報が" val"で表されて 、る。
[0113] データィネーブル信号 DEのハイレベルの期間が水平方向における有効映像期間
DEPを示している。
[0114] データィネーブル信号 DEのローレベルの期間がブランキング期間に相当する。な お、図 2においては、データィネーブル信号 DEのローレベルの期間は水平ブランキ ング期間に相当する。
[0115] ここで、本実施の形態においては、データィネーブル信号 DEのローレベルの期間 のうち、水平同期信号 Hの立ち上がりからデータィネーブル信号 DEの立ち上がりま での期間を第 1のブランキング期間 HDEと呼ぶ。
[0116] また、データィネーブル信号 DEのローレベルの期間のうち、データィネーブル信 号 DEの立ち下がりから次の水平同期信号 Hの立ち上がりまでの期間を第 2のブラン キング期間 BBと呼ぶ。
[0117] 図 2においては、水平走査期間が矢印 HRで示され、垂直走査期間が矢印 VRで 示されている。
[0118] 有効映像期間 DEPにおける色差信号 UZVおよび輝度信号 Yに基づいて PDP50 の画面上に複数の画素力 なる映像が表示される。
[0119] これらの水平走査期間 HR、垂直走査期間 VR、第 1のブランキング期間 HDE、有 効映像期間 DEPおよび第 2のブランキング期間 BBは、上記の映像フォーマットに準 じて予め定められている。
[0120] し力しながら、映像フォーマットの規格に従わない不正なデジタル映像信号が与え られると、第 1のブランキング期間 HDE力 予め規格により定められた期間と異なる 場合がある。
[0121] このとき、与えられるデジタル映像信号が映像フォーマットの規格に従うことを前提 に処理を行うと、 PDP50の画面上に表示される映像の色が本来の色と異なる場合が ある。
[0122] 本実施の形態に係るデジタル信号受信装置 100では、不正なデジタル映像信号 が与えられる場合でも、第 1のブランキング期間 HDEを正確に検出する。それにより 、 PDP50の画面上に本来の色で映像を表示させることができる。第 1のブランキング 期間 HDEの正確な検出処理については後述する。
[0123] (3)各構成部においてレジスタに格納される情報の内容
上述のように、図 1の HDMIレシーバ 10およびデジタル映像処理回路 20において は、それぞれの内蔵のレジスタに種々の情報が格納される。 HDMIレシーバ 10およ びデジタル映像処理回路 20に格納される情報について説明する。 [0124] 図 3は、図 1の HDMIレシーバ 10およびデジタル映像処理回路 20に格納される情 報を示す図である。
[0125] 図 3 (a)に HDMIレシーバ 10のレジスタに格納される情報の内容が示されている。
[0126] 上述のように、 HDMIレシーバ 10は、 DVDプレーヤ 1から受信したデジタル映像 信号を復号し、 ITU-R BT. 601に準拠した輝度信号 Y、色差信号 UZV、水平同 期信号 H、垂直同期信号 V、データィネーブル信号 DEおよびサンプリングクロック信 号 CLKをデジタル映像処理回路 20へ伝送する。
[0127] ここで、 HDMIレシーバ 10は、復号した水平同期信号 Hおよびサンプリングクロック 信号 CLKに基づいて水平走査期間 HRにおけるクロック数を検出することにより、水 平方向の画素数を水平画素数 hrとしてレジスタに格納する。
[0128] また、 HDMIレシーバ 10は、復号した垂直同期信号 Vおよび水平同期信号 Hに基 づいて垂直走査期間 VRにおける水平同期信号 Hのパルス数を検出することにより、 垂直方向の走査線数を垂直走査線数 vrとしてレジスタに格納する。
[0129] さらに、 HDMIレシーノ 10は、復号したデータィネーブル信号 DEおよびサンプリ ングクロック信号 CLKに基づいて有効映像期間 DEPにおけるクロック数を検出する ことにより、水平方向の 1走査線において画面に表示される画素数を有効水平画素 数 depとしてレジスタに格納する。
[0130] また、 HDMIレシーバ 10は、復号した水平同期信号 H、データィネーブル信号 DE およびサンプリングクロック信号 CLKに基づ 、て、第 2のブランキング期間 BBにおけ るクロック数を検出することにより、画面に表示される 1走査線の最後の画素の次の画 素から、水平同期信号 Hの次の立ち上がりまでの画素数を第 2のブランキング画素 数 bbとしてレジスタに格納する。
[0131] 図 3 (b)にデジタル映像処理回路 20のレジスタに格納される情報の内容が示され ている。
[0132] デジタル映像処理回路 20は、 HDMIレシーバ 10から伝送される水平同期信号 H、 データィネーブル信号 DEおよびサンプリングクロック信号 CLKに基づいて第 1のブ ランキング期間 HDEにおけるクロック数を検出することにより、水平同期信号 Hの立 ち上がりから画面に表示される 1走査線の最初の画素までの画素数を第 1のブランキ ング画素数 hdeとしてレジスタに格納する。
[0133] (4) MCUに記憶される映像フォーマットテーブル
上述のように、 MCU40は、 HDMIレシーバ 10のレジスタに格納された映像フォー マットに関する情報を読み込み、その情報に基づ 、てデジタル映像処理回路 20を制 御する。
[0134] ここで、 HDMIレシーバ 10のレジスタに格納された映像フォーマットに関する情報 とは、水平画素数 hrおよび垂直走査線数 vrである。
[0135] 映像フォーマットの規格においては、水平画素数 hrおよび垂直走査線数 vrが予め 定められている。
[0136] MCU40は記憶部を内蔵し、その記憶部には、映像フォーマットごとに定められた 水平画素数 hrおよび垂直走査線数 vrを示す映像フォーマットテーブルが記憶されて いる。
[0137] 図 4は、 MCU40に予め記憶される映像フォーマットテーブルを示す図である。図 4 に示される映像フォーマットにおいて、符号「I」はインタレース方式である旨を示し、 符号「P」はプログレッシブ方式である旨を示す。映像フォーマットテーブルにお！/、て は、映像フォーマットごとに、水平画素数 hrおよび垂直走査線数 vrの値が関連付け されている。
[0138] なお、水平画素数 hrおよび垂直走査線数 vrは映像フォーマットごとに特定の値に 定められている。し力しながら、本実施の形態では、実際に HDMIレシーバ 10により 検出される水平画素数 hrおよび垂直走査線数 vrの値にわずかな差が生じても映像 フォーマットを特定できるように、規格上定められる値を中心とする所定の範囲の値を 各映像フォーマットに関連付けしている。
[0139] 図 4に示すように、例えば VGA ( Video Graphics Array )の映像フォーマットには、 790〜810の水平画素数 hrが関連付けされ、 515〜535の垂直走査線数 vrが関連 付けされている。
[0140] また、 525P (60Hz)の映像フォーマットには、 848〜868の水平画素数 hrが関連 付けされ、 515〜535の垂直走査線数 vrが関連付けされている。
[0141] これにより、 MCU40は、 HDMIレシーバ 10から読み込んだ水平画素数 および 垂直走査線数 vr、ならびに図 4の映像フォーマットテーブルに基づいて、 DVDプレ ーャ 1から受信されたデジタル映像信号の映像フォーマットを判別する。
[0142] そして、 MCU40は、判別した映像フォーマットに基づいてデジタル映像処理回路
20の動作を制御する。
[0143] (5)第 1のブランキング画素数の正確な検出
ところで、上述のように、 HDMIレシーバ 10からデジタル映像処理回路 20に伝送さ れる色差信号 UZVは、映像フォーマットに従う所定の周期で色差値 Uと色差値 Vと を交互に含む。
[0144] 色差処理時にぉ 、て、デジタル映像処理回路 20は、例えば受信されるデジタル映 像信号の映像フォーマットが 5251 (60Hz)および 6251 (50Hz)以外の場合に、色差 信号 UZVに含まれる値を、水平同期信号 Hの立ち上がりを基準として画素ごとに（1 クロックごとに)色差値 Uおよび色差値 Vとして交互に認識する。
[0145] この色差信号 UZVの認識動作は、受信されるデジタル映像信号の映像フォーマ ットごとに予め設定されている。これにより、デジタル映像処理回路 20は、 MCU40 により判別された映像フォーマットに従って、予め設定された色差信号 UZVの認識 動作を行う。
[0146] ここで、第 1のブランキング画素数 hdeが映像フォーマットの規格に従わない場合に 、本来的に色差値 Uと認識されるべき値が色差値 Vと認識され、本来的に色差値 Vと 認識されるべき値が色差値 uと認識される場合がある。このように、色差信号 uZvの 認識動作に誤りが生じる場合がある。
[0147] 本実施の形態では、 MCU40が第 1のブランキング画素数 hdeを正確に検出する。
そして、 MCU40は、正確に検出した第 1のブランキング画素数 hdeに基づいてデジ タル映像処理回路 20の反転処理部 22を制御する。
[0148] これにより、図 1の色差処理部 21において色差信号 UZVの認識動作に誤りが生じ る場合に、反転処理部 22が色差値 Uおよび色差値 Vに上述の反転処理を行う。
[0149] MCU40は、第 1のブランキング画素数 hdeを 2種類の方法により検出する。以下、 第 1のブランキング画素数 hdeの検出方法について説明する。
[0150] (6)第 1のブランキング画素数の検出方法 (6— a)カウントにより検出する方法
デジタル映像処理回路 20は、 HDMIレシーバ 10から伝送される水平同期信号 H、 データィネーブル信号 DEおよびサンプリングクロック信号 CLKに基づいて図 2の第 1のブランキング期間 HDEにおけるクロック数をカウントする。
[0151] このように、サンプリングクロック信号 CLKをカウントすることにより得られる値力 上 述のように第 1のブランキング画素数 hdeとしてデジタル映像処理回路 20のレジスタ に格納される。
[0152] そこで、 MCU40は、デジタル映像処理回路 20のレジスタに格納された第 1のブラ ンキング画素数 hdeを読み込むことにより、第 1のブランキング画素数 hdeを検出する
。以下、このような第 1のブランキング画素数 hdeの検出を、カウント検出と呼ぶ。
[0153] (6— b)演算により検出する方法
図 3に示したように、 HDMIレシーバ 10においては、内蔵のレジスタに水平画素数 hr、有効水平画素数 depおよび第 2のブランキング画素数 bbが格納される。
[0154] ここで、 MCU40は、 HDMIレシーバ 10のレジスタに格納された水平画素数 hr、有 効水平画素数 depおよび第 2のブランキング画素数 bbを読み込む。
[0155] MCU40は、読み込んだ水平画素数 hrから有効水平画素数 depおよび第 2のブラ ンキング画素数 bbを減算する。それにより、 MCU40は、この減算結果力も第 1のブ ランキング画素数 hdeを検出することができる。以下、このような第 1のブランキング画 素数 hdeの検出を、演算検出と呼ぶ。
[0156] (6— c)検出方法の使い分け
本実施の形態において、 MCU40による第 1のブランキング画素数 hdeの検出は、 映像フォーマットのフィールド周波数に応じて使い分けされる。
[0157] 具体的には、 MCU40は、受信されるデジタル映像信号の映像フォーマットのフィ 一ルド周波数が 50Hzである場合にカウント検出を行い、映像フォーマットのフィール ド周波数が 60Hzである場合に演算検出を行う。
[0158] (7)第 1のブランキング画素数の検出方法を使い分ける理由
カウント検出と演算検出とを使い分ける理由について説明する。
[0159] (7— a)フィールド周波数が 60Hzである場合に演算検出する理由 受信される映像フォーマットのフィールド周波数が 60Hzである場合、フィールド周 期は 16. 7msである。したがって、この場合の垂直走査期間 VRは 16. 7msとなる。
[0160] 一般に、デジタル信号受信装置 100の各構成要素の動作設定は、フィールドごと に更新される。これにより、本実施の形態においては、例えば MCU40がデジタル映 像処理回路 20のレジスタを読み込むタイミングの周期を 16msに設定する。以下、こ の読み込みタイミングの周期を読み込み周期と呼ぶ。
[0161] 映像フォーマットのフィールド周波数が 60Hzである場合、 MCU40がカウント検出 を行うことにより以下の問題が生じる。
[0162] 図 5は、 MCU40の読み込み周期が映像フォーマットのフィールド周期とほぼ一致 する場合と、 MCU40の読み込み周期がフィールド周期と一致しな 、場合とを比較 するための図である。
[0163] 図 5 (a)に、 MCU40の読み込み周期が映像フォーマットのフィールド周波数とほぼ 一致する場合の一例として、フィールド周期が 16. 7msであるとき（フィールド周波数 力 S60Hzであるとき）に読み込み周期が 16msである場合が示されている。
[0164] 図 5 (a)に示すように、垂直同期信号 Vを含む所定期間に渡って垂直ブランキング 期間 VBが存在する。
[0165] ここで、本実施の形態に係るデジタル信号受信装置 100にお 、て、デジタル映像 処理回路 20のレジスタには、第 1のブランキング画素数 hdeが 8ビットで格納される。 なお、垂直ブランキング期間 VBにおいて、デジタル映像処理回路 20のレジスタに格 納される第 1のブランキング画素数 hdeの値は、 8ビットのレジスタでカウント可能な最 大値である 255に保持される。
[0166] MCU40の読み込み周期が映像フォーマットのフィールド周期とほぼ一致する場合 、ー且読み込みタイミング RT1が垂直ブランキング期間 VBに設定されると、その後の 読み込みタイミング RT2〜RT6も連続して垂直ブランキング期間 VB内に設定される
[0167] この場合、上述のように、デジタル映像処理回路 20のレジスタに格納される第 1の ブランキング画素数 hdeの値は常に 255となる。これにより、 MCU40は、第 1のブラ ンキング画素数 hdeの正確な値を得ることができない。 [0168] このように、映像フォーマットのフィールド周波数が 60Hzである場合に読み込み周 期が 16msに設定されて!、ると、 MCU40は第 1のブランキング画素数 hdeを正確に 検出することができない。
[0169] したがって、本実施の形態に係るデジタル信号受信装置 100にお 、て、映像フォ 一マットのフィールド周波数力 S60Hzである場合、 MCU40はカウント検出を行わずに 演算検出を行う。
[0170] 一方、図 5 (b)に、 MCU40の読み込み周期が映像フォーマットのフィールド周波数 と一致しない場合の一例として、フィールド周期が 20msであるとき（フィールド周波数 力 0Hzであるとき）に読み込み周期が 16msである場合が示されている。
[0171] 上述のように、垂直同期信号 Vを含む所定期間に渡って垂直ブランキング期間 VB が存在する。
[0172] MCU40の読み込み周期が映像フォーマットのフィールド周期と一致しない場合、 ー且読み込みタイミング RT1が垂直ブランキング期間 VBに設定されても、その後の 読み込みタイミング RT2〜RT6が連続して垂直ブランキング期間 VB内に設定される ことはない。
[0173] 図 5 (b)においては、読み込みタイミング RT1, RT2が垂直ブランキング期間 VBに 設定されている力 読み込みタイミング RT3〜RT6は垂直ブランキング期間 VB外に 設定されている。
[0174] その結果、 MCU40は、垂直ブランキング期間 VB外に設定される読み込みタイミン グ RT3〜RT6においてデジタル映像処理回路 20のレジスタから第 1のブランキング 画素数 hdeの正確な値を得ることができる。
[0175] したがって、本実施の形態に係るデジタル信号受信装置 100にお 、て、映像フォ 一マットのフィールド周波数が 50Hzである場合には、 MCU40がカウント検出を行う
[0176] 具体的には、 MCU40は読み込みタイミングごとにデジタル映像処理回路 20から 読み込んだ第 1のブランキング画素数 hdeの値を保持し、保持する値が 3回連続して 一致したときにその値を第 1のブランキング画素数 hdeとして確定することにより、正 確な第 1のブランキング画素数 hdeの値を検出する。この詳細は後述する。 [0177] (7—b)フィールド周波数が 50Hzである場合にカウント検出する理由 上記では、フィールド周波数が 60Hzである場合、 MCU40がカウント検出を行わ ず演算検出を行う理由を説明した。
[0178] そこで、フィールド周波数が 50Hzである場合にも、 MCU40が演算検出を行うこと により第 1のブランキング画素数 hdeを検出することができれば、 MCU40の動作が 統一される。
[0179] 本実施の形態に係るデジタル信号受信装置 100において、図 1の HDMIレシーバ 10のレジスタには、図 3の水平画素数 hrが 13ビットで格納され、垂直走査線数 vrが 1 1ビットで格納される。また、有効水平画素数 depが 12ビットで格納され、第 2のブラン キング画素数 bbが 8ビットで格納される。
[0180] これにより、映像フォーマットのフィールド周波数が 50Hzである場合には、 MCU4 0が演算検出を行うことにより以下の問題が生じる。
[0181] 図 6は、図 1の HDMIレシーバ 10のレジスタに格納される情報の一例を示す図であ る。
[0182] 図 6に示すように、図 1の HDMIレシーバ 10により例えば 525P (60Hz)の映像フォ 一マットのデジタル映像信号が受信される場合には、 HDMIレシーバ 10のレジスタ に水平画素数 hr、垂直走査線数 vr、有効水平画素数 depおよび第 2のブランキング 画素数 bbの値として、それぞれ 858、 525、 720および 16力 S格糸内される。
[0183] 図 6には、 525P (60Hz)の映像フォーマットの他、複数の映像フォーマットのデジ タル映像信号が受信される場合の水平画素数 hr、垂直走査線数 vr、有効水平画素 数 depおよび第 2のブランキング画素数 bbの値の一例が示されている。
[0184] ここで、上述のように、本実施の形態では、 HDMIレシーバ 10のレジスタに第 2の ブランキング画素数 bbが 8ビットで格納される。それにより、 HDMIレシーバ 10のレジ スタに格納される第 2のブランキング画素数 bbの値は最大 255となる。
[0185] し力し、フィールド周波数が 50Hzの映像フォーマットにおいては、第 2のブランキン グ画素数 bbの値が 255を超える場合がある。この場合、 HDMIレシーバ 10のレジス タに格納される第 2のブランキング画素数 bbの値は 255となる。
[0186] 例えば、 750P (50Hz)、 11251 (50Hz)および 1125P (50Hz)の映像フォーマット では、第 2のブランキング画素数 bbの値がそれぞれ 440、 528および 528と示されて いるが（図 6太枠部分参照）、実際にレジスタに格納される値は全て 255となる。
[0187] 上述のように、第 1のブランキング画素数 hdeを演算検出により得る場合、 HDMIレ シーバ 10のレジスタに格納された第 2のブランキング画素数 bbが誤った値であると、 演算検出により得られる第 1のブランキング画素数 hdeを正確に検出することができ ない。
[0188] したがって、本実施の形態に係るデジタル信号受信装置 100にお 、て、映像フォ 一マットのフィールド周波数が 50Hzである場合、 MCU40は演算検出を行わずに力 ゥント検出を行う。
[0189] (7— c)第 1のブランキング画素数の検出方法の他の例
上記のように、本実施の形態では、受信されるデジタル映像信号のフィールド周波 数が 60Hzである場合に、 MCU40の読み込み周期がフィールド周期とほぼ等しく設 定されるため、第 1のブランキング画素数 hdeを演算検出により検出する。
[0190] したがって、 MCU40の読み込み周期を 60Hzおよび 50Hzのフィールド周期と異 なる値に設定することが可能ならば、フィールド周波数が 60Hzである場合およびフィ 一ルド周波数が 50Hzである場合に、ともに第 1のブランキング画素数 hdeをカウント 検出により正確に検出することができる。
[0191] 一方、本実施の形態では、受信されるデジタル映像信号のフィールド周波数が 50 Hzである場合に、 HDMIレシーバ 10のレジスタに格納される第 2のブランキング画 素数 bbのビット数が 8ビットに設定されているため、第 1のブランキング画素数 hdeを カウント検出により検出する。
[0192] したがって、 HDMIレシーバ 10のレジスタに格納される第 2のブランキング画素数 b bのビット数を 8ビットよりも大きく（例えば、 10ビット)設定することが可能ならば、フィ 一ルド周波数が 60Hzである場合およびフィールド周波数が 50Hzである場合に、と もに第 1のブランキング画素数 hdeを演算検出により正確に検出することができる。
[0193] (8)デジタル映像処理回路に伝送される色差値の配列
本実施の形態にぉ 、て、 DVDプレーヤ 1からのデジタル映像信号を受信する HD Mlレシーバ 10のサンプリング周波数は 27MHzである。 [0194] デジタル映像信号のサンプリングクロック信号の周波数は、 5251 (60Hz)および 62
51 (50Hz)の映像フォーマットと他の映像フォーマットとで異なる。
[0195] 5251 (60Hz)および 6251 (50Hz)の映像フォーマットにおいて、サンプリングクロッ ク信号の周波数は 13. 5MHzに設定される。
[0196] これに対して、 5251 (60Hz)および 6251 (50Hz)以外の映像フォーマットにおいて
、サンプリングクロック信号の周波数は 27MHzに設定される。
[0197] 5251 (60Hz)および 6251 (50Hz)以外の映像フォーマットとしては、例えば図 4に 示すように、 VGA、 750P (60Hz)および 11251 (60Hz)等がある。
[0198] したがって、デジタル映像処理回路 20に伝送される色差値 Uおよび色差値 Vの配 列は、 5251 (60Hz)および 6251 (50Hz)の映像フォーマットと他の映像フォーマット とで異なる。
[0199] (8 -a)映像フォーマットが 5251 (60Hz)および 6251 (50Hz)以外である場合
映像フォーマットが 5251 (60Hz)および 6251 (50Hz)以外である場合、 HDMIレ シーバ 10のサンプリング周波数とデジタル映像信号のサンプリングクロック信号の周 波数とがー致している。
[0200] これにより、 HDMIレシーバ 10からデジタル映像処理回路 20に伝送される色差値 Uおよび色差値 Vの配列は、 HDMIレシーバ 10で受信される色差値 Uおよび色差 値 Vの配列と等しい。
[0201] すなわち、デジタル映像処理回路 20には、 1クロックごとに色差値 Uおよび色差値
Vが交互に伝送される。
[0202] (8-b)映像フォーマットが 5251 (60Hz)および 6251 (50Hz)である場合
映像フォーマットが 5251 (60Hz)および 6251 (50Hz)である場合、 HDMIレシ一 ノ 10のサンプリング周波数は、デジタル映像信号のサンプリングクロック信号の周波 数の 2倍である。これにより、デジタル映像信号のサンプリングクロック信号の 1クロック が HDMIレシーバ 10における 2クロックに相当する。
[0203] それにより、デジタル映像信号で 1クロックごとに色差値 Uおよび色差値 Vが交互に 伝送される場合、 HDMIレシーバ 10は受信した色差値 Uおよび色差値 Vを 2クロック ごとにデジタル映像処理回路 20へ伝送する。 [0204] すなわち、デジタル映像処理回路 20には、 2クロックごとに色差値 Uおよび色差値
Vが交互に伝送される。
[0205] (9)デジタル映像処理回路で認識される色差信号および色差信号の誤認識
上述のように、デジタル映像処理回路 20では、色差処理部 21が画素ごとに色差信 号 UZV力ゝら色差値 Uおよび色差値 Vを順次認識する。
[0206] この認識動作は、予め映像フォーマットごとに色差処理部 21に設定されている。色 差処理部 21に設定された色差信号 UZVの認識動作および色差信号 UZVの誤認 識について図 7に基づき説明する。
[0207] 図 7〜図 9は、図 1の色差処理部 21に設定された色差信号 UZVの認識動作およ び色差信号 UZVの誤認識を説明するための図である。
[0208] (9-a)映像フォーマットが 5251 (60Hz)および 6251 (50Hz)以外である場合
図 7 (a)に基づ!/、て映像フォーマットが 5251 (60Hz)および 6251 (50Hz)以外であ る場合の色差信号 UZVの認識動作を説明する。
[0209] 図 7 (a)では、デジタル映像処理回路 20に伝送される水平同期信号 H、データイネ 一ブル信号 DEおよび色差信号 UZVの一例が示されている。これらの信号は、 525
I (60Hz)および 6251 (50Hz)以外の映像フォーマットに従う。
[0210] 図 7 (a)に示すように、デジタル映像処理回路 20に水平同期信号 Hおよびおよび データィネーブル信号 DEが入力される。水平同期信号 Hおよびデータィネーブル 信号 DEが映像フォーマットの規格に正確に従う場合、第 1のブランキング期間 HDE もその映像フォーマットの規格に従う。
[0211] 本例において、規格に従う第 1のブランキング期間 HDEを第 1の標準ブランキング 期間 HDEOと呼ぶ。 5251 (60Hz)および 6251 (50Hz)以外の映像フォーマットにお いて、第 1の標準ブランキング期間 HDEOのクロック数、すなわち第 1の標準ブランキ ング画素数 hdeOは偶数に設定されて 、る。
[0212] また、デジタル映像処理回路 20に色差信号 UZVが入力される。ここでは、色差信 号 U/Vは、 1クロックごとに値" uO", "νθ",•••"ue", "v8"を順に含む。なお、色差 信号 UZVは、第 1の標準ブランキング期間 HDEOに関連情報の値" val"を含む。
[0213] 色差信号 UZVの値" uO",〜"u8"は本来的には色差値 Uを表し、色差信号 UZ Vの値" νθ" , … "ν8"は本来的には色差値 Vを表す。
[0214] 図 7 (a)の色差信号 UZVの下段に、色差処理部 21に予め設定された色差信号 U
ZVの認識順序が示されて 、る。
[0215] この認識順序によれば、色差処理部 21は、映像フォーマットが 5251 (60Hz)およ び 6251 (50Hz)以外である場合に、水平同期信号 Hの立ち上がりを基準として色差 信号 UZVの奇数番目の値を色差値 Uとして認識し、偶数番目の値を色差値 Vとし て認識する。
[0216] これにより、図 7 (a)の例では、水平同期信号 Hの立ち上がりから奇数番目に配列さ れる色差信号 UZVの値" val", "uO", 〜"u8"が色差値 Uとして認識される。また、 水平同期信号 Hの立ち上がりから偶数番目に配列される色差信号 UZVの値" val" , "νθ", 〜"v8"が色差値 Vとして認識される。
[0217] 図 7 (b)に基づいて映像フォーマットが 5251 (60Hz)および 6251 (50Hz)以外であ る場合の色差信号 UZVの認識動作を説明する。
[0218] 図 7 (b)においても、図 7 (a)と同様に、水平同期信号 H、データィネーブル信号 D Eおよび色差信号 UZVの一例が示されている。ここで、図 7 (b)の例では、データィ ネーブル信号 DEおよび色差信号 UZVが映像フォーマットの規格に従わない。
[0219] 具体的には、図 7 (b)のデータィネーブル信号 DEの立ち上がりは、映像フォーマツ トの規格に従う図 7 (a)のデータィネーブル信号 DEの立ち上がりに比べて 1クロック 分遅れている。これに伴い、色差信号 UZVの値" val"が 1クロック分遅れるとともに、 値" uO", "νθ",•••"ue", "v8"も 1クロック分遅れる。
[0220] これにより、第 1のブランキング期間 HDE力 第 1の標準ブランキング期間 HDEOよ りも 1クロック分長くなる。それにより、第 1のブランキング期間 HDEのクロック数、すな わち第 1のブランキング画素数 hdeが奇数となる。図 7 (b)では、このときの第 1のブラ ンキング期間 HDEに符号 HDE 1を付す。
[0221] ここで、図 7 (a)の例と同様に、色差処理部 21は、入力されるデータィネーブル信 号 DEおよび色差信号 UZVに関わらず、映像フォーマットが 5251 (60Hz)および 6 251 (50Hz)以外である場合に予め設定された認識順序に従って色差信号 UZVの 認識動作を行う。 [0222] その結果、図 7 (b)の例では、水平同期信号 Hの立ち上がりから奇数番目に配列さ れる色差信号 UZVの値" val", "νθ",〜' 8"が色差値 Uとして誤って認識される。 また、水平同期信号 Hの立ち上がりから偶数番目に配列される色差信号 UZVの値" val", "uO",〜"u8"が色差値 Vとして誤って認識される。
[0223] これにより、図 1の反転処理部 22は、デジタル映像信号の映像フォーマットが 5251
(60Hz)および 6251 (50Hz)以外であり、かつ第 1のブランキング期間 HDEの値が 奇数である場合に、反転処理を行い、色差処理部 21による色差信号 UZVの認識を 反転させる。
[0224] すなわち、反転処理部 22は、図 7 (b)にお ヽて、色差値 Uとして誤認された色差信 号 UZVの値" val", "νθ",〜"v8"を色差値 Vとして再認識する。また、色差値 Vとし て誤認された色差信号 UZVの値" val", "uO",〜"u8"を色差値 Uとして再認識す る。
[0225] (9-b)映像フォーマットが 5251 (60Hz)である場合
上述のように、映像フォーマットが 5251 (60Hz)および 6251 (50Hz)である場合、 デジタル映像信号のサンプリングクロック信号の 1クロックが HDMIレシーバ 10にお ける 2クロックに相当する。それにより、デジタル映像処理回路 20には、色差値 Uおよ び色差値 Vが 2クロックごとに伝送される。
[0226] これにより、色差処理部 21による 1クロックごとの色差信号 UZVの認識動作は、映 像フォーマットが 5251 (60Hz)および 6251 (50Hz)以外である場合と異なる。
[0227] (9 b— 1)色差信号の認識動作
図 8 (a)に基づ!/、て映像フォーマットが 5251 (60Hz)である場合の色差信号 UZV の認識動作を説明する。
[0228] 図 8 (a)に、デジタル映像処理回路 20に伝送される水平同期信号 H、データイネ一 ブル信号 DEおよび色差信号 UZVの一例が示されている。これらの信号は、 5251 (
60Hz)の映像フォーマットに従う。
[0229] 図 8 (a)に示すように、デジタル映像処理回路 20に水平同期信号 Hおよびデータィ ネーブル信号 DEが入力される。水平同期信号 Hおよびデータィネーブル信号 DE が 5251 (60Hz)の映像フォーマットの規格に従う場合、第 1のブランキング期間 HD Eは 238クロックである。
[0230] 本例においても、規格に従う第 1のブランキング期間 HDEを第 1の標準ブランキン グ期間 HDEOと呼ぶ。
[0231] また、デジタル映像処理回路 20に色差信号 UZVが入力される。ここでは、色差信 号 U/Vは、 1クロックごとに値" uO", "uO", "νθ", "νθ", - --"v4", "v4，，， "u6", "u 6"を順に含む。
[0232] すなわち、本例では、色差信号 UZVの 1つの値が、 2クロックに渡って連続してデ ジタル映像処理回路 20に入力される。
[0233] なお、本例においても、色差信号 UZVの値" uO", 〜"u6"は本来的に色差値 Uを 表し、色差信号 UZVの値 "νθ", "' 4"は本来的に色差値 Vを表す。
[0234] 図 8 (a)の色差信号 UZVの下段に、色差処理部 21に予め設定された色差信号 U
ZVの認識順序が示されて 、る。
[0235] この認識順序によれば、色差処理部 21は、映像フォーマットが 5251 (60Hz)である 場合に、 nを自然数として、水平同期信号 Hの立ち上がりを基準とした場合の色差信 号 UZVの（4n— 3)番目の値、および (4n— 2)番目の値を色差値 Vとして認識する
[0236] また、色差処理部 21は、 nを自然数として、色差信号 UZVの（4n— 1)番目の値、 および 4n番目の値を色差値 Uとして認識する。
[0237] この認識動作は、データィネーブル信号 DEの立ち上がりとともに入力される色差 信号 UZVの値に対して行われる。その後、色差処理部 21は、 2クロックごと〖こ色差 信号 UZVの認識を行う。
[0238] 具体的には、色差処理部 21は、データィネーブル信号 DEの立ち上がりとともに入 力される色差信号 UZVの値を予め定められた認識順序に基づいて色差値 Uとして 認識した場合に、その 1クロック後の色差信号 UZVの値を予め定められた認識順序 にかかわらず色差値 Uとして認識する。
[0239] そして、色差処理部 21は、さらにその 1クロック後の色差信号 UZVの値を、予め定 められた認識順序に基づ ヽて色差値 Vとして認識した場合に、その 1クロック後の色 差信号 UZVの値を予め定められた認識順序にかかわらず色差値 Vとして認識する [0240] ここで、第 1の標準ブランキング期間 HDEO、すなわち第 1の標準ブランキング画素 数 hdeOである 238を 4で除算すると、その余りは 2となる。
[0241] したがって、データィネーブル信号 DEの立ち上がりとともに入力される色差信号 U
ZVの値" uO"は、色差値 Uとして正確に認識される。これにより、その 1クロック後の 色差信号 UZVの値" uO"も、色差値 Uとして正確に認識される。
[0242] そして、さらにその 1クロック後の色差信号 UZVの値" νθ"は、色差値 Vとして正確 に認識される。これにより、その 1クロック後の色差信号 UZVの値" νθ"も、色差値 V として正確に認識される。
[0243] このように、色差処理部 21では、デジタル映像信号のサンプリングクロック信号、お よび規格で定められた第 1の標準ブランキング画素数 hdeOの値（238)を考慮して、 予め色差値 Uおよび色差値 Vの認識順序が設定されている。
[0244] その結果、色差処理部 21は、 5251 (60Hz)の映像フォーマットに従う色差信号 U
ZVが入力される際に、正確に色差値 Uおよび色差値 Vの認識を行うことができる。 この場合、図 1の反転処理部 22は反転処理を行わない。
[0245] なお、第 1のブランキング画素数 hdeが 5251 (60Hz)の映像フォーマットに従わな い場合であっても、第 1のブランキング画素数 hdeを 4で除算した結果、その余りが 2 であるときには、上記と同様に、色差処理部 21により正確に色差値 Uおよび色差値
Vの認識が行われる。したがって、この場合にも、図 1の反転処理部 22は反転処理を 行わない。
[0246] (9-b-2)映像フォーマットに従わない色差信号の認識動作 (その 1)
図 8 (b)に基づ 、て 5251 (60Hz)の映像フォーマットに従わな 、場合の色差信号 U
ZVの認識動作の一例を説明する。
[0247] 図 8 (b)においても、図 8 (a)と同様に、水平同期信号 H、データィネーブル信号 D
Eおよび色差信号 UZVの一例が示されている。ここで、図 8 (b)の例では、データィ ネーブル信号 DEおよび色差信号 UZVが映像フォーマットの規格に従わない。
[0248] 具体的には、図 8 (b)のデータィネーブル信号 DEの立ち上がりは、映像フォーマツ トの規格に従う図 8 (a)のデータィネーブル信号 DEの立ち上がりに比べて 1クロック 分遅れている。すなわち、本例における第 1のブランキング画素数 hdeを 4で除算す ると、その余りは 3となる。図 8 (b)では、このときの第 1のブランキング期間 HDEに符 号 HDE1を付す。
[0249] これに伴い、色差信号 UZVの値" val"が 1クロック分遅れるとともに、値" uO", "uO ，，， "νθ", "νθ", ■■■"η ", "u4", "v6，，， "v6，，も 1クロック分遅れる。
[0250] ここで、図 8 (a)の例と同様に、色差処理部 21は、入力されるデータィネーブル信 号 DEおよび色差信号 UZVに関わらず、予め設定された認識順序に基づいて 2クロ ックごとに色差信号 UZVの認識を行う。
[0251] その結果、図 8 (b)の例では、データィネーブル信号 DEの立ち上がりとともに入力 される色差信号 UZVの値" uO"が、色差値 Uとして正確に認識される。これにより、 その 1クロック後の色差信号 UZVの値" uO"も、色差値 Uとして正確に認識される。
[0252] そして、さらにその 1クロック後の色差信号 UZVの値" νθ"は、色差値 Vとして正確 に認識される。これにより、その 1クロック後の色差信号 UZVの値" νθ"も、色差値 V として正確に認識される。
[0253] したがって、第 1のブランキング画素数 hdeが 5251 (60Hz)の映像フォーマットに従 わない場合であっても、第 1のブランキング画素数 hdeを 4で除算した結果、その余り が 3であるときには、図 1の反転処理部 22は反転処理を行わない。
[0254] (9 -b - 3)映像フォーマットに従わない色差信号の認識動作 (その 2)
図 8 (c)に基づ 、て 5251 (60Hz)の映像フォーマットに従わな 、場合の色差信号 U ZVの認識動作の他の例を説明する。
[0255] 図 8 (c)においても、図 8 (a)と同様に、水平同期信号 H、データィネーブル信号 D Eおよび色差信号 UZVの一例が示されている。ここで、図 8 (c)の例では、データィ ネーブル信号 DEおよび色差信号 UZVが映像フォーマットの規格に従わない。
[0256] 具体的には、図 8 (c)のデータィネーブル信号 DEの立ち上がりは、映像フォーマツ トの規格に従う図 8 (a)のデータィネーブル信号 DEの立ち上がりに比べて 2クロック 分遅れている。すなわち、本例における第 1のブランキング画素数 hdeを 4で除算す ると、その余りは 0となる。図 8 (c)では、このときの第 1のブランキング期間 HDEに符 号 HDE2を付す。 [0257] これに伴い、色差信号 UZVの値" val"が 2クロック分遅れるとともに、値" uO", "uO ，，， "νθ", "νθ", ■■■"η ", "u4", "v6，，， "v6，，も 2クロック分遅れる。
[0258] ここで、図 8 (a)の例と同様に、色差処理部 21は、入力されるデータィネーブル信 号 DEおよび色差信号 UZVに関わらず、予め設定された認識順序に基づいて 2クロ ックごとに色差信号 UZVの認識を行う。
[0259] その結果、図 8 (c)の例では、データィネーブル信号 DEの立ち上がりとともに入力 される色差信号 UZVの値" uO"が、色差値 Vとして誤って認識される。これにより、そ の 1クロック後の色差信号 UZVの値" uO"も、色差値 Vとして誤って認識される。
[0260] そして、さらにその 1クロック後の色差信号 UZVの値" νθ"は、色差値 Uとして誤つ て認識される。これにより、その 1クロック後の色差信号 UZVの値 "νθ"も、色差値 U として誤って認識される。
[0261] 図 1の反転処理部 22は、第 1のブランキング画素数 hdeが 5251 (60Hz)の映像フ ォーマットに従わない場合で、かつ第 1のブランキング画素数 hdeを 4で除算した結 果、その余りが 0であるときに、反転処理を行い、色差処理部 21による色差信号 UZ Vの認識を反転させる。それにより、正確に色差値 Uおよび色差値 Vの認識が行われ る。
[0262] (9 -b -4)映像フォーマットに従わない色差信号の認識動作 (その 3)
図 8 (d)に基づ 、て 5251 (60Hz)の映像フォーマットに従わな 、場合の色差信号 U ZVの認識動作のさらに他の例を説明する。
[0263] 図 8 (d)においても、図 8 (a)と同様に、水平同期信号 H、データィネーブル信号 D Eおよび色差信号 UZVの一例が示されている。ここで、図 8 (d)の例では、データィ ネーブル信号 DEおよび色差信号 UZVが映像フォーマットの規格に従わない。
[0264] 具体的には、図 8 (a)のデータィネーブル信号 DEの立ち上がりは、映像フォーマツ トの規格に従う図 8 (a)のデータィネーブル信号 DEの立ち上がりに比べて 3クロック 分遅れている。すなわち、本例における第 1のブランキング画素数 hdeを 4で除算す ると、その余りは 1となる。図 8 (d)では、このときの第 1のブランキング期間 HDEに符 号 HDE3を付す。
[0265] これに伴い、色差信号 UZVの値" val"が 3クロック分遅れるとともに、値" uO", "uO ，，, "νθ", "νθ", - --"u4", "u4", "v6", "v6"も 3クロック分遅れる。
[0266] ここで、図 8 (a)の例と同様に、色差処理部 21は、入力されるデータィネーブル信 号 DEおよび色差信号 UZVに関わらず、予め設定された認識順序に基づいて 2クロ ックごとに色差信号 UZVの認識を行う。
[0267] その結果、図 8 (d)の例では、データィネーブル信号 DEの立ち上がりとともに入力 される色差信号 UZVの値" uO"が、色差値 Vとして誤って認識される。これにより、そ の 1クロック後の色差信号 UZVの値" uO"も、色差値 Vとして誤って認識される。
[0268] そして、さらにその 1クロック後の色差信号 UZVの値" νθ"は、色差値 Uとして誤つ て認識される。これにより、その 1クロック後の色差信号 UZVの値 "νθ"も、色差値 U として誤って認識される。
[0269] 図 1の反転処理部 22は、第 1のブランキング画素数 hdeが 525I (60Hz)の映像フ ォーマットに従わない場合で、かつ第 1のブランキング画素数 hdeを 4で除算した結 果、その余りが 1であるときに、反転処理を行い、色差処理部 21による色差信号 UZ
Vの認識を反転させる。それにより、正確に色差値 Uおよび色差値 Vの認識が行われ る。
[0270] (9-c)映像フォーマットが 6251 (50Hz)である場合
(9-c- l)色差信号の認識動作
図 9 (a)に基づ!/、て映像フォーマットが 6251 (50Hz)である場合の色差信号 UZV の認識動作を説明する。
[0271] 図 9 (a)に、デジタル映像処理回路 20に伝送される水平同期信号 H、データイネ一 ブル信号 DEおよび色差信号 UZVの一例が示されている。これらの信号は、 6251 (
50Hz)の映像フォーマットに従う。
[0272] 図 9 (a)に示すように、デジタル映像処理回路 20に水平同期信号 Hおよびおよび データィネーブル信号 DEが入力される。水平同期信号 Hおよびデータィネーブル 信号 DEが 6251 (50Hz)の映像フォーマットの規格に従う場合、第 1のブランキング 期間 HDEは 264クロックである。
[0273] 本例においても、規格に従う第 1のブランキング期間 HDEを第 1の標準ブランキン グ期間 HDEOと呼ぶ。 [0274] また、デジタル映像処理回路 20に色差信号 UZVが入力される。ここでは、色差信 号 U/Vは、 1クロックごとに値" uO", "uO", "vO", "vO", - --"v4", "v4，，， "u6", "u 6", "v6"を順に含む。
[0275] すなわち、本例では、色差信号 UZVの 1つの値が、 2クロックに渡って連続してデ ジタル映像処理回路 20に入力される。
[0276] なお、本例においても、色差信号 UZVの値" uO", 〜"u6"は本来的に色差値 Uを 表し、色差信号 UZVの値 "vO", 〜' 6"は本来的に色差値 Vを表す。
[0277] 図 9 (a)の色差信号 UZVの下段に、色差処理部 21に予め設定された色差信号 U
ZVの認識順序が示されて 、る。
[0278] この認識順序によれば、色差処理部 21は、映像フォーマットが 6251 (50Hz)である 場合に、 nを自然数として、水平同期信号 Hの立ち上がりを基準とした場合の色差信 号 UZVの（4n— 3)番目の値、および (4n— 2)番目の値を色差値 Uとして認識する
[0279] また、色差処理部 21は、 nを自然数として、色差信号 UZVの（4n— 1)番目の値、 および 4n番目の値を色差値 Vとして認識する。
[0280] この認識動作は、データィネーブル信号 DEの立ち上がりとともに入力される色差 信号 UZVの値に対して行われる。その後、色差処理部 21は、 2クロックごと〖こ色差 信号 UZVの認識を行う。この 2ブロックごとの色差信号 UZVの認識動作は、映像フ ォーマットが 5251 (60Hz)のときの色差信号 UZVの認識動作と同じである。
[0281] ここで、第 1の標準ブランキング期間 HDEO、すなわち第 1の標準ブランキング画素 数 hdeOである 264を 4で除算すると、その余りは 0となる。
[0282] したがって、データィネーブル信号 DEの立ち上がりとともに入力される色差信号 U ZVの値" uO"は、色差値 Uとして正確に認識される。これにより、その 1クロック後の 色差信号 UZVの値" uO"も、色差値 Uとして正確に認識される。
[0283] そして、さらにその 1クロック後の色差信号 UZVの値" vO"は、色差値 Vとして正確 に認識される。これにより、その 1クロック後の色差信号 UZVの値" vO"も、色差値 V として正確に認識される。
[0284] このように、色差処理部 21においては、本来的に色差値 Uと認識されるべき色差信 号 UZVの値" uO", 〜"u6"が色差値 Uと認識され、本来的に色差値 Vと認識される べき色差信号 UZVの値" vO，，， " ' 4"が色差値 Vと認識される。
[0285] その結果、色差処理部 21は、 6251 (50Hz)の映像フォーマットに従う色差信号 U ZVが入力される際に、正確に色差値 Uおよび色差値 Vの認識を行うことができる。 この場合、図 1の反転処理部 22は反転処理を行わない。
[0286] なお、第 1のブランキング画素数 hdeが 6251 (50Hz)の映像フォーマットに従わな い場合であっても、第 1のブランキング画素数 hdeを 4で除算した結果、その余りが 0 であるときには、上記と同様に、色差処理部 21により正確に色差値 Uおよび色差値 Vの認識が行われる。したがって、この場合にも、図 1の反転処理部 22は反転処理を 行わない。
[0287] (9 c— 2)映像フォーマットに従わない色差信号の認識動作 (その 1)
図 9 (b)に基づ 、て 6251 (50Hz)の映像フォーマットに従わな 、場合の色差信号 U ZVの認識動作の一例を説明する。
[0288] 図 9 (b)においても、図 9 (a)と同様に、水平同期信号 H、データィネーブル信号 D Eおよび色差信号 UZVの一例が示されている。ここで、図 9 (b)の例では、データィ ネーブル信号 DEおよび色差信号 UZVが映像フォーマットの規格に従わない。
[0289] 具体的には、図 9 (b)のデータィネーブル信号 DEの立ち上がりは、映像フォーマツ トの規格に従う図 9 (a)のデータィネーブル信号 DEの立ち上がりに比べて 1クロック 分遅れている。すなわち、本例における第 1のブランキング画素数 hdeを 4で除算す ると、その余りは 1となる。図 9 (b)では、このときの第 1のブランキング期間 HDEに符 号 HDE1を付す。
[0290] これに伴い、色差信号 UZVの値" val"が 1クロック分遅れるとともに、値" uO", "uO
，，， "νθ", "νθ", ■■■"η ", "u4", "v6，，， "v6，，も 1クロック分遅れる。
[0291] ここで、図 9 (a)の例と同様に、色差処理部 21は、入力されるデータィネーブル信 号 DEおよび色差信号 UZVに関わらず、予め設定された認識順序に基づいて 2クロ ックごとに色差信号 UZVの認識を行う。
[0292] その結果、図 9 (b)の例では、データィネーブル信号 DEの立ち上がりとともに入力 される色差信号 UZVの値" uO"が、色差値 Uとして正確に認識される。これにより、 その 1クロック後の色差信号 uZvの値" uO"も、色差値 Uとして正確に認識される。
[0293] そして、さらにその 1クロック後の色差信号 UZVの値" νθ"は、色差値 Vとして正確 に認識される。これにより、その 1クロック後の色差信号 UZVの値" νθ"も、色差値 V として正確に認識される。
[0294] したがって、第 1のブランキング画素数 hdeが 6251 (50Hz)の映像フォーマットに従 わない場合であっても、第 1のブランキング画素数 hdeを 4で除算した結果、その余り 力 であるときには、図 1の反転処理部 22は反転処理を行わない。
[0295] (9 - C - 3)映像フォーマットに従わない色差信号の認識動作 (その 2)
図 9 (c)に基づいて 6251 (50Hz)の映像フォーマットに従わない場合の色差信号 U ZVの認識動作の他の例を説明する。
[0296] 図 9 (c)においても、図 9 (a)と同様に、水平同期信号 H、データィネーブル信号 D Eおよび色差信号 UZVの一例が示されている。ここで、図 9 (c)の例では、データィ ネーブル信号 DEおよび色差信号 UZVが映像フォーマットの規格に従わない。
[0297] 具体的には、図 9 (c)のデータィネーブル信号 DEの立ち上がりは、映像フォーマツ トの規格に従う図 9 (a)のデータィネーブル信号 DEの立ち上がりに比べて 2クロック 分遅れている。すなわち、本例における第 1のブランキング画素数 hdeを 4で除算す ると、その余りは 2となる。図 9 (c)では、このときの第 1のブランキング期間 HDEに符 号 HDE2を付す。
[0298] これに伴い、色差信号 UZVの値" val"が 2クロック分遅れるとともに、値" uO", "uO ，，， "νθ", "νθ", ■■■"η ", "u4", "v6，，， "v6，，も 2クロック分遅れる。
[0299] ここで、図 9 (a)の例と同様に、色差処理部 21は、入力されるデータィネーブル信 号 DEおよび色差信号 UZVに関わらず、予め設定された認識順序に基づいて 2クロ ックごとに色差信号 UZVの認識を行う。
[0300] その結果、図 9 (c)の例では、データィネーブル信号 DEの立ち上がりとともに入力 される色差信号 uZvの値" uO"が、色差値 Vとして誤って認識される。これにより、そ の 1クロック後の色差信号 uZvの値" uO"も、色差値 Vとして誤って認識される。
[0301] そして、さらにその 1クロック後の色差信号 UZVの値" νθ"は、色差値 Uとして誤つ て認識される。これにより、その 1クロック後の色差信号 uZvの値 "νθ"も、色差値 U として誤って認識される。
[0302] 図 1の反転処理部 22は、第 1のブランキング画素数 hdeが 6251 (50Hz)の映像フ ォーマットに従わない場合で、かつ第 1のブランキング画素数 hdeを 4で除算した結 果、その余りが 2であるときに、反転処理を行い、色差処理部 21による色差信号 UZ Vの認識を反転させる。それにより、正確に色差値 Uおよび色差値 Vの認識が行われ る。
[0303] (9- C-4)映像フォーマットに従わない色差信号の認識動作 (その 3)
図 9 (d)に基づ 、て 6251 (50Hz)の映像フォーマットに従わな 、場合の色差信号 U ZVの認識動作のさらに他の例を説明する。
[0304] 図 9 (d)においても、図 9 (a)と同様に、水平同期信号 H、データィネーブル信号 D Eおよび色差信号 UZVの一例が示されている。ここで、図 9 (d)の例では、データィ ネーブル信号 DEおよび色差信号 UZVが映像フォーマットの規格に従わない。
[0305] 具体的には、図 9 (d)のデータィネーブル信号 DEの立ち上がりは、映像フォーマツ トの規格に従う図 9 (a)のデータィネーブル信号 DEの立ち上がりに比べて 3クロック 分遅れている。すなわち、本例における第 1のブランキング画素数 hdeを 4で除算す ると、その余りは 3となる。図 8 (d)では、このときの第 1のブランキング期間 HDEに符 号 HDE3を付す。
[0306] これに伴い、色差信号 UZVの値" val"が 3クロック分遅れるとともに、値" uO", "uO ，，, "νθ", "νθ", - --"u4", "u4", "v6", "v6"も 3クロック分遅れる。
[0307] ここで、図 9 (a)の例と同様に、色差処理部 21は、入力されるデータィネーブル信 号 DEおよび色差信号 UZVに関わらず、予め設定された認識順序に基づいて 2クロ ックごとに色差信号 UZVの認識を行う。
[0308] その結果、図 9 (d)の例では、データィネーブル信号 DEの立ち上がりとともに入力 される色差信号 uZvの値" uO"が、色差値 Vとして誤って認識される。これにより、そ の 1クロック後の色差信号 uZvの値" uO"も、色差値 Vとして誤って認識される。
[0309] そして、さらにその 1クロック後の色差信号 UZVの値" νθ"は、色差値 Uとして誤つ て認識される。これにより、その 1クロック後の色差信号 uZvの値 "νθ"も、色差値 U として誤って認識される。 [0310] 図 1の反転処理部 22は、第 1のブランキング画素数 hdeが 6251 (50Hz)の映像フ ォーマットに従わない場合で、かつ第 1のブランキング画素数 hdeを 4で除算した結 果、その余りが 3であるときに、反転処理を行い、色差処理部 21による色差信号 UZ Vの認識を反転させる。それにより、正確に色差値 Uおよび色差値 Vの認識が行われ る。
[0311] (10)反転処理部による反転処理の具体例
図 10および図 11は、図 1の反転処理部 22による反転処理の具体例を説明するた めの図である。
[0312] 図 10に、 10801 (60Hz)の映像フォーマットの規格に従う水平画素数 hr、有効水 平画素数 dep、第 2のブランキング画素数 bbおよび第 1のブランキング画素数 hdeの 値と、その規格に従わな 、具体例に係る各値とが示されて 、る。
[0313] 10801 (60Hz)の映像フォーマットの規格にぉ 、て、水平画素数 hrは 2200と定め られ、有効水平画素数 depは 1920と定められ、第 2のブランキング画素数 bbは 88と 定められ、第 1の標準ブランキング画素数 hdeOは 192と定められて 、る。
[0314] これに対して、本具体例の水平画素数 hrは 2200であり、有効水平画素数 depは 1 920であり、第 2のブランキング画素数 bbは 87であり、第 1のブランキング画素数 hde 1は 193である。
[0315] このように、本具体例の第 2のブランキング画素数 bbおよび第 1のブランキング画素 数 hde 1の値はそれぞれ規格で定められる値から 1ずれて 、る。
[0316] 図 11に、本具体例の水平同期信号 H、データィネーブル信号 DEおよび色差信号 UZVのタイミング図が示されている。図 11において、色差信号 UZVの値" u"は本 来的に色差値 Uを示し、色差信号 UZVの値 "V"は本来的に色差値 Vを示す。
[0317] 上述のように、本例の第 1のブランキング画素数 hdelの値は、第 1の標準ブランキ ング画素数 hdeOよりも 1つ大きい。それ〖こより、図 11のタイミング図では、データイネ 一ブル信号 DEの立ち上がりが、規格に従うタイミングから 1クロック分遅れている。
[0318] 図 11の色差信号 UZVの下段に、色差処理部 21に予め設定された色差信号 UZ Vの認識順序が示されている。上述のように、映像フォーマットが 5251 (60Hz)およ び 6251 (50Hz)以外である場合、色差処理部 21は水平同期信号 Hの立ち上がりを 基準として色差信号 uZvの奇数番目の値を色差値 uとして認識し、偶数番目の値 は色差値 Vとして認識する。
[0319] これにより、図 11の例では、水平同期信号 Hの立ち上がりから奇数番目に配列され る色差信号 UZVの値" val", "V"が色差値 Uとして認識される。また、水平同期信号 Hの立ち上がりから偶数番目に配列される色差信号 UZVの値" val", "u"が色差値 Vとして認識される。
[0320] その後、色差処理部 21により一度認識された色差値 Uおよび色差値 Vの判断が反 転処理部 22により反転される。図 11の色差信号 UZVの認識順序を示す図の下段 に、色差信号 UZVの認識が反転された様子が示されて ヽる。
[0321] このように、反転処理部 22が色差信号 UZVの認識の反転を行うことにより、色差 信号 UZVの値" u"が色差値 Uとして正確に認識される。また、水平同期信号 Hの立 ち上がりから偶数番目に配列される色差信号 UZVの値 "V"が色差値 Vとして正確に 認識される。
[0322] (11)デジタル信号受信プログラム
デジタル映像処理回路 20における色差処理、反転処理および原色変換処理は、 MCU40が以下に説明するデジタル信号受信プログラムに基づいてデジタル映像処 理回路 20を制御することにより行われる。
[0323] 図 12〜図 15は、本発明の一実施の形態に係るデジタル信号受信プログラムのフロ 一チャートである。
[0324] 初めに、 MCU40は、 HDMIレシーバ 10のレジスタに格納された水平画素数 お よび垂直走査線数 vrを読み込む (ステップ S 10)。
[0325] 次に、 MCU40は、水平画素数 hr、垂直走査線数 vrおよび自己が記憶する映像フ ォーマットテーブルに基づいて入力されるデジタル映像信号の映像フォーマットを判 別する (ステップ S 11)。
[0326] そこで、 MCU40は、判別した映像フォーマットのフィールド周波数が 60Hzである か否かを判別する (ステップ S 12)。
[0327] MCU40は、映像フォーマットのフィールド周波数力 ^OHzである場合、第 1のブラ ンキング画素数 hdeの演算検出を行う（ステップ S100)。具体的なステップ S100の 動作は次の通りである。
[0328] MCU40は、 HDMIレシーバ 10から水平画素数 hr、有効水平画素数 depおよび 第 2のブランキング画素数 bbを読み込む (ステップ S 13)。そして、 MCU40は、水平 画素数 hr力 有効水平画素数 depおよび第 2のブランキング画素数 bbを減算するこ とにより第 1のブランキング画素数 hdeを算出する (ステップ S14)。これにより、演算 検出による第 1のブランキング画素数 hdeの検出が行われる。その後、 MCU40は、 後述するステップ S 30の動作を行う。
[0329] 上記ステップ S12において、 MCU40は、映像フォーマットのフィールド周波数が 6 OHzでな 、場合、すなわち映像フォーマットのフィールド周波数が 50Hzである場合 、第 1のブランキング画素数 hdeのカウント検出を行う（ステップ S200)。具体的なステ ップ S200の動作は次の通りである。
[0330] MCU40は、デジタル映像処理回路 20のレジスタに格納された第 1のブランキング 画素数 hdeを読み込むとともに記憶する（ステップ S20)。そして、 MCU40は、第 1の ブランキング画素数 hdeの読み込み回数をカウントする（ステップ S21)。
[0331] そこで、 MCU40は、第 1のブランキング画素数 hdeの読み込み回数が 3回目以上 であるか否かを判別する (ステップ S 22)。
[0332] MCU40は、読み込み回数が 3回目以上である場合に、読み込みごとに記憶した 第 1のブランキング画素数 hdeの値が 3回連続して一致するか否かを判別する (ステ ップ S23)。
[0333] 第 1のブランキング画素数 hdeの値が 3回連続して一致する場合、 MCU40は、記 憶した値を第 1のブランキング画素数 hdeとして認識する (ステップ S24)。これにより 、カウント検出による第 1のブランキング画素数 hdeの検出が行われる。その後、 MC U40は、後述するステップ S30の動作を行う。
[0334] なお、上記ステップ S22において、 MCU40は、読み込み回数が 3回目以上でない 場合にステップ S20〜S22の動作を繰り返す。
[0335] また、上記ステップ S23において、 MCU40は、 3回連続で記憶した値が一致しな い場合、読み込み回数をリセットし (ステップ S25)、ステップ S20〜S23の動作を繰り 返す。 [0336] ステップ S 100またはステップ S 200にお!/ヽて第 1のブランキング画素数 hdeを検出 した後、 MCU40は、受信されたデジタル映像信号の映像フォーマットが、 5251 (60 Hz)であるか否かを判別する（ステップ S 30)。
[0337] MCU40は、映像フォーマットが 5251 (60Hz)である場合、検出した第 1のブランキ ング画素数 hdeの値を 4で除算し (ステップ S31)、その除算の結果力も余りが 2また は 3であるか否かを判別する（ステップ S32)。
[0338] MCU40は、余りが 2または 3である場合、判別した映像フォーマットに基づいてデ ジタル映像処理回路 20の動作を制御し (ステップ S60)、デジタル映像処理回路 20 力 PDP駆動回路 30に原色信号 R, G, B、水平同期信号 H、垂直同期信号 V、デ 一タイネーブル信号 DEおよびサンプリングクロック信号 CLKを伝送させる。これによ り、 MCU40は PDP50に映像を表示させる（ステップ S61)。
[0339] MCU40は、ステップ S32において、ステップ S31による除算結果から余りが 2また は 3でない場合、すなわち余りが 0または 1である場合、反転処理部 22を制御すること により反転処理を行い、色差処理部 21による色差信号 UZVの認識を反転させる (ス テツプ S33)。その後、 MCU40は、上記同様、ステップ S60, S61の動作を行う。
[0340] 上記ステップ S30において、 MCU40は、映像フォーマットが 5251 (60Hz)でない 場合、受信されたデジタル映像信号の映像フォーマットが、 6251 (50Hz)である力否 かを判別する (ステップ S40)。
[0341] MCU40は、映像フォーマットが 6251 (50Hz)である場合、検出した第 1のブランキ ング画素数 hdeの値を 4で除算し (ステップ S41)、その除算の結果力も余りが 0また は 1である力否かを判別する（ステップ S42)。
[0342] MCU40は、余りが 0または 1である場合、ステップ S60, S61の動作を行う。一方、 MCU40は、ステップ S41による除算結果力も余りが 0または 1でない場合、すなわち 2または 3である場合、反転処理部 22を制御することにより反転処理を行い、上記ス テツプ S33の動作を行う。その後、 MCU40は、ステップ S60, S61の動作を行う。
[0343] 上記ステップ S40において、 MCU40は、映像フォーマットが 6251 (50Hz)でない 場合、検出した第 1のブランキング画素数 hdeの値が、偶数である力否かを判別する (ステップ S 50)。 [0344] MCU40は、第 1のブランキング画素数 hdeの値が偶数である場合、ステップ S60, S61の動作を行う。一方、 MCU40は、第 1のブランキング画素数 hdeの値が偶数で ない場合、反転処理部 22を制御することにより反転処理を行い、色差処理部 21によ る色差信号 UZVの認識を反転させる (ステップ S51)。その後、 MCU40は、上記同 様、ステップ S60, S61の動作を行う。
[0345] (12) 各構成要素の実現方法
本実施の形態においては、図 1で示すデジタル信号受信装置 100の構成要素の 一部がソフトウェアにより機能的に実現され、他の部分が電気回路等のハードウェア により実現されてもよい。または、デジタル信号受信装置 100の構成要素の全てがハ 一ドウエアにより実現されてもよい。
[0346] (13) 効果
本実施の形態に係るデジタル信号受信装置 100においては、 HDMIレシーバ 10 によりデジタル映像信号が受信される。 HDMIレシーバ 10は、受信したデジタル映 像信号を復号し、輝度信号 Y、色差信号 UZV、水平同期信号 H、垂直同期信号 V 、データィネーブル信号 DEおよびサンプリングクロック信号 CLKをデジタル映像処 理回路 20へ伝送する。色差信号 UZVには 2種類の色差信号 Uおよび色差信号 V が交互に多重化されている。
[0347] MCU40は、 HDMIレシーバ 10のレジスタに格納された映像フォーマットに関する 情報を読み込み、その情報に基づ 、て受信されるデジタル映像信号の映像フォーマ ットを検出するとともに、デジタル映像処理回路 20を制御する。 デジタル映像処理 回路 20の色差処理部 21は、色差信号 UZVの値を、 MCU40により検出された映 像フォーマットに対応して予め定められた順序で色差値 Uおよび色差値 Vとして順次 認識する。
[0348] ここで、 MCU40は、 HDMIレシーバ 10からデジタル映像処理回路 20に伝送され る色差信号 UZVの値が、映像フォーマットに応じて予め定められた順序に従うか否 かを第 1のブランキング画素数 hdeに基づき判別する。
[0349] そして、 MCU40は、判別結果に基づ!/、てデジタル映像処理回路 20を制御する。
[0350] MCU40により、色差処理部 21の認識順序と、実際にデジタル映像処理回路 20に 入力される色差信号 uZvの色差値 uおよび色差値 vの順序が正しくないと判別さ れた場合、 MCU40は反転処理部 22を制御し、色差信号 UZVの認識の反転を行う [0351] これにより、色差信号 UZVの値が適正な映像フォーマットの色差信号 UZVの順 序に従わな ヽデジタル映像信号が受信されたときに、色差信号 uZvの色差値 uお よび色差値 Vが、色差処理部 21により誤って色差値 Vおよび色差値 Uとして認識さ れる場合であっても、誤った認識結果が反転処理部 22により修正される。
[0352] その結果、受信されるデジタル映像信号が規格に正確に従って 、な 、場合でも正 確に色差信号 UZVの色差値 Uおよび色差値 Vを生成することができる。
[0353] 以上に示すように、本実施の形態において、信号受信装置 100で受信されるデジ タル映像信号は HDMI規格に準拠するが、信号受信装置 100で受信されるデジタ ル映像信号は DVI (Digital Visual Interface )規格に準拠するものであってもよい。
[0354] (14) 請求項の各構成要素と実施の形態の各部との対応
以下、請求項の各構成要素と実施の形態の各部との対応の例について説明する 力 本発明は下記の例に限定されない。
[0355] 以上、本発明の一実施の形態に係るデジタル信号受信装置およびデジタル信号 受信方法においては、デジタル映像信号がデジタル信号の例であり、 HDMIレシ一 ノ 10が信号受信部の例であり、 MCU40が映像フォーマット検出部および認識判定 部の例であり、デジタル映像処理回路 20および色差処理部 21が色差処理部の例で あり、デジタル映像処理回路 20および反転処理部 22が認識反転部の例であり、デ ジタル映像処理回路 20および変換処理部 23が原色信号生成部の例である。
[0356] また、水平画素数 hrおよび水平走査期間 HRが水平走査期間の例であり、有効水 平画素数 depおよび有効映像期間 DEPが有効映像期間の例であり、第 2のブランキ ング画素数 bbおよび第 2のブランキング期間 BBが第 2の期間の例であり、第 1のブラ ンキング画素数 hdeおよび第 1のブランキング期間 HDEが第 1の期間の例であり、デ ジタル映像処理回路 20が第 1の期間検出部の例であり、第 1のブランキング画素数 h deが第 1の画素数の例であり、原色信号 R, G, Bが複数の原色信号の例である。
[0357] 請求項の各構成要素として、請求項に記載されて!ヽる構成または機能を有する他 の種々の要素を用いることもできる。
産業上の利用可能性
本発明は、デジタル映像信号を受信するデジタル信号受信装置に適用可能である

Claims

請求の範囲
[1] デジタル信号を受信するデジタル信号受信装置であって、
前記デジタル信号を受信し、前記デジタル信号カゝら水平同期パルスを有する水平 同期信号、垂直同期信号、輝度信号、第 1および第 2の色差信号が多重化された多 重色差信号、ならびに有効映像期間を示す有効映像信号を出力する信号受信部と 前記信号受信部により受信された前記デジタル信号の映像フォーマットを検出する 映像フォーマット検出部と、
前記信号受信部力 出力される水平同期信号の水平同期パルスに応答して、前記 信号受信部から出力される前記多重色差信号の値を、前記映像フォーマット検出部 により検出された前記映像フォーマットに対応して予め定められた順序で第 1および 第 2の色差信号の値として順次認識する色差処理部と、
前記信号受信部から出力される前記多重色差信号の値が前記順序に従うか否か を判別することにより、前記色差処理部による認識結果の適否を判定する認識判定 部と、
前記色差処理部による認識結果が正しくないと前記認識判定部により判定された 場合に前記色差処理部による認識結果を反転させる認識反転部とを備える、デジタ ル信号受信装置。
[2] 前記信号受信部は、前記水平同期信号および前記有効映像信号に基づ!、て前記 デジタル信号の水平走査期間、前記有効映像期間、および前記有効映像期間の終 了力 次の水平同期パルスの前エッジまでの第 2の期間を検出し、
前記認識判定部は、前記信号受信部により検出された前記水平走査期間、前記 有効映像期間および前記第 2の期間に基づいて、前記水平同期パルスの前エッジ 力 前記有効映像期間の開始までの第 1の期間を演算により検出し、検出された前 記第 1の期間に基づ!、て前記信号受信部から出力される前記多重色差信号の値が 前記順序に従うか否かを判別する、請求項 1記載のデジタル信号受信装置。
[3] 前記認識判定部は、
検出された前記第 1の期間に対応する画素数を第 1の画素数として取得し、取得さ れた前記第 1の画素数を所定の値で除算することにより得られる余りの値に基づいて 前記信号受信部から出力される前記多重色差信号の値が前記順序に従うか否かを 判別する、請求項 2記載のデジタル信号受信装置。
[4] 前記信号受信部から出力される前記水平同期信号および前記有効映像信号に基 づいて、前記水平同期パルスの前エッジ力 前記有効映像期間の開始までの第 1の 期間を検出する第 1の期間検出部をさらに備え、
前記認識判定部は、前記第 1の期間検出部により検出された第 1の期間に基づい て前記信号受信部から出力される前記多重色差信号の値が前記順序に従うか否か を判別する、請求項 1記載のデジタル信号受信装置。
[5] 前記認識判定部は、
検出された前記第 1の期間に対応する画素数を第 1の画素数として取得し、取得さ れた前記第 1の画素数を所定の値で除算することにより得られる余りの値に基づいて 前記信号受信部から出力される前記多重色差信号の値が前記順序に従うか否かを 判別する、請求項 4記載のデジタル信号受信装置。
[6] 前記色差処理部による認識結果、または前記認識反転部により反転された認識結果 に基づいて、前記輝度信号ならびに第 1および第 2の色差信号から複数の原色信号 を生成する原色信号生成部をさらに備える、請求項 1記載のデジタル信号受信装置
[7] 前記信号受信部は、 DVI (デジタル 'ビジュアル 'インターフェース)規格、または HD Ml (ノヽィ ·ディフィニション'マルチメディア 'インターフェース）規格に従う前記デジタ ル信号を受信する、請求項 1記載のデジタル信号受信装置。
[8] デジタル信号を受信するデジタル信号受信方法であって、
前記デジタル信号を受信し、前記デジタル信号カゝら水平同期パルスを有する水平 同期信号、垂直同期信号、輝度信号、第 1および第 2の色差信号が多重化された多 重色差信号、ならびに有効映像期間を示す有効映像信号を出力するステップと、 受信された前記デジタル信号の映像フォーマットを検出するステップと、 出力される水平同期信号の水平同期パルスに応答して、出力される前記多重色差 信号の値を、検出された前記映像フォーマツトに対応して予め定められた順序で第 1 および第 2の色差信号の値として順次認識するステップと、
出力される前記多重色差信号の値が前記順序に従うか否かを判別することにより、 前記認識するステップによる認識結果の適否を判定するステップと、
前記認識するステップによる認識結果が正しくないと判定された場合に前記認識結 果を反転させるステップとを含む、デジタル信号受信方法。
PCT/JP2007/055549 2006-04-04 2007-03-19 デジタル信号受信装置およびデジタル信号受信方法 WO2007114037A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP07738992A EP2003905A4 (en) 2006-04-04 2007-03-19 DEVICE AND METHOD FOR RECEIVING DIGITAL SIGNAL
US12/295,729 US8036512B2 (en) 2006-04-04 2007-03-19 Digital signal receiving apparatus and digital signal receiving method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006102969A JP4303256B2 (ja) 2006-04-04 2006-04-04 デジタル信号受信装置およびデジタル信号受信方法
JP2006-102969 2006-04-04

Publications (1)

Publication Number Publication Date
WO2007114037A1 true WO2007114037A1 (ja) 2007-10-11

Family

ID=38563306

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/055549 WO2007114037A1 (ja) 2006-04-04 2007-03-19 デジタル信号受信装置およびデジタル信号受信方法

Country Status (4)

Country Link
US (1) US8036512B2 (ja)
EP (1) EP2003905A4 (ja)
JP (1) JP4303256B2 (ja)
WO (1) WO2007114037A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011048031A (ja) * 2009-08-25 2011-03-10 Toshiba Corp ディスプレイ信号出力装置および表示装置
JPWO2011132246A1 (ja) * 2010-04-19 2013-07-18 パナソニック株式会社 映像処理装置
JP5720170B2 (ja) * 2010-10-18 2015-05-20 ソニー株式会社 画像処理装置、画像処理システム、画像処理方法およびプログラム
JP2013054097A (ja) * 2011-09-01 2013-03-21 Renesas Electronics Corp 画像処理装置、画像処理方法、画像処理プログラム
JP5984858B2 (ja) * 2014-01-24 2016-09-06 キヤノン株式会社 画像処理装置及びプログラム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005051547A (ja) * 2003-07-29 2005-02-24 Matsushita Electric Ind Co Ltd 映像音声出力装置、映像音声受信装置、映像音声出力方法、映像音声受信方法、およびコンピュータプログラム
JP2005333472A (ja) * 2004-05-20 2005-12-02 Toshiba Corp 映像信号受信装置及び映像信号受信方法
JP2006019809A (ja) 2004-06-30 2006-01-19 Toshiba Corp 映像信号受信装置及び映像信号受信方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5153740A (en) * 1988-02-13 1992-10-06 Asahi Kogaku Kogyo K.K. Recording and demodulation devices for electronic still camera
JP3338374B2 (ja) 1997-06-30 2002-10-28 松下電器産業株式会社 演算処理方法および装置
US6587638B1 (en) * 1999-08-02 2003-07-01 Hitachi, Ltd. Recording/ reproducing apparatus and input/ output device
EP1202567A1 (en) 2000-10-23 2002-05-02 Matsushita Electric Industrial Co., Ltd. Digital signal recording apparatus and method
JP2002335171A (ja) 2001-05-10 2002-11-22 Matsushita Electric Ind Co Ltd デジタル信号受信装置
CA2471541A1 (en) 2001-12-24 2003-07-17 Silicon Image, Inc. System for serial transmission of video and packetized audiodata in multiple formats
JP3899966B2 (ja) 2002-03-14 2007-03-28 松下電器産業株式会社 ディジタル信号受信装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005051547A (ja) * 2003-07-29 2005-02-24 Matsushita Electric Ind Co Ltd 映像音声出力装置、映像音声受信装置、映像音声出力方法、映像音声受信方法、およびコンピュータプログラム
JP2005333472A (ja) * 2004-05-20 2005-12-02 Toshiba Corp 映像信号受信装置及び映像信号受信方法
JP2006019809A (ja) 2004-06-30 2006-01-19 Toshiba Corp 映像信号受信装置及び映像信号受信方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2003905A4

Also Published As

Publication number Publication date
US8036512B2 (en) 2011-10-11
EP2003905A2 (en) 2008-12-17
EP2003905A4 (en) 2009-04-15
EP2003905A9 (en) 2009-04-22
JP2007281667A (ja) 2007-10-25
JP4303256B2 (ja) 2009-07-29
US20090047001A1 (en) 2009-02-19

Similar Documents

Publication Publication Date Title
KR100351816B1 (ko) 포맷 변환 장치
US7230650B2 (en) Data transmission method, data receiving method, video data transmission apparatus and video data receiving apparatus
US20120008044A1 (en) Transmitting apparatus, receiving apparatus, system, and method used therein
EP1494475A1 (en) Video signal converting apparatus and method
US9628750B2 (en) Transmission scheme and image quality adaptive security camera and DVR system
WO2007114037A1 (ja) デジタル信号受信装置およびデジタル信号受信方法
AU4892700A (en) Apparatus and method of interfacing video information in computer system
CN111312149A (zh) 驱动方法及驱动装置
EP1737220A1 (en) Video processing apparatus
KR100829105B1 (ko) 영상신호 처리방법 및 영상신호 처리장치
KR100643247B1 (ko) 디스플레이장치 및 그 제어방법
KR100654771B1 (ko) 디스플레이장치 및 그 제어방법
KR100744018B1 (ko) 입력신호에 따른 자동 컬러 스페이스 변환 장치 및 변환방법
JPH11275602A (ja) 伝送方法、出力装置、受信装置及び記録媒体
JP5161484B2 (ja) 映像信号処理集積回路
JP4277739B2 (ja) 映像デコーダ
WO2011030482A1 (ja) 映像信号送信機および受信機
JP4448414B2 (ja) 映像表示装置および映像表示方法
EP1383317A1 (en) Video apparatus
KR20060082494A (ko) 디스플레이장치 및 그 제어방법
KR20060008767A (ko) Ｐｄｐ ｔｖ의 컴포넌트 입력신호 인식 장치 및 방법
JP2005318644A (ja) データ伝送方法、データ受信方法、ビデオ信号送信装置、ビデオ信号受信装置、およびプログラム
KR20070103329A (ko) 영상신호 처리방법 및 영상신호 처리장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07738992

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12295729

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2007738992

Country of ref document: EP