WO2007105712A1 - 均等蓄放電回路及び均等蓄放電システム - Google Patents

均等蓄放電回路及び均等蓄放電システム Download PDF

Info

Publication number
WO2007105712A1
WO2007105712A1 PCT/JP2007/054918 JP2007054918W WO2007105712A1 WO 2007105712 A1 WO2007105712 A1 WO 2007105712A1 JP 2007054918 W JP2007054918 W JP 2007054918W WO 2007105712 A1 WO2007105712 A1 WO 2007105712A1
Authority
WO
WIPO (PCT)
Prior art keywords
storage
discharge
equal
storage means
common
Prior art date
Application number
PCT/JP2007/054918
Other languages
English (en)
French (fr)
Inventor
Kazuo Yamashita
Original Assignee
Japan Radio Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co., Ltd. filed Critical Japan Radio Co., Ltd.
Publication of WO2007105712A1 publication Critical patent/WO2007105712A1/ja

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0013Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
    • H02J7/0014Circuits for equalisation of charge between batteries
    • H02J7/0016Circuits for equalisation of charge between batteries using shunting, discharge or bypass circuits
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02TCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00Road transport of goods or passengers
    • Y02T10/60Other road transportation technologies with climate change mitigation effect
    • Y02T10/70Energy storage systems for electromobility, e.g. batteries

Definitions

  • the present invention relates to an equal storage / discharge circuit and an equal storage / discharge system that suppress a deviation in stored voltage between power storage means by transferring charge energy between a plurality of power storage means connected in series.
  • An electric double layer capacitor is considered promising as a power storage means in an electric vehicle, an uninterruptible power supply, a storage device of a power generation facility, etc. (Patent Documents 1 to 3).
  • a large-capacity electric double layer capacitor is difficult to store at a high voltage. For this reason, in order to use a large-capacity electric double layer capacitor at a high voltage, it is necessary to connect a plurality of electric double layer capacitors in series.
  • each electric double layer capacitor When electricity is stored in series connected electric double layer capacitors, each electric double layer capacitor is charged with the same charge. On the other hand, there is a deviation in the capacitance of each electric double layer capacitor. For this reason, a deviation occurs in the stored voltage between the electric double layer capacitors connected in series. Such a deviation in the storage voltage between the electric double layer capacitors may cause the electric double layer capacitor having a relatively small capacity to be stored at a voltage higher than the withstand voltage, causing the deterioration or failure of the electric double layer capacitor. become. For this reason, the above-mentioned patent documents:! To 3 propose a configuration in which charge energy is transferred between capacitors so as to suppress the deviation of the stored voltage between the capacitors.
  • each capacitor is connected in parallel to the winding when the switching switch (on / off switching is controlled) is turned on, so that charge energy is generated between the capacitors.
  • the deviation of the stored voltage between the capacitors is suppressed (this is called “averaging”).
  • the configuration described in Patent Document 1 is limited to the period during which the charge energy transfer force switching switch is on. There is a problem that it is necessary.
  • Patent Document 2 In response to such a problem, in Patent Document 2, two switching switches are alternately turned on (push-in). A configuration has been proposed in which each capacitor is alternately connected in parallel to the two windings and the averaging process is performed more rapidly. However, since the configuration proposed in Patent Document 2 requires two windings for one capacitor, there is a problem that the configuration becomes large.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2000-308271
  • Patent Document 2 JP 2001-177987 A
  • Patent Document 3 Japanese Patent Application Laid-Open No. 2004-129455
  • the present invention provides an equal storage discharge that suppresses a deviation in the storage voltage between the power storage means by transferring charge energy between N power storage means (N is an odd number of 3 or more) connected in series.
  • the present invention provides an equal storage that suppresses a deviation of the storage voltage between the storage means by transferring charge energy between N storage power means (N is an even number of 4 or more) connected in series.
  • a discharge circuit which is a common path connected to N power lines connected in series and a midpoint of the common connection portions of the power storage means group and a midpoint of the common connection portions of the power supply group.
  • a common terminal and first and second switching terminals that are selectively connected to the common terminal, and common between both ends of the power storage means group in which the common terminals are connected in series and the power storage means 1st to M_1 of connections (M is NZ2) and M + 1 to N_ 1 connected to 1st to N_1, 1 through each common terminal and 1st switching terminal 1st storage / discharge path connecting the Nth to Nth power storage means in parallel to the 1st to Nth feeders, and each common terminal and A storage / discharge path including a second storage / discharge path that connects the first to Nth power storage means in parallel with the Nth to the first feeder via each second switching terminal.
  • the present invention is an equal storage / discharge system including a plurality of equal storage / discharge circuits, wherein the equal storage / discharge circuit stores the storage power of other equal storage / discharge circuits in the power storage means connected in series. It is desirable to have a third storage / discharge path to transfer the charge energy from the means.
  • FIG. 1 is a diagram illustrating an equal storage / discharge circuit according to a first embodiment.
  • FIG. 2 is a diagram illustrating an equal storage / discharge circuit according to a second embodiment.
  • FIG. 3 is a diagram showing an equal storage / discharge system according to a third embodiment.
  • the equal storage / discharge circuit described in the present embodiment is a power storage unit that uses an electric double layer capacitor as another storage unit, such as a lead storage battery, a lithium secondary battery, and a lithium polymer secondary battery. Alternatively, a configuration in which they are mixed may be used.
  • the equal storage / discharge circuit la shown in FIG. 1 has three electric double layer capacitors C1 to C3 connected in series.
  • the number of electric double layer capacitors connected in series is not limited as long as it is an odd number of 3 or more.
  • the windings L1 to L3 are wound with approximately the same number of windings and connected in series. Taps Tl, ⁇ 2, ⁇ 3, and ⁇ 4 are provided at both ends of each of the series-connected wires L1 to L3 and at their common connection.
  • ⁇ L1 ⁇ : L3 is connected in parallel to the electric double layer capacitors C1 to C3 via the switch SW1 to SW4 connected to these taps ⁇ 1 to ⁇ 4. This contributes to the transfer of charge energy.
  • the number of winding lines L1 to L3 may be the same as that of the electric double layer capacitor described above (that is, an odd number of 3 or more).
  • the switching switches SW1, SW2, SW3, and SW4 are common terminals 1C, 2C, 3C, and 4C, and the first switching terminals 11 and 21 that are selectively connected to the common terminal. , 31, 4 1 and second switching terminals 12, 22, 32, 42. Switching control of these switching switches SW1 to SW4 is performed in synchronization by a control circuit (not shown).
  • the common terminals 1C, 2C, 3C, and 4C are connected to both end portions of the series-connected electric double layer capacitors C1 to C3 and a common connection portion between the electric double layer capacitors C1 to C3.
  • each of the first switching terminals 11, 21, 31, 41 is connected to the I jet of the above-described taps Tl, T2, T3, T4 via the storage / discharge path (first The storage / discharge path connecting the switching terminals 11, 21, 31, 41 and the taps T1, T2, T3, T4 is referred to as “first storage / discharge path”).
  • first storage / discharge path By this first storage / discharge path, the electric double layer capacitors C1 to C3 are connected in parallel to the wires L1 to L3 via the common terminals 1C to 4C and the first switching terminals 11 to 41, respectively.
  • each of the second switching terminals 12, 22, 32, 42 is connected to the above-described J jets of taps T4, T3, T2, T1 through the storage / discharge path (second The storage / discharge path connecting the switching terminals 12, 22, 32, 42 and the taps T4, T3, T2, T1 is referred to as “second storage / discharge path”).
  • second storage / discharge path the electric double layer capacitors C1 to C3 are connected in parallel to the feeder lines L3 to L1 via the common terminals 1C to 4C and the second switching terminals 12 to 42, respectively.
  • each capacitor is charged with a voltage corresponding to its capacity.
  • Vcc DC voltage
  • each capacitor is charged with a voltage corresponding to its capacity.
  • the electric double layer capacitors C1 to C3 have deviations in their capacities, and deviations also occur in the voltage stored in each.
  • the equal storage / discharge circuit la according to the present embodiment operates to suppress the deviation of the stored voltage as follows.
  • the electric double layer capacitors C1 to C3 are connected to the common terminals 1C to 4C and the first switching terminals 1 to 4 respectively.
  • the voltage applied to each tap T1 to T4 drops in the order of ⁇ 1> ⁇ 2> ⁇ 3> ⁇ 4.
  • the windings L1 to L3 are magnetized by the voltage across the electric double layer capacitors C1 to C3, and the magnetic flux generated by adding the magnetic fluxes generated in the windings L1 to L3 is generated.
  • the magnetic flux generated in this manner generates a voltage corresponding to the ratio of the number of windings in each of the windings L1 to L3.
  • the electric double layer capacitor (for example, C1) having the higher voltage is discharged, and the electric energy stored by the electric double layer capacitor (C2 or C3) having the lower voltage is stored.
  • voltage averaging processing is performed between the electric double layer capacitors C1 to C3.
  • the electric double layer capacitors C1 to C3 are connected to the common terminals 1C to 4C and the second switching terminals 1 2. Are connected in parallel to the wires L3 to L1 through ⁇ 42 (and the voltages applied to the taps T1 to T4 drop in the order of ⁇ 4> ⁇ 3> ⁇ 2> ⁇ 1). Similarly to the above, the voltage across the electric double layer capacitors C1 to C3 magnetizes the respective windings L1 to L3, and generates a magnetic flux in which the magnetic fluxes generated from the windings L1 to L3 are added.
  • the same voltage (the voltage across the electric double layer capacitors C1 to C3 is averaged across each of the windings L1 to L3. Generated voltage).
  • the charge energy is transferred between the electric double layer capacitors C1 to C3, and the deviation of the stored voltage between the capacitors is suppressed.
  • the switching switches SW1 to SW4 connect the connection destinations of the electric double layer capacitors C1 to C3 in the order of the winding lines L1 to L3 and the winding lines. Since the charge energy is transferred alternately in the order of L3 to L1, the averaging process between the electric double layer capacitors C1 to C3 can be performed rapidly.
  • the equal storage / discharge circuit la according to the present embodiment can be configured with one electrical double layer capacitor having a number of terminals extracted from the winding wire (that is, when the number of capacitors is N, The number will be N + 1), so the configuration can be simplified.
  • the winding can be composed of one electric wire (for example, one electric wire is tapped at a predetermined number of turns. Therefore, it is possible to reduce the manufacturing cost of the uniform storage / discharge circuit.
  • the equal storage / discharge circuit lb shown in FIG. 2 has four electric double layer capacitors C1 to C4 connected in series.
  • the number of electric double layer capacitors connected in series is not limited as long as it is an even number of 4 or more.
  • the windings L1 to L4 are wound in approximately the same number of windings and connected in series. Taps Tl, ⁇ 2, ⁇ 3, ⁇ 4, ⁇ 5 are provided at both ends of each of the series-connected wires L1 to L4 and at their common connection.
  • the number of winding lines L1 to L4 may be the same as that of the electric double layer capacitor described above (that is, an even number of 4 or more).
  • the middle point of the common connection parts of the series-connected electric double layer capacitors C1 to C4 and the middle point of the common connection parts of the series-connected feeders L1 to L4 are connected without switching switches SW1 to SW4 described later (lines connecting the midpoints to each other) Is called "common road").
  • the switching switches SW1, SW2, SW3, and SW4 are common terminals 1C, 2C, 3C, and 4C, and one of them is selectively connected to the common terminals 1C, 2C, 3C, and 4C.
  • the common terminals 1C, 2C, 3C, and 4C are connected to both ends of the series-connected electric double layer capacitors C1 to C4 and common connections between the electric double layer capacitors C1 to C4 (count from one side). ) Connected from 1st to 2nd and 4th power to 5th.
  • each of the first switching terminals 11, 21, 31, and 41 is connected in the order of taps Tl and T2 and T4 and T5 provided on the feeders L1 to L4 via a storage and discharge path.
  • the first switching terminal:!:! To 41 and the storage / discharge path connecting taps Tl, T2, T4, and ⁇ 5 are referred to as “first storage / discharge path”).
  • first storage / discharge path With this first storage / discharge path, the electric double layer capacitors C1 to C4 are connected in parallel to the feeder lines L1 to L4 via the common terminals 1C to 4C and the first switching terminals 11 to 41, respectively. .
  • each of the second switching terminals 12, 22, 32, 42 is connected in the order of taps T5, T4 and T2, T1 via the storage / discharge path (second switching terminals 12 to 42).
  • the storage / discharge path connecting the taps T5, T4 and T2, T1 are referred to as “second storage / discharge paths”).
  • the electric double layer capacitors C1 to C4 are connected in parallel to the feeder lines L4 to L1 via the common terminals 1C to 4C and the second switching terminals 12 to 42, respectively.
  • the electric double layer capacitors C1 to C4 are connected to the common terminals 1C to 4C and the first switching terminals 11 to 41, respectively. 41 is connected in parallel to the feeder lines L1 to L4. Then, the windings L1 to L4 are magnetized by the voltage across the electric double layer capacitors C1 to C4, and the magnetic flux generated by adding the magnetic fluxes generated in the windings L1 to L4 is generated, so that the windings L1 to L4 Each has the same voltage ( Electric double layer capacitors CI to C4 are averaged). As described above, charge energy is transferred between the electric double layer capacitors C1 to C4, and the deviation of the stored voltage between the capacitors is suppressed.
  • the electric double layer capacitors C 1 to C 4 are connected to the common terminals 1 C to 4 C and the second switching terminals 12. Are connected in parallel to the windings L4 to L1.
  • the voltage across the electric double layer capacitors C1 to C4 magnetizes the respective windings L1 to L4, and generates a magnetic flux in which the magnetic fluxes generated by the windings L1 to L4 are added.
  • the same voltage (voltage obtained by averaging the voltages across the electric double layer capacitors C1 to C4) is generated in each of the windings L1 to L4.
  • the charge energy is transferred between the electric double layer capacitors C1 to C4, and the deviation of the stored voltage between the capacitors is suppressed.
  • the equal storage / discharge circuit according to the present embodiment can rapidly perform the averaging process between the electric double layer capacitors C1 to C4, and can further simplify the configuration.
  • the winding wire can also be constituted by a single wire, and the manufacturing cost of the equal storage / discharge circuit can be reduced.
  • the configuration and operation of the equal storage / discharge system according to the third embodiment will be described with reference to FIG.
  • the configuration of the equal storage / discharge circuit according to the first and second embodiments can be simplified. For this reason, for example, in an electric vehicle or the like, an installation space where an electric double layer capacitor can be added can be secured.
  • the equal storage / discharge system shown in FIG. 3 has equal storage / discharge circuits lc and 2c.
  • Each of the equal storage / discharge circuits lc and 2c shown in FIG. 3 has the same configuration as that in which the number of capacitors of the equal storage / discharge circuit lb described above is six, and is connected via the third storage / discharge path. The charge energy is transferred between the electric double layer capacitor groups.
  • Wire L1C ⁇ of equal storage / discharge circuit lc Electric double layer capacitors C0-C15 are connected in parallel to L15 via switching switches SW1C-SW15. Similarly, electric double layer capacitors C15 to C25 are configured to be connected in parallel to the windings L2C to L25 of the equal storage / discharge circuit 2c via the switching switches SW2C to SW25. Therefore, the equal storage and discharge circuits lc and 2c are connected so that the electric double layer capacitor C15 is commonly used for each averaging process.
  • the switching switches SW1C to SW15 are switched on / off in synchronization, thereby causing the electric double layer capacitors C0 to C15.
  • the deviation of the stored voltage is suppressed.
  • the switching switches SW2C to SW25 are switched on / off in synchronization, thereby suppressing the deviation of the stored voltage between the electric double layer capacitors C15 to C25. Therefore, the deviation of the storage voltage between all the electric double layer capacitors C0 to C25 is suppressed, and the deviation of the storage voltage between the capacitor groups is also suppressed.
  • the electric double layer capacitor CO connected to the equal storage / discharge circuit lc is connected to another (added) equal storage / discharge circuit.
  • the electric double layer capacitor (similar to the electric double layer capacitor C15 described above) may be connected.
  • switch groups in each equal storage / discharge circuit need to be controlled on / off in synchronization, but the switch groups between the equal storage / discharge circuits (lc and 2c) do not need to be synchronized.
  • a configuration has been described in which an equal storage / discharge circuit having an even number of electric double layer capacitor groups (including shared capacitors) is connected in series. Needless to say.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

 キャパシタ間における蓄電電圧の平均化処理を急速に行うことができ、かつ、構成が簡素化された均等蓄放電回路及び均等蓄放電システムを実現する。  直列接続されたN個の巻線と、共通端子とこの共通端子に対して選択的に接続される第1及び第2の切替端子とを含み、前記共通端子が直列接続された蓄電手段群の両端部と蓄電手段間の共通接続部とに接続されたN+1個の切替スイッチと、各共通端子及び各第1の切替端子を介して1番目からN番目の蓄電手段を1番目からN番目の巻線に並列接続する第1の蓄放電路と、各共通端子及び各第2の切替端子を介して1番目からN番目の蓄電手段をN番目から1番目の巻線に並列接続する第2の蓄放電路と、を含む蓄放電路と、を備える。

Description

明 細 書
均等蓄放電回路及び均等蓄放電システム
技術分野
[0001] 本発明は、直列接続された複数の蓄電手段の間で電荷エネルギを移送することに より蓄電手段間の蓄電電圧の偏差を抑制する均等蓄放電回路及び均等蓄放電シス テムに関する。
背景技術
[0002] 電気自動車,無停電電源,発電施設の貯蔵装置等における蓄電手段として、電気 二重層キャパシタが有望視されている(特許文献 1〜3)。一方、大容量の電気二重 層キャパシタは、高電圧に蓄電するのが困難である。このため、大容量の電気二重 層キャパシタを高電圧で用いるには、複数の電気二重層キャパシタを直列接続する 必要がある。
[0003] 直列接続された電気二重層キャパシタに対して蓄電すると、各々の電気二重層キ ャパシタは、同じ電荷で蓄電される。一方、各々の電気二重層キャパシタの容量には 偏差がある。このため、直列接続された電気二重層キャパシタ間の蓄電電圧には偏 差が生じる。このような、電気二重層キャパシタ間の蓄電電圧の偏差は、相対的に容 量の小さな電気二重層キャパシタを耐圧以上で蓄電してしまうこともあり、電気二重 層キャパシタの劣化や故障の原因になる。このため、前述した特許文献:!〜 3では、 キャパシタ間の蓄電電圧の偏差が抑制されるようキャパシタ間で電荷エネルギを移 送する構成が提案されてレ、る。
[0004] 特許文献 1に記載された構成では、(オン Zオフがスイッチング制御された)切替ス イッチがオンしたときに各キャパシタが卷線に並列接続されることにより、キャパシタ間 で電荷エネルギが移送され、キャパシタ間の蓄電電圧の偏差が抑制される(これを「 平均化処理」と呼ぶ)。しかしながら、特許文献 1に記載された構成は、特許文献 2に も指摘されているように、電荷エネルギの移送力 切替スィッチがオンしている期間に 限られているため、平均化処理に長時間を要してしまうという課題がある。
[0005] このような課題に対して、特許文献 2では、 2つの切替スィッチが交互にオン(プッシ ュプル駆動)して各キャパシタが 2つの卷線に交互に並列接続されることにより、より 急速に平均化処理を行う構成が提案されている。し力しながら、特許文献 2で提案さ れた構成は、 1つのキャパシタに対して 2つの卷線が必要になるため、その構成が大 規模化してしまうという課題がある。
[0006] 上述のような平均化処理の長時間化及び構成の大規模化に係る課題を解決する ために、特許文献 3に記載されているように、隣り合うキャパシタ同士で卷線を共有す る構成としても良レ、。し力、しながら、特許文献 3に記載された構成には、以下のように 改善の余地がある。
[0007] すなわち、特許文献 3に記載された構成は、 2つのキャパシタ毎に設けられた 2つの 卷線に 3つの端子を設ける必要がある(キャパシタの数が N (偶数)のときに端子の数 は 1. 5Nとなる)力 一般的に電気回路は (均等蓄放電回路に限らず)、端子の数に 応じた数の配線がなされる。このため、端子数が多いと(上述のような配線等により) 直列接続されるキャパシタの数やその設置スペースを制限してしまう。したがって、均 等蓄放電回路の構成を簡素化するためには、端子の数は少ないほど望ましい。本発 明の目的は、キャパシタ間における蓄電電圧の平均化処理を急速に行うことができ、 力つ、構成が簡素化された均等蓄放電回路及び均等蓄放電システムを実現すること にある。
[0008] 特許文献 1 :特開 2000— 308271号公報
特許文献 2:特開 2001— 177987号公報
特許文献 3:特開 2004— 129455号公報
発明の開示
[0009] 本発明は、直列接続された N個(Nは 3以上の奇数)の蓄電手段の間で電荷エネル ギを移送することにより前記蓄電手段間の蓄電電圧の偏差を抑制する均等蓄放電回 路であって、直列接続された N個の卷線と、共通端子とこの共通端子に対して選択 的に接続される第 1及び第 2の切替端子とを含み、前記共通端子が直列接続された 蓄電手段群の両端部と蓄電手段間の共通接続部とに接続された N+ 1個の切替スィ ツチと、各共通端子及び各第 1の切替端子を介して 1番目から N番目の蓄電手段を 1 番目から N番目の卷線に並列接続する第 1の蓄放電路と、各共通端子及び各第 2の 切替端子を介して 1番目から N番目の蓄電手段を N番目から 1番目の卷線に並列接 続する第 2の蓄放電路と、を含む蓄放電路と、を備えることを特徴とする。
[0010] また、本発明は、直列接続された N個(Nは 4以上の偶数)の蓄電手段の間で電荷 エネルギを移送することにより前記蓄電手段間の蓄電電圧の偏差を抑制する均等蓄 放電回路であって、直列接続された N個の卷線と、前記蓄電手段群の共通接続部の うちの中点と卷線群の共通接続部のうちの中点とに接続された共通路と、共通端子と この共通端子に対して選択的に接続される第 1及び第 2の切替端子とを含み、前記 共通端子が直列接続された蓄電手段群の両端部と前記蓄電手段間の共通接続部 のうちの 1番目から M_ 1番目(Mは NZ2)及び M+ 1番目から N_ 1番目とに接続 された N個の切替スィッチと、各共通端子及び各第 1の切替端子を介して 1番目から N番目の蓄電手段を 1番目から N番目の卷線に並列接続する第 1の蓄放電路と、各 共通端子及び各第 2の切替端子を介して 1番目から N番目の蓄電手段を N番目から 1番目の卷線に並列接続する第 2の蓄放電路と、を含む蓄放電路と、を備えることを 特徴とする。
[0011] また、本発明は、均等蓄放電回路を複数備えた均等蓄放電システムであって、前 記均等蓄放電回路は、前記直列接続された蓄電手段に他の均等蓄放電回路の蓄 電手段から電荷エネルギを移送する第 3の蓄放電路を有してレ、ることが望ましレ、。 図面の簡単な説明
[0012] [図 1]第 1の実施形態に係る均等蓄放電回路を表す図である。
[図 2]第 2の実施形態に係る均等蓄放電回路を表す図である。
[図 3]第 3の実施形態に係る均等蓄放電システムを表す図である。
発明を実施するための最良の形態
[0013] 以下、本発明を実施するための第 1から第 3の形態について図面を用いて説明す る。なお、本実施形態で説明する均等蓄放電回路は、蓄電手段として電気二重層キ ャパシタを用いている力 他の蓄電手段、例えば鉛蓄電池、リチウム二次電池、リチ ゥムポリマ二次電池等であっても良いし、それらが混在する構成であっても良い。
[0014] 「第 1の実施形態」
まず、図 1を用いて、第 1の実施形態に係る均等蓄放電回路 laの構成及び動作を 説明する。図 1に示す均等蓄放電回路 laは、直列接続された 3個の電気二重層キヤ パシタ C1〜C3を有している。なお、直列接続される電気二重層キャパシタの数は、 3つ以上の奇数であれば何個でも良い。
[0015] 卷線 L1〜L3は、略同じ卷数で巻かれ直列接続されている。この直列接続された卷 線 L1〜L3群の両端及び各々の共通接続部にはタップ Tl, Τ2, Τ3, Τ4が設けられ ている。卷線 L1〜: L3は、これらタップ Τ1〜Τ4に接続される切替スィッチ SW1〜SW 4を介して電気二重層キャパシタ C 1〜C3に並列接続されることにより、電気二重層 キャパシタ C1〜C3間の電荷エネルギの移送に寄与する。なお、卷線 L1〜L3の数 は、前述した電気二重層キャパシタと同じ (すなわち、 3以上の奇数)であれば良い。
[0016] 切替スィッチ SW1 , SW2, SW3, SW4は、共通端子 1C, 2C, 3C, 4Cと、この共 通端子に対していずれか一方が選択的に接続される第 1の切替端子 11 , 21, 31 , 4 1と第 2の切替端子 12, 22, 32, 42とを有してレヽる。これら切替スィッチ SW1〜SW4 の切替制御は、図示しない制御回路によって同期して行われる。また、共通端子 1C , 2C, 3C, 4Cは、前述の直列接続された電気二重層キャパシタ C1〜C3群の両端 部と電気二重層キャパシタ C1〜C3間の共通接続部とに接続されている。
[0017] また、各々の第 1の切替端子 11 , 21 , 31, 41は、蓄放電路を介して、前述したタツ プ Tl , T2, T3, T4の I噴に接続される(第 1の切替端子 11, 21, 31 , 41とタップ T1, T2, T3, T4とを接続する蓄放電路を「第 1の蓄放電路」と呼ぶ)。この第 1の蓄放電 路により、各共通端子 1C〜4C及び各第 1の切替端子 11〜41を介して、電気二重 層キャパシタ C1〜C3が卷線 L1〜L3に並列接続される。
[0018] さらに、各々の第 2の切替端子 12, 22, 32, 42は、蓄放電路を介して、前述したタ ップ T4, T3, T2, T1の J噴に接続される(第 2の切替端子 12, 22, 32, 42とタップ T 4, T3, T2, T1とを接続する蓄放電路を「第 2の蓄放電路」と呼ぶ)。この第 2の蓄放 電路により、各共通端子 1C〜4C及び各第 2の切替端子 12〜42を介して、電気二 重層キャパシタ C1〜C3が卷線 L3〜L1に並列接続される。以上の構成により、キヤ パシタ間における蓄電電圧の平均化処理を急速に行うことができ、かつ、構成が簡 素化された均等蓄放電回路を実現することができる。
[0019] 次に、図 1に示す均等蓄放電回路 laの動作について説明する。直列接続された電 気二重層キャパシタ C1〜C3の両端に直流電圧 Vccが印加されると、各々のキャパ シタはその容量に応じた電圧で蓄電される。前述したように、電気二重層キャパシタ C1〜C3は、その容量に偏差を持っており、各々に蓄電される電圧にも偏差が生じる 。本実施形態に係る均等蓄放電回路 laは、以下のように、これら蓄電電圧の偏差を 抑制するよう動作する。
[0020] まず、切替スィッチ SW1〜SW4の各々力 第 1の切替端子 11〜41に切り替わると 、電気二重層キャパシタ C1〜C3は、各共通端子 1C〜4C及び各第 1の切替端子 1 ェ〜41を介して、卷線 L1〜L3に並列接続される(また、各々のタップ T1〜T4に印 加される電圧は、 Τ1 >Τ2 >Τ3 >Τ4の順に降下する)。このとき電気二重層キャパ シタ C1〜C3の両端電圧により、各々の卷線 L1〜L3が磁化され、卷線 L1〜L3で発 生した磁束が加算された磁束が発生する。このように発生した磁束は各々の卷線 L1 〜L3にその卷き数の比に応じた電圧を発生させる。
[0021] 前述したように、卷線 L1〜L3は同じ数で巻かれているため、 (磁気的漏洩が無いと すると)卷線 L1〜L3の各々には、同じ電圧(電気二重層キャパシタ C1〜C3の各々 の両端電圧が平均化された電圧)が発生する。このとき、卷線 L1〜L3に発生した電 圧と、電気二重層キャパシタ C1〜C3の両端電圧と、の間に電位差があると電荷エネ ルギの移送が行われる。
[0022] 例えば、電圧の高い方の電気二重層キャパシタ(例えば C1)が放電し、これにより 放電された電荷エネルギを、電圧の低レ、方の電気二重層キャパシタ(C2又は C3)が 蓄電する。このような電荷エネルギの移送により、電気二重層キャパシタ C1〜C3間 の電圧の平均化処理が行われる。
[0023] 次に、切替スィッチ SW1〜SW4の各々力 第 1の切替端子 12〜42に切り替わると 、電気二重層キャパシタ C1〜C3は、各共通端子 1C〜4C及び各第 2の切替端子 1 2〜42を介して、卷線 L3〜L1に並列接続される(また、各々のタップ T1〜T4に印 加される電圧は、 Τ4 >Τ3 >Τ2 >Τ1の順に降下する)。そして、前述したのと同様に 、電気二重層キャパシタ C1〜C3の両端電圧により、各々の卷線 L1〜L3が磁化さ れ、卷線 L1〜L3で発生した磁束が加算された磁束が発生することにより、卷線 L1 〜L3の各々には、同じ電圧(電気二重層キャパシタ C1〜C3の両端電圧が平均化さ れた電圧)が発生する。そして、前述したのと同様に、電気二重層キャパシタ C1〜C 3間で電荷エネルギの移送が行われ、キャパシタ間の蓄電電圧の偏差が抑制される
[0024] このように、本実施形態に係る均等蓄放電回路 laは、切替スィッチ SW1〜SW4が 、各電気二重層キャパシタ C1〜C3の接続先を、卷線 L1〜L3の順と、卷線 L3〜L1 の順と、に交互に切替えて、電荷エネルギを移送させているため、電気二重層キャパ シタ C1〜C3間の平均化処理を急速に行うことができる。また、本実施形態に係る均 等蓄放電回路 laは、卷線から取り出す端子の数が、電気二重層キャパシタの数ブラ ス 1個で構成できる(すなわち、キャパシタの数が Nのときに端子の数は N + 1となる) ため、その構成を簡素化させることができる。したがって、キャパシタ間における蓄電 電圧の平均化処理を急速に行うことができ、かつ、構成が簡素化された均等蓄放電 回路を実現することことができる。さらに、各々のタップには電圧が順々に降下される よう印加されるため、卷線を 1本の電線で構成することもできる(例えば、 1本の電線を 所定の巻き数毎にタップを取り出す構成にすることもできる)ため、均等蓄放電回路 の製造コストを低減することもできる。
[0025] 「第 2の実施形態」
次に、図 2を用いて、第 2の実施形態に係る均等蓄放電回路 lbの構成及び動作を 説明する。なお、第 1の実施形態と同一若しくは同様の構成には同一の符号を付す ものとする。図 2に示す均等蓄放電回路 lbは、直列接続された 4個の電気二重層キ ャパシタ C1〜C4を有している。なお、直列接続される電気二重層キャパシタの数は 、 4以上の偶数個であれば何個でも良い。
[0026] 卷線 L1〜L4は、略同じ卷数で巻かれ直列接続されている。この直列接続された卷 線 L1〜L4群の両端及び各々の共通接続部にはタップ Tl, Τ2, Τ3, Τ4, Τ5が設 けられている。なお、卷線 L1〜L4の数は、前述した電気二重層キャパシタと同じ (す なわち、 4以上の偶数個)であれば良い。
[0027] また、直列接続された電気二重層キャパシタ C1〜C4の共通接続部のうちの中点と 、直列接続された卷線 L1〜L4群の共通接続部のうちの中点(タップ T3)と、は後述 する切替スィッチ SW1〜SW4を介さずに接続されている(中点同士を接続する線路 を「共通路」と呼ぶ)。
[0028] 切替スィッチ SW1 , SW2, SW3, SW4は、共通端子 1C, 2C, 3C, 4Cと、この共 通端子 1C, 2C, 3C, 4Cに対していずれか一方が選択的に接続される第 1の切替 端子 11 , 21 , 31, 41と第 2の切替端子 12, 22, 32, 42と、を有し、その切替制御は 、図示しない制御回路によって同期して行われる。また、共通端子 1C, 2C, 3C, 4C は、直列接続された電気二重層キャパシタ C1〜C4群の両端部と電気二重層キャパ シタ C1〜C4間の共通接続部のうちの(一方から数えて) 1番目から 2番目及び 4番目 力 5番目に接続されている。
[0029] また、各々の第 1の切替端子 11 , 21 , 31, 41は、蓄放電路を介して、卷線 L1〜L4 に設けられたタップ Tl , T2及び T4, T5の順に接続される(第 1の切替端子:!:!〜 41 とタップ Tl , T2及び T4, Τ5とを接続する蓄放電路を「第 1の蓄放電路」と呼ぶ)。こ の第 1の蓄放電路により、各共通端子 1 C〜4C及び各第 1の切替端子 11〜41を介 して、電気二重層キャパシタ C1〜C4が卷線 L1〜L4に並列接続される。
[0030] さらに、各々の第 2の切替端子 12, 22, 32, 42は、蓄放電路を介して、タップ T5, T4及び T2, T1の順に接続される(第 2の切替端子 12〜42とタップ T5, T4及び T2 , T1とを接続する蓄放電路を「第 2の蓄放電路」と呼ぶ)。この第 2の蓄放電路により、 各共通端子 1C〜4C及び各第 2の切替端子 12〜42を介して、電気二重層キャパシ タ C1〜C4が卷線 L4〜L1に並列接続される。以上の構成により、キャパシタ間にお ける蓄電電圧の平均化処理を急速に行うことができ、かつ、構成が簡素化された均 等蓄放電回路を実現することができる。
[0031] 次に、図 2に示す均等蓄放電回路 lbの動作について説明する。前述したように、直 列接続された電気二重層キャパシタ C1〜C4の両端に直流電圧 Vccが印加されると 、容量の偏差により各々に蓄電される電圧に偏差が生じる。
[0032] まず、切替スィッチ SW1〜SW4の各々力 第 1の切替端子 11〜41に切り替わると 、電気二重層キャパシタ C1〜C4は、各共通端子 1C〜4C及び各第 1の切替端子 1 1〜41を介して、卷線 L1〜L4に並列接続される。そして、電気二重層キャパシタ C1 〜C4の両端電圧により、各々の卷線 L1〜L4が磁化され、卷線 L1〜L4で発生した 磁束が加算された磁束が発生することにより、卷線 L1〜L4の各々には、同じ電圧( 電気二重層キャパシタ CI〜C4の両端電圧が平均化された電圧)が発生する。そし て、前述したのと同様に、電気二重層キャパシタ C1〜C4間で電荷エネルギの移送 が行われ、キャパシタ間の蓄電電圧の偏差が抑制される。
[0033] 次に、切替スィッチ SW1〜SW4の各々 、第 2の切替端子 12〜42に切り替わると 、電気二重層キャパシタ C1〜C4は、各共通端子 1C〜4C及び各第 2の切替端子 1 2〜42を介して、卷線 L4〜L1に並列接続される。そして、前述したのと同様に、電 気二重層キャパシタ C1〜C4の両端電圧により、各々の卷線 L1〜L4が磁化され、 卷線 L1〜L4で発生した磁束が加算された磁束が発生することにより、卷線 L1〜L4 の各々には、同じ電圧(電気二重層キャパシタ C1〜C4の両端電圧が平均化された 電圧)が発生する。そして、前述したのと同様に、電気二重層キャパシタ C1〜C4間 で電荷エネルギの移送が行われ、キャパシタ間の蓄電電圧の偏差が抑制される。
[0034] したがって、本実施形態に係る均等蓄放電回路は、電気二重層キャパシタ C1〜C 4間の平均化処理を急速に行うことができ、さらに、その構成を簡素化させることがで きる。また、本実施形態に係る均等蓄放電回路についても同様に、卷線を 1本の電 線で構成することもでき、均等蓄放電回路の製造コストを低減することもできる。
[0035] 「第 3の実施形態」
次に、図 3を用いて、第 3の実施形態に係る均等蓄放電システムの構成及び動作を 説明する。上述したように、第 1及び第 2の実施形態に係る均等蓄放電回路は、その 構成を簡素化することができる。このため、例えば、電気自動車等では、電気二重層 キャパシタが増設可能な設置スペースを確保できるようになる。
[0036] 前述したように均等蓄放電回路には、電気二重層キャパシタの数と同じ数だけ卷線 を設ける必要があるが、電気二重層キャパシタの増設に伴い均等蓄放電回路の卷線 が増設されるのは経済的ではなぐ卷線の増設といった改造を伴わないで電気二重 層キャパシタの増設が容易に行われる構成が望ましレ、。
[0037] 一方、複数の均等蓄放電回路を設け、各々の電気二重層キャパシタ群を、単に直 列接続した構成にしてしまうと、各々の電気二重層キャパシタ群の間で容量に偏差 力あるため蓄電電圧にも偏差が発生してしまう。そこで、本実施形態では、以下のよう に、複数の均等蓄放電回路の電気二重層キャパシタ群を直列接続した際に、電気 二重層キャパシタ群の間の蓄電電圧の偏差を抑制する均等蓄放電システムを実現 する。なお、第 1及び第 2の実施形態と同一若しくは同様の構成には同一の符号を 付すものとする。
[0038] 図 3に示す均等蓄放電システムは、均等蓄放電回路 lc及び 2cを有している。図 3 に示す均等蓄放電回路 lc及び 2cの各々は、前述した均等蓄放電回路 lbのキャパ シタ数を 6個にしたのと同様な構成をしており、第 3の蓄放電路を介して、各々の電気 二重層キャパシタ群同士の電荷エネルギの移送を行う。
[0039] 均等蓄放電回路 lcの卷線 L1C〜: L15には、切替スィッチ SW1C〜SW15を介し て、電気二重層キャパシタ C0〜C15が並列接続されるよう構成されている。同様に、 均等蓄放電回路 2cの卷線 L2C〜L25には、切替スィッチ SW2C〜SW25を介して 、電気二重層キャパシタ C15〜C25が並列接続されるよう構成されている。したがつ て、均等蓄放電回路 lc及び 2cは、電気二重層キャパシタ C15が各々の平均化処理 に共通して使用されるよう接続されている。
[0040] 以下、動作について説明する。前述したように、直列接続された電気二重層キャパ シタ C0〜C25の両端に直流電圧 Vccが印加されると、電気二重層キャパシタ C0〜 C15群及び C21〜C25群の各々に蓄電される電圧に偏差が生じる。
[0041] まず、均等蓄放電回路 lcにおいては、前述した均等蓄放電回路 lbと同様に、切替 スィッチ SW1C〜SW15が同期してオン/オフが切替えられることにより、電気二重 層キャパシタ C0〜C15間の蓄電電圧の偏差が抑制される。一方、均等蓄放電回路 2cにおいても同様に、切替スィッチ SW2C〜SW25が同期してオン/オフが切替え られることにより、電気二重層キャパシタ C15〜C25間の蓄電電圧の偏差が抑制さ れる。したがって、全ての電気二重層キャパシタ C0〜C25間の蓄電電圧の偏差が抑 制され、キャパシタ群同士の蓄電電圧の偏差も抑制される。
[0042] また、均等蓄放電回路を、さらに増設する際には、均等蓄放電回路 lcに接続され た電気二重層キャパシタ COの代わりに、他の(増設する)均等蓄放電回路に接続さ れた電気二重層キャパシタを (前述した電気二重層キャパシタ C15と同様に)、接続 すれば良い。このような構成にすることにより、卷線の増設といった改造を伴わないで 電気二重層キャパシタの増設を容易に行うことができる均等蓄放電システムを実現 すること力 Sできる。
なお、各々の均等蓄放電回路内におけるスィッチ群は同期してオン/オフが制御 される必要があるが、均等蓄放電回路間(lcと 2c)のスィッチ群同士が同期する必要 は無い。なお、本実施形態では、(共有するキャパシタも含めて)偶数個の電気二重 層キャパシタ群を有する均等蓄放電回路を直列接続する構成について説明したが、 奇数個であっても同様に行えることは言うまでも無い。

Claims

請求の範囲
[1] 直列接続された N個(Nは 3以上の奇数)の蓄電手段の間で電荷エネルギを移送す ることにより前記蓄電手段間の蓄電電圧の偏差を抑制する均等蓄放電回路であって 直列接続された N個の卷線と、
共通端子とこの共通端子に対して選択的に接続される第 1及び第 2の切替端子とを 含み、前記共通端子が直列接続された蓄電手段群の両端部と蓄電手段間の共通接 続部とに接続された N+ 1個の切替スィッチと、
各共通端子及び各第 1の切替端子を介して 1番目から N番目の蓄電手段を 1番目 から N番目の卷線に並列接続する第 1の蓄放電路と、各共通端子及び各第 2の切替 端子を介して 1番目から N番目の蓄電手段を N番目から 1番目の卷線に並列接続す る第 2の蓄放電路と、を含む蓄放電路と、
を備えることを特徴とする均等蓄放電回路。
[2] 直列接続された N個(Nは 4以上の偶数)の蓄電手段の間で電荷エネルギを移送す ることにより前記蓄電手段間の蓄電電圧の偏差を抑制する均等蓄放電回路であって 直列接続された N個の卷線と、
前記蓄電手段群の共通接続部のうちの中点と卷線群の共通接続部のうちの中点と に接続された共通路と、
共通端子とこの共通端子に対して選択的に接続される第 1及び第 2の切替端子とを 含み、前記共通端子が直列接続された蓄電手段群の両端部と前記蓄電手段間の共 通接続部のうちの 1番目から M_ 1番目(Mは NZ2)及び M+ 1番目から N_ 1番目 とに接続された N個の切替スィッチと、
各共通端子及び各第 1の切替端子を介して 1番目から N番目の蓄電手段を 1番目 から N番目の卷線に並列接続する第 1の蓄放電路と、各共通端子及び各第 2の切替 端子を介して 1番目から N番目の蓄電手段を N番目から 1番目の卷線に並列接続す る第 2の蓄放電路と、を含む蓄放電路と、
を備えることを特徴とする均等蓄放電回路。
[3] 請求項 1に記載の均等蓄放電回路を複数備えた均等蓄放電システムであって、 前記均等蓄放電回路は、
前記直列接続された蓄電手段に他の均等蓄放電回路の蓄電手段から電荷エネル ギを移送する第 3の蓄放電路を有していることを特徴とする均等蓄放電システム。
[4] 請求項 2に記載の均等蓄放電回路を複数備えた均等蓄放電システムであって、 前記均等蓄放電回路は、
前記直列接続された蓄電手段に他の均等蓄放電回路の蓄電手段から電荷エネル ギを移送する第 3の蓄放電路を有していることを特徴とする均等蓄放電システム。
PCT/JP2007/054918 2006-03-15 2007-03-13 均等蓄放電回路及び均等蓄放電システム WO2007105712A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006071406A JP4827566B2 (ja) 2006-03-15 2006-03-15 均等蓄放電回路
JP2006-071406 2006-03-15

Publications (1)

Publication Number Publication Date
WO2007105712A1 true WO2007105712A1 (ja) 2007-09-20

Family

ID=38509532

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/054918 WO2007105712A1 (ja) 2006-03-15 2007-03-13 均等蓄放電回路及び均等蓄放電システム

Country Status (2)

Country Link
JP (1) JP4827566B2 (ja)
WO (1) WO2007105712A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3562024B1 (en) * 2018-04-23 2023-01-04 Eaton Intelligent Power Limited Auto adjusting balancer apparatus

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5601569B2 (ja) * 2010-04-05 2014-10-08 いすゞ自動車株式会社 電圧調整システム
WO2014002789A1 (ja) * 2012-06-29 2014-01-03 株式会社豊田自動織機 電圧均等化装置および電圧均等化方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002010510A (ja) * 2000-06-26 2002-01-11 Tokin Corp 電気エネルギ貯蔵装置、セルエネルギ量調節装置およびセルエネルギ量調節方法
JP2004129455A (ja) * 2002-10-07 2004-04-22 Japan Radio Co Ltd 自己補充電機能付き直列接続キャパシタ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3280635B2 (ja) * 1999-04-21 2002-05-13 長野日本無線株式会社 エネルギー移送装置および蓄電システム
JP3280649B2 (ja) * 1999-12-22 2002-05-13 長野日本無線株式会社 エネルギー移送装置、充電装置および電源装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002010510A (ja) * 2000-06-26 2002-01-11 Tokin Corp 電気エネルギ貯蔵装置、セルエネルギ量調節装置およびセルエネルギ量調節方法
JP2004129455A (ja) * 2002-10-07 2004-04-22 Japan Radio Co Ltd 自己補充電機能付き直列接続キャパシタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3562024B1 (en) * 2018-04-23 2023-01-04 Eaton Intelligent Power Limited Auto adjusting balancer apparatus

Also Published As

Publication number Publication date
JP2007252078A (ja) 2007-09-27
JP4827566B2 (ja) 2011-11-30

Similar Documents

Publication Publication Date Title
JP5208714B2 (ja) 組電池システム
JP5641781B2 (ja) セル均等化充電システム及び方法
CN102306940B (zh) 主动电荷平衡电路
EP2384531B1 (en) Charge equalization apparatus and method for series-connected battery string
US9270132B2 (en) Balancing method and battery system
CN102089953B (zh) 蓄电系统
CN104852421B (zh) 平衡装置和方法
CN101606300B (zh) 均衡充电设备
US9318779B2 (en) Electric energy storage units connected in series and selectively charged/discharged via a balancing circuit or directly from a charger or to a load
JP5576556B2 (ja) 直列蓄電セルのバランス充電回路
AU776542B2 (en) Electric energy storage device with cell energy control, and method of controlling cell energy
US20110012559A1 (en) Circuit arrangement and method for transferring electrical charge between accumulators of an accumulator arrangement
US20080180106A1 (en) Battery montoring apparatus and daisy chain interface suitable for use in a battery monitoring apparatus
KR101686018B1 (ko) 트랜스포머를 이용한 배터리셀 밸런싱 회로
JP2006337130A (ja) フライングキャパシタ方式電圧測定装置
JP2007020368A (ja) 蓄電素子の電圧均等化装置および方法
EP2562907B1 (en) Cell balance device and battery system
WO2007105712A1 (ja) 均等蓄放電回路及び均等蓄放電システム
JP2015033237A (ja) 蓄電装置、充電方法及び放電方法
JP4696212B2 (ja) キャパシタ電源システム
JP2010104077A (ja) 電池バランス回路
JP4616238B2 (ja) 均等蓄放電回路
JPWO2008041755A1 (ja) 交直変換装置
CN210839058U (zh) 双电源切换装置
JP3280635B2 (ja) エネルギー移送装置および蓄電システム

Legal Events

Date Code Title Description
NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07738390

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 07738390

Country of ref document: EP

Kind code of ref document: A1