WO2006129466A1 - Active matrix board and liquid crystal display apparatus - Google Patents

Active matrix board and liquid crystal display apparatus Download PDF

Info

Publication number
WO2006129466A1
WO2006129466A1 PCT/JP2006/309591 JP2006309591W WO2006129466A1 WO 2006129466 A1 WO2006129466 A1 WO 2006129466A1 JP 2006309591 W JP2006309591 W JP 2006309591W WO 2006129466 A1 WO2006129466 A1 WO 2006129466A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel electrode
data line
pixel
active matrix
substrate
Prior art date
Application number
PCT/JP2006/309591
Other languages
French (fr)
Japanese (ja)
Inventor
Hironobu Sawada
Toshiaki Fujihara
Original Assignee
Sharp Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kabushiki Kaisha filed Critical Sharp Kabushiki Kaisha
Publication of WO2006129466A1 publication Critical patent/WO2006129466A1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/0426Layout of electrodes and connections
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0209Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Abstract

An active matrix board comprises a plurality of pixel electrodes, which are arranged in matrix and to which image signals are supplied, and a plurality of data lines which extend in parallel with each other and which supply the image signals to the associated pixel electrodes. The arrangement pattern of the pixel electrodes and data lines in the board is such that between a single pixel electrode and a data line which is not associated with the single pixel electrode, there intervenes at least one of the pixel electrodes or the data line associated with that single pixel electrode. This arrangement pattern can reduce the influence, on the pixel electrodes, of the parasitic capacitance occurring between a single pixel electrode and the data line associated with a pixel electrode adjacent to that single pixel electrode without necessity of adding any conventional components.

Description

明 細 書  Specification
アクティブマトリクス基板および液晶表示装置  Active matrix substrate and liquid crystal display device
技術分野  Technical field
[0001] 本発明は、各画素に対してスイッチング素子を用いたアクティブマトリクス基板およ びこれを用いたアクティブマトリクス液晶表示装置に関するものである。  The present invention relates to an active matrix substrate using a switching element for each pixel and an active matrix liquid crystal display device using the same.
背景技術  Background art
[0002] 近年、液晶表示装置として、 TFT [Thin Film Transistor:薄膜トランジスタ]をスィ ツチング素子として各画素に接続した、アクティブマトリクス型液晶表示装置が広く用 いられている。またこれに伴って該液晶表示装置に関する改良研究も鋭意進められ ており、その技術成果は、例えば特許文献 1や特許文献 2などに記載されている通り である。ここで従来の液晶表示装置の概要について、以下に説明する。  In recent years, an active matrix liquid crystal display device in which a TFT [Thin Film Transistor] is connected to each pixel as a switching element has been widely used as a liquid crystal display device. Along with this, improvement research on the liquid crystal display device has been earnestly advanced, and the technical results are as described in, for example, Patent Document 1 and Patent Document 2. Here, an outline of a conventional liquid crystal display device will be described below.
[0003] 図 7はアクティブマトリクス液晶表示装置に用いられるアクティブマトリクス基板の全 体的な構成を示す図であり、図 8はその中の画素周辺部を拡大したものである。図の ようにゲート線ドライバ 101には、行方向に延びる複数のゲート線 103が接続されて おり、データ線ドライバ 102には、列方向に伸びる複数のデータ線 104が接続されて いる。そして、ゲート線 103とデータ線 104との交点にはスイッチング素子としての TF T105を介して画素電極 106が接続されて!、る。  FIG. 7 is a diagram showing an overall configuration of an active matrix substrate used in an active matrix liquid crystal display device, and FIG. 8 is an enlarged view of a pixel peripheral portion therein. As shown in the figure, the gate line driver 101 is connected to a plurality of gate lines 103 extending in the row direction, and the data line driver 102 is connected to a plurality of data lines 104 extending in the column direction. The pixel electrode 106 is connected to the intersection of the gate line 103 and the data line 104 via a TFT 105 as a switching element.
[0004] またこの従来例のアクティブマトリクス基板を用いた液晶表示装置の駆動手順を簡 潔に説明する。まず駆動開始により、先頭行の TFT105のゲート電極に、ゲート線ド ライバ 101より走査信号としての電圧が印加される。これにより、ゲート線 103に接続 されている先頭行の各 TFT105のソース電極 105bとドレイン電極 105cが導通する。  [0004] A driving procedure of a liquid crystal display device using the conventional active matrix substrate will be briefly described. First, when driving is started, a voltage as a scanning signal is applied from the gate line driver 101 to the gate electrode of the TFT 105 in the first row. As a result, the source electrode 105b and the drain electrode 105c of each TFT 105 in the first row connected to the gate line 103 become conductive.
[0005] そしてデータ線 104に画像信号としての電圧が印加され、先頭行の画素に係る TF Tのソース電極 105b、ドレイン電極 105cを介して、画素電極 106に画像信号に応じ た電荷が供給される。なおゲート線 103から走査信号が印加されて 、な 、TFT105 はソース電極 105bとドレイン電極 105cは導通していないので、画素電極 106に電 荷が供給されることはない。  Then, a voltage as an image signal is applied to the data line 104, and a charge corresponding to the image signal is supplied to the pixel electrode 106 via the source electrode 105b and the drain electrode 105c of the TFT related to the pixel in the first row. The Note that when a scanning signal is applied from the gate line 103, the TFT 105 is not electrically connected to the source electrode 105b and the drain electrode 105c, so that no charge is supplied to the pixel electrode 106.
[0006] そして次に第 2行目のゲート線 103に、ゲート線ドライバ 101より走査信号が印加さ れ、上記と同様にして、第 2行目の画素に係る画素電極 106に画像信号に応じた電 荷が供給される。このようにして、順に各行の画素電極 106に画像信号に応じた電荷 を供給していく。なお各画素電極 106に供給された電荷は、次に走査がなされるまで 保持される。 Next, a scanning signal is applied from the gate line driver 101 to the gate line 103 in the second row. In the same manner as described above, the charge corresponding to the image signal is supplied to the pixel electrode 106 related to the pixel in the second row. In this way, charges corresponding to the image signal are sequentially supplied to the pixel electrodes 106 in each row. The charge supplied to each pixel electrode 106 is held until the next scanning.
[0007] 画素電極 106は、基板側における電極と、その基板と液晶部を挟んで対向して設 けられた対向基板における電極とによって、供給された電荷を保持することができる 。そして双方の電極間の電圧状態によって液晶の旋光性を調整し、光の透過量を調 整することで画素表示を行う。以上のように液晶表示装置を駆動させることで、所望 の画像を表示させることができる。  [0007] The pixel electrode 106 can hold the supplied electric charge by an electrode on the substrate side and an electrode on the counter substrate provided facing the substrate with the liquid crystal portion interposed therebetween. Then, the optical rotation of the liquid crystal is adjusted according to the voltage state between the two electrodes, and the pixel display is performed by adjusting the light transmission amount. By driving the liquid crystal display device as described above, a desired image can be displayed.
特許文献 1 :特開平 11— 231343  Patent Document 1: JP-A-11-231343
特許文献 2:特開 2001— 272654  Patent Document 2: JP 2001-272654
特許文献 3:特開 2004 - 206089  Patent Document 3: JP 2004-206089
発明の開示  Disclosure of the invention
発明が解決しょうとする課題  Problems to be solved by the invention
[0008] ところで従来、アクティブマトリクス基板の設計にあたっては、特許文献 1や特許文 献 2にも記載されている通り、表示装置の画質の低下をもたらす寄生容量への対応 が問題となって 、る。まずこの寄生容量につ!、て以下に説明する。  [0008] By the way, conventionally, in designing an active matrix substrate, as described in Patent Document 1 and Patent Document 2, it is a problem to cope with parasitic capacitance that causes deterioration in image quality of the display device. . First, this parasitic capacitance will be described below.
[0009] 図 9は基板上の画素周辺の等価回路を示したものである。図中に実線で示すように 、画素周辺には電気容量として、液晶の旋光性を制御するための画素電極による電 気容量 (以下、「液晶容量」とする) 131と、画素電極の印加電圧を保持するために液 晶容量と並列に設けられた保持電極による電気容量 (以下、「保持容量」とする) 132 が意図的に設けられている。  FIG. 9 shows an equivalent circuit around the pixel on the substrate. As shown by the solid line in the figure, there is an electric capacity around the pixel as an electric capacity by a pixel electrode for controlling the optical rotation of the liquid crystal (hereinafter referred to as “liquid crystal capacity”) 131 and an applied voltage of the pixel electrode. In order to hold the voltage, an electric capacity (hereinafter referred to as “holding capacity”) 132 by a holding electrode provided in parallel with the liquid crystal capacity is intentionally provided.
[0010] 一方画素周辺では、ゲート線 103、データ線 104、 TFT105および画素電極 106 が隣接配置されていることから、その部分には意図せずして寄生容量が生じる。その 主なものとして具体的には、図中の点線で示すように、任意に選出した画素電極 (n) とその画素電極に対応するデータ線 104aとの間に生じる寄生容量 (以下、「Csd (自 ;)」とする) 133a,画素電極 (n)とその画素電極に対応しないデータ線 104bとの間に 生じる寄生容量 (以下、「Csd (他)」とする) 133b、画素電極 (n)とその画素電極に対 応するゲート線 103aとの間に生じる寄生容量 (以下、「Cgd (自)」とする) 133c、画 素電極 (n)とその画素電極に対応しな 、ゲート線 103bとの間に生じる寄生容量 (以 下、「Cgd (他)」とする) 133dなどが挙げられる。これらは画素電極の電圧状態に意 図しない影響を及ぼすため、一般に画質の低下をもたらす要因となる。 On the other hand, since the gate line 103, the data line 104, the TFT 105, and the pixel electrode 106 are adjacently disposed around the pixel, a parasitic capacitance is unintentionally generated in that portion. Specifically, as shown by the dotted line in the figure, the main one is the parasitic capacitance (hereinafter referred to as `` Csd '') generated between the arbitrarily selected pixel electrode (n) and the data line 104a corresponding to the pixel electrode. 133a, the parasitic capacitance generated between the pixel electrode (n) and the data line 104b not corresponding to the pixel electrode (hereinafter referred to as “Csd (other)”) 133b, the pixel electrode (n ) And its pixel electrode Parasitic capacitance generated between the corresponding gate line 103a (hereinafter referred to as "Cgd (self)") 133c, parasitic generated between the pixel electrode (n) and the gate line 103b that does not correspond to the pixel electrode Capacity (hereinafter referred to as “Cgd (other)”) 133d. Since these unintentionally affect the voltage state of the pixel electrode, they generally cause degradation of image quality.
[0011] また上述した寄生容量の中でも、画素電極 106とデータ線 104との間に生じる寄生 容量である、 Csd (自) 133aと Csd (他) 133bは、画素電極の電圧状態に及ぼす影響 が比較的大きい。なぜならこれらの寄生容量の発生要因であるデータ線 104は、各 行毎に、対応する列の画素へ次々と画像信号を供給するため、印加電圧が絶えず 変動するからである。すなわちデータ線 104において絶えず変動する印加電圧の影 響により、隣接する画素電極 106の電圧状態が不安定となる結果、画質が大きく低 下するおそれがある。 [0011] Among the parasitic capacitances described above, Csd (self) 133a and Csd (other) 133b, which are parasitic capacitances generated between the pixel electrode 106 and the data line 104, have an effect on the voltage state of the pixel electrode. Relatively large. This is because the data line 104, which is the cause of these parasitic capacitances, supplies image signals one after another to the pixels in the corresponding column for each row, so that the applied voltage continuously fluctuates. That is, as a result of the unstable voltage state of the adjacent pixel electrode 106 due to the influence of the applied voltage that constantly fluctuates in the data line 104, the image quality may be greatly degraded.
[0012] また多視野ディスプレイを採用した場合においては、特に、 Csd (他) 133bによる画 素電極への影響が深刻となる。ここで多視野ディスプレイとは、例えば特許文献 3〖こ も記載されているように、左視野表示用の画素と右視野表示用の画素を水平方向へ 交互に配置し、かつ所定の視差バリアを設けることによって、 2方向(左視野側および 右視野側)から別々の表示画像を見ることができるディスプレイのことである。  [0012] When a multi-view display is adopted, the influence of Csd (other) 133b on the pixel electrode is particularly serious. Here, the multi-view display is, for example, as described in Patent Document 3 in which left-view display pixels and right-view display pixels are alternately arranged in the horizontal direction, and a predetermined parallax barrier is provided. It is a display that can display different display images from two directions (left viewing side and right viewing side).
[0013] 図 10は、上記の理由を説明するため、多視野ディスプレイにおける画像表示の仕 組を簡潔に表したものである。図中に示すパネル表示において、無着色部分は左視 野表示用の画素を、着色部分は右視野表示用の画素をそれぞれ表している。このよ うに、左視野表示用と右視野表示用の画素を水平方向に交互に配置することで、何 れの視野にぉ 、てもディスプレイ全体に広く画像が表示されて ヽるように見せ得るも のである。 [0013] FIG. 10 briefly shows an image display mechanism in a multi-view display in order to explain the above reason. In the panel display shown in the figure, the non-colored portion represents the left-view display pixel, and the colored portion represents the right-view display pixel. In this way, by alternately arranging the left-view display pixels and the right-view display pixels in the horizontal direction, it is possible to make the image appear wide on the entire display regardless of the field of view. It is.
[0014] 一方図 8に例示した従来例では、各画素電極 106の右側には、右隣の列の画素電 極に対応するデータ線 104が存在しており、これによつて各画素電極 106は Csd (他 ) 133bの影響を受けることになる。そうすると多視野ディスプレイでは、各画素電極 1 06から見て隣の列の画素電極は別視野に関するものであるから、各画素電極 106 の電圧状態は表示内容にぉ 、て何ら関係のな 、他視野側のデータ線 104の影響を 受ける結果となる。 [0015] そのため例えば左視野表示側に単色表示をし、右視野表示側に多色表示をして V、るような状態を想定すれば、左視野表示側は単色表示 (各行の画像信号の大きさ がほぼ一定)をしているだけにも関わらず、画素電極 106の電圧状態は、多色表示( 各行の画像信号の大きさが大きく変動し得る)をして 、る右視野表示側のデータ線 1 04の電圧変動の影響を受け、画質が非常に低下するおそれがある。 On the other hand, in the conventional example illustrated in FIG. 8, on the right side of each pixel electrode 106, there is a data line 104 corresponding to the pixel electrode in the right adjacent column. Will be affected by Csd (others) 133b. Then, in a multi-view display, the pixel electrode in the adjacent column as viewed from each pixel electrode 106 relates to a different field of view, so the voltage state of each pixel electrode 106 is not related to the display content and is not related to other fields of view. As a result, the data line 104 on the side is affected. [0015] For this reason, for example, assuming a state in which a single color display is performed on the left visual field display side and a multicolor display is performed on the right visual field display side and V, the left visual field display side displays a single color display (the image signal of each row). The voltage state of the pixel electrode 106 is a multicolor display (the size of the image signal in each row can fluctuate greatly), but the right visual field display side. Due to the voltage fluctuation of the data line 104, the image quality may be greatly degraded.
[0016] 以上のような事情から、アクティブマトリクス型液晶表示装置において画質を良好に 保っためには、 Csd (自)若しくは Csd (他)による画素電極の電圧状態への影響を低 減させる必要がある。また特に多視野ディスプレイとする場合においては、 Csd (他) による画素電極の電圧状態への影響を低減させる必要がある。そしてまたかかる課 題の解決は、従来製品に比べてコスト高となるのを防ぐため、新たな部品等の付加を 伴わずになされることが望まれる。  [0016] Because of the above circumstances, in order to maintain good image quality in an active matrix liquid crystal display device, it is necessary to reduce the influence of Csd (self) or Csd (other) on the voltage state of the pixel electrode. is there. In particular, in the case of a multi-view display, it is necessary to reduce the influence of Csd (other) on the voltage state of the pixel electrode. In addition, it is desirable that such problems be solved without adding new parts or the like in order to prevent the cost from being increased compared to conventional products.
[0017] そこで本発明は上記の問題点に鑑み、従来品からの部品等の付加を伴わずに、寄 生容量 Csd (他)による、画素電極の電圧状態への影響を低減させることのできるァク ティブマトリクス基板およびアクティブマトリクス液晶表示装置を提供することを目的と する。  Therefore, in view of the above problems, the present invention can reduce the influence of the parasitic capacitance Csd (other) on the voltage state of the pixel electrode without adding components from the conventional product. An object of the present invention is to provide an active matrix substrate and an active matrix liquid crystal display device.
課題を解決するための手段  Means for solving the problem
[0018] 上記目的を達成するために、本発明に係るアクティブマトリクス基板は、マトリクス状 に配設され、画像信号が供給される複数の画素電極と、互いに平行に延びており、 対応する上記画素電極に画像信号を供給する複数のデータ線と、を配置したァクテ イブマトリクス基板にぉ 、て、上記基板における上記画素電極と上記データ線の配置 パターンについて、一の画素電極と、該一の画素電極に対応しないデータ線との間 には、少なくとも、 1個の画素電極、または該一の画素電極に対応するデータ線の何 れかが介在する配置とした構成 (第 1の構成)としている。  In order to achieve the above object, an active matrix substrate according to the present invention is arranged in a matrix and extends in parallel with a plurality of pixel electrodes to which image signals are supplied. An active matrix substrate on which a plurality of data lines for supplying image signals to the electrodes are arranged, and then, regarding the arrangement pattern of the pixel electrodes and the data lines on the substrate, one pixel electrode and the one pixel At least one pixel electrode or a data line corresponding to one pixel electrode is interposed between the data lines not corresponding to the electrodes (first configuration). .
[0019] 本構成によれば、基板上において、一の画素電極と、該一の画素電極に対応しな いデータ線との間には、必ず 1個の画素電極または該一の画素電極に対応するデー タ線の何れかが介在している。そのため、両者の間に 1個の画素電極が介在している 部分では、該両者の距離は十分離れているから、 Csd (他)を小さく抑えることができ る。また両者の間に該一の画素電極に対応するデータ線が介在している部分では、 このデータ線力 該両者の間に生じる電界を遮蔽するため、 Csd (他)を小さく抑える ことができる。 According to this configuration, one pixel electrode or the one pixel electrode is necessarily provided between one pixel electrode and a data line not corresponding to the one pixel electrode on the substrate. One of the corresponding data lines is interposed. For this reason, in the portion where one pixel electrode is interposed between the two, the distance between the two is sufficiently large, so that Csd (others) can be kept small. In the portion where the data line corresponding to the one pixel electrode is interposed between the two, Since the data line force shields the electric field generated between the two, Csd (others) can be kept small.
[0020] また本構成は、従来のアクティブマトリクス基板にぉ 、て、主に、画素電極とデータ 線の配置を変更することで成されるから、特に新たな部品等の付加を伴うことはな ヽ 。そのため本構成を製品に適用しても、従来品に比べてコスト高となることはない。  [0020] In addition, this configuration is mainly achieved by changing the arrangement of the pixel electrodes and the data lines compared to the conventional active matrix substrate.ヽ. Therefore, even if this configuration is applied to a product, the cost does not increase compared to the conventional product.
[0021] また本発明に係るアクティブマトリクス基板は、マトリクス状に配設され、画像信号が 供給される複数の画素電極と、互いに平行に延びており、対応する上記画素電極に 画像信号を供給する複数のデータ線と、を配置したアクティブマトリクス基板にぉ 、て 、上記基板における上記画素電極と上記データ線の配置パターンについて、データ 線と直交する方向に互いに隣り合う 2つの画素電極を一組として、該一組の画素電 極の各々に対応するデータ線は該画素電極同士の間を通り、かつ、該一組における 一の画素電極と;その他方の画素電極に対応するデータ線と;の間には、該一の画 素電極に対応するデータ線が介在する配置とした構成 (第 2の構成)として ヽる。  The active matrix substrate according to the present invention is arranged in a matrix and extends in parallel with a plurality of pixel electrodes to which image signals are supplied, and supplies the image signals to the corresponding pixel electrodes. An active matrix substrate on which a plurality of data lines are arranged, and the arrangement pattern of the pixel electrodes and the data lines on the substrate is a set of two pixel electrodes adjacent to each other in a direction perpendicular to the data lines. A data line corresponding to each of the set of pixel electrodes passes between the pixel electrodes and one pixel electrode in the set; and a data line corresponding to the other pixel electrode; In the meantime, a configuration (second configuration) in which a data line corresponding to the one pixel electrode is interposed is described.
[0022] 本構成のようにすれば、必然的に一の画素電極と、該一の画素電極に係るデータ 線の両隣に存在するデータ線との間には、必ず 1個の画素電極または該一の画素電 極に対応するデータ線の何れかが介在することとなる。そのため、第 1の構成とするこ とにより得られる作用効果を実現することができる。  [0022] According to this configuration, there is necessarily one pixel electrode or the data line between one pixel electrode and the data line existing on both sides of the data line related to the one pixel electrode. One of the data lines corresponding to one pixel electrode is interposed. Therefore, the operational effects obtained by the first configuration can be realized.
[0023] また上記第 2の構成にぉ 、て、上記配置パターンにつ!/、て、上記一の画素電極と、 上記他方の画素電極に対応するデータ線とは、上記基板の厚み方向において、互 Vヽに重なり合わな 、配置とした構成 (第 3の構成)としてもよ 、。  [0023] Further, in the second configuration, the one pixel electrode and the data line corresponding to the other pixel electrode are connected in the thickness direction of the substrate. It is also possible to have a configuration (third configuration) that does not overlap each other.
[0024] このようにすれば、上記一の画素電極は、上記他方の画素電極に対応するデータ 線によって基板の厚み方向に生じる電界の影響を回避し得るので、これらの間に生 じる Csd (他)を更に小さく抑えることができる。  [0024] With this configuration, the one pixel electrode can avoid the influence of the electric field generated in the thickness direction of the substrate by the data line corresponding to the other pixel electrode, so that the Csd generated between them can be avoided. (Others) can be further reduced.
[0025] また上記第 1から第 3の何れかの構成において、上記基板に設けられた画素電極 の向きについて、上記画素電極の長辺方向が上記データ線と直交する構成 (第 4の 構成)としてもよい。このようにすれば、一の画素電極と、隣り合う画素電極に対応す るデータ線との距離を更に大きくすることができるので、 Csd (他)を更に小さく抑える ことができる。 [0026] また上記第 1から第 4の何れかの構成としたアクティブマトリクス基板を用いたァクテ イブマトリクス液晶表示装置であれば、 Csd (他)による画素電極の電圧状態への影 響を小さく抑えることにより、画質の低下を極力抑えた液晶表示が実現される。 [0025] In any one of the first to third configurations, a configuration in which the long side direction of the pixel electrode is orthogonal to the data line with respect to the orientation of the pixel electrode provided on the substrate (fourth configuration) It is good. In this way, the distance between one pixel electrode and the data line corresponding to the adjacent pixel electrode can be further increased, so that Csd (others) can be further reduced. [0026] Further, in the active matrix liquid crystal display device using the active matrix substrate having any one of the first to fourth configurations described above, the influence of the Csd (other) on the voltage state of the pixel electrode is suppressed. As a result, a liquid crystal display in which deterioration in image quality is minimized is realized.
[0027] また上記第 1から第 4の何れかの構成としたアクティブマトリクス基板を用いた多視 野ディスプレイ型のアクティブマトリクス液晶表示装置であれば、 Csd (他)による画素 電極への影響を小さく抑えることにより、画質の低下を極力抑えた液晶表示が実現さ れる。また画素電極の電圧状態が、表示内容に関して何ら関係のない他方の視野側 のデータ線の影響を受けることも少なくなるので、この点においても画質の低下を抑 えることができる。  [0027] In addition, the multi-field display type active matrix liquid crystal display device using the active matrix substrate having any one of the first to fourth configurations described above reduces the influence of Csd (others) on the pixel electrode. By suppressing the liquid crystal display, it is possible to realize a liquid crystal display in which the deterioration of the image quality is suppressed as much as possible. Further, since the voltage state of the pixel electrode is less affected by the data line on the other visual field side that has nothing to do with the display content, the deterioration of the image quality can be suppressed also in this respect.
発明の効果  The invention's effect
[0028] 上記したように、本発明に係るアクティブマトリクス基板であれば、基板上にお!、て、 一の画素電極と、該一の画素電極に対応しないデータ線との間には、必ず 1個の画 素電極または該一の画素電極に対応するデータ線の何れかが介在して!/、る。そのた め、両者の間に 1個の画素電極が介在している部分では、該両者の距離は十分離れ ているから、 Csd (他)を小さく抑えることができる。また両者の間に該一の画素電極に 対応するデータ線が介在している部分では、このデータ線力 該両者の間に生じる 電界を遮蔽するため、 Csd (他)を小さく抑えることができる。  [0028] As described above, in the active matrix substrate according to the present invention, there is always a gap between one pixel electrode and a data line not corresponding to the one pixel electrode on the substrate. Either one pixel electrode or a data line corresponding to the one pixel electrode intervenes! For this reason, in the portion where one pixel electrode is interposed between the two, the distance between the two is sufficiently large, so that Csd (other) can be kept small. Further, in the portion where the data line corresponding to the one pixel electrode is interposed between the two, since the electric field generated between the data line force and the both is shielded, Csd (other) can be suppressed to a small value.
[0029] その結果、本発明の基板を用いたアクティブマトリクス液晶表示装置とすれば、画 素電極の電圧状態が Csd (他)の影響を受けることで生じる画質の低下を、極力抑え た液晶表示が実現される。また特に多視野ディスプレイ型のアクティブマトリクス液晶 表示装置とした場合は、画素電極の電圧状態が、表示内容に関して何ら関係のない 他方の視野側のデータ線の影響を受けることも少なくなるので、この点にぉ 、ても画 質の低下を小さく抑えることができる。  As a result, in the active matrix liquid crystal display device using the substrate of the present invention, a liquid crystal display in which the deterioration in image quality caused by the influence of the Csd (other) on the voltage state of the pixel electrode is suppressed as much as possible. Is realized. In particular, in the case of a multi-view display type active matrix liquid crystal display device, the voltage state of the pixel electrode is less affected by the data line on the other view side which has nothing to do with the display contents. However, it is possible to suppress a decrease in the image quality.
[0030] さらに本発明に係るアクティブマトリクス基板は、主に、従来のアクティブマトリクス基 板に対して、画素電極とデータ線の配置を変更することで達成されるから、特に新た な部品等の付加を伴うことはない。そのため本構成を製品に適用しても、従来品に比 ベてコスト高となることはな 、。  [0030] Further, the active matrix substrate according to the present invention is achieved mainly by changing the arrangement of the pixel electrodes and the data lines with respect to the conventional active matrix substrate. Is not accompanied. Therefore, even if this configuration is applied to a product, it will not be more expensive than a conventional product.
図面の簡単な説明 [図 1]本実施形態に係る基板の全体的構成を示す構成図である。 Brief Description of Drawings FIG. 1 is a configuration diagram showing an overall configuration of a substrate according to the present embodiment.
[図 2]本実施形態に係る基板の画素周辺の構成を示す構成図である。  FIG. 2 is a configuration diagram showing a configuration around a pixel of a substrate according to the present embodiment.
[図 3]本実施形態に係る基板の画素周辺の等価回路を示す説明図である。  FIG. 3 is an explanatory diagram showing an equivalent circuit around a pixel of the substrate according to the present embodiment.
[図 4]従来の基板における、画素電極とデータ線の間の電界の様子を示す説明図で ある。  FIG. 4 is an explanatory diagram showing a state of an electric field between a pixel electrode and a data line in a conventional substrate.
[図 5]本実施形態における、画素電極とデータ線の間の電界の様子を示す説明図で ある。  FIG. 5 is an explanatory diagram showing a state of an electric field between a pixel electrode and a data line in the present embodiment.
[図 6]本実施形態において、横長画素を用いた場合の構成を示す構成図である。  FIG. 6 is a configuration diagram showing a configuration when horizontally long pixels are used in the present embodiment.
[図 7]従来技術における基板の全体的構成を示す構成図である。 FIG. 7 is a configuration diagram showing an overall configuration of a substrate in the prior art.
[図 8]従来技術における基板の画素周辺の構成を示す構成図である。 FIG. 8 is a configuration diagram showing a configuration around a pixel of a substrate in the prior art.
[図 9]従来技術における基板の画素周辺の等価回路を示す説明図である。 FIG. 9 is an explanatory diagram showing an equivalent circuit around a pixel of a substrate in the prior art.
[図 10]多視野ディスプレイにおける画像表示の仕組を示す説明図である。 FIG. 10 is an explanatory diagram showing an image display mechanism in a multi-view display.
符号の説明 Explanation of symbols
1、 101 ゲート線ドライバ  1, 101 Gate line driver
2、 102 データ線ドライバ  2, 102 Data line driver
3、 103 ゲート線  3, 103 Gate line
4、 104 データ線  4, 104 data lines
5、 105 TFT  5, 105 TFT
5a、 105a ゲート電極  5a, 105a Gate electrode
5bゝ 105b ソース電極  5b ゝ 105b Source electrode
5c、 105c ドレイン電極  5c, 105c drain electrode
6、 106 画素電極  6, 106 pixel electrodes
7、 107 保持電極  7, 107 Holding electrode
31、 131 液晶容量  31, 131 LCD capacity
32、 132 保持容量  32, 132 Holding capacity
133a 寄生容量 Csd (自)  133a Parasitic capacitance Csd (self)
33bゝ 133b 寄生容量 Csd (他) 33b ゝ 133b Parasitic capacitance Csd (other)
53c、 133c 寄生容量 Cgd (自) 33d、 133d 寄生容量 Cgd (他) 53c, 133c Parasitic capacitance Cgd (self) 33d, 133d Parasitic capacitance Cgd (other)
発明を実施するための最良の形態  BEST MODE FOR CARRYING OUT THE INVENTION
[0033] 本発明の実施形態における基板の全体的な構成を図 1に、またその中での画素電 極周辺について拡大したものを図 2に示す。図のように基板は、ゲート線ドライバ 1、 データ線ドライバ 2、ゲート線 3、データ線 4、 TFT5、画素電極 6などから構成される。  FIG. 1 shows the overall configuration of the substrate in the embodiment of the present invention, and FIG. 2 shows an enlarged view around the pixel electrode in the substrate. As shown in the figure, the substrate includes a gate line driver 1, a data line driver 2, a gate line 3, a data line 4, a TFT 5, a pixel electrode 6, and the like.
[0034] ゲート線ドライバ 1は複数のゲート線 3に接続されているとともに、ゲート線 3の中か ら走査を実行させる行に係るものを選択する不図示のセレクタを有して 、る。そして ゲート線ドライバ 1は、当該セレクタにより選択されたゲート線 3のみに走査信号 (電圧 )を印加することで、その行における TFT5のゲート電極 5aに電圧をカ卩え、ソース電 極 5bとドレイン電極 5cとを導通させる。  The gate line driver 1 is connected to a plurality of gate lines 3, and has a selector (not shown) that selects one of the gate lines 3 related to a row to be scanned. Then, the gate line driver 1 applies a scanning signal (voltage) only to the gate line 3 selected by the selector, so that the voltage is applied to the gate electrode 5a of the TFT 5 in that row, and the source electrode 5b and drain Conduct the electrode 5c.
[0035] データ線ドライバは 2、複数のデータ線 4に接続されており、表示映像に対応した画 像信号 (電圧)を各データ線に印加する。これにより、ゲート電極が ONされている TF T5を通じて、画素電極 6へ画像信号を供給する。  [0035] The data line driver is connected to two and a plurality of data lines 4, and applies an image signal (voltage) corresponding to a display image to each data line. As a result, an image signal is supplied to the pixel electrode 6 through the TFT 5 in which the gate electrode is turned on.
[0036] ゲート線 3は、基板上に配設されている画素に対応して水平走査方向へ延びるよう に複数設けられており、ゲート線ドライバ 1と、当該ゲート線に係る行の TFT5のゲー ト電極 5aとを接続する。これにより、ゲート線ドライバ 1が逐次出力する走査信号をそ の行に属する TFT5に伝達する役割を果たす。  [0036] A plurality of gate lines 3 are provided so as to extend in the horizontal scanning direction corresponding to the pixels arranged on the substrate, and the gate line driver 1 and the gate of the TFT 5 in the row related to the gate line are provided. To the electrode 5a. As a result, the gate line driver 1 plays a role of transmitting the scanning signal sequentially output to the TFT 5 belonging to the row.
[0037] データ線 4は、基板上に配設されている画素に対応して垂直方向へ延びるように複 数設けられており、データ線ドライバ 2と、当該データ線 4に係る列の TFT5のソース 電極 5bとを接続する。これにより、データ線ドライバ 2が出力する画像信号をその列 に属する TFT5を介して、対応する画素電極 6に供給する役割を果たす。  [0037] A plurality of data lines 4 are provided so as to extend in the vertical direction corresponding to the pixels arranged on the substrate, and the data line driver 2 and the TFT 5 of the column related to the data line 4 are provided. Connect to source electrode 5b. Thus, the image signal output from the data line driver 2 is supplied to the corresponding pixel electrode 6 via the TFT 5 belonging to the column.
[0038] TFT5は、ゲート電極 5a、ソース電極 5b、及びドレイン電極 5cの 3つの電極を有し ており、ゲート電極 5aはゲート線 3に接続され、ソース電極 5bはデータ線 4に接続さ れ、ドレイン電極 5cは、画素電極 6および保持電極の一方の電極に接続されている。 これにより、走査信号 (ゲート電圧)が印加されている場合にのみ、ソース電極 5bから ドレイン電極 5cへ画像信号を導通させるスイッチング手段としての役割を果たす。  The TFT 5 has three electrodes, a gate electrode 5a, a source electrode 5b, and a drain electrode 5c. The gate electrode 5a is connected to the gate line 3, and the source electrode 5b is connected to the data line 4. The drain electrode 5c is connected to one of the pixel electrode 6 and the holding electrode. Thus, only when a scanning signal (gate voltage) is applied, it serves as a switching means for conducting an image signal from the source electrode 5b to the drain electrode 5c.
[0039] 画素電極 6は、基板にマトリクス状に配設されるとともに、液晶部を挟んで対向して 設けられた電極と対応しており、データ線 4から TFT5を介して供給される画像信号 に応じた電荷を保持し、電極間に電圧を発生させることができる。このように電荷を保 持することで電極間に電位差を生じさせ、電極間に存在する液晶の旋光性を調整す ることで、液晶パネルを透過する光量を変化させることができる。また画素電極の形 状は任意とすることができるが、本実施形態では赤 (R)、緑 (G)、青 (B)の各画素が まとまってほぼ正方形となるように、画素電極の形状を RGBの配列方向を短辺とした 長方形としている。 The pixel electrode 6 is arranged in a matrix on the substrate, and corresponds to an electrode provided opposite to the liquid crystal unit, and an image signal supplied from the data line 4 via the TFT 5 It is possible to hold a charge corresponding to the voltage and generate a voltage between the electrodes. By holding the charge in this way, a potential difference is generated between the electrodes, and the amount of light transmitted through the liquid crystal panel can be changed by adjusting the optical rotation of the liquid crystal existing between the electrodes. The shape of the pixel electrode can be arbitrary, but in this embodiment, the shape of the pixel electrode is such that each of the red (R), green (G), and blue (B) pixels is almost square. Is a rectangle with the RGB array direction as the short side.
[0040] また本実施形態では、基板における画素電極 6とデータ線 4の配置パターンについ て、データ線と直行する方向に互いに隣り合う 2つの画素電極を一組として、該一組 の画素電極の各々に対応するデータ線は該画素電極同士の間を通り、かつ、該ー 組における一の画素電極と、その他方の画素電極に対応するデータ線との間には、 該一の画素電極に対応するデータ線が介在するように配置されて 、る。  In the present embodiment, regarding the arrangement pattern of the pixel electrodes 6 and the data lines 4 on the substrate, two pixel electrodes adjacent to each other in the direction perpendicular to the data lines are taken as a set, and the set of pixel electrodes The data line corresponding to each passes between the pixel electrodes, and between one pixel electrode in the set and the data line corresponding to the other pixel electrode, the one pixel electrode is connected to the one pixel electrode. Arranged so that the corresponding data line is interposed.
[0041] 例えば図 2を参照すると、画素電極 (n— 1)と画素電極 (n)とで一組となり、また画 素電極 (n+ 1)と画素電極 (n+ 2)とで一糸且となる。そして画素電極 (n- 1)と画素電 極 (n+ 1)にお!/、てはその右側に、画素電極 (n)と画素電極 (n+ 2)にお!/、てはその 左側に、それぞれ自己に対応するデータ線が配置されている。この点は従来技術と は全く異なっており、このようにすることで、寄生容量 Csd (他)による画質の低下を極 力抑えることが可能となる。この理由については後に改めて述べる。  [0041] For example, referring to FIG. 2, the pixel electrode (n-1) and the pixel electrode (n) form a pair, and the pixel electrode (n + 1) and the pixel electrode (n + 2) form a single string. . And on the pixel electrode (n-1) and the pixel electrode (n + 1)! /, On the right side of it, on the pixel electrode (n) and the pixel electrode (n + 2)! /, On the left side of it, Data lines corresponding to each are arranged. This is completely different from the conventional technology. By doing so, it is possible to minimize the degradation of image quality due to the parasitic capacitance Csd (others). The reason for this will be described later.
[0042] 次に本実施形態のアクティブマトリクス型液晶表示装置の駆動方法につ!、て説明 する。なお駆動方法に関しては、従来技術のものと基本的には変わらない。  Next, a method for driving the active matrix liquid crystal display device of this embodiment will be described. The driving method is basically the same as that of the prior art.
[0043] まず駆動開始により、先頭行のゲート線 3に走査信号が印加される。これにより、当 該ゲート線 3接続されている各 TFT5のソース電極 5bとドレイン電極 5cが導通する。 そしてデータ線 4に印加された画像信号力 先頭行のソース電極 5b、ドレイン電極 5c を介して、画素電極 6に供給される。なおゲート線 3から走査信号が印加されていな Vヽ TFT5はソース電極 5bとドレイン電極 5cは導通して!/、な!/、ので、画素電極 6に電 荷が供給されることはない。  First, a scanning signal is applied to the gate line 3 in the first row when driving is started. Thereby, the source electrode 5b and the drain electrode 5c of each TFT 5 connected to the gate line 3 are conducted. Then, the image signal force applied to the data line 4 is supplied to the pixel electrode 6 via the source electrode 5b and the drain electrode 5c in the first row. In the V ヽ TFT 5 to which no scanning signal is applied from the gate line 3, the source electrode 5 b and the drain electrode 5 c are electrically connected to each other, so that no charge is supplied to the pixel electrode 6.
[0044] 次に第 2行目のゲート線 3に、ゲート線ドライバ 1より走査信号が印加され、上記と同 様にして、第 2行目の画素に係る画素電極 6に画像信号が供給される。以下このよう にして、順に各行の画素電極 6に画像信号を供給していき、最後の行の走査まで完 了したら先頭行に戻って同様に繰り返す。なお画像信号に応じて各画素電極 6に供 給された電荷は、次にその行の走査がなされるまでそのまま保持される。 Next, a scanning signal is applied from the gate line driver 1 to the gate line 3 in the second row, and an image signal is supplied to the pixel electrode 6 related to the pixel in the second row in the same manner as described above. The In the following manner, image signals are sequentially supplied to the pixel electrodes 6 in each row, and the scanning is completed until the last row is scanned. When finished, go back to the first line and repeat. The electric charge supplied to each pixel electrode 6 according to the image signal is held as it is until the next scanning of the row is performed.
[0045] 一方画素電極 6では、電極間に画像信号に応じた電圧状態を生じさせる。これによ つて電極間に存在する液晶の旋光性を調整し、光の透過量を調整することで画素表 示を行う。 On the other hand, in the pixel electrode 6, a voltage state corresponding to an image signal is generated between the electrodes. As a result, the optical rotation of the liquid crystal existing between the electrodes is adjusted, and the pixel display is performed by adjusting the amount of transmitted light.
[0046] ここで本実施形態について寄生容量の発生状態について考察するため、任意に選 出した画素電極 (n)の周辺における等価回路を図 3に示す。図中に実線で示すよう に、電気容量として、液晶の旋光性を制御するための画素電極による液晶容量 31と 、画素電極の印加電圧を保持するために液晶容量と並列に設けられた保持電極に よる保持容量 32が意図的に設けられている。  Here, in order to consider the generation state of the parasitic capacitance in this embodiment, an equivalent circuit around the arbitrarily selected pixel electrode (n) is shown in FIG. As shown by the solid line in the figure, as an electric capacity, a liquid crystal capacity 31 by a pixel electrode for controlling the optical rotation of the liquid crystal, and a holding electrode provided in parallel with the liquid crystal capacity to hold an applied voltage of the pixel electrode A holding capacity of 32 is intentionally provided.
[0047] そして画素電極 (n)の周辺に発生する寄生容量として、図中の点線で示すように、 画素電極 (n)とその画素電極に対応するデータ線 4aとの間に生じる Csd (自) 33a、 画素電極 (n)とその画素電極に対応するゲート線 3aとの間に生じる Cgd (自) 33c、 画素電極 (n)と垂直方向に隣り合う他の画素電極に対応するゲート線 3bとの間に生 じる Cgd (他) 33dが存在することにつ 、ては、従来技術のものと同様である。  [0047] As the parasitic capacitance generated around the pixel electrode (n), as indicated by the dotted line in the figure, Csd (self-generated) between the pixel electrode (n) and the data line 4a corresponding to the pixel electrode ) 33a, Cgd generated between the pixel electrode (n) and the gate line 3a corresponding to the pixel electrode (c) 33c, Gate line 3b corresponding to another pixel electrode adjacent to the pixel electrode (n) in the vertical direction The existence of Cgd (other) 33d that occurs between the two is the same as that of the prior art.
[0048] し力 画素電極 (n)と水平方向に隣り合う画素電極に対応するデータ線との関係で 生じる寄生容量につ!ヽて見てみると、まず画素電極 (n)と画素電極 (n+ 1)に係るデ ータ線 4cとの関係では、双方の間には画素電極 (n+ 1)が介在し十分な距離が保た れている。そのためこれら双方の間に生じる寄生容量は非常に小さく抑えられるので 、画素電極 (n)における電圧状態はこの寄生容量による影響をほとんど受けることが ない。  [0048] A parasitic capacitance generated by the relationship between the pixel electrode (n) and the data line corresponding to the pixel electrode adjacent in the horizontal direction! Looking first, the relationship between the pixel electrode (n) and the data line 4c related to the pixel electrode (n + 1) is that there is a sufficient distance between the two because the pixel electrode (n + 1) is interposed between them. It is kept. For this reason, the parasitic capacitance generated between the two is very small, and the voltage state at the pixel electrode (n) is hardly affected by the parasitic capacitance.
[0049] また画素電極 (n)と画素電極 (n— 1)〖こ係るデータ線 4bとの関係では、双方の間に はデータ線 4aが介在しているので、双方の間に生じる寄生容量は低く抑えられる。こ こでデータ線 4aの介在により当該寄生容量が小さく抑えられる理由を図 4及び図 5を 参照しながら以下に説明する。  [0049] Further, in the relationship between the pixel electrode (n) and the pixel electrode (n-1) such data line 4b, the data line 4a is interposed between the two, so that the parasitic capacitance generated between the two is present. Is kept low. Here, the reason why the parasitic capacitance can be kept small by the interposition of the data line 4a will be described below with reference to FIG. 4 and FIG.
[0050] 図 4は従来の基板における、画素電極 (m)、画素電極 (m+ 1)、および画素電極 ( m+ 1)に対応するデータ線の関係で生じる電界の様子を示したものである。図のよう に、画素電極とデータ線は近接して設けられており、またその間には絶縁膜のみが 介在している。そのため基板の断面について見ると、画素電極 (m)に対応するデー タ線は、画素電極 (m)と画素電極 (m+ 1)の間の電界に対して静電シールドとしての 作用を殆ど成さない。その結果、画素電極 (m)は、画素電極 (m+ 1)に対応するデ ータ線による電界の影響を大きく受け、寄生容量が生じ易!、状態となって!/、る。 FIG. 4 shows a state of an electric field generated by the relationship between the pixel electrode (m), the pixel electrode (m + 1), and the data line corresponding to the pixel electrode (m + 1) in the conventional substrate. As shown in the figure, the pixel electrode and the data line are provided close to each other, and only the insulating film is provided between them. Intervene. Therefore, when looking at the cross section of the substrate, the data line corresponding to the pixel electrode (m) almost acts as an electrostatic shield against the electric field between the pixel electrode (m) and the pixel electrode (m + 1). Absent. As a result, the pixel electrode (m) is greatly affected by the electric field generated by the data line corresponding to the pixel electrode (m + 1), and parasitic capacitance is easily generated.
[0051] 一方、図 5は本実施形態における、画素電極 (n— 1)、画素電極 (n)、データ線 4a 、およびデータ線 4bの関係で生じる電界の様子を示したものである。図のように、画 素電極 (n)とデータ線 4bとの間には絶縁膜だけでなぐデータ線 4aが介在している。 ここで「画素電極 (n)とデータ線 4bとの間」とは、各々の中心位置を基準とした、水平 方向(図中の A'— 方向)における「画素電極 (n)とデータ線 4bとの間」を意味する 。なお図 5によると、データ線 4aの位置 X (4a)は、画素電極 (n)の位置 X(n)とデータ 線 4bの位置 X (4b)との間にあるといえる。  On the other hand, FIG. 5 shows a state of an electric field generated in the relationship between the pixel electrode (n-1), the pixel electrode (n), the data line 4a, and the data line 4b in the present embodiment. As shown in the figure, a data line 4a consisting only of an insulating film is interposed between the pixel electrode (n) and the data line 4b. Here, “between the pixel electrode (n) and the data line 4b” means “the pixel electrode (n) and the data line 4b in the horizontal direction (A′—direction in the figure) with respect to each center position”. Means between. According to FIG. 5, it can be said that the position X (4a) of the data line 4a is between the position X (n) of the pixel electrode (n) and the position X (4b) of the data line 4b.
[0052] そのため基板の断面についてみると、データ線 4bと画素電極 (n)の間の電界は、 所定の電位に制御されているデータ線 4aによって大きく遮蔽 (静電シールド)される。 従って従来のものに比べると、電界の影響がデータ線 4aによって遮蔽される分だけ、 画素電極 (n)とデータ線 4bとの間に生じる寄生容量は小さくなる。  Therefore, regarding the cross section of the substrate, the electric field between the data line 4b and the pixel electrode (n) is largely shielded (electrostatic shield) by the data line 4a controlled to a predetermined potential. Therefore, as compared with the conventional one, the parasitic capacitance generated between the pixel electrode (n) and the data line 4b is reduced by the amount that the influence of the electric field is shielded by the data line 4a.
[0053] また本実施形態のように、画素電極 (n)とデータ線 4bとの距離を従来のものより大 きくすることによつても、その間に生じる電界が弱まる結果として、寄生容量を小さくす ることできる。このように寄生容量の削減の観点からは、必要な画素数を確保できる 範囲内で、画素電極 (n)とデータ線 4bとの距離をできるだけ大きくすることが望まし V、。なお画素電極 (n)とデータ線 4bが互いに基板の厚み方向に重なるように配置さ れていると、画素電極 (n)は、データ線 4bによって基板の厚み方向に生じる電界の 影響を強く受けるおそれがある。そこでかかる事態を回避するためには、画素電極 (n )とデータ線 4bとが、基板の厚み方向において、互いに重なり合わないよう配置する のが良い。  [0053] Further, as in the present embodiment, even if the distance between the pixel electrode (n) and the data line 4b is made larger than the conventional one, the electric field generated between the pixel electrode (n) and the data line 4b is weakened. I can do it. Thus, from the viewpoint of reducing parasitic capacitance, it is desirable to make the distance between the pixel electrode (n) and the data line 4b as large as possible within the range that can secure the required number of pixels V. If the pixel electrode (n) and the data line 4b are arranged so as to overlap each other in the thickness direction of the substrate, the pixel electrode (n) is strongly influenced by the electric field generated in the thickness direction of the substrate by the data line 4b. There is a fear. Therefore, in order to avoid such a situation, it is preferable to arrange the pixel electrode (n) and the data line 4b so as not to overlap each other in the thickness direction of the substrate.
[0054] このように本実施形態では、基板における画素電極とデータ線の配置パターンにつ いて、一の画素電極と、該一の画素電極に対応しないデータ線との間には、少なくと も 1個の画素電極か、または該一の画素電極に対応するデータ線の何れかが介在す る配置としているので、寄生容量 Csd (他)による画素電極の電圧状態への影響は小 さく抑えられることとなる。 As described above, in the present embodiment, regarding the arrangement pattern of the pixel electrodes and the data lines on the substrate, at least between one pixel electrode and the data line not corresponding to the one pixel electrode. Since either one pixel electrode or a data line corresponding to the one pixel electrode is interposed, the influence of the parasitic capacitance Csd (other) on the voltage state of the pixel electrode is small. It will be suppressed.
[0055] さらに本実施形態は、主に、従来技術のものについて画素電極とデータ線の配置 を変えることで達成されるものであるから、従来のものに比べて画素数を減少させる 必要もなぐまた新たに部品等を付加する必要もない。そのため本実施形態を実製 品に適用しても、従来品に比べてコスト高となることはない。  Furthermore, since the present embodiment is achieved mainly by changing the arrangement of the pixel electrodes and the data lines in the conventional technology, it is not necessary to reduce the number of pixels compared to the conventional technology. Moreover, it is not necessary to add new parts. Therefore, even if this embodiment is applied to an actual product, the cost is not increased as compared with the conventional product.
[0056] また上述した実施形態では水平方向(ゲート線の延びる方向)に赤 (R)緑 (G)青 (B )の画素を配列していた力 例えば図 6に示すように、垂直方向(データ線の延びる 方向)に RGBの画素(横長画素)を配列して画素を構成するようにしても良い。このよ うに基板上に設けられた画素電極の向きにっ 、て、画素電極の長辺方向がデータ 線と直交するようにすれば、画素電極 (n)とデータ線 4cとの距離は更に大きくなるの で、これら双方の間に生じる寄生容量をより小さく抑えることが可能となる。また画素 電極をこのような向きに配置することで、全画素容量に対する Csd (他)の割合 (影響 度)を減少させることが可能となる。  Further, in the above-described embodiment, the force in which the pixels of red (R) green (G) blue (B) are arranged in the horizontal direction (direction in which the gate line extends), for example, as shown in FIG. The pixels may be configured by arranging RGB pixels (horizontal pixels) in the direction in which the data lines extend. Thus, the distance between the pixel electrode (n) and the data line 4c is further increased if the long side direction of the pixel electrode is orthogonal to the data line in the direction of the pixel electrode provided on the substrate. Therefore, it is possible to further reduce the parasitic capacitance generated between the two. In addition, by arranging the pixel electrodes in such a direction, the ratio (influence) of Csd (others) to the total pixel capacity can be reduced.
[0057] 以上に述べた本実施形態の基板を用いて、アクティブマトリクス液晶表示装置を構 成すれば、 Csd (他)による画素電極への影響を小さく抑えることにより、画質の低下 を極力抑えた液晶表示が可能となる。  If an active matrix liquid crystal display device is configured using the substrate of the present embodiment described above, the deterioration of image quality is suppressed as much as possible by minimizing the influence of Csd (others) on the pixel electrode. Liquid crystal display is possible.
[0058] また本実施形態の基板を用いて、多視野ディスプレイ型のアクティブマトリクス液晶 表示装置を構成することも可能である。このようにすれば、先述の通り Csd (他)による 画素電極への影響を小さく抑え得るのはもちろんのこと、画素電極の電圧状態が表 示内容に関して何ら関係のない他方の視野側のデータ線の影響を受けることも少な くなるので、この点においても画質の低下を抑えることが可能となる。なお多視野ディ スプレイ自体の構成は、特許文献 3等にも記載されて 、るように公知技術であるため 、その詳細な説明は省略する。  Further, a multi-view display type active matrix liquid crystal display device can be configured using the substrate of the present embodiment. In this way, as described above, the influence of Csd (others) on the pixel electrode can be kept small, as well as the data line on the other viewing side where the voltage state of the pixel electrode has nothing to do with the display contents. Therefore, the deterioration of image quality can be suppressed in this respect as well. Since the configuration of the multi-view display itself is a known technique as described in Patent Document 3 and the like, detailed description thereof is omitted.
[0059] また本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々 の変更をカ卩えることが可能である。例えば本実施形態のアクティブマトリクス基板では 、その全範囲について本発明に係る配置パターンを適用している力 その他にも、特 に画質の低下を抑制したい箇所に部分的に適用するようなことも可能である。  In addition to the above-described embodiment, the configuration of the present invention can be variously modified without departing from the gist of the invention. For example, in the active matrix substrate of the present embodiment, in addition to the force that applies the arrangement pattern according to the present invention to the entire range, it is also possible to apply the pattern to a portion where it is particularly desired to suppress degradation of image quality. It is.

Claims

請求の範囲 The scope of the claims
[1] マトリクス状に配設され、画像信号が供給される複数の画素電極と、  [1] A plurality of pixel electrodes arranged in a matrix and supplied with image signals;
互いに平行に延びており、対応する上記画素電極に画像信号を供給する複数の データ線と、を配置したアクティブマトリクス基板にぉ 、て、  A plurality of data lines that extend in parallel with each other and supply image signals to the corresponding pixel electrodes are disposed on an active matrix substrate, and
上記基板における上記画素電極と上記データ線の配置パターンについて、 一の画素電極と、該一の画素電極に対応しないデータ線との間には、少なくとも、 1 個の画素電極、または該一の画素電極に対応するデータ線の何れかが介在する配 置としたことを特徴とするアクティブマトリクス基板。  Regarding the arrangement pattern of the pixel electrode and the data line on the substrate, at least one pixel electrode or the one pixel is provided between one pixel electrode and a data line not corresponding to the one pixel electrode. An active matrix substrate, characterized in that any of the data lines corresponding to the electrodes is disposed.
[2] マトリクス状に配設され、画像信号が供給される複数の画素電極と、  [2] A plurality of pixel electrodes arranged in a matrix and supplied with image signals;
互いに平行に延びており、対応する上記画素電極に画像信号を供給する複数の データ線と、を配置したアクティブマトリクス基板にぉ 、て、  A plurality of data lines that extend in parallel with each other and supply image signals to the corresponding pixel electrodes are disposed on an active matrix substrate, and
上記基板における上記画素電極と上記データ線の配置パターンについて、 データ線と直交する方向に互いに隣り合う 2つの画素電極を一組として、 該一組の画素電極の各々に対応するデータ線は該画素電極同士の間を通り、か つ、該一組における一の画素電極と;その他方の画素電極に対応するデータ線と; の間には、該一の画素電極に対応するデータ線が介在する配置としたことを特徴と するアクティブマトリクス基板。  With respect to the arrangement pattern of the pixel electrodes and the data lines on the substrate, two pixel electrodes adjacent to each other in a direction orthogonal to the data lines are taken as a set, and the data line corresponding to each of the set of pixel electrodes is the pixel A data line corresponding to the one pixel electrode is interposed between the one pixel electrode in the set and the data line corresponding to the other pixel electrode. An active matrix substrate characterized by its arrangement.
[3] 上記配置パターンについて、 [3] Regarding the above arrangement pattern,
上記一の画素電極と、上記他方の画素電極に対応するデータ線とは、上記基板の 厚み方向にぉ 、て、互 、に重なり合わな 、配置としたことを特徴とする請求項 2に記 載のアクティブマトリクス基板。  3. The device according to claim 2, wherein the one pixel electrode and the data line corresponding to the other pixel electrode are arranged so as not to overlap each other in the thickness direction of the substrate. Active matrix substrate.
[4] 上記基板に設けられた上記画素電極の向きについて、該画素電極の長辺方向が 上記データ線と直交するようにしたことを特徴とする請求項 1から請求項 3の何れかに 記載のアクティブマトリクス基板。 4. The direction of the pixel electrode provided on the substrate is such that the long side direction of the pixel electrode is orthogonal to the data line. Active matrix substrate.
[5] 請求項 1から請求項 4の何れかに記載のアクティブマトリクス基板を用いたことを特 徴とするアクティブマトリクス液晶表示装置。 [5] An active matrix liquid crystal display device using the active matrix substrate according to any one of claims 1 to 4.
[6] 請求項 1から請求項 4の何れかに記載のアクティブマトリクス基板を用いたことを特 徴とする多視野ディスプレイ型のアクティブマトリクス液晶表示装置。 [6] A multi-view display type active matrix liquid crystal display device characterized by using the active matrix substrate according to any one of claims 1 to 4.
PCT/JP2006/309591 2005-06-03 2006-05-12 Active matrix board and liquid crystal display apparatus WO2006129466A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-163522 2005-06-03
JP2005163522 2005-06-03

Publications (1)

Publication Number Publication Date
WO2006129466A1 true WO2006129466A1 (en) 2006-12-07

Family

ID=37481397

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/309591 WO2006129466A1 (en) 2005-06-03 2006-05-12 Active matrix board and liquid crystal display apparatus

Country Status (1)

Country Link
WO (1) WO2006129466A1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0728015A (en) * 1993-07-08 1995-01-31 Sharp Corp Three-dimensional display device
JPH08248444A (en) * 1995-03-07 1996-09-27 Casio Comput Co Ltd Display panel

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0728015A (en) * 1993-07-08 1995-01-31 Sharp Corp Three-dimensional display device
JPH08248444A (en) * 1995-03-07 1996-09-27 Casio Comput Co Ltd Display panel

Similar Documents

Publication Publication Date Title
JP5964905B2 (en) LCD panel
JP5314155B2 (en) Liquid crystal display
US8184220B2 (en) Liquid crystal display, thin film transistor substrate and method thereof
EP2037444A1 (en) Liquid crystal display
US20080316413A1 (en) Display panel
JP4911793B2 (en) Liquid crystal display
JP6208886B2 (en) Alignment substrate and liquid crystal display panel
JP2006259135A (en) Display apparatus and color filter substrate
JP5128703B2 (en) TFT substrate and liquid crystal display device using the same
JP2008129273A (en) Liquid crystal display device
US10417978B2 (en) Liquid-crystal display device
JP5514418B2 (en) Liquid crystal display
WO2013146519A1 (en) Display element and display device
WO2011061964A1 (en) Substrate for liquid crystal display device, liquid crystal display device, and method for driving liquid crystal display device
TW201229618A (en) Stereoscopic display device and liquid crystal barrier device
US20130241905A1 (en) Stereoscopic display device
JP5512158B2 (en) Display device
JP2011128265A (en) Display device
JP2004038041A (en) Image display element and image display device
WO2014087869A1 (en) Thin-film transistor array substrate and liquid-crystal display device
WO2006129466A1 (en) Active matrix board and liquid crystal display apparatus
JP5538559B2 (en) Display device
US20130286005A1 (en) Three-Dimensional Display Device and Drive Method Thereof
JP2010078841A (en) Liquid crystal display device
KR20070080340A (en) Liquid crystal display

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06732572

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP