WO2006103832A1 - 半導体ウエーハのドーパント汚染の評価方法 - Google Patents

半導体ウエーハのドーパント汚染の評価方法 Download PDF

Info

Publication number
WO2006103832A1
WO2006103832A1 PCT/JP2006/301962 JP2006301962W WO2006103832A1 WO 2006103832 A1 WO2006103832 A1 WO 2006103832A1 JP 2006301962 W JP2006301962 W JP 2006301962W WO 2006103832 A1 WO2006103832 A1 WO 2006103832A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor wafer
resistivity
dopant
contamination
measured
Prior art date
Application number
PCT/JP2006/301962
Other languages
English (en)
French (fr)
Inventor
Takatoshi Nagoya
Original Assignee
Shin-Etsu Handotai Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co., Ltd. filed Critical Shin-Etsu Handotai Co., Ltd.
Priority to EP06713105.2A priority Critical patent/EP1863076B1/en
Publication of WO2006103832A1 publication Critical patent/WO2006103832A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/72—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating magnetic variables
    • G01N27/82—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating magnetic variables for investigating the presence of flaws
    • G01N27/90—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating magnetic variables for investigating the presence of flaws using eddy currents

Definitions

  • the present invention relates to a method for evaluating contamination of semiconductor wafers by dopants.
  • the dopant here is intentionally added to control the carrier concentration in the semiconductor wafer and to control its resistivity.
  • boron (B) is mainly used as a dopant when the conductivity type is p-type
  • phosphorus (P) is mainly used as a dopant when n-type in order to control the carrier concentration in silicon wafers.
  • the Semiconductor wafer manufacturers adjust the amount of dopant added so that the silicon wafer to be produced has a desired carrier concentration or resistance value when, for example, growing a silicon single crystal as a silicon wafer material. Manufacture and manufacture silicon wafers.
  • a semiconductor device manufacturer sets a standard such as a resistivity of 8 to 12 ⁇ 'cm, and a semiconductor wafer that satisfies the standard is delivered in a box. Therefore, the resistivity of the semiconductor wafers in the delivered box varies within the standard (within the range of 8 to 12 ⁇ 'cm).
  • Semiconductor device manufacturers manufacture semiconductor devices by introducing silicon wafers having different resistivities within the standard to the semiconductor device manufacturing process.
  • the atmosphere in the heat treatment furnace is equal to the heat treatment furnace power.
  • Unnecessary contaminating dopants such as boron and phosphorus are mixed into the semiconductor wafer and the semiconductor wafer is contaminated and the carrier concentration is increased. May change.
  • Such dopant contamination leads to a decrease in semiconductor device manufacturing yield and quality. Therefore, it is particularly important to evaluate and manage dopant contamination in the semiconductor wafer manufacturing process and the semiconductor device manufacturing process.
  • SIMS is a method in which the surface of a cut chip is bombarded with primary ions, the surface material is sputtered, and analyzed by a mass spectrometer. Thus, first, the distribution of the dopant concentration in the depth direction of the semiconductor wafer is obtained, and then the value of the dopant concentration of the surface layer of the semiconductor wafer and the value of the dopant concentration of the butter portion are determined from the concentration distribution. The difference is obtained, and the amount of dopant contamination in the surface layer of the semiconductor wafer is obtained from the difference.
  • this method is a destructive evaluation in which a chip is cut out and measured from a semiconductor ueno, and only a portion of the cut chip can be measured. I could't get an in-plane map.
  • the present invention has been made in view of such problems, and it is a semiconductor wafer that can determine the amount of dopant contamination in the entire surface layer of the semiconductor wafer in a non-contact, non-destructive manner and with a precise force.
  • An object is to provide a method for evaluating dopant contamination.
  • the present invention has been made to solve the above-described problems, and is a method for evaluating dopant contamination of a semiconductor wafer, wherein the resistivity of the semiconductor wafer is measured by an eddy current method.
  • the surface resistivity of the wafer is measured by the surface photovoltage method, and the vortex Evaluation of dopant contamination of a semiconductor wafer, characterized in that the amount of dopant contamination of the semiconductor wafer is obtained from the difference between the resistivity value of the Balta section measured by the current method and the resistivity value of the surface layer measured by the surface photovoltage method.
  • the resistivity of the bulk portion of the semiconductor wafer is measured by an eddy current method.
  • the force S for measuring the resistivity of the surface layer of the semiconductor wafer by the surface photovoltage method which can also accurately measure the resistivity of the surface layer. Therefore, it is possible to obtain an accurate amount of dopant contamination from the difference between the resistivity value of the Balta section measured by the eddy current method and the resistivity value of the surface layer measured by the surface photovoltage method.
  • the measurement by the eddy current method and the surface photovoltage method can be performed on the semiconductor wafer after the heat treatment.
  • the surface layer of the semiconductor wafer after the heat treatment may be contaminated by an atmosphere in the heat treatment furnace or a dopant from the heat treatment furnace or the like.
  • the resistivity of the semiconductor wafer wafer is measured by the eddy current method, so whether or not the wafer surface is contaminated with dopant. It is possible to accurately measure the resistivity of the wafer's Balta section. Therefore, according to the present invention, the amount of dopant contamination can be accurately obtained even for a semiconductor wafer after heat treatment.
  • the measurement by the eddy current method can be performed on a semiconductor wafer before heat treatment, and the measurement by the surface photovoltage method can be performed on a semiconductor wafer after heat treatment.
  • the contamination is evaluated.
  • the valence dopant can be at least one of P, B, Al, Ga, In, Sb, As.
  • the semiconductor wafer for evaluating the dopant contamination can be a silicon wafer.
  • the carrier concentration may change and the resistivity may change greatly even if only a small amount of dopant is mixed in, so it is particularly important to accurately evaluate and manage the dopant contamination. It is.
  • the present invention is a particularly suitable method for evaluating the dopant contamination of such silicon wafers.
  • a map showing the dopant contamination distribution of the semiconductor wafer surface layer can be created from the obtained semiconductor wafer dopant contamination amount.
  • the surface photovoltage method it is possible to measure the resistivity in a wide area within the wafer plane. Therefore, by measuring the resistivity of the surface layer over the entire wafer surface by the method of the present invention, it is possible to create a map showing the dopant contamination distribution of the entire semiconductor wafer surface layer using the measurement result. If the map showing the contamination distribution created in this way is used, the dopant contamination can be easily evaluated for the entire semiconductor wafer surface layer.
  • the resistivity of the semiconductor wafer is measured by the eddy current method
  • the resistivity of the surface layer of the semiconductor wafer is measured by the surface photovoltage method
  • the eddy current is measured.
  • the amount of dopant contamination of the semiconductor wafer is obtained from the difference between the resistivity value of the Balta portion measured by the current method and the resistivity value of the surface layer measured by the surface photovoltage method. For this reason, it is possible to determine the amount of dopant contamination of the entire surface of the semiconductor wafer in a non-contact and non-destructive manner, and the force can be accurately and quickly determined.
  • FIG. 1 is a flowchart showing an example of a dopant contamination evaluation method according to the present invention.
  • FIG. 3 is a graph showing the relationship between the resistivity of the surface layer of silicon wafer after heat treatment and the amount of contamination by n-type dopants.
  • FIG. 4 Graph showing the relationship between resistivity before contamination of silicon wafer and resistivity of surface layer after contamination.
  • FIG. 5 is a graph showing the phosphorus concentration distribution of silicon wafers (samples 1, 2).
  • FIG. 6 is a graph comparing the amount of n-type dopant contamination of each sample (samples 1 and 2) in FIG. 5 with the surface photovoltage method and the method according to the present invention.
  • FIG. 7 is a map showing a dopant contamination distribution.
  • FIG. 8 is a schematic diagram showing measurement points of the distribution of phosphorus concentration in FIG.
  • the resistivity of the semiconductor wafer surface layer is measured by the surface photovoltage method.
  • the resistivity distribution of the semiconductor wafer surface layer can be measured quickly without contact and without destruction.
  • this method can only measure the resistivity of the surface layer. Therefore, in order to evaluate the dopant contamination of the semiconductor wafer by the surface photovoltage method, for example, the resistivity at the center of the wafer in the obtained resistivity distribution in the wafer surface is the resistivity of the wafer as a substrate. Therefore, there is no choice but to make a relative evaluation such as evaluating dopant contamination from the difference from this resistivity.
  • the resistivity of the semiconductor wafer wafer is measured by the eddy current method, the resistivity of the wafer part can be accurately measured even if the surface layer is contaminated with dopant.
  • the eddy current method By finding this and combining this eddy current method with the surface photovoltage method, non-contact, non-destructive, non-contact, non-destructive, simple and positive methods can be used.
  • the present invention was completed by conceiving that it can be measured accurately.
  • FIG. 1 is a flowchart showing an example of a method for evaluating dopant contamination of a semiconductor wafer according to the present invention.
  • the resistivity of the semiconductor wafer is measured by the eddy current method, and the resistivity of the surface layer of the semiconductor wafer is measured by the surface photovoltage method.
  • the amount of dopant contamination in the semiconductor wafer is calculated from the difference between the resistivity value of the Balta section measured by the eddy current method and the resistivity value of the surface layer measured by the surface photovoltage method. Ask for.
  • the resistivity of the Balta portion is the resistivity of the original semiconductor wafer, and indicates the resistivity of the semiconductor wafer before contamination. If the resistivity of the surface layer is contaminated by heat treatment or the like, what is the Balta portion? Different resistivity is shown. Therefore, the amount of dopant contamination can be determined from the difference in the measured resistivity values.
  • a silicon wafer having a resistivity (balta part resistivity) force ⁇ ′ cm before contamination is heat-treated, and the surface layer of the heat-treated silicon wafer is described. If the resistivity of the surface layer after heat treatment (resistivity after contamination) is as high as 15 ⁇ 'cm when the resistivity is measured, it is contaminated with n-type dopant, and the amount of dopant contamination is 8el4atoms / cm (8 X 10 atoms / cm).
  • the amount of n-type dopant contamination obtained by the above calculation method is, for example, 10 ⁇ for silicon wafers with a resistivity of 8 ⁇ ′cm before contamination.
  • the surface resistivity (resistivity after contamination) is 15 Omega after heat treatment' if cm, and the place should be 8el4 atoms / cm 3, and practice 4el4 atoms / cm 3
  • This error is large when trying to manage the dopant contamination at a low concentration of, for example, lel4 atoms / cm 3 or less.
  • the silicon wafers that are delivered have different specifications within the standard, for example, 8 to 12 ⁇ 'cm. Therefore, there is a possibility that the calculation accuracy of the dopant contamination amount is bad.
  • the resistivity of the contaminated portion varies greatly depending on the resistivity before contamination (see FIG. 4).
  • the horizontal axis represents the resistivity of the semiconductor wafer before contamination
  • the vertical axis represents the surface layer after contamination. Is the resistivity.
  • the resistivity of the surface layer of the contaminated part is different when the resistivity before contamination is 8 ⁇ 'cm or 10 ⁇ ' cm. Vastly different.
  • FIG. 3 and FIG. 4 were created using Irbin's formula (see ASTM F723).
  • the eddy current method is used for measuring the resistivity of the Balta portion.
  • This eddy current method proved to be a non-contact, non-destructive method for accurately measuring the resistivity of the semiconductor wafer wafer even if the surface layer is contaminated with dopant.
  • the eddy current method is a method for measuring resistivity by eddy current in a non-contact manner.
  • the sheet conductivity ⁇ w of the semiconductor wafer when an air-core coil is used and the eddy current
  • the relationship of the detection voltage ⁇ is given by the following equation.
  • V ⁇ ⁇ wf n n I ak ⁇
  • f is the excitation frequency
  • n n is the number of coils
  • I is the current flowing in the excitation coil
  • ka is the number of coils
  • the coefficient, a is the coil radius.
  • Fig. 2 shows that the silicon wafer after the heat treatment is subjected to an eddy current method (measuring device 1: manufactured by Kobelco, measuring device 3: manufactured by ADE) and other methods (measuring device 4: CV method, measuring device).
  • 5: SR method is a graph comparing the results of resistivity measurements.
  • pre-resistivity silicon ⁇ er Ha four-probe method (measurement device 2: Nap SO n, Inc.) was determined by.
  • the silicon wafer was heat-treated. During this heat treatment, the surface layer of the silicon wafer was contaminated by the dopant.
  • the resistivity of the heat-treated wafer was measured by the eddy current method (measuring devices 1, 3) and other methods (measuring devices 4, 5).
  • the surface layer 6 / zm of the silicon wafer was removed by etching.
  • the resistivity of the silicon wafer from which the surface layer was removed was measured again by the four-probe method. Measured by the four-point probe method after this surface etching. The result is the true resistivity of the Balta part of the silicon wafer after heat treatment. This value completely coincided with the resistivity measured on the wafer surface by the four-point probe method before the heat treatment.
  • the vertical axis represents the resistivity when the silicon wafer after heat treatment was measured by the eddy current method and other methods
  • the horizontal axis represents the four silicon wafers after removing the surface layer.
  • This is the resistivity measured by the probe method.
  • the resistivity of the Balta section is consistent with the original wafer resistivity as described above.
  • the resistivity of the Balta part can be measured with the semiconductor wafer after the heat treatment by the eddy current method.
  • the surface photovoltage method is used for measuring the resistivity of the surface layer.
  • This surface photovoltage method is a noncontact, nondestructive method that can accurately measure the resistivity and distribution of the surface layer of a semiconductor wafer.
  • the measurement principle of the surface photovoltage method is as follows.
  • the wafer surface in thermal equilibrium is irradiated with light (h V) exceeding the Si bandgap energy on the sample surface, excess carriers are generated at a penetration depth corresponding to the wavelength of the irradiated light.
  • the generated electrons move to the surface side, and the holes move to the edge of the depletion layer.
  • the generated minority carriers (electrons e in P-type semiconductors) change the surface barrier height by ⁇ VS.
  • This potential ⁇ VS is called the SPV value.
  • the depletion layer width Wd can be calculated according to the following equation (1).
  • the carrier concentration NS [2 ⁇ S kTln (NS / ni) / q 2 NS] 1/2 ⁇ (2)
  • k is the Boltzmann constant
  • T is the absolute temperature
  • ni is the intrinsic free carrier concentration.
  • the carrier concentration force can also be converted into resistivity using the Abin equation (see ASTM F723).
  • the surface photovoltage method is a method that can accurately measure the resistivity of the surface layer of the semiconductor wafer.
  • the dopant is determined only from the resistivity measured by the surface photovoltage method. Even if the amount of contamination is determined, it cannot be measured accurately.
  • the surface photovoltage method can only measure the resistivity of the surface layer of the semiconductor wafer, so when determining the amount of dopant contamination only by the surface photovoltage method, for example, the resistivity of the surface layer at the center of the wafer is regarded as the resistivity of the balta portion.
  • the amount of dopant contamination is determined from the difference between this and the resistivity of the contaminated part of the surface layer. Therefore, it is assumed that the surface layer in the center of Waha is contaminated with dopant.
  • FIG. 5 is a graph showing the phosphorus concentration distribution of the silicon wafer after heat treatment.
  • Two samples (Fig. 5 (a): Sample 1, Fig. 5 (b): Sample 2) were prepared using SIMS to measure the phosphor concentration from the surface to a depth of 7 m and using the measurement results.
  • the measurement points are the central part A and the outer peripheral part B of the wafer 10 as shown in FIG.
  • Figure 6 shows the amount of phosphorus contamination in each sample (samples 1 and 2) in Fig. 5 obtained only by the surface photovoltage method (the resistivity of the surface layer in the center of wafer and the resistivity of the surface layer in the contaminated area). And the amount of contamination determined by the method of the present invention (the resistivity of the Balta part of Samples 1 and 2 is obtained by the eddy current method, and the difference between this and the value by the surface photovoltage method is used as the contamination amount) It is a graph compared with The left side of each bar graph is based only on the surface photovoltage method, and the right side is the method of the present invention. [0038] In Fig.
  • the phosphorus concentration in the surface layer of the wafer center is about 1.1 X 10 14 atoms Zcm 3 and is hardly contaminated with dopant, and the surface layer in the outer periphery of the wafer
  • the phosphorus concentration of is about 7 ⁇ 10 14 atoms / cm 3 .
  • the phosphorus concentration in the surface layer in the center of the wafer is about 7 X 10 14 atoms / cm 3 and is contaminated with the dopant
  • the phosphorus concentration in the surface layer in the outer periphery of the wafer is About 1.1 X 10 15 atoms / cm 3, which is also very contaminated.
  • sample 1 and sample 2 have almost the same amount of dopant contamination. This is because the difference between the resistivity of the surface layer in the center of the wafer and the resistivity of the surface layer in the contaminated area is almost the same between sample 1 and sample 2. Thus, when the surface layer of the semiconductor wafer center is contaminated, the amount of dopant contamination cannot be accurately measured only by the surface photovoltage method. On the other hand, as can be seen from FIG. 5 and FIG. 6, according to the method of the present invention, the amount of dopant contamination can be accurately obtained.
  • the semiconductor wafer after measurement can be used as a product as it is, or it can be used for another inspection.
  • the eddy current method as described above, even if the semiconductor wafer has a contaminated surface layer, the resistivity of the nodal portion can be accurately measured. Therefore, measurement by the eddy current method and measurement by the surface photovoltage method can be performed on the semiconductor wafer after the heat treatment. At this time, the measurement by the eddy current method may be performed first, and then the measurement by the surface photovoltage method may be performed, or conversely, the measurement by the surface photovoltage method may be performed first, and then the willow by the eddy current method. May be performed.
  • eddy current measurement may be performed on the semiconductor wafer before heat treatment
  • surface photovoltage measurement may be performed on the semiconductor wafer after heat treatment.
  • a map showing the dopant contamination distribution on the surface layer of the semiconductor wafer can be created from the obtained dopant contamination amount of the semiconductor wafer.
  • FIG. 7 A map showing the dopant contamination distribution thus created is shown in FIG. The greater the amount of contamination, the darker the color. From Fig. 7, it can be seen that the amount of dopant contamination is greater in the peripheral area than in the central area, which is uniform throughout the wafer. By visualizing the contamination distribution in this way, it becomes easy to evaluate the dopant contamination of the semiconductor wafer.
  • the present invention is not limited to the above embodiment.
  • the above embodiment is an exemplification, and the present invention has the same configuration as the technical idea described in the scope of claims of the present invention, and any device that exhibits the same function and effect is the present embodiment. It is included in the technical scope of the invention.
  • semiconductors such as B, Al, Ga, In, P, Sb, As, etc., as long as the resistivity changes mainly due to the power contamination described with respect to phosphorus contamination of silicon wafers It can also be applied when evaluating contamination by dopants commonly used in wafers.
  • the semiconductor wafer used for evaluation is a compound semiconductor wafer such as GaAs.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Analytical Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Abstract

　本発明は、半導体ウエーハのドーパント汚染の評価方法であって、半導体ウエーハのバルク部の抵抗率を渦電流法により測定し、前記半導体ウエーハの表層の抵抗率を表面光電圧法により測定し、前記渦電流法により測定したバルク部の抵抗率の値と表面光電圧法により測定した表層の抵抗率の値の差から、前記半導体ウエーハのドーパント汚染量を求めることを特徴とする半導体ウエーハのドーパント汚染の評価方法を提供する。これにより、半導体ウエーハの表層全体のドーパント汚染量を非接触、非破壊で、しかも正確に求めることが可能な半導体ウエーハのドーパント汚染の評価方法を提供できる。

Description

半導体ゥエーハのドーパント汚染の評価方法
技術分野
本発明は、半導体ゥエーハのドーパントによる汚染を評価する方法に関する。
背景技術
[0002] 近年、 LSI (Large Scale Integrated Circuit)の高集積化と半導体素子の微 細化は益々進んでおり、それに伴い、半導体素子製造用の半導体ゥエーハ、例えば シリコンゥエーハ中のキャリア濃度の制御性を可能な限り高めることが必要とされてい る。特に、シリコンゥエーハの表面近傍のキャリア濃度は、抵抗率等の半導体素子の 特性に大きな影響を及ぼすため、その表面近傍に含まれる添加不純物（ドーパント） 濃度を高精度且つ高感度で測定することが求められる。
尚、ここでいうドーパントとは、半導体ゥエーハ中のキャリア濃度を制御してその抵 抗率を制御するために故意に添加するものである。
[0003] 一般に、シリコンゥエーハ中のキャリア濃度を制御するために、導電型が p型の場合 は主にボロン (B)が、 n型の場合は主にリン (P)がドーパントとして使用される。半導 体ゥエーハのメーカーでは、シリコンゥエーハの材料となるシリコン単結晶を育成する 際などに、製造するシリコンゥエーハが所望のキャリア濃度又は抵抗値となるように、 ドーパントの添加量を調整し、シリコンゥエーハを製造して 、る。
[0004] 一方、半導体素子のメーカーは、例えば、抵抗率 8〜12 Ω 'cmといった規格を設 け、その規格を満たす半導体ゥエーハをボックスに入れて納品してもらう。そのため、 納品されたボックス内の半導体ゥエーハは、各々の抵抗率が規格内（8〜12 Ω 'cm の範囲内）で異なる。半導体素子のメーカでは、このように規格内で各々異なる抵抗 率を有するシリコンゥエーハを半導体素子製造工程に投入し、半導体素子を製造し ている。
[0005] ところが、半導体素子の製造の際に、抵抗率調整のために故意に添加するのでは なぐその周囲の環境等力も意図せず混入してしまういわゆるドーパント汚染という問 題が生じている。特に、抵抗率の非常に高いシリコンゥエーハを使用する際には、も ともとのドーパント濃度が非常に低いので、シリコンゥエーハに微量のドーパントが混 入するだけでキャリア濃度が変化して抵抗率が大きく変化してしまうことがある。
[0006] 例えば、半導体素子製造における熱処理工程では、熱処理炉内の雰囲気ゃ熱処 理炉等力 不必要なボロンやリン等の汚染ドーパントが半導体ゥエーハに混入して 半導体ゥエーハが汚染され、キャリア濃度が変化してしまうことがある。このようなドー パント汚染は半導体素子の製造歩留まりの低下、品質の低下を招く。そこで、半導体 ゥエーハの製造工程および半導体素子の製造工程では、ドーパント汚染を評価し管 理することが特に重要である。
[0007] このような、ドーパント汚染の評価方法としては、半導体ゥエーハからチップを切り 出し、二次イオン質量分析法 (SIMS)などにより半導体ゥエーハのドーパント汚染を 評価する方法がある（例えば、特開 2004— 207601号公報)。
[0008] SIMSは、切り出したチップの表面を一次イオンで衝撃し、表面物質をスパッタイォ ン化し、質量分析器で分析する方法である。そして、これにより、先ず、半導体ゥエー ハの深さ方向のドーパント濃度の分布を求め、次に、その濃度分布から半導体ゥェ ーハの表層のドーパント濃度の値とバルタ部のドーパント濃度の値の差を求め、そし て、その差から半導体ゥエーハの表層部のドーパント汚染量を求めて 、る。
[0009] し力しながら、この方法は、半導体ゥエーノ、からチップを切り出して測定する破壊評 価であり、また、切り出したチップの部分しか測定できず、時間とコストが多大な上に ドーパントの面内マップを得ることもできなかった。
発明の開示
[0010] 本発明は、このような問題点に鑑みてなされたもので、半導体ゥエーハの表層全体 のドーパント汚染量を非接触、非破壊で、し力も正確に求めることが可能な半導体ゥ エーハのドーパント汚染の評価方法を提供することを目的とする。
[0011] 本発明は、上記課題を解決するためになされたもので、半導体ゥエーハのドーパン ト汚染の評価方法であって、半導体ゥエーハのバルタ部の抵抗率を渦電流法により 測定し、前記半導体ゥエーハの表層の抵抗率を表面光電圧法により測定し、前記渦 電流法により測定したバルタ部の抵抗率の値と表面光電圧法により測定した表層の 抵抗率の値の差から、前記半導体ゥエーハのドーパント汚染量を求めることを特徴と する半導体ゥエーハのドーパント汚染の評価方法を提供する。
[0012] 本発明では、半導体ゥエーハのバルタ部の抵抗率を渦電流法により測定している。
この渦電流法によれば、表層がドーパント汚染されていたとしてもほとんど影響を受 けずに、正確にバルタ部の抵抗率を測定することが可能である。一方、本発明では、 半導体ゥエーハの表層の抵抗率を表面光電圧法により測定している力 S、これも正確 に表層の抵抗率を測定することができるものである。したがって、渦電流法により測定 したバルタ部の抵抗率の値と表面光電圧法により測定した表層の抵抗率の値の差か ら、正確なドーパント汚染量を求めることが可能である。
し力も、渦電流法、表面光電圧法によれば、半導体ゥエーハ面内の広い領域を、 非接触、非破壊で迅速に測定することが可能である。このため、半導体ゥエーハの表 層全体のドーパント汚染量を非接触、非破壊で容易かつ正確に求めることができる。
[0013] この場合、前記渦電流法及び表面光電圧法による測定を、熱処理後の半導体ゥェ ーハで行うことができる。
[0014] 熱処理後の半導体ゥエーハの表層は、熱処理炉内の雰囲気や熱処理炉等からの ドーパントにより汚染されることがある。し力しながら、本発明では、前述のように半導 体ゥエーハのバルタ部の抵抗率を渦電流法により測定して 、るので、ゥエーハの表 層がドーパント汚染を受けているか否かに関わらず、正確にゥエーハのバルタ部の 抵抗率を測定することができる。そのため、本発明によれば、熱処理後の半導体ゥェ ーハであっても、ドーパント汚染量を正確に求めることができる。
もちろん、前記渦電流法による測定を熱処理前の半導体ゥエーハで行い、前記表 面光電圧法による測定を熱処理後の半導体ゥエーハで行うこともできる。
但し、ゥエーハのバルタ部の抵抗率自体が変化する熱処理 (一例としてドナーキラ 一熱処理)の場合があるので、その場合には、ドーパント汚染量を正確に求めるため に、前記渦電流法による測定および前記表面光電圧法による測定を 、ずれも熱処 理後の半導体ゥエーハで行うことが望ましい。
[0015] また、本発明の半導体ゥエーハのドーパント汚染の評価方法では、前記汚染を評 価するドーパントを、 P、 B、 Al、 Ga、 In、 Sb、 Asの少なくとも 1つとすることができる。
[0016] 本発明によれば、半導体ゥエーハに通常用いられ、その抵抗率特性に大きな影響 を与えるこれらのドーパントによる汚染量を正確に測定できる。
[0017] さらに、本発明の半導体ゥエーハのドーパント汚染の評価方法では、前記ドーパン ト汚染を評価する半導体ゥエーハを、シリコンゥエーハとすることができる。
[0018] シリコンゥエーハは、微量のドーパントが混入するだけでキャリア濃度が変化して抵 抗率が大きく変化してしまうことがあるため、そのドーパント汚染を正確に評価し管理 することが特に重要である。本発明は、このようなシリコンゥエーハのドーパント汚染を 評価するのに特に適した方法である。
[0019] さらに、本発明の半導体ゥエーハのドーパント汚染の評価方法では、前記求めた半 導体ゥエーハのドーパント汚染量から、半導体ゥエーハ表層のドーパント汚染分布を 示すマップを作成することができる。
[0020] 前述のように、表面光電圧法によれば、ゥエーハ面内の広 、領域で抵抗率を測定 することが可能である。したがって、本発明の方法によりゥエーハ全面で表層の抵抗 率の測定を行うことで、その測定結果を用いて、半導体ゥエーハ表層全体のドーパン ト汚染分布を示すマップを作成することが可能である。そして、このように作成した汚 染分布を示すマップを用いれば、半導体ゥエーハ表層全体についてドーパント汚染 を容易に評価することができる。
[0021] 以上説明したように、本発明によれば、半導体ゥエーハのバルタ部の抵抗率を渦電 流法により測定し、前記半導体ゥエーハの表層の抵抗率を表面光電圧法により測定 し、前記渦電流法により測定したバルタ部の抵抗率の値と表面光電圧法により測定し た表層の抵抗率の値の差から、前記半導体ゥエーハのドーパント汚染量を求める。こ のため、半導体ゥエーハの表層全体のドーパント汚染量を非接触、非破壊で、し力も 正確かつ迅速に求めることが可能である。 図面の簡単な説明
[0022] [図 1]本発明に係るドーパント汚染の評価方法の一例を示すフローチャートである。
[図 2]渦電流法及び他の方法により熱処理後のシリコンゥエーハの抵抗率を測定した 結果を比較したグラフである。
[図 3]熱処理後のシリコンゥエーハの表層の抵抗率と n型ドーパントによる汚染量の関 係を示すグラフである。
[図 4]シリコンゥエーハの汚染前の抵抗率と汚染後の表層の抵抗率の関係を示すグ ラフである。
[図 5]シリコンゥエーハ（サンプル 1, 2)のリン濃度分布を示すグラフである。（a)サン プノレ 1、（b)サンプノレ 2。
[図 6]図 5中の各サンプル（サンプル 1, 2)の n型ドーパント汚染量を、表面光電圧法 のみで求めた場合と、本発明方法により求めた場合とで比較したグラフである。
[図 7]ドーパント汚染分布を示すマップである。
[図 8]図 5のリン濃度の分布の測定点を示す模式図である。
発明を実施するための最良の形態
[0023] 以下、本発明について詳細に説明するが、本発明はこれらに限定されるものではな い。
本発明では、半導体ゥエーハ表層の抵抗率を表面光電圧法により測定する。この 方法であれば、非接触、非破壊で半導体ゥエーハ表層の抵抗率分布を迅速に測定 できる。ところが、この方法は表層の抵抗率しか測定できない。従って、表面光電圧 法で半導体ゥエーハのドーパント汚染を評価するためには、例えば、得られたゥエー ハ面内の抵抗率分布のうちゥエーハ中心部での抵抗率を基板としてのゥエーハの抵 抗率とみなし、この抵抗率との差からドーパント汚染を評価する等の相対評価をする しかない。もし正確な汚染量を評価したい場合には、前述のようにゥエーハをチップ に切り出して、 SIMSによる評価や、あるいは広がり抵抗（Spreading Resistance, SR)法にて深さ方向の抵抗率分布を求める必要がある。このような方法は破壊検査 であり、チップの切り出し等も必要で、時間、コストがかかる。
[0024] これに対して、本発明では、半導体ゥエーハのバルタ部の抵抗率を渦電流法により 測定すれば、たとえ、表層にドーパント汚染があつたとしても正確にバルタ部の抵抗 率の測定が出来ることを見出し、この渦電流法と前記表面光電圧法を組み合わせる ことによって、半導体ゥエーハのドーパント汚染を、非接触、非破壊で、簡単かつ正 確に測定できることに想到し、本発明を完成させた。
[0025] 図 1は、本発明に係る半導体ゥエーハのドーパント汚染の評価方法の一例を示す フローチャートである。
先ず、図 1 (a)に示すように、半導体ゥエーハのバルタ部の抵抗率を渦電流法によ り測定し、前記半導体ゥエーハの表層の抵抗率を表面光電圧法により測定する。 次に、図 1 (b)に示すように、渦電流法により測定したバルタ部の抵抗率の値と表面 光電圧法により測定した表層の抵抗率の値の差から、半導体ゥエーハのドーパント 汚染量を求める。
[0026] バルタ部の抵抗率は、本来の半導体ゥエーハの抵抗率であり、汚染前の半導体ゥ エーハの抵抗率を示し、表層の抵抗率は、熱処理等により汚染されれば、バルタ部と は異なる抵抗率を示す。従って、これら測定した抵抗率の値の差から、ドーパント汚 染量を求めることができる。
[0027] 例えば、図 3を参照して説明すると、汚染前の抵抗率 (バルタ部の抵抗率）力 Ω ' c mである Ρ型のシリコンゥエーハを熱処理し、該熱処理したシリコンゥエーハの表層の 抵抗率を測定したとき、熱処理後の表層の抵抗率 (汚染後の抵抗率)が 15 Ω ' cmに 高くなつていれば、 n型ドーパントで汚染されており、そのドーパント汚染量は 8el4ato ms/ cm (8 X 10 atoms/cm )である。
[0028] 一方、図 3から判るように、上記計算法により求められる n型ドーパント汚染量は、例 えば、実際には汚染前の抵抗率が 8 Ω ' cmであるシリコンゥエーハを、 10 Ω ' cmと誤 つて測定した場合、熱処理後の表層の抵抗率 (汚染後の抵抗率）が 15 Ω ' cmであれ ば、 8el4 atoms/cm3であるべきところを、 4el4 atoms/cm3と実際より低く見積もつてし まう結果となる。ドーパント汚染量を例えば lel4 atoms/cm3以下と低濃度に管理しょう とする場合に、この誤差は大きい。し力も、納品されてくるシリコンゥエーハは、前述の ように、規格が、例えば 8〜12 Ω ' cmと抵抗率が規格内でバラついている。そのため 、ドーパント汚染量の計算精度はもつと悪ィ匕する可能性がある。
[0029] また、言いかえれば同じ量だけドーパント汚染を受けた半導体ゥエーハであっても 、汚染前の抵抗率によって汚染部分の抵抗率が大きく変わることになる（図 4参照)。 図 4中、横軸は、汚染前の半導体ゥエーハの抵抗率であり、縦軸は、汚染後の表層 の抵抗率である。例えば、 n型ドーパントによる汚染量力 同じ 8el4 atoms/cm3であつ たとしても、汚染前の抵抗率が 8 Ω 'cmの場合と、 10 Ω 'cmの場合では、汚染部分 の表層の抵抗率が大幅に異なる。
尚、ここで、図 3及び図 4は、アービンの式 (ASTM F723参照）を利用して作成し た。
[0030] 従って、ドーパント汚染量を正確に求めるには、特に、汚染前の半導体ゥエーハの 抵抗率 (バルタ部の抵抗率)の測定値が正確である必要がある。従って、前述のよう な表面光電圧法により表層の抵抗率分布を測定しただけでは、正確にドーパント汚 染を評価することができな 、。
そこで、本発明では、バルタ部の抵抗率の測定に、渦電流法を用いる。この渦電流 法は、たとえ表層がドーパント汚染されていても、非接触、非破壊で半導体ゥエーハ のバルタ部の抵抗率を正確に測定することができる方法であることが判った。
[0031] 渦電流法は、非接触で渦電流により抵抗率を測定する方法であり、励振コイルで検 出する方法において、空心コイルを用いる場合の半導体ゥエーハのシート伝導率 σ wと、渦電流検出電圧 ν σの関係は次式で与えられる。
V σ = σ wf n n I ak σ
1 2 0
ここで、 fは励起周波数、 n nはコイル卷数、 Iは励振コイルに流れる電流、 k aは
1 2 0
係数、 aはコイル半径である。
[0032] そして、図 2は、熱処理後のシリコンゥエーハを渦電流法（測定装置 1： Kobelco社 製、測定装置 3 : ADE社製)及び他の方法 (測定装置 4 : CV法、測定装置 5 : SR法） により抵抗率を測定した結果を比較したグラフである。
ここでの測定は、次の順序に従って行われた。先ず、予めシリコンゥエーハの抵抗 率を四探針法 (測定装置 2 :NapSOn社製）により測定した。次に、このシリコンゥエー ハに熱処理を施した。この熱処理の際に、シリコンゥエーハの表層はドーパントにより 汚染された。次に、熱処理を施したゥエーハの抵抗率を、渦電流法 (測定装置 1, 3) 及び他の方法 (測定装置 4, 5)により測定した。次に、シリコンゥエーハの表層 6 /z m をエッチングにより除去した。そして、最後に、表層を除去したシリコンゥエーハの抵 抗率を再び四探針法により測定した。この表層エッチング後に四探針法により測定し た結果が、熱処理後のシリコンゥエーハのバルタ部の真の抵抗率となる。この値は、 前記熱処理前にゥエーハ表面を四探針法により測定した抵抗率と完全に一致した。
[0033] 図 2中、縦軸は、熱処理後のシリコンゥエーハを渦電流法及び他の方法により測定 したときの抵抗率であり、横軸は、その後、表層を除去したシリコンゥエーハを四探針 法により測定したときの抵抗率である。すなわち、渦電流法等による抵抗率が、表層 除去後に四探針法により測定したときの抵抗率に近ければ近いほど、その測定方法 により、バルタ部の抵抗率を正確に測定できることを意味する。また、バルタ部の抵抗 率は、上記のように、当初からのゥエーハ抵抗率と一致することになる。
図 2から判るように、渦電流法 (測定装置 1, 3)によれば、表層がドーパント汚染され ているにもかかわらず、正確にバルタ部の抵抗率と一致しており、高精度で測定する ことができる。したがって、渦電流法により、バルタ部の抵抗率の測定を、熱処理後の 半導体ゥエーハで行うことができる。
[0034] 一方、ドーパント汚染量を正確に求めるためには、当然、熱処理後（汚染後）の半 導体ゥエーハの表層の抵抗率も正確に測定する必要がある。そこで、本発明では、 表層の抵抗率の測定に、表面光電圧法を用いる。この表面光電圧法は、非接触、非 破壊で半導体ゥエーハの表層の抵抗率及びその分布を正確に測定することができる 方法である。
[0035] 表面光電圧法の測定原理は、以下のようなものである。熱平衡状態にあるゥエーハ に Siのバンドギャップエネルギー以上の光 (h V )をサンプル表面に照射すると、照射 した光の波長に対応した侵入深さで過剰キャリアが発生する。発生した電子は表面 側へ、ホールは空乏層の端へ移動する。発生した少数キャリア (P型半導体では電子 e)は表面の障壁高さを δ VSだけ変化させる。この電位 δ VSを SPV値と呼ぶ。この SPV値を用い、次の（1)式に従って空乏層幅 Wdを算出することができる。
S VS =—； j ( S () Z o ) (l—R) q (Wd Z E S ) …（1)
ここで、 jは虚数単位、 φは励起光強度、 ωは励起光の角周波数、 Rはゥエーハ表 面の反射率、 qは単位電荷量、 ε Sは半導体の誘電率である。そして、表面光電圧 法で求められた空乏層幅 Wdが最大空乏層幅 Wmaxと仮定し、次の（2)式よりキヤリ ァ濃度 NSを算出することができる。 Wmax = [2 ε S kTln (NS /ni ) /q2 NS ] 1/2 · · · (2)
ここで、 kはボルツマン定数、 Tは絶対温度、 niは真性自由キャリア濃度を表す。 このとき測定に用いる励起光源として通常の表面光電圧法で用いられるものよりも 短波長である、例えば 450nmの励起光源を用いれば、光の侵入深さが 0. 以 下となり、ゥエーハ表層のみのキャリア濃度 (厳密にはドーパント濃度）を求めることが できる。
そして、このようにキャリア濃度が求まれば、キャリア濃度力も抵抗率への変換は、ァ 一ビンの式 (ASTM F723参照）を使って行うことができる。
[0036] 尚、上述のように表面光電圧法は、半導体ゥエーハの表層の抵抗率を正確に測定 することができる方法である力 前述のように表面光電圧法で測定した抵抗率のみか ら、ドーパント汚染量を求めようとしても正確に測定することはできない。
これは、表面光電圧法では、半導体ゥエーハの表層の抵抗率しか測定できないか ら、表面光電圧法のみでドーパント汚染量を求める場合、例えばゥエーハ中心部の 表層の抵抗率をバルタ部の抵抗率とみなし、これと表層の汚染部の抵抗率との差か ら、ドーパント汚染量を求めることになる。従って、ゥエーハ中心部の表層がドーパン トにより汚染されて 、な 、ことを前提として 、る。
[0037] そのため、この方法では、ゥエーハ中心部の表層がドーパント汚染されていた場合 に、誤ったドーパント汚染量を計算してしまうという問題が生じる。
一例を示すと、図 5は、熱処理後のシリコンゥエーハのリン濃度の分布を示すグラフ である。 2つのサンプル（図 5 (a)：サンプル 1、図 5 (b)：サンプル 2)について SIMSに より表面〜深さ 7 mのリン濃度を測定し、その測定結果を用いて作成したものであ る。測定点は、図 8に示すように、ゥエーハ 10の中心部 Aと外周部 Bである。
また、図 6は、図 5中の各サンプル（サンプル 1, 2)のリン汚染量を、表面光電圧法 のみで求めた場合 (ゥエーハ中心部の表層の抵抗率と汚染部の表層の抵抗率との 差により汚染量としたもの）と、本発明方法により求めた場合 (サンプル 1, 2のバルタ 部の抵抗率を渦電流法で求め、これと表面光電圧法による値との差により汚染量とし たもの）とで比較したグラフである。各棒グラフの左側が表面光電圧法のみによるもの で、右側が本発明方法である。 [0038] 図 5中、サンプノレ 1では、ゥエーハ中心部の表層のリン濃度は、 1. 1 X 1014atoms Zcm3程度であり、ほとんどドーパントで汚染されておらず、また、ゥエーハ外周部の 表層のリン濃度は、約 7 X 1014atoms/cm3である。これに対して、サンプル 2では、 ゥエーハ中心部の表層のリン濃度が、約 7 X 1014atoms/cm3であり、ドーパントで 汚染されており、また、ゥエーハ外周部の表層のリン濃度は、約 1. 1 X 1015atoms/ cm3であり、こちらも非常に汚染されている。
[0039] 〖こもかかわらず、図 6を見ると、表面光電圧法のみで求めた場合には、サンプル 1と サンプル 2は、ドーパント汚染量がほとんど変わらないこととなっている。これは、ゥェ ーハ中心部の表層の抵抗率と汚染部の表層の抵抗率の差力 サンプル 1と、サンプ ル 2ではほとんど変わらないためである。このように、半導体ゥエーハ中心部の表層 が汚染されている場合、表面光電圧法のみでは、ドーパント汚染量を正確に測定す ることはできない。これに対して、図 5、図 6からも判るように、本発明の方法によれば 、ドーパント汚染量を正確に求めることができる。
[0040] また、渦電流法や表面光電圧法によれば、面内の広!ヽ領域を、非接触、非破壊で 測定することが可能である。このように、非接触、非破壊で測定できるので、測定後の 半導体ゥエーハを、そのまま製品として用いることができるし、あるいは、別の検査に 用いることちでさる。
[0041] また、渦電流法によれば、上述のように、表層が汚染された半導体ゥエーハであつ ても、ノ レク部の抵抗率を正確に測定することができる。したがって、渦電流法による 測定を、表面光電圧法による測定とともに、熱処理後の半導体ゥエーハで行うことも できる。この時、渦電流法による測定を先に行い、その後、表面光電圧法による測定 を行ってもよいし、逆に、表面光電圧法による測定を先に行い、その後、渦電流法に よる柳』定を行ってもよい。
そして、このように、渦電流法及び表面光電圧法による測定を、熱処理後の半導体 ゥエーハで連続して行えば、渦電流法で測定したものと表面光電圧法で測定したも のとのデータの一致性を照合する必要がなぐ測定結果の集計が容易である。 もちろん、渦電流法による測定を熱処理前の半導体ゥエーハで行い、表面光電圧 法による測定を熱処理後の半導体ゥエーハで行うようにしても良 、。 [0042] そして、本発明では、図 1 (c)に示すように、求めた半導体ゥエーハのドーパント汚 染量から、さらに、半導体ゥエーハ表層のドーパント汚染分布を示すマップを作成す ることができる。これは、前述のように、表面光電圧法によれば、面内の広い領域で正 確に表層の抵抗率分布を測定することができるため、このデータを用いれば、渦電流 法によるバルタ部の抵抗率との差の分布を簡単に求めることができる。
このようにして作成したドーパント汚染分布を示すマップが図 7である。汚染量が大 きいほど濃い色で表示されている。図 7から、ドーパント汚染量は、ゥエーハ全体に均 一でなぐ中心部に比較して周辺部の汚染量が大きいことが分かる。そして、このよう に、汚染分布を視覚化することで、半導体ゥエーハのドーパント汚染の評価が容易 になる。
[0043] 尚、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示 であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成 を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範 囲に包含される。
[0044] 例えば、上記においては主にシリコンゥエーハのリン汚染に関して説明した力 汚 染により抵抗率が変化するものであれば、 B、 Al、 Ga、 In、 P、 Sb、 As等の、半導体 ゥエーハに通常用いられるドーパントによる汚染を評価する場合にも適応できる。ま た、評価に用いる半導体ゥエーハは、 GaAs等の化合物半導体のゥエーハであって ちょい。

Claims

請求の範囲
[1] 半導体ゥエーハのドーパント汚染の評価方法であって、半導体ゥエーハのバルタ 部の抵抗率を渦電流法により測定し、前記半導体ゥエーハの表層の抵抗率を表面 光電圧法により測定し、前記渦電流法により測定したバルタ部の抵抗率の値と表面 光電圧法により測定した表層の抵抗率の値の差から、前記半導体ゥエーハのドーパ ント汚染量を求めることを特徴とする半導体ゥエーハのドーパント汚染の評価方法。
[2] 前記渦電流法及び表面光電圧法による測定を、熱処理後の半導体ゥエーハで行う ことを特徴とする請求項 1に記載の半導体ゥエーハのドーパント汚染の評価方法。
[3] 前記渦電流法による測定を熱処理前の半導体ゥエーハで行!、、前記表面光電圧 法による測定を熱処理後の半導体ゥエーハで行うことを特徴とする請求項 1に記載の 半導体ゥエーハのドーパント汚染の評価方法。
[4] 前記汚染を評価するドーパントを、 P、 B、 Al、 Ga、 In、 Sb、 Asの少なくとも 1つとす ることを特徴とする請求項 1乃至請求項 3のいずれか 1項に記載の半導体ゥエーハの ドーパント汚染の評価方法。
[5] 前記ドーパント汚染を評価する半導体ゥエーハを、シリコンゥエーハとすることを特 徴とする請求項 1乃至請求項 4のいずれ力 1項に記載の半導体ゥエーハのドーパント 汚染の評価方法。
[6] 前記求めた半導体ゥエーハのドーパント汚染量から、半導体ゥエーハ表層のドー パント汚染分布を示すマップを作成することを特徴とする請求項 1乃至請求項 5のい ずれ力 1項に記載の半導体ゥエーハのドーパント汚染の評価方法。
PCT/JP2006/301962 2005-03-25 2006-02-06 半導体ウエーハのドーパント汚染の評価方法 WO2006103832A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP06713105.2A EP1863076B1 (en) 2005-03-25 2006-02-06 Method for evaluating semiconductor wafer dopant contamination

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005089246A JP4353121B2 (ja) 2005-03-25 2005-03-25 半導体ウエーハのドーパント汚染の評価方法
JP2005-089246 2005-03-25

Publications (1)

Publication Number Publication Date
WO2006103832A1 true WO2006103832A1 (ja) 2006-10-05

Family

ID=37053101

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/301962 WO2006103832A1 (ja) 2005-03-25 2006-02-06 半導体ウエーハのドーパント汚染の評価方法

Country Status (6)

Country Link
US (1) US7622312B2 (ja)
EP (1) EP1863076B1 (ja)
JP (1) JP4353121B2 (ja)
KR (1) KR101175128B1 (ja)
TW (1) TWI397968B (ja)
WO (1) WO2006103832A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4765949B2 (ja) * 2007-01-29 2011-09-07 信越半導体株式会社 半導体基板のｐ汚染評価方法
JP6063616B2 (ja) * 2010-12-21 2017-01-18 株式会社Sumco シリコン試料の分析方法
CN111477560B (zh) * 2020-05-14 2023-03-03 包头美科硅能源有限公司 太阳能电池用镓、硼掺杂单晶硅棒区分的快速检测方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6412277A (en) * 1987-07-06 1989-01-17 Suzuki Motor Co Specific resistance measuring apparatus
JP2004055935A (ja) * 2002-07-23 2004-02-19 Japan Science & Technology Corp 交流表面光電圧計測装置及びそれを用いた半導体表面の非破壊不純物汚染濃度測定方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3767116B2 (ja) * 1997-09-12 2006-04-19 信越半導体株式会社 シリコンウエーハ表層の重金属汚染評価方法
TW390963B (en) * 1997-09-26 2000-05-21 Shinetsu Handotai Kk Method and apparatus for detecting heavy metals in silicon wafer bulk withhigh sensitivity
US6303396B1 (en) * 1999-09-29 2001-10-16 Advanced Micro Devices, Inc. Substrate removal as a function of resistance at the back side of a semiconductor device
US6489776B1 (en) * 1999-11-02 2002-12-03 The Board Of Trustees Of The Leland Stanford Junior University Non-contact mechanical resonance method for determining the near surface carrier mobility in conductors
JP3556549B2 (ja) * 1999-12-10 2004-08-18 シャープ株式会社 シート抵抗測定器および電子部品製造方法
WO2001086698A2 (en) * 2000-05-10 2001-11-15 Kla-Tencor, Inc. Method and system for detecting metal contamination on a semiconductor wafer
US6878038B2 (en) * 2000-07-10 2005-04-12 Applied Materials Inc. Combined eddy current sensing and optical monitoring for chemical mechanical polishing
US7106425B1 (en) * 2000-09-20 2006-09-12 Kla-Tencor Technologies Corp. Methods and systems for determining a presence of defects and a thin film characteristic of a specimen
JP3893608B2 (ja) * 2000-09-21 2007-03-14 信越半導体株式会社 アニールウェーハの製造方法
JP3736749B2 (ja) * 2001-12-12 2006-01-18 信越半導体株式会社 半導体ウェーハの抵抗率測定方法
US6884634B2 (en) * 2002-09-27 2005-04-26 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Specifying method for Cu contamination processes and detecting method for Cu contamination during reclamation of silicon wafers, and reclamation method of silicon wafers
JP2004207601A (ja) 2002-12-26 2004-07-22 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの熱処理方法
WO2005022135A1 (en) * 2003-08-27 2005-03-10 Prussin Simon A In situ determination of resistivity, mobility and dopant concentration profiles
JP4416566B2 (ja) * 2004-04-26 2010-02-17 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 不純物金属濃度測定の方法
US7030633B1 (en) * 2004-12-03 2006-04-18 Chunong Qiu Four-terminal methods for resistivity measurement of semiconducting materials

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6412277A (en) * 1987-07-06 1989-01-17 Suzuki Motor Co Specific resistance measuring apparatus
JP2004055935A (ja) * 2002-07-23 2004-02-19 Japan Science & Technology Corp 交流表面光電圧計測装置及びそれを用いた半導体表面の非破壊不純物汚染濃度測定方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1863076A4 *

Also Published As

Publication number Publication date
JP4353121B2 (ja) 2009-10-28
TW200707611A (en) 2007-02-16
US20080108155A1 (en) 2008-05-08
EP1863076B1 (en) 2018-11-28
TWI397968B (zh) 2013-06-01
KR20080002765A (ko) 2008-01-04
US7622312B2 (en) 2009-11-24
EP1863076A1 (en) 2007-12-05
KR101175128B1 (ko) 2012-08-20
JP2006269962A (ja) 2006-10-05
EP1863076A4 (en) 2010-12-08

Similar Documents

Publication Publication Date Title
US7397046B2 (en) Method for implanter angle verification and calibration
JP4353121B2 (ja) 半導体ウエーハのドーパント汚染の評価方法
US6754553B2 (en) Implant monitoring using multiple implanting and annealing steps
US5138256A (en) Method and apparatus for determining the thickness of an interfacial polysilicon/silicon oxide film
JP2011021898A (ja) 走査プローブ顕微鏡用標準試料及びキャリア濃度測定方法
JP2005223098A (ja) ドーパント汚染の評価方法及び熱処理工程の管理方法並びにドーパント汚染量の測定方法
US20050142671A1 (en) Low energy dose monitoring of implanter using implanted wafers
US20100050939A1 (en) Method for determining the performance of implanting apparatus
JP5561245B2 (ja) 半導体基板の評価方法
Tyavlovsky et al. Scanning photostimulated electrometry for testing the uniformity of spatial distribution of semiconductor wafers parameters
KR20160013043A (ko) 반도체 웨이퍼의 평가 방법
JP2006216825A (ja) 半導体ウエーハの熱処理工程に用いる部材または治具のドーパント汚染の評価方法
JP2006278406A (ja) イオン注入量分布評価方法
EP1610373A2 (en) Method and apparatus for determining generation lifetime of product semiconductor wafers
US6639228B2 (en) Method for molecular nitrogen implantation dosage monitoring
CN103887204A (zh) 一种与激光退火工艺问题相关的排除硅片质量因素的方法
Tallian et al. Monitoring Ion Implantation Energy Using Non‐contact Characterization Methods
Staub The low energy X-ray spectrometry technique as applied to semiconductors
Boussey Stripping Hall effect, sheet and spreading resistance techniques for electrical evaluation of implanted silicon layers
Tallian et al. Implant Monitoring Measurements On Ultra Shallow Implants Before And After Anneal Using Photomodulated Reflection And Junction Photovoltage Measurement Techniques
JP2004507878A (ja) 酸化膜電荷測定装置を監視ならびに較正するデバイスおよびその方法
US20190265110A1 (en) Method for measuring a temperature
CN113363137A (zh) 一种SiGe结构载流子浓度的监控方法
JP2012049344A (ja) ボロンドープｐ型シリコン中の鉄濃度分析における定量分析限界決定方法
Shibata et al. Evaluation by spectroscopic ellipsometryof Si amorphized layer thickness after implantation and solid phase re-growth at low annealing temperatures

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11886059

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2006713105

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020077021481

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Ref document number: DE

NENP Non-entry into the national phase

Ref country code: RU

WWW Wipo information: withdrawn in national office

Ref document number: RU

WWP Wipo information: published in national office

Ref document number: 2006713105

Country of ref document: EP