WO2006037262A1 - A system of extending address on atm universal test operation interface bus and the method thereof - Google Patents

A system of extending address on atm universal test operation interface bus and the method thereof Download PDF

Info

Publication number
WO2006037262A1
WO2006037262A1 PCT/CN2005/001451 CN2005001451W WO2006037262A1 WO 2006037262 A1 WO2006037262 A1 WO 2006037262A1 CN 2005001451 W CN2005001451 W CN 2005001451W WO 2006037262 A1 WO2006037262 A1 WO 2006037262A1
Authority
WO
WIPO (PCT)
Prior art keywords
vpi
vci
cell
atm
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2005/001451
Other languages
English (en)
French (fr)
Inventor
Chang Kong Yao
Guo Sheng Wu
Wei Feng Shi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to US11/664,951 priority Critical patent/US7990991B2/en
Publication of WO2006037262A1 publication Critical patent/WO2006037262A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/50—Testing arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5628—Testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5685—Addressing issues

Definitions

  • the present invention relates to a system and method for extending a single address on a UTOPIA (ATM Universal Test Operation Interface) bus to multiple addresses in an ATM (Asynchronous Transfer Mode) switching system, and more particularly to utilizing ATM VP (Virtual Path virtual channel) /VC (Virtual Channel virtual path) table lookup and exchange to achieve address expansion system and its method.
  • UTOPIA ATM Universal Test Operation Interface
  • ATM ATM Universal Test Operation Interface
  • DSLAM Digital Subscriber Line Access Multiplexer
  • a DSLAM device needs to provide several network-side interfaces and several user ports.
  • Many ATM switch chips only provide one UTOPIA (L2) interface, which obviously cannot meet the needs of most situations, such as small DSLAMs.
  • UTOPIA UTOPIA
  • Some chips use a custom interface, female port Any- ⁇ interface, multi-level multiplexing to achieve address expansion, but there are limitations ⁇ ATM switch chip! Physical layer chip must accept this customization at both ends The private interface, which sets the barrier to the flexibility of the system.
  • the effective VPI and VCI can only have 7 bits, which limits the value of the effective VPI/VCI.
  • the number of connections supported by each port on the user side is often not required (for example, each MODEM supports 8 connections), but the VPI/VCI values of these connections are not limited (VPI: 0 to 255, VCI). : 0 ⁇ 65535), 7bit VPI+VCI is obviously not enough. If you want to support expansion to more ports, such as large DSLAMs requiring more than 1K user ports, it is even more stretched. Summary of the invention
  • the technical problem to be solved by the present invention is to provide a confirmation copy of the address extension on the ATM universal test operation interface bus.
  • System and method thereof which can implement a single address (PHY port) expansion on a UTOPIA bus into multiple addresses (PHY ports) in an ATM switching system, and does not require an ATM switch chip to support a certain private interface, and for each PHY port
  • the value of VPI/VCI is not limited.
  • the present invention provides a conversion module to implement conversion between different interfaces, and realizes different ports by dividing the VPI/VCI within the switch chip and establishing a specific VP/VC table in the conversion module. VPI, VCI exchange.
  • the present invention provides a system for address expansion on an ATM universal test operation interface bus, which is applied to an ATM switching system for implementing a single address expansion on an ATM universal test operation interface bus to multiple addresses, and is characterized in that
  • the address extension system includes:
  • a conversion module, a VP table and a VC table are established, and the VPI and VCI exchange of different ports are implemented by searching the VP/VC table, and the conversion module and the ATM switch chip are connected through an ATM universal test operation interface, and the The ATM switch chip is the master device, and the conversion module is the slave device;
  • a plurality of physical layer chips are connected to the conversion module through a standard interface or a non-standard interface according to the number of physical ports to be supported, and the conversion module is a master device, and the physical layer chip is a slave device.
  • the above-mentioned system for address expansion on the ATM universal test operation interface bus is characterized in that the conversion module further provides a host interface for implementing software maintenance on the VP/VC table.
  • the invention also provides a method for address expansion on an ATM universal test operation interface bus, which is characterized in that it comprises the following steps:
  • an address extension system on an ATM universal test operation interface bus comprising an ATM switch chip and a conversion module connected through an ATM universal test operation interface, the conversion module being also connected to a plurality of physical layer chips;
  • the VPI/VCI inside the chip is divided by a predetermined rule;
  • the VPI and VCI exchanges of different ports are implemented by looking up the VP/VC table in the uplink and downlink, and the routing of the cells is completed.
  • the above method for address expansion on the ATM universal test operation interface bus is characterized in that only the VPI/VCI of the client end is stored in the VP/VC table, and the VPI/VCI of the ATM switch chip side is implicit in the address information of the cell. .
  • the above method for address extension on the ATM universal test operation interface bus is characterized in that the predetermined rule for dividing the VPI/VCI inside the ATM switch chip is as follows.
  • VPI 0
  • the conversion module port only needs to occupy the internal VC table space of the switch chip (portId*m+32r;
  • the VCI seen by the switch chip is only visible inside the chip and shielded from the outside;
  • the conversion module port needs to occupy the internal VP table space of the switch chip (portId*i+l).
  • the above method for address expansion on the ATM universal test operation interface bus is characterized in that, in the uplink direction, the cell lookup table routing process is as follows - the conversion module receives an uplink ATM cell and acquires the source of the cell The port address portld; traverses all entries under the source port in the VP table of the conversion module, and performs matching by the cell header VPI to perform VP table search; - if a match is found, the cell header VPI is converted into the entry in the VP table. The address in the middle is incremented by 1, and the VCI is unchanged. The cell is sent to the ATM universal test operation interface to complete an uplink cell routing.
  • the above method for address expansion on the ATM universal test operation interface bus is characterized in that, in the downstream direction, The process of the cell lookup table routing is as follows:
  • the conversion module receives the ATM cell of the next row, and obtains the VPI value from the cell header;
  • the method for address expansion on the ATM universal test operation interface bus is characterized in that the conversion module further provides a host interface to implement software maintenance on the VP/VC table, and the maintenance thereof includes:
  • the single PHY on the ATM switch chip bus can be conveniently extended to multiple PHY ports without increasing the excessive cost, thereby increasing the flexibility of the related ATM switch chip application.
  • FIG. 1 is a hardware block diagram of an implementation method of the present invention
  • FIG. 2 is a schematic diagram of dividing a VCI port by port in the switch chip of the present invention
  • FIG. 3 is a schematic diagram of dividing a VPI of a switch chip according to the present invention by port;
  • FIG. 4 is a schematic diagram of a VC table entry of a conversion module of the present invention.
  • FIG. 5 is a schematic diagram of a conversion module VP table entry of the present invention.
  • Figure 6 is a system implementation step diagram of the present invention.
  • FIG. 7 is a flow chart and a flow chart of a cell in the uplink direction according to the present invention.
  • the hardware block diagram of the present invention is as shown in FIG. 1: comprising an ATM switch chip 10, a conversion module 20, and a plurality of PHY chips 30 (physical layer chips), wherein the UTOPIA standard interface 12 between the ATM switch chip and the conversion module (may be It is L1 or L2), the ATM switch chip 10 is the master device, the conversion module 20 is the slave device, and the conversion module 20 occupies a PHY address (the A interface in the figure); the conversion module 20 and the PHY chip
  • the interface 23 between 30 may be a standard interface or a non-standard interface (B interface in the figure).
  • the conversion module 20 is a master device, and the PHY chip 30 is a slave device. (slave) device.
  • the conversion module B interface can be UTOPIA L2; if you want to expand to 1024 PHY interfaces, consider an interface such as Any-PHY.
  • the specific implementation of the B interface is not claimed in the present invention.
  • the invention separates the VPI/VCI inside the ATM switch chip according to different domains to distinguish different ports (refer to the extended port), and the application layer can identify the port according to the division method of the VPI/VCI.
  • the specific division method will be explained in the following description.
  • the present invention designs a VP/VC table and a corresponding search method in the conversion block.
  • the arrangement of the VP/VC table takes into account the utilization of the RAM space and the efficiency of the lookup table: only the VPI/VCI of the client is stored in the table, and the VPI/VCI of the switch chip side is implicit in the address information, which is compared with the general VP/VC table. Compared, it saves half of the space;
  • the downstream direction uses the direct mapping of VPI/VCI to the table address.
  • the efficiency can be fully guaranteed: the conversion module receives the ATM cell from the UTOPIA bus, and determines whether it needs to perform VC according to whether the VPI is 0 or not.
  • VP lookup table if it is a VP lookup table, directly index to the (VPI - 1) entry in the conversion module VP table, and replace the VPI of the cell header with the VPI of the entry, the cell header VCI transparent transmission;
  • VC lookup table directly index to the (VCI-32) entry of the conversion module VC table, and replace the VPI, VCIo of the cell with the VPI and VCI in the entry.
  • the maximum number of table lookups is the maximum number of connections supported per port - the conversion module receives the ATM cell from interface B of Figure 1, and obtains the source port number of the cell, first performing VP Lookup of the table (traverse all entries under the port in the conversion module VP table, match search with the cell header VPI), if found, convert the cell header VPI to the address of the entry in the VP table plus 1, VCI Invariable; if not found, continue to look up the VC table (traverse all entries under the port in the conversion module VC table, match the search with the cell header VPI/VCI), find the cell header VPI to 0, VCI Replace with 32 for the entry in the VC table.
  • the implementation of the system mainly includes the construction of the hardware model, the provisions of the constraints and the design of the software processing flow.
  • the system implementation steps are described in Figure 6:
  • Step 601 first construct a hardware implementation model:
  • the hardware implementation model is shown in Figure 1: It includes an ATM switch chip, a conversion module, and several PHY chips.
  • the conversion module occupies a PHY address (A interface in the figure); the interface between the conversion module and the PHY chip can be a standard interface or a non-standard interface (B interface in the figure), according to the desired Depending on the number of supported PHY ports, the conversion module is the master device and the PHY chip is the slave device.
  • Step 602 specifying constraints, including the relevant provisions of the VPI/VCI inside the switch chip:
  • the VPI/VCI on the port where the conversion module is located in the switch chip is as follows:
  • Step 603 Establish a VP/VC lookup table inside the conversion module and an interface provided by the conversion module to the host (HOST) -
  • Bit24 is flag
  • Bit23 ⁇ 16 is VPI
  • Bitl5 ⁇ 0 is VCI
  • VPI is supported
  • VCI Yuanwei is 0 ⁇ 255, respectively ( ⁇ 65535; here is the UNI interface as an example. If you want to support the Lan I interface, you need to add this entry to 29bit, Bit28 is flag, Bit27 ⁇ 16 is VPI, Bitl5 ⁇ 0 is VCI. , support VPI, VCI Yuan Wai respectively ( ⁇ 4095, ( ⁇ 65535;
  • Bit8 9 bits per entry
  • Bit7 ⁇ 0 is VPI
  • 'range 0 ⁇ 255;
  • Bitl2 For flag
  • VPI VPI
  • VPI range 0 ⁇ 4095
  • the conversion module must also provide a host interface to implement software maintenance on the VP/VC table.
  • the maintenance includes:
  • the upstream and downstream look-up tables need protection (such as dual-port RAM).
  • Step 701 after the cell enters from the B interface, the conversion module obtains the cell PHY port number portld;
  • Step 702 First, look up the VP table, and calculate the base address of the port in the VP table as VPJTABLE_BASE-ADDR+i X portld (VP_TABLE_BASE_ADDR is the base address of the entire VP table, i is the maximum number of VP connections supported per port), and then traverse i entries to find;
  • Step 704 replacing the VPI (8 bit) of the cell header with the following value: the address offset of the entry in the VP table (relative to VP-TABLE_BASE_ADDR) + 1, and the VCI value is transparently transmitted; and the cell is sent Going to interface A, completing an uplink cell routing; while continuing to wait for the next cell to arrive (step 709);
  • Step 705 If none of the entries in the VP table match, then look up the VC table, and determine that the base address of the port in the VC table is VC_TABLE_BASE_ADDR+mXportId (VP-TABLE_BASE_ADDR is the entire VC table) Base address, m is the maximum number of VC connections supported per port), and then traverse to find m entries;
  • Step 708 if there is no matching item in the VC table, the cell is discarded;
  • Step 709 continue to wait for the next cell to arrive.
  • Step 801 A person interface A receives a cell transmitted from the ATM switch chip, and extracts a VPI (8 bit) H from the cell header;
  • Step 802 the VPI value is 0, for the VC connection, go to step 804; if the VPI value is not equal to 0, then the VP connection, go to step 803;
  • Step 803 Perform VP table lookup on the VP connection, and take out the VPI value in the cell header, (VPI-1) »j (i is the maximum number of VP connections supported per port, i is the jth power of 2), portId.
  • Use (VPI-1) as the address to directly point to the entry of the VP table, check whether the flag bit of the connection is 1, and determine whether a match is found (step 805). If flag l, the connection is valid, and the VPI in the entry is taken out. The value is used to replace the 8-bit VPI value in the cell header.
  • the system and method for address expansion on the ATM universal interface bus of the present invention can conveniently expand a single PHY on the ATM switch chip bus into multiple PHY ports without increasing excessive cost, thereby Increased flexibility in related ATM switch chip applications.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

ATM通用测试操作接口总线上地址扩展的系统及其方法 技术领域
本发明涉及一种在 ATM (异步传输模式）交换系统中用来实现 UTOPIA (ATM通用测 试操作接口）总线上单个地址扩展为多个地址的系统及其方法，尤其涉及一种利用 ATM VP (Virtual Path虚通道） /VC (Virtual Channel虚通路）表查找及交换来实现地址扩展 的系统及其方法。 背景技术
在 ATM交换系统中， 往往需要实现多个物理端口之间的 VP/VC交换， 比较典型的如
DSLAM (Digital Subscriber Line Access Multiplexer数字用户线路接入复用设备） 。 一般来说，一个 DSLAM设备需要提供若干个网络侧接口以及若干个用户端口，而很多 ATM 交换芯片只提供一个 UTOPIA (L2)接口，显然不能满足大多数情况下的需求，如小型 DSLAM 一般就要求有 32个以上的用户端口， 因此对 ATM交换芯片 UTOPIA地址的扩展就成为必 然。 有的芯片通过自定义的接口， 女口 Any- ΡΗΥ接口， 采用多级复用的方式来实现地址扩 展，但有其局限性 ^ ATM交换芯片 !物理层芯片两端必须都接受这种自定义私有接口， 这就对系统的灵活性设置了障碍。
在 PHY地址扩展技术中，必须 接口来标识扩展后的不同端口，一般的考虑是在 ATM 信元头上加入端口标识， 而许多 ATM交换芯片只提供用户修改 VPI/VCI的接口 （有的芯 片釆用在用户定义域 -- H5/UDF中提供私有接口的方法）， 因此在 VPI/VCI中加入端口标 识可以认为是一种通用的方法（这里的通用是指该方法不受芯片型号限制） 。 而这种方 法存在以下问题： 交换芯片内部的 VP/VC表空间有限， 比如可供给需要扩展的端口使用 的 VC表为 4K， 并假设该端口需扩展为 32个端口， 这就需要用 5bit来标识端口， 有效 的 VPI、 VCI就只能有 7bit， 这就限制了有效 VPI/VCI的取值。 而在 DSLAM系统中， 往 往对用户侧每个端口支持的连接数要求不髙（比如每个 MODEM支持 8条连接)， 但不限制 这些连接的 VPI/VCI取值 (VPI : 0〜255， VCI : 0~65535)， 7bit的 VPI+VCI显然是不够的， 如果要支持扩展到更多的端口，如大型 DSLAM要求 1K个以上的用户端口，就更是捉襟见 肘。 发明内容
本发明所要解决的技术问题在于提供一种 ATM通用测试操作接口总线上地址扩展的 确 认 本 系统及其方法， 其可在 ATM交换系统中实现 UTOPIA总线上单个地址（PHY端口）扩展为 多个地址 （PHY端口） ， 且不要求 ATM交换芯片支持某种私有接口， 并对每个 PHY端口 VPI/VCI取值不作限制。
为了实现上述目的， 本发明提供了一个转换模块来实现不同接口之间转换， 并通过 在交换芯片内部对 VPI/VCI作一定的划分以及在转换模块中建立特定的 VP/VC表来实现 不同端口的 VPI、 VCI交换。
具体的，本发明提供了一种 ATM通用测试操作接口总线上地址扩展的系统，应用于 ATM交换系统中， 用于实现 ATM通用测试操作接口总线上单个地址扩展为多个地址， 其 特点在于， 该地址扩展系统包括：
—ATM交换芯片，在其内部对 VPI/VCI以一预定规则作划分，供应用层依据该划分 来识别端口；
一转换模块， 建立有一 VP表和一 VC表， 通过査找该 VP/VC表来实现不同端口的 VPI、 VCI交换， 该转换模块与该 ATM交换芯片之间通过 ATM通用测试操作接口连接， 且 该 ATM交换芯片为主设备， 转换模块为从设备； 以及
多个物理层芯片，与该转换模块之间根据所要支持的物理端口数量而通过标准接口 或者非标准的接口连接， 且该转换模块为主设备， 物理层芯片为从设备。
上述的 ATM通用测试操作接口总线上地址扩展的系统，其特点在于，该转换模块还 提供有主机接口， 用于实现软件对 VP/VC表的维护。
本发明还提供了一种 ATM通用测试操作接口总线上地址扩展的方法， 其特点在于， 包括如下步骤：
构建一 ATM通用测试操作接口总线上地址扩展的系统，该系统包括通过 ATM通用测 试操作接口连接的一 ATM交换芯片和一转换模块，该转换模块还与多个物理层芯片连接； 对该 ATM交换芯片内部的 VPI/VCI以一预定规则进行划分；
在该转换模块内部建立一 VP表和一 VC表；
通过上下行的査找该 VP/VC表实现不同端口的 VPI、 VCI交换， 完成信元的路由。 上述的 ATM通用测试操作接口总线上地址扩展的方法，其特点在于，该 VP/VC表中 仅存放用户端的 VPI/VCI, 而 ATM交换芯片侧的 VPI/VCI隐含在信元的地址信息中。
上述的 ATM通用测试操作接口总线上地址扩展的方法，其特点在于，对该 ATM交换 芯片内部的 VPI/VCI进行划分的预定规则如下. ·
如果 VPI=0, 则认为是 VC连接；
VPI=0的 VCI按域对应不同的扩展后的端口， VCI从 32起连续分配， 每端口包含 m 个连续的 VCI值： vci = (portId«n) +index+32, 其中 m为 2的 n次方， portld为扩展 后的端口数， index为（0~ (ra- 1) ) ;
转换模块端口仅需占用交换芯片内部 VC表空间为（portId*m+32r;
交换芯片所见的 VCI仅为芯片内部可见， 对外屏蔽；
对于 VPI为非 0的信元进行 VP交换；
对于 vpi=0除外的 VPI按域对应不同的扩展后的端口， VPI从 1起连续分配， 每端 口包含 i个连续的 VPI值： vpi=poriId«j+index+l , 其中 i为 2的 j次方， portld为 扩展后的端口数， index为 (0~(i- 1) ) ;
转换模块端口需占用交换芯片内部 VP表空间为 (portId*i+l)。
上述的 ATM通用测试操作接口总线上地址扩展的方法， 其特点在于， 该 VP表中每 端口提供 i个条目， 每条目对应一条 VP连接， 每条目包含有 9个 bit, 其中 Bit8为标 识 flag, Bit7〜(！为 VPI， 范围为 0~255； 该标识 flag用来指示该连接是否有效， 如果 ag= l， 该连接为有效连接， 如果 flag=0， 则该连接为无效连接； 且表地址空间连续 分配， 总共为 poriId*I地址。
上述的 ATM通用测试操作接口总线上地址扩展的方法， 其特点在于， 该 VC表中每 端口提供 m条目，每条目对应一条 VC连接，每条目包含有 25bit，其中 Bit24为标识 flag, Bit23〜16为 VPI, Bitl5〜0为 VCI, 支持 VPI、 VCI范围分别为 0~255、 (Γ65535 ， 该 标识 flag用来指示该连接是否有效，如果 flag= l,该连接为有效连接， '如果 flag=0， 则该连接为无效连接； 且表地址空间连续分配， 总共有 portId*m地址。
上述的 ATM通用测试操作接口总线上地址扩展的方法， 其特点在于， 在上行方向， 该信元査表路由的过程如下- 该转换模块接收到一上行的 ATM信元， 并获取该信元的来源端口地址 portld; 遍历转换模块 VP表中该来源端口下的所有条目，以信元头 VPI进行匹配进行 VP表 的査找； - 如果找到匹配项， 则将信元头 VPI转换为该条目在 VP表中的地址加 1， VCI不变， 将信元发送到该 ATM通用测试操作接口， 完成一次上行的信元路由；
如果没有找到匹配项， 则继续遍历转换模块 VC表中该来源端口下的所有条目， 以 信元头 VPI/VCI进行匹配进行 VP表的查找， 找到则将信元头 VPI置为 0， VCI替换为该 条目在 VC表中的地址加上 32， 将信元发送到该 ATM通用测试操作接口， 完成一次上行 的信元路由； 否则丢弃信元， 等待下一个信元。
上述的 ATM通用测试操作接口总线上地址扩展的方法， 其特点在于， 在下行方向， 该信元査表路由的过程如下：
该转换模块接收到一下行的 ATM信元， 并从信元头中获取 VPI值；
如果 VPI值为 0， 则为 VC连接， 进行 VC查表， 由信元头中获取 VCI值后直接索引 到转换模块 VC表的第（VCI- 32)个条目， 得到端口地址 portld, 查看该连接的 flag位 是否为 1， 如果 flag=l， 该连接有效， 用该条目中的 VPI和 VCI值替换信元的 VPI、 VCI 值， 然后将信元发送到端口地址 portld, 完成一次下行的信元路由； 如果 flag=0， 连接 无效， 丢弃信元；
如果 VPI值不为 0， 则为 VP连接， 进行 VP査表， 直接索引到转换模块 VP表中的 第（VPI-1 )个条目，得到端口地址 portld,査看该连接的 flag位是否为 1，如果 flag=l， 该连接有效， 用该条目中的 VPI值替换信元的 VPI值， 而 VCI值不变， 然后将信元发送 到端口地址 portld, 完成一次下行的信元路由； 如果 flag=0, 连接无效， 丢弃信元。
上述的 ATM通用测试操作接口总线上地址扩展的方法，其特点在于，该转换模块还 提供有主机接口， 实现软件对 VP/VC表的维护， 其维护包括：
通过主机 CPU读写所有表项；
通过主机 CPU设置两端环回；
对外部读写和内部读进行保护， 避免同时操作引起异常；
对上下行查表进行保护。
采用本发明， 可以在不增加过多的成本情况下将 ATM交换芯片总线上的单 PHY方便 地扩展为多个 PHY端口， 从而增加相关 ATM交换芯片应用的灵活性。
以下结合附图和具体实施例对本发明进行详细描述， 但不作为对本发明的限定。 附图说明
图 1 是本发明的实现方法的硬件框图；
图 2是本发明的交换芯片内部 VCI按端口划分示意图；
图 3是本发明的交换芯片内部 VPI按端口划分示意图；
图 4是本发明的转换模块 VC表条目示意图；
图 5是本发明的转换模块 VP表条目示意图；
图 6是本发明的系统实现步骤图；
图 7是本发明的上行方向的信元査表、 路由流程图；
图 8是本发明的下行方向的信元査表、 路由流程图。 本发明的最佳实施方式
下面结合附图对技术方案的实施作进一步的详细描述。
本发明的硬件框图如图 1所示： 包括一个 ATM交换芯片 10、一个转换模块 20、及若 干 PHY芯片 30 (物理层芯片） ， 其中 ATM交换芯片与转换模块之间为 UTOPIA标准接口 12 (可以是 Ll，也可以是 L2) , ATM交换芯片 10为主（master) 设备， 转换模块 20为从 (slave) 设备， 转换模块 20占用一个 PHY地址 （图中 A接口） ； 转换模块 20与 PHY 芯片 30之间的接口 23可以为标准的接口也可以为非标准的接口 （图中 B接口） ， 根据 所要支持的 PHY端口数量而定，转换模块 20为主 (master)设备， PHY芯片 30为从 (slave) 设备。例如， 要扩展为 32个 PHY端口， 则转换模块 B接口可以是 UTOPIA L2; 如果要扩 展为 1024个 PHY接口， 则可以考虑诸如 Any-PHY这样的接口。 B接口的具体实现不在本 发明中进行申明。
本发明将 ATM交换芯片内部的 VPI/VCI按照不同的域划分来区别不同的端口（指扩展 后的端口），应用层可依据 VPI/VCI的这种划分方法来识别端口。具体的划分方法将在下 面的描述中说明。
为了实现交换芯片内部 VPI/VCI到用户端口 VPI/VCI的交换， 本发明在转换稹块中 设计了一种 VP/VC表以及相应的査找方法。 VP/VC表的安排兼顾 RAM空间的利用率及查 找表的效率： 表中仅存放用户端的 VPI/VCI, 交换芯片侧的 VPI/VCI隐含在地址信息中， 与一般的 VP/VC表相比， 节省了一半的空间； 査表方面：
下行方向（图 1所示的 downstream方向）采用 VPI/VCI到表地址的直接映射，效率 可以充分保证：转换模块从 UTOPIA总线上接收到 ATM信元，根据 VPI是否为 0判断其需 要进行 VC还是 VP查表， 如果是 VP查表， 则直接索引到转换模块 VP表中的第 （VPI - 1 ) 个条目， 并用该条目的 VPI替换信元头的 VPI， 信元头 VCI透传； 如果是 VC査表， 则直 接索引到转换模块 VC表的第（VCI-32)个条目，并用该条目中的 VPI和 VCI替换信元的 VPI、 VCIo
上行方向 （图 1所示的 upstream方向）最大查表次数为每端口支持的最大连接数- 转换模块从图 1接口 B接收到 ATM信元， 并取得该信元的来源端口号,先进行 VP表的查 找 (遍历转换模块 VP表中该端口下的所有条目，以信元头 VPI进行匹配査找），如果找到， 则将信元头 VPI转换为该条目在 VP表中的地址加 1， VCI不变； 如果没有找到， 则继续 查找 VC表（遍历转换模块 VC表中该端口下的所有条目， 以信元头 VPI/VCI进行匹配査 找） ， 找到则将信元头 VPI置为 0， VCI替换为该条目在 VC表中的地址加上 32。
通过上下行的査表转换， 实现了信元在交换芯片与各 PHY芯片之间的路由。 关于 VP/VC表的设计和查找方法将在下面的描述中进行说明。
本系统的实现主要包括硬件模型的构建、 约束条件的规定及软件处理流程的设计。 如图 6描述了系统实现步骤：
步骤 601， 首先构建硬件实现模型：
硬件实现模型见图 1所示： 包括一个 ATM交换芯片、 一个转换模块、 及若干 PHY 芯片，其中 ATM交换芯片与转换模块之间为 UTOPIA标准接口， ATM交换芯片为主 (master) 设备， 转换模块为从（slave)设备， 转换模块占用一个 PHY地址（图中 A接口） ； 转换 模块与 PHY芯片之间的接口可以为标准的接口也可以为非标准的接口 （图中 B接口） ， 根据所要支持的 PHY端口数量而定，转换模块为主（master)设备， PHY芯片为从（slave) 设备。
步骤 602， 规定约束条件， 包括对交换芯片内部 VPI/VCI进行相关的规定： 对交换 芯片内部在转换模块所在端口上的 VPI/VCI作如下规定：
( 1)如果 VPI=0 (也可以是其它固定值） ， 则认为是 VC连接；
(2) VPI=0的 VCI按域对应不同的端口（指扩展后的端口）， VCI从 32起连续分配， 每端口包含 m (m为 2的 n次方）个连续的 VCI值： vci = (portId«n) +index+32,其中 portld为扩展后的端口数， index为（(T(m- 1) )， 如图 2所示（图中假设 m=8, 即每个端 口支持 8条 VC连接） ；
( 3 ) 转换模块端口仅需占用交换芯片内部 VC 表空间为（portId*m+32) (假设 portld=1024, m=8， 则需要 VC表空间： 32+1024*8 = 8224) ;
(4)交换芯片所见的 VCI仅为芯片内部可见， 对外屏蔽；
(5)对于 VPI为非 0的信元进行 VP交换；
(6) VPI (vpi=0除外)按域对应不同的端口， VPI从 1起连续分配， 每端口包含 i (i 为 2的 j次方）个连续的 VPI值： vpi=poriId«j+index+l, 其中 portld为扩展后的端 口数， index (0~(i-l) ) , 如图 3所示（图中假设 i=4， 即每个端口支持 4条 VP连接） ； (7) 转换模块端口需占用交换芯片内部 VP表空间为 (portId*i+l)。
步骤 603, 在转换模块内部建立 VP/VC查找表以及对转换模块为主机（HOST)提供 的接口-
(一）在转换模块内部建立 VP表、 VC表各一：
如图 4所示， 对于 VC表：
( 1 )每端口提供 m条目 （图中 m=8) ， 每条目对应一条 VC连接；
(2)每条目 25bit， Bit24为 flag, Bit23〜16为 VPI, Bitl5〜0为 VCI,支持 VPI、 VCI苑围分别为 0~255， （Γ65535; 这里以 UNI接口为例， 如果要支持蘭 I接口， 则需要 将该条目增加为 29bit， Bit28为 flag, Bit27〜16为 VPI， Bitl5〜0为 VCI， 支持 VPI、 VCI苑围分别为（Γ4095, (Γ65535;
(3)表地址空间连续分配， 总共有 portId*m地址；
(4) Flag用来指示该连接是否有效，如果 flag=l，该连接为有效连接，如果 flag
=0， 则该连接为无效连接。
对于 VP表 (如图 5所示）：
(1) 每端口提供 i个条目 （图中 i=4) , 每条目对应一条 VP连接；
(2) 每条目 9个 bit, Bit8为 flag, Bit7〜0为 VPI，'范围为 0~255； 这里以 UNI 接口为例，如果要支持讀 I接口，则需要将该条目增加为 13bit, Bitl2为 flag, Bitll〜
0为 VPI, 支持 VPI范围分别为 0~4095；
(3) 表地址空间连续分配， 总共为 poriId*i=192;
(4) Flag用来指示该连接是否有效，如果 flag^l,该连接为有效连接，如果 flag =0 , 则该连接为无效连接。
(二）转换模块还必须提供主机接口，以实现软件对 VP/VC表的维护， 其维护包括：
(1 )可以通过主机 CPU读写所有表项，可对整张表刷新，也可对单条表项进行修改；
(2)可以通过主机 CPU设置两端环回；
(3) 需要对外部读写和内部读进行保护， 避免同时操作引起异常;
(4) 上下行査表需要保护 （比如双口 RAM) 。
而软件处理流程（信元查找表、 路由处理流程） 的设计， 如图 7、 8所示： 对于上行方向 （图 1的 upstream方向） ， 如图 7所示：
步骤 701, 信元从 B接口进入后， 转换模块取得该信元 PHY端口号 portld;
步骤 702，先查找 VP表，计算出该端口在 VP表的基地址为 VPJTABLE_BASE一 ADDR+i X portld (VP_TABLE_BASE_ADDR为整个 VP表的基地址， i为每端口支持的最大 VP连接 数） ， 然后遍历 i个条目进行查找；
步骤 703， 判断是否找到匹配项？ 即如果 flag=0， 忽略该条目， 转到步骤 705; 如 果 flag=l， 比较条目中的 VPI值和信元头中的 VPI值是否相同， 如果有相同的， 则为 VP连接， 转到步骤 704;
步骤 704， 将信元头部的 VPI (8bit)用下列值进行替换： 该条目在 VP表的地址偏 移量 （相对于 VP—TABLE_BASE_ADDR) + 1， 而 VCI值透传； 并将信元发送到接口 A， 完 成一次上行的信元路由； 同时继续等待下一信元到达（步骤 709) ； 步骤 705， 如果 VP表的所有条目中没有一个匹配， 则接着查找 VC表， 确定该端口 在 VC表中的基地址为 VC— TABLE— BASE_ADDR+mXportId (VP—TABLE— BASE— ADDR为整个 VC表的基地址， m为每端口支持的最大 VC连接数） ， 然后遍历査找 m个条目；
步骤 706， 判断是否找到匹配项？ 即如果 flag^O, 则忽略该条目， 转到步骤 708; 如果 flag=l， 比较 VPI/VCI值是否相同， 如果有相同的， 则为 VC连接， 转到步骤 707; 步骤 707， 把信元头中的 VPI值替换成 0， 16bitVCI用下列值进行替换： 该条目在 VC表的地址偏移量（相对于 VP— TABLE一 BASE— ADDR) + 32；同时继续等待下一信元到达（步 骤 709) ；
步骤 708, 如果 VC表中也没有匹配项， 则丢弃信元；
步骤 709， 继续等待下一信元到达。
对于下行方向 （图 1的 downstream方向） ， 如图 8所示：
步骤 801, A人接口 A中接收一个从 ATM交换芯片传过来的信元， 并从该信元头中提 取 VPI (8bit) H；
步骤 802, 口果 VPI值为 0， 为 VC连接， 转步骤 804; 如果 VPI值不等于 0， 则为 VP连接， 转步骤 803;
步骤 803， 对 VP连接， 进行 VP表査找； 取出信元头中的 VPI值， （VPI- 1 ) »j (i 为每端口支持的最大 VP连接数， i为 2的 j次方)， 得到 portId。用（VPI- 1)作为地址 直接指向 VP表的条目，査看该连接的 flag位是否为 1，判断是否找到匹配项 (步骤 805)? 如果 flag=l， 该连接有效， 取出条目中的 VPI值， 用来替换信元头中的 8bitVPI值， 信元头中的 VCI值透传输， 然后将该信元发送到端口 portld, 完成一次下行的信元路由 (步骤 807) , 同时继续等待下一信元到达（步骤 810) ； 如果 flag=0， 连接无效， 丢 弃信元（步骤 809) ， 同时继续等待下一信元到达（步骤 810) ； ' 步骤 804， X寸 VC连接， 进行 VC表查找； 取出信元头中的 VCI值， （VCI-32) »n(m 为每端口支持的最大 VC连接数， m为 2的 n次方）， 得到 portId。 用 （VCI-32)作为地 址直接指向 VC表的条目， 査看该连接的 flag位是否为 1， 判断是否找到匹配项 （步骤 806)？如果 flag=l， 该连接有效， 取出条目中的 VPI (8bit) /VCI (16bit)替换信元中 的 VPI (8bit) /VCI (16bit) ,然后将该信元发送到端口 portld,完成一次下行的信元路由 (步骤 808) , 同时继续等待下一信元到达（步骤 810) ； 如果 flag=0， 连接无效， 丢 弃信元（步骤 809) ， 同时继续等待下一信元到达（步骤 810) 。
当信元按照上述的流程进行查找表、 路由或丢弃后， 即达到本系统设计所要达到的 目标。 工业实用性
采用本发明的 ATM通用测 i式操作接口总线上地址扩展的系统及其方法， 可以在不增 加过多的成本情况下将 ATM交换芯片总线上的单 PHY方便地扩展为多个 PHY端口， 从而 增加了相关 ATM交换芯片应用的灵活性。
当然， 本发明还可有其他多种实施例， 在不背离本发明精神及其实质的情况下， 熟 悉本领域的技术人员当可根据本发明作出各种相应的改变和变形， 但这些相应的改变和 变形都应属于本发明所附的杈利要求的保护范围。

Claims

权禾 i」要求
1、 一种 ATM通用测试操作接口总线 Jt地址扩展的系统， 应用于 ATM交换系统中， 用于实现 ATM通用测试操作接口总线上单 地址扩展为多个地址， 其特征在于， 该地址 扩展系统包括- 一 ATM交换芯片，在其内部对 VPI/VCI以一预定规则作划分， 供应用层依据该划分 来识别端口；
一转换模块， 建立有一 VP表和一 VC表， 通过査找该 VP/VC表来实现不同端口的 VPI、 VCI交换， 该转换模块与该 ATM交换芯片之间通过 ATM通用测试操作接口连接， 且 该 ATM交换芯片为主设备， 转换模块为从 备； 以及
多个物理层芯片，与该转换模块之间才艮据所要支持的物理端口数量而通过标准接口 或者非标准的接口连接， 且该转换模块为主设备， 物理层芯片为从设备。
2、 根据权利要求 1所述的 ATM通用测试操作接口总线上地址扩展的系统， 其特征 在于， 该转换模块还提供有主机接口， 用于实现软件对 VP/VC表的维护。
3、 一种 ATM通用测试操作接口总幾上地址扩展的方法， 其特征在于， 包括如下步 骤：
构建一 ATM通用测试操作接口总线上地址扩展的系统，该系统包括通过 ATM通用测 试操作接口连接的一 ATM交换芯片和一涛换模块，该转换模块还与多个物理层芯片连接； 对该 ATM交换芯片内部的 VPI/VCI以一预定规则进行划分；
在该转换模块内部建立一 W表和一 VC表；
通过上下行的査找该 VP/VC表实现不同端口的 VPI、 VCI交换， 完成信元的路由。
4、 根据权利要求 3所述的 ATM通用测试操作接口总线上地址扩展的方法， 其特征 在于， 该 VP/VC表中仅存放用户端的 VPI/VCI, 而 ATM交换芯片侧的 VPI/VCI隐含在信 元的地址信息中。
5、 根据权利要求 4所述的 ATM通用测试操作接口总线上地址扩展的方法， 其特征 在于， 对该 ATM交换芯片内部的 VPI/VCI进行划分的预定规则如下 -- 如果 VPI=0, 则认为是 VC连接；
VPI=0的 VCI按域对应不同的扩展后的端口， VCI从 32起连续分配， 每端口包含 m 个连续的 VCI值： vci = (portId«n)+index+32, 其中 m为 2的 n次方， portld为扩展 后的端口数， index为（0~(m- 1) ) ;
转换模块端口仅需占用交换芯片内部 VC表空间为 (portId*m+32) ； 交换芯片所见的 VCI仅为芯片内部可见， 对外屏蔽；
对于 VPI为非 0的信元进行 VP交换；
对于 vpi=0除外的 VPI按域对应不同的 ί广展后的端口， VPI从 1起连续分配， 每端 口包含 i个连续的 VPI值: vpi=poriId«j+index+l , 其中 i为 2的 j次方， portld为 扩展后的端口数， index为 (0~(i- 1) ) ;
转换模块端口需占用交换芯片内部 VP表空间为 (portId*i+l)。
6、 根据权利要求 5所述的 ATM通用测 i 操作接口总线上地址扩展的方法， 其特征 在于，该 VP表中每端口提供 i个条目，每条目对应一条 VP连接，每条目包含有 9个 bit， 其中 Bit8为标识 flag, Bit7〜0为 VPI,范围为 0~255； 该标识 flag用来指示该连接是 否有效， 如果 flag= l， 该连接为有效连接， Π果 flag=0， 则该连接为无效连接； 且表 地址空间连续分配， 总共为 poriId*I地址。
7、 根据权利要求 6所述的 ATM通用测武操作接口总线上地址扩展的方法， 其特征 在于， 该 VC表中每端口提供 m条目， 每条目对应一条 VC连接， 每条目包含有 25bit， 其中 Bit24为标识 flag, Bit23〜16为 VPI, Bitl5〜0为 VCI, 支持 VPI、 VCI范围分别 为 0~255、 （Γ65535 ， 该标识 flag用来指示该连接是否有效， 如果 flag= l， 该连接为 有效连接，如果 f lag=0，则该连接为无效连換；且表地址空间连续分配，总共有 portId*m 地址。
8、 根据权利要求 7所述的 ATM通用测试操作接口总线上地址扩展的方法， 其特征 在于， 在上行方向， 该信元査表路由的过程女 Π下：
该转换模块接收到一上行的 ATM信元， 并获取该信元的来源端口地址 portld; 遍历转换模块 VP表中该来源端口下的听有条目，以信元头 VPI进行匹配进行 VP表 的查找；
如果找到匹配项， 则将信元头 VPI转换为该条目在 VP表中的地址加 1， VCI不变， 将信元发送到该 ATM通用测试操作接口， 完成一次上行的信元路由；
如果没有找到匹配项， 则继续遍历转换模块 VC表中该来源端口下的所有条目， 以 信元头 VPI/VCI进行匹配进行 VP表的査找， 找到则将信元头 VPI置为 0， VCI替换为该 条目在 VC表中的地址加上 32， 将信元发送 glj该 ATM通用测试操作接口， 完成一次上行 的信元路由； 否则丢弃信元， 等待下一个信元。
9、 根据权利要求 7所述的 ATM通用测试操作接口总线上地址扩展的方法， 其特征 在于， 在下行方向， 该信元査表路由的过程 口下：
该转换模块接收到一下行的 ATM信元， -并从信元头中获取 VPI值； 如果 VPI值为 0， 则为 VC连接， 进行 VC査表， 由信元头中获取 VCI值后直接索引 到转换模块 VC表的第（VCI- 32)个条目， 得到端口地址 portld, 查看该连接的 flag位 是否为 1， 如果 flag=l , 该连接有效， 用该条目中的 VPI禾 EI VCI值替换信元的 VPI、 VCI 值，然后将信元发送到端口地址 portld, 完成一次下行的信元路由； 如果 flag=0， 连接 无效， 丢弃信元；
如果 VPI值不为 0， 则为 VP连接， 进行 VP查表， 3：接索引到转换模块 VP表中的 第（VPI-1 )个条目，得到端口地址 portld,查看该连接的 f lag位是否为 1，如果 flag=l， 该连接有效， 用该条目中的 VPI值替换信元的 VPI值， 而 VCI值不变， 然后将信元发送 到端口地址 portld, 完成一次下行的信元路由； 如果 flag=0， 连接无效， 丢弃信元。
10、根据权利要求 3所述的 ATM通用测试操作接口总、线上地址扩展的方法，其特征 在于， 该转换模块还提供有主机接口， 实现软件对 VP/VC表的维护， 其维护包括- 通过主机 CPU读写所有表项；
通过主机 CPU设置两端环回；
对外部读写和内部读进行保护， 避免同时操作引起异常；
对上下行査表进行保护。
PCT/CN2005/001451 2004-10-09 2005-09-09 A system of extending address on atm universal test operation interface bus and the method thereof Ceased WO2006037262A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/664,951 US7990991B2 (en) 2004-10-09 2005-09-09 System of extending address on ATM universal test operation interface bus and the method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN200410009640.5 2004-10-09
CNB2004100096405A CN100512321C (zh) 2004-10-09 2004-10-09 Atm通用测试操作接口总线上地址扩展的系统及其方法

Publications (1)

Publication Number Publication Date
WO2006037262A1 true WO2006037262A1 (en) 2006-04-13

Family

ID=36142290

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2005/001451 Ceased WO2006037262A1 (en) 2004-10-09 2005-09-09 A system of extending address on atm universal test operation interface bus and the method thereof

Country Status (3)

Country Link
US (1) US7990991B2 (zh)
CN (1) CN100512321C (zh)
WO (1) WO2006037262A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8540493B2 (en) 2003-12-08 2013-09-24 Sta-Rite Industries, Llc Pump control system and method
US7854597B2 (en) 2004-08-26 2010-12-21 Pentair Water Pool And Spa, Inc. Pumping system with two way communication
US20090067437A1 (en) * 2007-09-11 2009-03-12 Tellabs Petaluma, Inc. Methods, systems and computer program products for managing atm ethernet flows
CN112187635B (zh) * 2019-07-01 2023-02-03 中兴通讯股份有限公司 报文转发方法及装置
US11106611B2 (en) * 2019-12-10 2021-08-31 Baker Hughes Oilfield Operations Llc Control system migration using interface card

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2269724A (en) * 1992-08-12 1994-02-16 Plessey Telecomm ATM Network addressing
KR100349805B1 (ko) * 2000-09-29 2002-08-24 엘지전자 주식회사 비동기 전송 모드 스위칭 시스템에서 내부 스위칭 셀의가상 경로 식별자,가상 채널 식별자 활용방법
KR20030054192A (ko) * 2001-12-24 2003-07-02 엘지전자 주식회사 에이티엠 송수신 셀 측정장치 및 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9408574D0 (en) * 1994-04-29 1994-06-22 Newbridge Networks Corp Atm switching system
US5982772A (en) * 1995-11-06 1999-11-09 Sun Microsystems, Inc. Cell interface block partitioning for segmentation and re-assembly engine
US5774465A (en) * 1996-05-17 1998-06-30 Transwitch Corp. Method and apparatus for providing multiple multicast communication sessions in an ATM destination switch
US6343077B1 (en) * 1999-08-03 2002-01-29 Institute For Information Industry Stackable UTOPIA switching apparatus for a broadband switching system
JP2002064497A (ja) * 2000-08-15 2002-02-28 Nec Corp Ａｔｍ交換機
US20020062223A1 (en) * 2000-11-21 2002-05-23 Netiq Corporation System and method for adding network traffic data to a database of network traffic data
US7274684B2 (en) * 2001-10-10 2007-09-25 Bruce Fitzgerald Young Method and system for implementing and managing a multimedia access network device
US20030206550A1 (en) * 2002-04-30 2003-11-06 Transwitch Corporation Methods and apparatus for increasing the number of UTOPIA ports in an ATM device
US20050286529A1 (en) * 2004-06-29 2005-12-29 Ambalavanar Arulambalam Method and apparatus for ATM adaptation layer staggered constant bit rate cell scheduling

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2269724A (en) * 1992-08-12 1994-02-16 Plessey Telecomm ATM Network addressing
KR100349805B1 (ko) * 2000-09-29 2002-08-24 엘지전자 주식회사 비동기 전송 모드 스위칭 시스템에서 내부 스위칭 셀의가상 경로 식별자,가상 채널 식별자 활용방법
KR20030054192A (ko) * 2001-12-24 2003-07-02 엘지전자 주식회사 에이티엠 송수신 셀 측정장치 및 방법

Also Published As

Publication number Publication date
CN1758656A (zh) 2006-04-12
US20090010266A1 (en) 2009-01-08
US7990991B2 (en) 2011-08-02
CN100512321C (zh) 2009-07-08

Similar Documents

Publication Publication Date Title
JP3014612B2 (ja) コネクションレス型通信装置および通信方法
US5991297A (en) Independently sizable memory pages for a plurality of connection ID types in a network switch
JPH07107990B2 (ja) Ａｔｍ方式による送信装置及び通信システム
US5757796A (en) ATM address translation method and apparatus
US5701300A (en) Connectionless server for an asynchronous transfer mode network
US6343077B1 (en) Stackable UTOPIA switching apparatus for a broadband switching system
WO2006037262A1 (en) A system of extending address on atm universal test operation interface bus and the method thereof
US7330471B2 (en) Multi digital subscriber line access multiplexor system
US20020080821A1 (en) ATM SAR (asynchronous transfer module segmentation and reassembly) module for an xDSL communication service chip
CN103188174B (zh) Atm多业务接入交换机中线速处理信元的方法和装置
US6452939B1 (en) ATM interface device with double header conversion
US20090041031A1 (en) Converter and communication control method
CN100393053C (zh) 多路解复用发送受控器
WO2003063421A1 (fr) Procede de realisation d'une couche d'adaptation 2 pour trafic en temps reel a debit binaire variable dans un mode de transfert asynchrone atm
WO2007059800A1 (en) A method for processing atm cells and a device having atm cell processing capabilites
CN100505736C (zh) 一种支持多承载实现信元传输的方法和装置
CN103188170B (zh) Atm多业务接入交换机中vpi/vci转换的方法和装置
CN1096164C (zh) 应用于非同步传输模组的通用测试及操作实体接口标准的交换装置
KR100359910B1 (ko) Ａｔｍ 망에서의 ａｂｒ 다점 대 점 연결을 위한 ｖｐｉ확장 방법
CN1956416B (zh) 一种建立地址解析协议表的方法及网络设备
Park et al. The operation of IP and address resolution over the ATM LAN interworking unit
CN1536833A (zh) 数字用户线用户终端的虚拟局域网接入实现方法
KR100275769B1 (ko) 비동기 전송 모드 셀 처리 시스템의 메모리 운영방법
JP3955640B2 (ja) ポイント対ポイント・インタフェース上にポイント対マルチポイント・インタフェースを再構築する方法
CN100391187C (zh) 一种宽带接入设备

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11664951

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase