WO2005119273A1 - Oscilloscope numerique multivoies - Google Patents

Oscilloscope numerique multivoies Download PDF

Info

Publication number
WO2005119273A1
WO2005119273A1 PCT/FR2005/001315 FR2005001315W WO2005119273A1 WO 2005119273 A1 WO2005119273 A1 WO 2005119273A1 FR 2005001315 W FR2005001315 W FR 2005001315W WO 2005119273 A1 WO2005119273 A1 WO 2005119273A1
Authority
WO
WIPO (PCT)
Prior art keywords
digital oscilloscope
oscilloscope according
channel
channels
circuits
Prior art date
Application number
PCT/FR2005/001315
Other languages
English (en)
Inventor
Daniel Arnoux
Axel Arnoux
Francisque Pion
Gilbert Knockaert
Alexandre Ungerer
Original Assignee
Chauvin Arnoux
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chauvin Arnoux filed Critical Chauvin Arnoux
Priority to US11/597,506 priority Critical patent/US20080061765A1/en
Publication of WO2005119273A1 publication Critical patent/WO2005119273A1/fr

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00—Arrangements for displaying electric variables or waveforms
    • G01R13/02—Arrangements for displaying electric variables or waveforms for displaying measured electric variables in digital form

Definitions

  • the present invention relates to the field of multi-channel digital oscilloscopes.
  • These digital oscilloscopes can be constituted by autonomous equipment comprising one set of electronic and computer means, as well as the display means. They can also consist of a card or a computer peripheral. In this case, part of the signal and display processing is carried out on a computer which this device transforms into an oscilloscope or logic analyzer.
  • Such oscilloscopes are sometimes referred to as "DSO" (Digital Storage Oscilloscope).
  • DSO Digital Storage Oscilloscope
  • the electrical signals at the input of each channel are digitized by an analog-to-digital converter controlled by a programmable clock or time base.
  • the signal combining device has first and second secondary windings of the transformer receiving the part going from the DC component to a low frequency and the part going from a low frequency to a high frequency of the input signal voltage. amplified.
  • the first and second secondary windings cooperate with the primary winding so as to produce a network of substantially zero magnetic flux in the transformer in the range from DC to high frequency, from wideband output signal voltage.
  • the invention relates, in its most general sense, to a multi-channel digital oscilloscope, comprising a plurality of analog inputs, circuits for analog processing of the input signals, sampling circuits, digitization circuits, means for triggering and synchronizing the different channels and electrical isolation means, characterized in that, for N channels, N being greater than 1 and at most equal to the total number of channels, at least the sampling and digitization circuits are located between the analog input and the means of isolation.
  • it comprises means for resynchronizing the traces corresponding to the input signals comprising a master acquisition machine controlling each of the machines for acquiring the sampling circuits of each of the channels.
  • said master acquisition machine is the acquisition machine for one of the channels.
  • said master acquisition machine comprises a main time base delivering a time signal distributed on each channel.
  • said main time base is located after the isolation means (chassis side) and delivers a sampling clock CLK_Ech to all the channels.
  • said isolation means are constituted by a set of transformers.
  • said transformers comprise means for rejection of the common mode, for example an electromagnetic shielding or a winding with a midpoint.
  • said isolation means comprise opto-couplers.
  • said isolation means comprise a set of radio frequency transmission-reception.
  • said isolation means comprise magnetic insulators with a hall effect or with magneto-resistance.
  • At least part of the data exchanged between the chassis and the channels are multiplexed.
  • said insulation means are a combination of the means mentioned above.
  • at least two channels include sampling and digitization circuits constituted by a time base, a trigger circuit on threshold (Trigger) providing the acquisition machine with an edge corresponding to the crossing of the trigger threshold by the input signal.
  • said circuits also include a buffer memory for recording the digitized signals, for example an analog memory located between the sampling circuit and the digitization circuit, a digital memory located between the digitization circuit and the means of isolation or a digital memory located after the isolation means.
  • each channel includes a circuit for identifying and memorizing the clock period corresponding to the trigger (photo-trig).
  • the oscilloscope according to the invention further comprises for each channel a vernier circuit constituted by a ramp generator performing a linear “time difference / voltage difference” conversation to provide information representative of the time interval between the trigger front and the clock front, said information being digitized and transmitted with the signal samples of the corresponding channel.
  • a vernier circuit constituted by a ramp generator performing a linear “time difference / voltage difference” conversation to provide information representative of the time interval between the trigger front and the clock front, said information being digitized and transmitted with the signal samples of the corresponding channel.
  • resynchronization means receiving the conditional information from at least one channel to provide the master acquisition machine with a start signal.
  • the slave acquisition machines control the sampling while awaiting the end of acquisition signal from the master acquisition machine.
  • it comprises for each channel an isolated isolated and regulated supply for supplying the circuits upstream of the isolation means.
  • it comprises a processor controlling the configuration of the acquisition circuits and machines according to of parameters chosen by a user, and ensuring the processing of the data of each channel as well as the service information, to calculate a graphical representation as a function of the signals acquired on the different channels.
  • FIG. 1 represents a schematic view of an oscilloscope according to the invention
  • FIG. 2 represents a view of the input circuits (only three channels are shown).
  • Figure 3 shows a schematic view of an alternative embodiment of the signal acquisition circuits in which the block 100 time bases is located at the chassis potential
  • Figure 4 shows a view of the acquisition machine.
  • FIG. 5 represents the block diagram of the equipment, showing the programming signals exchanged between tracks and chassis.
  • FIG. 1 represents the general architecture of an oscilloscope according to the invention. In this figure, the blocks (1 to 6) framed by a bold line correspond to electronic circuits whose electrical ground is isolated from the electrical ground of the other circuits.
  • the main circuit (1) groups together the signal display means as well as the control means. It comprises a circuit for processing the digital input data constituted by a processor (8) and a coprocessor (7).
  • the coprocessor (7) is constituted by a reconfigurable VLSI high integration component
  • This main circuit (7) also comprises: - a screen controller (9) - a graphic random access memory (10) - a VGA graphic module (11) - memory (12), sound (14) interface modules, a communication controller (15) and a keyboard (16) - a wireless communication module (17) according to the BLUETHOOTH protocol - an RS232 and ETHERNET interface circuit (18).
  • the power supply is designed to respect the galvanic isolation required for each circuit.
  • the main circuit (1) comprises a set of batteries (20) and a supply circuit (60) supplying the different DC and alternative voltages necessary for the operation of the different circuits.
  • Each channel (2 to 5) comprises a transformer (21, 31, 41, 51) associated with a rectifier circuit and with a voltage regulator.
  • the primary of all the channel transformers (21, 31, 41, 51) is supplied by an H-bridge chopper via isolation circuits respectively (25, 35, 45, 55).
  • the circuits (2 to 5) of each channel have a digital input (22, 32, 42, 52) receiving the signal from the analog-digital converter of the corresponding channel, as well as an integrated circuit (23, 33, 43, 53) carrying out the signal scaling treatments as well as an integrated circuit (24, 34, 44, 54) providing the memory and sequencing functions (time base, hold off, pre-trig, post- trig, photo-trig, vernier) grouped under the term: acquisition machine.
  • Each input circuit (2 to 5) exchanges digital information with the main circuit (1) via a bidirectional synchronous type serial link. This connection is isolated by means of an isolation circuit (26, 36, 46, 56).
  • This exchanged digital information includes the sampled and digitized acquisition signals, which are transmitted from each of the channels to the main circuit, and are supplemented by digital service signals, which are transmitted by the card to one or more input circuits. (2 to 5).
  • Figure 2 shows a view of the input circuits (only three channels are shown).
  • each channel includes: - an analog digital converter (27, 37, 47) - a triggering circuit (28, 38, 48) - a time base (29, 39, 49) delivering a signal d clock specific to the corresponding channel, - a digitization and storage circuit (24, 34, 44).
  • the synchronizing channel constitutes the master channel and the other channels are slave channels.
  • the master channel can be any of the channels (2 to 5), and this choice can be reconfigured by the user at any time. In order to obtain a precise positioning of the reconstructed signals, the master channel must exchange signals with the slave channels.
  • the master channel acquisition machine is the one that controls the triggering and stopping of the acquisition of all the channels when the logical conditions are met. (The recording depth is reached, etc.).
  • Each slave channel has in its acquisition machine a set of circuits identical to that of the master channel but in slave configuration. This configuration restricts the functionality of the machine. Deactivation of the sequencing block (40 fig. 2), and processing of the effective trigger (30 fig. 2).
  • the trigger filter block (10 fig. 2) will be used in the case of a multi-channel trigger. .
  • a time base 30 (fig. 2) master is installed on the main circuit (1) and delivers a clock signal CLK_Ech distributed to the different channels (2 to 5).
  • the input machine is represented in FIG. 4 in a preferred configuration manages all the digital signals necessary for the progress of an acquisition.
  • FIG. 5 represents the block diagram of the equipment, showing the programming signals exchanged between channels and chassis: - D_CLOCK clock of the serial link: Specific signal for each of the channels. - D_IN serialized data to the channel: Special signal for each channel.
  • the service signals exchanged between tracks and chassis are as follows:
  • CLK_REF reference clock used to develop the CLK_Ech sampling clock (s) for each channel.
  • STOP_SYNC Multiplexed line common to all channels and to the FPGA. It can transmit either the STOP signal or the SYNC synchronization signal from the time bases of the channels when they are delocalized in the channels. Bidirectional signal.
  • Multichannel Trigger Logic Special signal for each channel. Optional.
  • the rapid acquisition process (too fast for the samples to be transferred in real time to the central unit) implements the following steps:
  • the central unit programs via the serial link the required time base, and configures if necessary all the channel registers: vertical rating, source and trigger level, coupling, voltage offset, etc.
  • the central unit sends a pulse via the FPGA on the STOP_SYNC line SYNC synchronization to the channels. This pulse allows the timing of the time base counters specific to each channel.
  • the processor must also program the master channel, that is to say the channel which will be sensitive to the trigger. This channel synchronizes the acquisition of the other channels via the STOP signal. These two signals are transmitted on the same physical STOP_SYNC link.
  • the central unit orders the start via a specific command on the serial link, acquisition begins, and the pre-trigger countdown is carried out.
  • the master channel becomes sensitive to the trigger.
  • Trigger The first trigger edge will toggle the master channel in the postrig counting. The dating of the Trigger in relation to the samples is ensured by the Photo-Trig and Vernier blocks.
  • the master channel issues a stop on the STOP_SYNC line.
  • the stop is sent by the master channel to itself and all the slave channels (one in the case of figl) at this time the acquisition is stopped on all the master and slave channels.
  • the Dump Operation is orchestrated by the FPGA circuit, it consists in transferring, via the serial link, all of the samples acquired to the working memory of the central unit. To do this, the FPGA which controls the serial links of the channels will proceed by DMA on the memory of the central unit.
  • the display is carried out on the basis of the information contained in the samples transferred using a suitable algorithm.
  • the central unit configures all the channel registers: vertical rating, source and trigger level, coupling, voltage offset, etc.
  • the FPGA ensures the timing of the sampling. It is the reading of the current sample which generates the sampling of the next.
  • the Acquisition machines of each channel generate the CLK_Ech sampling clock from the sample read frames sent by the FPGA.
  • the channel base time counters are not used. Ditto for photo-trig and vernier.
  • the central unit orders the start via a specific command on the serial link, acquisition begins, and the pre-trigger countdown is carried out. To the end of the pretrig, the master channel becomes sensitive to the trigger.
  • Trigger The first trigger edge will toggle the master channel in the postrig counting and generate a REQUEST. At the end of postrig, the master channel issues a STOP on the STOP_SYNC line.
  • Stop The STOP is sent by the master channel to itself and all the slave channels as well as to the FPGA of the chassis; at this moment the acquisition is stopped on all the master and slave channels.
  • Display The display is carried out on the basis of the information contained in the samples transferred using a suitable algorithm.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Analogue/Digital Conversion (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

La présente invention se rapporte à un oscilloscope numérique multivoies, comportant une pluralité d'entrées analogiques, des circuits de traitement analogique des signaux d'entrée, des circuits d'échantillonnage, de numérisation, des moyens de déclenchement et de synchronisation des différentes voies et des moyens d'isolation électrique, caractérisé en ce que, pour N voies, N étant supérieur à 1 et au plus égal au nombre total de voies, les circuits d'échantillonnage et de numérisation au moins sont situés entre l'entrée analogique et les moyens d'isolation.

Description

OSCILLOSCOPE NUMERIQUE MULTIVOIES
La présente invention concerne le domaine des oscilloscopes numériques multivoies. Ces oscilloscopes numériques peuvent être constitués par un équipement autonome comprenant 1 ' ensemble des moyens électroniques et informatiques, ainsi que le moyen d'affichage. Ils peuvent aussi être constitués par une carte ou un périphérique d'ordinateur. Dans ce cas, une partie des traitements des signaux et de l'affichage est réalisée sur un ordinateur que ce périphérique transforme en oscilloscope ou en analyseur logique. De tels oscilloscopes sont parfois désignés par le terme "DSO" (Digital Storage Oscilloscope). Les signaux électriques en entrée de chaque voie sont numérisés par un convertisseur analogique numérique commandé par une horloge ou base de temps de période programmable. A chaque front descendant de l'horloge (par exemple) une conversion analogique numérique est déclenchée et l'image numérique de la tension en entrée est écrite dans la ligne de mémoire "sortie" du module d'entrée. Cette donnée est ensuite écrite dans une ligne de la mémoire de données. Les données sont écrites dans la mémoire. Lorsque les "conditions de déclenchement" sont trouvées, la saisie continue jusqu'à ce que les données correspondant à ces conditions se trouvent dans la zone de mémoire sélectionnée par un circuit de déclenchement (trigger). Une partie de la mémoire est visualisée sur un écran de visualisation, et des fonctions de défilement permettent de déplacer la partie visualisée des signaux. Pour permettre l'analyse de signaux électriques non référencés par rapport au potentiel du châssis, il est nécessaire de prévoir une isolation électrique. Les signaux analysés sont souvent des signaux complexes, comportant une composante de faible niveau superposée à un signal porteur de tension élevée. Afin de permettre une analyse pertinente de ces signaux, il est indispensable que les moyens d'isolation n'apportent aucune perturbation détectable aux signaux.
On a proposé dans le brevet américain US5517514 de réaliser un circuit pour l'amplification du signal d'entrée à large bande d'un oscilloscope, comprenant : • un amplificateur sur un trajet à niveau bas qui amplifie la tension de signal d'entrée à large bande et transmet une partie de cette tension allant d'une composante continue à une partie à basse fréquence de cette tension au moyen d'un optocoupleur qui forme une première partie d'une barrière isolante, à un dispositif de combinaison de signaux. • un amplificateur sur un trajet à niveau haut qui amplifie la tension de signal d'entrée à large bande et transmet une partie de ce signal allant d'une basse fréquence à une fréquence élevée par 1 ' intermédiaire d ' un enroulement primaire d ' un transformateur, qui forme une seconde partie de la barrière isolante, à un dispositif de combinaison de signaux. Le dispositif de combinaison de signaux possède des premier et second enroulements secondaires du transformateur recevant la partie allant de la composante continue jusqu'à une basse fréquence et la partie allant d'une basse fréquence à une fréquence élevée de la tension de signal d'entrée amplifiée. Les premier et second enroulements secondaires coopèrent avec 1 ' enroulement primaire de manière à produire un réseau de flux magnétique sensiblement nul dans le transformateur dans la gamme allant de la composante continue jusqu'à la haute fréquence, de la tension de signal de sortie à large bande. Les fréquences de coupures haute et basse pour les circuits BF et HF respectivement, sont en chevauchement de sorte que le dispositif de combinaison de signaux produit une tension de signal de sortie à large bande ayant une réponse en amplitude plate. Cette solution consistant à procéder à une isolation au niveau du prétraitement analogique des signaux d'entrée est certes rationnelle, et correspond à la démarche naturelle de l'homme du métier. Elle permet d'utiliser des moyens d'isolation selon des modes de fonctionnement classiques, et la solution de l'invention susvisée permet de répondre de façon satisfaisante au problème de la largeur de la bande passante des signaux à analyser. Surtout, cette solution s'impose à l'homme du métier, car elle permet de traiter ensuite de façon classique la numérisation des signaux d'entrée, après la "barrière d ' isolation" .
Cette solution n'est pas totalement satisfaisante car quelles que soient les qualités et performances des moyens d'isolations, ils introduisent des perturbations (bruit, non-linéarité) sur le signal de chacune des voies, et de la diaphonie entre les signaux de voies distinctes.
Afin de répondre à cet inconvénient, 1 ' invention concerne selon son acception la plus générale un oscilloscope numérique multivoies, comportant une pluralité d'entrées analogiques, des circuits de traitement analogique des signaux d'entrée, des circuits d'échantillonnage, de numérisation, des moyens de déclenchement et de synchronisation des différentes voies et des moyens d'isolation électrique, caractérisé en ce que, pour N voies, N étant supérieur à 1 et au plus égal au nombre total de voies, les circuits d'échantillonnage et de numérisation au moins sont situés entre l'entrée analogique et les moyens d'isolation. Selon une première variante, il comporte des moyens de resynchronisation des traces correspondant aux signaux d'entrée comportant une machine d'acquisition maître commandant chacune des machines d'acquisition des circuits d'échantillonnage de chacune des voies. Avantageusement, ladite machine d'acquisition maître est la machine d'acquisition de l'une des voies. De préférence, ladite machine d'acquisition maître comporte une Base de Temps principale délivrant un signal temporel distribué sur chaque voie. Optionnellement, ladite Base de Temps principale est située après les moyens d'isolation (côté châssis) et délivre une horloge d'échantillonnage CLK_Ech à toutes les voies. Selon un premier mode de réalisation, lesdits moyens d'isolation sont constitués par un ensemble de transformateurs . Avantageusement, lesdits transformateurs comportent des moyens de réjection du mode commun, par exemple un blindage électromagnétique ou un bobinage avec un point milieu. Selon un deuxième mode de réalisation, lesdits moyens d'isolation comportent des opto-coupleurs . Selon un troisième mode de réalisation, lesdits moyens d'isolation comportent un ensemble d'émission- réception radiofréquence. Selon un quatrième mode de réalisation, lesdits moyens d'isolation comportent des isolateurs magnétiques à effet hall ou à magnéto-résistance. Selon une variante, une partie au moins des données échangées entre le châssis et les voies sont multiplexées . Selon une autre variante, lesdits moyens d'isolations sont une combinaison des moyens cités ci- dessus. Selon une autre variante, deux voies au moins comportent des circuits d'échantillonnage et de numérisation constitués par une base de temps, un circuit de déclenchement sur seuil (Trigger) fournissant à la machine d'acquisition un front correspondant au franchissement du seuil de déclenchement par le signal d'entrée. Avantageusement, lesdits circuits comportent en outre une mémoire tampon pour l'enregistrement des signaux numérisés, par exemple une mémoire analogique située entre le circuit d'échantillonnage et le circuit de numérisation, une mémoire numérique située entre le circuit de numérisation et les moyens d'isolation ou une mémoire numérique située après les moyens d'isolation. De préférence, chaque voie comporte un circuit d'identification et de mémorisation de la période d'horloge correspondant au trigger (photo-trig) . Ce circuit fournissant une information numérique d'identification de la période d'horloge transmise avec les échantillons du signal de la voie correspondante Selon un mode de réalisation particulier, l'oscilloscope selon l'invention comprend en outre pour chaque voie un circuit vernier constitué par un générateur de rampe réalisant une conversation « écart de temps/écart de tension » linéaire pour fournir une information représentative de l'intervalle de temps entre le front de trigger et le front d'horloge, ladite information étant numérisée et transmise avec les échantillons du signal de la voie correspondante. Il comprend avantageusement des moyens de resynchronisation recevant les informations conditionnelles d'au moins une voie pour fournir à la machine d'acquisition maître un top départ. Selon une variante préférée, les machines d'acquisition esclaves commandent l'échantillonnage en attente du signal de fin d'acquisition de la machine d'acquisition maître. Selon une autre variante avantageuse, il comporte pour chaque voie une alimentation indépendante isolée et régulée pour l'alimentation des circuits en amont des moyens d'isolation Selon une variante, il comporte un processeur commandant la configuration des circuits et machines d'acquisition en fonction de paramètres choisis par un utilisateur, et assurant le traitement des données de chaque voie ainsi que les informations de service, pour calculer une représentation graphique fonction des signaux acquis sur les différentes voies.
La présente invention sera mieux comprise à la lecture de la description qui suit, concernant un exemple non limitatif de réalisation se référant aux dessins annexés où : la figure 1 représente une vue schématique d'un oscilloscope selon l'invention - La figure 2 représente une vue des circuits d'entrée (seules trois voies sont représentées). - La figure 3 représente une vue schématique d'une variante de réalisation des circuits d'acquisition des signaux dans laquelle le bloc 100 bases de temps est situé au potentiel du châssis la figure 4 représente une vue de la machine d'acquisition. la figure 5 représente le schéma de principe de l'équipement, faisant apparaître les signaux de programmation échangés entre voies et châssis. La figure 1 représente 1 ' architecture générale d'un oscilloscope selon l'invention. Sur cette figure, les blocs (1 à 6) encadrés d'un trait gras correspondent à des circuits électroniques dont la masse électrique est isolée de la masse électrique des autres circuits. On constate qu'il existe donc une masse pour le circuit principal (1), une masse par voie d'entrée (2 à 5) et une masse pour l'interface de communication (6). La masse de l'interface de communication (6) est si possible raccordée à la terre. Le circuit principal (1) regroupe les moyens de visualisation des signaux ainsi que les moyens de commande. Il comporte un circuit de traitement des données d'entrée numériques constitué par un processeur (8) et un coprocesseur (7). Le coprocesseur (7) est constitué par un composant à haute intégration VLSI reconfigurable
FPGA (Field Programmable Gâte Array). Ce circuit principal (7) comporte également : - un contrôleur d'écran (9) - une mémoire vive graphique (10) - un module graphique VGA (11) - des modules d'interface mémoire (12), sonore (14), un contrôleur de communication (15) et un clavier (16) - un module de communication sans fil (17) selon le protocole BLUETHOOTH - un circuit d'interface RS232 et ETHERNET (18). L'alimentation électrique est conçue de façon à respecter 1 ' isolation galvanique requise pour chaque circuit. Pour ce faire, le circuit principal (1) comprend un ensemble de batteries (20) et un circuit d'alimentation (60) fournissant les différentes tensions continues et alternatives nécessaires au fonctionnement des différents circuits. Chaque voie (2 à 5) comporte un transformateur (21, 31, 41, 51) associé à un circuit redresseur et à un régulateur de tension. Le primaire de tous les transformateurs de voies (21, 31, 41, 51) est alimenté par un hacheur en pont H par l'intermédiaire de circuits d'isolation respectivement (25, 35, 45, 55). Les circuits (2 à 5) de chaque voie comportent une entrée numérique (22, 32, 42, 52) recevant le signal provenant du convertisseur analogique-digital de la voie correspondante, ainsi qu'un circuit intégré (23, 33, 43, 53) réalisant les traitements de mise à l'échelle des signaux ainsi qu'un circuit intégré (24, 34, 44, 54) assurant les fonctions de mémorisation et de séquencement (base de temps, hold off, pré-trig, post-trig, photo-trig, vernier) regroupés sous le vocable : machine d'acquisition. Chaque circuit d'entrée (2 à 5) échange des informations numériques avec le circuit principal (1) via une liaison série de type synchrone bidirectionnel. Cette liaison est isolée par l'intermédiaire d'un circuit d'isolation (26, 36, 46, 56). Ces informations numériques échangées comprennent les signaux d'acquisition échantillonnés et numérisés, qui sont transmises depuis chacune des voies vers le circuit principal, et sont complétées par des signaux numériques de service, qui sont transmis par la carte à un ou plusieurs circuits d'entrée (2 à 5). La figure 2 représente une vue des circuits d'entrée (seules trois voies sont représentées). Dans cet exemple de réalisation, chaque voie comporte : - un convertisseur analogique digital (27, 37, 47) - un circuit de déclenchement (28, 38, 48) - une base de temps (29, 39, 49) délivrant un signal d'horloge spécifique à la voie correspondante, - un circuit de numérisation et de mémorisation (24, 34, 44). La voie synchronisante constitue la voie maître et les autres voies sont des voies esclaves. La voie maître peut être l'une quelconque des voies (2 à 5), et ce choix peut être reconfiguré par l'utilisateur à tout moment. Afin d'obtenir un positionnement précis des signaux reconstitués, la voie maître doit échanger des signaux avec les voies esclaves. La machine d'acquisition de la voie maître est celle qui commande le déclenchement et l'arrêt de l'acquisition de toutes les voies lorsque les conditions logiques sont réunies. (La profondeur d'enregistrement est atteinte etc .. ) . Chaque voie esclave, comporte dans sa machine d'acquisition un ensemble de circuits identique à celui de la voie maître mais en configuration esclave. Cette configuration restreint les fonctionnalités de la machine. Désactivation du bloc de séquencement (40 fig. 2), et du traitement du trigger effectif (30 fig. 2). Le bloc Filtrage trigger (10 fig. 2) sera utilisé dans le cas d'un déclenchement multivoies. . Alternativement, selon une variante de réalisation représentée en figure 3, une base de temps 30 (fig. 2) maître est implantée sur le circuit principal (1) et délivre un signal d'horloge CLK_Ech distribué aux différentes voies (2 à 5). La machine d'entrée est représentée en figure 4 dans une configuration préférée gère l'ensemble des signaux numériques nécessaires au déroulement d'une acquisition. La disposition des différents blocs fonctionnels de la machine vis-à-vis de la barrière d'isolation des voies, donne lieu à des variantes de la présente invention à détailler plus loin. Selon la configuration préférée, tous les blocs sauf le bloc 100 « logique déclenchement multivoies » sont dupliqués autant de fois que l'oscilloscope final comporte de voies. Ce bloc 100 est centralisé. Il est au potentiel électrique du châssis. La figure 5 représente le schéma de principe de l'équipement, faisant apparaître les signaux de programmation échangés entre voies et châssis : - D_CLOCK horloge de la liaison série : Signal particulier pour chacune des voies. - D_IN données sérialisées vers la voie : Signal particulier pour chacune des voies.
- D_OUT données sérialisées de la voie vers le châssis : Signal particulier pour chacune des voies.
Les signaux de services échangés entre voies et châssis sont les suivants :
CLK_REF horloge de référence servant à élaborer la ou les horloges d'échantillonnage CLK_Ech de chaque voie.
- CLK_Ech horloge d'échantillonnage élaboré par la base de temps 100. Ce signal peut-être soit centralisé et distribué aux voies, soit synthétisé localement sur les voies. Dans ce cas, le signal de SYNC décrit plus loin assure la mise en phase des différents CLK_Ech.
- REQUEST Signal d'interruption de la voie vers l'unité centrale. Signal particulier pour chacune des voies.
- STOP_SYNC Ligne multiplexée commune à toutes les voies et au FPGA. Elle peut transmettre indifféremment le signal de STOP ou le top de synchronisation SYNC des bases de temps des voies lorsqu'elles sont délocalisées dans les voies. Signal bidirectionnel.
- Q_IN Qualifier ou Trigger Auxiliaire : signal issu du bloc de Logique Déclenchement Multivoies vers la voie maître. Facultatif.
- Q_OUT Qualifier ou Trigger_Filtré: signal de sortie du bloc 10 Filtrage Trigger à destination du bloc
Logique Déclenchement Multivoies. Signal particulier pour chacune des voies. Facultatif.
- EC_IO Signal partagé entre toutes les voies, bidirectionnel, permettant la signalisation de fin de comptage pour les triggers de type trig after count. Facultatif.
- A IM circuit d'alimentation en énergie des voies via un courant alternatif et des transformateurs.
Le déroulement d'une acquisition rapide (trop rapide pour que les échantillons puissent être transférés en temps réel vers l'unité centrale) met en œuvre les étapes suivantes :
Préparation : L'horloge CLK_REF étant préalablement établie sur les voies, l'unité centrale programme via la liaison série la base de temps requise, et configure si nécessaire tous les registres des voies : calibre vertical, source et niveau de trigger, couplage, décalage en tension, etc.. L'unité centrale envoie via le FPGA sur la ligne STOP_SYNC une impulsion SYNC de synchronisation vers les voies. Cette impulsion permet le calage temporel des compteurs de base de temps propres à chaque voie. Le processeur doit également programmer la voie maître c'est-à-dire la voie qui sera sensible au trigger. Cette voie synchronise l'acquisition des autres voies via le signal de STOP. Ces deux signaux sont transmis sur la même liaison physique STOP_SYNC .
Attente du trigger L'unité centrale ordonne le départ via une commande spécifique sur la liaison série, l'acquisition commence, et le décomptage du prétrig est effectué. À la fin du prétrig, la voie maître devient sensible au trigger.
Trigger : Le premier front de trigger va faire basculer la voie maître dans le comptage du postrig. La datation du Trigger par rapport aux échantillons est assurée par les blocs Photo-Trig et Vernier.
Stop : En fin de postrig, la voie maître émet un stop sur la ligne STOP_SYNC. Le stop est émis par la voie maître vers elle-même et toutes les voies esclaves (une dans le cas de la figl) à cet instant l'acquisition est stoppée sur toutes les voies maître et esclave.
Vidage : L'Opération de vidage est orchestrée par le circuit FPGA, elle consiste à transférer via la liaison série, l'ensemble des échantillons acquis vers la mémoire de travail de l'unité centrale. Pour ce-faire le FPGA qui pilote les liaisons séries des voies va procéder par DMA sur la mémoire de l'unité centrale.
Affichage : L'affichage est effectué à partir des informations contenues dans les échantillons transférés à l'aide d'un algorithme adapté.
Le déroulement d'une acquisition lente (les échantillons acquis sont immédiatement transférés en mémoire processeur) est décrit ci-après :
Préparation : L'unité centrale configure tous les registres des voies : calibre vertical, source et niveau de trigger, couplage, décalage en tension, etc..
Le FPGA assure le cadencement de l'échantillonnage. C'est la lecture d'échantillon courant qui engendre l'échantillonnage du suivant. Dans ce mode, les machines d'Acquisition de chaque voie génèrent l'horloge d'échantillonnage CLK_Ech à partir des trames de lecture d'échantillon émises par le FPGA. Les compteurs de base de temps des voies ne sont pas utilisés. Idem pour photo-trig et vernier.
Attente du trigger : L'unité centrale ordonne le départ via une commande spécifique sur la liaison série, l'acquisition commence, et le décomptage du prétrig est effectué. À la fin du prétrig, la voie maître devient sensible au trigger.
Trigger : Le premier front de trigger va faire basculer la voie maître dans le comptage du postrig et engendrer un REQUEST. En fin de postrig, la voie maître émet un STOP sur la ligne STOP_SYNC.
Stop : Le STOP est émis par la voie maître vers elle-même et toutes les voies esclaves ainsi que vers le FPGA du châssis ; à cet instant l'acquisition est stoppée sur toutes les voies maître et esclave. Affichage : L'affichage est effectué à partir des informations contenues dans les échantillons transférés à l'aide d'un algorithme adapté.

Claims

REVENDICATIONS
1 — Oscilloscope numérique multivoies, comportant une pluralité d'entrées analogiques, des circuits de traitement analogique des signaux d'entrée, des circuits d'échantillonnage, de numérisation, des moyens de déclenchement et de synchronisation des différentes voies et des moyens d'isolation électrique, caractérisé en ce que, pour N voies, N étant supérieur à 1 et au plus égal au nombre total de voies, les circuits d'échantillonnage et de numérisation au moins sont situés entre l'entrée analogique et les moyens d'isolation, lesdits circuits comportant en outre une mémoire tampon pour l'enregistrement des signaux entre l'entrée analogique et les moyens d'isolation.
2 — Oscilloscope numérique selon la revendication 1, caractérisé en ce qu'il comporte des moyens de resynchronisation des traces correspondant aux signaux d'entrée comportant une machine d'acquisition maître commandant chacune des machines d'acquisition des circuits d'échantillonnage de chacune des voies.
3 — Oscilloscope numérique selon la revendication 2 , caractérisé en ce que ladite machine d'acquisition maître est la machine d'acquisition de l'une des voies.
4 — Oscilloscope numérique selon la revendication 2, caractérisé en ce que ladite machine d'acquisition maître est constituée par une base de temps principale délivrant un signal temporel distribué sur chaque voie. 5 — Oscilloscope numérique selon la revendication 4, caractérisé en ce que ladite base de temps principale est située après les moyens d'isolation. 6 — Oscilloscope numérique selon la revendication 1, caractérisé en ce que lesdits moyens d'isolation sont constitués par un transformateur.
7 — Oscilloscope numérique selon la revendication 6, caractérisé en ce que ledit transformateur comporte des moyens de réjection du mode commun.
8 — Oscilloscope numérique selon la revendication 7, caractérisé en ce que lesdits moyens de réjection du mode commun sont constitués par un blindage électromagnétique.
9 — Oscilloscope numérique selon la revendication 7, caractérisé en ce que lesdits moyens de réjection du mode commun sont constitués par un bobinage avec un point milieu.
10 — Oscilloscope numérique selon la revendication 1, caractérisé en ce que lesdits moyens d'isolation comportent un opto-coupleur.
11 — Oscilloscope numérique selon la revendication 1, caractérisé en ce que lesdits moyens d'isolation comportent un ensemble d'émission-réception radiofréquence.
12 - Oscilloscope numérique selon la revendication 1, caractérisé en ce qu'une partie au moins des données échangées entre le châssis et les voies sont multiplexées.
13 — Oscilloscope numérique selon la revendication 1, caractérisé en ce que deux voies au moins comportent des circuits d'échantillonnage et de numérisation constitués par une base de temps, un circuit de déclenchement sur seuil (Trigger) fournissant à la machine d'acquisition un front correspondant au franchissement du seuil de déclenchement par le signal d'entrée .
14 — Oscilloscope numérique selon l'une quelconque des revendications 1 à 13, caractérisé en ce que ladite mémoire tampon est une mémoire analogique située entre le circuit d'échantillonnage et le circuit de numérisation.
15 — Oscilloscope numérique selon l'une quelconque des revendications 1 à 13, caractérisé en ce que ladite mémoire tampon est une mémoire numérique située entre le circuit de numérisation et les moyens d'isolation.
16 — Oscilloscope numérique selon la revendication 1, caractérisé en ce que chaque voie comporte un circuit d'identification de la période d'horloge correspondant au trigger (PHOTO TRIG) fournissant une information numérique d'identification transmise avec les échantillons du signal de la voie correspondante.
17 — Oscilloscope numérique selon la revendication 1, caractérisé en ce qu'il comprend en outre pour chaque voie un circuit vernier constitué par un générateur de rampe réalisant une conversation « écart de temps/écart de tension » linéaire pour fournir une information représentative de l'intervalle de temps entre le front de trigger et le front d'horloge, ladite information étant numérisée et transmise avec les échantillons du signal de la voie correspondante.
18- Oscilloscope numérique selon la revendication 1, caractérisé en ce qu'il comprend des moyens de resynchronisation recevant les informations conditionnelles d'au moins une voie pour fournir à la machine d'acquisition maître un top départ.
19- Oscilloscope numérique selon la revendication 18, caractérisé en ce que les machines d'acquisition esclaves commandent l'échantillonnage en attente du signal de fin d'acquisition de la machine d'acquisition maître.
20- Oscilloscope numérique selon la revendication 1, caractérisé en ce qu'il comporte pour chaque voie une alimentation indépendante isolée et régulée pour l'alimentation des circuits en amont des moyens d'isolation. 21- Oscilloscope numérique selon la revendication 1, caractérisé en ce qu'il comporte un processeur commandant la configuration des circuits et machines d'acquisition en fonction de paramètres choisis par un utilisateur, et assurant le traitement des données de chaque voie ainsi que les informations de service, pour calculer une représentation graphique fonction des signaux acquis sur les différentes voies. 22- Oscilloscope numérique selon la revendication 1, caractérisé en ce que chaque voie (2 à 5) comporte un transformateur (21, 31, 41, 51) associé à un circuit redresseur et à un régulateur de tension.
23- Oscilloscope numérique selon l'une quelconque des revendications précédentes, caractérisé en ce que le circuit photo trig est situé sur le châssis. 24- Oscilloscope numérique selon l'une quelconque des revendications précédentes, caractérisé en ce que le vernier est situé sur le châssis.
PCT/FR2005/001315 2004-05-27 2005-05-27 Oscilloscope numerique multivoies WO2005119273A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/597,506 US20080061765A1 (en) 2004-05-27 2005-05-27 Multi-Channel Digital Oscilloscope

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0405749 2004-05-27
FR0405749A FR2870939B1 (fr) 2004-05-27 2004-05-27 Oscilloscopes numeriques multivoies

Publications (1)

Publication Number Publication Date
WO2005119273A1 true WO2005119273A1 (fr) 2005-12-15

Family

ID=34944879

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2005/001315 WO2005119273A1 (fr) 2004-05-27 2005-05-27 Oscilloscope numerique multivoies

Country Status (3)

Country Link
US (1) US20080061765A1 (fr)
FR (1) FR2870939B1 (fr)
WO (1) WO2005119273A1 (fr)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2908507B1 (fr) * 2006-11-09 2009-02-06 Hispano Suiza Sa Post-synchronisation de donnees de mesure enregistrees au moyen de differents appareils de mesure
CN102590619B (zh) * 2012-03-14 2014-01-08 国家电网公司 基于定时变量的实时测量设备的时间同步能力检测方法
CN103487624A (zh) * 2013-09-11 2014-01-01 中国电子科技集团公司第四十一研究所 一种数字示波器隔离通道电路
CN106918730A (zh) * 2017-02-09 2017-07-04 深圳市鼎阳科技有限公司 一种数字示波器及其多通道信号同步方法
US10050631B1 (en) * 2017-05-04 2018-08-14 Keysight Technologies, Inc. Systems and methods for synchronizing multiple oscilloscopes
CN109085403B (zh) * 2017-06-14 2021-07-30 北京普源精电科技有限公司 一种波形通道的调整方法及数字示波器
CN109490599B (zh) * 2019-01-16 2021-01-26 电子科技大学 基于数字通道隔离的示波表
CN110954728A (zh) * 2020-02-24 2020-04-03 深圳市鼎阳科技股份有限公司 模拟信号的同步采集系统及相应的方法和存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5594329A (en) * 1995-09-11 1997-01-14 Fluke Corporation Method and apparatus for obtaining voltage-isolated measurement channels with an isolation transformer and multiplier
EP1156338A2 (fr) * 2000-05-17 2001-11-21 Tektronix, Inc. Instrument de test et de mesure distribué à temps réel
EP1422531A1 (fr) * 2002-11-22 2004-05-26 Tektronix, Inc. Isolation de canal de mesure par commutation entre des masses differentes

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002162419A (ja) * 2000-10-11 2002-06-07 Agilent Technol Inc 信号測定システムで捕捉された信号の各パルス毎に、パルス特性のデータベースを生成するためのシステム及び方法
US6748335B2 (en) * 2002-05-06 2004-06-08 Tektronix, Inc. Acquisition system for a multi-channel relatively long record length digital storage oscilloscope

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5594329A (en) * 1995-09-11 1997-01-14 Fluke Corporation Method and apparatus for obtaining voltage-isolated measurement channels with an isolation transformer and multiplier
EP1156338A2 (fr) * 2000-05-17 2001-11-21 Tektronix, Inc. Instrument de test et de mesure distribué à temps réel
EP1422531A1 (fr) * 2002-11-22 2004-05-26 Tektronix, Inc. Isolation de canal de mesure par commutation entre des masses differentes

Also Published As

Publication number Publication date
FR2870939A1 (fr) 2005-12-02
FR2870939B1 (fr) 2006-11-03
US20080061765A1 (en) 2008-03-13

Similar Documents

Publication Publication Date Title
WO2005119273A1 (fr) Oscilloscope numerique multivoies
CA2150172C (fr) Systeme d'acquisition et de transmission sismique avec decentralisation des fonctions
CA2345870C (fr) Methode et systeme de synchronisation des elements d'un dispositif sismique utilisant un reseau de transmission standard et une reference temporelle externe
DE10291293B4 (de) Vorrichtung zum Schätzen der Auftrittswahrscheinlichkeit und zum Messen von Taktversatz
DE10297017T5 (de) Überwachung der Nutzung von Mediendaten mit Beseitigung von Nicht-Programmdaten
US7724848B2 (en) Predictive signal cancellation for extracting 1 Mb/s MIL-STD-1553 component from composite high performance 1553 signal
WO2008144612A3 (fr) Procédés et appareil pour mesurer une fonction de transfert d'un système de commande
WO1999027343A3 (fr) Appareil pour imagerie mammaire a resolution temporelle
BRPI0516159A (pt) sistema e método de redução de custo para gravação de dados de vÈo
EP0813282B1 (fr) Appareil de détection de défaut d'isolement d'un dispositif branché dans un réseau de distribution ou de transport d'énergie électrique et procédé de détection correspondant
FR2508254A1 (fr) Circuits integres monolithiques " codec + filtres "
AU2003224388A1 (en) Magnetic resonance imaging method with accelerated data acquisition
Nagesh et al. Automatic detection and elimination of periodic pulse shaped interferences in partial discharge measurements
Moore et al. The call-timing algorithm of the white-lipped frog, Leptodactylus albilabris
CN104034937B (zh) 一种多通道nV级交流电压检测设备及检测方法
Jang et al. A 1024-Channel 268 nW/pixel 36x36 μm 2/ch Data-Compressive Neural Recording IC for High-Bandwidth Brain-Computer Interfaces
US4093923A (en) Signal cancelling circuit
US20130325383A1 (en) Monitoring and Analysis of Power System Components
US10078109B2 (en) Enhanced dynamic range RF pulse measurement system
FR2535062A1 (fr) Oscilloscope a memoire numerique comportant un registre a decalage analogique
FR2613079A1 (fr) Appareil de test automatique de circuits electroniques et de mesure de temps
Noblet et al. Equipment for the study in braille of operating processes reading
EP0554188B1 (fr) Dispositif de mesure de grandeurs électriques
EP0866326B1 (fr) Installation de détection et de localisation de fuites de liquides
Kesselman et al. SNS PROJECT-WIDE BEAM CURRENT MONITORS.

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

122 Ep: pct application non-entry in european phase
WWE Wipo information: entry into national phase

Ref document number: 11597506

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 11597506

Country of ref document: US