WO2005107091A1 - Procede de synchronisation rapide d'un dispositif de reception de donnees brouillees au moyen d'un calcul optimise d'une valeur de synchronisation - Google Patents

Procede de synchronisation rapide d'un dispositif de reception de donnees brouillees au moyen d'un calcul optimise d'une valeur de synchronisation Download PDF

Info

Publication number
WO2005107091A1
WO2005107091A1 PCT/FR2005/000580 FR2005000580W WO2005107091A1 WO 2005107091 A1 WO2005107091 A1 WO 2005107091A1 FR 2005000580 W FR2005000580 W FR 2005000580W WO 2005107091 A1 WO2005107091 A1 WO 2005107091A1
Authority
WO
WIPO (PCT)
Prior art keywords
value
sequence
matrix
synchronization
time interval
Prior art date
Application number
PCT/FR2005/000580
Other languages
English (en)
Inventor
Maarten De Vries
Samir Dechicha
Original Assignee
Wavecom
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wavecom filed Critical Wavecom
Priority to US11/547,220 priority Critical patent/US8270551B2/en
Priority to EP05739488A priority patent/EP1730848A1/fr
Publication of WO2005107091A1 publication Critical patent/WO2005107091A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7075—Synchronisation aspects with code phase acquisition
    • H04B1/70756—Jumping within the code, i.e. masking or slewing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70707—Efficiency-related aspects

Definitions

  • the present invention relates to the minimization of the synchronization time required for a receiver, content in particular.
  • UMTS Universal Mobile Telecommunication System
  • any message received by a mobile terminal is scrambled on transmission and must therefore be descrambled by means of the same sequence of sequences as that initially generated by the transmitting base station.
  • this descrambling must be carried out in synchronism with the scrambling carried out by the base station.
  • WCDMA Wideband Code-Division
  • synchronization constraints are all the more present at the level of mobile telecommunications terminals of the UMTS type, and more precisely at the level of the following two essential elements included in such a mobile terminal: - the RAKE receiver, or “Rake receiver” in English, which includes among other things the technical body responsible for controlling the synchronization, and in particular that relating to the CPICH pilot channel (for "Common Pilot Indicator Channel", in English or “Common pilot indicator channel” in French) ; - the cell detector, better known under the name of “cell searcher” in English, which operates according to at least the following three main steps: o step 1: search for the primary channel or “Primary Synchronization Channel” (P-SCH) in English; o step 2: synchronization carried out on the secondary channel, or “Secondary Synchronization Channel” (S-SCH) in English; o step 3: correlation measurement on the common pilot indicator channel or CPICH.
  • P-SCH Primary Synchronization Channel
  • S-SCH Secondary Synchron
  • the “slewing” technique therefore amounts to accelerating or slowing down (see freeze) the generator polynomial to reach the desired state corresponding to an alignment of the data received.
  • this terminal cannot descramble the received message, so that it loses information and it spends energy unnecessarily. It is therefore important to shorten as much as possible this synchronization delay which depends on the processing time imposed by the technique of
  • Periodic generators of very long period are generally employed to produce pseudo-random bit sequences. Such a generator is generally produced by means of a linear feedback shift register (“Linear Feedback Shift Register”) clocked at the rate of a clock signal. The bits of the generated sequences correspond to the outputs of the flip-flops of the register.
  • a typical application of the periodic generator is scrambling.
  • a message to be transmitted is modulated on two channels, the phase I channel and the quadrature channel Q.
  • Each of the I and Q channels is scrambled by means of a system of two generators (" x "and” y "), except that the state of generator X is offset from the state of Y by an interference value characterizing the base station.
  • This scrambling code corresponds to a predetermined number of strokes clock.
  • a second known solution of the prior art for reducing this waiting time consists in making a jump of a predetermined number of sequences (generally called “immediate shift") to the periodic generators.
  • this solution known as “by memorizing masks”, significantly increases the complexity of the generators and the cost price of such devices, not necessarily justified for a mobile telephone terminal of the UMTS type. 3.
  • Disadvantages of the Prior Art A first disadvantage of these techniques of the prior art is that they impose a synchronization delay which is sometimes significant but necessary for the terminal to recover the synchronism, this terminal not being able to directly descramble the received message, resulting in possible loss of information and unnecessary energy expenditure.
  • a second major drawback associated with these prior art techniques is that they significantly increase the complexity of the generators to be implemented, which most of the time use hardware solutions (or “hardware” in English), which can oppose the constraints of miniaturization of mobile radiocommunication terminals and of the components that they integrate. 4. Objectives of the invention
  • the object of the invention is in particular to overcome these drawbacks of the prior art.
  • the present invention aims to overcome these drawbacks of the state of the art. More specifically, a first objective of the invention is to provide a generator making it possible to obtain very quickly, almost instantaneously see the desired synchronization or convergence value at the level of the generator polynomial, while guaranteeing very low consumption, during the slewing process at the Rake UMTS receiver.
  • a second objective of the invention is to allow the elimination of the delay, sometimes significant, usually encountered in the processing of step 3 of the UMTS "Cell Searcher" and thus eliminate any risk of loss of a frame.
  • Another objective of the invention is to provide such a generator, which is of reduced complexity, in terms of number of logic gates implemented in particular, compared to known techniques, and / or in terms of possibilities of using treatments. algorithmic and / or software.
  • the invention aims to present an alternative of much less complexity to reduce the waiting time, in particular when the generators are late and thus favor the convergence of the pseudo-random generators in a given state d a predetermined position to be reached, which corresponds to the association of predetermined synchronization time intervals and of a synchronization symbol.
  • An additional objective of the invention is therefore to propose a technique which can be applied both to a Rake UMTS receiver to give it instant synchronization capacity, and to the optimization of step 3 of operation of the “Cell searcher”, so that there is no longer any loss of time intervals during the correlation processing on the CPICH channel, nor any possible loss of frame. 5.
  • Essential characteristics of the invention are achieved using a method of synchronization of a device for receiving scrambled data by means of at least one sequence. periodic interference organized in K time intervals each comprising N bit periods called symbols.
  • Such a method comprises a step of calculating a synchronization value of at least one pseudo-random generator of the scrambling sequence, in a synchronization time interval and in a period of predetermined synchronization bits. It allows in particular and advantageously, during the calculation step, to progress in the scrambling sequence by hopping of at least one time interval and at least one bit period, by implementing a matrix calculation of the synchronization value.
  • the matrix calculation implements a multiplication of an initialization value of the pseudo-random generator by at least one predetermined passage matrix.
  • the method according to the invention makes it possible to progress in the sequence of bits by hopping at least one time interval, by calculating the value of the generator polynomial at the boundaries of the intervals, until the synchronization time interval is determined. . Also advantageously, the value of the pseudo-random generator at the boundaries of the time intervals is determined, from the value initialization, by successive multiplications by a time interval passage matrix.
  • the value of the pseudo-random generator at the boundaries of the bit periods is determined, from the value of the generator at the boundaries of the intervals, by successive multiplications by a bit period transition matrix.
  • Frame loss is reduced to a maximum of two CPICH symbols.
  • the data is scrambled according to at least two scrambling sequences X and Y, and the initialization value for the sequence Y is fixed.
  • the initialization value for the sequence X is characteristic of a device for transmitting scrambled data.
  • the scrambling sequences X and Y are respectively obtained from the generator polynomials "x" and "y".
  • the periodic scrambling sequence being organized in K time intervals each comprising N bit periods
  • the symbol passing matrix for the sequence X is the matrix (M ⁇ ) N
  • the interval passing matrix of time for said sequence X is the matrix M.
  • the periodic jamming sequence being organized in
  • the symbol passing matrix for the sequence Y is the matrix My and in that the value of the generator polynomial at the boundaries of the intervals for the sequence Y is determined from a table vectors associated with the polynomial generator of the sequence Y.
  • the successive jumps of bit period have a value expressed in the form of a power of two, these bits being able to take only two values: zero or one.
  • the Euclidean division of ⁇ by i then becomes very simple to perform.
  • the synchronization method implements the UMTS standard ("Universal Mobile Telecommunications System” for "Universal mobile telecommunications system"), the bit periods then being CPICH symbols (for "Common Pilot Indicator Channel", in English or “Common Pilot Indicator Channel” in French).
  • the reception device comprises at least one RAKE receiver and cell search means of the Cell Searcher type.
  • the Rake receiver comprises the organ of the mobile terminal responsible for the servo relating to synchronization.
  • the Rake receiver Upon awakening, it receives in particular a starting or initialization point, from which it performs the servo-control of the schedule for receiving the data received.
  • the Rake receiver therefore has a dual function, a first one for synchronization control relative to the CPICH pilot channel, and a second one for synchronizing the data received.
  • the cell searcher of a UMTS mobile terminal when switched on, performs the following three steps: step 1: search for the strongest transmitting station; step 2: determination of the primary channel or P-SCH (for “Primary Synchronization Channel” in English); step 3: synchronization on the secondary channel or S-SCH (for “Secondary Synchronization Channel” in English). It is from these last two steps in particular that the Cell Searcher is capable of delivering the coordinates for the start of the frame and slot time interval corresponding to the strongest transmitting station.
  • the bit period passing matrix for the sequence X is the matrix:
  • time interval passage matrix for the sequence X is the matrix:
  • the invention also preferably relates to a device for receiving scrambled data by means of at least one periodic scrambling sequence, and organized in time intervals each comprising at least one bit period called symbol.
  • a device according to the invention thus advantageously comprises means for synchronizing the device themselves comprising means for calculating a synchronization value of at least one polynomial generating the scrambling sequence, by progression in the sequence, by jumps of at least one bit period.
  • the calculation means preferably implement a matrix calculation of the synchronization value.
  • the calculation means comprise a first register comprising flip-flops outputting the bits of the sequence making it possible to obtain the synchronization value.
  • each flip-flop is connected to the output of a multiplexer controlled by a selection signal (SEL). Also preferably, when the selection signal selects the input at the bottom of the multiplexer, the passage matrix M x is applied and when the selection signal selects the input at the top of the multiplexer, the passage matrix M is applied.
  • SEL selection signal
  • the reception device applies to fields belonging to the group comprising: the optimization of step 3 of the UMTS cell searcher; speeding up the slewing process of a UMTS rake receiver; optimizing the operation of a UMTS equalizer; - the pre-calculation of the initial value (or “seed” in English) of a linear feedback shift register (or “LFSR: Linear Feedback Shift Register” in English).
  • LFSR Linear Feedback Shift Register
  • Such a terminal thus preferably comprises means for synchronizing said reception means comprising means for calculating a synchronization value of at least one polynomial generating the scrambling sequence, by progression in the sequence by hopping at least minus one bit period, the calculation means implementing a matrix calculation of the synchronization value.
  • the invention is based on a completely new and inventive approach for almost direct determination of the synchronization value ("scrambling" code) - given by a predetermined synchronization time interval and a synchronization symbol - of at least minus a polynomial generating a scrambling sequence, synchronization value, and with a minimum of processing.
  • FIG. 2 illustrates the general implementation mechanism of “Turbo scrambling” (in English) or “scrambling turbo” in French, according to the invention
  • - Figure 3 shows a linear feedback shift register (or "LFSR: Linear Feedback Shift Register” in English) simple to 7 states
  • FIG. 4 illustrates the modifications made to the LFSR of FIG. 3 to accelerate the traversal in the sequence of its possible successive states
  • FIG. 5 gives an example of an optimized sequence allowing a faster browsing of the states of the sequence of the LFSR of FIG. 3, following the modifications made in FIG. 4;
  • FIG. 1 shows a linear feedback shift register
  • FIG. 6 presents an example of modification made on an LFSR-X downlink descrambler making it possible to perform jumps of four states;
  • - Figure 7 gives an example of hardware modification made on an LFSR-Y descrambler to be able to make jumps of four states;
  • FIG. 8 gives an illustration of an LFSR-X defined in the 3G TS25.213 standard with eighteen flip-flops D all clocked by the same clock;
  • FIG. 9 illustrates the results of the application of the mechanism according to the invention for the “accelerated slewing”.
  • this sequence of the code (consisting of N “chips”) is unique for a given user and that it constitutes the coding key of the received signal; it is kept if the data symbol was 1, inverted otherwise.
  • L is the length of the code and each symbol has a duration denoted Tb
  • the new modulated signal has a bit rate N times greater than the signal initially sent by l user and will therefore use a frequency band N times wider.
  • the receiver must perform the same operation, that is to say generate the same spreading sequence and multiply it with the received signal; the data encoded by this sequence are then restored.
  • Each of the data sequences (11) Data 0 ... Data N can be divided into the form of regular time intervals (12) themselves composed of N bit periods (13) (or symbols) S 0 to S m .
  • each sequence (11) of the scrambling code is made up of 38400 time intervals (12) to which the polynomial generating the scrambling code is applied to obtain the values of the scrambling code (14) X 0 ... X N , which then make it possible to recover the good values of the scrambled data transmitted R 0 ... R ⁇ (15), by application of the following formula: R ; ⁇ Datai XOR S t XOR X,.
  • Such a method is based on a matrix calculation making it possible to jump the generator polynomial, directly from a first known position, to a second position also known and characteristic of the synchronization value.
  • This approach is illustrated in FIG. 2 which makes it possible to better visualize the principle according to the invention consisting on the one hand in a succession of jumps over the time intervals until positioning on the desired time interval, then performing as many symbol jumps as necessary in this time interval, until positioning itself on the correct symbol value, the time interval and the symbol thus obtained being representative of the synchronization value desired to initiate descrambling of the sequence of data received.
  • the synchronization value given by the association of a time interval reference and a symbol reference requires in the context of the treatments applied to the “Cell Searcher” and to the UMTS “Rake” receiver, to determine with accuracy the references of the CPICH time intervals and symbols corresponding to this value.
  • This determination is carried out according to the following technique in the context of the Cell Searcher: 1) the generator polynomial is awakened; 2) the cell searcher having its own time counter (or "timer" in English), you never know where it is, especially since the time reference it uses is not the same as shared on the network. Therefore, during this second step, the cell searcher is left to determine the information concerning the synchronization value from its steps 1 (search for the strongest transmitting station and determination of the PCH channel).
  • step 3 of the cell searcher is launched so as to obtain the measurements on the CPICH channel.
  • the Cell searcher is the first block activated when the mobile terminal is switched on. It therefore retrieves the strongest transmitting station before carrying out its own synchronization.
  • the scrambling sequence is cut first by time intervals or frames, then by symbol. For the Cell Searcher of the example of FIG. 2 for example, each time interval (20) or frame is divided into ten periods of 256 bits (21).
  • the correct desired time interval value is then obtained by performing an iterative calculation from the starting interval (22) denoted “slot0,0”, by multiplication of each time interval by the time interval passage matrix M x : ⁇ YS / ort, 0 - - i M v ⁇ X 2560 * ⁇ YS / o.0,0 '" • ' ⁇ YSto / (i + l), 0 -" J M M X 2560 * ⁇ YSlot ⁇ ifiY
  • the correct symbol value desired to recover the synchronization of the transmitted sequence is calculated from the starting symbol of the correct time interval obtained, by iterative multiplication with the passage matrix of symbols M x , as follows: Y _- M 256 * YY - M 256 * y
  • FIG. 3 shows a very simple linear feedback shift register or LFSR, producing the 7 successive states following given by the flip-flops Q 0 , Q ⁇ and Q 2 , which output the bits of said sequence making it possible to obtain said desired synchronization value.
  • the LFSR is modified to 7 states in FIG. 3 by adding three multiplexers (40, 41, 42) having a common SEL signal which can choose to connect the respective inputs of flip-flops Q 0 , Q ⁇ and Q 2 , or at the top input, or at the bottom input of said multiplexers, as illustrated in FIG. 4.
  • the inputs (43, 44, 45) of each flip-flop Q 0 , Q x and Q 2 are therefore connected respectively to the output of one of the multiplexers (40, 41, 42) and controlled by a selection signal (SEL).
  • SEL selection signal
  • the advantage of the method according to the invention is multiple when it is applied to the LFSR: it allows first of all to precalculate in hardware or “hardware” in English, an initial SEED value, that is to say a starting value of the calculations corresponding to a scrambling code given by a base station), without having to provide multiplexers for preloading the 18 D-FFs.
  • the 18 multiplexers implemented in the new architecture of FIG. 6, according to the invention make it possible to replace the eighteen preloading multiplexers usually implemented specially for preloading the LFSR. it also makes it possible, during a process of sequencing by group or “slewing” in English, to reach a predetermined state starting from a starting point (value of SEED for example), much more quickly and at frequency d identical clock.
  • This matrix A corresponds to the LFSR-X defined in the 3G TS.25.213 standard, section 5.2.2. It is implemented materially by means of the architecture of FIG. 8 which integrates eighteen flip-flops (810) to (827), all clocked by the same clock.
  • the i th component of the vector x k namely: x (i) k represents the state value of the i th th flip-flop (FIG. 8), obtained following the execution of a number k of clock ticks . Each coordinate of this vector therefore has the value of either "0" or "1".
  • the vector x 0 is defined as:
  • n 16 * i by therefore executing 16 * i clock ticks usually on the LFSR-X, starting from the known and predetermined initial state.
  • FIG. 9 illustrates the advantage of the invention for implementing an accelerated slewing process.
  • the line 91 represents the evolution of the states of the LFSR used at the level of the transmitting base station. Its evolution takes place in time Te (“Chips” time).
  • Each transmitted data frame "traverses" the line 91 from a state S 0 referenced 92 to a state S n referenced 93 in FIG. 9, then returns to S 0 after S n .
  • the straight line 91 therefore represents the evolution of the phase of the signal received at each instant.
  • we want to start descrambling the received signal which is not normally possible since it would be necessary in this case to take the phase of the two LFSR X and Y of the modem, instantly in their states respective S t .
  • the slewing mechanism usually known and used by the solutions of the prior art thus attempts to catch the straight line 91 of FIG. 9 via the straight line 95, but this by accelerating the timing of the two LFSR X and Y, for example by multiplying by eight the time “chip” Te.
  • this approach then makes it possible to reach the straight line 91 at time t 3 (96) and to be in phase at this time with the received signal. Thanks to the LFSR X and Y according to the invention, which can switch to perform jumps of N states by clock strokes, it is now possible to catch the phase of the signal received at time t (97) situated well in advance.
  • the LFSR-X is first of all initialize with the value of SEED corresponding to the scrambling code (“scrambling code” in English) of the transmitting base station of which one wishes demodulate the signal using the SEED pre-calculation method described for example in paragraph ⁇ .7.5.1;
  • n 0 be the value of the time interval counter to be traveled (which performs modulo counts 38399 in the context of UMTS) corresponding to time t 0 (94). It then suffices to choose “j” such that j * N is greater than (n 0 + j) and that (jl) * N is less than (n 0 + j). By developing and solving these two inequalities, we determine the choice of the value of "j” such that: - - ⁇ j ⁇ -.

Abstract

L'invention concerne un procédé de synchronisation d'un dispositif de réception de données brouillées au moyen d'au moins une séquence de brouillage périodique organisée en K intervalles de temps (20, 22) comprenant chacun N périodes de bits (21) appelées symboles. Un tel procédé comprend en particulier une étape de calcul d'une valeur de synchronisation d'au moins un polynôme générateur de ladite séquence de brouillage, en un intervalle de temps de synchronisation et en une période de bits de synchronisation prédéterminés. Il se caractérise avantageusement par le fait que lors de l'étape de calcul, on progresse dans la séquence par sauts d'au moins un intervalle de temps et d'au moins une période de bits, en mettant en oeuvre un calcul matriciel de la valeur de synchronisation.

Description

Procédé de synchronisation rapide d'un dispositif de réception de données brouillées au moyen d'un calcul optimisé d'une valeur de synchronisation 1. Domaine de l'invention La présente invention concerne la minimisation du délai de synchronisation nécessaire à un récepteur, contenu notamment dans un terminal d'un système téléphonie mobile du type UMTS (pour « Universal Mobile Télécommunication System » en anglais, ou système universel de télécommunication mobile en français), pour récupérer le synchronisme, entre les séquences qu'il produit et les séquences émises par la station de base. En effet, tout message reçu par un terminal mobile est brouillé à l'émission et doit donc être désembrouillé au moyen de la même suite de séquences que celle initialement générée par la station de base émettrice. De plus, ce désembrouillage doit être réalisé en synchronisme avec le brouillage effectué par la station de base. Dans le contexte du WCDMA, pour « Wideband Code-Division
Multiple-Access » en anglais (ou « Accès multiples de division de code en bande large » en français), c'est-à-dire pour l'une des technologies essentielles nécessaire à l'implémentation de la nouvelle génération (3 G) de système cellulaire, toutes les données reçues sont diffusées et brouillées sous la forme de séquences de brouillage ONSF (pour « Orthogonal Variable Spreading Factor » en anglais ou « Facteur de Diffusion Variable Orthogonal » en français) et de séquences de brouillage (« scrambling séquences » en anglais). Chaque séquence OVSF est périodique au niveau des symboles (ou période de bits) qui la composent, de même que chaque séquence de brouillage est également périodique au niveau des intervalles de temps (trame) qui la segmentent. Pour récupérer le message transmis sous forme d'un signal au niveau du terminal récepteur, il est donc nécessaire de récupérer le synchronisme, entre les séquences produites par le terminal récepteur et les séquences OVSF et de brouillage, émises par la station de base. Si ce synchronisme n'est pas réalisé, le signal reçu se réduit alors à du bruit. Toutes les contraintes de synchronisation précitées sont d'autant plus présentes au niveau des terminaux de télécommunications mobiles du type UMTS, et plus précisément au niveau des deux éléments essentiels suivants compris dans un tel terminal mobile : - le récepteur RAKE, ou « Rake receiver » en anglais, qui comprend entre autres l'organe technique responsable de l'asservissement de la synchronisation, et notamment celle relative au canal pilote CPICH (pour « Common Pilot Indicator Channel », en anglais ou « Canal indicateur du pilote commun » en français) ; - le détecteur de cellule, plus connu sous le nom de « cell searcher » en anglais, lequel fonctionne suivant au moins les trois étapes principales suivantes : o étape 1 : recherche du canal primaire ou « Primary Synchronization Channel » (P-SCH) en anglais ; o étape 2 : synchronisation réalisée sur le canal secondaire, ou « Secondary Synchronization Channel » (S-SCH) en anglais ; o étape 3 : mesure de corrélation sur le canal indicateur de pilote commun ou CPICH. Nous considérons ici l'hypothèse selon laquelle le moment de synchronisation du signal reçu est connu, ce qui revient à dire que le début de la séquence de brouillage est connu. Cette information est en particulier disponible grâce au « cell searcher » qui délivre dans ses étapes de fonctionnement une et deux les séquences de synchronisation des intervalles de temps trames (« frame » en anglais) et de slot pour le signal reçu, complété par le détecteur de chemins multiples (ou « Multi-path searcher » en anglais) lequel délivre une synchronisation de phase pour chaque écho. Pour démoduler les données du signal reçu il est ainsi nécessaire d'initialiser les séquences de code de brouillage et les séquences OVSF dans un état prédéterminé, à un instant précis. Lorsque la séquence de brouillage est connue, la séquence OVSF à utiliser est fournie par d'autres voies du protocole. Le problème qui se pose cependant est de savoir comment charger la bonne valeur et au bon moment dans le polynôme générateur des séquences de brouillage. Or, le fonctionnement de ces deux éléments, « Rake receiver » et « Cell searcher » étant relativement gourmant en consommation électrique, durant l'utilisation du terminal, ils sont alternativement allumés ou éteints en fonction de la réception des messages, ce qui nécessite de retrouver la bonne valeur de synchronisation pour l'initialisation du polynôme générateur, au bon moment, à chaque rallumage. Or, ces extinctions et rallumages successifs impliquent un temps de convergence non négligeable pour ramener les polynômes générateurs « x » et « y » dans l'état qu'ils occupaient à l'instant de l'extinction, ce qui confirme l'intérêt d'apporter une solution efficace aux problèmes précités. 2. Solutions de l'art antérieur Parmi les solutions de l'état de la technique connues à ce jour, la plus couramment utilisée pour tenter d'optimiser le temps de convergence pour ramener les polynômes « x » et « y » dans un état spécifique déterminé est la technique du « slewing ». Cette technique s'appuie sur le fait que le récepteur d'un terminal de télécommunications mobile comporte deux générateurs périodiques de séquences de bits, identiques à ceux de la station de base. Ainsi, ce terminal doit en premier lieu charger la valeur de brouillage dans le générateur de la voie en phase, puis récupérer le synchronisme (« slewing » en anglais). Deux cas peuvent alors se présenter selon la valeur du décalage temporel connu entre les séquences qu'il produit et celles émises par la station de base : - s'il est en retard, c'est-à-dire si les séquences en sortie de ses générateurs précèdent les séquences correspondantes du message brouillé dans la suite de séquences, le récepteur devra cadencer les deux générateurs à une fréquence supérieure à la fréquence de réception (égale à 3,84 Mchips/s) de la séquence pour rattraper la phase correcte ; - s'il est en avance, c'est-à-dire si les séquences en sortie de ses générateurs figurent après les séquences correspondantes du message brouillé dans la suite des séquences, le récepteur devra figer les deux générateurs (pas de signal d'horloge), jusqu'à ce qu'il ait atteint la phase correcte. La technique du « slewing » revient donc à accélérer ou à ralentir (voir à figer) le polynôme générateur pour atteindre l'état désiré correspondant à un alignement des données reçues. Naturellement, pendant le délai de synchronisation nécessaire au terminal pour récupérer le synchronisme, ce terminal ne peut pas désembrouiller le message reçu, si bien qu'il perd de l'information et qu'il dépense de l'énergie inutilement. Il importe donc de raccourcir le plus possible ce délai de mise en synchronisation qui dépend du temps de traitement imposé par la technique du
« slewing », lequel est généralement de l'ordre d'un intervalle de temps de 2560 bits. Des générateurs périodiques de période très longue sont généralement employés pour produire des séquences de bits pseudo-aléatoires. Un tel générateur est généralement réalisé au moyen d'un registre à décalage à contre-réaction linéaire (« Linear Feedback Shift Register » en anglais) cadencé au rythme d'un signal d'horloge. Les bits des séquences générées correspondent aux sorties des bascules du registre. Une application typique du générateur périodique est le brouillage (« scrambling » en anglais). Pour fixer les idées, on peut se référer au mode de transmission adopté dans le système de communications mobiles UMTS (pour « Universal Mobile Télécommunication System » en anglais). Au niveau d'une station de base, un message à transmettre est modulé sur deux voies, la voie en phase I et la voie en quadrature Q. Chacune des voies I et Q est brouillée au moyen d'un système de deux générateurs (« x » et « y »), si ce n'est que l'état du générateur X est décalée par rapport à l'état de Y d'une valeur de brouillage caractérisant la station de base. Cette valeur de brouillage (« scrambling code » en anglais) correspond à un nombre prédéterminé de coups d'horloge. Lorsque le terminal est en retard on peut jouer sur la fréquence du signal d'horloge, ce qui permet alors d'effectuer des sauts d'horloge et ainsi de rattraper le retard constaté. En conséquence, à chaque fois que le démodulateur se trouve allumé, on le fait tourner à vide jusqu'à ce qu'il converge, avant de commencer à démoduler. Il devient alors nécessaire, soit de figer, soit d'accélérer les générateurs pseudoaléatoires pour pallier leur avance ou leur retard par rapport à la trame du signal reçu et ainsi permettre leur positionnement sur l'état qu'ils occupaient au moment de l'extinction. Un problème important associé à ce mode de fonctionnement concerne cependant le temps de convergence trop élevé, lequel avoisine généralement la durée d'un intervalle de temps de synchronisation (trame). Or, il semble actuellement impossible de se passer de tels générateurs pseudo-aléatoires pour initialiser les registres aux bonnes valeurs et ainsi récupérer le synchronisme entre les séquences de bits produites par le démodulateur du terminal récepteur et les séquences émises par la station de base. Une seconde solution connue de l'art antérieur pour réduire ce temps d'attente consiste à faire effectuer un saut d'un nombre prédéterminé de séquences (généralement appelé « shift immédiat ») aux générateurs périodiques. Cependant, cette solution, dite « par mémorisation de masques », accroît de manière significative la complexité des générateurs et le coût de revient de tels dispositifs, de façon non nécessairement justifiée pour un terminal de téléphonie mobile du type UMTS. 3. Inconvénients de l'art antérieur Un premier inconvénient de ces techniques de l'art antérieur est qu'elles imposent un délai de synchronisation parfois important mais nécessaire au terminal pour récupérer le synchronisme, ce terminal ne pouvant pas désembrouiller directement le message reçu, avec pour conséquence une perte éventuelle d'information et des dépenses d'énergie inutiles. Un deuxième inconvénient important associé à ces techniques de l'art antérieur est qu'elles accroissent de façon significative la complexité des générateurs à mettre en œuvre, lesquels utilisent la plupart du temps des solutions matérielles (ou « hardware » en anglais), pouvant s'opposer au contraintes de miniaturisation des terminaux de radiocommunication mobiles et des composants qu'ils intègrent. 4. Objectifs de l'invention L'invention a notamment pour objectif de pallier ces inconvénients de l'art antérieur. La présente invention a pour objectif de pallier ces inconvénients de l'état de la technique. Plus précisément, un premier objectif de l'invention est de fournir un générateur permettant d'obtenir très rapidement, voir quasi-instantanément la valeur de synchronisation ou de convergence souhaitée au niveau du polynôme générateur, tout en garantissant une très faible consommation, lors du processus de « slewing » au niveau du récepteur Rake UMTS. Un deuxième objectif de l'invention est de permettre la suppression du retard, parfois important, habituellement rencontré dans le traitement de l'étape 3 du « Cell Searcher » UMTS et ainsi supprimer tout risque de perte d'une trame. Un autre objectif de l'invention est de fournir un tel générateur, qui soit de complexité réduite, en termes de nombre de portes logiques mises en œuvre notamment, par rapport aux techniques connues, et/ou en termes de possibilités d'utilisation de traitements algorithmiques et/ou logicielles. En d'autres termes, l'invention a pour objectif de présenter une alternative de bien moindre complexité pour réduire le temps d'attente, notamment lorsque les générateurs sont en retard et ainsi favoriser la convergence des générateurs pseudo-aléatoires dans un état donné d'une position prédéterminée à atteindre, laquelle correspond à l'association d'intervalle de temps de synchronisation et d'un symbole de synchronisation, prédéterminés. Un objectif supplémentaire de l'invention est donc de proposer une technique qui puisse s'appliquer aussi bien à un récepteur Rake UMTS pour lui conférer une capacité de synchronisation instantanée, qu'à l'optimisation de l'étape 3 de fonctionnement du « Cell searcher », de façon qu'il n'y ait plus de perte d'intervalles de temps lors du traitement de corrélation sur le canal CPICH, ni d'éventuelle perte de trame. 5. Caractéristiques essentielles de l'invention Ces objectifs, ainsi que d'autres qui apparaîtront par la suite sont atteints à l'aide d'un procédé de synchronisation d'un dispositif de réception de données brouillées au moyen d'au moins une séquence de brouillage périodique organisée en K intervalles de temps comprenant chacun N périodes de bits appelées symboles. Un tel procédé comprend une étape de calcul d'une valeur de synchronisation d'au moins un générateur pseudo-aléatoire de la séquence de brouillage, en un intervalle de temps de synchronisation et en une période de bits de synchronisation prédéterminés. Il permet notamment et de façon avantageuse, lors de l'étape de calcul, de progresser dans la séquence de brouillage par sauts d'au moins un intervalle de temps et d'au moins une période de bits, par mise en œuvre d'un calcul matriciel de la valeur de synchronisation. De façon préférentielle, le calcul matriciel met en œuvre une multiplication d'une valeur d'initialisation du générateur pseudo-aléatoire par au moins une matrice de passage prédéterminée. Cette technique s'appuie sur le fait que les générateurs pseudo-aléatoires du récepteur d'un terminal de télécommunications mobile, et notamment du type UMTS, sont périodiques et composés de séquences de bits, identiques à ceux de la station de base. Aiiisi, ce terminal doit en premier lieu charger la valeur de brouillage dans le générateur « x », avant de pouvoir récupérer le synchronisme. Avantageusement, le procédé selon l'invention permet de progresser dans la séquence de bits par sauts d'au moins un intervalle de temps, en calculant la valeur du polynôme générateur aux frontières des intervalles, jusqu'à déterminer l'intervalle de temps de synchronisation. De façon également avantageuse, la valeur du générateur pseudo-aléatoire aux frontières des intervalles de temps est déterminée, à partir de la valeur d'initialisation, par multiplications successives par une matrice de passage d'intervalle de temps. Préférentiellement, au sein de l'intervalle de temps de synchronisation, on progresse dans la séquence par sauts d'au moins une période de N bits, en calculant la valeur du générateur pseudo-aléatoire aux frontières des périodes de bits, jusqu'à obtenir la valeur de la période de bits de synchronisation. Avantageusement, la valeur du générateur pseudo-aléatoire aux frontières des périodes de bits est déterminée, à partir de la valeur du générateur aux frontières des intervalles, par multiplications successives par une matrice de passage de période de bits. L'intérêt d'une telle approche réside avantageusement dans sa capacité à favoriser la convergence très rapide du ou des générateurs pseudo-aléatoires vers la valeur de synchronisation. Il s'agit en effet d'optimiser le temps de convergence en effectuant tout d'abord un premier découpage des séquences de brouillage par intervalles de temps et un second découpage de ces intervalles de temps en périodes de bits ou symboles, puis de réaliser les étapes suivantes conduisant à la valeur de synchronisation : - on effectue autant de sauts d'intervalles de temps que nécessaire jusqu'à se positionner sur l'intervalle de temps prédéterminé, composante de la valeur de synchronisation ; - on effectue ensuite autant de sauts de périodes de bits (ou symboles) que nécessaire, de façon à atteindre ou se positionner sur la valeur de symboles.
Grâce à cette approche, il devient alors possible d'éteindre et rallumer le démodulateur en s 'affranchissant de tout risque de surconsommation électrique, tout risque de perte de trame, ou encore de toute contrainte lié au temps de convergence habituellement rencontré avec les solutions de l'art antérieur. La perte de trame est réduite à deux symboles CPICH au maximum. Préférentiellement, les données sont brouillées selon au moins deux séquences de brouillage X et Y, et la valeur d'initialisation pour la séquence Y est fixe. La valeur d'initialisation pour la séquence X est caractéristique d'un dispositif d'émission des données brouillées.
Les séquences de brouillage X et Y sont respectivement obtenues à partir des polynômes générateurs « x » et « y ». De façon avantageuse, la séquence de brouillage périodique étant organisée en K intervalles de temps comprenant chacun N périodes de bits, la matrice de passage de symbole pour la séquence X est la matrice (Mχ )N et la matrice de passage d'intervalle de temps pour ladite séquence X est la matrice M . Préférentiellement, la séquence de brouillage périodique étant organisée en
K intervalles de temps comprenant chacun N périodes de bits, la matrice de passage de symbole pour la séquence Y est la matrice My et en ce que la valeur du polynôme générateur aux frontières des intervalles pour la séquence Y est déterminée à partir d'une table de vecteurs associés au polynôme générateur de la séquence Y. Aussi, avantageusement, pour atteindre le vecteur de phase d'indice (β+μ) à partir du vecteur de phase d'indice β de la séquence de brouillage par sauts successifs de valeur i, on réalise au moins les étapes successives suivantes de : décomposition de la valeur d'indice μ sous la forme d'une somme du quotient et du reste r de la division euclidienne de μ par i, le quotient s'exprimant alors sous la forme d'un produit d'un entier j avec la valeur de saut i ; élévation à la puissance entière j de la matrice de passage d'intervalle de temps de la séquence X, l'intervalle de temps comprenant des plages de i périodes de bits ; multiplication du vecteur de phase d'indice β par la matrice de passage d'intervalle de temps (M' )] , de façon à obtenir la valeur du vecteur de phase d'indice (β+ixj), puis ; multiplication du vecteur de phase d'indice (β+ixj) par la matrice de passage de périodes de bits (Mx r ) , de façon à se positionner sur la bonne valeur de période de bits ; La succession de ces différentes étapes permet avantageusement de limiter à une valeur de (j+r) le nombre de coups d'horloge à appliquer pour atteindre le vecteur de phase souhaité, ce qui est particulièrement intéressant également dans le cadre d'une application au « slewing accéléré ». Préférentiellement, les sauts successifs de période de bits ont une valeur s'exprimant sous la forme d'une puissance de deux, ces bits ne pouvant prendre que deux valeurs : zéro ou un. La division euclidienne de μ par i devient alors très simple à réaliser. De façon préférentielle, le procédé de synchronisation met en œuvre le standard UMTS ("Universal Mobile Télécommunications System" pour "Système de télécommunication mobile universel"), les périodes de bits étant alors des symboles CPICH (pour « Common Pilot Indicator Channel », en anglais ou « Canal indicateur du pilote commun » en français). Avantageusement, le dispositif de réception comprend au moins un récepteur RAKE et des moyens de recherche de cellule de type Cell Searcher. Dans le cadre d'un réseau UMTS, le récepteur Rake comprend l'organe du terminal mobile responsable de l'asservissement relatif à la synchronisation. Au réveil, il reçoit en particulier un point de départ ou d'initialisation, à partir duquel il réalise l'asservissement de l'échéancier de réception des données reçues. Le récepteur Rake possède donc une double fonction, une première d'asservissement de la synchronisation relativement au canal pilote CPICH, et une second relative à la synchronisation des données reçues.
Le cell searcher d'un terminal mobile UMTS, lorsqu'on l'allume, réalise les trois étapes suivantes : étape 1 : recherche de la station émettrice la plus forte ; étape 2 : détermination du canal primaire ou P-SCH (pour « Primary Synchronization Channel » en anglais) ; étape 3 : réalisation de la synchronisation sur le canal secondaire ou S- SCH (pour « Secondary Synchronization Channel » en anglais). C'est à partir de ces deux dernières étapes en particulier que le Cell Searcher est capable de délivrer les coordonnées de début d'intervalle de temps trame et slot correspondant à la station émettrice la plus forte. Avantageusement, les périodes de bits étant des symboles CPICH, chacun des intervalles de temps comprend K=10 périodes de N=256 bits, de façon à obtenir une granularité plus fine. Ainsi, et de façon avantageuse, la matrice de passage de période de bits pour la séquence X est la matrice :
Figure imgf000013_0001
laquelle peut encore s'écrire sous la forme X0,n+1 - X3 n Λ X4>n Λ X7 n Λ XS n X17,n+1 - X2 n Λ X3 n Λ X6>n Λ X7 n Λ X9 n Λ X10 n Λ X13 n Λ X14 n
De façon également avantageuse, la matrice de passage d'intervalle de temps pour la séquence X est la matrice :
Figure imgf000013_0002
laquelle pouvant encore s'écrire sous la forme : xo,n+ι = x Λ x2)n - x3>n - x4;„ - x5>n - x6>n - x^ - x n - x10>n - x12;„ - x13>n - x16>n - X n à X17>n+1 = X2,nΛ X3,n Λ X6,n Λ X8,n Λ X10,n Λ Xl l,n Λ X12,n Λ X13,n ladite matrice de passage de période de bits pour ladite séquence Y étant alors la matrice : X17,n+1 Λ Xl0,n Λ Xl3,n Λ Xl4,n
Figure imgf000014_0001
laquelle pouvant encore s'écrire sous la forme : X0,n+1 = X0>n Λ X1>n - X2jn - X4jn - X6;„ - X7>n - 8)„ - X14;„ - X16>n - X17>n à X17'n+1 = X0,nΛ Xl,n Λ X4,n Λ X7jn Λ X9,n Λ Xl l,n Λ X12,n Λ X13,n Λ X14,n Λ Xl5jn Λ X17,„ .
L'invention concerne également de façon préférentielle un dispositif de réception de données brouillées au moyen d'au moins une séquence de brouillage périodique, et organisées en intervalles de temps comprenant chacun au moins une période de bits appelée symbole. Un tel dispositif selon l'invention comprend ainsi avantageusement des moyens de synchronisation du dispositif comprenant eux-mêmes des moyens de calcul d'une valeur de synchronisation d'au moins un polynôme générateur de la séquence de brouillage, par progression dans la séquence, par sauts d'au moins une période de bits. Les moyens de calcul mettent préférentiellement en œuvre un calcul matriciel de la valeur de synchronisation. De façon avantageuse, les moyens de calcul comportent un premier registre comprenant des bascules délivrant en sortie les bits de la séquence permettant d'obtenir la valeur de synchronisation. Préférentiellement, l'entrée de chaque bascule est raccordée à la sortie d'un multiplexeur commandé par un signal de sélection (SEL). De façon également préférentielle, lorsque le signal de sélection sélectionne l'entrée du bas du multiplexeur, on applique la matrice de passage Mx et lorsque le signal de sélection sélectionne l'entrée du haut du multiplexeur, on applique la matrice de passage M . Avantageusement, le dispositif de réception selon l'invention s'applique aux domaines appartenant au groupe comprenant : l'optimisation de l'étape 3 du scrutateur de cellules (« Cell Searcher » en anglais) UMTS ; l'accélération du processus de « slewing » d'un récepteur rake UMTS ; à l'optimisation du fonctionnement d'un égaliseur UMTS ; - le pré calcul de la valeur initiale (ou « seed » en anglais) d'un registre à décalage à rétroaction linéaire (ou « LFSR : Linear Feedback Shift Register » en anglais). L'application des procédé et dispositif selon l'invention est détaillée ci- après. L'invention concerne également un terminal de radiocommunication mobile comprenant des moyens de réception de données brouillées au moyen d'au moins une séquence de brouillage périodique, et organisées en intervalles de temps comprenant chacun au moins une période de bits appelée symbole. Un tel terminal comprend ainsi de façon préférentielle des moyens de synchronisation desdits moyens de réception comprenant des moyens de calcul d'une valeur de synchronisation d'au moins un polynôme générateur de la séquence de brouillage, par progression dans la séquence par sauts d'au moins une période de bits, les moyens de calcul mettant en œuvre un calcul matriciel de la valeur de synchronisation. Ainsi, l'invention repose sur une approche tout à fait nouvelle et inventive de détermination quasi-directe de la valeur de synchronisation (« scrambling » code) - donnée par un intervalle de temps de synchronisation et un symbole de synchronisation prédéterminés - d'au moins un polynôme générateur d'une séquence de brouillage, valeur de synchronisation, et avec un minimum de traitement. L'invention s'applique notamment et non exclusivement aussi bien à la synchronisation d'un récepteur « Rake » UMTS qu'à l'optimisation de l'étape trois de traitement du « cell searcher » UMTS, tous deux contenus dans un terminal mobile de radiocommunication du même type. 6. Liste des figures D'autres caractéristiques et avantages de l'invention apparaîtront plus clairement à la lecture de la description suivante d'un mode de réalisation préférentiel, donné à titre de simple exemple illustratif et non limitatif, et des dessins annexés, parmi lesquels : - la figure 1 présente un synoptique de l'opération de propagation et de brouillage de données ; la figure 2 illustre le mécanisme d'implémentation général du « Turbo scrambling » (en anglais) ou « brouillage turbo » en français, selon l'invention ; - la figure 3 présente un registre à décalage à rétroaction linéaire (ou « LFSR : Linear Feedback Shift Register » en anglais) simple à 7 états ; la figure 4 illustre les modifications apportées au LFSR de la figure 3 pour accélérer le parcours dans la séquence de ses états successifs possibles ; la figure 5 donne un exemple de séquence optimisée permettant un parcours plus rapide des états de la séquence du LFSR de la figure 3, suite aux modifications apportées sur le figure 4 ; la figure 6 présente un exemple de modification apportée sur un désembrouilleur « downlink » LFSR-X permettant d'effectuer des sauts de quatre états ; - la figure 7 donne un exemple de modification matérielle apportée sur un désembrouilleur LFSR-Y pour pouvoir réaliser des sauts de quatre états ; la figure 8 donne une illustration d'un LFSR-X défini dans la norme 3G TS25.213 à dix-huit bascules D toutes cadencées par une même horloge ; la figure 9 illustre les résultats de l'application du mécanisme selon l'invention pour le « slewing accéléré ». Ces différentes figures sont décrites en détail dans la suite de ce document, comme support de description pour les différents modes de réalisation et d'application proposés.
7. Description d'un mode de réalisation de l'invention 7.1 Généralités Dans cette section, nous présentons tout d'abord une description d'un mode de réalisation de l'invention sous la forme d'une approche matricielle, appliquée à l'étape trois (« step 3 » en anglais) du « cell searcher ». D'autres variantes sont également décrites dans cette section sous la forme d'exemple d'application des procédé et dispositif selon l'invention Une description plus succincte d'une variante de ce mode de réalisation sera également proposée, dans un second temps, dans le cadre d'un récepteur Rake UMTS. Enfin, une description d'une technique possible de mise en œuvre de l'invention sera également proposée. 7.1 Rappel du principe de modulation/démodulation d'un signal UMTS La séquence du code est constituée de N éléments ou symboles de la séquence de brouillage, appelés "chips"). On rappelle ici que cette séquence du code (constituée de N « chips ») est unique pour un utilisateur donné et qu'elle constitue la clef de codage du signal reçu ; elle est conservée si le symbole de donnée valait 1, inversée sinon. De plus, si L est la longueur du code et que chaque symbole a une durée notée Tb, on a alors une chip toutes les Tb/N secondes et le nouveau signal modulé a un débit N fois plus grand que le signal initialement envoyé par l'usager et utilisera donc une bande de fréquences N fois plus étendue. On rappelle également que pour récupérer l'information contenu dans le signal reçu, le récepteur doit effectuer la même opération, c'est-à-dire générer la même séquence d'étalement et la multiplier au signal reçu ; les données codées par cette séquence sont alors restaurées. L'application d'une telle technique permet notamment de réduire le niveau de bruit pour le signal en bande de base: plus l'étalement est important, plus les interférences sont éliminées. Ainsi, on constate que lors du décodage, la synchronisation consommé beaucoup de ressources au niveau du récepteur et impose un temps de traitement non négligeable durant lequel le message reçu ne peut être traité. 7.2 Description d'un mode de réalisation de l'invention dans le cadre de son application au « Cell Searcher » UMTS Il s'agit ici d'optimiser l'étape 3 de fonctionnement du « Cell Searcher » correspondant à la corrélation du canal CPICH. Comme illustré sur la figure 1, chaque message transmis est reçu sous la forme d'une séquence de brouillage (10) composée d'un ensemble (11) de séquences de données de mêmes tailles (Data 0... Data N). Chacune des séquences de données (11) Data 0... Data N peut être découpée sous la forme d'intervalles de temps régulier (12) eux-mêmes composés de N périodes de bits (13) (ou symboles) S0 à Sm. Dans le cadre de l'UMTS, chaque séquence (11) du code de brouillage est composée de 38400 intervalles de temps (12) sur lesquels on applique le polynôme générateur du code de brouillage pour obtenir les valeurs du code de brouillage (14) X0 ... XN, lesquelles permettent alors de récupérer les bonnes valeurs des données brouillées émises R0 ... R^ (15), par application de la formule suivante : R; ≈ Datai XOR St XOR X, . Ainsi, en appliquant les mêmes séquences de brouillage à l'émission et à la réception, on évite de récupérer du bruit, chose rendue possible dès lors qu'on connaît l'instant initial de départ dans la séquence reçue et qu'on réinitialise la séquence de tous les symboles reçus. Cependant, du fait des 38400 intervalles de temps à gérer dans le cadre de l'UMTS et du Cell Searcher, cela est rendue beaucoup plus complexe et justifie donc la mise en œuvre du procédé selon l'invention. Grâce au procédé selon l'invention, encore appelée « Turbo scrambling code » en anglais, pour « turbo-code de brouillage » en français, il est en effet possible de charger la bonne valeur du « scrambling code », au bon moment, au niveau du générateur pseudo-aléatoire , et ce, avec un retard de traitement maximum n'excédant pas 4 intervalle de temps. Un tel procédé s'appuie sur un calcul matriciel permettant de faire sauter le polynôme générateur, directement depuis une première position connue, à une seconde position également connue et caractéristique de la valeur de synchronisation. Cette approche est illustrée sur la figure 2 qui permet de mieux visualiser le principe selon l'invention consistant d'une part en une succession de sauts sur les intervalle de temps jusqu'à ce positionner sur l'intervalle de temps souhaité, puis de réaliser autant de sauts de symboles que nécessaire dans cet intervalle de temps, jusqu'à se positionner sur la bonne valeur de symbole, l'intervalle de temps et le symbole ainsi obtenus étant représentatifs de la valeur de synchronisation souhaité pour initier le désembrouillage de la séquence de données reçue. Or, valeur de synchronisation donnée par l'association d'une référence d'intervalle de temps et d'une référence de symbole, impose dans le cadre des traitements appliqués au « Cell Searcher » et au récepteur « Rake » UMTS, de déterminer avec exactitude les références des intervalles de temps et symboles CPICH correspondant à cette valeur. Cette détermination s'effectue suivant la technique suivante dans le cadre du Cell Searcher : 1) on réveille le polynôme générateur ; 2) le cell searcher disposant de son propre compteur de temps (ou « timer » en anglais), on ne sait jamais dans quelle position se trouve celui-ci, d'autant plus que la référence de temps qu'il utilise n'est pas la même que celle partagée sur le réseau. De ce fait, à l'occasion de cette deuxième étape, on laisse le cell searcher déterminer lui-même la l'information concernant la valeur de synchronisation issue de ses étapes 1 (recherche de la station émettrice la plus forte et détermination du canal PCH) et 2 (détermination de la synchronisation sur le SCH) de fonctionnement, laquelle est alors corrélée avec sa propre synchronisation interne. Suite aux étapes précitées, l'étape 3 du cell searcher est lancée de façon à obtenir les mesures sur le canal CPICH. Le Cell searcher est le premier bloc activé à l'allumage du terminal mobile. Il récupère donc la station émettrice la plus forte avant de réaliser sa propre synchronisation. Dans le cadre de l'invention, pour faire converger plus vite le cell searcher, au lieu de faire tourner le polynôme générateur point à point, on réalise un découpage de la séquence de brouillage d'abord par intervalles de temps ou trames, puis par symbole. Pour le Cell Searcher de l'exemple de la figure 2 par exemple, chaque intervalle de temps (20) ou trame est découpé en dix périodes de 256 bits (21). Se découpage se traduit sous la forme de matrice de passage figées que l'on note Mx et Mx , lesquelles correspondent respectivement aux matrice de passage de symbole et matrice de passage d'intervalles de temps. L'implémentation du « turbo scrambling » peut donc s'effectuer facilement en utilisant une table XOR pour chacune des matrice figées précitées. La bonne valeur d'intervalle de temps désirée est alors obtenue en réalisant un calcul itératif depuis l'intervalle de départ (22) notée « slot0,0 », par multiplication de chaque intervalle de temps par la matrice de passage d'intervalles de temps Mx : Λ YS/ort,0 - - i MvΛX 2560 * Λ YS/o.0,0 '" • ' Δ YSto/(i+l),0 — " JMMX 2560 * Λ YSlot{ifiY
Une fois la bonne valeur d'intervalle de temps obtenu, la bonne valeur de symbole désirée pour récupérer la synchronisation de la séquence émise, est calculée à partir du symbole de départ du bon intervalle de temps obtenu, par multiplications itératives avec la matrice de passage de symboles Mx , de la façon suivante : Y _- M 256 * Y Y — M 256 * y
Λ Slot(i,symbole\) ~ IV1X Λ Slot{i,symbole0) ' • • • ' Λ Slot(i,symbole j+l) ~ lrÂX Λ Slot(i, symbole j)- Grâce à cette nouvelle approche matricielle selon l'invention, on converge plus rapidement sans plus avoir à faire tourner le polynôme générateur intervalle de temps par intervalle de temps et symbole par symbole sur chaque intervalle de temps. Pour le Cell Searcher UMTS, chacun des dix-huit bits de sorties possibles des registres sont représentés sous la forme de vecteurs formant les lignes de la matrice de passage des intervalles de temps Mx et de symboles Mx pour chaque intervalle de temps. La valeur initiale est donnée par la valeur du SEED UMTS. Ainsi, chaque vecteur suivant calculé donne le décalage temporaire de la séquence reçue. Par exemple, s'il y a 10 périodes de 256 bits à parcourir par intervalle de temps comme dans le cas du Cell Searcher, on retrouvera la bonne valeur désirée en appliquant les calculs suivants : XShnfi = Mx ω * XSι0to,o > ••• » ^Slot(i+l),0 = Mχ X siot(,i,0)> PUI S X-Slot(,i,symbolel) = M-χ X siot(,i,symbokO)ι • • • > Xsio«i,symboie j*» = ^x 256 * Xslota symbole J)t pour retrouver le bon symbole. 7.3 Exemple d'application de l'invention an pré calcul de la valeur initiale d'un registre à décalage à rétroaction linéaire simple à 7 états La figure 3 montre un registre à décalage à rétroaction linéaire ou LFSR très simple, produisant les 7 états successifs suivants donnés par les bascules Q0 , Qγ et Q2 , lesquelles délivrant en sortie les bits de ladite séquence permettant d'obtenir ladite valeur de synchronisation souhaitée. On suppose ici que l'état initial est donné par Q2 Ql <20 = 001 :
Figure imgf000021_0002
Appelons cette séquence Sj dans laquelle à la suite de l'état 7 « 011 » on reboucle sur l'état initial « 001 ». Dans cet exemple, on cherche à parcourir la séquence S: plus rapidement en sautant des états et donc à produire une séquence S2 tout en pouvant revenir cependant à la séquence Sl à tout moment. Dans cette configuration du LFSR, on progresse dans la séquence par sauts successifs d'un premier état vers un deuxième état, jusqu'à se positionner sur l'état désiré. Dans l'exemple de la figure 3, le passage d'un état (n) à un état (n+1) s'effectue par application de la formule : Q(n + 1) ≈ M.Q(n) avec M la matrice de passage d'un état premier état vers un second état, M s'écrivant ici :
Figure imgf000021_0001
Pour atteindre cet objectif, on modifie la LFSR à 7 états de la figure 3 en y ajoutant trois multiplexeurs (40, 41, 42) possédant un signal SEL commun qui peut choisir de connecter les entrées respectives des bascules Q0 , Qγ et Q2 , soit à l'entrée du haut, soit à l'entrée du bas desdits multiplexeurs, comme illustré en figure 4. Les entrées (43, 44, 45) de chaque bascule Q0 , Qx et Q2 sont donc raccordées respectivement à la sortie d'un des multiplexeur (40, 41, 42) et commandées par un signal de sélection (SEL). Ainsi, si le signal SEL choisit les entrées du bas des bascules, on se retrouve dans la configuration de la figure 3, sans optimisation du parcours de la séquence Sx . A l'inverse, si l'entrée du haut est choisie, la nouvelle séquence S2 est décrite et caractérisée par les 7 nouveaux états suivants :
Figure imgf000022_0001
On constate alors que les états de S2 sont obtenus en parcourant ceux de Sj en sautant un état sur deux, comme illustré sur la figure 5 qui offre une vue de l'enchaînement successif dans la séquence des états successifs possibles du LFSR, suite aux modifications de la figure 4. Sur cette figure 5, on constate alors que si l'on souhaite atteindre l'état 7' = « 111 », plutôt que d'utiliser le LFSR de la figure 3 dans lequel il est nécessaire d'appliquer cinq coups d'horloge, il est désormais possible selon l'invention d'utiliser l'architecture du LFSR de la figure 4 de la manière suivante : 1) SEL = « sélectionner les entrées du haut », et atteindre l'état 3' = « 110 » en deux coups d'horloge, puis 2) revenir en SEL = « sélectionner les entrées du bas », puis atteindre l'état 7' = « 111 » en un seul coups d'horloge supplémentaire ; ce qui permet d'atteindre l'état 7' = « 111 » en seulement 3 coups d'horloge. En termes de résultat, le procédé selon l'invention permet ainsi d'atteindre un état donnée en un temps deux fois plus court. Il est également important de souligner le fait que le principe exemplifié ci-dessus peut être aisément généralisé pour effectuer des sauts de pas plus grand, et ainsi atteindre un état encore plus vite, jusqu'à trois, quatre, voir N fois rapidement. Il s'agit simplement d'évaluer ensuite le rapport entre l'intérêt de gagner en rapidité et le surcoût en portes et multiplexeur à ajouter à l'architecture à mettre en œuvre. 7.4 Application de l'invention aux LFSR du désembrouilleur descendant d'un récepteur UMTS On rappelle qu'on appelle désembrouilleur descendant (ou « downlink » en anglais) les deux LFSR UMTS « X » et « Y » utilisés dans un terminal mobile du type UMTS, pour désembrouiller les séquences de symboles reçus. Le lecteur pourra se référer à la norme 3G-TS 25.213, paragraphe 5.2.2, page 21 pour plus de détails sur ces désembrouilleurs. 7.4.1 Cas du désembrouilleur LFSR-X Dans le cas du désembrouilleur LFSR-X, on cherche à optimiser le nombre de coups d'horloge à appliquer pour atteindre la valeur de synchronisation, du LFSR plus rapidement et avec un minimum de sauts entre les états possibles du LFSR. On applique donc la même démarche que celle exemplifiée au paragraphe 7.3, de façon à autoriser des sauts entre les états de la séquence de désembrouillage, d'un pas de quatre états (par exemple). Pour atteindre cet objectif, l'architecture matérielle de la figure 6 est proposée, dans laquelle dix-huit multiplexeurs (610) à (628) sont mis en œuvre, les sorties desquels étant reliées sur les entrées des dix-huit bascules référencées (0) à (17) sur la figure 6. Ainsi, selon l'architecture proposée sur la figure 6, si un signal de sélection Sel= « 0 » sélectionne les entrées du bas des dix-huit (610) à (628) multiplexeurs de la figure 6, on retrouve alors l'architecture d'origine du LFSR-X défini au paragraphe §.5.2.2 (page 21) de la norme 3G-TS 25.213.
A l'inverse, selon la nouvelle architecture proposée de la figure 6, si un signal de sélection Sel= « 1 » sélectionne les entrées « 1 » du haut des dix-huit multiplexeurs (610) à (628), on obtient alors de nouveaux chemins permettant de parcourir la séquence d'origine par pas de 4, grâce à la nouvelle équivalence ainsi obtenue entre un signal de sélection à « 1 » ne nécessitant plus qu'un seul coup d'horloge et un signal de sélection à « 0 » nécessitant quatre coups d'horloge. En conclusion intermédiaire de ce paragraphe, on constate que moyennent un surcoût de dix-huit multiplexeurs (610) à (628) et de trois XOR (630), (631) et 632), on enrichit la structure initiale du LFSR d'un équivalent de « 18 MUX + 3 XOR = (18*4 + 3*4 ) = 84 » portes NAND2, lesquelles permettent ainsi de parcourir les (218-1) états possible de la séquence de désembrouillage quatre fois plus vite qu'avec l'architecture habituellement mise en œuvre par les techniques de l'art antérieur. Il est en outre très intéressant de noter que la méthode décrite ci-dessous peut être, bien en entendu, être généralisée au LFSR-X UMTS descendant, ce qui permet d'obtenir avantageusement les résultats suivants :
Figure imgf000024_0001
L'intérêt du procédé selon l'invention est multiple lorsqu'il est appliqué au LFSR : il permet tout d'abord de précalculer de façon matérielle ou « hardware » en anglais, une valeur de SEED initial, c'est-à-dire une valeur de départ des calculs correspondant à un code de brouillage donné d'une station de base), sans avoir à prévoir des multiplexeurs de pré chargement des 18 D- FF. Les 18 multiplexeurs mis en œuvre dans la nouvelle architecture de la figure 6, selon l'invention, permettent en effet de remplacer les dix-huit multiplexeurs de pré chargement habituellement mis spécialement en œuvre pour pré charger le LFSR. il permet également lors d'un processus de parcours de séquence par groupe ou « slewing » en anglais , d'atteindre un état prédéterminé à partir d'un point de départ (valeur de SEED par exemple), beaucoup plus rapidement et à fréquence d'horloge identique. Les gains et avantages ainsi obtenus grâce à la méthode selon l'invention, et notamment en termes de mise en œuvre matérielle sont d'autant plus importants et intéressants lorsqu'on les compare avec la méthode selon l'art antérieure, dite par masque. En effet, dans la méthode par masque, si l'on souhaite diviser d'un facteur quatre les sauts nécessaires pour accéder un état prédéterminé d'une séquence de brouillage, il est nécessaire d'accroître de façon très importante la complexité de mise en œuvre de l'architecture matérielle. En effet, il sera nécessaire pour augmenter par quatre la vitesse de récupération d'une valeur de synchronisation, d'enrichir l'architecture matérielle de 102 portes NAND2 obtenues de la façon suivante le plus souvent :
« 17 XOR + 17 AND = (17*4 + 17*2) NAND2 = 17*6 = 102 portes NAND2 ». En outre, la logique complémentaire nécessaire à mettre œuvre pour permettre le chargement de la valeur optimale du masque et mémoriser les trois ou quatre masques différents aura un coût non négligeable en nombre de portes NAND2. Enfin, un autre avantage important de l'architecture proposée sur la figure 6, laquelle offre une proposition de mise en œuvre du procédé et dispositif selon l'invention dans le cadre d'un désembrouilleur, notamment mais non limitativement du type UMTS descendant, concerne la possibilité de pouvoir revenir immédiatement et à n'importe quel moment sur l'architecture et le fonctionnement du LFSR d'origine. Il suffit en effet simplement de replacer le signal de sélection Sel= « 0 », le registre de 18 bits étant alors déjà chargé avec l'état souhaité. II est important de souligner pour marquer la différence de l'invention avec les méthodes de l'art antérieur et notamment celle par masque, que ce résultat est en outre beaucoup plus coûteux. En effet, la méthode par masque ne permettant d'extraire qu'un seul bit à chaque état, cela signifie qu'il est nécessaire, d'une part de compter dix-huit coups d'horloge pour sortir l'état du LFSR avec un décalage d'intervalle de temps (ou « shift » donné), et donc d'autre part, de sauvegarder ces dix-huit bits pour pouvoir les charger dans les dix-huit D- FF. Or, une telle dernière étape nécessiterait à elle seule de prévoir dix-huit multiplexeurs en entrée des dix-huit DFF, uniquement pour charger les dix-huit bits dans le LFSR. 7.4.2 Cas du désembrouilleur LFSR-Y La figure 7 illustre les modifications apportées à l'architecture d'un désembrouilleur LFSR-Y pour lequel on cherche également à optimiser le nombre de coup d'horloge à appliquer de façon à pouvoir également réaliser des sauts de quatre états et ainsi accéder à la valeur de synchronisation, plus rapidement. Pour atteindre l'objectif précité, un surcoût de 18 multiplexeurs (710) à (727) et de trois XOR (730), (731) et (732) de type XOR4, est nécessaire et suffisant pour obtenir un fonctionnement équivalent à celui de : « (18MUX + 3*3XOR) = (18+9)*4 = 27*4 = 108 portes NAND2 ». Les mêmes avantages de l'invention que ceux cités au paragraphe précédent pour le désembrouilleur LFSR-X sont ici obtenus pour le désembrouilleur LFSR-Y de la figure 7. 7.4.3 Explication de la construction des architectures matérielles mises en œuyre selon l'invention par calcul matriciel appliquée à la structure du désembrouilleur. ou « scrambler » en anglais L'objectif de cette section est d'expliquer comment se construisent les architectures matérielles ou « hardware » selon l'invention, des figures 6 et 7 à partir d'un calcul matriciel. Soit A la matrice de transition du LFSR-X tel-que
Figure imgf000026_0001
. On obtient alors:
Figure imgf000026_0002
Cette matrice A correspond au LFSR-X défini dans la norme 3G TS.25.213, section 5.2.2. Elle se met en œuvre matériellement au moyen de l'architecture de la figure 8 qui intègre dix-huit bascules (810) à (827), toutes cadencées par une même horloge. La iιeme composante du vecteur xk , à savoir : x(i)k représente la valeur d'état de la iιeme ième bascule (figure 8), obtenue suite à l'exécution d'un nombre k de coups d'horloge. Chaque coordonnée de ce vecteur a donc pour valeur soit « 0 », soit « 1 ». Enfin, le vecteur x0 se définit comme :
Ceci signifie que les dix-huit bascules (510) à (827) de la figure 8
Figure imgf000027_0001
sont initialisées de la gauche vers la droite de telle sorte que
Figure imgf000027_0002
Ainsi, le principe de « sauts de N » mis en œuvre selon l'invention s'explique de façon matricielle par la formule suivante : X N = AN Xk , laquelle est obtenue par récurrence à partir de la formule générique : Xk+i = A.Xk.
Si on calcule par exemple la matrice A4, qui correspond à l'exemple de saut d'un pas quatre, proposé aux paragraphe §.7.4.1 dans le cas du LFSR-X et illustré par la figure 6, on obtient la matrice suivante :
A
Figure imgf000027_0003
On en déduit donc à la lecture, ligne par ligne, de cette matrice de passage et en plaçant xk+4 à gauche de cette matrice et xk à droite, que : x(0)k+4 = x(4)k x(l)k+4 = x(5)k .... x(13)k+4 = x(L7)k x(14)k+4 = x(0)k + x(7)k mod 2 (correspondant au XOR-0 (629) de la figure 6 et identique au XOR (729) de la figure 7). x(15)k+4 = x(l)k + x(8)k mod 2 (c'est le XOR-1 (630) de la figure 6). x(16)k+4 = x(2)k + x(9)k mod 2 (c'est le XOR-2 (631) de la figure 6). x(17)k44 = x(3)k + x(10)k mod 2 (c'est le XOR-3 (632) de la figure 6). Les signes « = » dans ces équations correspondent aux multiplexeurs (610) à (627) de la figure 6, pour lesquels l'entrée du haut est sélectionnée par le signal de sélection Sel = « 1 ». II est ainsi possible de conclure que pour atteindre un certain état prédéterminé, ou une certaine phase, d'indice P à partir d'une autre phase d'indice k, il suffit désormais d'appliquer simplement la formule : Xk+p = Ap .Xk. Avec le LFSR d'origine, c'est-à-dire le LFSR dont les multiplexeurs sélectionnerait l'entrée du bas dans l'architecture de la figure 6, par exemple, il en coûterait P coups d'horloge à partir de l'état k pour atteindre l'état souhaité P+k. Si on met en œuvre l'architecture matérielle appliquant le procédé selon l'invention, c'est-à-dire celle dans laquelle le signal de sélection Sel≈ »1 » choisit l'entrée du haut des bascules, on peut écrire : P = j.N + r, où r est le reste dans la — » — > division euclidienne de P par N, d'où : Xk+p = AJ'N+r Xk , qui équivaut encore à : X +p = AN ) .Ar .Xk , laquelle formule peut encore se décomposer en :
Figure imgf000028_0001
Xk+p = Ar .Xk+N.j (2) La formule (1) signifie qu'on exécute tout d'abord j coups d'horloge avec les multiplexeurs dont l'entrée du haut est sélectionnée (Sel = « 1 »), puis r coups d'horloge avec les multiplexeurs dont l'entrée du bas (Sel = « 0 ») est sélectionnée, ce qui revient donc à ne plus exécuter qu'un total de j+r coups d'horloge au lieu de N.j+r. On peut également constater ici que si l'on souhaite effectuer des sauts d'un pas N, de la forme N = 2m, le comptage des coups d'horloge pourra se faire avantageusement en décalant la séquence P de m bits vers la droite. Les résultats précités peuvent s'appliquer à l'identique pour le cas du désembrouilleur LFSR-Y, en adaptant la matrice de transition. 7.5 Autres application du procédé et dispositif selon l'invention 7.5.1 Pré-calcul de SEED dans les LFSR Compte tenu de la norme 3GTS25.213, l'utilité de réaliser des sauts de valeur N>1 dans les séquence produites des LFSR concerne principalement les désembrouilleurs LFSR-X. En effet, connaissant le code de brouillage primaire (« scrambling code » en anglais) d'une station émettrice de base, lequel est un nombre entier compris entre 0 et 511 et que l'on peut ici noter « i », on doit emmener le LFSR-X sur la phase : n=16*i en exécutant donc 16*i coups d'horloge habituellement sur le LFSR-X, à partir de l'état initial connu et prédéterminé.
Grâce au mécanisme selon l'invention, il est maintenant possible de réaliser des sauts accélérés définis par N changements d'état du LFSR-X en un seul coup d'horloge. Une telle opération s'effectue en seulement : (n/N + r) coups d'horloge où (n/N) est le quotient de la division euclidienne de n par N et r le reste de cette division. Ainsi, par exemple, si N=16, il suffit de réaliser 16*i/16 = i coups d'horloge pour atteindre l'état désiré. On peut également souligner le fait qu'un tel calcul de la valeur de SEED pour le LFSR-X peut s'appliquer dans un sens ou dans l'autre pour atteindre un décalage correspondant aux codes de brouillage (« scrambling code ») alternatifs gauche ou droite définis par la norme 3GTS25.213. 7.5.2 Slewing accéléré La figure 9 illustre l'intérêt de l'invention pour mettre en œuvre un processus de slewing accéléré. Sur cette figure, la droite 91 représente l'évolution des états du LFSR utilisé au niveau de la station de base émettrice. Son évolution se fait à temps Te (Temps « chips »). Chaque trame de données émise « parcourt » la droite 91 d'un état S0 référencé 92 jusqu'à un état Sn référencé 93 sur la figure 9, puis revient en S0 après Sn.
La droite 91 représente donc l'évolution de la phase du signal reçu à chaque instant. Ainsi, en to (94) on souhaite commencer à désembrouiller le signal reçu, ce qui n'est pas possible normalement puisqu'il serait nécessaire dans ce cas d'emmener la phase des deux LFSR X et Y du modem, instantanément en leurs états respectifs St. Le mécanisme du slewing habituellement connu et utilisé par les solutions de l'art antérieur tente ainsi de rattraper la droite 91 de la figure 9 via la droite 95, mais cela en accélérant le cadencement des deux LFSR X et Y, par exemple en multipliant par huit le temps « chip » Te. Selon la technique habituelle du slewing, cette approche permet alors d'atteindre la droite 91 à l'instant t3 (96) et d'être en phase à cet instant avec le signal reçu. Grâce aux LFSR X et Y selon l'invention, lesquels peuvent basculer pour réaliser des sauts de N états par coups d'horloge, il est désormais possible de rattraper la phase du signal reçu à l'instant t (97) situé bien en avance sur t3 (96), de la façon suivante : - le LFSR-X est tout d'abord initialiser avec la valeur de SEED correspondant au code de brouillage (« scrambling code » en anglais) de la station de base émettrice dont on souhaite démoduler le signal en utilisant la méthode de pré-calcul de SEED décrite par exemple au paragraphe §.7.5.1 ; - les deux LFSR X et Y commutent ensuite leur multiplexeurs en basculant le signal de sélection Sel = « 1 » sur les entrées du haut des bascules, ce qui permet d'atteindre l'état S2 (98) de la figure 9 par sauts de N intervalles de temps. Le nombre de coups d'horloge « j » à appliquer ensuite est alors ainsi déterminé : soit n0 la valeur du compteur d'intervalle de temps à parcourir (qui réalise des comptages modulo 38399 dans le cadre de l'UMTS) correspondant à l'instant t0 (94). Il suffit alors de choisir « j » tel que j*N soit supérieur à (n0 + j) et que (j-l)*N soit inférieur à (n0 + j). En développant et résolvant ces deux inéquations, on détermine le choix de la valeur de « j » telle que : — — < j < — . J N - l N - l Ainsi, en ayant pris soin de câbler les LFSR de telle sorte que des sauts d'un pas N-l=2m, la détermination de « j » s'effectue par simple décalage, de la façon suivante : on décale n0 de m bits vers la droite, puis on rajoute 1. Ainsi, à partir de l'instant t^ (99) de la figure 9, les deux LFSR X et Y sont rebasculés sur leur configuration d'origine dans laquelle le signal de sélection Sel= »0 ». Ces deux LFSR s'en trouvent alors figés (c'est-à-dire que les bascules D des LFSR ne sont pas cadencées) pendant : « N*j - (n0 + j) = (N-l)*j - n0 » coups d'horloge nécessairement strictement positif (cas d'un slewing par attente). En outre, un fois se nombre de coups d'horloge exécuté, on se retrouve alors au point (t,,S2) - références 98 et 99 sur la figure 9. Les deux LFSR X et Y sont alors toujours dans une configuration caractérisée par un signal de sélection Sel= »0 ». Ils sont de nouveau cadencés et généreront la séquence de désembrouillage en phase avec le signal reçu (synchronisation), permettant alors de débuter la démodulation du signal reçu beaucoup plus rapidement qu'avec les solutions envisagées selon l'art antérieur connu. On précise ici que le choix de sauts de pas N-l =2 ne contredit aucunement la valeur de saut de pas N=2m,besoin exprimé au paragraphe §7.5.1 dans le cas du pré-calcul de SEED. En effet, le calcul de SEED ne s'effectue pas nécessairement dans le même LFSR que celui servant au slewing. On peut donc parfaitement imaginer que le calcul de SEED de l'exemple cité au paragraphe §7.5.1 s'effectue dans un bloc du type Cell- Searcher d'un récepteur UMTS pour la valeur de saut de pas sauts d'un pas N=2m, et que le second calcul précité (sauts d'un pas N-l=2m) s'applique au RAKE d'un récepteur UMTS. Il s'agit simplement d'effectuer un choix judicieux permettant de simplifier le mode de réalisation selon l'invention, en prenant pour N ou N-l des valeurs de pas de la forme 2m, selon qu'on doit effectuer du pré-calcul de SEED ou bien du slewing. On précisera enfin, en guise de conclusion, que les procédés et dispositif selon l'invention, ainsi que leurs méthodes de mise en œuvre logicielle et/ou matérielle précédemment décrites au travers plusieurs exemples d'applications, présentent de nombreux avantages, notamment en comparaison avec la méthode par masque des solutions de l'art antérieur. Tous ces éléments selon l'invention permettent d'une part et dans tous les cas d'accélérer le parcours avant par groupe de trames (ou « slewing forward » en anglais) d'un facteur N, et d'autre part, de permettre de pré-calculer des valeurs de SEED correspondant à des codes de brouillages (« scrambling code ») donnés, sans avoir à les pré-charger préalablement et donc de devoir prévoir et mettre en œuvre tout le logique nécessaire à l'exécution d'une telle opération.

Claims

REVENDICATIONS
1. Procédé de synchronisation d'un dispositif de réception de données brouillées au moyen d'au moins une séquence de brouillage périodique organisée en K intervalles de temps comprenant chacun N périodes de bits appelées symboles, ledit procédé comprenant une étape de calcul d'une valeur de synchronisation d'au moins un polynôme générateur de ladite séquence de brouillage, en un intervalle de temps de synchronisation et en une période de bits de synchronisation prédéterminés, caractérisé en ce que, lors de ladite étape de calcul, on progresse dans ladite séquence par sauts d'au moins un intervalle de temps et d'au moins une période de bits, en mettant en œuvre un calcul matriciel de ladite valeur de synchronisation.
2. Procédé de synchronisation selon la revendication 1, caractérisé en ce que ledit calcul matriciel met en œuvre une multiplication d'une valeur d'initialisation dudit polynôme générateur par au moins une matrice de passage prédéterminée.
3. Procédé de synchronisation selon l'une quelconque des revendications 1 et 2, caractérisé en ce qu'on progresse dans ladite séquence par sauts d'au moins un intervalle de temps, en calculant la valeur dudit polynôme générateur aux frontières desdits intervalles, jusqu'audit intervalle de temps de synchronisation.
4. Procédé de synchronisation selon les revendications 2 et 3, caractérisé en ce que ladite valeur dudit polynôme générateur aux frontières desdits intervalles de temps est déterminée, à partir de ladite valeur d'initialisation, par multiplications successives par une matrice de passage d'intervalle de temps.
5. Procédé de synchronisation selon l'une quelconque des revendications 3 et 4, caractérisé en ce que, au sein dudit intervalle de temps de synchronisation, on progresse dans ladite séquence par sauts d'au moins une période de N bits, en calculant la valeur dudit polynôme générateur aux frontières desdites périodes de bits, jusqu'à obtenir la valeur de ladite période de bits de synchronisation.
6. Procédé de synchronisation selon l'une quelconque des revendications 3 et 4 et selon la revendication 5, caractérisé en ce que ladite valeur dudit polynôme générateur aux frontières desdites périodes de bits est déterminée, à partir de ladite valeur dudit polynôme générateur aux frontières desdits intervalles, par multiplications successives par une matrice de passage de période de bits.
7. Procédé de synchronisation selon l'une quelconque des revendications 1 à 6, caractérisé en ce que lesdites données sont brouillées selon au moins deux séquences de brouillage X et Y, en ce que ladite valeur d'initialisation pour ladite séquence Y est fixe, et en ce que ladite valeur d'initialisation pour ladite séquence X est caractéristique d'un dispositif d'émission desdites données brouillées.
8. Procédé de synchronisation selon la revendication 7, caractérisé en ce que, ladite séquence de brouillage périodique étant organisée en K intervalles de temps comprenant chacun N périodes de bits, ladite matrice de passage de symbole pour ladite séquence X est la matrice (MK)N et ladite matrice de passage d'intervalle de temps pour ladite séquence X est la matrice Mx .
9. Procédé de synchronisation selon l'une quelconque des revendications 7 et
8, caractérisé en ce que, ladite séquence de brouillage périodique étant organisée en K intervalles de temps comprenant chacun N périodes de bits, ladite matrice de passage de symbole pour ladite séquence Y est la matrice My et en ce que ladite valeur dudit polynôme générateur aux frontières desdits intervalles pour ladite séquence Y est déterminée à partir d'une table de vecteurs associés audit polynôme générateur de ladite séquence Y.
10. Procédé de synchronisation selon l'une quelconque des revendications 7 à
9, caractérisé en ce que pour atteindre le vecteur de phase d'indice (β+μ) à partir du vecteur de phase d'indice β de ladite séquence de brouillage par sauts successifs de valeur i, on réalise au moins les étapes successives suivantes de : décomposition de la valeur d'indice μ sous la forme d'une somme du quotient et du reste r de la division euclidienne de μ par i, ledit quotient s'exprimant sous la forme d'un produit d'un entier j avec ladite valeur de saut i ; élévation à la puissance entière j de ladite matrice de passage d'intervalle de temps de ladite séquence X, ledit intervalle de temps comprenant des plages de i périodes de bits ; multiplication dudit vecteur de phase d'indice β par ladite matrice de passage d'intervalle de temps (MX' )J , de façon à obtenir la valeur dudit vecteur de phase d'indice (β+ixj), puis ; multiplication de dudit vecteur de phase d'indice (β+ixj) par ladite matrice de passage de périodes de bits (Mx) , de façon à se positionner sur la bonne valeur de période de bits ; de façon qu'on limite à une valeur de (j+r) le nombre de coups d'horloge à appliquer pour atteindre ledit vecteur de phase souhaité.
11. Procédé de synchronisation selon l'une quelconque des revendications 1 à
10, caractérisé en ce que lesdits sauts successifs de période de bits ont une valeur s'exprimant sous la forme d'une puissance de deux.
12. Procédé de synchronisation selon l'une quelconque des revendications 1 à
11, caractérisé en ce que ledit procédé de synchronisation met en œuvre le standard UMTS ("Universal Mobile Télécommunications System" pour "Système de télécommunication mobile universel"), et en ce que lesdites périodes de bits sont des symboles CPICH.
13. Procédé de synchronisation selon la revendication 12, caractérisé en ce que ledit dispositif de réception comprend au moins un récepteur RAKE et des moyens de recherche de cellule de type Cell Searcher.
14. Procédé de synchronisation selon l'une quelconque des revendications 12 et 13, caractérisé en ce que lesdites périodes de bits étant des symboles CPICH, chacun desdits intervalles de temps comprend K=10 périodes de N=256 bits, de façon à obtenir une granularité plus fine.
15. Procédé de synchronisation selon la revendication 14, caractérisé en ce que ladite matrice de passage de période de bits pour ladite séquence X est la matrice :
Figure imgf000036_0001
laquelle pouvant encore s'écrire sous la forme xo,n+i = x3 n Λ x4 n Λ x7 n Λ x8 à χ17>n+l = X2,n Λ X3,n Λ X6,n Λ X7,n Λ X9,n Λ X10>„ Λ Xι3;n Λ Xl4,n et ladite matrice de passage d'intervalle de temps pour ladite séquence X est la matrice
Figure imgf000036_0002
laquelle pouvant encore s'écrire sous la forme : X0,n+1 = X1>n X2 n - X^ Λ X4>n Λ χ5 n Λ χ6jn Λ x^ Λ χ9 n Λ ^ Λ ^ Λ JJ^ Λ J^ Λ J^ à X17'n+1 = X2,nΛ X3,n A X6,n Λ X8,n Λ X10,n A Xl l,n Λ X12,n Λ 13,n ladite matrice de passage de période de bits pour ladite séquence Y étant alors la matrice : χi7jn+1 ^Λ χ3 n Λ χ6 n Λ x?>n Λ χ^ Λ Xl0 n Λ Xl3 n Λ Xl4 n
Figure imgf000037_0001
laquelle pouvant encore s'écrire sous la forme : X0,n+1 = X0 n Xljn A X2 n Λ χ4;n Λ X^ Λ χ7jn Λ χ8 n Λ ^ Λ ^ Λ ^ à 17>n+1 = X0,nΛ Xl,n " X4,n Λ X7,n Λ X9,n Λ Xll,n Λ X12,n Λ X13,n Λ 14,n Λ X15,n Λ X17,n .
16. Dispositif de réception de données brouillées au moyen d'au moins une séquence de brouillage périodique, et organisées en intervalles de temps comprenant chacun au moins une période de bits appelée symbole, caractérisé en ce qu'il comprend des moyens de synchronisation dudit dispositif comprenant des moyens de calcul d'une valeur de synchronisation d'au moins un polynôme générateur de ladite séquence de brouillage, par progression dans ladite séquence par sauts d'au moins une période de bits, lesdits moyens de calcul mettant en œuvre un calcul matriciel de ladite valeur de synchronisation.
17. Dispositif de réception selon la revendication 16, caractérisé en ce que lesdits moyens de calcul comportent un premier registre comprenant des bascules délivrant en sortie les bits de ladite séquence permettant d'obtenir ladite valeur de synchronisation.
18. Dispositif de réception selon l'une quelconque des revendications 16 et 17, caractérisé en ce que l'entrée de chaque bascule est raccordée à la sortie d'un multiplexeur commandé par un signal de sélection (SEL).
19. Dispositif de réception selon la revendication 18, caractérisé en ce que lorsque ledit signal de sélection sélectionne l'entrée du bas dudit multiplexeur, on applique ladite matrice de passage Mx et lorsque ledit signal de sélection sélectionne l'entrée du haut dudit multiplexeur, on applique ladite matrice de passage Mx .
20. Dispositif de réception selon l'une quelconque des revendications 16 à 19, caractérisé en ce qu'il s'applique aux domaines appartenant au groupe comprenant : - l'optimisation de l'étape 3 du scrutateur de cellules (« Cell Searcher » en anglais) UMTS ; l'accélération du processus de « slewing » d'un récepteur rake UMTS ; à l'optimisation du fonctionnement d'un égaliseur UMTS ; le pré calcul de la valeur initiale (ou « seed » en anglais) d'un registre à décalage à rétroaction linéaire (ou « LFSR : Linear Feedback Shift Register » en anglais).
21. Terminal de radiocommunication mobile comprenant des moyens de réception de données brouillées au moyen d'au moins une séquence de brouillage périodique, et organisées en intervalles de temps (trames) comprenant chacun au moins une période de bits appelée symbole, caractérisé en ce qu'il comprend des moyens de synchronisation desdits moyens de réception comprenant des moyens de calcul d'une valeur de synchronisation d'au moins un polynôme générateur de ladite séquence de brouillage, par progression dans ladite séquence par sauts d'au moins une période de bits, lesdits moyens de calcul mettant en œuvre un calcul matriciel de ladite valeur de synchronisation.
PCT/FR2005/000580 2004-03-31 2005-03-10 Procede de synchronisation rapide d'un dispositif de reception de donnees brouillees au moyen d'un calcul optimise d'une valeur de synchronisation WO2005107091A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/547,220 US8270551B2 (en) 2004-03-31 2005-03-10 Method for the rapid synchronisation of a device for receiving scrambled data, using an optimised calculation of a synchronisation value
EP05739488A EP1730848A1 (fr) 2004-03-31 2005-03-10 Procede de synchronisation rapide d'un dispositif de reception de donnees brouillees au moyen d'un calcul optimise d'une valeur de synchronisation

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0403393A FR2868635B1 (fr) 2004-03-31 2004-03-31 Procede de synchronisation rapide d'un dispositif de reception de donnees brouillees au moyen d'un calcul optimise d'une valeur de synchronisation
FR0403393 2004-03-31

Publications (1)

Publication Number Publication Date
WO2005107091A1 true WO2005107091A1 (fr) 2005-11-10

Family

ID=34947104

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2005/000580 WO2005107091A1 (fr) 2004-03-31 2005-03-10 Procede de synchronisation rapide d'un dispositif de reception de donnees brouillees au moyen d'un calcul optimise d'une valeur de synchronisation

Country Status (4)

Country Link
US (1) US8270551B2 (fr)
EP (1) EP1730848A1 (fr)
FR (1) FR2868635B1 (fr)
WO (1) WO2005107091A1 (fr)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0951870A1 (fr) 1998-04-21 1999-10-27 Medicorp S.A. Dispositif pour le traitement d'anévrisme
US8817928B2 (en) 2010-06-01 2014-08-26 Ternarylogic Llc Method and apparatus for rapid synchronization of shift register related symbol sequences
US10375252B2 (en) 2010-06-01 2019-08-06 Ternarylogic Llc Method and apparatus for wirelessly activating a remote mechanism
US9778389B2 (en) 2011-05-27 2017-10-03 Halliburton Energy Services, Inc. Communication applications
US9625603B2 (en) 2011-05-27 2017-04-18 Halliburton Energy Services, Inc. Downhole communication applications
CN103002561B (zh) * 2011-09-16 2017-08-11 南京中兴软件有限责任公司 辅同步信号序列处理方法及装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6173009B1 (en) * 1998-12-29 2001-01-09 Texas Instruments Incorporated State calculation circuit for discrete linear state space model

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7215935B2 (en) * 2002-01-17 2007-05-08 Qualcomm Incorporated Segmented CDMA searching

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6173009B1 (en) * 1998-12-29 2001-01-09 Texas Instruments Incorporated State calculation circuit for discrete linear state space model

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Universal Mobile Telecommunications System (UMTS); Spreading and modulation (FDD) (3GPP TS 25.213 version 4.2.0 Release 4); ETSI TS 125 213", ETSI STANDARDS, EUROPEAN TELECOMMUNICATIONS STANDARDS INSTITUTE, SOPHIA-ANTIPO, FR, vol. 3-R1, no. V420, December 2001 (2001-12-01), XP014008385, ISSN: 0000-0001 *

Also Published As

Publication number Publication date
US8270551B2 (en) 2012-09-18
FR2868635A1 (fr) 2005-10-07
EP1730848A1 (fr) 2006-12-13
US20090010431A1 (en) 2009-01-08
FR2868635B1 (fr) 2006-07-28

Similar Documents

Publication Publication Date Title
EP1168739B1 (fr) Procédé et dispositif d&#39;estimation de la réponse impulsionelle d&#39;un canal de transmission d&#39;informations, en particulier pour un téléphone mobile cellulaire
EP1730848A1 (fr) Procede de synchronisation rapide d&#39;un dispositif de reception de donnees brouillees au moyen d&#39;un calcul optimise d&#39;une valeur de synchronisation
EP1212872A1 (fr) Recepteur a multiplexage par repartition en frequences orthogonales avec estimation iterative de canal et procede correspondant
WO2007110506A1 (fr) Generateur de nombres aleatoires
FR2709629A1 (fr) Processeur de signaux en bande de base modulés en amplitude à niveaux multiples superposés.
FR2737362A1 (fr) Procede de selection des retards de propagation retenus pour recevoir des messages transmis par radiocommunication a etalement de spectre
FR2774831A1 (fr) Recepteur adaptatif de signaux pour systeme de communications a acces pultiples par repartition a codes
WO2007048790A1 (fr) Procédé de transmission d&#39;un signal multiporteuse conçu pour limiter l&#39;interférence, signal, dispositif d&#39;émission, procédé et dispositif de réception, et programmes d&#39;ordinateur correspondants
FR2814011A1 (fr) Procede d&#39;estimation optimale d&#39;un canal de propagation reposant uniquement sur les symboles pilotes et estimateur correspondant
FR2859290A1 (fr) Generateur de nombres pseudoaleatoires
FR2990090A1 (fr) Procede de communication sans-fil avec un recepteur a antennes multiples
FR2810820A1 (fr) Procede et dispositif de reception d&#39;un signal radio
EP2639967A1 (fr) Méthode d&#39;estimation aveugle d&#39;un code d&#39;embrouillage d&#39;une liaison montante CDMA2000
EP3202077B1 (fr) Procédé d&#39;émission d&#39;un signal multi-porteuses, procédé de réception, dispositifs, et programmes d&#39;ordinateurs associés mettant en oeuvre une modulation de type oqam
FR2805102A1 (fr) Procedes et dispositifs d&#39;emission et de reception d&#39;information, et systemes les mettant en oeuvre
EP1482648A1 (fr) Récepteur de signal ultra large bande et procédé de réception associé
WO2008087351A2 (fr) Procede d&#39;entrelacement temporel dynamique et dispositif associe
EP2639966B1 (fr) Méthode d&#39;estimation aveugle d&#39;un code d&#39;embrouillage d&#39;une liaison montante wcdma
FR2706704A1 (fr) Système de transmission numérique à étalement de spectre obtenu par codage pseudo-aléatoire basse fréquence de l&#39;information utile et procédé d&#39;étalement et de compression de spectre utilisé dans un tel système.
EP1135855A1 (fr) Filtre numerique a architecture parallele et recepteur de signaux a etalement de spectre utilisant un tel filtre
FR2729522A1 (fr) Dispositif et procede de generation de porteuses de demodulation de phase, a au moins deux etats de phase, et etage de demodulation correspondant
FR2986679A1 (fr) Generateur de nombres aleatoires vrais
FR2934102A1 (fr) Procede de synchronisation temporelle d&#39;un signal numerique, dispositif et produit programme d&#39;ordinateur correspondants
EP1084535B1 (fr) Recepteur pour systeme amrc
WO2005109708A1 (fr) Procede de determination de codes d’etalement utilises dans un signal cdma et dispositif de communication correspondant.

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005739488

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

WWP Wipo information: published in national office

Ref document number: 2005739488

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 11547220

Country of ref document: US