連珠状 LEDモジュール 技術分野 明 LED-shaped LED module Technical field Akira
この発明は LED映像表示装置田のコスト低減、 大型化、 軽量薄型化、 画面構成の 柔軟性を実現することを目的とし、 表示画面を構成するピクセルに対して個々に制 御回路を設け、 それらを信号線により連珠状に連ねた L E Dモジュールに関する。 背景技術 An object of the present invention is to provide an LED image display device with reduced cost, larger size, lighter and thinner, and more flexibility in screen configuration. And LED modules connected by signal lines. Background art
LEDランプを用いたフルカラー映像表示装置の各画素は、 それぞれが 3原色 (R、 B、 G) を発色する 3個の LEDランプにより構成され、 これらの LEDラ ンプは TVカメラ等の映像生成装置からフレーム周期毎に受け取る輝度データによ り輝度制御される。 従来のフルカラー映像表示装置においては、 この輝度制御は各 Each pixel of a full-color image display device using LED lamps is composed of three LED lamps, each of which emits three primary colors (R, B, G), and these LED lamps are used for image generation devices such as TV cameras. The luminance is controlled by the luminance data received every frame cycle from the. In a conventional full-color image display device, this brightness control
LEDランプに対応する輝度データに基づき、 次に示すパルス幅変調 (PWM* · •Pulse Width Modulation) 方式により行われる。 It is performed by the following pulse width modulation (PWM * • Pulse Width Modulation) method based on the luminance data corresponding to the LED lamp.
①各 LEDランプには、 各フレーム周期 において位置と時間幅が予め固定されて いる 1個の点灯制御スロットが割り当てられる。 (1) Each LED lamp is assigned one lighting control slot whose position and time width are fixed in advance in each frame cycle.
②各フレーム周期における各 L E Dランプの輝度は、 それぞれの L E Dランプに対 応する上記点灯制御スロット内での点灯時間幅を調整することで制御される。 (2) The brightness of each LED lamp in each frame period is controlled by adjusting the lighting time width in the above lighting control slot corresponding to each LED lamp.
③各点灯制御スロット内での上記点灯時間幅は、 最大輝度が点灯制御スロットの時 間幅に、 最小輝度 (輝度 0) が時間幅 0に相当するよう、 輝度データを時間幅に変
換 (PWM) することで生成される。 (3) The above-mentioned lighting time width in each lighting control slot is converted into brightness data so that the maximum brightness corresponds to the lighting control slot time width and the minimum brightness (brightness 0) corresponds to the time width 0. It is generated by switching (PWM).
■ 上記パルス幅変調方式により制御される従来のフルカラー映像装置は、 各 LED ランプ毎に、 与えられた輝度データより点灯時間幅を生成するための PWM回路、 及ぴフレーム周期毎に、 それらの P WM回路に輝度デー.タを供給するための輝度デ ータ転送回路を必要とする。 従来の LEDフルカラー映像装置において、 これらの 回路は、 装置全体のコストを増大させている最大の要因となっている。 ■ The conventional full-color video device controlled by the pulse width modulation method described above includes, for each LED lamp, a PWM circuit for generating a lighting time width from given luminance data, and a PWM circuit for each frame period. A luminance data transfer circuit is required to supply luminance data to the WM circuit. In a conventional LED full-color image device, these circuits are the biggest factors that increase the cost of the entire device.
そのコスト減を計るため、 従来よりこれらの回路を複数 LEDランプ間で共用さ せる等の工夫もなされいる。 In order to reduce the cost, some efforts have been made to share these circuits among multiple LED lamps.
図 1の 1 aは従来の LEDランプによる映像表示装置の代表例である。 同図に示 される通り、 この従来型映像表示装置は複数枚の LEDモジュール 1 bにより分割 構成されている。 この L EDモジュール 1 bは、 1モジュールあたり 1 6 (行) 1 6 (列) の画素 1 cを搭載している。 1a in FIG. 1 is a typical example of a conventional image display device using an LED lamp. As shown in the figure, this conventional video display device is divided by a plurality of LED modules 1b. The LED module 1b has 16 (rows) and 16 (columns) pixels 1c per module.
図 2は L EDモジユー bの 3原色中の 1つの色についての回路のプロ 'ックダ ィャグラムである。 実際には他の 2色についても同様の回路が設けられている。 FIG. 2 is a circuit diagram of a circuit for one of the three primary colors of the LED module b. Actually, similar circuits are provided for the other two colors.
£0ランプ21 は、 発光効率の最適化と駆動ドライバ数の節減のため行毎にダル ープ分けされ、 各行グループ別に選択、 時分割駆動される (以下、 選択、 時分割駆 動に際して、 同時に駆動される LEDランプグループを時分割グループと呼ぶ)。 各時分割グループは行番号と同じ番号で GO、 G 1 · · - G15 と番号付けされて いる。すなわち、ランプュニット 2 bは行毎の時分割グループ GO、 G 1 · · · G15 に分割され、 0... 1 5のアドレスが付された 1 6個の行、 列ドライバ; CO, C 1, - - - C 1 5, DO, D l, - - - D 15により駆動される (ランプュニット 2 bの i行、 j列の LEDランプは i行、 j列のドライバ C i、 D jによりプッシュ
•プル方式により駆動されている)。 The £ 0 lamp 21 is divided into groups for each row in order to optimize luminous efficiency and reduce the number of drive drivers, and is selected and time-divisionally driven for each row group. The driven LED lamp group is called a time division group). Each time-sharing group is numbered GO, G 1 · · -G15 with the same number as the line number. That is, the lamp unit 2b is divided into row-wise time-division groups GO, G 1 ··· G15, and 16 row and column drivers with addresses 0 ... 15; CO, C 1, ---Driven by C15, DO, Dl,---D15 (Lamp unit 2b, i row, j column LED lamps are pushed by i row, j column driver C i, D j • Driven by a pull method).
図 3に示されるように、フレーム周期 T f 内には各時分割グループ Gi ( i = 0 , 1, 2 · · · 1 5 ) に対応し 1個の点灯制御スロット SSiが設けられている。 点,灯 制御スロットは時分割グループと 1対 1対応しているので、 対応している時分割グ ループと同じ番号が付されている。また、回路的には、点灯制御スロット SSiでは、 行ドライバ C iをオンに保持させることにより、 i行の時分割グループ Giが選択 される仕組みとなっている。'先述のように、 各点灯制御スロット内で選択された時 分割グループに対する輝度制御は対応する点灯制御スロット內において、 輝度デー タに基づき点灯時間と非点等時間の比率を制御することで行われる。輝度データは、 画 生成装置等より各フレーム周期毎に供給される 8ビットのデータである。 図 2の 2 aは 1フレーム、 L E Dランプ 1行分の輝度データを記憶する行バッファメ モリである。 同図に示されているように、 行バッファメモリ 2 aは、 各行を構成 する 1 6個の L E Dランプの輝度データを保持する 8ビット幅、 1 6個のレジスタ 2 iから構成されている。 行バッファメモリ 2 aを構成する各レジスタ 2 iへの 輝度データの転送はシフト &ラッチ方式により行われる。 即ち、 上記各レジスタの 入、 出力は相互に接続され、 共通ク口ックで記憶内容が次段にシフトされる 8ビッ ト幅、 1 6段のシフトレジスタが構成されている。 1 6個のレジスタにそれぞれに 対応する対応する 1 6個の輝度データは、 上記シフトレジスタの入力端 2 cから上 記共通クロックによりレジスタの深さ順に順次シフトインされ、 全段に所定のデー タがセットされたタイミングでラッチされ固定される仕組みとなっている。 また、 各行バッファメモリの出力端 2 dは次に隣接する L E Dモジュールの行バッファメ モリの入力端に接続され、 映像表示装置 (図 1, l a ) 全体としても各 L E Dモジ
ユールの行バッファメモリにより 1個のシフトレジスタが構成されている。 即ち、 映像表示装置全体を構成する複数個の L E Dモジュール間でも一個のシフトレジス タを構成するよう隣接するモジュール間で行バッファメモリの入、 出力が相互接続 されている。 そして、 このように構成されたシフトレジスタの入力端から表示画面 を構成する全ての L E Dモジュールの行バッファメモリにシフト&ラツチ方式で輝 度データを転送できる仕組みとなっている。 As shown in FIG. 3, one lighting control slot SSi is provided in the frame period T f corresponding to each time division group Gi (i = 0, 1, 2,..., 15). Since the point and light control slots have a one-to-one correspondence with the time division groups, the same numbers are assigned to the corresponding time division groups. In terms of the circuit, the lighting control slot SSi has a structure in which the row driver C i is kept on so that the time-division group Gi of the i-th row is selected. 'As described above, the brightness control for the time division group selected in each lighting control slot is performed by controlling the ratio of the lighting time to the astigmatic time based on the brightness data in the corresponding lighting control slot 內. Is The luminance data is 8-bit data supplied for each frame period from an image generation device or the like. 2a in FIG. 2 is a row buffer memory for storing luminance data for one frame and one row of LED lamps. As shown in the figure, the row buffer memory 2a is composed of 16 registers 2i having an 8-bit width and holding luminance data of 16 LED lamps constituting each row. The transfer of the luminance data to each of the registers 2 i constituting the row buffer memory 2 a is performed by a shift & latch method. That is, the input and output of each of the above registers are connected to each other, and a 16-stage shift register having an 8-bit width in which storage contents are shifted to the next stage by a common port is formed. The 16 luminance data corresponding to the 16 registers are sequentially shifted in from the input terminal 2c of the shift register by the above-mentioned common clock in the order of the depth of the register, and the predetermined data is stored in all stages. The data is latched and fixed at the set timing. The output end 2 d of each row buffer memory is connected to the input end of the row buffer memory of the next adjacent LED module, and each LED module as a whole of the video display device (Fig. 1, la). One shift register is configured by Yule's row buffer memory. That is, the input and output of the row buffer memory are interconnected between adjacent modules so as to constitute one shift register even among a plurality of LED modules constituting the entire image display device. Then, the brightness data can be transferred from the input end of the shift register configured as described above to the row buffer memories of all the LED modules constituting the display screen by the shift & latch method.
各点灯制御スロット内における点灯時間幅制御は、 L E Dモジュール内の点灯時 間制御ユエット 2 eにより行われる。 点灯制御ュ-ットの主たる回路要素は 1個の カウンタ回路 2 f と 1 6個の比較器 2 'kである。 カウンタ回路 2 f は、 基準クロッ クに基づき 0から 2 5 5まで順番に時間幅番号を発生させてゆく。 1 6個の比較器 2 kそれぞれの出力は各列ドライバに接続されており、 行バッファメモリから各 L E Dランプに対応する 1 6個の輝度データを読み出し、 カウンタ回路 2 f からの時 間幅番号と比較し、 双方が一致するまでそれぞれの出力をオンに保持する。 フレー ム周期内では行選択回路 2 gが各行を順次選択し、 以上述べた 1つの点灯制御スロ ット内での動作は選択対象を変えながら 1 6回繰り返される。 すなわち、 従来方式 の L E Dモジュールでは回路構成要素のうち、 上記行バッファメモリ 2 a、 点灯制 御ュニット 2 eは各行で共同使用されている。 The lighting time width control in each lighting control slot is performed by the lighting time control unit 2e in the LED module. The main circuit elements of the lighting control unit are one counter circuit 2f and 16 comparators 2'k. The counter circuit 2f generates a time width number sequentially from 0 to 255 based on the reference clock. The output of each of the 16 comparators 2 k is connected to each column driver, and reads out 16 luminance data corresponding to each LED lamp from the row buffer memory, and the time width number from the counter circuit 2 f And keeps each output on until they match. In the frame period, the row selection circuit 2 g sequentially selects each row, and the above-described operation in one lighting control slot is repeated 16 times while changing the selection target. That is, in the conventional LED module, among the circuit components, the row buffer memory 2a and the lighting control unit 2e are commonly used in each row.
以上述べたように、 従来システムでは、 L E Dランプを最終的に駆動するのは点 灯時間制御ュニット 2 eと行バッファメモリ 2 aである。 これらの回路は各行を構 成する複数 L E Dランプの点灯制御を行い、 かつ、 複数行間で共用されている。 す なわち、 映像表示装置全体のピクセルを行、 列として捉えた場合、 各ピクセルは隣 接する行相互間で信号線により密接に結合している一方で、 L E Dモジュール毎に
搭載されている行バッファメモリをシフト&ラッチ方式で更新するため、 列方向に も結線されている。 従来システムではこのように L E Dランプ、 制御回路間で上下 左右に配線を施す必要がある。 と同時に、 制御回路と L E Dランプ間の配線の距離 的制約を同時に満たすため、 図 1に示されるように画面全体をマトリックス状に L E Dモジュール 1 b単位で切り分け、 点灯時間制御ュニッ ト、 行パッファメモリ等 の制御回路を画面全体に分散配置する必要もある。 即ち、 従来の L E Dモジユー ルを用いた映像表示装置での第 1の問題点は、 点灯制御ュニット、 行バッファメモ リ等の多数の複雑な回路を表示面全体に分散配置しなければならないことと、 各 L E Dランプとこれらの制御回路間に多数の配線を上下、 左右に切れ目なく網目状に 施す必要があることである。 As described above, in the conventional system, the LED lamp is finally driven by the lighting time control unit 2e and the row buffer memory 2a. These circuits control the lighting of multiple LED lamps that make up each row, and are shared by multiple rows. That is, when the pixels of the entire image display device are considered as rows and columns, each pixel is more closely connected to the signal line between adjacent rows, while each pixel is connected to each LED module. In order to update the installed row buffer memory using the shift-and-latch method, connections are also made in the column direction. In the conventional system, it is necessary to provide wiring up, down, left, and right between the LED lamp and the control circuit. At the same time, in order to simultaneously satisfy the distance restrictions on the wiring between the control circuit and the LED lamp, the entire screen is divided into LED modules in 1b units as shown in Fig. 1, and the lighting time control unit and row buffer memory are used. It is also necessary to disperse control circuits such as these over the entire screen. That is, the first problem with the video display device using the conventional LED module is that many complicated circuits such as a lighting control unit and a row buffer memory must be distributed and arranged on the entire display surface. However, it is necessary to provide a large number of wires between each LED lamp and these control circuits in a mesh pattern vertically and horizontally.
その複雑な配線構造に対応するため、 従来の L E Dモジュールでは、 制御回路と L E Dランプをプリント基板上で一体的に組み上げる必要がある。 さらにまた、 図 1に示されるように、 それらを隙間なく並べ、 かつ隣接する L E Dモジュール間も 多数の信号線で結ばなければならない。 多数の L E Dモジュールを隙間なく並べる ためには、 それらを固定するためのフレームが必要である。 フレームはかなりの強 度、 大きさを必要とし、 装置全体の軽量化、 薄型化に関して大きな障害となってい る。 また、 L E Dモジュールの背後に設置されるフレームはモジュール背後に走つ ている信号線を覆い隠す結果となり、 モジュール取り替えに際しての信号線コネク タ等の取り外し作業を非常に困難なものとしてしまう。 また、 L E Dモジュール後 部にフレームが設置されていることから、 モジュールの抜き出しは全面からとなら ざるを得ず、 保守時には前面、 背面の両面から足場等でのアクセス手段を確保する 必要がある。 例えばビル壁面に取り付けられ、 縦横の長さが 1 O m前後に達する
大型の表示装置では、 映像表示装置の背後壁面に穴をあけ保守用の部屋を特別に設 けると同時に、 前面にはゴンドラ等のアクセス手段を確保する必要があり、 コスト 面で大きな問題となっている。 In order to cope with the complicated wiring structure, in the conventional LED module, it is necessary to assemble the control circuit and the LED lamp integrally on the printed circuit board. Furthermore, as shown in Fig. 1, they must be arranged without any gaps, and a number of signal lines must be connected between adjacent LED modules. To arrange a large number of LED modules without gaps, a frame for fixing them is necessary. The frame requires considerable strength and size, and is a major obstacle to reducing the overall weight and thickness of the equipment. Also, the frame installed behind the LED module will cover the signal lines running behind the module, making it extremely difficult to remove the signal line connectors when replacing the module. In addition, since the frame is installed at the rear of the LED module, the module must be pulled out from the entire surface. During maintenance, it is necessary to secure access to the front and rear surfaces by scaffolding. For example, it is attached to a building wall, and its length and width reach about 1 Om For large display devices, it is necessary to open a hole in the wall behind the video display device and provide a special room for maintenance, and at the same time, secure access means such as a gondola on the front surface, which is a major cost issue. ing.
また、 L E Dランプ本体、 あるいは映像表示装置背後に分散設置されている制御 回路を風雨から守るための防護対策も困難を極める。 通常、 画面全体をガラスで 覆う手法がとられるが、 そうした大型ガラスは非常に高価である。 またそうした脆 弱かつ重量物を開け閉めするためのフレームその他の機構はそれ自体強度、 重量を 必要とし、 大変大掛かりなものとなる。 It is also extremely difficult to take protective measures to protect the LED lamp body or the control circuits distributed behind the video display device from the elements. Usually, the entire screen is covered with glass, but such large glass is very expensive. In addition, frames and other mechanisms for opening and closing such fragile and heavy objects themselves require strength and weight, and are very large.
第 2の問題点は表示画面構成に関する柔軟性に欠けることである。 即ち、 従来 の映像表示装置では、 L E Dランプは各 L E Dモジュールの矩形、 平面プリント基 板上に固定的に配置されている。 そのため、 それらの L E Dモジュールで構成でき る映像表示装置の表示画面も平面かつ矩形に限られている。 従って、 ランプの空間 的配置 ·展開の柔'軟性に欠け、 表示部が矩形かつ平面以外の形状、 例えば表示部が ミラーポールのような球形、 クリスマスッリ一のような樹枝状形状の場合には対応 することが困難となる。 The second problem is the lack of flexibility regarding the display screen configuration. That is, in the conventional video display device, the LED lamp is fixedly arranged on a rectangular or flat printed board of each LED module. For this reason, the display screen of a video display device that can be configured with these LED modules is limited to a flat and rectangular screen. Therefore, the spatial arrangement of the lamps and the flexibility of deployment are lacking. It will be difficult to do.
第 3の問題は表示装置の大型化に対応しにくいことである。 行バッファ、 点灯 時間制御ュ-ット等の種々の制御回路が、 L E Dモジュール毎に設置されている従 来の表示装置では、 そうした制御回路と L E Dランプ間の配線距離の制約により、 L E'Dランプの配置のピッチを一定以下に納める必要があり、 この種の表示装置の 大型化に対する大きな障害となっている。 発明の開示
本発明は表示画面を構成するピクセル毎に簡単な制御回路 (以下ピクセルュ-ッ トと呼ぶ) が設けられ、 それらのピクセルユニットは信号線によりひも状に連ねら れている。 ピクセルュニットの回路の簡単化とピクセルュニット間の信号線の数を 削減するため、 各 L E Dランプに対してフレーム周期内で時間幅が通倍となる複 数個の点灯制御スロットが割り当てられており、 それら時間幅の異なる点灯制御ス ロットでの点灯、 非点灯を制御することにより、 フレーム周期内での総点灯時間幅 が制御されている。 これらの仕組みにより、 従来の L E D表示装置においてボトル ネックとなっている点灯時間制御ュニット、 行バッファ等の複雑な回路とマトリツ クス状の配線構造を廃し、 ピクセル配置の柔軟性と軽量薄型、 低コス トを兼ね備え た L E D映像表示装置の実現を可能としている。 図面の簡単な説明 The third problem is that it is difficult to cope with an increase in the size of the display device. In a conventional display device in which various control circuits, such as a row buffer and a lighting time control unit, are installed for each LED module, due to the restriction of the wiring distance between such a control circuit and the LED lamp, LE ′ It is necessary to keep the pitch of the D lamp arrangement below a certain level, which is a major obstacle to increasing the size of this type of display device. Disclosure of the invention In the present invention, a simple control circuit (hereinafter, referred to as a pixel cut) is provided for each pixel constituting a display screen, and those pixel units are connected in a string by a signal line. In order to simplify the pixel unit circuit and reduce the number of signal lines between the pixel units, a plurality of lighting control slots are assigned to each LED lamp so that the time width becomes twice as long within the frame period. By controlling lighting and non-lighting in lighting control slots with different time widths, the total lighting time width within the frame period is controlled. With these mechanisms, complicated circuits such as lighting time control units and row buffers, which are bottlenecks in conventional LED display devices, and a matrix-like wiring structure are eliminated. This enables the realization of an LED image display device that also has Brief Description of Drawings
図 1は従来 L E Dモジュールにより構成される従来の L E D映像装置の構成を示し ている。 Fig. 1 shows the configuration of a conventional LED video device composed of a conventional LED module.
図 2は従来 L E Dモジュールの回路構成を示している。 Figure 2 shows the circuit configuration of a conventional LED module.
図 3は従来 L E Dモジュールにおける点灯制御スロットの割り当てを示している。 図 4は連珠状 L E Dモジュールの構成を示している。 Fig. 3 shows the assignment of lighting control slots in a conventional LED module. Figure 4 shows the configuration of the cascading LED module.
図 5はパルス幅変調方式による輝度制御方式を図示している。 FIG. 5 illustrates a brightness control method using a pulse width modulation method.
図 6は通倍スロット方式による輝度制御方式を図示している。 FIG. 6 illustrates a brightness control method using the multi-slot method.
図 7はピクセルュニットの回路図である。 FIG. 7 is a circuit diagram of the pixel unit.
図 8は選択制御シフトレジスタの構成を示している。 FIG. 8 shows the configuration of the selection control shift register.
図 9は点灯制御シフトレジスタの構成を示している。
図 1 0はフレーム周期内に設けられた点灯制御サイクルとその構成を示している。 図 1 1は点灯制御サイクル内のタイムチャートである。 FIG. 9 shows the configuration of the lighting control shift register. FIG. 10 shows a lighting control cycle provided in a frame period and its configuration. FIG. 11 is a time chart in the lighting control cycle.
図 1 2は初期設定時の選択制御シフトレジスタの内部状態を図示している。 FIG. 12 illustrates the internal state of the selection control shift register at the time of initial setting.
図 1 3は点灯制御スロット r i、 jにおける選択制御シフトレジスタの内部状態を図 示したものである。 発明を実施するための最良の形態 FIG. 13 illustrates the internal state of the selection control shift register in the lighting control slots ri and j. BEST MODE FOR CARRYING OUT THE INVENTION
本発明による LEDモジュールは 2 5 6個のピクセルで構成され、 これらのピク セルは緑、 赤、 青の 3個のランプとピクセルユニットにより構成されている。 図 4 では、 これらのピクセルユニットは PU0、 PU1 · · - PU255 と表記されている。 同図に示されているように、 隣接するピクセルュニット相互間は信号線で結ばれ、 ピクセルユニット全体は一本の紐状に連ねられ、 かつ、 最右端のランプユニットは 制御ュニット CUへと接続されている。 The LED module according to the present invention is composed of 256 pixels, and these pixels are composed of three lamps of green, red and blue and a pixel unit. In FIG. 4, these pixel units are described as PU0, PU1,... -PU255. As shown in the figure, adjacent pixel units are connected by signal lines, the entire pixel unit is connected in a string, and the rightmost lamp unit is connected to the control unit CU. It is connected.
また、 同図に示されるように、 これらの LEDランプは制御ユニット CUが接続 されている端から、 1 2個ずつ (4個のピクセルュニットずつ) のランプグループ に区分され、 iをランプグループ番号、 jをランプグループ内での配置順序を表す 番号とし L i、 j のごとく通し番号が付されている。 この番号付けでは、 3原色 ランプの配列を反映し、 各ランプグループにおいて、 j =0, 3, 6、 9は緑色 L EDランプ、 j = l , 4, 7、 1 0 は赤色 LEDランプ、 j = 2, 5, 8、 1 1 は青色 LEDランプとなっている。 これらの LEDランプは、 各ランプグループ において同一の配置番号を持つ LEDランプ同士 (7 6 871 2 = 64個) で 1 2 個の時分割グループを形成している。 すなわち、 本 LEDモジュールにおいても、
発光効率を高めるため、 L EDランプは上記のように時分割グループに区分けされ、 各時分割グループ毎に時分割駆動される。 Also, as shown in the figure, these LED lamps are divided into 12 lamp groups (4 pixel units) from the end where the control unit CU is connected, and i is a lamp group. The numbers and j are numbers indicating the arrangement order within the lamp group, and serial numbers are assigned like L i and j. This numbering reflects the arrangement of the three primary color lamps, and in each lamp group, j = 0, 3, 6, 9 are green LED lamps, j = l, 4, 7, 10 are red LED lamps, j is = 2, 5, 8, and 11 are blue LED lamps. In these LED lamps, LED lamps having the same arrangement number in each lamp group (768712 = 64) form 12 time-division groups. That is, in this LED module, In order to enhance the luminous efficiency, the LED lamps are divided into time division groups as described above, and are driven in a time division manner for each time division group.
配置番号により区分けされた上記時分割グループの構成は次のようになる。 The configuration of the time division group divided by the arrangement number is as follows.
時分害' jグノレープ 0 Lo,。 L L2, o L es, o 時分割グループ 1 L o, L L 2, ι 時分割グループ 1 1 L o, u L i, L 2, L ea, ι ι この時分割グループの構成では、 1つのランプグループに含まれる L E Dランプ の個数が 3 (緑、 赤、 青) の倍数であることを反映し、 同一時分割グループには同 色の L E Dランプのみが属することになり、 時分割グループ 0, 3 , 6 , 9は緑色 L EDランプグループ、 時分割グループ 1 , 4 , 7 , 1 0は赤色 L EDランプグル ープ、 時分割グループ 2 , 5 , 8 , 1 1は青色 L EDランプグループとなる。 Time harm 'j gnolep 0 Lo ,. LL 2 , o L es, o Time division group 1 Lo, LL 2 , ι Time division group 1 1 Lo, u L i, L 2 , Lea, ι ι In this time division group configuration, one lamp Reflecting that the number of LED lamps included in the group is a multiple of 3 (green, red, blue), only the LED lamps of the same color belong to the temporary division group, and the time division groups 0, 3 , 6, and 9 are green LED lamp groups, time division groups 1, 4, 7, and 10 are red LED lamp groups, and time division groups 2, 5, 8, and 11 are blue LED lamp groups.
各 L E Dランプは 8ビットの輝度データ、 すなわち 2 5 6段階に渡って、 次に述 ベる遁倍スロット方式により輝度制御される。 The brightness of each LED lamp is controlled by 8-bit brightness data, that is, over 256 levels, using the double slot method described below.
遁倍スロッ.ト方式はピクセルユニットをできるだけ簡単化し、 かつ、 ピクセルュ ニット間を結ぶ信号線の数をできるだけ少なくするため、 本発明で新たに考案され た輝度制御方式である。 The double slot method is a brightness control method newly devised in the present invention in order to simplify the pixel unit as much as possible and to minimize the number of signal lines connecting the pixel units.
遁倍スロッ ト方式では、 各 L EDランプに対して、 フレーム周期ごとに時間幅が 遁倍に設定されている複数個の点灯制御スロットを割り当て、 各点灯制御スロット 内での点灯、 非点灯を制御することにより、 輝度制御される。 先述したように、 この遁倍スロット方式に対して、 従来のパルス幅変調方式では、 各 L EDランプに 対してフレーム周期ごとに 1個の点灯制御スロットを割り当て、 割り当てられた点
0 灯制御スロット内で輝度データに対応する時間幅パルスを発生させることで輝度制 御が行われる。 図 5、 図 6はこれらの両方式の違いを図示したものである。 説明の 簡単化のため、 両図共輝度データは 4ビットに設定されており、 従って、 0〜1 5 段階に渡つて輝度制御される。 パルス幅変調方式である図 5では時間幅 1 5の点灯 制御スロット内において、 輝度データ値 10 (2進表示 Zl 010) に対応して時 間幅 1 0のパルスが生成される。 一方遁倍スロッ ト方式の図 6では、 時間幅がそれ ぞれ 1, 2, 4, 8の 4個の点灯制御スロッ ト R 0〜R 3が設定されており、 同じ 輝度データ 10 (2進表示/ 1010) に対して、 点灯制御スロット R 1と R3で オンとなるパルスが生成され、 点灯時間幅の合計はパルス幅変調方式と同じく 10 となる。 In the double slot method, a plurality of lighting control slots whose time width is set to double in each frame period are assigned to each LED lamp, and lighting and non-lighting within each lighting control slot are performed. By controlling, the brightness is controlled. As described above, in contrast to this double-slot method, in the conventional pulse width modulation method, one lighting control slot is assigned to each LED lamp for each frame period, and Luminance control is performed by generating a time width pulse corresponding to the luminance data in the 0 light control slot. Figures 5 and 6 illustrate the differences between these two methods. For simplicity of explanation, the brightness data is set to 4 bits in both figures, and therefore, the brightness is controlled over 0 to 15 steps. In FIG. 5, which is a pulse width modulation method, a pulse having a time width of 10 is generated in a lighting control slot having a time width of 15 corresponding to a luminance data value of 10 (binary Zl 010). On the other hand, in Fig. 6 of the double-slot method, four lighting control slots R0 to R3 with time widths of 1, 2, 4, and 8 are set, and the same luminance data 10 (binary) is set. For the display / 1010), a pulse that is turned on in the lighting control slots R1 and R3 is generated, and the total lighting time width is 10 as in the pulse width modulation method.
上記の例に示されるように、 遁倍スロット方式では各フレームにおける点灯制御 スロッ ト (RO, R 1 , R2 · · - Rn) の数は輝度データのビッ ト数と同数に設 定される。 As shown in the above example, the number of lighting control slots (RO, R1, R2, -Rn) in each frame is set equal to the number of bits of luminance data in the double slot method.
また、 点灯制御スロッ ト R iの時間幅は最小時間幅の点灯制御スロッ ト R 0の時 間幅の 2 ! 倍に設定されることから、 点灯制御スロット R iは R0に対して 2 'の 重み付けされているとみなすことができる。 一方輝度データの各ビット b i ( i = 0, 1, · · ·, n) も最下位ビット b。に対して重み 2 を持つ。 従って、 輝度デ ータの各ビットを同じ重みを持つ点灯制御スロットに対応付け、 各点灯制御ス口ッ トでの LEDランプのオン、 オフを対応する輝度データのビットにより制御するこ とだけで、輝度データに対応する点灯時間幅を生成させることができる。すなわち、 通倍ス口ット方式では PWM回路等の複雑な制御回路なしで、 輝度制御することを 可能としている。
図 7は前記ピクセルユニットの回路図である。 同図に示されている通り、 ピクセ ルユニットを構成する主な回路要素は 3原色 LEDランプ; Lg、 Lr、 Lbとラッ チレジスタ ; Pg、 Pr、 Pb (後述する役割を反映させ点灯制御レジスタと呼ぶ)、 および、 ラッチレジスタ ; Sg、 Sr、 Sb (後述する役割を反映させ選択レジスタ と呼ぶ) である。 これらのラツチレジスタは、 いずれも入力 eがオンのとき、 クロ ック cの立ち上がりで入力 dを内部状態としてラッチし、 新しい内部状態は出力 q に反映される。 また、 入力 eがオフのときは、 クロック c、 入力 dの状態にかかわ らず内部状態は変わらず、 従って出力 qも変化しない。 Further, since the time width of lighting control slot R i is set to 2? Times between width when the lighting control slot R 0 of the minimum duration, the lighting control slot R i is the relative R0 2 ' It can be considered as weighted. On the other hand, each bit bi (i = 0, 1, · · · n) of the luminance data is also the least significant bit b. Has a weight of 2 for Therefore, it is only necessary to associate each bit of the luminance data with a lighting control slot having the same weight, and to control ON / OFF of the LED lamp in each lighting control slot by the corresponding bit of the luminance data. In addition, a lighting time width corresponding to the luminance data can be generated. In other words, the multi-slot method enables luminance control without a complicated control circuit such as a PWM circuit. FIG. 7 is a circuit diagram of the pixel unit. As shown in the figure, the main circuit elements of the Pikuse Ruyunitto the three primary color LED lamps; reflect P g, P r, a P b (role to be described later; L g, L r, L b and latch Chirejisuta And a latch register; Sg , Sr, and Sb (referred to as a selection register to reflect the role described later). These latch registers latch input d as an internal state at the rising edge of clock c when input e is on, and the new internal state is reflected on output q. When input e is off, the internal state does not change regardless of the state of clock c and input d, and therefore output q does not change.
同回路図に示されるように LEDランプ Lgは対応する点灯制御レジスタ Psおよ ぴ選択レジスタ Sg により駆動される。 LEDランプ Lr、 Lb についても同様で あり、 それぞれ対応するレジスタ Pr、 Sr及び、 Pb、 Sbにより駆動される。 また、 DS Iがオンのときは、 選択レジスタ Ss、 Sr、 Sbにより、 入力信号 DD Iより の入力データがク口ック信号 C L Iによりシフトされるシフトレジスタが構成さ れ、 D DOがそのシフトレジスタの出力となる。 同様に、 入力信号 DS Iがオフの ときは、 点灯制御レジスタ Pg、 Pr、 Pbにより、 入力信号 DD Iよりの入力デー タがクロック信号 CL Iによりシフトされるシフトレジスタが構成され、 出力信号 DDOはこのシフトレジスタの出力となる。 LED lamp L g As shown in the circuit diagram is driven by the corresponding lighting control register P s Oyo Pi select register S g. The same applies to the LED lamps Lr and Lb, which are driven by the corresponding registers Pr and Sr and Pb and Sb, respectively. Further, when the DS I is on, select register S s, S r, by S b, input data from the input signal DD I is configured shift register which is shifted by the click-locking signal CLI, D DO Is the output of the shift register. Similarly, when the input signal DS I is off, lighting control register P g, P r, the P b, the shift register input data of the input signal DD I is shifted by the clock signal CL I consists, The output signal DDO is the output of this shift register.
ピクセルユニットの出力信号 D S〇、 CLO、 DDOはそれぞれに対応する入力 信号 DS I、 CL I、 DD Iと対を成し、 これらの入出力信号は、 隣接するピクセ ルユニット相互間で、 対応する信号同志で結線されている。 また、 最右端のピクセ ルュニットの入力信号 D S I、 C L I、 DD Iはそれぞれ制御ュニットの出力信号 DS、 CL、 DDに結線されている (以下、 このように相互接続されたピクセルュ
2 ニットにおいて、 LEDランプ L jを駆動する選択レジスタ、 点灯制御レジスタ それぞれを Sij Pi、 jと表記する)。 The output signals DS〇, CLO, and DDO of the pixel unit are paired with the corresponding input signals DS I, CLI, DDI, and these input / output signals are the corresponding signals between adjacent pixel units. They are connected by comrades. The input signals DSI, CLI, and DDI of the rightmost pixel unit are connected to the output signals DS, CL, and DD of the control unit, respectively (hereinafter, the pixel units interconnected in this manner). In two units, the selection register and lighting control register for driving the LED lamp L j are denoted as Sij Pi and j, respectively.)
各ピクセルユニット内で、 DS Iのオン、 オフに従って異なる 2つのシフトレジ スタが構成されたのと同様、 モジュール全体としても、 制御ユニット出力信号 DS のオン、 オフに従って 2つの異なるシフトレジスタが構成される。 すなわち、 信号 DSがオンのときは、 各ピクセルユニット内で選択レジスタ S。、 。 、 S。、 " ' · · Just as two different shift registers are configured in each pixel unit according to the on / off state of the DSI, two different shift registers are configured in accordance with the on / off state of the control unit output signal DS as well as the entire module. . That is, when signal DS is on, select register S in each pixel unit. ,. , S. , "'· ·
• S 63, uが選択され、 入力信号 DDがクロック信号 CLによりシフトされる 3 X 256 = 768ビットのシフトレジスタが構成される (図 8)。 同様に、 信号 D S がオフのときは、 各ピクセルユニット内で点灯制御レジスタ P。、 。 、 Ρ。、 · · ·• S 63, u is selected, and a 3 X 256 = 768-bit shift register is configured, in which the input signal DD is shifted by the clock signal CL (Figure 8). Similarly, when the signal DS is off, the lighting control register P in each pixel unit. ,. , Ρ. , · · ·
• Pes, uが選択され、 入力信号 DDがクロック信号 CLによりシフトされる 76 8ビットのシフトレジスタが構成される (図 9)。 以下、 信号 DSがオンのとき各 ピクセルュ-ットの選択レジスタにより構成されるシフトレジスタを選択制御シフ トレジスタと呼ぴ、 信号 D Sがオフのとき各ピクセルュニットの点灯制御レジスタ により構成されるシフトレジスタを点灯制御シフトレジスタと呼ぶ。 また、 信号 D S (従って各ピクセルュニットの DS I) は全ランプの点灯、 非点灯を制御する信 号でもある。即ち、信号 DSがオンのときは、選択制御シフトレジスタが選択され、 クロック信号 CLに従って入力信号 DDよりの入力データが各選択レジスタにシフ トインされ、 各 LEDランプは対応する選択レジスタと点灯制御レジスタの内容に 従って点灯制御される。 また、 信号 DSがオフのときは、 全 LEDランプは AND ゲート Gg、 Gr、 Gbにより非点灯にセットされると同時に、 点灯制御シフトレジ スタが選択され、 クロック信号 C Lに従つて入力信号 D Dよりの入力データが各点 灯制御レジスタにシフトインされる。
3 図 1 0に示されるように本 L E Dモジュールの 1フレーム周期は、 それぞれ時間 幅が異なり、 0 , 1 , · · · , 7の番号が付されている 8個の点灯制御サイクルに 分割されている。 また、 点灯制御サイクル iは、 1つの点灯制御データ更新スロッ トとそれぞれが各時分割グループに対応する 1 2個の点灯制御スロット ( r 。、 r 、 r し 2、 · · · · r し により構成されている。 先述の遁倍スロット方式 による輝度制御を実現するため、 各点灯制御スロッ トの時間幅は、 点灯制御サイク ル 0に含まれる点灯制御スロッ トの時間幅を最小時間幅とし、 各点灯制御サイクル 毎に順次通倍となるよう設定されている。 即ち、 点灯制御スロット r i、 3の時間 幅を t )) で表すと、 t ( r i , 5 ) = 2 ' · t ( r o , であるように設定 されている。 • Pes, u is selected, and the input signal DD is shifted by the clock signal CL to form a 76-bit shift register (Fig. 9). Hereinafter, the shift register formed by the selection register of each pixel unit when the signal DS is on is referred to as a selection control shift register, and the shift register formed by the lighting control register of each pixel unit when the signal DS is off. The register is called a lighting control shift register. The signal DS (and thus the DSI of each pixel unit) is also a signal that controls the lighting and non-lighting of all lamps. That is, when the signal DS is on, the selection control shift register is selected, the input data from the input signal DD is shifted into each selection register according to the clock signal CL, and each LED lamp is turned on by the corresponding selection register and lighting control register. Lighting control is performed according to the content of. When the signal DS is off, all the LED lamps are set to non-lighting by the AND gates G g , Gr and G b , and at the same time, the lighting control shift register is selected and the input signal DD according to the clock signal CL Input data is shifted into each lighting control register. 3 As shown in Fig. 10, one frame period of this LED module is divided into eight lighting control cycles, which have different time widths and are numbered 0, 1, ..., 7 I have. The lighting control cycle i is 1 two lighting control slots, each one of the lighting control data update slot corresponding to each time division group (r., R, r 2, by · · · · r Mr. In order to implement the brightness control by the above-mentioned double-slot method, the time width of each lighting control slot is set to the minimum time width of the lighting control slot included in lighting control cycle 0. Each lighting control cycle is set so as to successively increase the number of times, that is, if the time width of the lighting control slot ri, 3 is represented by t)), t (ri, 5 ) = 2 '· t (ro, It is set to be.
また、ホワイトバランスを確保するため、同一の点灯制御サイクル内においても、 各点灯制御スロットの時間幅は、 対応する時分割グループにより異なった時間幅に 設定されている (詳細後述)。 In addition, in order to secure white balance, the time width of each lighting control slot is set to a different time width depending on the corresponding time division group even within the same lighting control cycle (details will be described later).
各点灯制御サイクルにおける L E Dモジュール全体の動作は、 ①点灯制御データ 更新動作、 おょぴ、 1 2個の点灯制御スロットにおける②時分割駆動動作の 2つの 基本動作に分けられる。 The operation of the entire LED module in each lighting control cycle can be divided into two basic operations: 1) lighting control data update operation, ohio, and 2) time-division driving operation in 12 lighting control slots.
①点灯制御データ更新動作 ① Lighting control data update operation
図 1 1は 1つの点灯制御サイクル (点灯制御サイクル i ) でのタイムチャートで ある。 同図にも示されているように、 点灯制御データ更新動作期間中は信号 D Sは オフに保たれ、 モジュールの全ランプは消灯される。 同時に 2つのシフトレジスタ のうち、 点灯制御シフトレジスタが選択され、 制御ユエットはクロック C Lに同期 させ、 次に示す点灯制御データを同シフトレジスタにシフトインし、 全ての点灯制
4 御レジスタを更新する。 点灯制御シフトレジスタを更新するのは LEDランプ毎の 輝度データをビット位置と LEDランプの配置順で並べ替え編集した点灯制御デー タである。 すなわち、 1フレーム周期における 768個の LEDランプ L jの 8 ビット輝度データを; . Fig. 11 is a time chart for one lighting control cycle (lighting control cycle i). As shown in the figure, during the lighting control data update operation, the signal DS is kept off, and all the lamps of the module are turned off. At the same time, the lighting control shift register is selected from the two shift registers, and the control unit synchronizes with the clock CL, shifts the following lighting control data into the same shift register, and controls all lighting controls. 4 Update the control register. The lighting control shift register is updated with the lighting control data obtained by rearranging and editing the brightness data of each LED lamp according to the bit position and the arrangement order of the LED lamps. That is, 8-bit luminance data of 768 LED lamps Lj in one frame period;
、C i、 j、 0, C i、 j、 l, C i、 j、 2 · * · C i, j, 7 ) , C i, j, 0, C i, j, l, C i, j, 2 * C i, j, 7)
( i =0 · - - 63, j =0 · · · 1 1 , c 。が最下位ビット、 c i, 7、 が 最上位ビット) (i = 0 ·--63, j = 0 · · · 1 1, c is the least significant bit, c i, 7 is the most significant bit)
で表すならば、 各点灯制御サイクル 0, 1, · · · 7で点灯制御データ更新スロッ. トにおいてシフトレジスタにシフトインされる点灯制御データ (各 768ビット) は次の通りである。 The lighting control data (768 bits each) that is shifted into the shift register in the lighting control data update slot in each lighting control cycle 0, 1, · · · 7 is as follows.
; 灯帘 ΙΗ卸サイクノレ 0 ( C 63、 11、 。 , C 63, 10、 。 , · · · · C 。、 1、 。 , C 0、 。、 。) 点灯制御サイクル 1 ( C 63、 11、 1 , C 63, 10、 1 , · · · · C 0、 1、 1 , C 0、 0、 1) 点、灯 御サイクノレ 7 ( C 63、 11、 7 , C 63, 10、 7 , · · · · C 0、 1、 7 , C 0、 0、 7) 従って、 点灯制御サイクル kでの点灯制御データ更新ス口ットでは、 対応する L E Dランプの番号順に点灯制御データ ; Lighting wholesale cycle 0 (C63, 11,., C63, 10,...,..., C0,.,) Lighting control cycle 1 (C63, 11, 1, C 63, 10, 1, ..., C0, 1, 1, C0, 0, 1) point, light control cycle 7 (C63, 11, 7, C63, 10, 7, ...) · · C 0, 1, 7, C 0, 0, 7) Therefore, in the lighting control data update slot in lighting control cycle k, the lighting control data in the order of the number of the corresponding LED lamp;
C 63, 11, k * * * C 0, 2, k 、 C 0, 1, k、 C 0, 0, k C 63, 11, k * * * C 0, 2, k, C 0, 1, k, C 0, 0, k
が制御ュニット出力信号 DDよりク口ック信号 C Lに同期して点灯制御シフトレ ジスタに連続的にシフトインされる。 結果として、 点灯制御データ更新スロット終 了時点では、 768個の全点灯制御レジスタ Pし j ( i = 0 · - - 64, j = 0 Is continuously shifted into the lighting control shift register from the control unit output signal DD in synchronization with the cut-off signal CL. As a result, at the end of the lighting control data update slot, all 768 lighting control registers P j (i = 0 ·--64, j = 0
• · · 1 1) は対応する点灯制御データ c kで更新されることになる。 一回の 更新においてシフトインされる点灯制御データは全 LEDランプの数、 即ち 768
5 ビットであり、 更新に要する時間は、 3 x 256 = 768クロック、 クロック周波 数が 10 MHzのとき約 76. 8 μ s e cとなる。 1) will be updated with the corresponding lighting control data ck . The lighting control data shifted in one update is the number of all LED lamps, 5 bits, the update time is 3 x 256 = 768 clocks, and about 76.8 μs when the clock frequency is 10 MHz.
②時分割駆動動作 ②Time-sharing drive operation
先にも述べたように各点灯制御サイクルには、 各時分割グループに対応する 12 個の点灯制御スロットが設けられており、 点灯制御スロット〗では時分割グループ jが選択駆動される。 回路上ではこの時分割グループの選択は、 対応する選択レジ スタを選択的にオンとすることで実現されている。 各点灯制御スロットでは、 表示 制御信号 D Sはオンに保持され、 これによりシフトレジスタとして選択制御シフト レジスタが選択され、 各時分割グループに対応する選択レジスタを選択的にオンと することで時分割グループが順に選択され、 時分割駆動される。 即ち; As described above, each lighting control cycle is provided with 12 lighting control slots corresponding to each time division group, and time division group j is selectively driven in lighting control slot〗. In the circuit, the selection of the time division group is realized by selectively turning on the corresponding selection register. In each lighting control slot, the display control signal DS is kept on, whereby the selection control shift register is selected as a shift register, and the selection register corresponding to each time division group is selectively turned on, so that the time division group is turned on. Are sequentially selected and time-division driven. That is;
( i ) システム立ち上がり時には、 選択制御シフトレジスタは、 図 12に示される ように、時分割グループ 1 1の LEDランプに対応する 64個の選択レジスタ S 63、(i) At the start of the system, as shown in FIG. 12, the selection control shift register includes 64 selection registers S 63 corresponding to the LED lamps of the time division group 11,
1 1 、 S 62. 1 1 , S 61, 11 · · · - S 0. 1 1 のみがオン、 その他の全ての選択レジ スタはオフ状態に初期設定される。 この初期設定は、 システム立ち上がり時に、 所 定のビットパターンを選択制御シフトレジスタにシフトインすることにより実現さ れる。 11 1, S 62.11, S 61,11 ···-S 0.11 only ON, all other selected registers are initialized to OFF state. This initial setting is realized by shifting a predetermined bit pattern into the selection control shift register at system startup.
(ii) 入力データ信号 DDは各点灯制御サイクルにおいて、 選択シフトレジスタへ の最初のクロック信号 CLの立ち上がりに先立ち制御ュニット内でオンに設定さ れ、 クロック信号 CLの最初の立ち上がりで選択シフトレジスタ S。,。にこのオン 信号がシフトインされた後、 オフにセットされる。 (ii) In each lighting control cycle, the input data signal DD is set to ON in the control unit prior to the rising of the first clock signal CL to the selected shift register, and the selected shift register S is turned on at the first rising of the clock signal CL. . ,. After this ON signal is shifted in, it is set to OFF.
(iii) 選択レジスタ S。,。にシフトインされたオン信号は、 以後、 ク口ック信号 C Lにより選択シフトレジスタ内で順次シフトされる。
6 図 1.3は点灯制御サイクル 点灯制御スロット r ; における各選択レジス タの状態を表したものである。 すなわち、 点灯制御スロット r i、 j では、 時分割グ ループ iの LEDランプに対応する 64個の選択レジスタ S6S、 i 、 S62、 i、 Se i · · · · S。、 j のみがオン、 その他の全ての選択レジスタはオフ状態に設定さ れる。 また、 この状態の持続時間はクロック信号 C Lの 1周期の時間幅を調整する ことで制御される。 即ち、 図 1 1に示されるように点灯制御スロッ ト r し iでのク ロック信号 C Lの周期を t ( r に設定することで、選択レジスタ は t ( r u i) 時間だけ選択的にオンにセットされる。 一方、 信号 DSはオンに設定されて いるので、時分割グループ; ίに属する LEDランプ Lk、j (k = 0, 1, · · · 63) がそれぞれに対応する点灯制御レジスタの内容に従って t ( r i, j ) 時間に渡って 選択駆動されることになる。 (iii) Select register S. ,. After that, the ON signal shifted in is sequentially shifted in the selected shift register by the clock signal CL. 6 Figure 1.3 shows the state of each selected register in the lighting control cycle lighting control slot r ;. That is, the lighting control slot ri, j in a time division group LED lamps 64 corresponding selection of the i register S 6S, i, S 62, i, Se i · · · · S. , J are turned on, and all other selection registers are turned off. The duration of this state is controlled by adjusting the time width of one cycle of the clock signal CL. That is, as shown in Fig. 11, by setting the period of the clock signal CL at the lighting control slot r and i to t (r), the selection register is selectively turned on for t (rui) time. On the other hand, since the signal DS is set to ON, the LED lamps L k , j (k = 0, 1, ··· 63) belonging to the time-division group; According to the content, it will be selectively driven for t (ri, j) time.
先述のように、 同一点灯制御サイクル内の各点灯制御スロットの時間幅 (=クロ ック信号 C Lの各周期) は対応する時分割グループにより異なった値に設定されて いる。 すなわち、 各時分割グループは先述のように同一色のランプのみを含むよう に構成され、 各時分割グループに対応する点灯制御スロッ トの時間幅は、 ホワイト パランスが確保できるよう、 時分割グループのランプ色によって異つた時間幅が設 定される。 設定される点灯制御スロッ トの時間幅は、 3原色の各色に対応した 3種 類に設定される。それぞれの時間幅の比はおよそ 3 : 2 : 1 (緑:赤:青)である。 As described above, the time width (= each cycle of the clock signal CL) of each lighting control slot in the same lighting control cycle is set to a different value depending on the corresponding time division group. That is, each time-sharing group is configured to include only lamps of the same color as described above, and the time width of the lighting control slot corresponding to each time-sharing group is set so that white balance can be secured. Different time widths are set depending on the lamp color. The time width of the set lighting control slot is set to three types corresponding to each of the three primary colors. The ratio of each time width is approximately 3: 2: 1 (green: red: blue).
従って、 クロック信号 CLの各サイクルは、 それぞれの時間幅の割合がおよそ 3 : 2 : 1である緑サイクル、 赤サイクル、 青サイクルの 3種類の時間幅のサイク ルから構成され、 先にも示したように、 0— 1 1の時分割グループのうち、 0, 3, 6, 9は緑、 1, 4, 7, 10は赤、 2, 5, 8, 1 1は青の時分割グループ
7 であることを反映し、 j =0, 3, 6, 9 は緑サイクル、 1, 4, 7, 1 0は赤 サイクル 2, 5, 8, 1 1は青サイクルであるようそれぞれ異なった時間幅が設定 されている。 図 1 1に示されているように、 本実施例においては点灯制御サイク ル C C iの 1 2個の点灯制御スロットの合計時間幅は 6 0 · 2 ' s e c である。 また、 例えば最小時間幅の点灯制御サイクル 0での上記緑サイクル、 赤サイクル、 青サイクルの時間幅はそれぞれ約 7. 5 μ s e c 5. 0 μ s e c , 2. 5 μ s e c となる。 Therefore, each cycle of the clock signal CL is composed of three types of time width cycles, green cycle, red cycle, and blue cycle, each of which has a time width ratio of approximately 3: 2: 1. As described above, among the time division groups of 0—11, 0, 3, 6, and 9 are green, 1, 4, 7, and 10 are red, and 2, 5, 8, and 11 are blue. J = 0, 3, 6, 9 are green cycles, 1, 4, 7, 10 are red cycles, 2, 5, 8, and 11 are blue cycles. The width is set. As shown in FIG. 11, in the present embodiment, the total time width of the 12 lighting control slots of the lighting control cycle CCi is 60 · 2 ′ sec. For example, the time widths of the green cycle, red cycle, and blue cycle in the lighting control cycle 0 with the minimum time width are approximately 7.5 μsec, 5.0 μsec, and 2.5 μsec, respectively.
以上述べた、 本発明による LEDモジュールの利点は; As mentioned above, the advantages of the LED module according to the present invention are;
①簡単なピクセルュ-ット回路と、 それらを結ぶ 3本の信号線でフルカラー連珠状 LEDモジュールが実現できる。 従って、 システムの大幅な簡略化、 軽量化が計れ る。 また、 このひも状のモジュールを例えば、 透明樹脂で覆い、 チューブ状に仕立 て上げることにより、 簡単に風雨から防護することができる。 さらに、 モジュール の構造が柔軟性のあるひも状であることから、 例えば複雑な面形状に沿って敷設す ることも簡単であり、 表示面を様々な立体形状へ容易に加工することができる。 (1) A full-color cascading LED module can be realized with a simple pixel cut circuit and three signal lines connecting them. Therefore, the system can be greatly simplified and lightened. Also, by covering this string-shaped module with, for example, a transparent resin and finishing it in a tube shape, it is possible to easily protect the module from the weather. Furthermore, since the module structure is a flexible string, it is easy to lay along a complex surface shape, for example, and the display surface can be easily processed into various three-dimensional shapes.
②各フレーム周期において、 点灯制御の対象とならない時間帯 (非点灯時間帯) は 点灯制御データ更新スロット (8個) のみである。 先に示したように各点灯制御デ ータ更新スロットの時間幅は 7 6. 8 μ s e c ( 1 0 MH z ) であることから、 非 点灯時間帯の総時間幅は 8 x 76. 8 = 6 14. 4 μ s e cであり、 これはフレー ム周期の約 2%に過ぎない。 即ちホワイトバランスを保ちつつ高い発光効率を実現 している。 さらに、 1モジュールに収納される LEDランプの個数が増えても、 従 来システムのような点灯制御シフトレジスタ更新のク口ック速度に関わる問題が生 じることはないことも大きな利点である。 例えば、 1 0 24ピクセル (ランプ個数
8 (2) In each frame period, lighting control data update slots (eight) are the only time zones that are not subject to lighting control (non-lighting time zones). As described above, the time width of each lighting control data update slot is 76.8 μsec (10 MHz), so the total time width of the non-lighting time zone is 8 x 76.8 = 61.44 μsec, which is only about 2% of the frame period. That is, high luminous efficiency is realized while maintaining white balance. Another big advantage is that even if the number of LED lamps stored in one module increases, the problem related to the update speed of the lighting control shift register does not occur as in the conventional system. . For example, 10 24 pixels (number of lamps 8
3072) を収容するモジュールでも、 上記の非点灯時間帯が 8%と若干増加する ものの、 本実施例で述べたものと同一の制御方式、 回路でモジュールを実現するこ とが可能となる。 産業上の利用可能性 3072), the non-lighting time period slightly increases to 8%, but the module can be realized by the same control method and circuit as described in this embodiment. Industrial applicability
以上述べたように、 本発明による LEDモジュールは、 フルカラー LED映像 装置のコスト低減、 大型化、 薄型軽量化に有用である。 また、 表示画面が矩形平面 以外の形状である LED映像表示装置の実現に関しても有効な役割を果たす。
As described above, the LED module according to the present invention is useful for reducing the cost, increasing the size, and reducing the thickness and weight of a full-color LED image device. It also plays an effective role in realizing an LED image display device whose display screen has a shape other than a rectangular plane.