JP2010243990A - Method and device for driving compact matrix light-emitting panel block - Google Patents
Method and device for driving compact matrix light-emitting panel block Download PDFInfo
- Publication number
- JP2010243990A JP2010243990A JP2009104518A JP2009104518A JP2010243990A JP 2010243990 A JP2010243990 A JP 2010243990A JP 2009104518 A JP2009104518 A JP 2009104518A JP 2009104518 A JP2009104518 A JP 2009104518A JP 2010243990 A JP2010243990 A JP 2010243990A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- gradation control
- emitting panel
- matrix light
- panel block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 55
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000004891 communication Methods 0.000 claims abstract description 170
- 238000003860 storage Methods 0.000 claims abstract description 76
- 238000012545 processing Methods 0.000 claims description 24
- 239000003086 colorant Substances 0.000 claims description 12
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 238000009826 distribution Methods 0.000 abstract description 6
- 230000015654 memory Effects 0.000 description 30
- 238000012937 correction Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 10
- 230000003287 optical effect Effects 0.000 description 7
- 238000012546 transfer Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 235000019646 color tone Nutrition 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
Description
本発明は、多色の発光素子を含む画素をマトリクス状に配置したパネルを複数用いて情報を表示するための表示方法および表示システムに関するものである。 The present invention relates to a display method and a display system for displaying information using a plurality of panels in which pixels including multicolor light emitting elements are arranged in a matrix.
発光ダイオード（ＬＥＤ）に代表される半導体を利用した固体発光素子は、高輝度・低消費電力であるため、色々の表示に用いられている。発光色の異なる複数個の発光素子の発光強度を変化させることにより、多数のさまざまな色調を出すことが出来る。とくに赤色、緑色、青色の三原色の発光を用いてそれらの相対輝度を変化させると、多色（フルカラー）の光源となることはよく知られている。 A solid-state light-emitting element using a semiconductor typified by a light-emitting diode (LED) has high luminance and low power consumption, and is therefore used for various displays. By changing the emission intensity of a plurality of light emitting elements having different emission colors, a large number of various color tones can be obtained. In particular, it is well known that a light source of multiple colors (full color) can be obtained by changing the relative luminance of the three primary colors of red, green and blue.
例えば、特許文献１では、３原色のＬＥＤから成る各画素には、各ＬＥＤの輝度階調データを記憶する専用メモリと、専用メモリの出力データに基づいてパルス幅変調（ＰＷＭ）波を出力するパルス幅変換回路と、ＰＷＭ波を該当するＬＥＤに供給する出力回路が併設されている。複数の画素からなるＬＥＤ表示パネル全体を制御するＬＥＤ調光装置からは、各ＬＥＤの階調データとアドレスデータとが２つのデータバスにより並列に各画素に送られてくる。各画素では、各画素中のＬＥＤに対応する階調データを、上記の各画素毎に設置されている専用メモリに記憶し、その階調データをＰＷＭ波に変換し各ＬＥＤに出力し色々の色調の表示が可能となるように構成されている。また、特許文献１では、パソコンなどから送られてくるＲＧＢアナログ信号は、上記のＬＥＤ調光装置にて各画素のＬＥＤの発光特性のバラツキを補正した後に、各画素に加えられており、核ＬＥＤの特性のバラツキが表示のノイズにならないような対策が施されている。 For example, in Patent Document 1, a dedicated memory that stores luminance gradation data of each LED and a pulse width modulation (PWM) wave are output to each pixel including LEDs of three primary colors based on output data of the dedicated memory. A pulse width conversion circuit and an output circuit for supplying a PWM wave to the corresponding LED are provided. From the LED dimming device that controls the entire LED display panel composed of a plurality of pixels, the gradation data and address data of each LED are sent to each pixel in parallel via two data buses. In each pixel, gradation data corresponding to the LED in each pixel is stored in a dedicated memory installed for each pixel, and the gradation data is converted into a PWM wave and output to each LED. The color tone can be displayed. Also, in Patent Document 1, RGB analog signals sent from a personal computer or the like are added to each pixel after correcting the variation in the light emission characteristics of the LED of each pixel by the LED dimming device described above. Measures are taken so that variations in LED characteristics do not cause display noise.
特許文献２では中央プロセッサから複数のプロセッサに照明コマンドを送信し、各プロセッサは受信した照明コマンドをもとに照明制御信号を発生させ、各プロセッサの出力部分に数珠繋ぎ状に接続された複数の画素に照明制御信号を伝達するネットワーク化された照明システムの例が述べられている。また各画素にはセンサを組み込むことが出来、その信号をプロセッサや中央プロセッサにフィードバックし様々な制御機能を実行できる。 In Patent Document 2, a lighting command is transmitted from a central processor to a plurality of processors, each processor generates a lighting control signal based on the received lighting command, and a plurality of pixels connected in a daisy chain to the output portion of each processor. An example of a networked lighting system that communicates lighting control signals is described. Each pixel can be incorporated with a sensor, and its signal can be fed back to the processor or central processor to execute various control functions.
特許文献３では、１個のマスタデバイスと複数個のスレーブデバイス間をシリアルバス信号線で接続し、各スレーブに駆動部を接続することによりマスタデバイスと駆動部間の接続配線数を大幅に低減したロボット装置について記載されている。 In Patent Document 3, one master device and a plurality of slave devices are connected by a serial bus signal line, and a drive unit is connected to each slave, thereby greatly reducing the number of connection wires between the master device and the drive unit. The robot apparatus described is described.
特許文献４では、シリアルデータ転送の例として、ＩＩＣ−ｂｕｓ（Ｉｎｔｅｒ−ＩＣ Ｃｏｎｔｒｏｌバス）を用いる例が記載されている。 Patent Document 4 describes an example using IIC-bus (Inter-IC Control bus) as an example of serial data transfer.
特許文献５（Ｆｉｇ．６３；「０３２２」−「０３３２」）では，照明ショーをリアルタイムにトリガーする手法が記載されている。 Patent Document 5 (FIG. 63; “0322” to “0332”) describes a method of triggering a lighting show in real time.
特許文献６では、全体のＬＥＤマトリクス表示装置を複数のブロック（以下で述べるセグメントと同じ意味）に分割し、これらのブロックへ、一対の通信線で連結結線（マルチドロップ式）する事により、ブロックへの配線数を減少させることが記載されている。ブロック内のフレームメモリー（各ブロックで表示する全データを記憶）と行駆動回路（階調制御を含む）間のデータ転送は、パネル中の行ライン毎に並列的に行う図（図３）が示されている。 In Patent Document 6, the entire LED matrix display device is divided into a plurality of blocks (the same meaning as the segments described below), and these blocks are connected by a pair of communication lines (multi-drop type). It is described that the number of wirings to be reduced. Data transfer between the frame memory in the block (stores all data to be displayed in each block) and the row drive circuit (including gradation control) is performed in parallel for each row line in the panel (FIG. 3). It is shown.
特許文献７では、駆動制御部中の全表示情報メモリーのデータを、複数のセグメント駆動部（水平駆動部）を順番に接続（前段の出力を次段の入力に接続）して転送し、各セグメント駆動部（水平駆動部３）は、受信データをセグメント内のフレームメモリー（メモリ部１７）に記憶し、当該フレームメモリ内容に基づき、当該セグメント駆動部に対応したマトリクスパネル部分のＬＥＤの階調制御を行う記載（図１、図２）がある。なお、各セグメント内のデータの転送や階調制御は特許文献６と同じく、行ライン毎に並列的に行っている。
特許文献８では、ＬＥＤマトリクスパネルを階調なしでオンオフのみの表示をするときの基本的システム構成（図２、ただしスイッチ回路部２は除く）が示されているIn Patent Document 7, the data of all display information memories in the drive control unit are transferred by connecting a plurality of segment drive units (horizontal drive units) in order (connecting the output of the previous stage to the input of the next stage), The segment drive unit (horizontal drive unit 3) stores the received data in the frame memory (memory unit 17) in the segment, and based on the contents of the frame memory, the gradation of the LED of the matrix panel portion corresponding to the segment drive unit There is a description (FIGS. 1 and 2) for performing control. Note that data transfer and gradation control within each segment are performed in parallel for each row line, as in Patent Document 6.
Patent Document 8 discloses a basic system configuration (FIG. 2, except for the switch circuit unit 2) when the LED matrix panel displays only on / off without gradation.
本発明は、発光色の異なる少なくとも２個以上の発光素子を有する各画素を２次元的に配置し、各線群内では概略的に平行な線よりなる２組の線群に各画素が接続されたパネルを用いて、第１の線群は、走査回路により順次選択し、第２の線群には、第１の線群中選択された線に接続された画素中の各発光素子の瞬時発光強度ないしは発光時間率のうちの少なくとも１つで当該発光素子を駆動する複数の駆動部が接続され、各駆動部ないしは複数の駆動部毎に、シリアル通信ポートと、通信ならびに表示情報の制御を行う制御部と、情報を記憶しておく記憶部とを有する通信記憶制御部とが接続され、外部からシリアル通信路を経由して複数の該通信記憶制御部に表示データを送信して各画素の表示内容を変更するセグメント表示部を有し、該セグメント表示部を複数組み合わせてカラー表示を行う、カラー表示システムに関するものである。 In the present invention, each pixel having at least two or more light emitting elements having different emission colors is two-dimensionally arranged, and in each line group, each pixel is connected to two sets of line groups composed of substantially parallel lines. Using the panel, the first line group is sequentially selected by the scanning circuit, and the second line group includes the instantaneous of each light emitting element in the pixel connected to the selected line in the first line group. A plurality of driving units for driving the light emitting element at at least one of the light emission intensity or the light emission time rate are connected. For each driving unit or the plurality of driving units, a serial communication port and communication and display information control are performed. A communication storage control unit having a control unit to perform and a storage unit for storing information is connected, and display data is transmitted from the outside to the plurality of communication storage control units via a serial communication path. Has a segment display to change the display content of Combining a plurality of segment display unit for color display, it relates to a color display system.
発光素子としては、発光ダイオード（以下ではＬＥＤと略す）やエレクトロルミネッセンス等がある。赤（Ｒ）、緑（Ｇ）、青（Ｂ）を発光する３個のＬＥＤを各画素に配置し、階調制御を行うことによりフルカラーの表示が可能となり、異なる色を発光する２個のＬＥＤを各画素配置し階調制御を行うと、２色とそれらの中間色が表示可能となる（特許文献１）。上記に述べたパネルは、マトリクスパネルと略称されることが多いが、発光素子数に対して、それを駆動する回路数を低減する方法として、多用されている（特許文献６、７および８）。 Examples of the light emitting element include a light emitting diode (hereinafter abbreviated as LED) and electroluminescence. By arranging three LEDs that emit red (R), green (G), and blue (B) in each pixel and performing gradation control, full color display is possible, and two LEDs that emit different colors are emitted. When gradation control is performed by arranging LEDs in each pixel, two colors and their intermediate colors can be displayed (Patent Document 1). The panel described above is often abbreviated as a matrix panel, but is often used as a method for reducing the number of circuits for driving the number of light emitting elements (Patent Documents 6, 7 and 8). .
ＬＥＤマトリクスパネルを駆動する方法は、基本的には、特許文献８で示されるように、第１の線群中の１ラインを順次走査するダイナミック点灯方式が採用されている。発光がオンオフのみの場合には、ＬＥＤの一端は、フリップフロップに記憶された１，０信号にしたがって出力電流のオンオフを設定する、第２の線群の数の定電流回路に接続される。その間に次の選択ラインに対応する表示信号がシフトレジスタにより転送され待機状態となっている。走査回路により次のラインが選択されると同時に、シフトレジスタ中の各表示データは、接続されている各フリップフロップに並列的に一斉に移され、次のラインに接続された発光素子の表示を行う。 As a method for driving the LED matrix panel, a dynamic lighting method is employed in which one line in the first line group is sequentially scanned, as shown in Patent Document 8. When the light emission is only on / off, one end of the LED is connected to a constant current circuit of the number of the second line group that sets the output current on / off according to the 1, 0 signal stored in the flip-flop. In the meantime, the display signal corresponding to the next selection line is transferred by the shift register and is in a standby state. At the same time as the next line is selected by the scanning circuit, each display data in the shift register is transferred simultaneously in parallel to each connected flip-flop to display the light emitting element connected to the next line. Do.
階調表示を行う場合には、この第２線群の数の段数を有するのシフトレジスタと、第２の線群の数のフリップフロップとのセットが、階調符号化のビット数（通常８−１２ビット）分だけ必要になるとともに、フリップフロップと定電流回路との間に、パルス幅変調回路などの階調制御回路が個々のライン毎に必要となる。このため、階調制御が必須となるフルカラー表示では、発光素子のオンオフのみの場合に比較し、マトリクスパネルの駆動部分が大幅に複雑化する。また、液晶表示に比べ発光素子のドライブ電力が大幅に増加するため、専用ＩＣ中にドライブ回路まで組み入れることは困難であり、入出力のライン数が多いこともあいまって、専用ＩＣ化によっても大幅なシンプル化は困難となっている。 In the case of performing gradation display, the set of the shift register having the number of stages corresponding to the number of second line groups and the number of flip-flops corresponding to the number of second line groups is set to the number of gradation encoding bits (usually 8). −12 bits), and a gradation control circuit such as a pulse width modulation circuit is required for each line between the flip-flop and the constant current circuit. For this reason, in the full-color display in which gradation control is essential, the driving portion of the matrix panel is greatly complicated as compared with the case where only the light emitting elements are turned on / off. In addition, the drive power of the light emitting element is significantly increased compared to the liquid crystal display, so it is difficult to incorporate the drive circuit into the dedicated IC, and the number of input / output lines is large. Such simplification is difficult.
その解決策の１つが特許文献６や特許文献７に示されるように、フレームメモリ、階調制御部、複数の駆動部にシリアル通信部を組み込んで１つのセグメントの駆動を行い、複数セグメント間をイモヅル式ないしは一筆書き式（前段の出力を後段の入力に繋ぐ）に１系統のシリアル通信路でつなぐ（特許文献７の図２）ことにより、セグメント表示部間の配線量を大幅に低減している。 As one of the solutions shown in Patent Document 6 and Patent Document 7, a serial communication unit is incorporated into a frame memory, a gradation control unit, and a plurality of driving units to drive one segment, and a plurality of segments are By connecting one system serial communication path to an immortal or one-stroke type (connecting the output of the previous stage to the input of the subsequent stage) (FIG. 2 of Patent Document 7), the amount of wiring between the segment display units can be greatly reduced. Yes.
しかしながら、特許文献６、特許文献７ともに、セグメント表示部内での回路構成のシンプル化については述べていない。大型のマトリクスパネルが対象の場合には、スペース的にも余裕ができるため、特許文献６や特許文献７の方式でも構成可能であるが、小型から中型のマトリクスパネルに対する用途においては、さらなる駆動回路部のシンプル化が必要になってくる。 However, neither Patent Document 6 nor Patent Document 7 describes simplification of the circuit configuration in the segment display unit. In the case of a large matrix panel, since space can be afforded, it can be configured by the methods of Patent Document 6 and Patent Document 7, but in applications for small to medium matrix panels, further drive circuits are available. It will be necessary to simplify the department.
特許文献６、特許文献７とも、１本ないしは１系統のみのシリアル通信路を経由して、全面の画像データを送付している。画像データとして階調無し、ないしは静止画の場合には、通信路の通信速度も低速でよいが、階調付でしかも動画を表示しようとすると、極めて高速の通信路が必要になる。
例えば５００×５００画素のパネルに、８ビットの階調付きのフルカラー動画表示をしようとすると、通信スピードは下記値以上のものが必要となる（フレーム周波数として３０Ｈｚの場合）。
必要通信速度＞５００×５００×３×３０＝２２．５Ｍｂｙｔｅ／秒 ・・・・・・（式１）
この通信路につながる各受信部もこの通信速度に対応する必要があるため、非常に高速な処理ができる受信部が必須となり、ひいては受信部を含めた各セグメント表示部が複雑化かつ大型化する。In both Patent Documents 6 and 7, the image data of the entire surface is sent through one or only one serial communication path. If the image data has no gradation or a still image, the communication speed of the communication path may be low. However, when displaying a moving image with gradation, an extremely high speed communication path is required.
For example, when a full-color moving image display with 8-bit gradation is to be displayed on a 500 × 500 pixel panel, the communication speed is required to be equal to or higher than the following value (when the frame frequency is 30 Hz).
Necessary communication speed> 500 × 500 × 3 × 30 = 22.5 Mbyte / second (Equation 1)
Since each receiving unit connected to this communication path must also support this communication speed, a receiving unit capable of extremely high-speed processing is essential, and as a result, each segment display unit including the receiving unit is complicated and enlarged. .
本発明は、セグメント表示部内の配線数も大幅に減少でき、かつ、複数セグメント表示部からなる全画面表示に対しても、従来に比べ回路構成並びに配線数を大幅に低減したものである。 In the present invention, the number of wires in the segment display unit can be greatly reduced, and the circuit configuration and the number of wires are greatly reduced compared to the conventional case for full screen display including a plurality of segment display units.
シリアル通信路分配器部分から複数のセグメント表示部に、異なるシリアル通信路を経由し表示画像情報ならびに同期情報を伝達し、各セグメント表示部内においては、当該シリアル通信路を複数の通信記憶階調制御部と走査回路部とに直接接続し、表示情報を各通信記憶階調制御部に記憶させその情報を表示している間に、次に表示すべき表示情報をシリアル通信により各通信記憶階調制御部に記憶させる。その後、複数の該通信記憶階調制御部ならびに走査回路部をシリアル通信路を経由した同報通信により同期信号を送信することにより、各セグメント表示部の表示内容を、次に表示すべき表示情報に同時に変更する。 Display image information and synchronization information are transmitted from the serial channel distributor to a plurality of segment display units via different serial communication channels. In each segment display unit, the serial communication channel is controlled by a plurality of communication storage gradations. The display information to be displayed next is serially communicated to each communication storage gradation while display information is stored in each communication storage gradation control section and displayed. Store in the control unit. After that, by transmitting a synchronization signal by broadcast communication via the serial communication path to the plurality of communication storage gradation control units and scanning circuit units, the display content of each segment display unit is displayed next to be displayed. To change at the same time.
なお、この手段の発展したものとして、各セグメント表示部内の複数の通信記憶階調制御部のそれぞれに、前もって複数種類の表示情報を記憶させておき、同報通信により同期信号の受信毎に、次の表示すべき内容に表示内容を順次変更させることもできる。
また、同報通信の受信前ないしは受信時に、どの表示内容に変更させるかについての情報を各通信記憶階調制御部が受信するようにすれば、その情報に従って、各通信記憶階調制御部に記憶されている情報から次に表示すべき表示内容を選択して、表示内容を瞬時に変更することができる。As a development of this means, each of a plurality of communication storage gradation control units in each segment display unit stores a plurality of types of display information in advance, every time a synchronization signal is received by broadcast communication, It is also possible to sequentially change the display content to the next content to be displayed.
In addition, if each communication storage gradation control unit receives information about which display content to change before or during the reception of broadcast communication, each communication storage gradation control unit is in accordance with that information. The display content to be displayed next can be selected from the stored information, and the display content can be changed instantaneously.
同報通信機能（ジェネラルコール）は、ＩＩＣの規格や特開平４−３３２０６５などに記載されているようなデータ通信路を流用したり，ユーザに解放されている各種オプション機能などを活用して、シリアル通信路につながるすべての受信部分に同時に同一情報を送信する機能を具備させることにより実現できる。
なお、同期信号の伝達には、同期信号発生部と、各セグメント表示部内の各通信記憶階調制御部や走査部との間に、トリガ専用のラインを設置することによっても達成できる。The broadcast communication function (general call) uses the data communication path as described in the IIC standard and Japanese Patent Laid-Open No. 4-332206, and utilizes various optional functions released to the user. This can be realized by providing the function of transmitting the same information to all receiving parts connected to the serial communication path at the same time.
The transmission of the synchronization signal can also be achieved by installing a dedicated line for the trigger between the synchronization signal generation unit and each communication storage gradation control unit or scanning unit in each segment display unit.
このように全体表示を複数のセグメント表示部に分割し、シリアル通信路分配器より各セグメント表示部に異なるシリアル通信路を経由して表示情報と同期情報とを送信するため、各シリアル通信路の通信速度は低速のもので対応可能となり、このシリアル通信路につながる通信記憶階調制御部中の通信部分も低速の処理で対応できる。また、各セグメント表示部内においては、この通信記憶階調制御部を、使用する集積回路の機能により、複数個に分割し、分割した各通信記憶階調制御部の各通信部分に共通のシリアル通信路を接続する。シリアル通信機能と複数のパルス幅変調（以下ＰＷＭと略称する）機能を有する小型の市販のマイコン（例えばＰＩＣマイコンなど）を、分割した通信記憶階調制御部として、流用でき、出力電流を増やすドライバー回路を追加すればよい。すなわち、通信記憶階調制御部内の多数の配線は小型マイコン内に集約されるため、その外部の配線は、シリアル通信路との結線とドライバーＩＣとのつなぎのみとなり、大幅にシンプル化され、小型のマトリクス表示器に対しても対応可能となる。
セグメント表示部内の走査部は、該シリアル通信を経由した同報通信中の同期情報により第一の線群を走査すればよく、シリアル通信機能とパラレル出力機能の付いた小型の市販のマイコン（例えばＰＩＣマイコンなど）が流用でき、その出力をドライバーＩＣにつなげばよく、小型化に対し、何等ネックとはならないIn this way, the entire display is divided into a plurality of segment display sections, and the display information and the synchronization information are transmitted from the serial communication path distributor to each segment display section via different serial communication paths. The communication speed can be handled at a low speed, and the communication portion in the communication storage gradation control section connected to the serial communication path can be handled by the low speed processing. Also, in each segment display unit, this communication storage gradation control unit is divided into a plurality of parts by the function of the integrated circuit to be used, and serial communication common to each communication part of each divided communication storage gradation control unit Connect the roads. A driver that increases the output current by using a small commercially available microcomputer (eg, PIC microcomputer) having a serial communication function and a plurality of pulse width modulation (hereinafter abbreviated as PWM) functions as a divided communication memory gradation control unit. What is necessary is just to add a circuit. In other words, since many wires in the communication memory gradation control unit are aggregated in a small microcomputer, the external wires are only connected to the serial communication path and the driver IC, and are greatly simplified and compact. This can also be applied to the matrix display.
The scanning unit in the segment display unit only needs to scan the first line group by the synchronization information during the broadcast communication via the serial communication, and a small commercially available microcomputer (for example, a serial communication function and a parallel output function) PIC microcomputer etc.) can be diverted and the output can be connected to the driver IC, and there is no bottleneck for miniaturization.
また、前の情報を表示中に次の情報を各通信記憶階調制御部内記憶し、該シリアル通信を経由した同報通信中の同期情報により表示内容を一斉に切り替えられることから、容易に動画表示にも対応可能となる。 In addition, while the previous information is being displayed, the next information is stored in each communication storage gradation control unit, and the display contents can be switched simultaneously by the synchronization information during the broadcast communication via the serial communication. It can also be displayed.
上に述べたように、専用のＩＣを開発することなく、小さい（１０ｍｍ角程度以下）市販の小型マイコン（例えばＰＩＣマイコンなど）で回路構成のほとんどを構成できることから、少量多品種の小型ないしは中型表示用として、マイコン中のソフトウエアを変更することにより、色々の仕様に対しても対応可能となる利点がある。 As mentioned above, most of the circuit configuration can be configured with a small (less than 10mm square) commercially available small microcomputer (eg, PIC microcomputer) without developing a dedicated IC. There is an advantage that various specifications can be supported by changing the software in the microcomputer for display.
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。 Hereinafter, specific embodiments to which the present invention is applied will be described in detail with reference to the drawings.
図１に本発明の構成の一例を示す。図１はセグメント表示部１０の一例を示す。マトリクス発光パネルブロック４中には、図２に示すように、三原色（Ｒ，Ｇ，Ｂ）の発光素子（ＬＥＤ）１を２次元状に配置している。各ＬＥＤの各端子は、第１の線群３と第２の線群２とにそれぞれ接続されている。
第１の線群３はＸライン駆動回路７に、第２の線群２はドライバー回路５に接続されている。
なお、発光素子の配置は、図１に限定されず、例えば、特許文献７中の図１２（ｂ）や図１３の配置などでも本発明は適用できる。
以下において、セグメント表示部１０から、マトリクス発光パネルブロック４を除いた駆動回路部分を、マトリクス発光パネルブロック駆動回路と呼ぶ。FIG. 1 shows an example of the configuration of the present invention. FIG. 1 shows an example of the segment display unit 10. In the matrix light emitting panel block 4, as shown in FIG. 2, light emitting elements (LEDs) 1 of three primary colors (R, G, B) are two-dimensionally arranged. Each terminal of each LED is connected to the first line group 3 and the second line group 2, respectively.
The first line group 3 is connected to the X line drive circuit 7, and the second line group 2 is connected to the driver circuit 5.
Note that the arrangement of the light emitting elements is not limited to that shown in FIG. 1. For example, the present invention can also be applied to the arrangement shown in FIG.
Hereinafter, the drive circuit portion excluding the matrix light-emitting panel block 4 from the segment display unit 10 is referred to as a matrix light-emitting panel block drive circuit.
セグメント表示部１０には、低速のシリアル通信路（例えばＩＩＣバス）９を経由して、各通信記憶階調制御部６に個別（指定アドレス）に配信する表示データと、各通信記憶階調制御部６ならびに走査部８に同時（同報アドレス）に配信する同報通信データとが送られてくる。
同報通信データとして、１バイト数を、例えば（０１）ＨＥＸは水平同期信号、（０２）ＨＥＸはフィールド同期信号、（０４）ＨＥＸはフレーム同期信号、（１０）ＨＥＸは表示開始信号、（２０）ＨＥＸは表示終了信号とし、表示開始信号と水平同期信号とフレーム同期信号とを同時に配信するときは、（１５）ＨＥＸを同時（同報アドレス）に配信する。The segment display unit 10 includes display data distributed individually (designated addresses) to each communication storage gradation control unit 6 via a low-speed serial communication path (for example, IIC bus) 9, and each communication storage gradation control. Broadcast data distributed simultaneously (broadcast address) is sent to the unit 6 and the scanning unit 8.
As broadcast data, for example, (01) HEX is a horizontal synchronization signal, (02) HEX is a field synchronization signal, (04) HEX is a frame synchronization signal, (10) HEX is a display start signal, (20 ) HEX is a display end signal. When a display start signal, a horizontal synchronization signal, and a frame synchronization signal are distributed simultaneously, (15) HEX is distributed simultaneously (broadcast address).
走査部８が同報信号（１５）ＨＥＸを受信すると、表示を開始し、Ｘライン駆動回路７を経由して、第１の線群３中の最上部のライン３−１（Ｘ１）にプラスの電源を接続する。次に、走査部８が同報信号（０１）ＨＥＸを受信すると、Ｘライン駆動回路７を経由して、第１の線群３中の２番目のライン３−２（Ｘ２）にプラスの電源を接続する。同様にして次の同報信号（０１）ＨＥＸを受信し第１の線群３中の３番目のライン３−３（Ｘ３）にプラスの電源を接続し、さらにその次の同報信号（０１）ＨＥＸを受信し第１の線群３中の４番目のライン３−４（Ｘ４）にプラスの電源を接続する。
その後同報信号（０５）ＨＥＸを受信し第１の線群３中の１番目のライン３−１（Ｘ１）にプラスの電源を接続し、同様な動作を繰り返す。同報信号（２０）ＨＥＸを受信すると、Ｘライン駆動回路７の出力はすべてオープンとなる。なお、Ｘライン駆動回路の出力は選択されていないときにはオープンとする場合を述べたが、電荷をなくすなどの理由で接地することもできる。When the scanning unit 8 receives the broadcast signal (15) HEX, the display is started, and is added to the uppermost line 3-1 (X1) in the first line group 3 via the X line driving circuit 7. Connect the power supply. Next, when the scanning unit 8 receives the broadcast signal (01) HEX, a positive power source is supplied to the second line 3-2 (X2) in the first line group 3 via the X line driving circuit 7. Connect. Similarly, the next broadcast signal (01) HEX is received, a positive power source is connected to the third line 3-3 (X3) in the first line group 3, and the next broadcast signal (01 ) HEX is received and a positive power source is connected to the fourth line 3-4 (X4) in the first line group 3.
Thereafter, the broadcast signal (05) HEX is received, a positive power source is connected to the first line 3-1 (X1) in the first line group 3, and the same operation is repeated. When the broadcast signal (20) HEX is received, all the outputs of the X line driving circuit 7 are opened. Although the case where the output of the X-line driving circuit is open when it is not selected has been described, it can also be grounded for the purpose of eliminating charges.
上記同報信号（１５）ＨＥＸの前に、第１フレームで表示すべき表示データが、各通信記憶階調制御部６宛に個別に送信される。図１において、通信記憶階調制御部６−１のアドレスには、表示素子１としてＲ１１，Ｇ１１，Ｂ１１、Ｒ２１，Ｇ２１，Ｂ２１，Ｒ３１，Ｇ３１，Ｂ３１，Ｒ４１，Ｇ４１，Ｂ４１・・・に対応した表示信号がシリアル通信路９を通して送られてくる。 Before the broadcast signal (15) HEX, display data to be displayed in the first frame is individually transmitted to each communication storage gradation control unit 6. In FIG. 1, the address of the communication storage gradation control unit 6-1 corresponds to R11, G11, B11, R21, G21, B21, R31, G31, B31, R41, G41, B41. The displayed signal is sent through the serial communication path 9.
通信記憶階調制御部６の構成の一例を図３に示す。通信記憶階調制御部６−１では、シリアルデータ入力ポート６１で受信処理を行い、Ｒ１１〜Ｂ４１の第１フレームのデータを、ＲＡＭ６４に一時記憶すると共に、発光素子中のＲ１１，Ｇ１１，Ｂ１１に対応する表示データを出力メモリ６５に蓄える。
なお、発光素子毎の発光強度のバラツキを補正する補正データを、あらかじめＲＯＭ６３あるいはシリアル通信路９を経由してＲＡＭ６４に蓄えておき、表示データをＲＡＭ６４から出力メモリ６５に移す際に、この補正データを用いて、発光強度の補正処理を行い、その後出力メモリ６５に出力すれば、発光素子毎の発光強度のバラツキに影響されない表示が可能となる。上記出力メモリ６５は、パルス幅変調処理を行うときの表示データの記憶部分であり、ＲＡＭ６４中の一部を利用することもできる。
なお、通信記憶階調制御部６内の、通信処理、記憶処理、階調処理用などの処理用プログラムは、ＲＯＭ６３中に組み込まれている。ＲＯＭ６３として、書換え可能なメモリー素子を用いると、処理用プログラムの変更も可能となる。An example of the configuration of the communication storage gradation control unit 6 is shown in FIG. The communication storage gradation control unit 6-1 performs reception processing at the serial data input port 61, temporarily stores the data of the first frame of R11 to B41 in the RAM 64, and stores them in R11, G11, and B11 in the light emitting element. Corresponding display data is stored in the output memory 65.
It should be noted that correction data for correcting variations in light emission intensity for each light emitting element is stored in advance in the RAM 64 via the ROM 63 or the serial communication path 9, and this correction data is transferred when the display data is transferred from the RAM 64 to the output memory 65. If the light emission intensity correction process is performed using, and then output to the output memory 65, a display that is not affected by variations in the light emission intensity of each light emitting element can be performed. The output memory 65 is a storage portion of display data when performing the pulse width modulation process, and a part of the RAM 64 can also be used.
Note that processing programs such as communication processing, storage processing, and gradation processing in the communication storage gradation control unit 6 are incorporated in the ROM 63. When a rewritable memory element is used as the ROM 63, the processing program can be changed.
次に同報信号（１５）ＨＥＸを受信すると、Ｒ１１，Ｇ１１，Ｂ１１の表示データに対応した３チャンネル分のパルス幅変調処理６６を開始し、出力バッファ６７の出力を有効にし、出力バッファ６７の３出力は第２の線群２の１番目２−１（Ｙ１）、２番目２−２（Ｙ２）、３番目２−３（Ｙ３）に接続されて、３チャンネルの定電流駆動を行う。前に述べたように、このとき、第１の線群３中の最上部のライン３−１（Ｘ１）にプラスの電源を接続されているので、Ｒ１１，Ｇ１１，Ｂ１１には、各表示データに対応してパルス幅変調された期間だけ、一定の電流が流れ、各発光素子が発光する。
バッファ６７の水平出力期間の最大値以上になると、バッファ６７の出力をオープンないしは接地レベルに保持する。Next, when the broadcast signal (15) HEX is received, the pulse width modulation processing 66 for three channels corresponding to the display data of R11, G11, B11 is started, the output of the output buffer 67 is validated, and the output buffer 67 The three outputs are connected to the first 2-1 (Y1), the second 2-2 (Y2), and the third 2-3 (Y3) of the second line group 2 to perform constant current driving of three channels. As described above, at this time, since a positive power source is connected to the uppermost line 3-1 (X1) in the first line group 3, each display data is stored in R11, G11, and B11. A constant current flows only during a period in which the pulse width is modulated corresponding to the above, and each light emitting element emits light.
When the maximum value of the horizontal output period of the buffer 67 is exceeded, the output of the buffer 67 is kept open or at the ground level.
次の同報信号（０１）ＨＥＸを受信する前に、発光素子、Ｒ２１、Ｇ２１，Ｂ２１に対応したＲＡＭ６４に記憶しているデータを発光強度の補正処理の後、出力メモリ６５に記憶する。次の同報信号（０１）ＨＥＸを受信するとパルス幅変調処理６６を開始し、その出力を出力バッファ６７に入力し、同時に出力バッファ６７の出力を有効にし、その出力を第２の線群２中の２−１（Ｙ１）、２−２（Ｙ２），２−３（Ｙ３）に接続する。このとき、第１の線群３中の２番目のライン３−２（Ｘ２）にプラスの電源を接続されているので、Ｒ２１，Ｇ３１，Ｂ３１には、各表示データに対応してパルス幅変調された期間だけ、一定の電流が流れ、各発光素子が発光する。 Before receiving the next broadcast signal (01) HEX, the data stored in the RAM 64 corresponding to the light emitting elements R21, G21, and B21 is stored in the output memory 65 after the light emission intensity correction processing. When the next broadcast signal (01) HEX is received, a pulse width modulation process 66 is started, and its output is input to the output buffer 67. At the same time, the output of the output buffer 67 is validated, and the output is sent to the second line group 2 Connected to 2-1 (Y1), 2-2 (Y2), and 2-3 (Y3). At this time, since a positive power source is connected to the second line 3-2 (X2) in the first line group 3, R21, G31, and B31 have pulse width modulation corresponding to each display data. For a certain period, a constant current flows and each light emitting element emits light.
第１フレームで表示すべき表示データがＲＡＭ６４に記憶され、その後同報信号（１５）ＨＥＸの受信により垂直同期信号を受信すると、その後、第２フレームの表示信号が、シリアル通信路９を経由して各通信記憶階調制御部６中のシリアルデータ入力ポート６１で受信処理し、ＲＡＭ６４に第２フレームのデータとして記憶する。なお、この第２フレームデータの受信・記憶処理中には、並行して、上記で述べた第１フレームデータの階調制御を行っている。このため、各通信記憶階調制御部６中には、対応する光素子１の２フレーム分以上の容量を持つＲＡＭ６４を内蔵している The display data to be displayed in the first frame is stored in the RAM 64, and then the vertical synchronization signal is received by receiving the broadcast signal (15) HEX. Thereafter, the display signal of the second frame passes through the serial communication path 9. Then, reception processing is performed at the serial data input port 61 in each communication storage gradation control unit 6 and stored in the RAM 64 as second frame data. During the second frame data reception / storage process, the gradation control of the first frame data described above is performed in parallel. For this reason, each communication storage gradation control unit 6 includes a RAM 64 having a capacity of two or more frames of the corresponding optical element 1.
他の通信記憶階調制御回路６−２なども同様の動作を行う。例えば１つのセグメント表示部１０中に４×８画素のマトリクス発光パネルブロック４を有し、８個の通信記憶階調制御部６がある場合（かつ１個の通信記憶階調制御部６が１画素＝３色分を処理するとき）で、かつ各光素子の階調を８ビットの信号（＝１Ｂｙｔｅ）で行う場合には、１フレームの周期を１／３０（秒）とすると、
１秒間中にシリアル通信路９を経由して送信される表示データ数は下記となる。
送信表示データ数／秒＝（Ｘライン数）×Ｙライン数（＝３×通信記憶階調部数）
×１Ｂｙｔｅ×フレーム数／秒 （Ｂｙｔｅ／秒）
＝４×２４×１×３０＝２８８０（Ｂｙｔｅ／秒）・・・（式２）
アドレス指定に要するデータやデータ間の間隔ないしは同報通信の存在を考慮しても、５ｋＢｙｔｅ／秒の低速の通信路でも対応できる。
なお、使用マイコンの性能上、上記のシリアル通信路９の速度が対応できない場合には、セグメント表示部の表示素子数を例えば半分にして、２つのセグメント表示部に分ければ、シリアル通信路９に必要となる通信速度は半減できる。
また、シリアル通信路９の速度に２倍以上の余裕がある場合には、逆にセグメント表示部１０中の表示素子数を倍増させ（例えば８×８画素）、セグメント表示部１０の数を半分にできる。The other communication storage gradation control circuit 6-2 and the like perform the same operation. For example, when one segment display unit 10 has a matrix light emitting panel block 4 of 4 × 8 pixels and there are eight communication storage gradation control units 6 (and one communication storage gradation control unit 6 is 1). Pixel = when processing for three colors) and when the gradation of each optical element is performed by an 8-bit signal (= 1 byte), if the period of one frame is 1/30 (second),
The number of display data transmitted via the serial communication path 9 during one second is as follows.
Number of transmission display data / second = (number of X lines) × number of Y lines (= 3 × number of communication storage gradation copies)
× 1 Byte × number of frames / second (Byte / second)
= 4 x 24 x 1 x 30 = 2880 (Byte / sec) (Expression 2)
Even considering the data required for addressing, the interval between data, or the presence of broadcast communication, it is possible to cope with a low-speed communication path of 5 kBytes / second.
If the speed of the serial communication path 9 cannot be accommodated due to the performance of the microcomputer used, the number of display elements in the segment display unit is halved, for example, and divided into two segment display units. The required communication speed can be halved.
On the other hand, when the speed of the serial communication path 9 is more than twice, the number of display elements in the segment display unit 10 is doubled (for example, 8 × 8 pixels), and the number of segment display units 10 is halved. Can be.
上記の動作において、各通信記憶階調制御部６には、光素子１２個分×２フレーム分（＝２４Ｂｙｔｅ）の表示データを記憶する必要があるが、この程度のメモリ量は、マイコンなどの処理用ＩＣにとって、なんら問題とはならない。
なお、ＲＡＭ６４の容量が少ない場合には、第１の線群３中の一つのラインに接続された光素子中、次の水平走査期間で選択されるもの情報のみを、その前の水平走査期間中に前もって送ることにすれば、各通信記憶階調制御部６には、光素子３個分×２水平周期分（＝６Ｂｙｔｅ）の表示データを記憶するだけでよくなる。ただし、下で述べる、１フレームを複数フィールドで構成する場合には、シリアル通信路９で必要となる通信速度が増大する欠点がある。In the above operation, it is necessary to store display data for 12 optical elements × 2 frames (= 24 bytes) in each communication storage gradation control unit 6. This is not a problem for the processing IC.
When the capacity of the RAM 64 is small, only information selected in the next horizontal scanning period among the optical elements connected to one line in the first line group 3 is stored in the previous horizontal scanning period. If it is sent in advance, it is only necessary to store the display data of 3 optical elements × 2 horizontal periods (= 6 bytes) in each communication storage gradation control unit 6. However, when one frame described below is composed of a plurality of fields, there is a drawback that the communication speed required for the serial communication path 9 increases.
上記の動作において、シリアル通信路９を経由した同報通信信号は、走査部８と複数の通信記憶階調制御部６で同時に受信処理される場合について述べたが、なんらこれに限定されるものではない。１つのセグメント表示部１０中の走査部８と複数の通信記憶階調制御部６及び、他のセグメント表示部１０中の走査部８や複数の通信記憶階調制御部６との間で同期がとれれば良い。
したがって、同報通信は、１つのセグメント表示部１０中では、例えば走査部８のみで受信処理し、その結果のＨｓｙｎｃ，Ｖｓｙｎｃ．フレーム同期信号、表示許可信号などを走査部８から出力し、同一セグメント表示部１０中の複数の通信記憶階調制御部６のトリガ入力ポート１１に同時に入力することもできる。異なるセグメント表示部１０への同報通信のタイミングを一致させれば、複数セグメント表示部からなる全画面の表示画像を同期させることができる。In the above operation, the case where the broadcast communication signal via the serial communication path 9 is received and processed simultaneously by the scanning unit 8 and the plurality of communication storage gradation control units 6 has been described. However, the present invention is not limited to this. is not. Synchronization is performed between the scanning unit 8 in one segment display unit 10 and the plurality of communication storage tone control units 6, and the scanning unit 8 and other communication storage tone control units 6 in the other segment display unit 10. I can take it.
Therefore, in the single segment display unit 10, for example, the broadcast communication is received only by the scanning unit 8, and the resulting Hsync, Vsync. A frame synchronization signal, a display permission signal, and the like can be output from the scanning unit 8 and simultaneously input to the trigger input ports 11 of a plurality of communication storage gradation control units 6 in the same segment display unit 10. If the timings of broadcast communication to different segment display units 10 are matched, the display images of the full screen composed of the plurality of segment display units can be synchronized.
図４は複数のセグメント表示部１０（２次元配置例は図５に示す）に全画面のデータを分配する構成例を示す。
通信路（図示せず）を経由して、ないしは記録済みの可搬型メモリー素子（例えばＳＤメモリーカードやＵＳＢメモリなど）を利用して一連の全画面の画像を画像メモリー１３に蓄積する。なお、可搬型メモリ素子を用いる場合には、可搬型メモリ素子自身を画像メモリ１３としても利用することもできる。
表示開始司令入力（図示せず）と共に、分配方法指示部１４の指示に従い、シリアル通信路分配器１２により、同期信号発生部１５からの水平同期信号（Ｈｓｙｎｃ）、フィールド同期信号（Ｖｓｙｎｃ）、フレーム同期信号（ＦＲｓｙｎｃ）と同期を取りながら分配し、４個のシリアル通信路９−１〜９−４を経由して、同時に、４個のセグメント表示部１０−１〜１０−４に表示データと同報通信データを送信する。なお、異なるシリアル通信路９間の同報通信のタイミングを一致させることが、全画面の同期に必須となる。分配方法処理部は、図５に示す各セグメント表示部１０の２次元配置と、各セグメント表示部１０内のマトリクス表示部４中の光素子１の配置に従いシリアル通信路分配器１２に、表示信号の分配方法を指示するものである。各セグメント表示部１０の２次元配置と、各セグメント表示部１０内のマトリクス発光パネルブロック４中の光素子１の配置が固定的であれば、シリアル通信路分配器１２中に組み込むこともできる。FIG. 4 shows a configuration example in which data of the entire screen is distributed to a plurality of segment display units 10 (a two-dimensional arrangement example is shown in FIG. 5).
A series of full-screen images are stored in the image memory 13 via a communication path (not shown) or using a recorded portable memory device (for example, an SD memory card or a USB memory). When a portable memory element is used, the portable memory element itself can also be used as the image memory 13.
Along with a display start command input (not shown), in accordance with an instruction from the distribution method instruction unit 14, the serial communication path distributor 12 causes a horizontal synchronization signal (Hsync), a field synchronization signal (Vsync), and a frame from the synchronization signal generation unit 15. Distribution is performed while synchronizing with the synchronization signal (FRsync), and the display data is transferred to the four segment display units 10-1 to 10-4 via the four serial communication paths 9-1 to 9-4. Send broadcast data. Note that it is essential for the synchronization of all screens to match the broadcast communication timings between the different serial communication paths 9. The distribution method processing unit sends a display signal to the serial channel distributor 12 according to the two-dimensional arrangement of each segment display unit 10 shown in FIG. 5 and the arrangement of the optical elements 1 in the matrix display unit 4 in each segment display unit 10. The distribution method is instructed. If the two-dimensional arrangement of each segment display unit 10 and the arrangement of the optical elements 1 in the matrix light-emitting panel block 4 in each segment display unit 10 are fixed, they can be incorporated in the serial channel distributor 12.
また、発光素子の発光強度バラツキを補正する補正データを画像メモリー１３の一部に記憶させておき、各セグメント表示部１０中の各通信記憶階調制御部６に、表示を開始する前に送っておく。このようにして、各通信記憶階調制御部６にて、１フレーム分毎一括に、ないしはＰＷＭ実施開始前に各水平ライン毎に補正処理を行うことにより、発光素子１の発光強度バラツキのない表示が可能となる。
なお、可搬型メモリ素子を用いる場合において、前もって、他のパソコンに、画像データと補正データとを記憶し、当該パソコンにて上記の補正処理を施した後のデータを、当該可搬型メモリ素子に記憶させ、その後、上記画像メモリ１３として用いれば、本システム内においては、補正処理を行う必要がなくなり、各通信記憶階調制御部６の処理がシンプル化できる利点がある。Further, correction data for correcting the emission intensity variation of the light emitting elements is stored in a part of the image memory 13 and sent to each communication storage gradation control unit 6 in each segment display unit 10 before starting the display. Keep it. In this way, each communication storage gradation control unit 6 performs correction processing for each frame or for each horizontal line before the start of PWM execution, so that there is no variation in light emission intensity of the light emitting element 1. Display is possible.
In the case of using a portable memory element, the image data and the correction data are stored in advance in another personal computer, and the data after the above correction processing is performed in the personal computer is stored in the portable memory element. If it is stored and then used as the image memory 13, there is no need to perform correction processing in this system, and there is an advantage that the processing of each communication storage gradation control unit 6 can be simplified.
なお、シリアル通信路９に同報通信機能がない場合には、回路構成としては、若干複雑とはなるが同期信号発生部１５から水平同期信号、フィールド同期信号、フレーム同期信号を取り出し、シリアル通信路９とは別に同期信号ライン１１を設置して各セグメント表示部１０に入力し、セグメント表示部１０中の走査部８及び各通信記憶階調生業部６中のトリガ入力ポート６８に入力するよう構成すれば、上に述べたのと同等の効果が得られる。 If the serial communication path 9 does not have a broadcast communication function, the circuit configuration is slightly complicated, but a horizontal synchronization signal, a field synchronization signal, and a frame synchronization signal are extracted from the synchronization signal generator 15, and serial communication is performed. In addition to the path 9, a synchronization signal line 11 is installed and input to each segment display unit 10, and input to the scanning unit 8 in the segment display unit 10 and the trigger input port 68 in each communication storage gradation production unit 6. If configured, the same effect as described above can be obtained.
これまで、階調制御は、通常のパルス幅制御の場合について述べてきたが、これに限定されるものではない。例えばドライバー回路５の駆動電流を４段階（２ｂｉｔ）で制御し、駆動パルス幅（ＰＷＭ）による制御を６４段階（６ｂｉｔ）で制御し、併せて８ｂｉｔ相当の階調制御を行うことができる。ただし駆動電流と発光強度の関係が直線的でない場合には、制御が困難になる欠点がある。
また、例えば１２ｂｉｔ相当の高階調画像にガンマ補正を施して、８ｂｉｔに圧縮し、圧縮後の画像を、各シリアル通信路９を経由して、各セグメント表示部１０中の各通信記憶制御部６に送信し、その表示データにより、ないしはその表示データに逆ガンマ補正処理を施した後に、ＰＷＭ変調することにより、例えば、低輝度部分の画像の劣化を抑えることが可能となる。So far, the gradation control has been described for the case of normal pulse width control, but is not limited to this. For example, the drive current of the driver circuit 5 is controlled in 4 steps (2 bits), the control by the drive pulse width (PWM) is controlled in 64 steps (6 bits), and gradation control equivalent to 8 bits can be performed. However, when the relationship between the drive current and the light emission intensity is not linear, there is a drawback that the control becomes difficult.
Further, for example, gamma correction is performed on a high gradation image corresponding to 12 bits and compressed to 8 bits, and the compressed image is transmitted to each communication storage control unit 6 in each segment display unit 10 via each serial communication path 9. For example, it is possible to suppress deterioration of an image in a low-brightness part by performing PWM modulation after the display data or the display data is subjected to inverse gamma correction processing.
本発明（式２での条件）を５００×５００画素のフルカラー動画対応表示に適用した場合、１２５（＝５００／４）×６３（＝５００／８）＝７８７５個のセグメント表示部１０に分割し、かつ同数のシリアル通信路９が必要となるが、シリアル通信路に必要となる通信速度は５ｋＢ／秒より低い低速通信路で対応できるため、前に述べたように、小型で低価格のマイコンを流用できる利点がある。この場合には、図４で示したシリアル通信路分配器部分１２を多段構成として、例えば１６分割の分配器を３段、ピラミット状に多段構成すれば、途中段での必要通信速度は上昇するが、セグメント表示部１０に入力する通信路９の通信速度は低速でよく、かつ配線長も大幅に短縮される。 When the present invention (conditions in Expression 2) is applied to a display corresponding to a full color moving image of 500 × 500 pixels, it is divided into 125 (= 500/4) × 63 (= 500/8) = 7875 segment display units 10. In addition, the same number of serial communication paths 9 are required, but the communication speed required for the serial communication path can be handled by a low-speed communication path lower than 5 kB / sec. There is an advantage that can be diverted. In this case, if the serial communication path distributor portion 12 shown in FIG. 4 is configured in a multistage configuration, for example, a 16-divided distributor is configured in a multistage configuration with three stages and pyramids, the required communication speed in the middle stage increases. However, the communication speed of the communication path 9 input to the segment display unit 10 may be low, and the wiring length is greatly reduced.
使用するマイコンの性能が上がり、通信速度の上限が上がれば、分割数も減る。また、１５０×１５０画素程度以下の、小型から中型のＬＥＤ表示器として、機種毎の専用ＩＣを開発すことなく、市販の小型マイコン中のソフトウエアの変更で対応できる事を活かして、少量多品種の用途には、特に適した表システムを提供できる利点がある。 If the performance of the microcomputer used increases and the upper limit of the communication speed increases, the number of divisions also decreases. In addition, as a small to medium-sized LED display of about 150 x 150 pixels or less, it is possible to deal with small quantities by taking advantage of the fact that it can be handled by changing software in a commercially available small microcomputer without developing a dedicated IC for each model. Variety applications have the advantage of providing a particularly suitable table system.
表示画像にちらつきが問題となる場合には、１フレームを複数（２〜８）フィールドで構成し、水平同期信号の周期をその分短く（１／２〜１／８）し、同一フレーム中は、各セグメント表示部１０の各通信記憶諧調制御部６において、同一の表示内容を、各フィールドで繰り返し表示するようにすればよい。したがって、この場合においても、次のフレームの表示内容を、前のフレームの表示をしている間に送ればよいので、同報通信回数の増加分を除けば、必要となる通信速度は増加しない。 When flickering is a problem in the display image, one frame is composed of a plurality of (2 to 8) fields, and the horizontal synchronizing signal cycle is shortened (1/2 to 1/8) accordingly. In each communication memory gradation control unit 6 of each segment display unit 10, the same display content may be repeatedly displayed in each field. Therefore, even in this case, the display content of the next frame may be sent while the previous frame is displayed. Therefore, the necessary communication speed does not increase except for the increase in the number of broadcast communications. .
これまでは、フレーム周波数が３０ＨＺの動画表示を行う場合について述べてきたが、何等これにこれに限定されない。フレーム周波数を低くすれば、ゆっくりと流れる虹色（レインボー）表示などのスローモーション表示にも、シリアル通信路９の通信量を低く抑えて対応できる。１フレーム相当の表示画像情報を各セグメント表示部１０に送信後、フレーム同期信号を最初の１回のみ送信すれば、静止画表示となる。動画表示モードでも、スローモーション表示や静止画表示は可能であるが、表示モードの変更を可能にすることにより、シリアル通信路を経由した不要な情報の送信を削減できる利点がある。
なお、画像メモリ１３中の表示画像情報中に、一連の表示情報毎に、フレーム周波数選択コードをつけ、そのコード情報により同期信号発生部１５からの同期信号のタイミングを自動的に変更するようにすれば、動画、スローモーション、静止画の切替も容易にできる。また、フレーム周波数選択コードを各通信記憶諧調制御部６に前もって送信しておき、各通信記憶諧調制御部６においてフレーム周波数選択の処理をすることもできる。Up to now, the case of displaying a moving image with a frame frequency of 30 Hz has been described, but the present invention is not limited to this. If the frame frequency is lowered, it is possible to cope with slow motion displays such as a rainbow (rainbow) display that flows slowly while keeping the communication amount of the serial communication path 9 low. After transmitting display image information corresponding to one frame to each segment display unit 10, if a frame synchronization signal is transmitted only once for the first time, still image display is performed. Even in the moving image display mode, slow motion display and still image display are possible. However, by changing the display mode, there is an advantage that transmission of unnecessary information via the serial communication path can be reduced.
In addition, a frame frequency selection code is attached to each display information in the display image information in the image memory 13, and the timing of the synchronization signal from the synchronization signal generator 15 is automatically changed by the code information. This makes it easy to switch between video, slow motion, and still images. It is also possible to transmit a frame frequency selection code to each communication storage gradation control unit 6 in advance, and to perform frame frequency selection processing in each communication storage gradation control unit 6.
本発明は、図５に例示するように、全表示画面を複数のセグメント表示部１０に分割して表示するが、セグメント表示部１０中の駆動回路部分であるマトリクス発光パネルブロック駆動回路部分を大幅にコンパクトにできる。このため、各マトリクス発光パネルブロック４の裏側でかつ、各マトリクス発光パネルブロック４の２次元寸法内に、各マトリクス発光パネルブロック駆動回路部分を収納できるようになる。
したがって各マトリクス発光パネルブロック４間にスペースをとる必要がなくなるため、複数個のマトリクス発光パネルブロック４を使用しても、例えば、１画素の寸法が数ｍｍ−１０ｍｍ程度の狭い画素ピッチの表示においても、連続した表示が可能になる利点がある。As illustrated in FIG. 5, the present invention divides and displays the entire display screen into a plurality of segment display units 10, but greatly increases the matrix light emitting panel block drive circuit portion that is the drive circuit portion in the segment display unit 10. Can be made compact. For this reason, each matrix light emission panel block drive circuit part can be accommodated on the back side of each matrix light emission panel block 4 and within the two-dimensional dimensions of each matrix light emission panel block 4.
Accordingly, since it is not necessary to make a space between the matrix light-emitting panel blocks 4, even when a plurality of matrix light-emitting panel blocks 4 are used, for example, in the display of a narrow pixel pitch in which the size of one pixel is about several mm-10 mm. However, there is an advantage that continuous display is possible.
以上のように、本発明に係る情報表示システムを用いて、色々なアプリケーションに柔軟に対応できる。例えば、衣服／帽子／靴や体の一部に装着したり、ヘッドマウントディスプレイとして、また乗り物につけて、場所を取らずかつアピール性の高い中小型表示器として、これまでにない用途にも活用できる。
また、セグメント表示部を、積み木式に任意の形に組み合わせることにより、ニーズに合わせた形状への対応が可能となる。As described above, the information display system according to the present invention can be used flexibly for various applications. For example, it can be worn on clothes / hats / shoes and parts of the body, used as a head-mounted display, or attached to a vehicle as a small and medium-sized display that does not take up space and has high appeal. it can.
In addition, the segment display unit can be combined with any shape in the form of building blocks, so that it is possible to cope with the shape according to the needs.
１・・・発光素子。２・・・第２の線群。３・・・第１の線群。４・・・マトリクス発光パネルブロック。５・・・ドライバー回路。６・・・通信記憶階調制御部。７・・・Ｘライン駆動回路。８・・・走査部。９・・・シリアル通信路。１０・・・セグメント表示部。１１・・・同期信号ライン。１２・・・シリアル通信路分配器。１３・・・画像メモリ。１４・・・分配方法指示部。１５・・・同期信号発生部。1 ... Light emitting element. 2 ... 2nd line group. 3 ... 1st line group. 4 ... Matrix light-emitting panel block. 5 ... Driver circuit. 6: Communication storage gradation control unit. 7: X-line drive circuit. 8: Scanning unit. 9: Serial communication path. 10: Segment display section. 11: Sync signal line. 12: Serial channel distributor. 13: Image memory. 14: Distribution method instruction section. 15: Synchronous signal generator.
Claims (5)
各マトリクス発光パネルブロック駆動装置中に複数の該通信記憶階調制御部を有し、該複数の該通信記憶階調制御部に共通のシリアル通信路が接続され、次のタイミング以降ないしは次のフレーム以降に各画素で表示すべきデータを、該シリアル通信路を経由して対応するマトリクス発光パネルブロック駆動装置中の対応する通信記憶階調制御部で受信し、該通信記憶階調制御部中の記憶部に記憶し、その後該シリアル通信路を経由して該マトリクス発光パネルブロック駆動装置中の走査部ないしは複数の該通信記憶階調制御部で受信した共通の同期情報により、次に表示すべき内容に表示内容を同時に変更する処理を行う部分を該通信記憶階調制御部が有することを特徴とする、小型マトリクス発光パネルブロックの駆動装置A plurality of pixels each having two or more light emitting elements having different emission colors are two-dimensionally arranged, and each pixel is connected to two sets of line groups each formed of substantially parallel lines in each line group. Using the matrix light emitting panel block, the first line group in each matrix light emitting panel block is sequentially selected by the scanning unit, and the second line group in each matrix light emitting panel block is selected in the first line group. A plurality of drive units for driving the light emitting elements by changing at least the light emission time rate of each light emitting element in the pixel connected to the connected line are connected, and a serial communication port is provided for each driving unit or each of the plurality of driving units. And a communication storage gradation control section having a storage section for storing information and a gradation control section for performing gradation control are connected to each other in each matrix light emitting panel block driving device via a serial communication path. The communication storage floor Receiving display data in the control unit, changes the display content of each pixel in a color display system comprising a plurality of blocks,
Each matrix light-emitting panel block driving device has a plurality of communication storage gradation control units, and a common serial communication path is connected to the plurality of communication storage gradation control units, and after the next timing or the next frame Thereafter, data to be displayed in each pixel is received by the corresponding communication storage gradation control unit in the corresponding matrix light emitting panel block driving device via the serial communication path, and the communication storage gradation control unit The data should be stored in the storage unit and then displayed by the common synchronization information received by the scanning unit or the plurality of communication storage gradation control units in the matrix light emitting panel block driving device via the serial communication path. A drive device for a small matrix light-emitting panel block, characterized in that the communication storage gradation control unit has a part for performing processing for simultaneously changing display contents to contents
各マトリクス発光パネルブロック駆動装置中に複数の該通信記憶階調制御部を有し、該複数の該通信記憶階調制御部に共通のシリアル通信路が接続され、次のタイミング以降ないしは次のフレーム以降に各画素で表示すべきデータを、該シリアル通信路を経由して対応するマトリクス発光パネルブロック駆動装置中の対応する通信記憶階調制御部で受信し、該通信記憶階調制御部中の記憶部に記憶し、その後同期信号ラインを経由して該マトリクス発光パネルブロック駆動装置中の走査部ないしは複数の該通信記憶階調制御部で受信した同時トリガ信号により、次に表示すべき内容に表示内容を同時に変更する処理を行う部分を該通信記憶階調制御部が有することを特徴とする、小型マトリクス発光パネルブロックの駆動装置。A plurality of pixels each having two or more light emitting elements having different emission colors are two-dimensionally arranged, and each pixel is connected to two sets of line groups each formed of substantially parallel lines in each line group. Using the matrix light emitting panel block, the first line group in each matrix light emitting panel block is sequentially selected by the scanning unit, and the second line group in each matrix light emitting panel block is selected in the first line group. A plurality of drive units for driving the light emitting elements by changing at least the light emission time rate of each light emitting element in the pixel connected to the connected line are connected, and a serial communication port is provided for each driving unit or each of the plurality of driving units. And a communication storage gradation control section having a storage section for storing information and a gradation control section for performing gradation control are connected to each other in each matrix light emitting panel block driving device via a serial communication path. The communication storage floor Receiving display data in the control unit, changes the display content of each pixel in a color display system comprising a plurality of blocks,
Each matrix light-emitting panel block driving device has a plurality of communication storage gradation control units, and a common serial communication path is connected to the plurality of communication storage gradation control units, and after the next timing or the next frame Thereafter, data to be displayed in each pixel is received by the corresponding communication storage gradation control unit in the corresponding matrix light emitting panel block driving device via the serial communication path, and the communication storage gradation control unit The contents to be displayed next are stored by the simultaneous trigger signal received by the scanning unit or the plurality of communication storage gradation control units in the matrix light emitting panel block driving device via the synchronization signal line. A drive device for a small-sized matrix light-emitting panel block, wherein the communication storage gradation control unit has a portion for performing processing for simultaneously changing display contents.
現在各マトリクス発光パネルブロックで現状のタイミングないしは現状のフレームの画像情報の表示処理を行うのと並行して、次のタイミング同期信号以降ないしは次のフレーム同期信号以降に各マトリクス発光パネルブロック中の各画素で表示すべき画像情報を各シリアル通信路に接続された対応する各通信記憶階調制御部で受信処理後に一時記憶するステップと、を有することを特徴とする、小型マトリクス発光パネルブロックの駆動方法Distributing the image information obtained by dividing the entire image information according to the arrangement position information of the plurality of matrix light-emitting panel blocks and the entire synchronization information in parallel and in synchronization with the plurality of serial communication paths; Are received and processed by a plurality of corresponding communication storage gradation control units in each matrix light emitting panel block drive circuit, and then temporarily stored, and synchronization information of each serial communication path is stored in each matrix. Temporary storage in each communication storage gradation control unit by the step of receiving processing by at least one of the scanning unit or the plurality of communication storage gradation control units in the light emitting panel block driving circuit and the synchronization signal in the received synchronization information A step of performing gradation control based on part or all of the image information, and a step of performing constant current driving for a predetermined period of time based on the output. And the horizontal synchronization signal in the received synchronization signal, the entire image information temporarily stored in each communication storage gradation control unit or the image information on the light emitting element connected to the next scanning line, A step of performing gradation control,
In parallel with the current timing or current frame image information display processing in each matrix light emitting panel block, each matrix light emitting panel block after the next timing synchronization signal or after the next frame synchronization signal. A step of temporarily storing the image information to be displayed by the pixels after the reception processing in each corresponding communication storage gradation control unit connected to each serial communication path, and driving the small matrix light-emitting panel block Method
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009104518A JP2010243990A (en) | 2009-04-02 | 2009-04-02 | Method and device for driving compact matrix light-emitting panel block |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009104518A JP2010243990A (en) | 2009-04-02 | 2009-04-02 | Method and device for driving compact matrix light-emitting panel block |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010243990A true JP2010243990A (en) | 2010-10-28 |
Family
ID=43097038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009104518A Pending JP2010243990A (en) | 2009-04-02 | 2009-04-02 | Method and device for driving compact matrix light-emitting panel block |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010243990A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108109577A (en) * | 2016-12-06 | 2018-06-01 | 广州硅芯电子科技有限公司 | LED information display system and the method for operating LED information display system |
| US11003390B2 (en) | 2018-12-20 | 2021-05-11 | Silicon Motion, Inc. | Data storage device with a lighting module and control method for the lighting module |
| WO2022219876A1 (en) * | 2021-04-14 | 2022-10-20 | 株式会社日立製作所 | Display device, display system, and display method |
-
2009
- 2009-04-02 JP JP2009104518A patent/JP2010243990A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108109577A (en) * | 2016-12-06 | 2018-06-01 | 广州硅芯电子科技有限公司 | LED information display system and the method for operating LED information display system |
| CN108109577B (en) * | 2016-12-06 | 2023-05-23 | 广州硅芯电子科技有限公司 | LED system and method for operating an LED system |
| US11003390B2 (en) | 2018-12-20 | 2021-05-11 | Silicon Motion, Inc. | Data storage device with a lighting module and control method for the lighting module |
| WO2022219876A1 (en) * | 2021-04-14 | 2022-10-20 | 株式会社日立製作所 | Display device, display system, and display method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5704119B2 (en) | Light emitting device, communication method, display unit | |
| CN101472369B (en) | Light emission control system and image display system | |
| TWI595470B (en) | Display device and method of arranging image data thereof | |
| TWI441145B (en) | Backlight driver and liquid crystal display including the same | |
| KR20020059598A (en) | Display and display drive circuit or display drive method | |
| US10762827B2 (en) | Signal supply circuit and display device | |
| JP2000214827A (en) | Color liquid crystal display device in field sequential drive system | |
| JP2002311881A (en) | Picture display device | |
| CN115968492A (en) | Display driving circuit and method, LED display panel and display device | |
| JP2007279718A (en) | Display device and driving method therefor | |
| JP2010243990A (en) | Method and device for driving compact matrix light-emitting panel block | |
| JP4755799B2 (en) | Continuous LED display system | |
| WO2021080395A1 (en) | Electronic display board for controlling 4 way dual scanning in which gray scale pixel (gsp) is applied to dynamic image correction technology (dict) | |
| JP2003195829A (en) | Liquid crystal display device | |
| KR101595444B1 (en) | Driving apparatus for liquid crystal display device and method for driving the same | |
| US10152909B2 (en) | Display apparatus | |
| US20090262055A1 (en) | Method and System for Grayscale Resolution Enhancement in Video Systems | |
| JPH0990905A (en) | Display method for led display | |
| JP2004117441A (en) | Device and method for displaying video | |
| JP4396086B2 (en) | Image display device control circuit and control method | |
| JP2003345309A (en) | Led driving system and its control method | |
| US11594188B1 (en) | Data driver and a display device including the same | |
| KR100318277B1 (en) | Apparatus For Controlling Color Level of Image Display System with Light Emitting Diode Array and method for controlling the same | |
| JP4837923B2 (en) | LED display system | |
| JP3358600B2 (en) | Image display device with image data correction function |