WO2004082141A1 - Générateur d'horloge - Google Patents
Générateur d'horloge Download PDFInfo
- Publication number
- WO2004082141A1 WO2004082141A1 PCT/CH2004/000121 CH2004000121W WO2004082141A1 WO 2004082141 A1 WO2004082141 A1 WO 2004082141A1 CH 2004000121 W CH2004000121 W CH 2004000121W WO 2004082141 A1 WO2004082141 A1 WO 2004082141A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- inverters
- inverter
- output
- clock generator
- supply
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
- H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L5/00—Automatic control of voltage, current, or power
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00019—Variable delay
- H03K2005/00026—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
- H03K2005/00032—Dc control of switching transistors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Electric Clocks (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Ce générateur d'horloge comprend un oscillateur (2) pour engendrer un signal pilote alternatif (in_ana) et un circuit formateur d'impulsions qui est destiné à transformer le signal pilote de l'oscillateur (2) en un signal d'horloge impulsionnel (out_2r2) ayant un facteur d'utilisation d'au moins approximativement 50%. Selon l'invention, il est prévu une suite d'au moins deux inverseurs (i2, i3), l'entrée du premier inverseur étant commandée par le signal pilote alternatif (in_ana) et la sortie du deuxième inverseur (i3) fournissant le signal d'horloge (out_r2r). Des moyens d'alimentation (6 à 8, G, M) fournissent aux inverseurs (i2, i3) une tension d'alimentation régulée (V_reg) en fonction des signaux apparaissant aux sorties (4, 5) des inverseurs (i2, i3).
Description
Générateur d'horloge
La présente invention est relative à un générateur d'horloge à très faible consommation délivrant, à partir d'un signal analogique fourni par un oscillateur à quartz, un signal impulsionnel à excursion maximale et dont le facteur d'utilisation est fixé aussi près que possible de 50%.
Dans certaines applications horlogères et dans le cas d'appareils électroniques dont le fonctionnement n'est pas permanent, mais doit être réveillé de temps en temps en fonction de l'heure courante, il est souhaitable de disposer d'une référence temporelle dont la consommation en énergie soit aussi faible que possible. Ceci est particulièrement le cas pour des appareils portables alimentés par une source d'énergie autonome telle qu'une pile.
Dans les références temporelles classiques, on dispose rarement à la sortie de la base de temps d'un signal ayant un facteur d'utilisation (ou "duty cycle") correspondant à la symétrie exacte du signal impulsionnel (duty cycle de 50%) et dont l'excursion de tension s'étend d'un potentiel à l'autre des lignes d'alimentation du circuit (on parle alors d'excursion "rail to rail"). Il est alors nécessaire de monter un diviseur par deux à la suite de la base de temps afin d'ajuster précisément le facteur d'utilisation du signal impulsionnel.
Dans des applications dédiées plus spécifiquement à la communication radio et présentant la fonction de veille évoquée ci-dessus, on utilise classiquement deux références temporelles, à savoir une référence à faible énergie basée le plus souvent sur un résonateur à quartz de type horloger à 32 kHz pour assurer une synchronisation sur l'heure courante et une autre référence temporelle très précise dont la base de temps produit, au prix d'une consommation plus importante, une fréquence élevée, supérieure à 10 MHz par exemple pour l'établissement d'un canal de communication à bande étroite permettant d'échanger de l'information avec un ou plusieurs autres appareillages équipés du matériel d'émission/réception compatible. Un tel agencement à deux références temporelles conduit à une complexité plus importante (gestion du démarrage de l'oscillateur à haute fréquence) et nécessite l'utilisation de deux résonateurs à quartz encombrants.
L'invention a pour but de fournir un générateur d'horloge alliant une faible consommation à un encombrement et une complexité réduits, tout en permettant
d'assurer une bonne symétrie du signal impulsionnel avec une excursion importante de celui-ci.
L'invention a donc pour objet un générateur d'horloge comprenant un oscillateur pour engendrer un signal pilote alternatif et un circuit formateur d'impulsions qui est destiné à transformer le signal pilote dudit oscillateur en un signal d'horloge impulsionnel ayant un facteur d'utilisation d'approximativement 50%, caractérisé en ce qu'il comprend: une suite d'au moins un premier et un deuxième inverseurs, l'entrée du premier inverseur étant commandé par ledit signal pilote alternatif et la sortie du deuxième inverseur fournissant ledit signal d'horloge, et des moyens d'alimentation pour fournir auxdits inverseurs une tension d'alimentation régulée en fonction des signaux apparaissant aux sorties desdits inverseurs.
Grâce à ces caractéristiques, le signal d'horloge obtenu présente un facteur d'utilisation très proche de 50% avec une excursion des impulsions allant d'un rail d'alimentation à l'autre, et ce moyennant un circuit simple présentant une consommation très réduite.
Suivant d'autres caractéristiques avantageuses de l'invention, lesdits moyens d'alimentation comprennent une boucle de réglage à contre- réaction négative connectée entre les sorties desdits inverseurs et une ligne d'alimentation de ceux-ci sur laquelle est établie ladite tension d'alimentation régulée; ladite boucle de contre-réaction négative comprend un transistor de régulation dont le trajet source-drain est relié à ladite ligne d'alimentation et dont la grille est attaquée par un amplificateur différentiel des signaux de sortie desdits inverseurs; ledit amplificateur différentiel comprend: une paire différentielle de transistors d'entrée attaqués respectivement par les signaux de sortie desdits inverseurs;
- un premier miroir de courant pour polariser lesdits transistors d'entrée, - un second miroir de courant de sortie connecté à la grille dudit transistor de régulation et connecté en série avec ledit premier miroir de courant,
- un premier desdits transistors d'entrée étant inséré entre des premières branches desdits miroirs de courant en ayant sa grille connectée à la sortie de l'un desdits inverseurs, le second desdits transistors d'entrée étant relié
entre la sortie de l'autre desdits inverseurs et un rail porté à la tension d'alimentation du générateur, et
- le rapport de transformation dudit premier miroir de courant étant de 1 :2 vers la branche dépourvue dudit transistor d'entrée correspondant; il est prévu un troisième inverseur, connecté entre la sortie dudit oscillateur et ledit premier inverseur, ledit troisième inverseur étant également alimenté par lesdits moyens d'alimentation; il est prévu une source de courant destinée à fournir un courant de démarrage à l'un desdits transistors d'entrée de sorte qu'à la mise sous tension dudit générateur, ladite tension régulée présente une valeur non nulle.
D'autres caractéristiques et avantages de la présente invention apparaîtront au cours de la description qui va suivre, donnée uniquement à titre d'exemple et faite en se référant aux dessins annexés sur lesquels: la figure 1 est un schéma fonctionnel du générateur d'horloge suivant l'invention; et la figure 2 est un schéma détaillé de ce générateur d'horloge. L'exemple de réalisation selon l'invention représenté fonctionnellement sur la figure 1 comprend une suite de trois inverseurs il , i2 et i3 connectés en cascade. L'entrée 1 de l'inverseur il est reliée à un oscillateur à quartz 2 fournissant un signal pilote alternatif in_ana ayant la fréquence du signal d'horloge que l'on souhaite obtenir à la sortie 3 du générateur (signal out_r2r). Pour fixer les idées, la fréquence de l'oscillateur 2 peut être de l'ordre de 10 MHz.
Le nœud 4 situé entre les inverseurs i2 et i3 est connecté à l'entrée inverseuse d'un amplificateur différentiel G et le nœud 5 entre la sortie de l'inverseur i3 et la sortie du générateur est connecté à l'entrée non inverseuse de cet amplificateur différentiel G. La sortie de ce dernier est reliée à la grille d'un transistor M de régulation de type p et à une capacité C1 connectée à un rail d'alimentation 6 auquel est appliquée une tension d'alimentation VDD.
Le trajet drain-source du transistor M est relié entre ce rail d'alimentation 6 et une ligne d'alimentation régulée 7 qui dessert les trois inverseurs il , i2 et i3, l'alimentation de ces derniers étant en outre assurée par un rail d'alimentation 8 auquel est appliquée une tension d'alimentation VSs qui peut être la masse. La ligne d'alimentation régulée 7 est connectée en outre à une capacité C2 reliée par ailleurs à cette masse.
Le signal pilote alternatif in_ana fourni par l'oscillateur à quartz 2, ou en alternative par tout autre oscillateur connu en soi, est amplifié par les inverseurs il , i2 et i3, jusqu'à un niveau tel que l'excursion de la tension s'étende entre le potentiel du rail d'alimentation 6 et le potentiel de la masse (appelé ci-après excursion "rail à rail"). Le facteur d'utilisation du signal obtenu out_r2r est d'approximativement 50%. Ce résultat est obtenu grâce au fait que le transistor M et l'amplificateur différentiel G forment une boucle de réglage assurant une contre-réaction négative sur les sorties des inverseurs i2 et i3 en réglant ainsi la tension V_reg présente sur la ligne d'alimentation régulée 7. Cette tension d'alimentation est réglée de telle façon que les tensions moyennées aux sorties 4 et 5 des inverseurs i2 et i3 soient au moins très proches de l'égalité. Plus précisément, la boucle de contre-réaction formée par l'amplificateur G et le transistor M, dont la bande passante est très faible par rapport à la fréquence du signal pilote, force la tension régulée V_reg à converger vers le seuil de basculement des trois inverseurs il , i2 et i3. Selon une variante de l'invention, il est possible de se dispenser de l'inverseur il , seuls les inverseurs i2 et i3 étant indispensables.
La figure 2 montre un schéma détaillé d'un mode de réalisation préféré de l'invention.
Chacun des inverseurs il , i2 et i3 est formé par un transistor Ma de type n dont le trajet source-drain est connecté en série avec celui d'un transistor Mb de type p, le tout étant connecté entre la ligne d'alimentation régulée 7 et la masse 8. L'entrée de chaque inverseur est formée par les grilles de ces transistors Ma et Mb et la sortie est prélevée sur le nœud commun entre leurs trajets source-drain. L'amplificateur G comprend un premier miroir de courant formé par des transistors M1 et M2 de type n. Deux transistors M3 et M4, également de type n, constituent une paire différentielle de transistors d'entrée dont les grilles sont respectivement reliées aux nœuds 4 et 5 formant les sorties des inverseurs i2 et i3. Un second miroir de courant est formé de transistors M5 et M6 de type p. Leur trajet source-drain est relié respectivement en série avec celui des transistors M1 et M2 entre le rail d'alimentation 6 et la masse. Par ailleurs, le trajet source-drain du transistor M3 est connecté dans la branche de ces miroirs de courant comprenant les transistors M2 et M6 Cette branche est également connectée entre le rail d'alimentation 6 et la masse 8, tandis que le trajet source-drain du transistor M4 est directement relié entre le rail d'alimentation 6 et le nœud situé entre les transistors M2 et M3. Le fonctionnement est le suivant.
L'amplificateur différentiel G est polarisé de façon adaptative par le miroir de courant formé par les transistors M, M5 et M6. Une fraction du courant consommée par la charge de l'amplificateur (c'est à dire la charge imposée sur la ligne d'alimentation 7 des inverseurs il , i2 et i3 sur le transistors M) polarise ainsi l'amplificateur. Le courant circulant dans le transistor M5, identique à celui parcourant le transistor M6 est doublé par le miroir de courant formé des transistors M1 et M2. Le transistor M2 polarise la paire différentielle de transistors d'entrée M3 et M4.
La contre-réaction positive sur cette polarisation augmente ou réduit le courant circulant dans le transistor M2, et par conséquent dans le transistor M, jusqu'à ce que le même courant circule dans les transistors M3 et M4. Ce régime de fonctionnement est obtenu à la condition que les transistors M1 et M2 forment un miroir de courant de rapport 1 :2 faisant en sorte que les tensions moyennes aux entrées 4 et 5 deviennent égales, c'est à dire que le facteur d'utilisation du signal de sortie out_r2r devienne égal à 50% ou du moins aussi proche que possible de ce pourcentage. La capacité C2 lisse les pics de courant pouvant éventuellement se présenter sur la ligne d'alimentation régulée 7.
Pour le démarrage du montage lors de la mise sous tension, il est prévu une source de courant 9 fournissant un courant Is qui est alors injecté dans la grille du transistor M3 afin d'éviter que le circuit ne se polarise sur un point de fonctionnement stable avec la tension V_reg = 0V. Cette source de courant 9 est automatiquement débranchée du circuit dès qu'une logique appropriée (non représentée) constate que la tension V_reg devient différente de 0 V.
Le circuit selon l'invention fournit une boucle de contre-réaction négative dont la bande passante est nettement inférieure à la fréquence du signal pilote alternatif que les inverseurs M , i2 et i3 sont chargés d'amplifier. Cette boucle de contre- réaction force la tension régulée V_reg à converger vers le seuil de basculement des trois inverseurs indépendamment des différents offsets des tensions de seuil des transistors. Dès lors, la tension alternative sur l'entrée 1 peut être faible, tout en provoquant la production par la suite d'inverseurs d'une tension "rail-to-rail" impulsionnelle dont le facteur d'utilisation est de 50% lorsque la boucle de régulation trouve son point de fonctionnement stable.
La sortie out_r2r ainsi obtenue peut donc être utilisée directement comme signal d'horloge symétrique, sans que l'on ait besoin d'un diviseur par deux qui serait chargé d'assurer la symétrie du signal de sortie d'un générateur d'horloge classique.
Un autre avantage de l'invention est la très faible consommation que l'on peut assurer par un dimensionnement minimal des transistors Ma et Mb des inverseurs il , i2 et i3 et des transistors M1 et M2. Par ailleurs, comme les transistors M1 et M2 agissent comme interrupteurs, un offset de leur tension de seuil (valeur inversement proportionnelle à la racine carrée de la surface occupée par le transistor) n'a aucune conséquence sur la symétrie du signal de sortie out_r2r. Les offsets des transistors formant les inverseurs, même s'ils sont élevés, sont compensés par la contre- réaction négative de la boucle de réglage.
La consommation du circuit est d'une part dynamique (la commutation des trois inverseurs) et d'autre part statique dépendant de la composante de tension continue du signal d'entrée in_ana et de l'amplitude de sa composante alternative. Plus précisément, plus cette amplitude est élevée, plus la part statique de la consommation du premier inverseur il est réduite.
Dans un exemple concret de réalisation en technologique CMOS à 0,18μm, la consommation dynamique, à une fréquence du signal de sortie out_r2r de 12,8 Mhz, est d'environ 40 nA, tandis que la consommation statique est inférieure à 100 nA.
La faible consommation du circuit selon l'invention peut être importante notamment dans des applications dans lesquelles une fonction doit être exécutée seulement pendant des périodes d'utilisation espacées dans le temps et préfixées, en dehors desquelles l'appareil correspondant est en veille. Dans ces conditions, cet appareil doit disposer d'une base de temps permanente pour assurer le réveil. Cette base de temps peut être constituée par le circuit de l'invention dont le signal de sortie peut facilement être divisé par une chaîne de division classique permettant d'obtenir l'horloge en temps réel. Cependant, le circuit de l'invention peut alors également être utilisé en dehors des périodes de veille pour produire une référence de fréquence stable avec un facteur d'utilisation précis, par exemple pour cadencer à la fréquence du quartz de l'oscillateur 2, un microprocesseur ou pour établir un canal de communication radio.
On notera également que le générateur d'horloge de l'invention dispose d'une bonne rejection des variations de la tension d'alimentation appliquée entre le rail 6 et la masse 8, ce qui peut avoir son importance surtout si un appareillage comprenant le générateur est alimenté par une source d'énergie autonome telle qu'une pile.
Claims
1. Générateur d'horloge comprenant un oscillateur (2) pour engendrer un signal pilote alternatif (in_ana) et un circuit formateur d'impulsions qui est destiné à transformer le signal pilote dudit oscillateur (2) en un signal d'horloge impulsionnel (out_2r2) ayant un facteur d'utilisation d'approximativement 50%, caractérisé en ce qu'il comprend: une suite d'au moins un premier (i2) et un deuxième (i3) inverseurs, l'entrée du premier inverseur étant commandé par ledit signal pilote alternatif (in_ana) et la sortie du deuxième inverseur (i3) fournissant ledit signal d'horloge (out_r2r), et des moyens d'alimentation (6 à 8, G, M) pour fournir auxdits inverseurs (i2, i3) une tension d'alimentation régulée (V_reg) en fonction des signaux apparaissant aux sorties (4, 5) desdits inverseurs (i2, i3).
2. Générateur d'horloge selon la revendication 1 , caractérisé en ce que lesdits moyens d'alimentation comprennent une boucle de réglage à contre-réaction négative (G, M) connectée entre les sorties (A, 5) desdits inverseurs (i2, i3) et une ligne d'alimentation (7) de ceux-ci sur laquelle est établie ladite tension d'alimentation régulée (V_reg).
3. Générateur d'horloge selon la revendication 2, caractérisé en ce que ladite boucle de contre-réaction négative comprend un transistor de régulation (M) dont le trajet source-drain est relié à ladite ligne d'alimentation (7) et dont la grille est attaquée par un amplificateur différentiel (G) des signaux de sortie desdits inverseurs (i2, i3).
4. Générateur d'horloge selon la revendication 3, caractérisé en ce que ledit amplificateur différentiel (G) comprend:
- une paire différentielle de transistors d'entrée (M3, M4) attaqués respectivement par les signaux de sortie desdits inverseurs (i2, i3);
- un premier miroir de courant (M1 , M2) pour polariser lesdits transistors d'entrée (M3, M4), - un second miroir de courant de sortie (M5, M6) connecté à la grille dudit transistor de régulation (M) et connecté en série avec ledit premier miroir de courant (M1 , M2),
- en ce que
- un premier desdits transistors d'entrée (M3) est inséré entre des premières branches (M2, M6) desdits miroirs de courant en ayant sa grille connectée à la sortie (4) de l'un (i2) desdits inverseurs, le second desdits transistors d'entrée (M4) étant relié entre la sortie (5) de l'autre desdits inverseurs (i3) et un rail (6) porté à la tension d'alimentation (VDD) du générateur, - et en ce que - le rapport de transformation dudit premier miroir de courant (M1 , M2) est de 1 :2 vers sa branche (M1 , M5) dépourvue dudit transistor d'entrée correspondant.
5. Générateur d'horloge selon l'une quelconque des revendications 1 à 4, caractérisé en ce qu'il est prévu un troisième inverseur (il), connecté entre la sortie (1) dudit oscillateur (2) et ledit premier inverseur (i2), ledit troisième inverseur (il) étant également alimenté par lesdits moyens d'alimentation (6à8, G, M).
6. Générateur d'horloge selon l'une quelconque des revendications 4 et 5, caractérisé en ce qu'il est prévu une source de courant (9) destinée à fournir un courant de démarrage à l'un desdits transistors d'entrée (M3) de sorte qu'à la mise sous tension dudit générateur, ladite tension régulée (V_reg) présente une valeur non nulle.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/548,806 US7339854B2 (en) | 2003-03-13 | 2004-03-03 | Clock generator |
| EP04716530A EP1606877A1 (fr) | 2003-03-13 | 2004-03-03 | Générateur d'horloge |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR03/03111 | 2003-03-13 | ||
| FR0303111A FR2852465B1 (fr) | 2003-03-13 | 2003-03-13 | Generateur d'horloge |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2004082141A1 true WO2004082141A1 (fr) | 2004-09-23 |
Family
ID=32893273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/CH2004/000121 WO2004082141A1 (fr) | 2003-03-13 | 2004-03-03 | Générateur d'horloge |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7339854B2 (fr) |
| EP (1) | EP1606877A1 (fr) |
| FR (1) | FR2852465B1 (fr) |
| WO (1) | WO2004082141A1 (fr) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2416968A (en) * | 2004-07-30 | 2006-02-08 | Hewlett Packard Development Co | Clock circuit for RFID tag which forces a change in oscillator state in response to transition in received signal to achieve immediate synchronisation |
| CN115225065A (zh) * | 2022-08-31 | 2022-10-21 | 上海韬润半导体有限公司 | 时钟调整电路 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3816973A1 (de) * | 1987-05-21 | 1988-12-22 | Pioneer Electronic Corp | Impulsbreitenstoerkorrekturschaltung |
| EP0377897A2 (fr) * | 1988-12-28 | 1990-07-18 | Kabushiki Kaisha Toshiba | Dispositif de commande de rapport cyclique |
| US5477180A (en) * | 1994-10-11 | 1995-12-19 | At&T Global Information Solutions Company | Circuit and method for generating a clock signal |
| US5907254A (en) * | 1996-02-05 | 1999-05-25 | Chang; Theodore H. | Reshaping periodic waveforms to a selected duty cycle |
| US5912574A (en) * | 1996-12-09 | 1999-06-15 | Sun Microsystems, Inc. | Dual loop PLL with secondary loop to achieve 50% duty cycle |
| US6509771B1 (en) * | 2001-12-14 | 2003-01-21 | International Business Machines Corporation | Enhanced operational frequency for a precise and programmable duty cycle generator |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4959557A (en) * | 1989-05-18 | 1990-09-25 | Compaq Computer Corporation | Negative feedback circuit to control the duty cycle of a logic system clock |
| US5345186A (en) * | 1993-01-19 | 1994-09-06 | Credence Systems Corporation | Retriggered oscillator for jitter-free phase locked loop frequency synthesis |
| GB9522223D0 (en) * | 1995-10-31 | 1996-01-03 | Sgs Thomson Microelectronics | A circuit for generating an output signal having a 50% duty cycle |
| US6028491A (en) * | 1998-04-29 | 2000-02-22 | Atmel Corporation | Crystal oscillator with controlled duty cycle |
| US6320438B1 (en) * | 2000-08-17 | 2001-11-20 | Pericom Semiconductor Corp. | Duty-cycle correction driver with dual-filter feedback loop |
-
2003
- 2003-03-13 FR FR0303111A patent/FR2852465B1/fr not_active Expired - Fee Related
-
2004
- 2004-03-03 US US10/548,806 patent/US7339854B2/en not_active Expired - Fee Related
- 2004-03-03 WO PCT/CH2004/000121 patent/WO2004082141A1/fr active Application Filing
- 2004-03-03 EP EP04716530A patent/EP1606877A1/fr not_active Withdrawn
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3816973A1 (de) * | 1987-05-21 | 1988-12-22 | Pioneer Electronic Corp | Impulsbreitenstoerkorrekturschaltung |
| EP0377897A2 (fr) * | 1988-12-28 | 1990-07-18 | Kabushiki Kaisha Toshiba | Dispositif de commande de rapport cyclique |
| US5477180A (en) * | 1994-10-11 | 1995-12-19 | At&T Global Information Solutions Company | Circuit and method for generating a clock signal |
| US5907254A (en) * | 1996-02-05 | 1999-05-25 | Chang; Theodore H. | Reshaping periodic waveforms to a selected duty cycle |
| US5912574A (en) * | 1996-12-09 | 1999-06-15 | Sun Microsystems, Inc. | Dual loop PLL with secondary loop to achieve 50% duty cycle |
| US6509771B1 (en) * | 2001-12-14 | 2003-01-21 | International Business Machines Corporation | Enhanced operational frequency for a precise and programmable duty cycle generator |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1606877A1 (fr) | 2005-12-21 |
| FR2852465B1 (fr) | 2005-04-29 |
| US7339854B2 (en) | 2008-03-04 |
| FR2852465A1 (fr) | 2004-09-17 |
| US20060214701A1 (en) | 2006-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1265352B1 (fr) | Circuit oscillateur différentiel comprenant un résonateur électromécanique | |
| FR2882871A1 (fr) | Oscillateur commande en tension a multiphase realignee et boucle a phase asservie associee | |
| EP1424776A1 (fr) | Circuit oscillateur commandé en tension pour un dispositif électronique basse puissance | |
| CH633670B5 (fr) | Circuit oscillateur a onde rectangulaire pour la mesure du temps. | |
| FR2758422A1 (fr) | Oscillateur en anneau en technologie cmos | |
| EP2073377A1 (fr) | Circuit oscillateur à quartz à polarisation active faible consommation | |
| EP2239842A1 (fr) | Circuit amplificateur à faible bruit de phase | |
| EP2341611B1 (fr) | Oscillateur à quartz à démarrage rapide et faible consommation de courant | |
| US20050083139A1 (en) | Method and system for fast wake-up of oscillators | |
| FR2983370A1 (fr) | Dispositif et procede de synthese de frequence | |
| EP0353112A1 (fr) | Convertisseur de tension continu/continu de type Cük, et alimentation secteur à conversion directe réalisée à partir d'un tel convertisseur | |
| FR2826523A1 (fr) | Redresseur synchrone auto-commande | |
| EP1292161B1 (fr) | Dispositif d'alimentation à découpage adapté pour les faibles consommations de courant, et téléphone cellulaire doté d'un tel dispositif | |
| EP2184855B1 (fr) | Circuit intégré avec polarisation de grille de transistor de puissance contrôlée par le courant de fuite | |
| EP4038476B1 (fr) | Dispositif de generation d'une tension d'alimentation / polarisation et d'un signal d'horloge pour un circuit numerique synchrone | |
| EP1606877A1 (fr) | Générateur d'horloge | |
| FR2749720A1 (fr) | Oscillateur en anneau a grande vitesse | |
| FR2490895A1 (fr) | Circuit d'entretien pour oscillateur a faible consommation de courant | |
| FR2813481A1 (fr) | Modulateur de frequence a faible bruit ayant une frequence porteuse variable | |
| FR2748614A1 (fr) | Circuit oscillateur | |
| EP0859458B1 (fr) | Circuit de modulation de fréquence d'un oscillateur à quartz | |
| WO2015091661A1 (fr) | Generateur d'impulsions uwb modulees en phase | |
| FR2542526A1 (fr) | Oscillateur a quartz | |
| EP1606880A1 (fr) | Diviseur de frequence a taux de division variable | |
| EP0061421A1 (fr) | Circuit intégré pour oscillateur à fréquence réglable |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AK | Designated states |
Kind code of ref document: A1 Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW |
|
| AL | Designated countries for regional patents |
Kind code of ref document: A1 Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG |
|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application | ||
| WWE | Wipo information: entry into national phase |
Ref document number: 1020057014316 Country of ref document: KR |
|
| WWW | Wipo information: withdrawn in national office |
Ref document number: 1020057014316 Country of ref document: KR |
|
| WWW | Wipo information: withdrawn in national office |
Ref document number: 1020057014316 Country of ref document: KR |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 2004716530 Country of ref document: EP |
|
| WWP | Wipo information: published in national office |
Ref document number: 2004716530 Country of ref document: EP |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 2006214701 Country of ref document: US Ref document number: 10548806 Country of ref document: US |
|
| WWP | Wipo information: published in national office |
Ref document number: 10548806 Country of ref document: US |