WO2004040814A1 - Procede de synchronisation de donnees en sortie d'un egaliseur - Google Patents

Procede de synchronisation de donnees en sortie d'un egaliseur Download PDF

Info

Publication number
WO2004040814A1
WO2004040814A1 PCT/FR2003/003010 FR0303010W WO2004040814A1 WO 2004040814 A1 WO2004040814 A1 WO 2004040814A1 FR 0303010 W FR0303010 W FR 0303010W WO 2004040814 A1 WO2004040814 A1 WO 2004040814A1
Authority
WO
WIPO (PCT)
Prior art keywords
symbols
equalizer
output
blind
sequence
Prior art date
Application number
PCT/FR2003/003010
Other languages
English (en)
Inventor
Yves-Marie Morgan
Maryline Helard
Charlotte Langlais
Original Assignee
France Telecom
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by France Telecom filed Critical France Telecom
Priority to CN200380102071.2A priority Critical patent/CN1708930B/zh
Priority to AU2003288316A priority patent/AU2003288316A1/en
Priority to EP03780217A priority patent/EP1556977A1/fr
Priority to US10/532,026 priority patent/US7656941B2/en
Publication of WO2004040814A1 publication Critical patent/WO2004040814A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03535—Variable structures
    • H04L2025/03547—Switching between time domain structures
    • H04L2025/03566—Switching between time domain structures between different tapped delay line structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03592—Adaptation methods
    • H04L2025/03598—Algorithms
    • H04L2025/03611—Iterative algorithms
    • H04L2025/03656—Initialisation
    • H04L2025/03662—Initialisation to a fixed value
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal

Definitions

  • the present invention relates to a method for synchronizing data at the output of a blind equalizer.
  • receivers are used conventionally in digital communication systems which include demodulation means, equalization means, decoding means, etc.
  • the role of the equalization means is to combat interference between symbols (IES) caused in particular by the presence of multiple paths, static or not, over time.
  • Equalizers also used are those of non-recursive recursive equalizers with decision feedback (“Decision Feedback Equalizer”), in which the decided data are fed back into a rear filter constituting the recursive part of the equalizer.
  • Decision Feedback Equalizer a decision feedback equalizer
  • equalizer structures are used with adaptation algorithms which make it possible to adjust the parameters of these structures.
  • the equalization is then done in two stages. During a first phase, the structure is controlled by known training sequences inserted in the transmitted frames, these sequences making it possible to converge the equalization algorithm. In a second phase, the structure becomes self-adaptive, that is to say, it controls itself from its own decisions.
  • these equalizers operate with a so-called convergence structure which includes a purely recursive filter and a transverse filter in cascade, while in easy reception they operate according to a so-called tracking mode which uses structures Conventional DFEs, switching from one operating mode to another being determined as a function of the level of performance at the output of the equalizers.
  • H be a channel characterized for example by its impulse response described by the matrix H such that:
  • the switch from C1 to C2 leads to delays and therefore to additions of symbols; in the opposite direction, the switch from C2 to Cl would lead to an advance in the restitution and to a suppression of symbols.
  • the object of the invention is to overcome this drawback and to propose a method making it possible to limit the effects of breaks in rhythm observed on the operation of blind equalizers.
  • the invention proposes a method for synchronizing data at the output of an equalizer, characterized in that the equalizer is of the blind type, in that the synchronization sequences are inserted into the symbol frames, in what is implemented at the output of the equalizer a detection of these sequences and in that readjust the symbol frames according to the offset detected on these sequences.
  • FIG. 1 represents a transmission channel for digital communications
  • FIG. 2 represents the means for processing the signal at the output of the transmission channel implemented in the context of the invention
  • FIGS. 3 a, 3b and 3 c illustrate the phenomena of rhythm break and an example of data synchronization at the output of the blind equalizer
  • FIG. 4 represents the detection of the offset generated by the rhythm breaks
  • FIG. 5a and 5b show a possible structure, respectively in convergence mode and in tracking mode, of the blind equalizer used.
  • FIG. 1 shows a transmission channel at the input of which successions of symbols d (n) are emitted. This channel is shown diagrammatically by a transfer function h (t) and by a noise b (n) added to the output of this transfer function.
  • the symbols r (n) which result therefrom are received and processed at the level of a receiver which in particular comprises means of the type of those illustrated in FIG. 2.
  • blind equalizer 1 which receives as input the symbols r (n), possibly previously filtered, and on the other hand means referenced by 2 as a whole in FIG. 2, which have for function of processing the data y (n) at the output of the equalizer 1 to limit the phenomenon of rhythm break.
  • FIG. 3 a shows a succession of frames corresponding to the symbols r (n) received by a receiver and sent as an input to the blind equalizer 1. These received frames include the known SYNCH sequences at regular intervals.
  • FIG. 3b illustrates a break in rhythm introduced by the blind equalizer 1.
  • This break in rhythm is in this case a break by adding symbols, which results in the repetition of the symbols S - ⁇ to S k .
  • the succession of symbols is reduced or lengthened between the SYNCH sequence for which an offset has been detected - and therefore a break in rhythm - and the preceding SYNCH sequence, so as to readjust the SYNCH sequences in equalizer output.
  • the succession of symbols between these two SYNCH sequences is reduced, for example, by removing the symbols which follow the SYNCH sequence which precedes the SYNCH sequence for which an offset has been detected, the symbols being deleted on a number of symbols corresponding to the estimated offset.
  • the means 2 of FIG. 2 comprise on the one hand a synchronization filter 3 and on the other hand, an offset management unit 4.
  • the filter 3 and the management unit 4 each receive the signal y (n) at the output from the blind equalizer 1.
  • Filter 3 implements a continuous correlation with the synchronization sequence and outputs a signal of the type illustrated in FIG. 4.
  • This signal has different peaks at times corresponding to the SYNCH synchronization sequences at the output of the equalizer.
  • the output of the filter 3 is normalized with respect to the power of the samples present in the filter.
  • the search for the correlation peak is done in this case on a frame equal to that of the transmitted data.
  • a peak is detected on each frame for example by searching for the maximum.
  • the position of this peak with respect to a reference instant makes it possible to detect any offset with respect to the peak previously obtained. This shift thus makes it possible to determine whether phenomena of rhythm break have taken place.
  • the peak is detected by comparison with a given threshold, which is for example 0.7.
  • the offset management module 4 makes it possible to shift the output data flow in one direction or the other according to the information concerning the delay obtained at the output of the synchronization filter 2.
  • This offset in one direction or the other can for example be easily done by means of a buffer memory in which the data at the output of the blind equalizer 1 are sent.
  • the size of the buffer memory is determined according to the maximum delay that one wishes to manage.
  • the synchronization filter 3 and the correlation with implementation at the level of said filter with the synchronization sequence SYNCH are advantageously used in parallel to manage the phase shift of the received signal and remove the phase ambiguity on the symbols in equalizer output.
  • phase shift highlighted by the filter 3 is therefore reinjected, as illustrated in FIG. 2, on the data y (n) at the output of the registration module 4.
  • SYNCH synchronization sequences are for example those which are used as training sequences when the receiver comprises, downstream of the equalizer, means forming interference cancellers. It will be noted that the size required for these synchronization sequences is less than that required for the training sequences of the training sequence equalizers.
  • the synchronization sequences can occupy only about 30%, or even less, of all the frames.
  • a possible synchronization sequence is for example the following pseudo-random sequence (of length 31 bits):
  • FIG. 5a and 5b show a possible structure for the blind equalizer used.
  • Such an equalizer comprises, as we have seen previously, two operating modes adapted to the severity of the transmission channel.
  • the device In the initial mode, called convergence mode, the device consists of cascading a purely recursive whitening filter B (z), a transverse filter A (z), an automatic gain control and d 'a phase corrector.
  • the criteria necessary for updating the coefficients of the transverse and recursive parts are based solely on a priori knowledge of the statistics of the signal emitted by the source. This initial mode is therefore perfectly self-taught (blind or also called "unsupervised”).
  • FIG. 5a represents the structure of the SA DFE in convergence mode.
  • FIG. 5b represents the structure of the SA DFE in tracking mode.
  • this equalizer has two different operating modes associated with different structures and criteria of optimality.
  • One of the essential characteristics is that this structural modification is perfectly reversible. Such a property is interesting since it makes it possible, in the event of severe situations, to return to a very robust operating mode. On the other hand, as soon as the severity of the channel decreases, the system then switches back to tracking mode.
  • the coefficients of the filter A (z) are all initialized to zero, except one of them which is, in turn, initialized to 1.
  • This coefficient is a coefficient positioned so that that the filter approaches an anticausal structure, that is to say, in the example given here, to the right.
  • the coefficients of the filter A (z) are then reinitialized according to an anticausal structure in the manner previously described regularly so that the performance of the equalizer is not reduced.
  • This reset can also lead to breaks in rhythm.

Abstract

Procédé pour la synchronisation de symboles en sortie d'un égaliseur, caractérisé en ce que l'égaliseur est du type aveugle et en ce qu'on insère à l'émission dans une succession de symboles émis au moins une séquence de symboles connue que l'on répète dans ladite succession de symboles, en ce qu'on met en oeuvre en sortie dudit égaliseur aveugle une détection de ladite séquence, en ce qu'on déduit de cette détection un éventuel décalage des symboles en sortie de l'égaliseur aveugle et en ce qu'on recale les symboles en sortie de l'égaliseur aveugle en fonction du décalage ainsi mis en évidence.

Description

PROCEDE DE SYNCHRONISATION DE DONNEES EN SORTIE D'UN EGALISEUR
DOMAINE GENERAL ET ETAT DE LA TECHNIQUE La présente invention concerne un procédé de synchronisation de données en sortie d'un égaliseur aveugle.
On utilise classiquement dans les systèmes de communications numériques des récepteurs qui comportent en cascade des moyens de démodulation, des moyens d'égalisation, des moyens de décodage, etc. Le rôle des moyens d'égalisation est de combattre les interférences entre symboles (IES) occasionnées notamment par la présence de trajets multiples statiques ou non dans le temps.
De nombreuses structures de moyens d'égalisation sont déjà connues. Historiquement, les premiers dispositifs utilisés pour combattre les phénomènes d'IES étaient essentiellement des filtres transverses linéaires « synchrones ».
D'autres structures d'égaliseurs également utilisées sont celles des égaliseurs récursifs non linéaires à retours de décision (« Décision Feedback Equalizer »), dans lesquels les données décidées sont réinjectées dans un filtre arrière constituant la partie récursive de l'égaliseur.
Généralement, pour des canaux de transmission, on utilise de telles structures d'égaliseurs avec des algorithmes d'adaptation qui permettent d'ajuster les paramètres de ces structures. L'égalisation se fait alors en deux temps. Au cours d'une première phase, la structure est pilotée par des séquences d'apprentissage connues insérées dans les trames émises, ces séquences permettant de faire converger l'algorithme d'égalisation. Dans une seconde phase, la structure devient auto-adaptative c'est-à-dire qu'elle se pilote à partir de ses propres décisions.
L'existence d'une phase d'apprentissage représente toutefois un inconvénient important : elle correspond en particulier à une perte d'efficacité en termes de débit. C'est pourquoi de nombreux travaux ont déjà cherché à proposer des dispositifs d'égalisation aveugles, dans lesquels la structure utilisée est apte à converger vers une solution optimale de façon autodidacte, c'est-à-dire sans l'aide de séquences d'apprentissage. II a notamment été récemment proposé dans la demande de brevet FR
2 738 967 ainsi que dans l'article :
J. Labat, O. Macchi and C. Laot - "Adaptive Décision Feedback Equalization : can you skip the training period?" - IEEE transactions on communications, vol. 46, NO. 7, juillet 1998, des égaliseurs aveugles qui utilisent des structures et des algorithmes d'adaptation distincts selon la sévérité du canal de transmission.
En particulier, lorsque la réception est difficile, ces égaliseurs fonctionnent avec une structure dite de convergence qui comporte en cascade un filtre purement récursif et un filtre transverse, tandis qu'en réception facile, ils fonctionnent selon un mode dit de poursuite qui utilise des structures DFE classiques, le basculement d'un mode de fonctionnement à un autre étant déterminé en fonction du degré de performance en sortie des égaliseurs.
On notera que le caractère réversible du passage de l'un à l'autre de ces deux modes de fonctionnement permet à ces égaliseurs de toujours fonctionner avec la configuration correspondant à la meilleure performance. Ils peuvent ainsi tirer profit de leurs propres décisions sans risque de divergence, contrairement aux DFE conventionnels. Cette propriété essentielle leur permet de s'adapter aux fluctuations des canaux dans des situations sévères et les rend donc particulièrement bien adapté aux canaux non stationnaires, tels que les canaux radio mobiles, ionosphériques et acoustiques sous-marins.
PRESENTATION DE L'INVENTION
Des premiers tests sur des égaliseurs aveugles ont conduit à constater des phénomènes de rupture de rythme imputables au caractère adaptatif des égaliseurs, lesquels ont tendance, en présence de plusieurs échos au niveau du signal reçu, à ne pas toujours s'adapter sur le même écho du signal et à commuter d'un écho à un autre. Il en résulte des retards ou avances dans la restitution des symboles, c'est-à- dire des suppressions ou ajouts de symboles dans le flux des données. C'est ce qu'illustre l'exemple qui est donné ci-dessous. Soit H, un canal caractérisé par exemple par sa réponse impulsionnelle décrite par la matrice H telle que :
H = [h0 0 ... 0 h16 0 ... 0]τ Les symboles émis et reçus vérifient : r(n) = h0 -d(n) + hl6 - d{n - 16) où d(n) représentent les symboles émis et r(n) les symboles reçus. En début de transmission, les données sont reçues sur un premier canal Cl correspondant à ho=l et h16=0.
Au cours de la transmission, la position du trajet principal d'émission/réception variant, l'égaliseur bascule sur un autre canal correspondant par exemple à h0=0 et h16=l (canal C2 correspondant au second trajet devenu trajet principal).
On voit sur le tableau ci-dessous que le fait de considérer le second trajet comme trajet principal amène à répéter en sortie de l'égaliseur les données d(4) et suivantes et donc à créer une erreur e(n) non nulle.
Figure imgf000005_0001
Tableau 1 : Exemple de décalage de données
Le basculement de Cl à C2 conduit à des retards et donc à des ajouts de symboles ; en sens inverse, le basculement de C2 à Cl conduirait à une avance dans la restitution et à une suppression de symboles. Le but de l'invention est de pallier cet inconvénient et de proposer un procédé permettant de limiter les effets des ruptures de rythme constatées sur le fonctionnement des égaliseurs aveugles.
A cet effet, l'invention propose un procédé de synchronisation de données en sortie d'un égaliseur, caractérisé en ce que l'égaliseur est du type aveugle, en ce qu'on insère dans les trames de symboles des séquences de synchronisation, en ce qu'on met en oeuvre en sortie de l'égaliseur une détection de ces séquences et en ce qu'on recale les trames de symboles en fonction du décalage détecté sur ces séquences.
PRESENTATION DES FIGURES
D'autres caractéristiques et avantages seront encore mis en lumière par la description qui suit, laquelle est purement illustrative et non limitative et doit être lue au regard des dessins annexés sur lesquels : - La figure 1 représente un canal de transmission de communications numériques,
- La figure 2 représente les moyens de traitement du signal en sortie du canal de transmission mis en œuvre dans le cadre de l'invention,
- Les figures 3 a, 3b et 3 c illustrent les phénomènes de rupture du rythme et un exemple de synchronisation de données en sortie de l'égaliseur aveugle,
- La figure 4 représente la détection du décalage engendré par les ruptures de rythme,
- Les figures 5 a et 5b représentent une structure possible, respectivement en mode de convergence et en mode de poursuite, de l'égaliseur aveugle utilisé.
DESCRIPTION D'UN OU PLUSIEURS MODES DE REALISATION AVANTAGEUX
Généralités sur un exemple de mise en œuyre
On a représenté sur la figure 1 un canal de transmission en entrée duquel sont émises des successions de symboles d(n). Ce canal est schématisé par une fonction de transfert h(t) et par un bruit b(n) additionné à la sortie de cette fonction de transfert.
En sortie de ce canal de transmission, les symboles r(n) qui en résultent sont reçus et traités au niveau d'un récepteur qui comporte notamment des moyens du type de ceux illustrés sur la figure 2.
Ces moyens comprennent en particulier d'une part un égaliseur aveugle 1, qui reçoit en entrée les symboles r(n), éventuellement préalablement filtrés, et d'autre part des moyens référencés par 2 dans leur ensemble sur la figure 2, qui ont pour fonction de traiter les données y(n) en sortie de l'égaliseur 1 pour y limiter le phénomène de rupture de rythme.
Le traitement mis en œuvre par ces moyens 2 consiste :
- à détecter parmi les trames de symboles en sortie de l'égaliseur aveugle 1 des séquences connues « SYNCH », insérées à intervalles réguliers dans les trames de symboles d(n), - à en déduire un éventuel décalage des symboles traités par l'égaliseur 1,
- à recaler les données en sortie de l'égaliseur en fonction du décalage ainsi déterminé C'est ce qu'illustrent notamment les figures 3a à 3c.
Sur la figure 3 a, on a représenté une succession de trames correspondant aux symboles r(n) reçues par un récepteur et envoyées en entrée de l'égaliseur aveugle 1. Ces trames reçues comportent à intervalles réguliers les séquences connues SYNCH.
La figure 3b illustre une rupture de rythme introduite par l'égaliseur aveugle 1. Cette rupture de rythme est en l'occurrence une rupture par ajouts de symboles, qui se traduit par la répétition des symboles S -π à Sk.
Les symboles S +i et suivants se retrouvent décalés d'autant, de sorte que la séquence SYNCH qui suit cette rupture de rythme apparaît sur les données y(n) en sortie de l'égaliseur 1 non pas au temps C où elle serait attendue, mais à un temps D. Un traitement consistant à corréler les données y(n) avec la séquence SYNCH permet de mettre en évidence le temps D où arrive ladite séquence et d'estimer le décalage CD.
Comme l'illustre la figure 3c, on réduit ou on allonge la succession de symboles entre la séquence SYNCH pour laquelle on a détecté un décalage - et donc une rupture de rythme - et la séquence SYNCH précédente, de façon à recaler les séquences SYNCH en sortie de l'égaliseur.
Dans le cas illustré sur les figures 3a à 3c d'une rupture de rythme ayant conduit à un ajout de symboles, on réduit par exemple la succession de symboles entre ces deux séquences SYNCH en y supprimant les symboles qui suivent la séquence SYNCH qui précède la séquence SYNCH pour laquelle on a détecté un décalage, la suppression de symboles se faisant sur un nombre de symboles correspondant au décalage estimé.
Bien entendu, d'autres solutions pourraient être envisageables : notamment, on pourrait également envisager de supprimer des symboles situés juste avant la séquence SYNCH pour laquelle un décalage a été détecté.
Exemple de moyens de recalase
Au fin du traitement de recalage qui vient d'être décrit, les moyens 2 de la figure 2 comportent d'une part un filtre de synchronisation 3 et d'autre part, une unité de gestion de décalage 4.
Le filtre 3 et l'unité de gestion 4 reçoivent chacun en entrée le signal y(n) en sortie de l'égaliseur aveugle 1.
Le filtre 3 met en œuvre une corrélation en continu avec la séquence de synchronisation et fournit en sortie un signal du type de celui illustré sur la figure 4.
Ce signal présente différents pics à des temps correspondant aux séquences de synchronisation SYNCH en sortie de l'égaliseur.
On notera que la sortie du filtre 3 est normalisée par rapport à la puissance des échantillons présents dans le filtre. La recherche du pic de corrélation se fait en l'occurrence sur une trame égale à celle des données émises. Comme on peut le voir sur la figure 4, un pic est détecté sur chaque trame par exemple par la recherche du maximum. La position de ce pic par rapport à un instant de référence permet de détecter un éventuel décalage par rapport au pic précédemment obtenu. Ce décalage permet ainsi de déterminer si des phénomènes de rupture de rythme ont eu lieu.
Plus précisément, la détection du pic se fait par comparaison à un seuil donné, qui est par exemple de 0,7.
Lorsqu'aucun pic n'est détecté - ce qui est le cas notamment lorsque deux trajets sont de même puissance ou lorsque le rapport signal à bruit est particulièrement bas - aucun décalage n'est appliqué aux symboles y(n) en sortie de l'égaliseur.
Le module de gestion du décalage 4 permet de décaler le flux de données en sortie dans un sens ou dans l'autre selon l'information concernant le retard obtenu en sortie du filtre de synchronisation 2. Ce décalage dans un sens ou dans l'autre peut par exemple se faire aisément au moyen d'une mémoire tampon dans laquelle les données en sortie de l'égaliseur aveugle 1 sont envoyées. La taille de la mémoire tampon est déterminée en fonction du retard maximum que l'on souhaite gérer.
On notera par ailleurs que le filtre de synchronisation 3 et la corrélation avec mise en œuvre au niveau dudit filtre avec la séquence de synchronisation SYNCH sont avantageusement utilisés pour en parallèle gérer le déphasage du signal reçu et lever l'ambiguïté de phase sur les symboles en sortie de l'égaliseur.
Le déphasage mis en évidence par le filtre 3 est donc réinjecté, ainsi que l'illustre la figure 2, sur les données y(n) en sortie du module 4 de recalage.
Séquences de synchronisation
Les séquences de synchronisation SYNCH sont par exemple celles qui sont utilisées comme séquences d'apprentissage lorsque le récepteur comporte, en aval de l'égaliseur, des moyens formant annuleurs d'interférence. On notera que la taille nécessaire pour ces séquences de synchronisation est inférieure à celle nécessaire pour les séquences d'apprentissage des égaliseurs à séquence d'apprentissage.
A titre d'exemple, les séquences de synchronisation peuvent n'occuper que de l'ordre de 30%, voire moins, de l'ensemble des trames.
Une séquence de synchronisation possible est par exemple la séquence pseudo aléatoire suivante (de longueur 31 bits) :
[0 00 0 1 0 1 0 1 1 1 0 1 1 00 0 1 1 1 1 1 0 0 1 1 0 1 0 0 1] qui dans le cas d'un signal modulé MDP4 correspond, dans cet exemple de mise en œuvre, à la succession de symboles suivants :
[00 00 00 00 11 00 11 00 11 11 11 00 11 11 00 00 00 11 11 11 11 11 00 00 11 11 00 11 00 00 11].
Exemple d'égaliseur aveugle. Les figures 5a et 5 b représentent une structure possible pour l'égaliseur aveugle utilisé.
On se place ici dans le cadre d'un égaliseur à structure et algorithme commutables du type de ceux décrits dans l'article et la demande de brevet précités (égaliseurs dits « SA DFE » ou « Self-adaptive Décision Feedback Equalizer » selon la terminologie anglo-saxonne généralement utilisée par l'homme du métier).
Un tel égaliseur comporte, comme on l'a vu précédemment, deux modes de fonctionnement adaptés à la sévérité du canal de transmission.
Dans le mode initial, appelé mode de convergence, le dispositif est constitué de la mise en cascade d'un filtre blanchissant purement récursif B(z), d'un filtre transverse A(z), d'un contrôle automatique de gain et d'un correcteur de phases. Les critères nécessaires à l'actualisation des coefficients des parties transverses et récursives reposent uniquement sur la connaissance a priori de la statistique du signal émis par la source. Ce mode initial est en conséquence parfaitement autodidacte (aveugle ou encore appelé « non supervisé »). La figure 5a représente la structure du SA DFE en mode de convergence.
Lorsque le processus d'égalisation est suffisamment avancé, ce qui peut être apprécié à l'examen de l'erreur quadratique moyenne (EQM) estimée à partir des décisions prises par le récepteur, la structure et les critères d'adaptation de l'égaliseur sont modifiés de telle sorte que le dispositif bascule en mode de poursuite. Dans le mode de poursuite, la place des filtres transverses et récursifs est modifiée de telle sorte que le dispositif se transforme ainsi en un égaliseur à retour de décision (ERD ou DFE selon la terminologie anglo-saxonne) conventionnel. Le critère d'optimalité global devient alors celui de la minimisation de l'EQM estimée. La figure 5b représente la structure du SA DFE en mode de poursuite.
Ainsi, comme on l'aura compris, cet égaliseur présente deux modes de fonctionnement différents associés à des structures et des critères d'optimalité différents. Une des caractéristiques essentielles est que cette modification structurelle est parfaitement réversible. Une telle propriété est intéressante puisqu'elle permet, en cas de situations sévères, de revenir à un mode de fonctionnement très robuste. En revanche, dès lors que la sévérité du canal s'atténue, le système bascule alors de nouveau en mode de poursuite.
Lors de la phase de convergence, les coefficients du filtre A(z) sont tous initialisés à zéro, sauf l'un d'entre eux qui est, quant à lui, initialisé à 1. Ce coefficient est un coefficient positionné de manière à ce que le filtre se rapproche d'une structure anticausale, c'est-à-dire, dans l'exemple ici donné, vers la droite.
A(z) = [0, 0, 0, l, 0, 0, 0, 0]τ
Ces coefficients sont ensuite adaptés en utilisant un algorithme de type CMA (Constant Modulus Algorithm). Pour plus de détails sur les algorithmes CMA on pourra avantageusement se référer à la publication : Zhi Ding, Ye Geoffrey Li,
"Blind Equalization and Identification", Signal Processing and Communications
Séries, 2001 Réinitialisation
On notera que si le canal ne variait pas dans le temps, la position du coefficient égal à 1 déterminerait le décalage constant dont on devrait tenir compte en sortie de l'égaliseur aveugle. Les canaux variant en l'occurrence dans le temps, ce coefficient est amené à se décaler. Et dès lors que ce coefficient se décale trop vers une structure causale (vers la gauche dans l'exemple ici donné), les performances de l'égaliseur sont réduites, comme cela est expliqué dans la publication Zhi Ding et al.
Les coefficients du filtre A(z) sont alors réinitialisés selon une structure anticausale de la manière décrite précédemment régulièrement afin que les performances de l'égaliseur ne soient pas diminuées.
Cette réinitialisation peut amener, elle aussi, à des ruptures de rythme.
Les symboles sont, dans ce cas, également recalés grâce aux séquences de synchronisation SYNCH.

Claims

REVENDICATIONS
1. Procédé pour la synchronisation de symboles en sortie d'un égaliseur, caractérisé en ce que l'égaliseur est du type aveugle et - en ce qu'on insère à l'émission dans une succession de symboles émis au moins une séquence de symboles connue que l'on répète dans ladite succession de symboles, en ce qu'on met en œuvre en sortie dudit égaliseur aveugle une détection de ladite séquence, - en ce qu'on déduit de cette détection un éventuel décalage des symboles en sortie de l'égaliseur aveugle et - en ce qu'on recale les symboles en sortie de l'égaliseur aveugle en fonction du décalage ainsi mis en évidence.
2. Procédé selon la revendication 1 caractérisé en ce que pour détecter une séquence connue insérée à l'émission dans une succession de symboles, on effectue sur les symboles en sortie de l'égaliseur un traitement de corrélation avec ladite séquence et on met en évidence les pics de corrélations qui en résultent.
3. Procédé selon la revendication 2, caractérisé en ce que pour détecter les pics de corrélations, on compare les pics à un seuil donné et en ce que les symboles ne sont aucunement recalés tant qu'aucun pic supérieur audit seuil n'est détecté.
4. Procédé selon la revendication 2, caractérisé en ce qu'on détermine au moyen du traitement de corrélation une information sur la phase de la porteuse du signal qui porte les symboles reçus et on utilise cette information pour lever l'ambiguïté de phase sur les symboles en sortie de l'égaliseur.
5. Procédé selon l'une des revendications précédentes, caractérisé en ce que pour recaler les trames, on supprime ou on ajoute des symboles sur la succession de symboles en sortie de l'égaliseur, l'ajout ou la suppression de symboles se faisant sur les symboles entre la séquence avec laquelle un éventuel décalage a été détecté et la séquence précédente.
6. Procédé selon la revendication 5, caractérisé en ce qu'on supprime les symboles se trouvant juste après la séquence précédent la séquence pour laquelle un décalage a été détecté.
7. Procédé selon l'une des revendications précédentes, caractérisé en ce que l'égaliseur est un égaliseur aveugle du type à structure et algorithme commutables, qui, dans un mode de fonctionnement de convergence, comporte en cascade d'une part un filtre blanchissant purement récursif et d'autre part un filtre transverse adapté et en ce que ledit filtre transverse est réinitialisé en fonction des performances de l'égaliseur.
8. Récepteur de communications numériques comportant un égaliseur aveugle, caractérisé en ce qu'il comporte des moyens pour mettre en œuvre, en sortie dudit égaliseur aveugle, une détection d'une séquence insérée dans une succession de symboles reçues, ainsi que des moyens pour déduire de cette détection un éventuel décalage des symboles en sortie de l'égaliseur aveugle et pour recaler les symboles en sortie de l'égaliseur aveugle en fonction du décalage ainsi mis en évidence.
9. Récepteur selon la revendication 8, caractérisé en ce qu'il comporte un système de turbo-égalisation dont l'égaliseur aveugle est un premier étage.
10. Récepteur selon la revendication 8, caractérisé en ce qu'il comporte en aval de l'égaliseur aveugle un étage annuleur d'interférence et en ce que les séquences connues utilisées pour recaler les symboles en sortie de l'égaliseur aveugle sont des séquences également utilisées pour l'apprentissage dudit annuleur.
PCT/FR2003/003010 2002-10-25 2003-10-13 Procede de synchronisation de donnees en sortie d'un egaliseur WO2004040814A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN200380102071.2A CN1708930B (zh) 2002-10-25 2003-10-13 用于对均衡器输出数据进行同步的方法
AU2003288316A AU2003288316A1 (en) 2002-10-25 2003-10-13 Method for synchronizing an equalizer output data
EP03780217A EP1556977A1 (fr) 2002-10-25 2003-10-13 Procede de synchronisation de donnees en sortie d'un egaliseur
US10/532,026 US7656941B2 (en) 2002-10-25 2003-10-13 Method for synchronizing an equalizer output data

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0213375A FR2846496B1 (fr) 2002-10-25 2002-10-25 Procede de synchronisation de donnees en sortie d'un egaliseur
FR02/13375 2002-10-25

Publications (1)

Publication Number Publication Date
WO2004040814A1 true WO2004040814A1 (fr) 2004-05-13

Family

ID=32088280

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2003/003010 WO2004040814A1 (fr) 2002-10-25 2003-10-13 Procede de synchronisation de donnees en sortie d'un egaliseur

Country Status (6)

Country Link
US (1) US7656941B2 (fr)
EP (1) EP1556977A1 (fr)
CN (1) CN1708930B (fr)
AU (1) AU2003288316A1 (fr)
FR (1) FR2846496B1 (fr)
WO (1) WO2004040814A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2450436C1 (ru) * 2011-01-11 2012-05-10 Открытое акционерное общество "Калужский научно-исследовательский институт телемеханических устройств" Способ кодовой цикловой синхронизации

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7890573B2 (en) * 2005-11-18 2011-02-15 Toshiba Medical Visualization Systems Europe, Limited Server-client architecture in medical imaging
TWI627846B (zh) * 2016-03-30 2018-06-21 晨星半導體股份有限公司 等化增強模組、解調變系統以及等化增強方法
US20240022458A1 (en) * 2022-07-18 2024-01-18 Cisco Technology, Inc. Transmitter equalization optimization for ethernet chip-to-module (c2m) compliance

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5940454A (en) * 1997-12-17 1999-08-17 Nortel Networks Corporation Blind switch diversity control apparatus

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2738967B1 (fr) * 1995-09-15 1997-12-05 France Telecom Dispositif d'egalisation adaptatif pour systemes de communications numeriques
EP1063824B1 (fr) 1999-06-22 2006-08-02 Matsushita Electric Industrial Co., Ltd. Synchronisation de symboles dans des récepteurs multiporteuses
US6813325B1 (en) * 1999-12-22 2004-11-02 Globespanvirata, Inc System and method to reduce transmit wander in a digital subscriber line
GB2366971A (en) * 2000-09-13 2002-03-20 Marconi Comm Ltd Bit and frame synchronisation
JP3844951B2 (ja) * 2000-09-21 2006-11-15 三菱電機株式会社 受信機および適応等化処理方法
US7269216B2 (en) * 2001-06-05 2007-09-11 Kennedy Rodney A Blind magnitude equalizer for segment sync-based timing recovery of receivers
US7027499B2 (en) * 2001-06-20 2006-04-11 Agere Systems Inc. Detection and correction circuit for blind equalization convergence errors
US7167507B2 (en) * 2002-07-01 2007-01-23 Lucent Technologies Inc. Equalizer and method for performing equalization in a wireless communications system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5940454A (en) * 1997-12-17 1999-08-17 Nortel Networks Corporation Blind switch diversity control apparatus

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LABAT ET AL.: "Adaptive decision feedback equalization: can you skip the training period?", IEEE TRANSACTIONS ON COMMUNICATIONS, vol. 46, no. 7, July 1998 (1998-07-01), New York, US, pages 921 - 930, XP000779692 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2450436C1 (ru) * 2011-01-11 2012-05-10 Открытое акционерное общество "Калужский научно-исследовательский институт телемеханических устройств" Способ кодовой цикловой синхронизации

Also Published As

Publication number Publication date
US20060050818A1 (en) 2006-03-09
FR2846496B1 (fr) 2004-12-24
EP1556977A1 (fr) 2005-07-27
US7656941B2 (en) 2010-02-02
AU2003288316A1 (en) 2004-05-25
CN1708930A (zh) 2005-12-14
FR2846496A1 (fr) 2004-04-30
CN1708930B (zh) 2010-06-16

Similar Documents

Publication Publication Date Title
EP0850527B1 (fr) Dispositif multimode d'egalisation adaptive
FR2685594A1 (fr) Dispositif de recuperation de rythme pour installation de reception utilisant l'egalisation auto-adaptative a sur-echantillonnage associee a la demodulation differentiellement coherente.
FR2814014A1 (fr) Methode de detection multi-utilisateur
EP0146979B1 (fr) Procédé et dispositif pour la détermination de la position optimale du coefficient de référence d'un égaliseur adaptatif
EP0409756B1 (fr) Dispositif de réception de données à égalisation différée et récupération de rythme rétroactive
EP3235201B1 (fr) Indentification conjointe de signaux confondus en telecommunications numeriques non cooperatives
FR2693062A1 (fr) Procédé et dispositif égaliseur à retour de décisions pour la transmission par blocs de symboles d'information.
FR2837038A1 (fr) Procede et systeme d'extraction de signal d'horloge permettant une synchronisation des horloges sur un reseau de transmission par paquets
WO2004040814A1 (fr) Procede de synchronisation de donnees en sortie d'un egaliseur
EP1236321B1 (fr) Egaliseur adaptatif multi-voies
EP1024631A1 (fr) Egaliseur à retour de décisions pondérées, et procédé d'égalisation correspondant
EP1098464B1 (fr) Procédé de détection conjointe
EP0275790B1 (fr) Terminal de transmission de données sur une voie analogique bidirectionnelle avec annulation d'écho couplée au rythme réception
EP0524597A1 (fr) Procédé itératif de réduction de l'interférence intersymbole
EP1206045A1 (fr) Procédé de correction de l'erreur de frequence
EP0511698A1 (fr) Egaliseur adaptatif semi-récursif
EP2351305B1 (fr) Procédé de modulation multi-états à phase continue et émetteur mettant en oeuvre le procédé
EP1089508A1 (fr) Dispositif de récupération du rythme d'horloge utilisant un égaliseur fixe
EP0494003A1 (fr) Un système récepteur pour le traitement de signaux reçus sur des voies de diversité
EP0797333B1 (fr) Dispositif et procédé d'égalisation autodidacte d'un signal multiporteuse, et récepteur correspondant
EP3963757B1 (fr) Procédé et dispositif récepteur pour détecter le début d'une trame d'un signal de communications par satellite
EP1107528A1 (fr) Methode de detection de blocs pour canal soumis à evanouissement
WO2011091928A1 (fr) Procede de reduction de longueur de canal, filtre et signal correspondants
EP1315346B1 (fr) Procédé et dispositif d'égalisation par blocs avec interpolation améliorée
FR2832879A1 (fr) Procede et egalisation par segmentations des donnees

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
ENP Entry into the national phase

Ref document number: 2006050818

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10532026

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 20038A20712

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2003780217

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2003780217

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10532026

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP