WO2004021154A1

WO2004021154A1 - 携帯型電子機器

Info

Publication number: WO2004021154A1
Application number: PCT/JP2003/010819
Authority: WO
Inventors: Yuuichi Inoue
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 2002-08-27
Filing date: 2003-08-27
Publication date: 2004-03-11
Anticipated expiration: 2005-02-27
Also published as: AU2003261743A1; JPWO2004021154A1

Abstract

コンピュータ・システムにおいて動作中のソフトウェアが暴走した場合に、簡単にＣＰＵをリセットできる携帯機器を提供する。プッシュ式電源スイッチ１が一定時間以上押し続けられると、押し続け検出回路２がこれを検出し、暴走しているソフトウェアの動作を初期化するためのリセット信号をＣＰＵ３に出力する。

Description

明細書携帯型電子機器技術分野

本発明は、携帯型電子機器のリセット方法に係り、特に小型な携帯型電子機器のように、その構造に制限がある場合の携帯型電子機器のリセット方法に係る。背景技術

ソフトウェアが動作する携帯型電子機器、例えば携帯電話や P D A等の携帯可能なコンピュータ ' · システムにぉぃて、動作中の Vフドウェア' が暴走してしまい全ての操作ボタンゃキーが操作不能となってしまう場合がある。そのような場合、ソフトゥヱァに従って動作する,コンビユータ ' システムや C P Uとは関係の無いハードウエア回路で C P Uをリセット（以降ハ一ドウエアリセットという）する必要がある。従来のハードウヱァリセットの方法は主に次の 3つである力⁵'、いずれの方法も課題力？めつた。

(方法 1 ) 電池を携帯型電子機器から取り外し、再度電池を機器に接続する。

(方法 2 ) 操作面の裏面などに配置された沈頭型リセットスィツチを針金等の細いもので押す。

(方法 3 ) 携帯型電子機器の複数の押しボタンを同時に押す。

従来の携帯電話等では、電池を機器から外しておき再接続することでハードウヱァリセットする方法があった。図 2は、従来の携帯型電子機器の第 1のハードウヱァリセット方法を示すプロック図である。使用者が電池を機器から取り外し可能な構造であり、電池 6 を機器に再接続する際に、電源電圧の急激な上昇を検出することで電源が投入されたことを検出するパヮ一オンリセット回路 9 5が動作し、 C P U 3にリセット信号を出力するので、ソフトゥヱァが暴走している場合でも C P U 3 をハードゥヱァリセットすることが可能であった。（方法 1 )

また、従来の P D A等では、表示面や操作面の裏側に設置された沈頭型のリセットスイツチを針金等の細いもので押すことでハードゥエァリセットしていた。図 3は、従来の携帯型電子機器の第 2のハードウェアリセット方法を示すブロック図である。沈頭型のリセットスイッチ 1 5 の出力信号がソフトウェアの動作とは関係なしに C P U 3のリセット端子に入力されているので、ソフトウェアが暴走している場合でも C P II 3 をハードウェアリセットすることが可能であった。（方法 2 ) ' ' さらに、防水構造を有するデジタル式腕時計等では、 4つあるいは 3 つの全ての押しボタンを同時に押すことでハードウエアリセットしていた。図 4は、従来の携帯型電子機器の第 3のハードウユアリセット方法を示すブロック図である。各ボタン 1 0 1 、 1 0 2 、 1 0 3の出力信号は、チャタリング防止回路（図示せず）に入力され、ボタンが開閉するときに生じるチャタリングを除去し、 4つあるいは 3つの全てのボタンが押されていることを検出する A N D回路 1 0 4に入力される。 A N D 回路 1 0 4は全てのボタンが押されていることを検出すると、 C P U 3 にリセット信号を出力するので、ソフトウェアが暴走している場合でも C P Uをハードウェアリセットすることが可能であった。（方法 3 ) しかし、これら従来のハ一ドウヱァリセット方法には、それぞれ以下のような課題があった。

(課題 1 ) 方法 1 と方法 2では、携帯型電子機器を防水構造とすることが難であった。 (課題 2 ) 方法 2では、針金等の特殊なものが必要であった。

(課題 3 ) 方法 2 と方法 3では、使用者がハードウヱァリセットの方法を理解していなければ用いることができなかった。

電池を機器から外しておくことでハードウヱァリセットする方法（前記方法 1 ) の場合、携帯型電子機器を防水構造とすることが非常に困難である。使用者が電池を機器から外しておぐことでハ一ドウ.ヱァリセットが可能で、かつ防水可能な携帯犁電子機器の電池取り外し構造を実現しょうとすると、防水構造が非常に複雑で大きく、重くなり'、また製造コストが上がってしまうという課題を有していた。

沈頭型のリセッ. トスイッチでハードゥヱァリセットする方法（前記方法 2 ) の場合、操作面のキーやボタンを防水構造とするのは当然であるが、操作面の裏面に配置された沈頭型リセットスイッチも防水構造とする必要がある。防水構造を有する可動部が機器の表裏それぞれに必要と -なるため、機器が大きくなり、また製造ュストが上がってしまういう /課題を有していた。また、ソフトウェアが暴走してしまつだ場合、沈頭：型リセットスィツチを押すための針金等の細いものが使用者の手元にあ - ¾とは限らず、すぐにハードウェアリセットできないという課題もあつた。さらに、沈頭型リセットスィツチを頻繁に操作することは無いので、使用者によっては、沈頭型リセットスィツチの目的や使用方法を理解し ' ていないためにハードウエアリセットできないとレ、う課題もあった。

防水構造を有するデジタル式腕時計等でよく用いられるハードウェアリセットの方法として、 .4つあるいは 3つの全ての押しボタンを同時に押すことでハードウヱァリセットする方法（前記方法 3 ) の場合、通常の操作において 2つ以上のボタンを同時に押すことはないので、使用者がハードウェアリセットの方法を知らない場合がほとんどである。使用者は、ソフトゥヱァの暴走という問題が発生してから取扱説明初を読みはじめてハードウェアリセットの方法を理解するので、その間機器を使用できないという課題があった。

本発明は、上記のような従来技術の問題点を解決するためになされたものであり、コンピュータ · システムにおいて動作中のソフトウエアが暴走した場合に、簡単な操作で確実に C P Uをリセットできる携帯型電子機器を提供することを目的とする。

■ 発明の開示

上記の目的を達成するために本発明は、ソフトゥヱァが暴走していても C P Uをリセット可能なハードウヱァリセット回路を携帯型電子機器に組み込んだ。ハードウェアリセット回路-は、プッシュ式電源スィッチ

• 1 (以降； '電源スィッチと言う）を一定時間以上押し続けることを検出する検出回路 2 (以降、検出回路と言う）で検出し、暴走している C P Uヘリセット信号を出力する構成とした。 . .. . 図面の簡単な説明： .

図 1は、本発明による携帯型電子機器の第 1実施例を示すプロック図である。

図 2は、従来の携帯型電子機器の第 1のハードウエアリセット方法を示すブロック図である。

図 3は、従来の携帯型電子機器の第 2のハ一ドウエアリセット方法を示すブロック図である。

図 4は、従来の携帯型電子機器の第 3のハードウアリセット方法を示すブロック図である。

図 5は、本発明による携帯型電子機器の第 2実施例を示すブロック図である。図 6は、本発明による検出回路とヮンパルス発生回路の実施例を示す回路図である。

図 7は、図 6の検出回路とヮンパルス発生回路の各信号線の電位を示すタイミング図である。

図 8は、本発明による検出回路の実施例を示す回路図である。

図 9は、本発明による携帯型電子機器の第 3実施例を示すブロック図である。 .

図 1 0は、図 9の各信号線の電位を示す夕ィミング図の第 1例である。図 1 1は、図 9の各信号線の電位を示すタイミング図の第 2例である。図 1 2は、図 9の各信号線の電位を示すタイミング図の第 3例である。図 Γ 3は、図 9の各信号線の電位を示すタイ.ミング図の第 4例である。 ' 図 1 4は、本発明によるプッシュ式電源スイッチの防水構造を示す断面図である。 ' '

図.1 5は、.本発明による腕時計型携帯型電子機器の外観図である.。 . ' 図 1 6は、本発明による第 4実施例の改善例を示すプロック図である。図 1 7は、本発明による電圧変換回路の実施例を示すブロック図である。 + · 図 1 8は、図 1 7の各信号線の電位を示すタイミング図の第 1例であ図 1 9は、図 1 7の各信号線の電位を示すタイミング図の課題例である

図 2 0は、本発明による携帯型電子機器の第 5実施例を示すブロック図である。

図 2 1は、図 2 0の各信号線の電位を示すタイミング図の例である。発明を実施するための最良の形態以下本発明の実施例を、図面をもとに説明する。本発明による第 1の実施例を、図 1 と図 1 5を用いて説明する。

図 1 5は、 L C D等の表示装置 5、電源スイッチ 1 と操作ボタン 4の配置などを示す腕時計型携帯型電子機器の外観図である。図 1は、主に二次電池などの電池 6 (図示せず）で駆動される携帯型電子機器の全体構成を示すブロック図である。

C P U 3はメモリ 3 2に記憶されたソフトウェアに従って動作し、 L C D等の表示装置 5は C P U 3から出力される表示データを使用者が見られるように表示し、操作ボタン 4は使用者の操作を電気信号に変換し C P U 3へ出力し、電池.6は携帯型電子機器全体へ電力を供給し、電源：スィツチ 1は電気的接点を開閉し、検出回路 2は電源スィツチ 1-が一定時間（ t'2 ) 以上押しつづけられているか否かを検出し、検出回路 2は一定時間（ t 2 ) 以上の押し続けを検出すると C P U 3のソフトゥヱァ + .動作を初期化するために、 C P Uにリセット信号を出力する。：

電源スィ、シチ 1の電気的接点の開閉状態.を C P U 3の入力ポー卜で入力し一定時間（ t 1 ) 以上押しつづけられているか否かを、ソフドゥエァに従って動作する C P U 3が検出し、電源オンの状態で電源スィッチ 1がー定時間（ t 1 ) 以上押し続けられていると検出すると、 C P U 3 は携帯型電子機器を電源オフする。検出回路 2は一定時間（ t 2 ) 以上押し続けられているか否かをソフトウェアに従って動作する C P U 3とは関係なくハ一ドウヱァ回路で検出し、一定時間（ t 2 ) 以上の押し続 .けを検出すると C P U 3のソフトゥェァ動作を初期化するためのリセット信号を出力する。

C P U 3で動作中のソフトウェアが暴走した場合、電源スィッチ 1が —定時間（ t 1 ) 以上押し続けられていても C P U 3が携帯型電子機器の電源をオフする動作は保証されないが、 C P U 3とは関係なくハードゥヱァ回路で検出し一定時間（ t 2 ) 以上の押し続けを検出するとリセット信号を出力する動作は保証される。一定時間（ t 1 ) と（ t 2 ) の大小関係は、当然 t 1 < t 2である。仮に t l 〉 t 2 とすると、ソフトゥエアが暴走していない場合でも、 C P U 3は携帯型電子機器を電源ォフする前にリセット信号が出力されてしまう。

次に、本発明による第 2の実施例を図 5から図 8を用いて説明する。図 5は、図 1のプロック図にヮンパルス発生回路 9を追加した構成を示すブロック図である。

検出回路 2から C P U 3へのリセット信号が長い時間出力され続けて C P U 3がリセット状態であり続けるのを避けるために,、ワンパルス発生回路 9を検出回路 2 と C P U 3の間に追加した。. ヮンパルス発生回路 ' ' 9を追加することで、リセット信号が長い時間' C P U 3へ出'力され続けないので、 C P U 3はリセット信号解除後の初期化処理を開始する。 C ： P U 3が初期化処理をすぐに開始するので、使用者は携帯型電子機器が正常に動作し始めたことをすぐに確認できる。

図 6は、本発明による検出回路 2 とヮンパルス発生回路 9の実施例を示す回路図である。

使用者が電源スィツチ 1 を押すと電気的接点が導通し、離すと電気的 _ 接点 1 1が非導通となる。離した状態では電気的接点 1 1が非導通なので信号線 2 1は抵抗 1 2 を介して電池の負極に接続される。押した状態では電気的接点 1 1が導通するので信号線 2 1 は電池の正極に接続される。抵抗 2 4 とコンデンサ 2 6で積分回路を形成し、この積分回路で電源スィッチ 1 を押し続ける時間を設定する。また、 C P U 3の入力ポートに信号線 2 1 を接続し、 C P U 3は、電源スィッチ 1が使用者に押ざれているか否かをいつでも確認できる。また、信号線 2 1の立ち上がりや立ち下がりなどで C P U 3に割り込み信号を供給することもできる。図 7は、図 6の検出回路とヮンパルス発生回路の各信号線の電位を示すタイミング図である。

信号線 2 1 は、電源スィツチ 1 を押すと電池の正極電位、離すと電池の負極電位となる。電源スィツチ 1 を押し続けると抵抗 2 4 を介してコンデンサ 2 6に電荷がたまるので、信号線 2 2の電位は図 7に示すように徐々に高くなる。信号線 2 2の電位がヒステリ.シス特性をもつたィンバータ 2 7のしきい値電圧を越えると、図 7のように信号線 2 3の電位が反転する。ワンパルス発生回路 9は、コンデンサ 9 2と抵抗 9 3で微分回路を形成しているので、信号線 2 3の電位が高い電位から低い電位に急激に落ちると、信号線 ·9 1 には、図 7に示すようなワンパルスが発生する。このワパルスが C P U 3 にリセト信号として供給される。

また、電源スィッチ 1 を離したときの動作は以下である。電源スイツ ' チ 1 を離すと、抵抗 1 ·2 とダイオード 2 5に電流が流れるので.コンデン - .サ,2 6に溜まった電荷は放電する。抵抗 1 ·2の抵抗値.を比較的小さく設定しておけば、信号線 2 2の電位は図 7に示すように急激に降下する。信号線 2 2の電位が急降下すれば、インバタ 2 7の出力端子である信号線 2 3の電位が低電位から高電位へ反転する。ワンパルス発生回路 9 の出力端子である信号線 9 1 は抵抗 9 3で高い電位にブルアップされた状態からさらに高い電位になろうとする力、ダイオード 9 4の順方向電圧 ( V f )まで電位が上昇するとダイォード 9 4に電流が流れこむので、図 7に示すように V f 以上に電位は上がらない。 ·

電源スィツチ 1 を押し続けると、 C P U 3で動作するソフトウエアに関係なく C P U 3にハ一ドゥエァリセットをかける回路例の動作を図 6 と図 7を用いて説明した。図 6の回路例は、発振回路など常時動作する回路がないので低い消費電力を実現可能である。しかし、積分回路と微分回路を抵抗とコンデンサなどで構成しているので、基盤上にコンデンサなど複数の電子部品を配置する必要がある。そこでコンデンサなどの電子部品を使用しないで、カウンタと発振回路などを用いた回路例を図

8に示した。カウンタなどの回路を C P Uと同一チップに集積すれば、基盤上の実装面積を増加することなく実現可能である。

図 8の動作を簡単に説明する。

. .発振回路 2 8は、 C P U 3のソフトウヱァ動作に関係なく常時発振し、カウンタ 2 9にクロックを常に供給する。電源スイッチ 1が押されていない場合、インバータ 1 5の出力信号 1 6がカウンタ 2 9を常にリセットしているのでカウンタ 2 9 は計数動作しない。よって、カウンタの出力信号 3 0は C P U 3にリセット信号 3 0を出力しない。一方、電源スイッチ 1が押されると、ィンバータ 1 5の出力信号 1 6が力ゥンタ 2 9 をリセットしないのでカウンタ 2 9は計数動作を開始する。一定時間が経過すると、カウンタの出力信号 3 0は C P U 3 にリセット信号 3 0を出力し、 C P Uがハードウェアリセットざれる。 .

次に本発明による第 3の実施例を図 1 6.から図 1 9を用いて説明する。 - 本発明による第 4の実施例を、図 1 6と図 1 7-を用いて説明する.。図 1 6は、携帯型電子機器の全体構成を示すブロック図であり、第 1図に示した第 1実施例の応用例である。第 1実施例では C P U 3のみにリセット信号を出力していたが、図 1 6の実施例では、 C P U 3に加えてメモリ 3 2と表示装置 5にもリセット信号を出力し、システムをより確実にリセットしている。また、 C P U とメモリなどの複数の I Cチップにリセット信号を出力する場合、 I Cチップそれぞれの電源電圧が異なるなどの理由により供給すべきリセット信号の電圧レベルも異なる場合がある。'図 1 6の電圧変換回路 5 5は、検出回路 2から出力されるリセット信号を 2つの異なる電圧に変換し、 C P U 3、表示装置 5とメモリ 3 2に供給する。図 1 7は、本発明による電圧変換回路 5 5の実施例を示すプロック図である。マイナス電位側を各 I Cチップの共通.電源（グランド）としプラス電位側が V aと V bの異なる電位を有する 2つの電源が用いられる場合の実施例である。また、各 I Cチップのリセット入力端子は、マイナス電位側が供給されるとリセット状態となり、プラス電位側力供給された状態では非リセット状態となる場合の例である。ヒステリシス特性をもったバッファ 2 7 1は、信号線 2 2の緩やかな電位上昇や下降をある電位レベルを境界にして急峻な電位変化へと変えるためのバッファである。

電源スィッチ 1の電気的接点 1 1がオフの状態では、オープンドレイントランジス夕 2 7 3がォフなので、各 I Cチップへ供給されるリセット信号 5 5 4、 5 5 5は、それぞれプルアップ抵抗 5 5 2、 5 5 3により異なる電位を有する電源（V aおよび V b ) のプラス電位側へ接続される。 .

ダイォード 5 5 1の向きとオープンドレイントランジスタ 2 7 3の'ドレイン端子の接続先は、 V aと V bの電位で決める。す.なわち、オープンドレイントランジスタ 2 7 3がォフの時にブルアップ抵抗 5 5 2、 5' 5 3とダイオード 5 5 1を介して電源 V a'と V b間に電流が流れない方向にダイォドの向きを決める。例えば、図 1 7の例では V a電位が V b電位より大きい（V a > V b ) 場合を示している。

オープンドレイントランジスタ 2 7 3がォフでは、リセット信号 5 5 4、 5 5 5は、それぞれプルアップ抵抗 5 5 2、 5 5 3により異なる電位を有する電源（V aおよび V b ) のプラス電位を保持している。従ってオープンドレイントランジスタ 2 7 3がォフでは、リセット信号 5 5 5は V b電位となるので C P U 3のリセット端子へは V b電位が供給され C P U 3は通常状態、つまり非リセット状態となる。また、リセット信号 5 5 4は V a電位となるので表示装置 5とメモリ 3 2のリセット端子へは V a電位が供給されそれぞれ通常状態、つまり非リセット状態となる。一方、オープンドレイントランジスタ 2 7 3がオンすると、トランジスタのドレイン端子がマィナス電位側（グランド）に接続されるので、抵抗 5 5 2に電流が流れリセット信号 5 5 4がマィナス側電位（グランド）となる。また、ダイオード 5 5 1と抵抗 5 5 3にも電流が流れリセット信号 5 5 5もマイナス側電位（グランド）となる。

.図 1 8は、図 1 7の各信号線の電位を示すタイミング図である。図 7のタイミング図と同様に、信号線 2 1は、電源スィッチ 1を押すと電池のプラス側電位、離すと電池のマイナス側電位となる。電源スィッチ 1を押し続けると抵抗 2 4を介してコンデンサ 2 6に電荷が徐々にたまるので、信号線 2 2の電位は徐々に高くなる。信号線 2の電位がヒステリシス特性をもったバッファ 2 7 1のしきい値電圧を越えると、信号線 2 7 2の電位がマイナス電位側（グラン •ド） -からプラス側電位と.変ィ匕し、ォ一プンドレィ''ントランジスタ 2 7 3がォフからオンへ急峻に変化する。. '

図 1 7のブロック図に示すように、 C P U 3、表示装置 5とメモリ 3 2.などの複数の I Cチップにリセット信号を供給する場合、 'オープンドレイントランジスタ 2 7 3がオフからオンへ急峻に変化することが重要となる b その理由について説明するために、. 図 1 7と図 1 9を用いて、オープンドレイントランジスタ 2 7 3がオフからオンへ緩やかに変化する場合の問題点について説明する。図 1 7のブロック図において、ヒステリシス特性をもったバッファ 2 7 1が無い場合を仮に想定するとその動作は、図 1 9に示すタイミング図となる。 ·信号線 2 2の電位力徐々に高くなると、オープンドレイントランジスタ 2 7 3が完全なオフから徐々にオンし、プルァップ抵抗 5 5 2に電流が流れ始める。抵抗 5 5 2に電流が流れるに従い、図 1 9の 5 5 aのタイミングで示すように、信号線 5 5 4の電位が V aから徐々に低下し始める。信号線 5 5 4の電位が更に低下すると、プルァップ抵抗 5 5 3とダイオード 5 5 1にも電流が流れ始める。抵抗 5 5 3とダイオード 5 5 1に電流が流れるに従い、図 1 9の 5 5 bのタイミングに示すように、信号線 555の電位が Vbから徐々に低下し始める。ここで、 CPU3のリセット端子の入力回路が反応する電位を仮に V 30 1とし、表示装置 5とメモリ 32のリセット端子の入力回路が反応する電位を仮に V 5 01とすると、信号線 301と信号線 501、信号線 32 1はそれぞれ図 19 のタイミング図に示す 55 cと 55 dのタイミングで有効となる。 55 cから 55 dまでの期間を t LCD 0 f f とする。 t LCD 0 f f の期間では、表示装置 5とメモリ 32がリセットされた状態で、 C P U 3にはリセットがかかつていない状態となってしまう。仮に、このような状態で電源スィッチ 1がオン状態からオフ状態に変化すると、システムの一部にのみリセットがかかった状態となり不都合が生じる。例えば、図 1 9のタイミング 55 eで電源スィッチ 1がオンからオフに変化すると、図 19に示す様に表示装置 5とメモリ 32のリセ;ノト端子の信号 501と 32 1は出力されるが、 CPU 3のリセット端子の信号 301は出力されない。

以上のような問題が発生しないように、ヒステリシス特性をもったバッファ 271を用い、オープンドレイントランジスタ 273が急峻に変化するように标成する ₀ . '■ ' - なお図 1 7において、電源スィツチ 1を離したときの動作は図 7のタイミング図と同様に、電源スィッチ 1を離すとコンデンサ 26に溜まった電荷力放電し、信号線 22の電位は比較的急峻に降下し、オープンドレイントランジスタ 273がオンからオフに急峻に変化する。オープンドレイントランジスタ.27 3がオフするのでリセット信号 554と 555は、それぞれプルアップ抵抗 5 52と 553により、異なる電位を持つ電源 V aと Vbに接続され、リセット状態が解除される。

次に、本発明による第 4の実施例を図 9から図 1 3を用いて説明する。図 9は、電源スイッチ 1 による電源制御回路 8の動作と、電源スィッチ 1 による検出回路 2の動作を説明するための図である。電源スィツチ 1の出力信号 1 7は、検出回路 2 と〇 R回路 7に接続され、電源スィッチ 1が押されると出力信号 1 7は高い電位（論理 1 ) を出力する。 0 R回路 7の別の入力端子には C P U 3のソフトゥヱァで制御される出力信号 3 1が接続され、 0 R回路 7はいずれか 1つの入力が ?¾理 1である時に出力信号 7 1 を制御し電源制御回路 8·を電源オンする c 電源制御回路 8が電源オンするとその出力信号 8 1が出力され C P U 3 が動作する。検出回路 2は、電源スィッチ 1がー定時間（ t 2 ) 以上押し続けられたことを検出するとその出力信号である C P Uへのリセット信号 1 8を出力し、 C P U 3を初期化する。

図 1 0を用いて、携帯型電子機器の電源オフの状態で電源スィッチ 1 が押され、一定時間（ t 1 o n) が経過する前に離しだ時の動作を説明する。 ' ' . ■

. 電源オフの状態で電源スイッチ 1が押されると 0 R回路 7の 1つの入力が論理 1 となり.、即座に電源制御回路 8が電源オンし C P U.3が動作開始する。 C P U 3は動作開始から一定時間（ t l o n) をソフトゥヱァで計数開始する。一定時間（ t 1 0 η')'を C P U 3が計数完了する以前に電源スィッチ 1が離れると、 0 R回路 7の 2つの入力が共に論理 0 となり、即座に電源制御回路 8が電源オフし C P U 3への電源供給が遮断され動作停止する。

：図 1 1 を用いて、携帯型電子機器の電源オフの状態で電源スィッチ 1 が押され、一定時間（ t l o n) が経過した後に離した時の動作を説明する。 ― .

電源オフの状態で電源スィツチ 1が押される'と O R回路 7の 1つの入力が論理 1 となり、即座に電源制御回路 8が電源オンし C P U 3が動作開始する。 C P U 3は動作開始から一定時間（ t 1 0 n) をソフトゥェァで計数開始する。一定時間（ t I o n) を C P U 3が計数完了すると、 C P U 3 のソフトゥエアで制御される出力信号.3 1 を論理 0から 1 に変更する。その後に電源スイッチ 1が離れても出力信号 3 1が論理 1 なので、電源制御回路 8は電源オフせず C P U 3への電源供給が遮断されず C P U 3は動作継続する。

図 1 2 を用いて、携帯型電子機器の電源オンの状態で電源スィッチ 1 が押され、一定時間（ t 1 )が経過した後に離した時の動作を説明する。電源オンの状態で電源スィッチ 1が押されると、 C P U 3は電源スィツチ 1が押されてから一定時間（ t ί )をソフトウェアで計数開始する。一定時間（ t 1 ) を C P U 3が計数完了すると、 C P U 3のソフトゥェァで制御される出力信号 3 1 を論理 1から 0に変更する。その後に電源スイツチ.1が離れると、 0 R回路 7の 2つの入力が共に論理 0どなり、即座に電源制御回路 8が電源オフし C P U 3への電源供給が遮断され動作停止する。 - 図 1 3 を用いて、携帯型電子機器のソフトウエアが暴走した状態で電源スィッチ 1が押され、一定時間（ t 2 ) が経過した後に離した時の動作を説明する。 · '

電源オンの状態で電源スィツチ 1が押さ.れても C P U 3が暴走していると、電源スィツチ 1が押されてから一定時間（ t 1 ) をソフトウェアで計数できない。検出回路 2がー定時間（ t 2 ) 以上押し続けられたことを検出するとその出力信号であるリセット信号 1 8を出力し、 ' C P U 3を初期化する。 -

C P U 3の初期化処理は 2種類ある。ハードウヱァ初期化とソフトゥエア初期化である。リセット信号 1 8を C P Uが受け付けると、 C P U は最初にハードゥヱァ初期化し次にソフドウヱァ初期化する。 C P Uやその出力ポートによりハードウェア初期化の内容は異なる。しかし、ノヽ一ドウヱァ初期化により出力信号 3 1がどのような状態に設定されても、ソフトウェア初期化において出力信号 3 1を論理 0に確実に変更すれば何の問題もない。一定時間（ t 2) でリセット信号 1 8が出力された後に、電源スィッチ 1が離れるとリセット信号 1 8が解除され、電源制御回路 8が電源オフする。

· 使用者にとって図 1 2における電源オフ操作と図 1 3におけるリセット操作は、ほとんど同じである。使用者が電源スイッチ 1 を押している. 一定時間（ t 1 ) と（ t 2) が異なるだけである。そして携帯型電子機器の携帯方法や使用目的に従って一定時間（ t 1 ) と（ t 2) を機器の設計時に設定すればよい。使用者が一定時間（ t 1 ) と（ t 2) を変更できる構成とする必要は特にない。 .

例えば、.携帯電話な:どのように、通常待ち受け状態の電源オン状態であり、時々混雑した電車に乗る時などに電源オフし、胸ボケッドなどに携帯し誤って電源スィツチを短い時間押してしまう可能性があるふた無 ·、'' し形状の場合、一定時間 ·（ t 1 0 n) と .（t 1 ) をある程度長い時間、 .. 例えば 3秒、一定時間（ t 2 ) を 4秒以上 6秒以下などに設定する。

上記の例では一定時間（ t 2) を 4秒以上 6秒以下としたが、これは · 図 6に示すように検出回路 2の積分回路を抵抗とコンデンサなどで構成しており、コンデンサなどの容量値のばらつきがあることを想定しているからである。無論、図 8に示すように検出回路 2を精度の良い発振回路 2 8 とカウンタ 2 9などで構成すれば、'一定時間（ t 2 ) をほぼ正確に 4秒に設定することも可能である。

また別の例として、ふた付きの P D Aなどのように、通常ふたを閉めて電源オフ状態であり、時々鞠から取り出しふたを開けて電源オンし使用するような機器の場合、ふたを閉めておけば誤って電源スィツチを押してしまう可能性がないので、またふたを開けてから即座に電源オンし使用したいので、一定時間（ t 1 0 n) を短い時間、例えば 0. 1秒、一定時間（ t 1 ) を比較的短い時間、例えば 1秒、一定時間（ t 2 ) を 2秒以上などに設定する。

また別の例として、腕時計型の携帯電話などを考えた場合、通常待ち受け状態の電源オン状態であり、時々混雑した電車に乗る時などに電源オフし、手首に携帯し電源スィッチの配置と構造によっては、誤って電源スィツチを短い時間押してしまう可能性がほとんどない場合、一定時間（ t 1 0 n ) と（ t 1 ) を比較的長い時間、例えば 2秒、一定時間（ t 2 ) を 3秒以上などに設定する。

いずれの場合も、使用者は、電源スィツチ 1 を 1秒から 3秒間押し続ける通常の操作により携帯型電子機器の電源をオフする。そしてごくまれに発生するソフトウヱァの暴走により動作が異常だと感じたときに、いつたん携帯型電子機器の電源をオフしてみようどいう自然な発想があれば、'使用者は特にソフトウヱァが暴走した時にリセット操作す'る必要があるという専^的な知識が無くても、通常の操作である電源.オフ操作 .をするつもりで電源スィツチを 2秒から 4秒以上押し続けることで自然にリセット操作することが可能である。 · * .

、図 1 4は、電源スィッチ 1の防水構造を示す断面図である。 .

防水ケース 1 1 0に円形の穴をあけ、パッキン 1 1 2 を取付けたスィツチ可動部 1 1 1 を防水ケース 1 1 0に取付けている。スィツチ可動部 1 1 1の先端には溝 1 1 3 とつめ 1 1 4がある。溝 1 1 3によりつめ Γ 1 4はバネ性をもち、つめ 1 1 4がケース 1 1 0にひっかかり抜けないような構造である。

ポリドーム 1 1 5は、スイツチ可動部 1 1 1 の先端とフレキシブル基盤 1 1 6の間にあり、スイツチ可動部 1 1 1 を押上げている。使用者がスィッチ可動部 1 1 1 を押し下げると、ポリドーム 1 1 5がつぶれ、ポリドーム 1 1 5 とフレキシブル基板 1 1 6の電気的接点が導通する。また、使用者がスィツチ可動部 1 1 1から指を離すと、ポリドーム 1 1 5 がドーム状の元の形に戻り電気的接点が非導通となる。

次に、本発明による第 5の実施例を、図 2 0を用いて説明する。

図 2 0は、図 9に示した実施例の一部を変更した例である。電源スィツチ 1、検出回路 2、 O R回路 7、電源制御回路 8および C P U 3の機能と動作は、図 9に示した実施例と同等である。

図 1 0を用いて、図 9の実施例における携帯型電子機器の電源オフの状態で電源スイッチ 1が押され、一定時間（ t 1 0 n ) が経過する前に離した時の動作を説明したカ^ 図 2 0の実施例においても同じ動作である。

図 1 1 .を用いて、図 9の実施例における携帯型電子機器の電源オフの状態で電源スィッチ 1力押され、一定時間（t 1 o n ) 力ま過した後に離した時の動 ' 作を説明したが、図 2· 0の実施例においても同じ動作である。 '

' 図 1 2を用いて、図 9の実施例における携帯型電子機器の電源オンの状態で . 電源スィッチ 1が押され、.一定時間（t 1 ) が経過した後に離レた時の動作を説明したが、図 2 0の実施例においても同じ動作である。

図 2 1を用いて、'携帯型電子機器のソフトウェアが暴走した状態で電源スィ - ツチ 1が押され、一定時間（ t 2 )が経過した後に離した時の動作を説明する。

電源ォンの状態で電源スイッチ 1力 s押されても C P U 3力暴走していると、電源スイッチ 1が押されてから一定時間（ t 1 )をソフトゥヱァで計数できない。検出回路 2がー定時間（ t 2 ) 以上押し続けられたことを検出するとその出力信号である信号 1 8を出力し、オープンドレイントランジスタ 2 7 3をオンする。オープンドレイントランジスタ 2 7 3がオンすると、抵抗 7 2に電流が流れ信号線 7 3は、マイナス電位側（グランド）の電位を示し、電源制御回路 8 がオフ状態となり出力端子 8 1の電位が低下する。出力端子 8 1の電位を監視している電圧検出回路 8 2が電位低下を検出すると、 C P U 3を初期化すべく信号線 8 4を出力する。産業上の利用可能性

以上説明したように、本発明によれば、防水型の携帯型電子機器で動作するソフトゥヱァが暴走してしまい全ての操作ボタンゃキーが操作不能とな'つてしまう場合でも、機器から電池を取り外す必要が.ないので、使用者が電池を取り外し可能でかつ防水可能な構造を有する必要がない ₍ また、プッシュ式の電源スィツチを押し続けることでハ一ドウヱァリセ-ットするので、針金等の特殊なものが必要ないさらに、使用者が通常よく使う電源ォン · オフの操作とハードウエアリセットの操作がよく似ているので、使用者はハードウェアリセッドの操作方法を特に学習する必要がない。ソフトゥヱァが暴走しているとか'、ノヽードウエアリセッドとかの専門的知識がない場合でも、ソフトウェアが動作'しない（暴走した）ので電源を一度ォフしてみるというごく自然の操作でハ一ドウヱァリセットすることができる。

Claims

請求の範囲

1. ソフトウヱァに従って動作する C P Uから構成される携帯型電子機器において、前記携帯型電子機器に設けられたプッシュ式スィッチが予め定められた時間（ t 2 )以上押しつづけられていることを検出すると、前記 C P Uの動作を初期化するリセット信号を出力する検出回路を有することを特徴とする携帯型電子機器。

2. 前記プッシュ式スィッチは、予め定められた時間（ t 1 ) 以上押し続けることで前記携帯型電子機器をオン又はオフする電源スィツチであり、時間（ t 2 ) は、時間（ t 1 ) よりも長いことを特徴とする請求項 1記載の携帯型電子機器。

3. 前記電源スィツチ（ 1 ) の開閉状態を C P U (3 の入力ポートか - ■ +ら入力し、一定時間（ t 1 ) 以上押しつづ'けちれるか否かをソフトウェァに従って動作する C P U (3) が検出し、電源オンの状態で一定時間 . ( t .1 ):以上押し続けられていると検出すると C P U (3 ) は携帯型電子機器の全部または一部の電源をオフし、前記検出回路（2 ) はソフトゥ iァに従って動作する C P U (3 ) とは関係なく一定時間（ t 2) 以上押し続けられるか否かをハードウヱァ回路で検出し、前記検出回路 ( 2 ) は一定時間（ t 2 ) 以上の押し続けを検出すると C P U ( 3 ) のソフトゥヱァ動作を初期化するためのリセット信号を出力することを特徴とする請求項 2記載の携帯型電子機器。

4. メモリに記憶されたソフトウェアに従って動作する C P U (3 ) と、 C P U (3) から出力される表示データを使用者が見られるように表示する表示装置（ 5) と、使用者の操作を C P U (3) へ出力する操作ボタン（4 ) と、携帯型電子機器を駆動する電池（ 6) と、電気的接点を開閉する前記プッシュ式電源スィッチ（ 1 ) と、プッシュ式電源スイツチ（ 1 ) がー定時間（ t 2 ) 以上押しつづけられるか否かを検出する前記検出回路（2 ) とで構成されることを特徴とする請求項 3記載の携帯型電子機器。

5. 少なくとも 2つの条件の内いずれか 1つの条件が成りたつとき出力を有効にする O R回路（7) と、 O R回路（ 7) の出力により C P U (3) の電源を制御する電源制御回路（8) とで構成され、 O R回路（ 7) の 2つの条件の内の 1つの条件（ j 1 ) はプッシュ式電源スィッチ（ 1 ) を押すことで成立し、他の条件（ j 2 ) はソフトゥヱァに従って動作する C P U(3 )の出力ポートが 1か 0の論理値を出力することで成立し、条件（ j 2 ) が成立している時にプッシュ式電源スィッチ（ 1 ).の開閉状態を C P U (3) の入力ポートで入力し一定時間（ t 1 ) 以上押しつづけられるか否かをソフトウェに従って動作する' C P U (3 ) が検出し、プッシュ式電源スィッチ（ 1 ) がー定時間 ( t 1 ) 以土し続けられていると検出すると C P U (3 ) は条件（ j 2 )'が成立した状態から成立しない状態.へ切替えるべく C P U (3 ) の出力ポートの論理値を制御し、検出回路（2 ) は一定時間（ t 2) 以上押し続けられるか否かをソフトゥヱァに従って動作する C P U (3 ) とは関係なくハードウ主ァ回路で検出し、検出回路 .（2 ) は一定時間（ t.2 ) 以上の押し続けを検出すると C P U (3 ) のソフトゥェァ動作を初期化するためのリセット信号を出力することを特徴とする請求項 2記載の携帯型電子機器。

6'. メモリに記憶されたソフトウエアに従って動作する C P ϋ ( 3 ) と、携帯型電子機器を駆動する電池（ 6 ) と、電気的接点を開閉するプッシュ式電源スィッチ（ 1 ) と、プッシュ式電源スィッチ（ 1 ) がー定時間 ( t 2 ) 以上押しつづけられるか否かを検出する検出回路（2 ) とで構成されることを特徴とする請求項 5記載の携帯型電子機器。

7. プヅシュ式電源スイッチ（ 1 )はプル抵抗と電気的接点で構成され、 OR回路（7) は 2個のダイオードで構成されることを特徴とする請求項 6記載の携帯型電子機器。

8. プッシュ式電源スィッチ（ 1 ) の押しつづけ時間について、ソフトゥヱァに従って動作する C P U (3)が検出する一定時間（ t 1 ) より、検出回路（2 ) が検出する一定時間（ t 2 ) のほうが長いことを特徴と 5 する請求項 1から請求項 7記載の携帯型電子機器。

9..プッシュ式電源スイッチ（1) の可動部分が防水構造であることを特徴どする請求項 1から請求項 8記載の携帯型電子機器。

1 0. 前記検出回路（2 ) の出力信号線 2 2の緩やかな電位上昇や下降をある電位レベルを境界にして急峻な電位変化へと変えるためのヒステ

10 リシス特性をもつたバッファ 2 7 1を有することを特徴とする請求項 1 から請求項 8記載の携帯型電子機器。

1 1. 少なくとも 2つの条件の内いずれか 1つの条件が成りたつとき出力を有効にする OR回路（7) と、' OR回路（7) の出力により C PU (3) の電源

.. を制御する電源制御回路 .（8) と、電源制御回路（8) の出力電圧を監視す,る i5 電圧検出回路（82) どで構成され、 OR回路（7) の 2つの条件の内の 1つの条件（ j 1 )· はプッシュ式電源スイッチ（ 1 ) を押すこどで成立し、他の条件（j 2) はソフトウェアに従って動作する C PU (3) の出力ポートが 1力、 0の論理値を出力することで成立し、条件（j 2) が成立している時にプッシュ式電源スィッチ（1) の開閉状態を CPU (3) の入力ポートで入力し一定 0 時間（t 1) 以上押しつづけられるか否かをソフトゥ iァに従って動作する C PU (3) が検出し、プッシュ式電源スィッチ（1) がー定時間（t 1) 以上押し続けられていると検出すると CPU (3) は条件（j 2) が成立した状態から成立しない状態へ切替えるべく CPU (3) の出力ポートの論理値を制御し、検出回路（2) は一定時間（t 2) 以上押し続けられるか否かをソフトゥ 5 ヱァに従って動作する C PU (3) とは関係なくハードウェア回路で検出し、検出回路（2) は一定時間（t 2) 以上の押し続けを検出すると電源制御回路 (8) の出力電圧を低下させ、電圧検出回路（82) は電源制御回路（8) の出力電圧の低下を検出した時点で CPU (3) のソフトゥヱァ動作を初期化するためのリセット信号を出力することを特徴とする請求項 2記載の携帯型電子機 ¾·。