WO2003093970A3 - Vorrichtung und verfahren zum berechnen eines ganzzahligen quotienten - Google Patents

Vorrichtung und verfahren zum berechnen eines ganzzahligen quotienten Download PDF

Info

Publication number
WO2003093970A3
WO2003093970A3 PCT/EP2003/004427 EP0304427W WO03093970A3 WO 2003093970 A3 WO2003093970 A3 WO 2003093970A3 EP 0304427 W EP0304427 W EP 0304427W WO 03093970 A3 WO03093970 A3 WO 03093970A3
Authority
WO
WIPO (PCT)
Prior art keywords
processing
capturing
integer quotient
processing steps
information
Prior art date
Application number
PCT/EP2003/004427
Other languages
English (en)
French (fr)
Other versions
WO2003093970A2 (de
Inventor
Wieland Fischer
Jean-Pierre Seifert
Original Assignee
Infineon Technologies Ag
Wieland Fischer
Jean-Pierre Seifert
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag, Wieland Fischer, Jean-Pierre Seifert filed Critical Infineon Technologies Ag
Priority to AU2003224137A priority Critical patent/AU2003224137A1/en
Publication of WO2003093970A2 publication Critical patent/WO2003093970A2/de
Publication of WO2003093970A3 publication Critical patent/WO2003093970A3/de

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
    • G06F7/722—Modular multiplication

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

Die Verarbeitungseinrichtung ist ausgebildet, um in einem Verarbeitungsschritt ein bezüglich des Moduls reduziertes Zwischenergebnis (Z) zu berechnen, das von einem oder mehreren Bits Bits des binären Multiplikators abhängt, die in dem Verarbeitungsschritt betrachtet werden. Die Vorrichtung umfasst ferner eine Protokollierungseinrichutung zum Protokollieren von Reduktionsinformationein den jeweiligen Verarbeitungsschritten und von Ordnungsinformationen über durch eine oder mehrere durch den jeweiligen Verarbeitungsschritt betroffene Stellen des ganzzahligen Quotienten, sowie eine Auswertungseinrichtung (14) zum Auswerten der Ordnungsinformationen und der Reduktionsinformationen aus den Verarbeitungsschritten, um den ganzzahligen Quotienten (Q) zu erhalten. Durch Mit-Protokollieren der Reduktionsinformationen und der Ordnungsinformationen in den Verarbeitungsschritten kann ein üblicherweise Hardware-mässig implementierter Befehl zur Durchführung einer modularen Multiplikation dahin gehend ergänzt werden, um auch das Ergebnis der DIV-Operation, also den ganzzahligen Quotienten, auszugeben.
PCT/EP2003/004427 2002-04-29 2003-04-28 Vorrichtung und verfahren zum berechnen eines ganzzahligen quotienten WO2003093970A2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AU2003224137A AU2003224137A1 (en) 2002-04-29 2003-04-28 Device and method for calculating an integer quotient

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE2002119164 DE10219164B4 (de) 2002-04-29 2002-04-29 Vorrichtung und Verfahren zum Berechnen eines ganzzahligen Quotienten
DE10219164.6 2002-04-29

Publications (2)

Publication Number Publication Date
WO2003093970A2 WO2003093970A2 (de) 2003-11-13
WO2003093970A3 true WO2003093970A3 (de) 2004-07-15

Family

ID=29264906

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2003/004427 WO2003093970A2 (de) 2002-04-29 2003-04-28 Vorrichtung und verfahren zum berechnen eines ganzzahligen quotienten

Country Status (4)

Country Link
AU (1) AU2003224137A1 (de)
DE (1) DE10219164B4 (de)
TW (1) TW200400442A (de)
WO (1) WO2003093970A2 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006025713B9 (de) 2005-10-28 2013-10-17 Infineon Technologies Ag Kryptographie-Vorrichtung und Kryptographie-Verfahren zum Berechnen eines Ergebnisses einer modularen Multiplikation
DE102006025569A1 (de) 2005-10-28 2007-05-03 Infineon Technologies Ag Vorrichtung und Verfahren zum Berechnen einer Multiplikations-Additions-Operation und zum Berechnen eines Ergebnisses einer modularen Multiplikation
DE102006025673B9 (de) * 2005-10-28 2010-12-16 Infineon Technologies Ag Rechenwerk zum Reduzieren einer Eingabe-Zahl bezüglich eines Moduls
DE102006025677B4 (de) 2005-10-28 2020-03-12 Infineon Technologies Ag Vorrichtung und Verfahren zum Berechnen eines Ergebnisses einer Summe mit einem Rechenwerk mit begrenzter Wortlänge
US20220121424A1 (en) * 2020-10-21 2022-04-21 PUFsecurity Corporation Device and Method of Handling a Modular Multiplication

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3631992A1 (de) * 1986-03-05 1987-11-05 Holger Sedlak Kryptographie-verfahren und kryptographie-prozessor zur durchfuehrung des verfahrens
EP0351829A2 (de) * 1988-07-19 1990-01-24 Nec Corporation Dividierschaltung für ganze Zahlen, versehen mit einer Überlaufdetektionsschaltung
US5710730A (en) * 1995-03-31 1998-01-20 International Business Machines Corporation Divide to integer
WO2002033885A1 (en) * 2000-10-17 2002-04-25 Novacatus Invest Ab Modular multiplication for rsa and other assymetric encryption/decryption

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2768245B1 (fr) * 1997-09-09 1999-10-15 Sgs Thomson Microelectronics Procede de production d'une division entiere avec un coprocesseur d'arithmetique modulaire
FR2777098B1 (fr) * 1998-04-02 2001-04-13 Sgs Thomson Microelectronics Procede de realisation ameliore d'une division entiere

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3631992A1 (de) * 1986-03-05 1987-11-05 Holger Sedlak Kryptographie-verfahren und kryptographie-prozessor zur durchfuehrung des verfahrens
EP0351829A2 (de) * 1988-07-19 1990-01-24 Nec Corporation Dividierschaltung für ganze Zahlen, versehen mit einer Überlaufdetektionsschaltung
US5710730A (en) * 1995-03-31 1998-01-20 International Business Machines Corporation Divide to integer
WO2002033885A1 (en) * 2000-10-17 2002-04-25 Novacatus Invest Ab Modular multiplication for rsa and other assymetric encryption/decryption

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
WALTER C D: "Fast Modular Multiplication Using 2-Power Radix", INTERNATIONAL JOURNAL OF COMPUTER MATHEMATICS, GORDON AND BREACH PUBLISHERS, LONDON,, GB, vol. 3, 1991, pages 21 - 28, XP002272738, ISSN: 0020-7160 *

Also Published As

Publication number Publication date
TW200400442A (en) 2004-01-01
WO2003093970A2 (de) 2003-11-13
AU2003224137A1 (en) 2003-11-17
DE10219164A1 (de) 2003-11-20
DE10219164B4 (de) 2004-12-02

Similar Documents

Publication Publication Date Title
WO2003021373A3 (en) Vector-matrix multiplication
IL170304A (en) Chaos theoretical exponent value calculation system
US20180224882A1 (en) Systems and Methods for Efficient Fixed-Base Multi-Precision Exponentiation
El-Danaf et al. The use of adomian decomposition method for solving the regularized long-wave equation
EP1306750A3 (de) Berechnung Multi-Skalarer Multiplikationen in der Prüfung einer elliptischen Kurvenunterschrift
WO2001097007A3 (en) Math coprocessor
KR960018873A (ko) 곱합연산기 및 그것을 사용한 데이타 처리장치
NO20051806D0 (no) Beregningsmessig effektiv matematisk maskin
DE50310711D1 (de) Verfahren, datenverarbeitungseinrichtung und computerprogrammprodukt zur datenverarbeitung
US20030037080A1 (en) Technique for approximating functions based on lagrange polynomials
ATE357016T1 (de) Verfahren und vorrichtung zum modularen multiplizieren und rechenwerk zum modularen multiplizieren
ATE458219T1 (de) Verfahren zur datenverarbeitung mit modularer potenzierung und dazugehörige vorrichtung
CN1650254B (zh) 计算模数乘法之结果的装置及方法
WO2003093970A3 (de) Vorrichtung und verfahren zum berechnen eines ganzzahligen quotienten
WO2007085012A3 (en) Pre-saturating fixed-point multiplier
EP1524611A3 (de) Vorrichtung und Verfahren zur Bereitstellung von Informationen für einen Benutzer
US10057064B2 (en) Computational method, computational device and computer software product for montgomery domain
Bernstein How to find smooth parts of integers
TW200420117A (en) Image processing apparatus and image display apparatus
WO2004099978A3 (en) Apparatus and method to identify data-speculative operations in microprocessor
WO2006033084A3 (en) Image interpolation.
RU2292580C2 (ru) Арифметический вычислитель
EP1818810A3 (de) Schaltkreis und Verfahren zur Vervielfältigung langer ganzzahliger Werte
TW200612329A (en) Galois field multiplier and multiplication method thereof
EP1298534A3 (de) Verfahren und vorrichtung zur beurteilung von ähnlichkeit

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PH PL PT RO RU SC SD SE SG SK SL TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WA Withdrawal of international application
NENP Non-entry into the national phase

Ref country code: JP

REG Reference to national code

Ref country code: DE

Ref legal event code: 8642