WO2003012839A1 - Verfahren zum tempern einer resistschicht auf einem wafer - Google Patents

Verfahren zum tempern einer resistschicht auf einem wafer Download PDF

Info

Publication number
WO2003012839A1
WO2003012839A1 PCT/EP2002/007954 EP0207954W WO03012839A1 WO 2003012839 A1 WO2003012839 A1 WO 2003012839A1 EP 0207954 W EP0207954 W EP 0207954W WO 03012839 A1 WO03012839 A1 WO 03012839A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
heat
resist layer
gas
heating
Prior art date
Application number
PCT/EP2002/007954
Other languages
English (en)
French (fr)
Inventor
Wolfgang Jäger
Michael Rogalli
Stephan Wege
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of WO2003012839A1 publication Critical patent/WO2003012839A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers

Definitions

  • the invention relates to a method for tempering a resist layer on a wafer, in particular a resist layer for contact holes, in which the wafer provided with the resist layer is heated to a temperature in the range from approximately 100 to 300 by means of a heating block with a flat heating surface in a predetermined ambient atmosphere ° C is heated.
  • Resist layers are used in the context of lithographic processes for structuring wafers, and generally of semiconductors.
  • a special application is the use of so-called single-layer photoresist or single layer
  • Resist for the formation of contact holes especially in the context of future technologies.
  • the so-called standard resist flow with the sub-steps ARC (ARC stands for Anti Reflective Coating), coating, softbake, exposure and development, resist layers are thermally post-treated by tempering.
  • ARC Anti Reflective Coating
  • resist layers are thermally post-treated by tempering.
  • a modified so-called flow hardbake at elevated temperature the resist or photoresist layer flows through the action of heat and thus reduces the contact hole size.
  • This flow of the photoresist is critical because it is difficult to control due to temperature differences in the annealing step, due to different environmental conditions from day to day and during the course of a day, and due to irregularities in the devices used for the annealing step, i.e. , a heating block in the form of a heating plate, the so-called hot plate.
  • the wafer When the resist layer is tempered, the wafer is typically coupled to the heating plate via a spacer. This tempering step, which takes place in the ambient atmosphere, inevitably leads to the strongly different contact hole sizes after the flow process, both within a wafer and from wafer to wafer. This problem arises in particular with small and very small structure widths.
  • One consequence of the strongly fluctuating contact hole sizes is either a correspondingly large reject rate or a correspondingly large outlay when reworking the structured resist or photoresist in lithography.
  • a heating plate as in the method of the type mentioned at the outset, has not yet been available.
  • this approach is associated with other problems and a relatively large outlay, which is why it is less suitable for economical process management.
  • the invention provides a touch free, thermally conductive coupling of the wafer to the flat heating surface of a heating block designed to form a gas layer between the wafer and this heating surface.
  • this contact-free coupling of the wafer to the flat heating surface of the heating block is carried out by floating mounting of the wafer on the heating surface in the manner of an air cushion, which is however so thin that rapid, almost instantaneous heat transfer to the wafer and its resist layer is ensured is.
  • a heat-conducting gas is used as the gas that carries the wafer and couples it around the heating surface, which ensures conductive heat transfer from the heating surface to the wafer.
  • Both a gas that does not react with the material of the resist layer and one that specifically reacts with this material can be used, for example to harden the surface of the wafer and / or to increase its resistance.
  • Noble gases, in particular helium, are preferred for this purpose.
  • Another suitable gas is hydrogen.
  • Another advantage of the contact-free thermal coupling of the wafer to the flat heating surface of the heating block by means of a heat-conducting gas consists in a particularly high uniformity of the temperature distribution, which results on the wafer in this way.
  • uniformity of the temperature distribution on the wafer can be achieved with a fluctuation range of + 1 K over a wafer with a diameter of 200 mm at temperatures greater than 100 ° C.
  • the reproducibility is typically ⁇ 0.6 K from wafer to wafer.
  • the method according to the invention ensures due to Even and efficient heat transfer through the air cushion arrangement, that a 12-inch wafer with a deflection of up to typically 1mm can be aligned to 100 ⁇ , i.e. to a tenth, by the even contact pressure of the heat-conducting gas, which means that even relatively strongly wavy wafers can still be aligned can be processed reliably.
  • the method according to the invention can easily be carried out as an off-line method, since there is no mandatory time coupling between the development and the hardbake step.
  • the method according to the invention can also advantageously be used as an on-in method in a production line for applying a resist layer to wafers.
  • the heat-conducting gas is conducted to the top of the wafer in order to expose the wafer to the same ambient temperature on all sides.
  • the wafer arranged with its underside by means of a supporting thin gas layer on the flat heating surface of the heating block is processed in this way overall in the same gas atmosphere, ie in particular on the top and bottom.
  • This approach of processing the entire wafer in the same atmosphere is optimized with regard to rapid and uniform heat transfer from all sides, in that a heating block is preferably arranged opposite the top of the wafer in addition to the bottom, the flat heating surface of which is contact-free via a thin layer of the heat-conducting gas on the wafer is thermally coupled.
  • This thin layer preferably has the same thickness as the thin layer which supports the wafer in the manner of an air cushion on the heating surface of the heating block carrying the wafer.
  • the thin heat-conducting gas layer which carries the wafer and thermally couples it to the heating surface of the heating block, as does the thin gas layer provided on the other wafer side between the top of the wafer and the further heating block with a thickness of between 0.01 and 1 mm, preferably about 0.1 mm.
  • a device for indirectly coupling a wafer to a heating block or to two heating blocks lying opposite one another is known, namely in the form of the so-called Levitor 4000 (see for example " Floating Wafer Rapid Thermal Furnace Levitor 4000, 7th International Conference on Advanced Thermal Processing of Semiconductors - RTP '99)
  • the Levitor 4000 is primarily used for high temperature processes, typically for processes up to 1000 ° C for oxidation purposes, crystal annealing and tempering It is also known to use the Levitor 4000 for temperature processes that take place below 400 ° C., but only in connection with metal and low-dielectric tempering processes.
  • FIG. 1 and 2 show two schematic representations of a photoresist hole structure on a wafer before the tempering step (FIG. 1) and after the tempering step (FIG. 2), in which step paint flow takes place, and
  • FIG. 2 schematically shows in cross section an installation for carrying out the method according to the invention for tempering a resist layer on a wafer.
  • the wafer area to be structured is designated by reference number 10.
  • the surface area of the wafer from which the contact hole is to be produced with the aid of dry or wet chemical etching is designated by the reference number 11.
  • the surface area 11 is defined by the bottom of a lacquer layer applied to a photoresist layer 12 on the upper side of the wafer, in which a hole is formed in a manner known per se, which is designated by the reference number 13, and which extends to the surface area 11 of the Wafers 10 extends down.
  • the hole 13 in the area 11 has a diameter CDli, which is smaller than a diameter CD2 ⁇ halfway up the hole 13 in the photoresist 12.
  • Fig. 1 shows that the top of the photoresist layer 12 passes over a sharp edge 14 in the hole 13.
  • a similarly sharp edge 15 is found in the transition region of the photoresist layer 12 at the bottom of the hole 13 formed in the lacquer layer 12 to the surface 11.
  • FIG. 2 shows that the sharp edges 14 and 15 are replaced by blurred or rounded edges 14 'and 15' and that the size of the hole 13 'is smaller than that of the hole 13 before annealing.
  • the diameter CDli of FIG. 1 is opposed by a diameter CD1 2 of FIG. 2, which is smaller than the former.
  • the diameter CD2 is smaller than the diameter CD2 ⁇ in Fig. 1, which is due to the paint flowing
  • the method according to the invention for tempering a resist layer on a wafer is carried out in such a way that the underside and possibly additionally the top of the wafer are covered by a thin layer carrying the wafer and, if necessary, a thin layer of heat-conducting gas holding down the wafer is thermally coupled to the flat heating surface of the heating block and, if necessary, the flat heating surfaces of two opposite heating blocks, which serve or serve to anneal the resist layer on the wafer.
  • a device suitable for carrying out the tempering step according to the invention is shown schematically in FIG. 3.
  • the reactor or furnace shown in FIG. 3 is generally designated by the reference number 20.
  • the furnace 20 comprises a lower heating block 21 and an upper heating block in a closed room, not shown.
  • the flat heating surfaces of the two heating blocks 21 and 22 are arranged facing one another and are at a mutual distance such that a wafer 23 can be inserted between the two heating surfaces without it being in contact with the heating surfaces. reached.
  • the wafer 23 is supported on the heating block 21 or its flat heating surface over a thin layer of heat-conducting gas, which is schematically designated by the reference number 24, and which is generated by gas which flows into the underside of the heating block 21 is fed via a gas supply pipe 25 into a cavity 26 in the heating block 21, this gas escaping through a plurality of openings in the form of capillaries in the heating surface of the heating block 21 to the underside of the wafer 23, which are formed by perforating the heating surface and from which a capillary is designated by way of example with the reference number 27.
  • the pressure of the gas passing through the capillaries in the heating surface is selected such that the wafer 23 hovers over the heating surface of the heating block 21; that is, the thin gas layer 24 acts in the manner of an air cushion.
  • the design of the upper heating block 22 is essentially a mirror image of that of the lower heating block 21. That is, the upper heating block 22 comprises a cavity 28, into which the same gas as in the case of the heating block 21 is introduced via a supply connection 29, and the heating surface of the heating block 22 is also penetrated by capillaries, as illustrated, for example, by the reference number 30, which one of the capillaries in the heating surface.
  • the gas leaving the perforated heating surface of the upper heating block 22 likewise defines a thin gas layer 24 ′, corresponding to the thin gas layer 24, but on the upper side of the wafer 23, which also acts in the manner of an air cushion, so that the wafer 23 is, as it were, clamped between two air pockets and is coupled to the two heating blocks 21 and 22 in a heat-transferring manner.
  • This vertically double heating block arrangement ensures a rapid tempering process and it also ensures that a dwelling of the wafer is optimal, ie effective and rapid, by heating the wafer on both sides Wafers 23 is compensated when the wafer 23 is located between the heating blocks 21 and 22 for tempering.
  • FIG. 3 The embodiment of a device shown in FIG. 3 for carrying out the inventive method for tempering a resist layer on a wafer is only given as an example. It is also conceivable to replace this vertically double heating block arrangement by a device with a single heating block, namely the heating block 21, between its heating surface and the wafer 23 an air cushion carrying the wafer 23, i.e. a thin supporting gas layer is formed, as explained above.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Tempern einer Resistschicht auf einem Wafer, insbesondere einer Resistschicht für Kontaktlöcher, bei dem der mit der Resistschicht versehene Wafer mittels eines Heizblocks mit einer ebenen Heizfläche in einer vorbestimmten Umgebungsatmosphäre auf eine Temperatur im Bereich von etwa 100 bis 300°C erwärmt wird. Erfindungsgemäß ist vorgesehen, dass die Unterseite des Wafers über eine den Wafer tragende dünne Schicht aus wärmeleitendem Gas berührungsfrei an die Heizfläche des Heizblocks thermisch angekoppelt wird. Bevorzugt ist in Gegenüberlage zum Heizblock ein weiterer Heizblock angeordnet, an dessen ebene Heizfläche die Oberseite des Wafers ebenfalls über eine dünne Schicht aus dem wärmeleitenden Gas berührungsfrei thermisch angekoppelt ist.

Description

Beschreibung
Verfahren zum Tempern einer Resistschicht auf einem Wafer
Die Erfindung betrifft ein Verfahren zum Tempern einer Resistschicht auf einem Wafer, insbesondere einer Resistschicht für Kontaktlöcher, bei dem der mit der Resistschicht versehene Wafer mittels eines Heizblocks mit einer ebenen Heizfläche in einer vorbestimmten UmgebungsatmoSphäre auf eine Te - peratur im Bereich von etwa 100 bis 300°C erwärmt wird.
Resistschichten (Photolackschichten) dienen im Rahmen lithographischer Verfahren zum Strukturieren von Wafern, und allgemein von Halbleitern. Eine spezielle Anwendung ist der Ein- satz von sogenanntem Einschicht-Photolack bzw. Single Layer
Resist zur Ausbildung von Kontaktlöchern, vor allem im Rahmen zukünftiger Technologien. Im Anschluss an den Verfahrensschritt der Photolack- bzw. Resistauftragung, dem sogenannten Standardresistflow, mit den Teilschritten ARC (ARC steht für Anti Reflective Coating) , Coating, Softbake, Belichten und Entwickeln werden Resistschichten durch Tempern thermisch nachbehandelt. Durch diesen Temperschritt, einem modifizierten sogenannten Verfließ-Hardbake bei erhöhter Temperatur, verfließt die Resist- bzw. Photolackschicht durch Wärmeein- Wirkung und reduziert damit die Kontaktlochgröße. Dieses Verfließen des Photolacks ist kritisch, da es nur schwer beherrschbar ist aufgrund von Temperaturunterschieden im Temperschritt, aufgrund von unterschiedlichen Umgebungsbedingungen von Tag zu Tag und im Laufe eines Tags und aufgrund von Ungleichmäßigkeiten der für den Temperschritt eingesetzten Geräte, d.h. , eines Heizblocks in Gestalt einer Heizplatte, der sogenannten Hot-Plate.
Beim Tempern der Resistschicht wird der Wafer typischerweise über einen Abstandhalter an die Heizplatte gekoppelt. Dieser in Umgebungsatmosphäre stattfindende Temperschritt führt unweigerlich zu den vorstehend angesprochenen stark unter- schiedlichen Kontaktlochgrößen nach dem Verfließprozess, und dies sowohl innerhalb eines Wafers als auch von Wafer zu Wafer. Insbesondere taucht dieses Problem bei kleinen und kleinsten Strukturbreiten auf . Eine Folge der stark schwan- kenden Kontaktlochgrößen ist entweder eine entsprechend große Ausschussrate oder ein entsprechend großer Aufwand beim Nachbearbeiten des strukturierten Resists bzw. Photolacks in der Lithographie .
Eine Lösung des angesprochenen Problems unter Nutzung der
Heizplatte, wie bei dem Verfahren der eingangs genannten Art, liegt bislang nicht vor. Grundsätzlich wäre es möglich, die Wärmezufuhr zum Wafer zum Tempern der Resistschicht auf dem Wafer in anderer Weise zu realisieren als per Heizplatte, beispielsweise mittels Strahlungswärme, die durch Lampen dem Wafer zugeführt wird. Dieser Lösungsansatz ist jedoch mit anderen Problemen und einem relativ großen Aufwand verbunden, weshalb er für eine wirtschaftliche Prozessführung weniger in Betracht kommt .
Das anhand der Kontaktlöcher vorstehend näher angesprochene Problem trifft allgemein auch auf andere mit Hilfe von Photolack zu erzeugenden Strukturen auf Halbleitern und Wafern zu.
Eine Aufgabe der Erfindung besteht darin, ein Verfahren zum Tempern einer Resistschicht auf einem Wafer der eingangs genannten Art zu schaffen, das derart ausgestaltet ist, dass nach dem Verfließen des Resists bzw. des Photolacks die mit Hilfe dieses Lacks erzeugten Strukturen reproduzierbar iden- tisch sind.
Gelöst wird diese Aufgabe durch die Merkmale des Anspruchs 1. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen festgelegt.
Mit anderen Worten sieht die Erfindung anstelle einer direkten Kopplung des Wafers an eine Hotplate eine berührungs- freie, wärmeleitende Kopplung des Wafers an die ebene Heizfläche eines zur Ausbildung einer Gasschicht zwischen dem Wafer und dieser Heizfläche ausgelegten Heizblocks vor. Erfindungsgemäß erfolgt diese berührungsfreie Ankopplung des Wa- fers an die ebene Heizfläche des Heizblocks durch schwimmende Lagerung des Wafers auf der Heizfläche in Art eines Luftkissens, das jedoch so dünn ist, dass eine schnelle, nahezu un- verzögerte Wärmeübertragung auf den Wafer und dessen Resistschicht gewährleistet ist. Als den Wafer tragendes und um die Heizfläche ankoppelndes Gas wird ein wärmeleitendes Gas genutzt, das einen konduktiven Wärmetransport von der Heizfläche zum Wafer gewährleistet . Zur Verwendung kommt sowohl ein Gas in Betracht, das mit dem Material der Resistschicht nicht reagiert, wie ein solches, das gezielt mit diesem Mate- rial reagiert, wie etwa zur Härtung der Oberfläche des Wafers und/oder zur Erhöhung dessen Widerstandsfähigkeit. In Betracht kommen zu diesem Zweck bevorzugt Edelgase, insbesondere Helium. Ein weiteres geeignetes Gas ist Wasserstoff.
Noch ein Vorteil der berührungsfreien thermischen Kopplung des Wafers an die ebene Heizfläche des Heizblocks mittels eines wärmeleitenden Gases besteht in einer besonders hohen Gleichförmigkeit der Temperaturverteilung, die sich auf diese Weise auf dem Wafer ergibt. Typischerweise ist eine Gleich- förmigkeit der Temperaturverteilung auf dem Wafer mit einer Schwankungsbreite von + 1 K über einen Wafer mit einem Durchmesser von 200 mm bei Temperaturen größer 100 °C erzielbar. Die Reproduzierbarkeit beträgt in dem genannten Fall typischerweise ± 0,6 K von Wafer zu Wafer.
Insbesondere dann, wenn Wafer mit nennenswerter Wellung bzw. Durchbiegung zum Einsatz gelangen, findet auf den aktuell verwendeten Heizplatten mit direkter Ankopplung des Wafers lediglich eine unzureichende Wärmekontaktierung statt. Das erfindungsgemäße Verfahren gewährleistet jedoch aufgrund der gleichmäßigen und effizienten Wärmeübertragung durch die Luftkissenanordnung, dass ein 12-Zoll-Wafer mit einer Durchbiegung bis zu typischerweise 1mm auf 100 μ , also auf ein Zehntel durch den gleichmäßigen Anpressdruck des wärmeleiten- den Gases ausgerichtet werden kann, wodurch auch relativ stark verwellte Wafer noch zuverlässig prozessiert werden können.
Durch die aufgrund der erfindungsgemäßen Verfahrensführung gewährleistete gerätetechnisch hochreproduzierbare Temperatureinstellung wird außerdem eine sehr gute Wafer-Wafer- Gleichför igkeit auch auf unterschiedlichen Heizsystemen gewährleistet .
Das erfindungsgemäße Verfahren ist problemlos als Off-Line- Verfahren durchführbar, da es zwischen den Entwicklungs- und dem Hardbake-Schritt keine zwingende Zeitkopplung gibt. Das erfindungsgemäße Verfahren ist jedoch auch mit Vorteil als On- ine-Verfahren in einer Fertigungsstrecke zum Auftragen einer Resistschicht auf Wafer einsetzbar.
In Übereinstimmung mit der Erfindung ist vorteilhafterweise vorgesehen, dass das wärmeleitende Gas auf die Oberseite des Wafers geleitet wird, um den Wafer allseitig derselben Umge- bungste peratur auszusetzen. D.h., der mit seiner Unterseite per tragender dünner Gasschicht an die ebenen Heizfläche des Heizblocks angeordnete Wafer wird auf diese Weise insgesamt in derselben Gasatmosphäre, d.h. insbesondere auf der Ober- und der Unterseite prozessiert. Optimiert wird dieser Ansatz der Prozessierung des gesamten Wafers in derselben Atmosphäre hinsichtlich einer allseitigen schnellen und gleichmäßigen Wärmeübertragung dadurch, dass bevorzugt in Gegenüberläge zur Oberseite des Wafers zusätzlich zur Unterseite eine weiterer Heizblock angeordnet wird, dessen ebene Heizfläche über eine dünne Schicht aus dem wärmeleitenden Gas berührungsfrei an den Wafer thermischgekoppelt ist. Bevorzugt hat diese dünne Schicht dieselbe Dicke wie die dünne Schicht, die den Wafer in Art eines Luftkissens auf der Heizfläche des den Wafer tragenden Heizblocks trägt.
Bevorzugt wird die dünne wärmeleitende Gasschicht, welche den Wafer trägt und an die Heizfläche des Heizblocks thermisch ankoppelt, ebenso wie gegebenenfalls die auf der anderen Wa- ferseite vorgesehene dünne Gasschicht zwischen der Waferober- seite und dem weiteren Heizblock mit einer Dicke von zwischen 0,01 und 1 mm, bevorzugt etwa 0,1 mm erzeugt.
Für einen anderen technischen Einsatz, d.h., nicht zum Lackverfließen wie bei der vorliegenden Erfindung, ist eine Vor- richtung zum indirekten Koppeln eines Wafers an einen Heizblock bzw. an zwei einander gegenüberliegende Heizblöcke bekannt, nämlich in Gestalt des sogenannten Levitor 4000 (siehe beispielsweise "Floating Wafer Rapid Thermal Furnace Levitor 4000, 7th International Conference on Advanced Thermal Pro- cessing of Semiconductors - RTP '99). Der Levitor 4000 wird primär für Hochtemperaturprozesse eingesetzt, typischerweise für Prozesse bis 1000 °C zu Oxidationszwecken, zum Kristallausheilen und zum Tempern bei hoher Temperatur. Es ist auch bekannt, den Levitor 4000 einzusetzen für Temperaturprozesse, die unterhalb von 400 °C stattfinden, allerdings ausschließlich im Zusammenhang mit Metall- und Low-Dielectra-Tempervor- gängen. Eine Anwendung des Levitor 4000 für Temperaturen von 100 bis 300 °C zum Lackverfließen und der Nutzbarmachung der hiermit verbunden sehr hohen Temperaturgleichförmigkeit und - Wiederholbarkeit bei diesem Erwärmungsprinzip stellt eine neue Anwendung des Levitor 4000 dar. Es ist jedoch ohne weiteres auch möglich, das erfindungsgemäße Verfahren mit Hilfe einer anderen Vorrichtung zu realisieren. Das erfindungsgemäße Verfahren ist also keineswegs auf die Nutzung des Levi- tor 4000 beschränkt. Nachfolgend wird die Erfindung anhand der Zeichnung beispielhaft näher erläutert; in dieser zeigen:
Fig. 1 und 2 zwei schematische Darstellungen einer Photolack- Lochstruktur auf einem Wafer vor dem Temperschritt (Fig. 1) und nach dem Temperschritt (Fig. 2) , in welchem Schritt Lackverfließen stattfindet, und
Fig. 2 schematisch im Querschnitt eine Anlage zur Durchfüh- rung des erfindungsgemäßen Verfahrens zum Tempern einer Resistschicht auf einem Wafer.
In Fig. 1 und Fig. 2 ist ein bereits strukturierter Photolack bzw. ein Resist im Bereich eines Kontaktlochs gezeigt, das in einen Halbleiterchip bzw. einen Wafer eingebracht werden soll. Die zu strukturierende Waferflache ist mit der Bezugsziffer 10 bezeichnet. Derjenige Flächenbereich des Wafers, ausgehend von welchem das Kontaktloch mit Hilfe trocken- oder nasschemischer Ätzung erzeugt werden soll, ist mit der Be- zugsziffer 11 bezeichnet. Festgelegt ist der Flächenbereich 11 durch den Boden eines in eine Photolackschicht 12 auf der Waferoberseite aufgebrachte Lackschicht, in welcher in an sich bekannter Weise ein Loch ausgebildet ist, das mit der Bezugsziffer 13 bezeichnet ist, und das sich bis auf den Flä- chenbereich 11 des Wafers 10 hinunter erstreckt.
In Fig. 1 besitzt das Loch 13 im Bereich der Fläche 11 einen Durchmesser CDli, der kleiner ist als ein Durchmesser CD2ι auf halber Höhe des Lochs 13 im Photolack 12. Aus der Darstellung von Fig. 1 geht außerdem hervor, dass die Oberseite der Photolackschicht 12 über eine scharfe Kante 14 in das Loch 13 übergeht. Eine ähnlich scharfe Kante 15 findet sich im Übergangsbereich der Photolackschicht 12 am Boden des in der Lackschicht 12 gebildeten Lochs 13 zur Fläche 11. Nach dem Tempern der Lackschicht 12 wird eine Struktur erhalten, die in Fig. 2 dargestellt ist, und die sich von derjenigen in Fig. 1 dadurch unterscheidet, dass die scharfen Kanten 14 und 15 durch verflossene bzw. verrundete Kanten 14' und 15' ersetzt sind, und dass die Größe des Lochs 13' geringer ist als diejenige des Lochs 13 vor dem Tempern. Insbesondere steht dem Durchmesser CDli von Fig. 1 ein Durchmesser CD12 von Fig. 2 gegenüber, der kleiner ist als der erstgenannte. In ähnlicher Weise ist der Durchmesser CD2 kleiner als der Durchmesser CD2ι in Fig. 1, was auf das Lackverfließen durch
Tempern zurückzuführen ist. Diese Durchmesserverringerung und diese Konturenverfließung bzw. -verrundung ist unvermeidlich und erwünscht durch den im Verfahrensverlauf erforderlichen Temperschritt. Wesentlich ist, dass diese Strukturänderungs- Vorgänge reproduzierbar erfolgen. Zu diesem Zweck ist das erfindungsgemäße Verfahren zum Tempern einer Resistschicht auf einem Wafer derart geführt, dass die Unterseite und ggf. zusätzlich die Oberseite des Wafers über eine den Wafer tragende dünne Schicht und ggf . eine den Wafer niederhaltende dünne Schicht aus wärmeleitendem Gas berührungsfrei an die ebene Heizfläche des Heizblocks und ggf. die ebenen Heizflächen von zwei einander gegenüberliegenden Heizblöcken thermisch angekoppelt wird, die zum Tempern der Resistschicht auf dem Wafer dient bzw. dienen. Eine zum Durchführen des erfin- dungsgemäßen Temperschritts geeignete Vorrichtung ist schematisch in Fig. 3 gezeigt.
Der in Fig. 3 gezeigte Reaktor bzw. Ofen ist allgemein mit der Bezugsziffer 20 bezeichnet. Der Ofen 20 umfasst in einem nicht dargestellten geschlossenen Raum ein unterer Heizblock 21 und ein oberer Heizblock. Die ebenen Heizflächen der beiden Heizblöcke 21 und 22 sind aufeinander zuweisend angeordnet und sie haben einen gegenseitigen Abstand derart, dass zwischen die beiden Heizflächen ein Wafer 23 eingeführt wer- den kann, ohne dass dieser in Kontakt mit den Heizflächen ge- langt. Erzielt wird es dadurch, dass der Wafer 23 auf dem Heizblock 21 bzw. dessen ebener Heizfläche über eine dünne Schicht aus wärmeleitendem Gas getragen ist, die schematisch mit der Bezugsziffer 24 bezeichnet ist, und die erzeugt wird durch Gas, das in die Unterseite des Heizblocks 21 über einen Gaszuführstutzen 25 in einen Hohlraum 26 in des Heizblocks 21 zugeführt wird, wobei dieses Gas über ein Vielzahl von Öffnungen in Gestalt von Kapillaren in der Heizfläche des Heizblocks 21 zur Unterseite des Wafers 23 austritt, die durch perforieren der Heizfläche gebildet sind und von denen eine Kapillare beispielhaft mit der Bezugsziffer 27 bezeichnet ist. Der Druck des die Kapillaren in der Heizfläche durchsetzenden Gases ist so gewählt, dass der Wafer 23 über der Heizfläche des Heizblocks 21 schwebt; d.h. , die dünne Gasschicht 24 wirkt in Art eines Luftkissens.
Die Ausbildung des oberen Heizblocks 22 ist im wesentlichen spiegelbildlich zu derjenigen des unteren Heizblocks 21 gebildet. D.h., der obere Heizblock 22 umfasst einen Hohlraum 28, in welchen über einen Zufuhrstutzen 29 dasselbe Gas wie im Fall des Heizblocks 21 eingeführt wird, und die Heizfläche des Heizblocks 22 ist ebenfalls von Kapillaren durchsetzt, wie beispielsweise mit der Bezugsziffer 30 verdeutlicht, die eine der Kapillaren in der Heizfläche bezeichnet. Das die perforierte Heizfläche des oberen Heizblocks 22 verlassende Gas definiert ebenfalls eine dünne Gasschicht 24' , entsprechend der dünnen Gasschicht 24, jedoch auf der Oberseite des Wafers 23, die ebenfalls in Art eines Luftpolsters wirkt, so dass der Wafer 23 gewissermaßen zwischen zwei Luftpolstern eingespannt und an die beiden Heizblöcke 21 und 22 wärmeübertragend angekoppelt ist. Diese vertikal doppelte Heizblockanordnung gewährleistet einen raschen Tempervorgang und sie gewährleistet außerdem, dass eine Verweilung des Wafers optimal, d.h. wirksam und rasch, durch beidseitige Erwärmung des Wafers 23 ausgeglichen wird, wenn sich der Wafer 23 zum Tempern zwischen den Heizblöcken 21 und 22 befindet.
Die in Fig. 3 gezeigte Ausführungsform einer Vorrichtung zum Durchführen des erfindungsgemäßen Verfahrens zum Tempern einer Resistschicht auf einem Wafer ist lediglich beispielhaft angeführt. Es ist auch denkbar, diese vertikal doppelte Heizblockanordnung durch eine Vorrichtung mit einem einzigen Heizblock zu ersetzten, nämlich mit dem Heizblock 21, zwi- sehen dessen Heizfläche und dem Wafer 23 ein den Wafer 23 tragendes Luftkissen, d.h. eine dünne tragende Gasschicht gebildet wird, wie vorstehend erläutert.

Claims

Patentansprüche
1. Verfahren zum Tempern einer Resistschicht auf einem Wafer, insbesondere einer Resistschicht für Kontaktlöcher, bei dem der mit der Resistschicht versehene Wafer mittels eines Heizblocks mit einer ebenen Heizfläche in einer vorbestimmten Umgebungsatmosphäre auf eine Temperatur im Bereich von etwa 100 bis 300°C erwärmt wird, dadurch gekennzeichnet, dass die Unterseite des Wafers über eine den Wafer tragende dünne Schicht aus wärmeleitendem Gas berührungsfrei an die Heizfläche des Heizblocks thermisch angekoppelt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das wärmeleitende Gas auf die Oberseite des Wafers geleitet wird, um den Wafer allseitig derselben Umgebungsatmosphäre auszusetzen.
3. Verfahren nach Anspruch 1 oder 2 , dadurch gekennzeichnet, dass in Gegenüberlage zur Oberseite des Wafers ein wei- terer Heizblock angeordnet wird, dessen ebene Heizfläche über eine weitere dünne Schicht aus dem wärmeleitenden Gas berührungsfrei an den Wafer thermisch gekoppelt wird.
4. Verfahren nach Anspruch 1 oder 3, dadurch gekennzeich- net, dass die dünne wärmeleitende Gasschicht bzw. Gasschichten mit einer Dicke von zwischen 0,01 und 1mm, bevorzugt etwa 0,1 mm erzeugt wird bzw. werden.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch ge- kennzeichnet, dass das wärmeleitende Gas ein Gas ist, das mit dem Material der Resistschicht nicht reagiert.
6. Verfahren nach einem der Ansprüche 1 bis 4 , dadurch gekennzeichnet , dass das wärmeleitende Gas ein Gas ist, das mit dem Material der Resistschicht gezielt, z.B. zur Härtung der Waferoberflache und/oder zur Verbesserung der Widerstandsfähigkeit des Wafers reagiert.
7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass das wärmeleitende Gas ein Edelgas ist.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass das wärmeleitende Gas Helium ist.
9. Verfahren nach Anspruch 5 oder 6 , dadurch gekennzeichnet, dass das wärmeleitende Gas Wasserstoff ist.
10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass es in einer Fertigungsstraße zum Auftragen von einer Resistschicht auf Wafer eingesetzt wird.
PCT/EP2002/007954 2001-07-20 2002-07-17 Verfahren zum tempern einer resistschicht auf einem wafer WO2003012839A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10135575.0 2001-07-20
DE10135575 2001-07-20

Publications (1)

Publication Number Publication Date
WO2003012839A1 true WO2003012839A1 (de) 2003-02-13

Family

ID=7692624

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2002/007954 WO2003012839A1 (de) 2001-07-20 2002-07-17 Verfahren zum tempern einer resistschicht auf einem wafer

Country Status (1)

Country Link
WO (1) WO2003012839A1 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679405A (en) * 1990-07-16 1997-10-21 National Semiconductor Corp. Method for preventing substrate backside deposition during a chemical vapor deposition operation
US5766824A (en) * 1993-07-16 1998-06-16 Semiconductor Systems, Inc. Method and apparatus for curing photoresist
US6183565B1 (en) * 1997-07-08 2001-02-06 Asm International N.V Method and apparatus for supporting a semiconductor wafer during processing
WO2001050502A1 (en) * 1999-12-29 2001-07-12 Asm International N.V. Method and apparatus for the treatment of substrates
US20020002951A1 (en) * 1998-09-03 2002-01-10 Vladimir Ivanovich Kuznetsov Heating installation for a reactor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679405A (en) * 1990-07-16 1997-10-21 National Semiconductor Corp. Method for preventing substrate backside deposition during a chemical vapor deposition operation
US5766824A (en) * 1993-07-16 1998-06-16 Semiconductor Systems, Inc. Method and apparatus for curing photoresist
US6183565B1 (en) * 1997-07-08 2001-02-06 Asm International N.V Method and apparatus for supporting a semiconductor wafer during processing
US20020002951A1 (en) * 1998-09-03 2002-01-10 Vladimir Ivanovich Kuznetsov Heating installation for a reactor
WO2001050502A1 (en) * 1999-12-29 2001-07-12 Asm International N.V. Method and apparatus for the treatment of substrates

Similar Documents

Publication Publication Date Title
DE69629297T2 (de) Verfahren und vorrichtung zur thermischen konditionierung von substraten mit passivem gas
EP3312871B1 (de) Aufnahmeeinrichtung zur aufnahme eines substratstapels
DE68927364T2 (de) Plättchentragvorrichtung
EP2167270B1 (de) Aus einer vielzahl diffusionsverschweisster scheiben bestehender gasverteiler und ein verfahren zur fertigung eines solchen gasverteilers
DE19859467C2 (de) Substrathalter
EP3618993B1 (de) Verfahren zum herstellen einer lötverbindung von bauteilen unter verwendung von haftmaterial für provisorische verbindung der bauteile
EP3592696A1 (de) Anordnung und verfahren zum bereitstellen einer vielzahl von nanodrähten
DE102006040576B4 (de) Verfahren zur Herstellung eines Dünnschicht-Thermogenerators
DE112004001232B4 (de) Fensteranordnung
EP2304365B1 (de) Wärmeisolationsanordnung mit variablem wärmeisolationsvermögen und deren verwendung sowie vorrichtung und verfahren zur herstellung von ein- oder multikristallinen oder glasigen materialien
EP2774184A1 (de) Verfahren und vorrichtung zur erzeugung einer lasergestützten elektrisch leitfähigen kontaktierung einer objektoberfläche
EP3618994B1 (de) Verfahren zum herstellen einer lötverbindung unter verwendung von basis- und andruckplatten und einer anschlagvorrichtung
WO2018162682A1 (de) Anordnung und verfahren zum bereitstellen einer vielzahl von nanodrähten sowie galvanikkapsel
WO2003012839A1 (de) Verfahren zum tempern einer resistschicht auf einem wafer
WO2012140253A1 (de) Verfahren und vorrichtung zur thermischen behandlung von substraten
DE102006013801A1 (de) Gaseinlassorgan mit gelochter Isolationsplatte
EP3341961B1 (de) Substratbehandlungsvorrichtung
EP2286981B1 (de) Verfahren zum Heissprägen einer Polymerschicht
DE102021107824A1 (de) Verbindung zweier Bauteile mit einem Verbindungselement
DE102016122486A1 (de) Vorrichtung und Verfahren zur Verbindung zweier Substrate für ein elektrisches Bauelement
DE4136075A1 (de) Verfahren zum verbinden eines scheibenfoermigen isolierkoerpers mit einem scheibenfoermigen, leitfaehigen koerper
DE19821570C2 (de) Verfahren zur Verformung der Oberfläche einer Verbundfolie
DE19821570C9 (de) Verfahren zur Verformung der Oberfläche einer Verbundfolie
EP1594675B1 (de) Druckstempel-vorrichtung zum folienversiegeln
EP3125042B1 (de) Prägestempel für nanoprägelithographie

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

Kind code of ref document: A1

Designated state(s): JP KR

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LU MC NL PT SE SK TR

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FR GB GR IE IT LU MC NL PT SE SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP