WO2002084510A3 - Systeme de processeur modulaire - Google Patents

Systeme de processeur modulaire Download PDF

Info

Publication number
WO2002084510A3
WO2002084510A3 PCT/CA2002/000539 CA0200539W WO02084510A3 WO 2002084510 A3 WO2002084510 A3 WO 2002084510A3 CA 0200539 W CA0200539 W CA 0200539W WO 02084510 A3 WO02084510 A3 WO 02084510A3
Authority
WO
WIPO (PCT)
Prior art keywords
processing mode
parallel
temporal processing
combinations
processor system
Prior art date
Application number
PCT/CA2002/000539
Other languages
English (en)
Other versions
WO2002084510A2 (fr
Inventor
Pierre Guilmette
Serge Glories
Original Assignee
G Ii Si Inc
Pierre Guilmette
Serge Glories
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by G Ii Si Inc, Pierre Guilmette, Serge Glories filed Critical G Ii Si Inc
Priority to AU2002308957A priority Critical patent/AU2002308957A1/en
Publication of WO2002084510A2 publication Critical patent/WO2002084510A2/fr
Publication of WO2002084510A3 publication Critical patent/WO2002084510A3/fr

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Complex Calculations (AREA)
  • Multi Processors (AREA)
  • Image Processing (AREA)

Abstract

L'invention a pour objet un système et une méthode de processeur modulaire destiné à la production de données fournies en parallèle résultantes de traitements parallèles sur des données fournies par un processeur hôte (Ordinateur, micro-contrôleur, DSP, etc.) ou au besoin et en toutes combinaisons par des interfaces d'entrées de données. Les données résultantes des calculs peuvent au besoin et en toutes combinaisons être transférées au processeur hôte ou à des interfaces de sorties. Le système comprend un minimum de deux cellules reliées entre elles de telle sorte que leurs résultats sont combinés sur une sortie, et une architecture parallèle complète est basée sur au moins huit cellules. Le système et la méthode permettent un mode de traitement temporel récursif, un mode de traitement temporel non récursif et un mode de traitement non temporel.
PCT/CA2002/000539 2001-04-12 2002-04-12 Systeme de processeur modulaire WO2002084510A2 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AU2002308957A AU2002308957A1 (en) 2001-04-12 2002-04-12 Modular processor system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CA2,344,098 2001-04-12
CA 2344098 CA2344098A1 (fr) 2001-04-12 2001-04-12 Systeme de processeur modulaire a elements configurables et intereliables permettant de realiser de multiples calculs paralleles sur du signal ou des donnees brutes

Publications (2)

Publication Number Publication Date
WO2002084510A2 WO2002084510A2 (fr) 2002-10-24
WO2002084510A3 true WO2002084510A3 (fr) 2004-04-01

Family

ID=4168835

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CA2002/000539 WO2002084510A2 (fr) 2001-04-12 2002-04-12 Systeme de processeur modulaire

Country Status (3)

Country Link
AU (1) AU2002308957A1 (fr)
CA (1) CA2344098A1 (fr)
WO (1) WO2002084510A2 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE453893T1 (de) * 2004-10-18 2010-01-15 Idarca Inc Umkonfigurierbares, modulares, hierarchisches parallelprozessorsystem
US11288587B2 (en) 2019-06-21 2022-03-29 International Business Machines Corporation Modular, frequency-flexible, superconducting quantum processor architecture

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0544127A2 (fr) * 1991-11-27 1993-06-02 International Business Machines Corporation Système d'ordinateur dynamique à architecture parallèle multimode en forme de réseau
EP0619557A2 (fr) * 1993-03-31 1994-10-12 Motorola, Inc. Système et méthode de traitement des données
WO1995026531A1 (fr) * 1994-03-28 1995-10-05 Estes Mark D Reseau polymorphe et son exploitation
US5956518A (en) * 1996-04-11 1999-09-21 Massachusetts Institute Of Technology Intermediate-grain reconfigurable processing device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0544127A2 (fr) * 1991-11-27 1993-06-02 International Business Machines Corporation Système d'ordinateur dynamique à architecture parallèle multimode en forme de réseau
EP0619557A2 (fr) * 1993-03-31 1994-10-12 Motorola, Inc. Système et méthode de traitement des données
WO1995026531A1 (fr) * 1994-03-28 1995-10-05 Estes Mark D Reseau polymorphe et son exploitation
US5956518A (en) * 1996-04-11 1999-09-21 Massachusetts Institute Of Technology Intermediate-grain reconfigurable processing device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
BLEVINS D W ET AL: "BLITZEN: A HIGHLY INTEGRATED MASSIVELY PARALLEL MACHINE", JOURNAL OF PARALLEL AND DISTRIBUTED COMPUTING, ACADEMIC PRESS, DULUTH, MN, US, vol. 8, no. 2, 1 February 1990 (1990-02-01), pages 150 - 160, XP000094609, ISSN: 0743-7315 *

Also Published As

Publication number Publication date
WO2002084510A2 (fr) 2002-10-24
AU2002308957A1 (en) 2002-10-28
CA2344098A1 (fr) 2002-10-12

Similar Documents

Publication Publication Date Title
AU2003276291A1 (en) Method and a system for performing calculation operations and a device
WO2002079990A3 (fr) Appareil et procedes permettant un traitement informatique tolerant aux pannes au moyen d'une matrice de commutation
EP0924601A3 (fr) Traitement de données en parallèle dans un processeur unique
AU2003295744A1 (en) Processing architecture for a reconfigurable arithmetic node in an adaptive computing system
TW200619972A (en) High performance computing system and method
WO2002103532A3 (fr) Procede de traitement de donnees
AU2001261067A1 (en) Low cost dtoa location processing system based on multiple readers-to-single processor architecture
WO2003038645A3 (fr) Architecture de traitement evolutive
WO2000022508A3 (fr) Voies d'acheminement et ventilation efficaces des operandes d'un processeur numerique de signaux
WO2004015568A3 (fr) Procede et dispositif de traitement de donnees
EP0208457A3 (fr) Réseau de processeurs
CA2348261A1 (fr) Progiciel et processeur de donnees
AU7098700A (en) Branch instruction for processor architecture
EP0858243A3 (fr) Canal audio à effet spatial, codage et décodage
AU2003243940A1 (en) Information processor having input system using stroboscope
AU2386400A (en) Recoverable methods and systems for processing input/output requests including virtual memory addresses
WO2005004537A3 (fr) Systemes de gestion de basse
WO2002101497A3 (fr) Systeme, procede et produit de programme informatique pour traitement par fragment programmable dans une filiere graphique
WO2000004484A3 (fr) Processeur graphique a mot instruction long
JPH04111127A (ja) 演算処理装置
WO2005002278A3 (fr) Systemes de traitement du son a plusieurs voies
AU5552000A (en) Conditional instruction execution in a computer
WO1997036227A3 (fr) Procede et systeme d'ordinateur pour traiter un ensemble d'elements de donnees sur un processeur sequentiel
WO2002084510A3 (fr) Systeme de processeur modulaire
AU3631897A (en) Isolated execution location

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ OM PH PL PT RO RU SD SE SG SI SK SL TJ TM TN TR TT TZ UA UG US UZ VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
REG Reference to national code

Ref country code: DE

Ref legal event code: 8642

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: COMMUNICATION PURSUANT TO RULE 69 EPC (EPO FORM 1205A OF 180204)

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP