WO2002054262A3 - Synchronisation, a faible temps d'attente, de donnees asynchrones - Google Patents

Synchronisation, a faible temps d'attente, de donnees asynchrones Download PDF

Info

Publication number
WO2002054262A3
WO2002054262A3 PCT/US2001/049967 US0149967W WO02054262A3 WO 2002054262 A3 WO2002054262 A3 WO 2002054262A3 US 0149967 W US0149967 W US 0149967W WO 02054262 A3 WO02054262 A3 WO 02054262A3
Authority
WO
WIPO (PCT)
Prior art keywords
data
synchronizer
buffer
clock
receiving device
Prior art date
Application number
PCT/US2001/049967
Other languages
English (en)
Other versions
WO2002054262A2 (fr
WO2002054262A9 (fr
Inventor
Mark D Hummel
Gerald R Talbot
Original Assignee
Api Networks Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Api Networks Inc filed Critical Api Networks Inc
Publication of WO2002054262A2 publication Critical patent/WO2002054262A2/fr
Publication of WO2002054262A3 publication Critical patent/WO2002054262A3/fr
Publication of WO2002054262A9 publication Critical patent/WO2002054262A9/fr

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4217—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with synchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

L'invention concerne un procédé à faible temps d'attente pour synchroniser des données asynchrones sur une horloge principale dans un dispositif de réception. Selon ce procédé, une communication en rapport avec une horloge de transmission qui est asynchrone par rapport à l'horloge principale est reçue dans le dispositif de réception. Cette communication comprend un signal de synchronisation qui est propagé à travers un synchroniseur dans le dispositif de réception pour synchroniser le signal sur l'horloge principale. Lorsque le synchroniseur reçoit le signal de synchronisation, un pointeur de chargement servant à charger des données reçues dans une mémoire tampon, de manière synchronisée sur l'horloge de transmission, est réinitialisé. Lorsque la propagation du signal de synchronisation à travers le synchroniseur est achevée, un pointeur de déchargement servant à décharger les données contenues dans la mémoire tampon, de manière synchronisée sur l'horloge principale, est réinitialisé. Le pointeur de déchargement est ensuite décalé d'une valeur qui compense le retard subi pendant la propagation du signal de synchronisation à travers le synchroniseur. Ensuite, la position du pointeur de déchargement est ajustée de manière dynamique en fonction du nombre cumulé de données chargées dans la mémoire tampon et du nombre cumulé de données déchargées de la mémoire tampon.
PCT/US2001/049967 2001-01-03 2001-12-21 Synchronisation, a faible temps d'attente, de donnees asynchrones WO2002054262A2 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/753,916 US6738917B2 (en) 2001-01-03 2001-01-03 Low latency synchronization of asynchronous data
US09/753,916 2001-01-03

Publications (3)

Publication Number Publication Date
WO2002054262A2 WO2002054262A2 (fr) 2002-07-11
WO2002054262A3 true WO2002054262A3 (fr) 2003-01-23
WO2002054262A9 WO2002054262A9 (fr) 2004-04-29

Family

ID=25032680

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/US2001/049967 WO2002054262A2 (fr) 2001-01-03 2001-12-21 Synchronisation, a faible temps d'attente, de donnees asynchrones

Country Status (2)

Country Link
US (1) US6738917B2 (fr)
WO (1) WO2002054262A2 (fr)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1421492A2 (fr) * 2001-08-31 2004-05-26 Siemens Aktiengesellschaft Transmission de gros volumes de donnees par l'intermediaire d'interfaces asynchrones dans des circuits a concept de redondance de type controleur-maitre
US7698588B2 (en) * 2003-05-15 2010-04-13 International Business Machines Corporation Circuit and related method for synchronizing data signals to a core clock
US7301971B2 (en) * 2003-08-11 2007-11-27 Eastman Kodak Company Method and apparatus for continuous synchronization of a plurality of asynchronous data sources
US7290159B2 (en) * 2004-05-25 2007-10-30 International Business Machines Corporation Fixed latency data computation and chip crossing circuits and methods for synchronous input to output protocol translator supporting multiple reference oscillator frequencies
US7328359B2 (en) * 2004-07-21 2008-02-05 Intel Corporation Technique to create link determinism
JP2006060310A (ja) * 2004-08-17 2006-03-02 Fujitsu Ltd リーダライタ及びｒｆｉｄシステム
US7287105B1 (en) 2005-01-12 2007-10-23 Advanced Micro Devices, Inc. Asynchronous-mode sync FIFO having automatic lookahead and deterministic tester operation
US7167410B2 (en) * 2005-04-26 2007-01-23 Magnalynx Memory system and memory device having a serial interface
US7428652B2 (en) * 2005-05-10 2008-09-23 Intel Corporation Programmable phase generator for cross-clock communication where the clock frequency ratio is a rational number
US7461187B2 (en) * 2005-07-07 2008-12-02 Canon Kabushiki Kaisha Bus system and data transfer method
US7599396B2 (en) * 2005-07-11 2009-10-06 Magnalynx, Inc. Method of encoding and synchronizing a serial interface
US7639764B2 (en) * 2005-08-17 2009-12-29 Atmel Corporation Method and apparatus for synchronizing data between different clock domains in a memory controller
US7568118B2 (en) * 2005-09-20 2009-07-28 Intel Corporation Deterministic operation of an input/output interface
US7821876B2 (en) * 2006-02-27 2010-10-26 Frantz Frederick E Synchronization of a plurality of devices in a wireless sensor arrangement
US7500132B1 (en) 2008-04-11 2009-03-03 International Business Machines Corporation Method of asynchronously transmitting data between clock domains
US8132036B2 (en) * 2008-04-25 2012-03-06 International Business Machines Corporation Reducing latency in data transfer between asynchronous clock domains
US20090276559A1 (en) * 2008-05-02 2009-11-05 International Business Machines Corporation Arrangements for Operating In-Line Memory Module Configurations
US7992065B2 (en) 2008-07-29 2011-08-02 Texas Instruments Incorporated Automatic scan format selection based on scan topology selection
CN101753540A (zh) * 2008-12-02 2010-06-23 中兴通讯股份有限公司 一种发送复杂消息的方法
WO2013100976A1 (fr) * 2011-12-28 2013-07-04 Intel Corporation Transfert de données entre des domaines d'horloge asynchrones
US20140024459A1 (en) * 2012-07-23 2014-01-23 Social Graph Studios Inc. Providing a real-time multiplayer gaming platform over a wide area network using clock-based timing methodology
GB2513529A (en) * 2012-11-15 2014-11-05 Ibm System and method of low latency data tranfer between clock domains operated in various synchronization modes
JP6339331B2 (ja) * 2013-08-21 2018-06-06 Ｎｅｃプラットフォームズ株式会社 インタフェースを制御する情報処理装置及びインタフェース制御方法
US10592442B2 (en) * 2017-12-11 2020-03-17 Advanced Micro Devices, Inc. Asynchronous buffer with pointer offsets

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0392397A2 (fr) * 1989-04-14 1990-10-17 National Semiconductor Corporation Dispositif tampon élastique de largeur d'un symbole
US5781597A (en) * 1995-02-16 1998-07-14 Alcatel Sel Aktiengesellschaft Synchronous digital transmission system having justification circuit that counts frame bytes, calculates offsets, compares thresholds, and initiates justification action

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL9002426A (nl) * 1990-11-08 1992-06-01 Koninkl Philips Electronics Nv Elastisch buffergeheugen.
US5502750A (en) * 1994-06-15 1996-03-26 Pericom Semiconductor Corp. Digital jitter attenuator using selection of multi-phase clocks and auto-centering elastic buffer for a token ring network
US5799175A (en) * 1996-07-01 1998-08-25 Sun Microsystems, Inc. Synchronization system and method for plesiochronous signaling
US6055285A (en) * 1997-11-17 2000-04-25 Qlogic Corporation Synchronization circuit for transferring pointer between two asynchronous circuits
US6594329B1 (en) * 1999-11-01 2003-07-15 Intel Corporation Elastic buffer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0392397A2 (fr) * 1989-04-14 1990-10-17 National Semiconductor Corporation Dispositif tampon élastique de largeur d'un symbole
US5781597A (en) * 1995-02-16 1998-07-14 Alcatel Sel Aktiengesellschaft Synchronous digital transmission system having justification circuit that counts frame bytes, calculates offsets, compares thresholds, and initiates justification action

Also Published As

Publication number Publication date
WO2002054262A2 (fr) 2002-07-11
US6738917B2 (en) 2004-05-18
US20020087909A1 (en) 2002-07-04
WO2002054262A9 (fr) 2004-04-29

Similar Documents

Publication Publication Date Title
WO2002054262A3 (fr) Synchronisation, a faible temps d'attente, de donnees asynchrones
US6408349B1 (en) Adjustable elasticity fifo buffer have a number of storage cells equal to a frequency offset times a number of data units in a data stream
EP1283615A3 (fr) Bouclage en retour pour ligne de transmission pour des applications à très hautes vitesses
WO2000008800A3 (fr) Synchronisation de liaisons synchronisees par la source dans un dispositif de commutation
US7461284B2 (en) Adaptive elasticity FIFO
US20090323728A1 (en) Asynchronous data fifo that provides uninterrupted data flow
EP1278320A3 (fr) Circuit de sérialisation de données synchrones
WO2002069164A3 (fr) Interface synchrone-asynchrone-synchrone
US6516420B1 (en) Data synchronizer using a parallel handshaking pipeline wherein validity indicators generate and send acknowledgement signals to a different clock domain
WO1999031833A3 (fr) Synchronisation dans un systeme de transmission atm en stm
WO2001095551A3 (fr) Procede et dispositif pour la synchronisation du decalage de phase dans les systemes de communication utilisant une periode d'horloge commune
EP0946017A3 (fr) Système de transmission de données
US20030185325A1 (en) Method and apparatus for testing serial connections
CN115904307B (zh) 一种数据缓存器溢出处理方法及通信系统
EP2466478B1 (fr) Système de communication, le circuit intégré correspondant et procédé
WO2003085466A3 (fr) Dispositif, systeme et procede de compensation pour l'isolation et les delais de cable dans un circuit interface codeur ssi
US7697555B1 (en) Fibre channel SERDES with elastic transmitter FIFO
EP0921703A3 (fr) Système de communication d'image par paquet
EP1317085B1 (fr) Procédé et circuit d'initialisation de mémoire tampon pour compensation de délai dans un système à signal d'horloge transmis
EP1241789A3 (fr) Interface de réseau avec débit double et boucle à verrouillage de retard
US7366207B1 (en) High speed elastic buffer with clock jitter tolerant design
WO2001095629A3 (fr) Procede et appareil permettant d'additionner des echantillons asynchrones dans un chemin numerique de television cablee
EP1187372A3 (fr) Récepteur optique avec moyens et méthode de contrôle du débit de bits
WO2002069644A3 (fr) Procede de transmission video sur un reseau de technologie de transmission synchrone
US6075831A (en) FIFO and system synchronization system and method

Legal Events

Date Code Title Description
AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
AL Designated countries for regional patents

Kind code of ref document: A3

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

122 Ep: pct application non-entry in european phase
COP Corrected version of pamphlet

Free format text: PAGES 1-26, DESCRIPTION, REPLACED BY NEW PAGES 1-26; PAGES 27-39, CLAIMS, REPLACED BY NEW PAGES 27-39; PAGES 1/6-6/6, DRAWINGS, REPLACED BY NEW PAGES 1/8-8/8; DUE TO LATE TRANSMITTAL BY THE RECEIVING OFFICE