WO2002027498A3 - Systeme et procede d'identification et de gestion de donnees en flux - Google Patents

Systeme et procede d'identification et de gestion de donnees en flux Download PDF

Info

Publication number
WO2002027498A3
WO2002027498A3 PCT/US2001/030395 US0130395W WO0227498A3 WO 2002027498 A3 WO2002027498 A3 WO 2002027498A3 US 0130395 W US0130395 W US 0130395W WO 0227498 A3 WO0227498 A3 WO 0227498A3
Authority
WO
WIPO (PCT)
Prior art keywords
data
cache
streaming
request
cached
Prior art date
Application number
PCT/US2001/030395
Other languages
English (en)
Other versions
WO2002027498A2 (fr
Inventor
Peter C Damron
Steve Chessin
Patricia Shanahan
Aleksandr Guzovskiy
Original Assignee
Sun Microsystems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/677,096 external-priority patent/US6598124B1/en
Priority claimed from US09/677,093 external-priority patent/US6578111B1/en
Application filed by Sun Microsystems Inc filed Critical Sun Microsystems Inc
Priority to AU2001294856A priority Critical patent/AU2001294856A1/en
Publication of WO2002027498A2 publication Critical patent/WO2002027498A2/fr
Publication of WO2002027498A3 publication Critical patent/WO2002027498A3/fr

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/6028—Prefetching based on hints or prefetch instructions

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

L'invention concerne un système et un procédé destinés à un traitement efficace de données en flux dans un système de mémoire cache possédant un dispositif de commande de cache et au moins un cache avec un certain nombre de lignes de cache, chaque ligne de cache comprenant au moins une façon permettant de mettre des données en mémoire cache. Dans le procédé, une demande de mise en mémoire cache des données est reçue au niveau du dispositif de commande du cache (140), on détermine pour cette demande si les données sont transmises en continu ou mise en mémoire cache. La ligne de cache (160) peut comprendre une mémoire de données (165) dans laquelle les données sont mises en mémoire et un champ étiquette (175) dans lequel des informations concernant les données sont stockées, et le procédé comprend, en outre, l'installation de bits de données en flux (200) dans le champ étiquette afin d'identifier les données en tant que données en flux. Dans l'un des modes de réalisation, le procédé consiste à déterminer si les données sont des données en flux impliquant la reconnaissance d'une instruction spéciale afin de mettre en mémoire cache ces données en flux dans une demande provenant d'un processeur (110) exécutant un programme ou d'un compilateur compilant un programme.
PCT/US2001/030395 2000-09-29 2001-09-27 Systeme et procede d'identification et de gestion de donnees en flux WO2002027498A2 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AU2001294856A AU2001294856A1 (en) 2000-09-29 2001-09-27 System and method for identifying and managing streaming-data

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US09/677,093 2000-09-29
US09/677,096 US6598124B1 (en) 2000-09-29 2000-09-29 System and method for identifying streaming-data
US09/677,096 2000-09-29
US09/677,093 US6578111B1 (en) 2000-09-29 2000-09-29 Cache memory system and method for managing streaming-data

Publications (2)

Publication Number Publication Date
WO2002027498A2 WO2002027498A2 (fr) 2002-04-04
WO2002027498A3 true WO2002027498A3 (fr) 2003-01-23

Family

ID=27101706

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/US2001/030395 WO2002027498A2 (fr) 2000-09-29 2001-09-27 Systeme et procede d'identification et de gestion de donnees en flux

Country Status (2)

Country Link
AU (1) AU2001294856A1 (fr)
WO (1) WO2002027498A2 (fr)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100217937A1 (en) * 2009-02-20 2010-08-26 Arm Limited Data processing apparatus and method
US8516230B2 (en) 2009-12-29 2013-08-20 International Business Machines Corporation SPE software instruction cache
US8522225B2 (en) 2010-06-25 2013-08-27 International Business Machines Corporation Rewriting branch instructions using branch stubs
US8631225B2 (en) 2010-06-25 2014-01-14 International Business Machines Corporation Dynamically rewriting branch instructions to directly target an instruction cache location
US20110320786A1 (en) 2010-06-25 2011-12-29 International Business Machines Corporation Dynamically Rewriting Branch Instructions in Response to Cache Line Eviction
US9459851B2 (en) 2010-06-25 2016-10-04 International Business Machines Corporation Arranging binary code based on call graph partitioning
US8856452B2 (en) 2011-05-31 2014-10-07 Illinois Institute Of Technology Timing-aware data prefetching for microprocessors
US9690710B2 (en) 2015-01-15 2017-06-27 Qualcomm Incorporated System and method for improving a victim cache mode in a portable computing device
CN114860785B (zh) * 2022-07-08 2022-09-06 深圳云豹智能有限公司 缓存数据处理系统、方法、计算机设备和存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5546559A (en) * 1993-06-07 1996-08-13 Hitachi, Ltd. Cache reuse control system having reuse information field in each cache entry to indicate whether data in the particular entry has higher or lower probability of reuse
US5732242A (en) * 1995-03-24 1998-03-24 Silicon Graphics, Inc. Consistently specifying way destinations through prefetching hints
US5944815A (en) * 1998-01-12 1999-08-31 Advanced Micro Devices, Inc. Microprocessor configured to execute a prefetch instruction including an access count field defining an expected number of access
WO1999050752A1 (fr) * 1998-03-31 1999-10-07 Intel Corporation Structure a antememoire partagee pour instructions temporelles et non-temporelles

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5546559A (en) * 1993-06-07 1996-08-13 Hitachi, Ltd. Cache reuse control system having reuse information field in each cache entry to indicate whether data in the particular entry has higher or lower probability of reuse
US5732242A (en) * 1995-03-24 1998-03-24 Silicon Graphics, Inc. Consistently specifying way destinations through prefetching hints
US5944815A (en) * 1998-01-12 1999-08-31 Advanced Micro Devices, Inc. Microprocessor configured to execute a prefetch instruction including an access count field defining an expected number of access
WO1999050752A1 (fr) * 1998-03-31 1999-10-07 Intel Corporation Structure a antememoire partagee pour instructions temporelles et non-temporelles

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"CONDITIONAL LEAST-RECENTLY-USED DATA CACHE DESIGN TO SUPPORT MULTIMEDIA APPLICATIONS", IBM TECHNICAL DISCLOSURE BULLETIN, IBM CORP. NEW YORK, US, vol. 37, no. 2B, 1 February 1994 (1994-02-01), pages 387 - 389, XP000433887, ISSN: 0018-8689 *

Also Published As

Publication number Publication date
WO2002027498A2 (fr) 2002-04-04
AU2001294856A1 (en) 2002-04-08

Similar Documents

Publication Publication Date Title
WO2002054230A3 (fr) Systeme et procede pour faire une lecture anticipee de donnees dans une antememoire sur la base d'une distance entre des erreurs de lecture
EP0851344A3 (fr) Prédiction de branchement et préextraction d'antémémoire combinée dans un processeur
EP0915424A3 (fr) Antémémoire avec une instruction de mise à jour
US20050086435A1 (en) Cache memory controlling apparatus, information processing apparatus and method for control of cache memory
WO2003025757A3 (fr) Procede et appareil pour dissocier des acces aux descripteurs et des acces aux donnees dans une memoire cache
WO2004055667A3 (fr) Lecture anticipee intelligente
TW343303B (en) Cache flushing device and computer system applied with the same
GB2378549B8 (en) Processor multiprocessor system and method for data dependence speculative execution
US6968429B2 (en) Method and apparatus for controlling line eviction in a cache
EP1039387A3 (fr) Système et procédé pour la replication de données
DE60040578D1 (de) Entkoppeltes Abrufen und Ausführen von Befehlen mit statischer Verzweigungsvorhersage
EP1519276A4 (fr) Dispositif de stockage d'informations, systeme et procede de controle d'acces a la memoire et programme informatique
EP1517244A4 (fr) Dispositif de stockage d'information, systeme et procede de commande d'acces a la memoire et programme d'ordinateur
WO2002041155A3 (fr) Procede et dispositif destines a executer une prelecture speculative pour des dispositifs pci pendant des operations de lecture dma dans un systeme de bus oriente file d'attente de passage de messages
WO1999059070A3 (fr) Circuit de traitement de donnees dote d'une antememoire
ATE475140T1 (de) Seitendeskriptoren zur vorausholung und speicherverwaltung
WO2004031964A3 (fr) Procede et dispositif permettant de reduire le temps de traitement dans un systeme de traitement de donnees au moyen d'une antemoire
EP0905628A3 (fr) Réduction de ratage d'antémémoire en fouinant et lisant des opérations de postmémorisation dans des systèmes de mémoire sans la propriété d'inclusion
EP1187025A3 (fr) Procédé de mis à jour d'antémémoire et système de commande de mis à jour d'antémemoire utilisant une antémemoire de type non-bloquant
WO2002017086A3 (fr) Procede et appareil pour le traitement en pipeline de transactions ordonnees d'entree-sortie sur une memoire coherente dans un systeme multiprocesseur a memoire distribuee coherent avec l'antememoire.
CA2384254A1 (fr) Discrimination de traduction a haute resolution
CN105446898B (zh) 用于数据处理的装置及方法
WO2002027498A3 (fr) Systeme et procede d'identification et de gestion de donnees en flux
EP0772123A3 (fr) Système de traitement de données avec pré-extraction d'instructions
ATE493704T1 (de) Verfahren und vorrichtung zur verwendung eines hilfsrechners zur befehlsvorausholung für einen hauptprozessor

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ PH PL PT RO RU SD SE SG SI SK SL TJ TM TR TT TZ UA UG UZ VN YU ZA ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
REG Reference to national code

Ref country code: DE

Ref legal event code: 8642

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP