WO2002009193A1 - Assembly comprising a magnetotransistor, method for producing an assembly comprising a magnetotransistor, and method for measuring a magnetic field - Google Patents

Assembly comprising a magnetotransistor, method for producing an assembly comprising a magnetotransistor, and method for measuring a magnetic field Download PDF

Info

Publication number
WO2002009193A1
WO2002009193A1 PCT/DE2001/002535 DE0102535W WO0209193A1 WO 2002009193 A1 WO2002009193 A1 WO 2002009193A1 DE 0102535 W DE0102535 W DE 0102535W WO 0209193 A1 WO0209193 A1 WO 0209193A1
Authority
WO
WIPO (PCT)
Prior art keywords
arrangement according
doped
arrangement
region
area
Prior art date
Application number
PCT/DE2001/002535
Other languages
German (de)
French (fr)
Inventor
Ning Qu
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Publication of WO2002009193A1 publication Critical patent/WO2002009193A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices

Definitions

  • the invention relates to an arrangement with a magnetotransistor with a doped semiconductor substrate and a layer sequence of doped semiconductor layers based on the doped semiconductor substrate, electrical contacts being available on the surface of the arrangement, so that at least two transistors can be realized with the arrangement.
  • the invention further relates to a method for producing an arrangement with a magnetotransistor.
  • the invention further meets a loading method "for measuring a magnetic field.
  • Generic magnetotransistors can be used to measure a magnetic field. This takes advantage of the fact that the strength of the currents flowing in the two transistors of the arrangement depends on the strength of the magnetic field parallel to the surface of the arrangement. The reason for this dependency lies in the steering of the moving charge carriers within the semiconductor structure by the Lorentz force.
  • FIG. 1 An example of a lateral bipolar magnetotransistor (LMT) of the prior art is shown in cross section in FIG.
  • the illustration uses the example of a pnp magnetotransistor, although all statements apply to an npn magnetotransistor while reversing the charge sign.
  • the arrangement is based on a p-doped semiconductor substrate 110.
  • An n-doped well 112 is diffused into this p-doped semiconductor substrate 110.
  • three p-doped wells 114, 116, 118 are diffused into the n-doped well 112.
  • the three p-doped wells 114, 116, 118 are also each provided with three metal contacts 122, 124, 126.
  • Two metal contacts 128, 130 are arranged on the surface of the n-doped well 112.
  • the arrangement is symmetrical to a system plane 132 which is perpendicular to the layer sequence. This symmetry relates both to the geometry of the arrangement and to the respective doping concentrations of the p- or n-doped regions.
  • the electrode 124 is used as the emitter electrode.
  • the outer electrodes 128, 130 are connected as base electrodes, and the electrodes 122 and 126 work as collector electrodes of the two pnp transistors on the left and right of the plane of symmetry 132.
  • a left lateral pnp transistor which has an emitter contact 124 at the emitter zone 116, a base contact 128 at the base zone 112 and a collector contact 122 at the collector zone 114
  • a right pnp transistor which has an emitter contact 124 at the emitter zone 116, a base contact 130 at the base zone 112 and a collector contact 126 at the collector zone 118.
  • the arrangement results in a parasitic vertical pnp transistor, which consists of the emitter zone 116, the base zone 112 and the p-type substrate 110, which acts as a collector zone.
  • collector currents 134, 136 which are different, the difference depending on the strength of the magnetic field components mentioned.
  • the current difference between the currents which are tapped at the right collector electrode 122 or the left collector electrode 126 can be used as an output signal for the measurement of the magnetic field can be used.
  • Magnetotransistors of this type when used as a magnetic field sensor, show high sensitivity, good linearity and low noise.
  • the arrangement it is also possible to use the arrangement not only to measure the size of the magnetic field, but also the direction of the field.
  • a disadvantage of the arrangement shown in FIG. 4, however, is that a lateral current is already present in the region of the surface of the arrangement, which results from charge carriers which were emitted directly from the emitter zone 116 laterally into the p-doped base zone. Since these charge carriers remain unaffected by a magnetic field component running parallel to their direction of movement, they make no contribution to the magnetic sensitivity of the component.
  • FIG. 5 shows a further embodiment of a prior art magnetotransistor in cross section, in which these lateral currents in the vicinity of the chip surface are effectively suppressed.
  • the arrangement according to FIG. 5 largely corresponds to that from FIG. 4, the same reference symbols denoting the same elements.
  • an n-doped ring 138 is provided around the emitter zone 116, which suppresses the hole injection from the p-doped emitter zone 116 into the n-doped base zone in the vicinity of the chip surface.
  • the sensitivity of the component can be considerably improved by this reduction in the lateral current flow along the chip surface.
  • Such a "suppressed side-wall injection magnetotransistor" (SSIMT) is described, for example, in R.
  • a disadvantage of the arrangements of the prior art according to FIGS. 4 and 5 is the high power consumption of the arrangements, which results from the large substrate current 140.
  • the emitter electrode 124 is grounded, and negative voltages are applied to the base electrodes 128, 130 and the collector electrodes 122, 126, respectively. If a negative voltage is also applied to the substrate electrode 120, the vertical parasitic pnp transistor 116, 112, 110 is enabled to amplify current, and a collector current 140 flows to the substrate electrode 120.
  • a positive voltage is applied to the substrate electrode 120, the transition between the p-substrate 110 and the n-doped base zone 112 is polarized in the direction of flow, and the substrate current flows from the p-substrate 110 to the n-doped base zone 112.
  • the size of this into one The substrate current 140 of the magnetotransistor flowing in the other direction depends on the structure of the magnetotransistor and the operating conditions. It can reach values which are an order of magnitude higher than the collector currents 134, 136 which are essential for the measurement and which are to be regarded as useful currents. Examples of the ratio of the substrate current to the collector currents are given in C.
  • the invention builds on the generic arrangement according to claim 1 in that a first region on the surface of the arrangement with a first doping type (n or p) is embedded in a second region on the surface of the arrangement with a second doping type (p or n) is that the second region with the second doping type (p or n) is embedded in a third region on the surface of the arrangement with the first doping type (n or p) and that the first doping type (n or p) is different from the second doping type (p or n) differs.
  • this arrangement it is possible to significantly increase the sensitivity with regard to a magnetic field measurement by applying suitable potentials to the individual areas at suitable locations.
  • this increase in sensitivity results from the reduction of a lateral current in the region of the chip surface.
  • no ring structure is required.
  • the lateral current in the area of the chip surface is reduced in that the emitter zone and the collector zone are not in the same base trough as in the case of a conventional magnetotransistor (see FIG. 4 and FIG. 5).
  • the electrons must first flow vertically from the first area to the third area. Only then can the current flow off to the side.
  • the pronounced vertical current is responsible for increasing the sensitivity.
  • the strength of the substrate current by means of suitable potentials in the respective areas.
  • the invention is particularly advantageous in that the third area provides collector properties for the transistors, the second area provides basic properties for the transistors and the first area provides emitter properties for the transistors.
  • the first area provides an emitter contact
  • the second area provides two base contacts
  • the third area provides two collector contacts. Two transistors with a common emitter contact are thus realized. Therefore, the collector currents of the two transistors can be used as measurement signals for a magnetic field measurement.
  • the substrate preferably has a contact.
  • a suitable potential on the substrate relative to the potentials on the other contacts, the. significantly reduce unwanted substrate flow.
  • Suitable potentials can prevent a vertical parasitic transistor from being formed as in a conventional magnetotransistor, so that it is possible for only a reverse current to flow as the substrate current with suitable wiring. This is then in a wide th temperature range is smaller than the collector current, which is the actual useful current for the measurement signal.
  • the transition between the third region and the layer below it is preferably polarized in the blocking direction. This poling is made available by applying the appropriate potentials to the substrate and to the other contacts of the arrangement.
  • the barrier layer creates an insulation effect with regard to a parasitic vertical substrate current.
  • the arrangement has a pnpnp layer sequence. There is therefore an arrangement of five layers, so that an arrangement of high flexibility is provided by suitable doping of the layers and by suitable selection of the applied potentials.
  • the invention is particularly advantageous in that a first n-doped well is provided in a p-doped semiconductor substrate, and in the first n-doped well the third region is provided as a p-doped well, in the third region the second region is provided as an n-doped well and that the first area is provided as a p-doped well in the second region.
  • This structure of troughs arranged successively in a semiconductor substrate has proven itself in magnetotransistors. An arrangement with contact points on a chip surface is obtained, which provides satisfactory results in terms of mechanical and electrical stability.
  • the geometric arrangement with a well-defined position of the contacts the chip surface is particularly advantageous for magnetic field measurement.
  • the first n-doped well provides an insulation layer.
  • the insulating property of the first n-doped well results in an advantageous reduction in the substrate current.
  • the lateral currents, the difference of which is used as the measurement signal when measuring a magnetic field flow above the insulation layer and, because of the greatly reduced substrate current, they provide a stable measurement variable for the magnetic field.
  • the insulation layer has two contacts.
  • the conditions within the doped semiconductor layers can be influenced by applying suitable potentials to the insulation layer, for example by forming barrier layers.
  • the contacts are preferably metal contacts. Metal contacts have proven themselves for the wiring of semiconductor chips.
  • the transition between the first n-doped well and the p-substrate is polarized in the reverse direction. This is achieved by applying the suitable potentials to the electrodes of the first n-doped well and the electrode of the p-doped substrate. If the electrodes of the first n-doped well lie on ground, a negative voltage on the substrate electrode leads to the advantageous barrier layer, which Formation of a vertical parasitic substrate current suppressed.
  • the arrangement has an npnp layer sequence. It is therefore also possible to implement the invention with four layers, so that even with this simpler structure it is possible to significantly increase the sensitivity with regard to a magnetic field measurement compared to the prior art.
  • the vertical parasitic substrate current can also be implemented without the provision of a separate insulation layer.
  • the third region is provided as a p-doped well, that in the third region the second region is provided as an n-doped well and that in the second region the first region is provided as p -doped tub is provided.
  • a structure of troughs arranged successively in a semiconductor substrate is possible, which has proven itself in the case of magnetotransistors. Such a structure is particularly advantageous in terms of stability, production and ease of contact.
  • the third region is preferably partially surrounded by an insulation region.
  • This isolation area thus defines the collector area of the transistors. It is therefore not necessary to adequately size the collector area into a substrate from the outset. Rather, the size of the collector area can be determined by the insulation area. It is preferred if the insulation region is a p-doped well. In this way, the insulation region which adjoins the substrate forms a "short-circuited" p-region with the latter.
  • the insulation area is realized by Si0 2 insulation.
  • the arrangement can thus be designed flexibly, so that the manufacturing possibilities and the areas of application can be taken into account.
  • transition between the second region and the third region is polarized in the blocking direction. This achieves the advantageous reduction of the substrate current in this embodiment with an npnp layer sequence even without an additional insulation layer adjacent to the substrate.
  • Diffusion gives reliable results, both with regard to the accuracy of the geometry of the arrangement and with regard to the doping concentrations.
  • the arrangement is preferably symmetrical to a plane which is perpendicular to the layer sequence.
  • the accuracy of this symmetry is provided particularly well by a diffusion process. It is useful because in the absence of a magnetic field, identical lateral currents flow in both pnp transistors, while there is a disturbance in the case of an effective magnetic field the symmetry of the current flow comes. As a result, different collector currents can be measured, this difference then serving as a measurement signal for the magnetic field measurement.
  • the arrangement is preferably monolithically integrated with an evaluation circuit. This creates a compact component that is inexpensive to manufacture.
  • the invention further consists in a method for producing an arrangement according to the invention, in which a standard raw wafer is assumed. This is particularly useful with respect to the monolithic integration ', together with an evaluation circuit. Furthermore, the use of standard raw wafers is efficient since they can be purchased.
  • the invention also consists in a method in which a standard raw wafer with a first type of doping with an epitaxial layer of the opposite type of doping is assumed.
  • the epitaxial layer of the opposite type of doping can therefore take on the role of the collector region without having to be diffused into the substrate at the beginning of the manufacturing process.
  • the collector area can be defined by an insulation area.
  • the invention further consists in a method for measuring a magnetic field using an arrangement according to the invention. The method is particularly advantageous for the reason that the substrate current is largely negligible compared to the collector current, and this in a wide temperature range, which demonstrably extends to at least 125 ° C.
  • the method is also advantageous since the sensitivity is increased by avoiding lateral surface currents.
  • the method according to the invention therefore makes it possible to reliably measure particularly small magnetic fields or particularly small changes in the magnetic field.
  • the invention is based on the surprising finding that the inventive embedding of the doped regions provides one another with a magnetotransistor which can be produced cost-effectively and which is distinguished by high sensitivity and good stability. It is possible to greatly reduce the substrate current compared to known component structures without using SOI technology or selective etching of the substrate. Without a complex SSIMT structure, the sensitivity of the arrangement is of the same order of magnitude or even higher than in the case of such structures.
  • FIG. 1 shows an arrangement according to the invention in sectional view
  • Figure 2 shows a further arrangement according to the invention in section
  • Figure 3 shows another arrangement according to the invention in sectional view
  • Figure 4 shows an arrangement of the prior art in a sectional view
  • Figure 5 shows a further arrangement of the prior art in a sectional view.
  • Figure 1 shows an arrangement according to the invention in sectional view.
  • the arrangement is based on a p-doped semiconductor substrate 10.
  • a p-raw wafer can be used, which consists of a p-substrate without an n-epitaxial layer.
  • a first n-doped well 12 is diffused into this p-doped semiconductor substrate 10.
  • a first p-doped well 14 is diffused.
  • a second n-doped well 18 is diffused into the first p-doped well 14.
  • a second p-doped well 16 is diffused into this second n-doped well 18.
  • the second p-doped well 16 serves as an emitter zone.
  • the second n-doped well 18 serves as the base zone.
  • the first p-doped well 14 serves as a collector zone. There are two metal contacts 22, 26 on the collector zone 14, which are used as collector electrodes. On the second n-doped well 18 there are two metal contacts 28, 30, which are used as base electrodes. There is a metal contact 24 on the second p-doped well 16, which is used as an emitter electrode.
  • the first n-doped well 12 serves as an insulation layer. This insulation layer has two metal contacts 42, 44.
  • a metal contact 20 is also arranged on the p-doped substrate 10.
  • suitable potentials to the collector electrodes 22, 26, the electrodes 42, 44 of the insulation layer 12 and the electrode 20 of the p-substrate 10, so that the respective semiconductor junctions 14, 12 and 12, 10 are polarized in the reverse direction significantly reduce the parasitic vertical substrate current 40. If negative voltages are applied to the collector electrodes 22, 26 and the electrodes 42, 44 of the insulation layer 12 are grounded, then the transition between the p-doped collector zone 14 and the n-doped insulation layer 12 is in blocking operation.
  • the transition between the n-doped insulation layer 12 and the p-doped substrate 10 is also in blocking operation. There is therefore no vertical parasitic transistor, and only a very small reverse current flows as the substrate current 40, which is smaller in a wide temperature range than the collector current 34, 36 to be called the useful current.
  • the arrangement according to FIG. 1 can be used as a magnetic field sensor as described below. Negative voltages of the same level are applied to the left collector electrode 22 and the right collector electrode 26 with respect to the emitter electrode 24. In the left base electrode 28 and in the right base electrode 30, currents of the same height are fed. As a result, charge carriers (here: holes) of. the p-doped emitter zone 16 injected into the n-doped base zone 18. While a small part of the injected holes in the n-doped base zone 18 recombine with electrons, the majority of the holes continue to flow to the p-doped collector zone 14.
  • charge carriers here: holes
  • the holes first have to flow vertically into the p-doped collector zone 14 and then laterally further to the left collector electrode 22 or to right collector electrode 26. A lateral current flow in the area of the chip surface is therefore avoided.
  • the "orderly" vertical current flow of the holes from the emitter zone 16 through the base zone 18 into the collector zone 14 leads to a high sensitivity to a magnetic field parallel to the chip surface, without the need for SSIMT structures.
  • the relative sensitivity can be greater than 40% / Tesla at room temperature.
  • Figure 2 shows a further arrangement according to the invention in a sectional view.
  • the arrangement is based on a p-doped semiconductor substrate 10.
  • An n-doped epitaxial layer 14, 14 ' is arranged on this p-doped semiconductor substrate 10.
  • a standard IC raw wafer, which consists of a p-substrate and an n-epitaxial layer, can therefore be used as the starting point for the production of this arrangement.
  • a first p-doped well is diffused into the n-epitaxial layer 14, 14 ′ as an insulation layer 46. This encloses the area 14 and separates the remaining area 1 'of the n-epitaxial layer.
  • the insulation layer 46 together with the p-doped substrate 10 forms a "short-circuited" p-region.
  • a p-doped region 18 is diffused into the n-doped region 14 as a trough.
  • An n-doped well 16 is diffused into this p-doped well 18. This serves as an emitter zone.
  • the second p-doped well 18 serves as the base zone.
  • the n-doped well 14 serves as a collector zone. At the collector zone 14 there are two metal contacts 22, 26, which are used as collector electrodes. There are two metal contacts 28, 30 on the p-doped well 18, which are used as base electrodes.
  • a metal contact 24 on the n-doped well 16 which is used as an emitter electrode.
  • two NPN transistors 16, 18, 14 are available on both the left and the right side of the arrangement.
  • a metal contact 20 is also arranged on the p-doped substrate 10.
  • Figure 3 shows a further arrangement according to the invention in a sectional view.
  • the arrangement is also based on a p-doped semiconductor substrate 10.
  • a p-type raw wafer which consists of a p-type substrate without an n-epitaxial layer, can therefore be used as the starting point for the production of this arrangement.
  • An n-doped well 14 is diffused into this p-doped semiconductor substrate 10.
  • a p-doped region 18 is diffused into the n-doped region 14 as a trough.
  • An n-doped well 16 is diffused into this p-doped well 18. This serves as an emitter zone.
  • the second p-doped well 18 serves as the base zone.
  • the n-doped well 14 serves as a collector zone. At the collector zone 14 there are two metal contacts 22, 26, which are used as collector electrodes. There are two metal contacts 28, 30 on the p-doped well 18, which are used as base electrodes. There is a metal contact 24 on the n-doped well 16, which is used as an emitter electrode. Thus, two NPN transistors 16, 18, 14 are available on both the left and the right side of the arrangement. Furthermore, a metal contact 20 is also arranged on the p-doped substrate 10. By applying suitable potentials to the collector electrodes 22, 26 and the electrode 20 of the p-substrate 10, so that the semiconductor junction 14, 10 in Polarity is reversed, the parasitic vertical substrate current 40 can be significantly reduced.
  • the lowest potential is applied to the electrode 20 of the p-doped substrate 10. If a positive potential is applied to the electrodes 22, 26 of the collector region 14, the transition between the n-collector region 14 and the p-substrate 10 is polarized in the blocking direction. If a higher potential is applied to the electrodes 22, 26 of the collector region 14 than to the electrodes 28, 30 of the base region 18, the transitions between the n-collector region 14 and the p-base region 18 are also polarized in the blocking direction. There is therefore no vertical parasitic transistor, and only a very small reverse current flows as the substrate current 40, which in a wide temperature range is smaller than the collector current 34, 36 to be called the useful current.
  • FIG. 2 and FIG. 3 can be used as a magnetic field sensor as described below.
  • Positive voltages of the same level are applied to the left collector electrode 22 and the right collector electrode 26 with respect to the emitter electrode 24.
  • Positive currents of the same height are fed into the left base electrode 28 and the right base electrode 30.
  • charge carriers here: electrons
  • the electrons must first flow vertically into the n-doped collector zone 14 and then laterally further to the left collector electrode 22 or to the right collector electrode 26. A lateral current flow in the region of the chip surface is therefore avoided.
  • the "orderly" vertical current flow of the electrons from the emitter zone 16 through the base zone 18 into the collector zone 14 leads to high sensitivity to a magnetic field parallel to the chip surface, without the need for SSLMT structures.
  • the relative sensitivity at room temperature can be greater than 40% / Tesla.
  • FIG. 1, FIG. 2 and FIG. 3 are symmetrical with respect to a plane of symmetry 32, both with regard to their geometry and with regard to the doping concentrations.
  • the consequence of this is that the currents 34, 36 are identical in magnitude in the absence of a magnetic field component parallel to the chip surface.
  • the difference in the lateral currents 34, 36 resulting from a magnetic field and the resulting difference in the collector currents can therefore be used as a measurement signal for a magnetic field.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Measuring Magnetic Variables (AREA)

Abstract

The invention relates to an assembly comprising a magnetotransistor with a doped semiconductor substrate (10) and a layer sequence of doped semiconductor layers (12, 14, 18, 16) applied to the doped semiconductor substrate (10). Electrical contacts are available on the surface of the assembly so that at least two transistors can be produced with said assembly. A first region (16) on the surface of the assembly having a first kind of dopant (n or p) is embedded in a second region (18) on the surface of the assembly having a second kind of dopant (p or n). The second region (18) having the second kind of dopant (p or n) is embedded in a third region (14) on the surface of the assembly having the first kind of dopant (n or p) and the first kind of dopant (n or p) differs from the second kind of dopant (p or n). The invention further relates to a method for producing an assembly according to the invention and to a method for measuring a magnetic field.

Description

Anordnung mit einem Magnetotransistor, Verfahren zum Herstellen einer Anordnung mit einem Magnetotransistor und Verfahren zum Messen eines MagnetfeldesArrangement with a magnetotransistor, method for producing an arrangement with a magnetotransistor and method for measuring a magnetic field
Die Erfindung betrifft eine Anordnung mit einem Magnetotransistor mit einem dotierten Halbleitersubstrat und einer auf dem dotierten Halbleitersubstrat aufbauenden Schichtenfolge dotierter Halbleiterschichten, wobei an der Oberfläche der Anordnung elektrische Kontakte zur Verfügung stehen, so dass mit der Anordnung mindestens zwei Transistoren realisierbar sind. Die Erfindung betrifft weiterhin ein Verfahren zum Herstellen einer Anordnung mit einem Magnetotransistor. Die Erfindung be- trifft ferner ein Verfahren " zum Messen eines Magnetfeldes.The invention relates to an arrangement with a magnetotransistor with a doped semiconductor substrate and a layer sequence of doped semiconductor layers based on the doped semiconductor substrate, electrical contacts being available on the surface of the arrangement, so that at least two transistors can be realized with the arrangement. The invention further relates to a method for producing an arrangement with a magnetotransistor. The invention further meets a loading method "for measuring a magnetic field.
Stand der TechnikState of the art
Gattungsgemäße Magnetotransistoren können zum Messen eines Magnetfeldes verwendet werden. Dabei wird ausgenutzt, dass die in den beiden Transistoren der Anordnung fließenden Ströme in ihrer Stärke von der Stärke des Magnet- feldes parallel zur Oberfläche der Anordnung abhängig sind. Der Grund für diese Abhängigkeit liegt in der Ab- lenkung der sich bewegenden Ladungsträger innerhalb der Halbleiterstruktur durch die Lorentzkraft .Generic magnetotransistors can be used to measure a magnetic field. This takes advantage of the fact that the strength of the currents flowing in the two transistors of the arrangement depends on the strength of the magnetic field parallel to the surface of the arrangement. The reason for this dependency lies in the steering of the moving charge carriers within the semiconductor structure by the Lorentz force.
Ein Beispiel eines lateralen bipolaren Magnetotransistors (LMT) des Standes der Technik ist in Figur 4 im Querschnitt dargestellt. Die Darstellung verwendet das Beispiel eines pnp-Magnetotransistors, wobei sämtliche Aussagen jedoch unter Umkehrung der Ladungsvorzeichen auch für einen npn-Magnetotransistor gelten. Die Anordnung ba- siert auf einem p-dotierten Halbleitersubstrat 110. In dieses p-dotierte Halbleitersubstrat 110 ist eine n- dotierte Wanne 112 eindiffundiert. In die n-dotierte Wanne 112 sind wiederum drei p-dotierte Wannen 114, 116, 118 eindiffundiert. An der Unterseite des p-dotierten Sub- strats 110 befindet sich ein Metallkontakt 120. Ebenfalls sind die drei p-dotierten Wannen 114, 116, 118 jeweils mit drei Metallkontakten 122, 124, 126 versehen. An der Oberfläche der n-dotierten Wanne 112 sind zwei Metallkontakte 128, 130 angeordnet. Die Anordnung ist symmetrisch zu einer Sy metrieebene 132, welche senkrecht zu der Schichtenfolge verläuft. Diese Symmetrie bezieht sich sowohl auf die Geometrie der Anordnung als auch auf die jeweiligen Dotierungskonzentrationen der p- beziehungsweise n-dotierten Bereiche. Im Betrieb der Anordnung wird die Elektrode 124 als Emitterelektrode verwendet. Die außenliegenden Elektroden 128, 130 sind als Basiselektroden geschaltet, und die Elektroden 122 und 126 arbeiten als Kollektorelektroden der beiden pnp-Transistoren links und rechts der Symmetrieebene 132. Insgesamt liegt so ein linker lateraler pnp-Transistor vor, welcher einen Emitterkontakt 124 an der Emitterzone 116, einen Basiskontakt 128 an der Basiszone 112 und einen Kollektorkontakt 122 an der Kollektorzone 114 aufweist, sowie ein rechter pnp- Transistor, welcher einen Emitterkontakt 124 an der Emitterzone 116, einen Basiskontakt 130 an der Basiszone 112 und einen Kollektorkontakt 126 an der Kollektorzone 118 aufweist. Ferner kommt es bei der Anordnung zu einem parasitären vertikalen pnp-Transistor, welcher aus der E- mitterzone 116, der Basiszone 112 und dem als Kollektorzone wirkenden p-Substrat 110 besteht. Werden negative Spannungen gleicher Größe an die linke Kollektorelektrode 122 und die rechte Kollektorelektrode 126 gegenüber der Emitterelektrode 124 angelegt und negative Ströme gleicher Größe an der linken Basiselektrode 128 und der rechten Basiselektrode 130 eingespeist, so werden Ladungsträger (hier: Löcher) von der p-dotierten Emitterzone 116 in die n-dotierte Basiszone 112 injiziert. Man erhält so einen Kollektorstrom 134 zur linken p-dotierten Kollektorzone 114 und einen Kollektorstrom 136 zur rechten p- dotierten Kollektorzone 118. Diese Kollektorströme 134, 136 sind ohne äußere Einflüsse aufgrund der symmetrischen Anordnung exakt gleich groß. Befindet sich die Anordnung jedoch in einem Magnetfeld, welches eine Komponente parallel zur Chipoberfläche und aufweist, so werden die Ladungsträger, die von der p-dotierten Emitterzone 116 in die n-dotierte Basiszone 112 injiziert worden sind, von dem Magnetfeld in Abhängigkeit seiner Richtung nach links oder nach rechts abgelenkt. Somit erhält man Kollektorströme 134, 136, welche unterschiedlich sind, wobei der Unterschied von der Stärke der genannten Magnetfeldkomponenten abhängt. Die Stromdifferenz zwischen den Strömen, welche an der rechten Kollektorelektrode 122 beziehungsweise der linken Kollektorelektrode 126 abgegriffen werden, kann als Ausgangssignal für die Messung des Magnet- feldes verwendet werden. Derartige Magnetotransistoren zeigen bei ihrer Verwendung als Magnetfeldsensor eine hohe Empfindlichkeit, eine gute Linearität und ein geringes Rauschen. Ferner ist es möglich, mit der Anordnung nicht nur die Größe des Magnetfeldes zu messen, sondern auch die Richtung des Feldes. Nachteilig an der in Figur 4 dargestellten Anordnung ist jedoch, dass auch bereits im Bereich der Oberfläche der Anordnung ein lateraler Strom vorliegt, welcher aus Ladungsträgern resultiert, welche von der Emitterzone 116 direkt seitlich in die p-dotierte Basiszone emittiert wurden. Da diese Ladungsträger von einer parallel zu ihrer Bewegungsrichtung verlaufenden Magnetfeldkomponente unbeeinflusst bleiben, liefern diese keinen Beitrag zur magnetischen Empfindlichkeit des Bau- elementes .An example of a lateral bipolar magnetotransistor (LMT) of the prior art is shown in cross section in FIG. The illustration uses the example of a pnp magnetotransistor, although all statements apply to an npn magnetotransistor while reversing the charge sign. The arrangement is based on a p-doped semiconductor substrate 110. An n-doped well 112 is diffused into this p-doped semiconductor substrate 110. In turn, three p-doped wells 114, 116, 118 are diffused into the n-doped well 112. There is a metal contact 120 on the underside of the p-doped substrate 110. The three p-doped wells 114, 116, 118 are also each provided with three metal contacts 122, 124, 126. Two metal contacts 128, 130 are arranged on the surface of the n-doped well 112. The arrangement is symmetrical to a system plane 132 which is perpendicular to the layer sequence. This symmetry relates both to the geometry of the arrangement and to the respective doping concentrations of the p- or n-doped regions. In the operation of the arrangement, the electrode 124 is used as the emitter electrode. The outer electrodes 128, 130 are connected as base electrodes, and the electrodes 122 and 126 work as collector electrodes of the two pnp transistors on the left and right of the plane of symmetry 132. Overall, there is a left lateral pnp transistor which has an emitter contact 124 at the emitter zone 116, a base contact 128 at the base zone 112 and a collector contact 122 at the collector zone 114, and a right pnp transistor, which has an emitter contact 124 at the emitter zone 116, a base contact 130 at the base zone 112 and a collector contact 126 at the collector zone 118. Furthermore, the arrangement results in a parasitic vertical pnp transistor, which consists of the emitter zone 116, the base zone 112 and the p-type substrate 110, which acts as a collector zone. If negative voltages of the same size are applied to the left collector electrode 122 and the right collector electrode 126 opposite the emitter electrode 124 and negative currents of the same size are fed to the left base electrode 128 and the right base electrode 130, charge carriers (here: holes) are p-doped Emitter zone 116 injected into the n-doped base zone 112. This gives a collector current 134 to the left p-doped collector zone 114 and a collector current 136 to the right p-doped collector zone 118. These collector currents 134, 136 are exactly the same size without external influences due to the symmetrical arrangement. However, if the arrangement is in a magnetic field which has a component parallel to the chip surface and, the charge carriers which have been injected from the p-doped emitter zone 116 into the n-doped base zone 112 become dependent on the direction of the magnetic field distracted left or right. This gives collector currents 134, 136 which are different, the difference depending on the strength of the magnetic field components mentioned. The current difference between the currents which are tapped at the right collector electrode 122 or the left collector electrode 126 can be used as an output signal for the measurement of the magnetic field can be used. Magnetotransistors of this type, when used as a magnetic field sensor, show high sensitivity, good linearity and low noise. It is also possible to use the arrangement not only to measure the size of the magnetic field, but also the direction of the field. A disadvantage of the arrangement shown in FIG. 4, however, is that a lateral current is already present in the region of the surface of the arrangement, which results from charge carriers which were emitted directly from the emitter zone 116 laterally into the p-doped base zone. Since these charge carriers remain unaffected by a magnetic field component running parallel to their direction of movement, they make no contribution to the magnetic sensitivity of the component.
Figur 5 zeigt eine weitere Ausführungsform eines Magnetotransistors des Standes der Technik im Querschnitt, bei welchem diese lateralen Ströme in der Nähe der Chipober- fläche wirkungsvoll unterdrückt werden. Die Anordnung gemäß Figur 5 entspricht weitgehend derjenigen aus Figur 4, wobei gleiche Bezugszeichen gleiche Elemente bezeichnen. Zusätzlich ist um die Emitterzone 116 ein n-dotierter Ring 138 vorgesehen, welcher die Löcher-Injektion von der p-dotierten Emitterzone 116 in die n-dotierte Basiszone in der Nähe der Chipoberfläche unterdrückt. Durch diese Verringerung des lateralen Stromflusses entlang der Chipoberfläche kann die Empfindlichkeit des Bauelementes erheblich verbessert werden. Ein solcher "Supressed Side- wall Injection Magnetotransistor" (SSIMT) wird beispielsweise beschrieben in R. Gottfried-Gottfried et al., "Monolithische Integration von Magnetfeld-Sensorelementen und Auswerteschaltungen in CMOS-Technologie" , PTB-Bericht "Fertigungsmesstechnik/Sensorsystem" 1994, Seiten 257- 261. Es werden relative Empfindlichkeiten von circa 30%/Tesla erreicht.FIG. 5 shows a further embodiment of a prior art magnetotransistor in cross section, in which these lateral currents in the vicinity of the chip surface are effectively suppressed. The arrangement according to FIG. 5 largely corresponds to that from FIG. 4, the same reference symbols denoting the same elements. In addition, an n-doped ring 138 is provided around the emitter zone 116, which suppresses the hole injection from the p-doped emitter zone 116 into the n-doped base zone in the vicinity of the chip surface. The sensitivity of the component can be considerably improved by this reduction in the lateral current flow along the chip surface. Such a "suppressed side-wall injection magnetotransistor" (SSIMT) is described, for example, in R. Gottfried-Gottfried et al., "Monolithic integration of magnetic field sensor elements and evaluation circuits in CMOS technology ", PTB report" Manufacturing Metrology / Sensor System "1994, pages 257-261. Relative sensitivities of approximately 30% / Tesla are achieved.
Ein Nachteil der Anordnungen des Standes der Technik gemäß Figur 4 und Figur 5 besteht in der hohen Leistungsaufnahme der Anordnungen, welche aus dem großen Substratstrom 140 resultiert. Im normalen Betrieb des Magneto- transistors liegt die Emitterelektrode 124 auf Masse, und an die Basiselektroden 128, 130 beziehungsweise an die Kollektorelektroden 122, 126 werden negative Spannungen angelegt. Wird an die Substratelektrode 120 ebenfalls eine negative Spannung angelegt, so wird der vertikale pa- rasitäre pnp-Transistor 116, 112, 110 in die Lage versetzt, Strom zu verstärken, und es fließt ein Kollektorstrom 140 zur Substratelektrode 120. Legt man eine positive Spannung an die Substratelektrode 120 an, so wird der Übergang zwischen dem p-Substrat 110 und der n- dotierten Basiszone 112 in Flussrichtung gepolt, und der Substratstrom fließt von dem p-Substrat 110 zur n- dotierten Basiszone 112. Die Größe dieses in die eine o- der die andere Richtung fließenden Substratstroms 140 des Magnetotransistors ist von der Struktur des Magnetotran- sistors und den Betriebsbedingungen abhängig. Er kann Werte erreichen, welche um eine Größenordnung höher liegen als die für die Messung wesentlichen Kollektorströme 134, 136, welche als Nutzströme zu betrachten sind. Beispiele für das Verhältnis des Substratstroms zu den Kol- lektorströmen sind angegeben in C. Riccobene et al., "Two-dimensional numerical analysis of novel magnetotransistor with partially removed Substrate", IEDM 1992, Sei- ten 19.4.1-4 und M. Schneider etc., "Integrated flux con- centrator improves CMOS magnetotransistors", 1995 IEEE Micro Electro Mechanical Systems, Seiten 151-156. Derartig hohe Substratströme führen nicht nur zu einer Reduk- tion der effektiven Empfindlichkeit, sondern auch zu einer hohen Verlustleistung beziehungsweise Instabilität des Bauelementes, zum Beispiel durch Eigenerwärmung. Um diesem Problem zu begegnen, wurden Magnetotransistoren beispielsweise durch SOI-Technik hergestellt. Die Proble- matik des großen Substratstroms wird durch SOI-Techniken ausgeschaltet, da ohne Substrat kein Substratstrom fließen kann. Ein Beispiel für die Fertigung von Magnetotransistoren durch SOI-Technik ist in R. Castagnetti, "Magnetotransistor in SOI-Technology", IEDM 1994, Seiten 147- 150 angegeben. Allerdings sind SOI-Techniken aufwendig und insofern kostenintensiv. In der Veröffentlichung C. Riccobene etc., "Two-dimensional numerical analysis of novel magnetotransistor with partially removed Substrate", IEDM 1992, Seiten 19.4.1-4 wurde vorgeschlagen, das Substrat durch einen selektiven Ätzprozess zu entfernen, um so wiederum den Substratstrom im Verhältnis zu den Kollektorströmen zu reduzieren. Dabei soll das Substrat direkt unterhalb des aktiven lateralen Magnetotransistors weggeätzt werden, so dass der Substratstrom auf circa 10% des Kollektorstroms bei Raumtemperatur reduziert werden kann. Jedoch ist auch dieser Herstellungsprozess aufwendig und im Hinblick auf die Zuverlässigkeit mit Risiken behaftet. Vorteile der ErfindungA disadvantage of the arrangements of the prior art according to FIGS. 4 and 5 is the high power consumption of the arrangements, which results from the large substrate current 140. During normal operation of the magnetotransistor, the emitter electrode 124 is grounded, and negative voltages are applied to the base electrodes 128, 130 and the collector electrodes 122, 126, respectively. If a negative voltage is also applied to the substrate electrode 120, the vertical parasitic pnp transistor 116, 112, 110 is enabled to amplify current, and a collector current 140 flows to the substrate electrode 120. A positive voltage is applied to the substrate electrode 120, the transition between the p-substrate 110 and the n-doped base zone 112 is polarized in the direction of flow, and the substrate current flows from the p-substrate 110 to the n-doped base zone 112. The size of this into one The substrate current 140 of the magnetotransistor flowing in the other direction depends on the structure of the magnetotransistor and the operating conditions. It can reach values which are an order of magnitude higher than the collector currents 134, 136 which are essential for the measurement and which are to be regarded as useful currents. Examples of the ratio of the substrate current to the collector currents are given in C. Riccaught et al., "Two-dimensional numerical analysis of novel magnetotransistor with partially removed substrates", IEDM 1992, Sei- 19.4.1-4 and M. Schneider etc., "Integrated flux concentrator improves CMOS magnetotransistors", 1995 IEEE Micro Electro Mechanical Systems, pages 151-156. Such high substrate currents not only lead to a reduction in the effective sensitivity, but also to a high power loss or instability of the component, for example due to self-heating. To counter this problem, magnetotransistors have been manufactured, for example, by SOI technology. The problem of the large substrate stream is eliminated by SOI techniques, since no substrate stream can flow without a substrate. An example of the production of magnetotransistors by SOI technology is given in R. Castagnetti, "Magnetotransistor in SOI Technology", IEDM 1994, pages 147-150. However, SOI techniques are complex and therefore expensive. In the publication C. Riccaught etc., "Two-dimensional numerical analysis of novel magnetotransistor with partially removed Substrate", IEDM 1992, pages 19.4.1-4, it was proposed to remove the substrate by a selective etching process in order to in turn reduce the substrate current to reduce in relation to the collector currents. The substrate should be etched away directly below the active lateral magnetotransistor, so that the substrate current can be reduced to approximately 10% of the collector current at room temperature. However, this manufacturing process is also complex and involves risks in terms of reliability. Advantages of the invention
Die Erfindung baut auf der gattungsgemäßen Anordnung gemäß Anspruch 1 dadurch auf, dass ein erster Bereich an der Oberfläche der Anordnung mit einer ersten Dotierungsart (n oder p) in einem zweiten Bereich an der Oberfläche der Anordnung mit einer zweiten Dotierungsart (p oder n) eingebettet ist, dass der zweite Bereich mit der zweiten Dotierungsart (p oder n) in einem dritten Bereich an der Oberfläche der Anordnung mit der ersten Dotierungsart (n oder p) eingebettet ist und dass sich die erste Dotierungsart (n oder p) von der zweiten Dotierungsart (p oder n) unterscheidet. Auf der Grundlage dieser Anordnung ist es möglich, die Empfindlichkeit im Hinblick auf eine Mag- netfeldmessung deutlich zu erhöhen, indem an die einzelnen Bereiche an geeigneten Stellen geeignete Potentiale angelegt werden. Diese- Empfindlichkeitserhöhung resultiert, wie bei der SSIMT-Struktur, aus der Reduzierung eines lateralen Stromes im Bereich der Chipoberfläche. Anders als bei der SSIMT-Struktur ist jedoch keine Ringstruktur erforderlich. Vielmehr wird der laterale Strom im Bereich der Chipoberfläche dadurch reduziert, dass sich die Emitterzone und die Kollektorzone nicht wie bei einem konventionellen Magnetotransistor (siehe Figur 4 und Figur 5) in der gleichen Basiswanne befinden. Aus diesem Grund müssen die Elektronen zunächst vertikal von dem ersten Bereich in den dritten Bereich fließen. Erst dann kann der Strom seitlich abfließen. Der ausgeprägte vertikale Strom ist für die Erhöhung der Empfindlichkeit verantwortlich. Ebenfalls ist es mit der erfindungsgemäßen Anordnung möglich, die Stärke des Substratstroms durch geeignete Potentiale an den jeweiligen Bereichen erheblich zu verringern.The invention builds on the generic arrangement according to claim 1 in that a first region on the surface of the arrangement with a first doping type (n or p) is embedded in a second region on the surface of the arrangement with a second doping type (p or n) is that the second region with the second doping type (p or n) is embedded in a third region on the surface of the arrangement with the first doping type (n or p) and that the first doping type (n or p) is different from the second doping type (p or n) differs. On the basis of this arrangement, it is possible to significantly increase the sensitivity with regard to a magnetic field measurement by applying suitable potentials to the individual areas at suitable locations. As with the SSIMT structure, this increase in sensitivity results from the reduction of a lateral current in the region of the chip surface. Unlike the SSIMT structure, however, no ring structure is required. Rather, the lateral current in the area of the chip surface is reduced in that the emitter zone and the collector zone are not in the same base trough as in the case of a conventional magnetotransistor (see FIG. 4 and FIG. 5). For this reason, the electrons must first flow vertically from the first area to the third area. Only then can the current flow off to the side. The pronounced vertical current is responsible for increasing the sensitivity. It is also possible with the arrangement according to the invention, the strength of the substrate current by means of suitable potentials in the respective areas.
Die Erfindung ist besonders dadurch vorteilhaft, dass der dritte Bereich Kollektoreigenschaften für die Transistoren zur Verfügung stellt, dass der zweite Bereich Basiseigenschaften für die Transistoren zur Verfügung stellt und dass der erste Bereich Emittereigenschaften für die Transistoren zur Verfügung stellt. Durch die Einbettung der Bereiche ineinander und die entsprechenden Eigenschaften der Bereiche ist es in einfacher Weise möglich, die für eine Magnetfeldmessung erforderlichen zwei Transistoren zu realisieren.The invention is particularly advantageous in that the third area provides collector properties for the transistors, the second area provides basic properties for the transistors and the first area provides emitter properties for the transistors. By embedding the areas in one another and the corresponding properties of the areas, it is possible in a simple manner to implement the two transistors required for a magnetic field measurement.
Es ist bevorzugt, dass der erste Bereich einen Emitterkontakt zur Verfügung stellt, dass der zweite Bereich zwei Basiskontakte zur Verfügung stellt und dass der dritte Bereich zwei Kollektorkontakte zur Verfügung stellt. Somit sind zwei Transistoren mit einem gemeinsa- men Emitterkontakt realisiert. Daher können die Kollek- torstrome der beiden Transistoren als Messsignale für eine Magnetfeldmessung verwendet werden.It is preferred that the first area provides an emitter contact, that the second area provides two base contacts, and that the third area provides two collector contacts. Two transistors with a common emitter contact are thus realized. Therefore, the collector currents of the two transistors can be used as measurement signals for a magnetic field measurement.
Bevorzugt weist das Substrat einen Kontakt auf. Durch An- legen eines geeigneten Potentials an dem Substrat relativ zu den Potentialen an den anderen Kontakten lässt sich der . unerwünschte Substratstrom erheblich verringern. Durch geeignete Potentiale ist es vermeidbar, dass ein vertikaler parasitärer Transistor wie in einem konventio- nellen Magnetotransistor entsteht, so dass es möglich ist, dass bei geeigneter Beschaltung nur ein Sperrstrom als Substratstrom fließt. Dieser ist dann in einem brei- ten Temperaturbereich kleiner als der Kollektorstrom, welcher der eigentliche Nutzstrom für das Messsignal ist.The substrate preferably has a contact. By applying a suitable potential on the substrate relative to the potentials on the other contacts, the. significantly reduce unwanted substrate flow. Suitable potentials can prevent a vertical parasitic transistor from being formed as in a conventional magnetotransistor, so that it is possible for only a reverse current to flow as the substrate current with suitable wiring. This is then in a wide th temperature range is smaller than the collector current, which is the actual useful current for the measurement signal.
Vorzugsweise ist der Übergang zwischen dem dritten Be- reich und der darunter liegenden Schicht in Sperrrichtung gepolt. Diese Polüng wird durch Anlegen der geeigneten Potentiale an dem Substrat und an den sonstigen Kontakten der Anordnung zur Verfügung gestellt. Durch die Sperrschicht entsteht eine Isolationswirkung im Hinblick auf einen parasitären vertikalen Substratstrom.The transition between the third region and the layer below it is preferably polarized in the blocking direction. This poling is made available by applying the appropriate potentials to the substrate and to the other contacts of the arrangement. The barrier layer creates an insulation effect with regard to a parasitic vertical substrate current.
In einer bevorzugten Ausführungsform weist die Anordnung eine pnpnp-Schichtenfolge auf. Es liegt also eine Anordnung aus fünf Schichten vor, so dass man durch geeignete Dotierung der Schichten und durch die geeignete Wahl der angelegten Potentiale eine Anordnung von hoher Flexibilität bereitstellt.In a preferred embodiment, the arrangement has a pnpnp layer sequence. There is therefore an arrangement of five layers, so that an arrangement of high flexibility is provided by suitable doping of the layers and by suitable selection of the applied potentials.
Die Erfindung ist besonders dadurch vorteilhaft, dass in einem p-dotierten Halbleitersubstrat eine erste n- dotierte Wanne vorgesehen ist, dass in der ersten n- dotierten Wanne der dritte Bereich als p-dotierte Wanne vorgesehen ist, dass in dem dritten Bereich der zweite Bereich als n-dotierte Wanne vorgesehen ist und dass in dem zweiten Bereich der erste Bereich als p-dotierte Wanne vorgesehen ist. Diese Struktur aus sukzessiv in einem Halbleitersubstrat angeordneten Wannen hat sich bei Magnetotransistoren bewährt. Man erhält eine Anordnung mit Kontaktstellen an einer Chipoberfläche, welche im Hin- blick auf die mechanische und die elektrische Stabilität zufriedenstellende Ergebnisse liefert. Die geometrische Anordnung mit einer wohldefinierten Lage der Kontakte an der Chipoberfläche ist vor allem für die Magnetfeldmes- sung von Vorteil.The invention is particularly advantageous in that a first n-doped well is provided in a p-doped semiconductor substrate, and in the first n-doped well the third region is provided as a p-doped well, in the third region the second region is provided as an n-doped well and that the first area is provided as a p-doped well in the second region. This structure of troughs arranged successively in a semiconductor substrate has proven itself in magnetotransistors. An arrangement with contact points on a chip surface is obtained, which provides satisfactory results in terms of mechanical and electrical stability. The geometric arrangement with a well-defined position of the contacts the chip surface is particularly advantageous for magnetic field measurement.
Es ist besonders bevorzugt, dass die erste n-dotierte Wanne eine Isolationsschicht zur Verfügung stellt. Durch die Isolationseigenschaft der ersten n-dotierten Wanne kommt es zu der vorteilhaften Reduktion des Substratstroms. Die lateralen Ströme, deren Differenz als Messsignal bei der Messung eines Magnetfeldes verwendet wer- den, fließen oberhalb der Isolationsschicht, und sie stellen aufgrund des stark verringerten Substratstroms eine stabile Messgröße für das Magnetfeld zur Verfügung.It is particularly preferred that the first n-doped well provides an insulation layer. The insulating property of the first n-doped well results in an advantageous reduction in the substrate current. The lateral currents, the difference of which is used as the measurement signal when measuring a magnetic field, flow above the insulation layer and, because of the greatly reduced substrate current, they provide a stable measurement variable for the magnetic field.
Es ist bevorzugt, wenn die Isolationsschicht zwei Kontak- te aufweist. Durch Anlegen geeigneter Potentiale an der Isolationsschicht lassen sich die Verhältnisse innerhalb der dotierten Halbleiterschichten beeinflussen, beispielsweise durch Ausbildung von Sperrschichten.It is preferred if the insulation layer has two contacts. The conditions within the doped semiconductor layers can be influenced by applying suitable potentials to the insulation layer, for example by forming barrier layers.
Vorzugsweise sind die Kontakte Metallkontakte. Metallkontakte haben sich für die Beschaltung von Halbleiterchips bewährt.The contacts are preferably metal contacts. Metal contacts have proven themselves for the wiring of semiconductor chips.
Es ist vorteilhaft, wenn der Übergang zwischen der ersten n-dotierten Wanne und dem p-Substrat in Sperrrichtung gepolt ist. Dies wird durch Anlegen der geeigneten Potentiale an den Elektroden der ersten n-dotierten Wanne und der Elektrode des p-dotierten Substrats erreicht. Liegen die Elektroden der ersten n-dotierten Wanne auf Masse, so kommt es durch eine negative Spannung an der Substratelektrode zu der vorteilhaften Sperrschicht, welche die Ausbildung eines vertikalen parasitären Substratstroms unterdrückt .It is advantageous if the transition between the first n-doped well and the p-substrate is polarized in the reverse direction. This is achieved by applying the suitable potentials to the electrodes of the first n-doped well and the electrode of the p-doped substrate. If the electrodes of the first n-doped well lie on ground, a negative voltage on the substrate electrode leads to the advantageous barrier layer, which Formation of a vertical parasitic substrate current suppressed.
Bei einer anderen vorteilhaften Ausführungsform der Er- findung weist die Anordnung eine npnp-Schichtenfolge auf. Es ist also auch möglich, die Erfindung mit vier Schichten zu realisieren, so dass es auch mit dieser einfacheren Struktur möglich ist, die Empfindlichkeit im Hinblick auf eine Magnetfeldmessung im Vergleich zum Stand der Technik deutlich zu erhöhen. Insbesondere lässt sich der vertikale parasitäre Substratstrom auch ohne das Bereitstellen einer separaten Isolationsschicht realisieren.In another advantageous embodiment of the invention, the arrangement has an npnp layer sequence. It is therefore also possible to implement the invention with four layers, so that even with this simpler structure it is possible to significantly increase the sensitivity with regard to a magnetic field measurement compared to the prior art. In particular, the vertical parasitic substrate current can also be implemented without the provision of a separate insulation layer.
Es ist bevorzugt, dass in einem n-dotierten Halbleiter- substrat der dritte Bereich als p-dotierte Wanne vorgesehen ist, dass in dem dritten Bereich der zweite Bereich als n-dotierte Wanne vorgesehen ist und dass in dem zweiten Bereich der erste Bereich als p-dotierte Wanne vorgesehen ist. Es ist also wiederum eine Struktur aus sukzes- siv in einem Halbleitersubstrat angeordneten Wannen möglich, welche sich bei Magnetotransistoren bewährt hat. Eine solche Struktur ist besonders im Hinblick auf die Stabilität, die Fertigung und die einfache Kontaktierbar- keit vorteilhaft.It is preferred that in an n-doped semiconductor substrate the third region is provided as a p-doped well, that in the third region the second region is provided as an n-doped well and that in the second region the first region is provided as p -doped tub is provided. In turn, a structure of troughs arranged successively in a semiconductor substrate is possible, which has proven itself in the case of magnetotransistors. Such a structure is particularly advantageous in terms of stability, production and ease of contact.
Vorzugsweise ist der dritte Bereich teilweise von einem Isolationsbereich umgeben. Dieser Isolationsbereich definiert somit den Kollektorbereich der Transistoren. Es ist also nicht erforderlich, den Kollektorbereich von vorn- herein in einer angemessenen Größe in ein Substrat einzu- defundieren. Vielmehr kann die Größe des Kollektorbereiches durch den Isolationsbereich festgelegt werden. Es ist bevorzugt, wenn der Isolationsbereich eine p- dotierte Wanne ist. Auf diese Weise bildet der Isolationsbereich, welcher an das Substrat angrenzt, mit diesem ein "kurzgeschlossenes" p-Gebiet.The third region is preferably partially surrounded by an insulation region. This isolation area thus defines the collector area of the transistors. It is therefore not necessary to adequately size the collector area into a substrate from the outset. Rather, the size of the collector area can be determined by the insulation area. It is preferred if the insulation region is a p-doped well. In this way, the insulation region which adjoins the substrate forms a "short-circuited" p-region with the latter.
Es kann aber auch nützlich sein, wenn der Isolationsbereich durch eine Si02-Isolation realisiert ist. Somit kann die Anordnung flexibel gestaltet werden, wodurch auf die Fertigungsmöglichkeiten und die Anwendungsbereiche Rücksicht genommen werden kann.However, it can also be useful if the insulation area is realized by Si0 2 insulation. The arrangement can thus be designed flexibly, so that the manufacturing possibilities and the areas of application can be taken into account.
Es ist vorteilhaft, wenn der Übergang zwischen dem zweiten Bereich und dem dritten Bereich in Sperrrichtung ge- polt ist. Hierdurch erreicht man die vorteilhafte Verminderung des Substratstroms bei dieser Ausführungsform mit einer npnp-Schichtenfolge auch ohne eine zusätzliche an das Substrat angrenzende Isolationsschicht.It is advantageous if the transition between the second region and the third region is polarized in the blocking direction. This achieves the advantageous reduction of the substrate current in this embodiment with an npnp layer sequence even without an additional insulation layer adjacent to the substrate.
Es ist vorteilhaft, wenn wenigstens einige der Bereiche eindiffundiert sind. Durch Diffusion erhält man zuverlässige Ergebnisse, sowohl im Hinblick auf die Genauigkeit der Geometrie der Anordnung als auch im Hinblick auf die Dotierungskonzentrationen.It is advantageous if at least some of the areas are diffused. Diffusion gives reliable results, both with regard to the accuracy of the geometry of the arrangement and with regard to the doping concentrations.
Vorzugsweise ist die Anordnung symmetrisch zu einer Ebene, die senkrecht zu der Schichtenfolge ist. Die Genauigkeit dieser Symmetrie wird, wie oben erwähnt, besonders gut durch einen Diffusionsprozess zur Verfügung gestellt. Sie ist nützlich, da bei fehlendem Magnetfeld identische laterale Ströme in beiden pnp-Transistoren fließen, während es bei einem wirksamen Magnetfeld zu einer Störung der Symmetrie des Stromflusses kommt. Folglich lassen sich unterschiedliche Kollektorströme messen, wobei diese Differenz dann als Messsignal für die Magnetfeldmessung dient.The arrangement is preferably symmetrical to a plane which is perpendicular to the layer sequence. As mentioned above, the accuracy of this symmetry is provided particularly well by a diffusion process. It is useful because in the absence of a magnetic field, identical lateral currents flow in both pnp transistors, while there is a disturbance in the case of an effective magnetic field the symmetry of the current flow comes. As a result, different collector currents can be measured, this difference then serving as a measurement signal for the magnetic field measurement.
Die Anordnung ist gleichermaßen vorteilhaft, wenn alle n- Dotierungen durch p-Dotierungen und alle p-Dotierungen durch n-Dotierungen ersetzt sind. Dabei gelten sämtliche Ausführungen entsprechend unter Ladungsumkehr.The arrangement is equally advantageous if all n-dopings are replaced by p-dopings and all p-dopings are replaced by n-dopings. All designs apply accordingly under charge reversal.
Vorzugsweise ist die Anordnung mit einer Auswerteschaltung monolithisch integriert. Hierdurch entsteht ein kompaktes Bauteil, welches kostengünstig herstellbar ist.The arrangement is preferably monolithically integrated with an evaluation circuit. This creates a compact component that is inexpensive to manufacture.
Die Erfindung besteht ferner in einem Verfahren zum Herstellen einer erfindungsgemäßen Anordnung, bei welchem von einem Standard-Rohwafer ausgegangen wird. Dies ist insbesondere im Hinblick auf die monolithische Integration 'zusammen mit einer Auswerteschaltung nützlich. Ferner ist die Verwendung von Standard-Rohwafern effizient, da diese käuflich zu erwerben sind.The invention further consists in a method for producing an arrangement according to the invention, in which a standard raw wafer is assumed. This is particularly useful with respect to the monolithic integration ', together with an evaluation circuit. Furthermore, the use of standard raw wafers is efficient since they can be purchased.
Die Erfindung besteht ebenfalls in einem Verfahren, bei dem von einem Standard-Rohwafer mit einer ersten Dotie- rungsart mit Epitaxieschicht der entgegengesetzten Dotierungsart ausgegangen wird. Die Epitaxieschicht der entgegengesetzten Dotierungsart kann also die Rolle des Kollektorbereiches übernehmen, ohne dass diese am Anfang des Herstellungsprozesses in das Substrat eindiffundiert wer- den müsste. Der Kollektorbereich kann entsprechend einer bevorzugten Ausführungsform durch einen Isolationsbereich definiert werden. Die Erfindung besteht ferner in einem Verfahren zum Messen eines Magnetfeldes unter Verwendung einer erfindungsgemäßen Anordnung. Das Verfahren ist besonders aus dem Grunde vorteilhaft, da der Substratstrom im Vergleich zu dem Kollektorströmen weitgehend vernachlässigbar ist, und dies in einem breiten Temperaturbereich, welcher nachweislich bis mindestens 125°C reicht. Insofern kommt es nicht zu den Störungen aufgrund des Substratstroms im Hinblick auf die Empfindlichkeit und die Stabilität des Bauelementes, zum Beispiel durch Eigenerwärmung. Ferner ist das Verfahren vorteilhaft, da die Empfindlichkeit durch Vermeidung lateraler Oberflächenströme vergrößert wird. Durch das erfindungsgemäße Verfahren sind daher be- sonders kleine Magnetfelder beziehungsweise besonders kleine Magnetfeldänderungen zuverlässig messbar.The invention also consists in a method in which a standard raw wafer with a first type of doping with an epitaxial layer of the opposite type of doping is assumed. The epitaxial layer of the opposite type of doping can therefore take on the role of the collector region without having to be diffused into the substrate at the beginning of the manufacturing process. According to a preferred embodiment, the collector area can be defined by an insulation area. The invention further consists in a method for measuring a magnetic field using an arrangement according to the invention. The method is particularly advantageous for the reason that the substrate current is largely negligible compared to the collector current, and this in a wide temperature range, which demonstrably extends to at least 125 ° C. In this respect, there are no disturbances due to the substrate current with regard to the sensitivity and stability of the component, for example due to self-heating. The method is also advantageous since the sensitivity is increased by avoiding lateral surface currents. The method according to the invention therefore makes it possible to reliably measure particularly small magnetic fields or particularly small changes in the magnetic field.
Der Erfindung liegt die überraschende Erkenntnis zugrunde, dass durch die erfindungsgemäße Einbettung der do- tierten Bereiche ineinander ein kostengünstig herstellbarer Magnetotransistor zur Verfügung gestellt wird, welcher sich durch eine hohe Empfindlichkeit und eine gute Stabilität auszeichnet. Man ist in der Lage, den Substratstrom im Vergleich zu bekannten Bauelementstrukturen stark zu reduzieren, ohne eine SOI-Technik oder ein selektives Ätzen des Substrates zu verwenden. Die Empfindlichkeit der Anordnung liegt ohne eine aufwendige SSIMT- Struktur in derselben Größenordnung oder sogar noch höher als bei derartigen Strukturen. ZeichnungenThe invention is based on the surprising finding that the inventive embedding of the doped regions provides one another with a magnetotransistor which can be produced cost-effectively and which is distinguished by high sensitivity and good stability. It is possible to greatly reduce the substrate current compared to known component structures without using SOI technology or selective etching of the substrate. Without a complex SSIMT structure, the sensitivity of the arrangement is of the same order of magnitude or even higher than in the case of such structures. drawings
Die Erfindung wird nun anhand von Ausführungsformen mit Bezug auf die begleitenden Zeichnungen beispielhaft er- läutert.The invention will now be explained by way of example with reference to the accompanying drawings.
Dabei zeigt:It shows:
Figur 1 eine erfindungsgemäße Anordnung in Schnittan- sieht;1 shows an arrangement according to the invention in sectional view;
Figur 2 eine weitere erfindungsgemäße Anordnung in Schnittansieht;Figure 2 shows a further arrangement according to the invention in section;
Figur 3 eine weitere erfindungsgemäße Anordnung in Schnittansicht ;Figure 3 shows another arrangement according to the invention in sectional view;
Figur 4 eine Anordnung des Standes der Technik in Schnittansicht undFigure 4 shows an arrangement of the prior art in a sectional view
Figur 5 eine weitere Anordnung des Standes der Technik in Schnittansicht .Figure 5 shows a further arrangement of the prior art in a sectional view.
Beschreibung der AusführungsbeispieleDescription of the embodiments
Figur 1 zeigt eine erfindungsgemäße Anordnung in Schnittansicht. Die Anordnung basiert auf einem p-dotierten Halbleitersubstrat 10. Als Ausgangspunkt für die Herstel- lung dieser Anordnung kann ein p-Rohwafer verwendet werden, welcher aus einem p-Substrat ohne n-Epitaxieschicht besteht. In dieses p-dotierte Halbleitersubstrat 10 ist eine erste n-dotierte Wanne 12 eindiffundiert. In die er- erste n-dotierte Wanne 12 ist eine erste p-dotierte Wanne 14 eindiffundiert. In die erste p-dotierte Wanne 14 ist eine zweite n-dotierte Wanne 18 eindiffundiert. In diese zweite n-dotierte Wanne 18 ist eine zweite p-dotierte Wanne 16 eindiffundiert. Die zweite p-dotierte Wanne 16 dient als Emitterzone. Die zweite n-dotierte Wanne 18 dient als Basiszone. Die erste p-dotierte Wanne 14 dient als Kollektorzone. An der Kollektorzone 14 befinden sich zwei Metallkontakte 22, 26, welche als Kollektorelektro- den verwendet werden. An der zweiten n-dotierten Wanne 18 befinden sich zwei Metallkontakte 28, 30, welche als Basiselektroden verwendet werden. An der zweiten p- dotierten Wanne 16 befindet sich ein Metallkontakt 24, welcher als Emitterelektrode verwendet wird. Somit stehen zwei pnp-Transistoren 16, 18, 14 auf sowohl der linken als auch der rechten Seite der Anordnung zur Verfügung. Die erste n-dotierte Wanne 12 dient als Isolationsschicht. Diese Isolationsschicht weist zwei Metallkontakte 42, 44 auf. Ferner ist auch an dem p-dotierten Sub- strat 10 ein Metallkontakt 20 angeordnet. Durch das Anlegen geeigneter Potentiale an die Kollektorelektroden 22, 26, die Elektroden 42, 44 der Isolationsschicht 12- und die Elektrode 20 des p-Substrates 10, so dass die jeweiligen Halbleiterübergänge 14, 12 beziehungsweise 12, 10 in Sperrrichtung gepolt sind, lässt sich der parasitäre vertikale Substratstrom 40 erheblich reduzieren. Legt man an die Kollektorelektroden 22, 26 negative Spannungen an und legt man die Elektroden 42, 44 der Isolationsschicht 12 auf Masse, so befindet sich der Übergang zwischen der p-dotierten Kollektorzone 14 und der n-dotierten Isolationsschicht 12 im Sperrbetrieb. Legt man an die Elektrode 20 des p-dotierten Substrates 10 eine bezüglich Masse ne- gative Spannung an, so befindet sich auch der Übergang zwischen der n-dotierten Isolationsschicht 12 und dem p- dotierten Substrat 10 in Sperrbetrieb. Es entsteht daher kein vertikaler parasitärer Transistor, und es fließt nur ein sehr kleiner Sperrstrom als Substratstrom 40, der in einem breiten Temperaturbereich kleiner als der als Nutz- strom zu bezeichnende Kollektorstrom 34, 36 ist.Figure 1 shows an arrangement according to the invention in sectional view. The arrangement is based on a p-doped semiconductor substrate 10. As a starting point for the production of this arrangement, a p-raw wafer can be used, which consists of a p-substrate without an n-epitaxial layer. A first n-doped well 12 is diffused into this p-doped semiconductor substrate 10. In the first n-doped well 12, a first p-doped well 14 is diffused. A second n-doped well 18 is diffused into the first p-doped well 14. A second p-doped well 16 is diffused into this second n-doped well 18. The second p-doped well 16 serves as an emitter zone. The second n-doped well 18 serves as the base zone. The first p-doped well 14 serves as a collector zone. There are two metal contacts 22, 26 on the collector zone 14, which are used as collector electrodes. On the second n-doped well 18 there are two metal contacts 28, 30, which are used as base electrodes. There is a metal contact 24 on the second p-doped well 16, which is used as an emitter electrode. Thus, two pnp transistors 16, 18, 14 are available on both the left and the right side of the arrangement. The first n-doped well 12 serves as an insulation layer. This insulation layer has two metal contacts 42, 44. Furthermore, a metal contact 20 is also arranged on the p-doped substrate 10. By applying suitable potentials to the collector electrodes 22, 26, the electrodes 42, 44 of the insulation layer 12 and the electrode 20 of the p-substrate 10, so that the respective semiconductor junctions 14, 12 and 12, 10 are polarized in the reverse direction significantly reduce the parasitic vertical substrate current 40. If negative voltages are applied to the collector electrodes 22, 26 and the electrodes 42, 44 of the insulation layer 12 are grounded, then the transition between the p-doped collector zone 14 and the n-doped insulation layer 12 is in blocking operation. If an electrode 20 with respect to mass is placed on the electrode 20 of the p-doped substrate 10 negative voltage, the transition between the n-doped insulation layer 12 and the p-doped substrate 10 is also in blocking operation. There is therefore no vertical parasitic transistor, and only a very small reverse current flows as the substrate current 40, which is smaller in a wide temperature range than the collector current 34, 36 to be called the useful current.
Die Anordnung gemäß Figur 1 kann wie nachfolgend be- schrieben als Magnetfeldsensor verwendet werden. An die linke Kollektorelektrode 22 und die rechte Kollektorelektrode 26 werden gegenüber der Emitterelektrode 24 negative Spannungen gleicher Höhe angelegt. In die linke Basiselektrode 28 und in die rechte Basiselektrode 30 werden Ströme gleicher Höhe eingespeist. Folglich werden Ladungsträger (hier: Löcher) von. der p-dotierten Emitterzone 16 in die n-dotierte Basiszone 18 injiziert. Während ein kleiner Teil der injizierten Löcher in der n- dotierten Basiszone 18 mit Elektronen rekombiniert, fließt der größte Teil der Löcher weiter zur p-dotierten Kollektorzone 14. Da sich die p-dotierte Emitterzone 16 und die p-dotierte Kollektorzone 14 nicht in der gleichen n-dotierten Basiswanne befinden, wie bei einem Magnetotransistor des Standes der Technik (siehe Figur 4 und Fi- gur 5) , müssen die Löcher zuerst vertikal in die p- dotierte Kollektorzone 14 fließen und dann lateral weiter zu der linken Kollektorelektrode 22 beziehungsweise zur rechten Kollektorelektrode 26. Man vermeidet daher einen lateralen Stromfluss im Bereich der Chipoberfläche. Der "ordentliche" vertikale Stromfluss der Löcher von der E- mitterzone 16 durch die Basiszone 18 in die Kollektorzone 14 führt zur hohen Empfindlichkeit gegen ein Magnetfeld parallel zur Chipoberfläche, ohne dass SSIMT-Strukturen erforderlich wären. Die relative Empfindlichkeit kann bei Raumtemperatur größer sein als 40%/Tesla.The arrangement according to FIG. 1 can be used as a magnetic field sensor as described below. Negative voltages of the same level are applied to the left collector electrode 22 and the right collector electrode 26 with respect to the emitter electrode 24. In the left base electrode 28 and in the right base electrode 30, currents of the same height are fed. As a result, charge carriers (here: holes) of. the p-doped emitter zone 16 injected into the n-doped base zone 18. While a small part of the injected holes in the n-doped base zone 18 recombine with electrons, the majority of the holes continue to flow to the p-doped collector zone 14. Since the p-doped emitter zone 16 and the p-doped collector zone 14 are not in the the same n-doped base well as in the case of a magnetotransistor of the prior art (see FIG. 4 and FIG. 5), the holes first have to flow vertically into the p-doped collector zone 14 and then laterally further to the left collector electrode 22 or to right collector electrode 26. A lateral current flow in the area of the chip surface is therefore avoided. The "orderly" vertical current flow of the holes from the emitter zone 16 through the base zone 18 into the collector zone 14 leads to a high sensitivity to a magnetic field parallel to the chip surface, without the need for SSIMT structures. The relative sensitivity can be greater than 40% / Tesla at room temperature.
Figur 2 zeigt eine weitere erfindungsgemäße Anordnung in Schnittansicht. Die Anordnung basiert auf einem p- dotierten Halbleitersubstrat 10. Auf diesem p-dotierten Halbleitersubstrat 10 ist eine n-dotierte Epitaxieschicht 14, 14' angeordnet. Als Ausgangspunkt für die Herstellung dieser Anordnung kann daher ein Standard-IC-Rohwafer verwendet werden, welcher aus einem p-Substrat und einer n- Epitaxieschicht besteht. In die n-Epitaxieschicht 14, 14' ist eine erste p-dotierte Wanne als Isolationsschicht 46 eindiffundiert. Diese umschließt den Bereich 14 und trennt den restlichen Bereich 1 ' der n-Epitaxieschicht ab. Die Isolationsschicht 46 bildet zusammen mit dem p- dotierten Substrat 10 ein "kurzgeschlossenes" p-Gebiet. In den n-dotierten Bereich 14 ist eine p-dotierter Bereich 18 als Wanne eindiffundiert. In diese p-dotierte Wanne 18 ist eine n-dotierte Wanne 16 eindiffundiert. Diese dient als Emitterzone. Die zweite p-dotierte Wanne 18 dient als Basiszone. Die n-dotierte Wanne 14 dient als Kollektorzone. An der Kollektorzone 14 befinden sich zwei Metallkontakte 22, 26, welche als Kollektorelektroden verwendet werden. An der p-dotierten Wanne 18 befinden sich zwei Metallkontakte 28, 30, welche als Basiselektroden verwendet werden. An der n-dotierten Wanne 16 befindet sich ein Metallkontakt 24, welcher als Emitterelektrode verwendet wird. Somit stehen zwei npn-Transistoren 16, 18, 14 auf sowohl der linken als auch der rechten Seite der Anordnung zur Verfügung. Ferner ist auch an dem p-dotierten Substrat 10 ein Metallkontakt 20 angeordnet. Durch das Anlegen geeigneter Potentiale an die Kollektorelektroden 22, 26 und die Elektrode 20 des p-Substrates 10, so dass der Halbleiterübergang 14, 10 in Sperrrichtung gepolt ist, lässt sich der parasitäre vertikale Sub- stratstro 40 erheblich reduzieren.Figure 2 shows a further arrangement according to the invention in a sectional view. The arrangement is based on a p-doped semiconductor substrate 10. An n-doped epitaxial layer 14, 14 'is arranged on this p-doped semiconductor substrate 10. A standard IC raw wafer, which consists of a p-substrate and an n-epitaxial layer, can therefore be used as the starting point for the production of this arrangement. A first p-doped well is diffused into the n-epitaxial layer 14, 14 ′ as an insulation layer 46. This encloses the area 14 and separates the remaining area 1 'of the n-epitaxial layer. The insulation layer 46 together with the p-doped substrate 10 forms a "short-circuited" p-region. A p-doped region 18 is diffused into the n-doped region 14 as a trough. An n-doped well 16 is diffused into this p-doped well 18. This serves as an emitter zone. The second p-doped well 18 serves as the base zone. The n-doped well 14 serves as a collector zone. At the collector zone 14 there are two metal contacts 22, 26, which are used as collector electrodes. There are two metal contacts 28, 30 on the p-doped well 18, which are used as base electrodes. There is a metal contact 24 on the n-doped well 16, which is used as an emitter electrode. Thus, two NPN transistors 16, 18, 14 are available on both the left and the right side of the arrangement. Furthermore, a metal contact 20 is also arranged on the p-doped substrate 10. By applying suitable potentials to the collector electrodes 22, 26 and the electrode 20 of the p-substrate 10, so that the semiconductor junction 14, 10 is polarized in the reverse direction, the parasitic vertical substrate current 40 can be considerably reduced.
Figur 3 zeigt eine weitere erfindungsgemäße Anordnung in Schnittansicht. Die Anordnung basiert ebenfalls auf einem p-dotierten Halbleitersubstrat 10. Als Ausgangspunkt für die Herstellung dieser Anordnung kann daher ein p- Rohwafer verwendet werden, welcher aus einem p-Substrat ohne n-Epitaxieschicht besteht. In dieses p-dotierten Halbleitersubstrat 10 ist eine n-dotierte Wanne 14 eindiffundiert. In den n-dotierten Bereich 14 ist eine p- dotierter Bereich 18 als Wanne eindiffundiert. In diese p-dotierte Wanne 18 ist eine n-dotierte Wanne 16 eindiffundiert. Diese dient als Emitterzone. Die zweite p- dotierte Wanne 18 dient als Basiszone. Die n-dotierte Wanne 14 dient als Kollektorzone. An der Kollektorzone 14 befinden sich zwei Metallkontakte 22, 26, welche als Kollektorelektroden verwendet werden. An der p-dotierten Wanne 18 befinden sich zwei Metallkontakte 28, 30, welche als Basiselektroden verwendet werden. An der n-dotierten Wanne 16 befindet sich ein Metallkontakt 24, welcher als Emitterelektrode verwendet wird. Somit stehen zwei npn- Transistoren 16, 18, 14 auf sowohl der linken als auch der rechten Seite der Anordnung zur Verfügung. Ferner ist auch an dem p-dotierten Substrat 10 ein Metallkontakt 20 angeordnet. Durch das Anlegen geeigneter Potentiale an die Kollektorelektroden 22, 26 und die Elektrode 20 des p-Substrates 10, so dass der Halbleiterübergang 14, 10 in Sperrrichtung gepolt ist, lässt sich der parasitäre vertikale Substratstrom 40 erheblich reduzieren.Figure 3 shows a further arrangement according to the invention in a sectional view. The arrangement is also based on a p-doped semiconductor substrate 10. A p-type raw wafer, which consists of a p-type substrate without an n-epitaxial layer, can therefore be used as the starting point for the production of this arrangement. An n-doped well 14 is diffused into this p-doped semiconductor substrate 10. A p-doped region 18 is diffused into the n-doped region 14 as a trough. An n-doped well 16 is diffused into this p-doped well 18. This serves as an emitter zone. The second p-doped well 18 serves as the base zone. The n-doped well 14 serves as a collector zone. At the collector zone 14 there are two metal contacts 22, 26, which are used as collector electrodes. There are two metal contacts 28, 30 on the p-doped well 18, which are used as base electrodes. There is a metal contact 24 on the n-doped well 16, which is used as an emitter electrode. Thus, two NPN transistors 16, 18, 14 are available on both the left and the right side of the arrangement. Furthermore, a metal contact 20 is also arranged on the p-doped substrate 10. By applying suitable potentials to the collector electrodes 22, 26 and the electrode 20 of the p-substrate 10, so that the semiconductor junction 14, 10 in Polarity is reversed, the parasitic vertical substrate current 40 can be significantly reduced.
Beim Betrieb der Anordnungen gemäß Figur 2 und Figur 3 wird das niedrigste Potential an die Elektrode 20 des p- dotierten Substrates 10 angelegt. Legt man an die Elektroden 22, 26 des Kollektorbereiches 14 eine diesbezüglich positives Potential, so ist der Übergang zwischen dem n- Kollektorbereich 14 und dem p-Substrat 10 in Sperrrich- tung gepolt. Wird an die Elektroden 22, 26 des Kollektorbereiches 14 ein höheres Potential angelegt als an die Elektroden 28, 30 des Basisbereiches 18, so sind die Ü- bergänge zwischen dem n-Kollektorbereich 14 und dem p- Basisbereich 18 ebenfalls in Sperrrichtung gepolt. Es entsteht daher kein vertikaler parasitärer Transistor, und es fließt nur ein sehr kleiner Sperrstrom als Substratstrom 40, der in einem breiten Temperaturbereich kleiner als der als Nutzstrom zu bezeichnende Kollektorstrom 34, 36 ist.When operating the arrangements according to FIGS. 2 and 3, the lowest potential is applied to the electrode 20 of the p-doped substrate 10. If a positive potential is applied to the electrodes 22, 26 of the collector region 14, the transition between the n-collector region 14 and the p-substrate 10 is polarized in the blocking direction. If a higher potential is applied to the electrodes 22, 26 of the collector region 14 than to the electrodes 28, 30 of the base region 18, the transitions between the n-collector region 14 and the p-base region 18 are also polarized in the blocking direction. There is therefore no vertical parasitic transistor, and only a very small reverse current flows as the substrate current 40, which in a wide temperature range is smaller than the collector current 34, 36 to be called the useful current.
Die Anordnungen gemäß Figur 2 und Figur 3 können wie nachfolgend beschrieben als Magnetfeldsensor verwendet werden. An die linke Kollektorelektrode 22 und die rechte Kollektorelektrode 26 werden gegenüber der Emitterelekt- rode 24 positive Spannungen gleicher Höhe angelegt. In die linke Basiselektrode 28 und in die rechte Basiselektrode 30 werden positive Ströme gleicher Höhe eingespeist. Folglich werden Ladungsträger (hier: Elektronen) von der n-dotierten Emitterzone 16 in die p-dotierte Basiszone 18 injiziert. Während ein kleiner Teil der injizierten E- lektronen in der p-dotierten Basiszone 18 mit Löchern rekombiniert, fließt der größte Teil der Elektronen weiter zur -n-dotierten Kollektorzone 14. Da sich die n-dotierte Emitterzone 16 und die n-dotierte Kollektorzone 14 nicht in der gleichen p-dotierten Basiswanne befinden, wie bei einem Magnetotransistor des Standes der Technik (siehe Figur 4 und Figur 5) , müssen die Elektronen zuerst vertikal in die n-dotierte Kollektorzone 14 fließen und dann lateral weiter zu der linken Kollektorelektrode 22 beziehungsweise zur rechten Kollektorelektrode 26. Man vermeidet daher einen lateralen Stromfluss im Bereich der Chip- Oberfläche. Der "ordentliche" vertikale Stromfluss der Elektronen von der Emitterzone 16 durch die Basiszone 18 in die Kollektorzone 14 führt zur hohen Empfindlichkeit gegen ein Magnetfeld parallel zur Chipoberfläche, ohne dass SSLMT-Strukturen erforderlich wären. Auch hier kann die relative Empfindlichkeit bei Raumtemperatur größer sein als 40%/Tesla.The arrangements according to FIG. 2 and FIG. 3 can be used as a magnetic field sensor as described below. Positive voltages of the same level are applied to the left collector electrode 22 and the right collector electrode 26 with respect to the emitter electrode 24. Positive currents of the same height are fed into the left base electrode 28 and the right base electrode 30. As a result, charge carriers (here: electrons) are injected from the n-doped emitter zone 16 into the p-doped base zone 18. While a small part of the injected electrons recombine with holes in the p-doped base zone 18, the majority of the electrons continue to flow to the -n-doped collector zone 14. Since the n-doped emitter zone 16 and the n-doped collector zone 14 are not in the same p-doped base well as in a magnetotransistor of the prior art (see FIG. 4 and FIG. 5), the electrons must first flow vertically into the n-doped collector zone 14 and then laterally further to the left collector electrode 22 or to the right collector electrode 26. A lateral current flow in the region of the chip surface is therefore avoided. The "orderly" vertical current flow of the electrons from the emitter zone 16 through the base zone 18 into the collector zone 14 leads to high sensitivity to a magnetic field parallel to the chip surface, without the need for SSLMT structures. Here, too, the relative sensitivity at room temperature can be greater than 40% / Tesla.
Die Anordnungen gemäß Figur 1, Figur 2 und Figur 3 sind bezüglich einer Symmetrieebene 32 symmetrisch, sowohl was ihre Geometrie angeht als auch im Hinblick auf die Dotierungskonzentrationen. Dies hat zur Folge, dass die Ströme 34, 36 bei fehlender Magnetfeldkomponente parallel zur Chipoberfläche vom Betrag her identisch sind. Die aufgrund eines Magnetfeldes entstehende Differenz der late- ralen Ströme 34, 36 und die daraus resultierende Differenz der Kollektorströme kann daher als Messsignal für ein Magnetfeld verwendet werden.The arrangements according to FIG. 1, FIG. 2 and FIG. 3 are symmetrical with respect to a plane of symmetry 32, both with regard to their geometry and with regard to the doping concentrations. The consequence of this is that the currents 34, 36 are identical in magnitude in the absence of a magnetic field component parallel to the chip surface. The difference in the lateral currents 34, 36 resulting from a magnetic field and the resulting difference in the collector currents can therefore be used as a measurement signal for a magnetic field.
Die vorhergehende Beschreibung der Ausführungsbeispiele gemäß der vorliegenden Erfindung dient nur zu illustrativen Zwecken und nicht zum Zwecke der Beschränkung der Erfindung. Im Rahmen der Erfindung sind verschiedene Ände- rungen und Modifikationen möglich, ohne den Umfang der Erfindung sowie ihre Äquivalente zu verlassen. The preceding description of the exemplary embodiments according to the present invention is only for illustrative purposes and not for the purpose of restricting the invention. Various changes are within the scope of the invention. rations and modifications possible without leaving the scope of the invention and its equivalents.

Claims

Ansprüche Expectations
1. Anordnung mit einem Magnetotransistor mit einem dotierten Halbleitersubstrat (10) und einer auf dem dotier- ten Halbleitersubstrat (10) aufbauenden Schichtenfolge dotierter Halbleiterschichten (12, 14, 18, 16), wobei an der Oberfläche der Anordnung elektrische Kontakte zur Verfügung stehen, so dass mit der Anordnung mindestens zwei Transistoren realisierbar sind, dadurch gekennzeich- net, dass ein erster Bereich (16) an der Oberfläche der Anordnung mit einer ersten Dotierungsart (n oder p) in einem zweiten Bereich (18) an der Oberfläche der Anordnung mit einer zweiten Dotierungsart (p oder n) eingebettet ist, dass der zweite Bereich (18) mit der zweiten Dotierungsart (p oder n) in einem dritten Bereich (14) an der Oberfläche der Anordnung mit der ersten Dotierungsart (n oder p) eingebettet ist und - dass sich die erste Dotierungsart (n oder p) von der zweiten Dotierungsart (p oder n) unterscheidet.1. Arrangement with a magnetotransistor with a doped semiconductor substrate (10) and a layer sequence of doped semiconductor layers (12, 14, 18, 16) based on the doped semiconductor substrate (10), electrical contacts being available on the surface of the arrangement, so that at least two transistors can be realized with the arrangement, characterized in that a first region (16) on the surface of the arrangement with a first doping type (n or p) in a second region (18) on the surface of the arrangement a second type of doping (p or n), the second region (18) with the second type of doping (p or n) is embedded in a third region (14) on the surface of the arrangement with the first type of doping (n or p) and that the first type of doping (n or p) differs from the second type of doping (p or n).
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass der dritte Bereich (14) Kollektoreigenschaften für die Transistoren zur Verfügung stellt, dass der zweite Bereich (18) Basiseigenschaften für die Transistoren zur Verfügung stellt und dass der erste Bereich (16) Emittereigenschaften für die Transistoren zur Verfügung stellt.2. Arrangement according to claim 1, characterized in that the third area (14) provides collector properties for the transistors, that the second area (18) provides basic properties for the transistors and that the first region (16) provides emitter properties for the transistors.
3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet,3. Arrangement according to claim 1 or 2, characterized in
- dass der erste Bereich (16) einen Emitterkontakt (24) zur Verfügung stellt, - dass der zweite Bereich (18) zwei Basiskontakte (28, 30) zur Verfügung stellt und- That the first area (16) provides an emitter contact (24), - That the second area (18) provides two base contacts (28, 30) and
- dass der dritte Bereich (14) zwei Kollektorkontakte (22, 26) zur Verfügung stellt.- That the third area (14) provides two collector contacts (22, 26).
4. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Substrat (10) einen Kontakt (20) aufweist.4. Arrangement according to one of the preceding claims, characterized in that the substrate (10) has a contact (20).
5. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Übergang zwischen dem dritten Bereich (14) und der darunter liegenden Schicht (12, 10) in Sperrrichtung gepolt ist .5. Arrangement according to one of the preceding claims, characterized in that the transition between the third region (14) and the underlying layer (12, 10) is polarized in the blocking direction.
6. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Anordnung eine pnpnp-Schichtenfolge (10, 12, 14, 16, 18) aufweist.6. Arrangement according to one of the preceding claims, characterized in that the arrangement has a pnpnp layer sequence (10, 12, 14, 16, 18).
7. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, - dass in einem p-dotierten Halbleitersubstrat (10) eine erste n-dotierte Wanne (12) vorgesehen ist,7. Arrangement according to one of the preceding claims, characterized in that - in a p-doped semiconductor substrate (10) a first n-doped trough (12) is provided,
- dass in der ersten n-dotierten Wanne (12) der dritte Bereich (14) als p-dotierte Wanne vorgesehen ist, - dass in dem dritten Bereich (14) der zweite Bereich (18) als n-dotierte Wanne vorgesehen ist und - dass in dem zweiten Bereich (18) der erste Bereich (16) als p-dotierte Wanne vorgesehen ist.- That in the first n-doped well (12), the third area (14) is provided as a p-doped well, - that in the third area (14) the second area (18) is provided as an n-doped well and - that in the second area (18) the first area (16) as p-doped trough is provided.
8. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die erste n-dotierte Wanne (12) eine Isolationsschicht zur Verfügung stellt.8. Arrangement according to one of the preceding claims, characterized in that the first n-doped well (12) provides an insulation layer.
9. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Isolationsschicht (12) zwei Kontakte (42, 44) auf eist.9. Arrangement according to one of the preceding claims, characterized in that the insulation layer (12) has two contacts (42, 44).
10. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Kontakte (20, 22, 24, 26, 28, 42, 44) Metallkontakte sind.10. Arrangement according to one of the preceding claims, characterized in that the contacts (20, 22, 24, 26, 28, 42, 44) are metal contacts.
11. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Übergang zwischen der ersten n- dotierten Wanne (12) und dem p-dotierten Substrat (10) in Sperrrichtung gepolt ist.11. Arrangement according to one of the preceding claims, characterized in that the transition between the first n-doped well (12) and the p-doped substrate (10) is polarized in the reverse direction.
12. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Anordnung eine npnp-Schichtenfolge (10, 14, 16, 18) aufweist.12. Arrangement according to one of the preceding claims, characterized in that the arrangement has an npnp layer sequence (10, 14, 16, 18).
13. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, - dass in einem n-dotierten Halbleitersubstrat (10) der dritte Bereich (14) als p-dotierte Wanne vorgesehen ist,13. Arrangement according to one of the preceding claims, characterized in that - that the third region (14) is provided as a p-doped trough in an n-doped semiconductor substrate (10),
- dass in dem dritten Bereich (14) der zweite Bereich (18) als n-dotierte Wanne vorgesehen ist und- That in the third area (14) the second area (18) is provided as an n-doped well and
- dass in dem zweiten Bereich (18) der erste Bereich (16) als p- dotierte Wanne vorgesehen ist.- That in the second area (18) the first area (16) is provided as a p-doped well.
14. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der dritte Bereich (14) teilweise von einem Isolationsbereich (46) umgeben ist.14. Arrangement according to one of the preceding claims, characterized in that the third region (14) is partially surrounded by an insulation region (46).
15. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Isolationsbereich (46) eine p-dotierte Wanne ist .15. Arrangement according to one of the preceding claims, characterized in that the insulation region (46) is a p-doped trough.
16. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Isolationsbereich (46) durch eine Siθ2" Isolation realisiert ist.16. Arrangement according to one of the preceding claims, characterized in that the insulation region (46) is realized by SiO 2 "insulation.
17. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Übergang zwischen dem zweiten Bereich (18) und dem dritten Bereich (14) in Sperrrichtung gepolt ist.17. Arrangement according to one of the preceding claims, characterized in that the transition between the second region (18) and the third region (14) is polarized in the blocking direction.
18. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass wenigstens einige der Bereiche eindiffundiert sind. 18. Arrangement according to one of the preceding claims, characterized in that at least some of the areas are diffused.
19. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Anordnung symmetrisch zu einer Ebene (32) ist, die senkrecht zur Oberfläche der Anordnung ist.19. Arrangement according to one of the preceding claims, characterized in that the arrangement is symmetrical to a plane (32) which is perpendicular to the surface of the arrangement.
20. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass alle n-Dotierungen durch p-Dotierungen und alle p-Dotierungen durch n-Dotierungen ersetzt sind.20. Arrangement according to one of the preceding claims, characterized in that all n-dopings are replaced by p-dopings and all p-dopings by n-dopants.
21. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass sie zusammen mit einer Auswerteschaltung monolithisch integriert ist .21. Arrangement according to one of the preceding claims, characterized in that it is monolithically integrated together with an evaluation circuit.
22. Verfahren zum Herstellen einer Anordnung gemäß einem der Ansprüche 1 bis 21, dadurch gekennzeichnet, dass von einem Standard-Rohwafer ausgegangen wird.22. A method for producing an arrangement according to one of claims 1 to 21, characterized in that a standard raw wafer is assumed.
23. Verfahren zum Herstellen einer Anordnung gemäß einem der23. A method for producing an arrangement according to one of the
Ansprüche 1 bis 21, dadurch gekennzeichnet, dass von einem Standard-Rohwafer mit einer ersten Dotierungsart mit Epitaxieschicht der entgegengesetzten Dotierungsart ausgegangen wird.Claims 1 to 21, characterized in that a standard raw wafer with a first type of doping with an epitaxial layer of the opposite type of doping is assumed.
24. Verfahren zum Messen eines Magnetfeldes unter Verwendung einer Anordnung gemäß den Ansprüchen 1 bis 21. 24. A method for measuring a magnetic field using an arrangement according to claims 1 to 21.
PCT/DE2001/002535 2000-07-25 2001-07-07 Assembly comprising a magnetotransistor, method for producing an assembly comprising a magnetotransistor, and method for measuring a magnetic field WO2002009193A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10036007.6 2000-07-25
DE2000136007 DE10036007B4 (en) 2000-07-25 2000-07-25 Magnetotransistor assembly, method of fabricating a magnetotransistor assembly, and method of measuring a magnetic field

Publications (1)

Publication Number Publication Date
WO2002009193A1 true WO2002009193A1 (en) 2002-01-31

Family

ID=7650028

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2001/002535 WO2002009193A1 (en) 2000-07-25 2001-07-07 Assembly comprising a magnetotransistor, method for producing an assembly comprising a magnetotransistor, and method for measuring a magnetic field

Country Status (2)

Country Link
DE (1) DE10036007B4 (en)
WO (1) WO2002009193A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100520434C (en) 2003-04-28 2009-07-29 美商楼氏电子有限公司 Magnetic field sensor
DE102004016992B4 (en) 2004-04-02 2009-02-05 Prema Semiconductor Gmbh Method for producing a bipolar transistor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4292642A (en) * 1978-01-18 1981-09-29 U.S. Philips Corporation Semiconductor device
EP0097850A1 (en) * 1982-06-15 1984-01-11 LGZ LANDIS & GYR ZUG AG Magnetic field sensor
US4999692A (en) * 1987-05-12 1991-03-12 The Governors Of The University Of Alberta Semiconductor magnetic field sensor
JPH04320065A (en) * 1991-04-18 1992-11-10 New Japan Radio Co Ltd Transistor type magnetic sensor
US5837590A (en) * 1994-09-22 1998-11-17 Texas Instruments Incorporated Isolated vertical PNP transistor without required buried layer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4292642A (en) * 1978-01-18 1981-09-29 U.S. Philips Corporation Semiconductor device
EP0097850A1 (en) * 1982-06-15 1984-01-11 LGZ LANDIS & GYR ZUG AG Magnetic field sensor
US4999692A (en) * 1987-05-12 1991-03-12 The Governors Of The University Of Alberta Semiconductor magnetic field sensor
JPH04320065A (en) * 1991-04-18 1992-11-10 New Japan Radio Co Ltd Transistor type magnetic sensor
US5837590A (en) * 1994-09-22 1998-11-17 Texas Instruments Incorporated Isolated vertical PNP transistor without required buried layer

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
CASTAGNETTI R ET AL: "MAGNETROTRANSITORS IN SOI TECHNOLOGY", TECHNICAL DIGEST OF THE INTERNATIONAL ELECTRON DEVICES MEETING. SAN FRANCISCO, DEC. 11 - 14, 1994, NEW YORK, IEEE, US, vol. MEETING 40, 22 October 1995 (1995-10-22), pages 147 - 150, XP000585458, ISBN: 0-7803-2112-X *
KORDIC S: "SENSITIVITY OF THE SILICON HIGH-RESOLUTION 3-DIMENSIONAL MAGNETIC-FIELD VECTOR SENSOR", TECHNICAL DIGEST OF THE INTERNATIONAL ELECTRON DEVICES MEETING LOS ANGELES , DEC 7-10 1986, NEW YORK,IEEE,US, pages 188 - 191, XP000012523 *
PATENT ABSTRACTS OF JAPAN vol. 017, no. 156 (E - 1341) 26 March 1993 (1993-03-26) *
SCHNEIDER M ET AL: "INTEGRATED FLUX CONCENTRATOR IMPROVES CMOS MAGNETOTRANSISTORS", PROCEEDINGS OF THE WORKSHOP ON MICRO ELECTRICAL MECHANICAL SYSTEMS. (MEMS). AMSTERDAM, JAN. 29 - FEB. 2, 1995, NEW YORK, IEEE, US, vol. WORKSHOP 8, 29 January 1995 (1995-01-29), pages 151 - 156, XP000555259, ISBN: 0-7803-2504-4 *

Also Published As

Publication number Publication date
DE10036007B4 (en) 2015-03-26
DE10036007A1 (en) 2002-02-07

Similar Documents

Publication Publication Date Title
DE19943128A1 (en) Hall sensor arrangement for offset-compensated magnetic field measurement
DE2214935A1 (en) Integrated semiconductor circuit
EP0772046A2 (en) Magnetic field probe and current and/or energy probe
DE102010028275A1 (en) Integrated Seebeck differential temperature sensor
DE2342637A1 (en) ZENER DIODE WITH THREE ELECTRICAL CONNECTION AREAS
DE3714790A1 (en) ZENER DIODE UNDER THE SURFACE AND MANUFACTURING METHOD
DE4312337A1 (en) Transistor with current measurement connection
DE2422912A1 (en) INTEGRATED SEMICONDUCTOR CIRCUIT
DE2655917A1 (en) INTEGRATED CIRCUIT
DE2658090C2 (en) Monolithically integrated bipolar transistor with low saturation resistance
DE2804373A1 (en) HALL GENERATOR
DE2754412A1 (en) POWER TRANSISTOR AND METHOD FOR MANUFACTURING IT
DE1514855B2 (en) SEMI-CONDUCTOR DEVICE
DE2747180C2 (en) Connection structure for semiconductor integrated circuit
DE10036007B4 (en) Magnetotransistor assembly, method of fabricating a magnetotransistor assembly, and method of measuring a magnetic field
DE1489193C3 (en) Method for manufacturing a semiconductor device
EP0656659B1 (en) ESD protection structure for integrated circuits
DE69732318T2 (en) Method for producing a bipolar transistor
DE19830179A1 (en) Image cell metal-oxide-semiconductor field-effect transistor (MOSFET)
DE2039091A1 (en) A transistor with minimal side injection in a monolithic semiconductor body and method of manufacturing this transistor
DE2942828A1 (en) CHARGE TRANSFER ELEMENT
DE2225787A1 (en) Magnetic sensitive semiconductor device
DE4213412C2 (en) Integrated transistor circuit with current measurement function and method for its production
DE4439131C2 (en) Semiconductor device with a connection region and method for producing the same
DE4036958C2 (en) Structure for avoiding field concentrations in a semiconductor component and method for producing such a structure

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP