WO2001091295A1 - Thyristor dual, thyristor diode dual, composant formant thyristor, composant formant thyristor diode, convertisseur et interrupteur - Google Patents

Thyristor dual, thyristor diode dual, composant formant thyristor, composant formant thyristor diode, convertisseur et interrupteur Download PDF

Info

Publication number
WO2001091295A1
WO2001091295A1 PCT/FR2001/001574 FR0101574W WO0191295A1 WO 2001091295 A1 WO2001091295 A1 WO 2001091295A1 FR 0101574 W FR0101574 W FR 0101574W WO 0191295 A1 WO0191295 A1 WO 0191295A1
Authority
WO
WIPO (PCT)
Prior art keywords
thyristor
diode
anode
dual
terminal
Prior art date
Application number
PCT/FR2001/001574
Other languages
English (en)
Inventor
François BERNOT
Original Assignee
Mbi Diffusion Conseil Sarl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mbi Diffusion Conseil Sarl filed Critical Mbi Diffusion Conseil Sarl
Priority to AU2001263995A priority Critical patent/AU2001263995A1/en
Publication of WO2001091295A1 publication Critical patent/WO2001091295A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT

Definitions

  • THYRISTOR DUAL THYRISTOR DIODE DUAL.
  • THYRISTOR FORMING COMPONENT THYRISTOR DIODE FORMING COMPONENT.
  • a dual thyristor, a dual diode thyristor, a thyristor component and a diode thyristor component are provided. These objects are used in particular in the field of electronic power converters, for example choppers and inverters.
  • the subject of the invention is also converters and switches comprising one or more of the abovementioned objects.
  • the document FR-B-2563 393 describes a set of switching in one direction in current and bidirectional in voltage, with controlled blocking and spontaneous ignition, comprising a thyristor.
  • This assembly includes a logic gate to one of the inputs to which the logic signal delivered by a first adaptation circuit connected to the anode of the thyristor is applied, a function of the voltage between the anode and the cathode of the latter.
  • a logic control signal is applied at the other input of the logic gate.
  • a second adaptation circuit transforming the logic signal delivered by the logic gate into an appropriate control signal applied to the gate of the thyristor.
  • the document FR-A-2 754 392 describes a dual thyristor, normally on, bidirectional in current, unidirectional in voltage, blockable by a pulse applied to the trigger.
  • This dual thyristor has an auto-blocking characteristic, that is to say that if the current passing through it exceeds a certain value, it blocks. It is also spontaneously bootable, that is to say that if, while it is in the blocked state, the voltage across its terminals drops below a threshold voltage, it becomes conductive again.
  • the dual thyristor comprises a thyristor, a resistive means connected between the anode gate and the thyristor cathode, and a switch means connected between the cathode gate and the thyristor cathode.
  • the invention relates to a dual thyristor, a dual diode thyristor, a thyristor component and a diode thyristor component which overcomes the drawbacks of the prior art.
  • a dual thyristor a dual diode thyristor, a thyristor component or a diode thyristor component, comprising at least:
  • an interruption means provided with a trigger and having at least two stable states, a normal state and a commanded state, one of these states corresponding to the blocked state and the other to the passing state of said means of interruption, the commanded state being obtained either by a pulse, or if the value of the voltage across the terminals of the interruption means or the value of the current passing therethrough is greater than a maximum prescribed value, and the return to normal state being obtained spontaneously by inverting said current or said voltage, and
  • control means for controlling said trigger arranged to generate the change in state of said means for interrupting from its normal state to its commanded state, characterized in that said control means are further arranged such that the interrupting means remains in its controlled state and does not return spontaneously to its normal state, as long as said voltage or said current is not substantially reversed to reach a value less than a negative minimum prescribed value.
  • the dual thyristor is normally on, blockable by a pulse on the trigger or by an overcurrent passing through it and initiable by reversing the current passing through it and comprises:
  • Control means such as the interruption means, when it has been blocked, remains in the blocked state if the current does not reverse appreciably and does not become less than a negative prescribed current value.
  • the dual diode thyristor is normally on, can be blocked by a pulse on the trigger or an overcurrent passing through it and can be started by reversing the voltage between its anode and cathode terminals and comprises: - an interruption means ,
  • Control means such as the interrupting means, when it has been blocked, remains in the blocked state if the voltage does not reverse appreciably and does not become less than a prescribed negative voltage value.
  • the thyristor component is normally open, can be started by overvoltage or pulse on the trigger and comprises:
  • the thyristor diode component is normally open, can be started by overvoltage or pulse on the trigger and comprises:
  • Control means such that when the interruption means has been initiated, it remains in the on state if the current does not reverse substantially and does not become less than a prescribed negative current value.
  • the invention provides a memorization of the blocked or passing state of the interrupting means.
  • This memorization is obtained by means intrinsic to the dual thyristor, to the dual diode thyristor, to the thyristor component and to the diode thyristor component, completely independent of the external circuit and therefore insensitive to transient states.
  • the invention provides for imposing the direction of travel of the current-voltage graph: clockwise direction for the dual thyristor and the dual diode thyristor, counterclockwise direction for the thyristor component and the component forming thyristor diode.
  • FIG. 1 is a current-voltage graph of a dual thyristor, showing the direction of travel imposed according to the invention
  • FIG. 2 represents a dual thyristor according to the invention
  • FIG. 3 represents a first embodiment of the dual thyristor according to the invention
  • FIG. 4 represents a second embodiment of the dual thyristor according to the invention.
  • FIG. 5 represents an embodiment of the thyristors, as well as the GTO blockable thyristors which can be used in the invention
  • FIG. 6 represents another embodiment of the thyristors, as well as the GTO blockable thyristors which can be used in the invention
  • FIG. 7 represents a first embodiment of the dual thyristor in the form of an integrated circuit
  • FIG. 8 represents a second embodiment of the dual thyristor in the form of an integrated circuit
  • FIG. 9 represents a third embodiment of the dual thyristor in the form of an integrated circuit
  • FIG. 10 represents a fourth embodiment of the dual thyristor
  • FIG. 11 represents a current-voltage graph of a dual diode thyristor, showing the direction of travel imposed according to the invention
  • FIG. 12 represents a dual diode thyristor according to the invention
  • FIG. 13 represents a first embodiment of the dual diode thyristor
  • FIG. 14 represents a second embodiment of the dual diode thyristor
  • FIG. 15 represents a first embodiment of the dual diode thyristor in the form of an integrated circuit
  • FIG. 16 represents a second embodiment of the dual diode thyristor in the form of an integrated circuit
  • FIG. 17 represents a third embodiment of the dual diode thyristor
  • FIG. 18 represents a current-voltage graph of a component forming a thyristor, showing the direction of travel imposed according to the invention
  • FIG. 19 represents a component forming a thyristor according to the invention
  • FIG. 20 shows a first embodiment of the thyristor component according to the invention.
  • FIG. 21 represents a second embodiment of the thyristor component according to the invention.
  • FIG. 22 represents the current-voltage graph of a component forming a diode thyristor, showing the direction of travel imposed according to the invention
  • FIG. 23 represents a component forming a thyristor diode according to the invention.
  • FIG. 24 represents a first embodiment of the component forming a diode thyristor according to the invention
  • FIG. 25 represents a second embodiment of the component forming a thyristor diode according to the invention.
  • FIG. 26 represents a modification of the preceding switches to obtain a mixed switch according to the invention
  • FIG. 27 represents a modification of the preceding switches to obtain an improvement of the invention
  • FIG. 28 shows a self-forced mixed switch according to the invention.
  • the dual thyristor comprises an interruption means T able to conduct the current I in the passing direction and in parallel with which is mounted a diode able to conduct a current in the opposite direction to the current I, that is i.e. mounted antiparallel.
  • the voltage N of the dual thyristor is taken in the opposite direction of conduction of the dual thyristor.
  • the dual thyristor can be spontaneously started by canceling the voltage then reversing the current, the diode D becoming conductive and the operating point passing from B to S symbolizing the reversal of the current (dotted arrow).
  • the dual thyristor comprises control means such that the interruption means T when it has been blocked remains in the blocked state if the current I does not reverse substantially.
  • control means generate a memory effect which ensures that: - from the blocked state B, the dual thyristor does not return directly to the normally on state P, without going through S;
  • control means are therefore independent of the circuit external to the dual thyristor and depend only on the current and the voltage of the dual thyristor.
  • the interruption means T comprises a control terminal C, by which it can be opened or closed.
  • Logic state 0 on control terminal C corresponds to the opening of the control means and logic state 1 when it closes.
  • the scale is of priority SET type.
  • a first means Dl for detecting the current flowing in the antiparallel diode D, that is to say in the opposite direction to the current I, is provided on the anode thereof.
  • the detection means D1 can also be provided on the cathode of the antiparallel diode.
  • the current I m i n is therefore the reverse of the current I, -I m i n is negative and for example equal to -1% of the nominal current of the dual thyristor (-0.5 A for a dual thyristor of size 50A).
  • control means When a current below a prescribed value I mln is detected in the antiparallel diode, the control means give priority to initiation, that is to say the closing of the interruption means T.
  • the first comparator C1 is for example with hysteresis.
  • the first comparator C1 comprises an input + connected to the first detection means Dl and an input - receiving the prescribed value of current I m j n .
  • the comparator C1 outputs a logic state 0 in the case where the current on its input + is less than the value on its input - and a logic state 1 in the opposite case.
  • the output of the first comparator Cl is connected to the input SET of a flip-flop RS whose output Q is connected to the control terminal C of the interrupting means T.
  • the RS flip-flop On power-up, the RS flip-flop has a logic state 1 on its output Q, the interrupting means being closed.
  • the RESET input of the RS flip-flop is connected to the output of an OR gate, a first input of which is intended to receive the blocking pulse by the trigger of the dual thyristor and whose second input is connected to the output of a second comparator C2.
  • the input + of the comparator C2 is connected to the output of a second detector D2 of the current passing through the interrupting means T, while its input - receives the prescribed value I max of comparison current.
  • the prescribed value I max of comparison current is positive and for example equal to the nominal current of the dual thyristor.
  • a blocking pulse on the first input of the OR gate or a current detected by the second detector D2 greater than I max causes a logic state 1 at the input of the OR gate and therefore on the RESET input, which returns the RS flip-flop to a logical 0 and thus opens the interrupt means T.
  • the output Q of the flip-flop RS is combined via an AND gate with the output of a third comparator C3, the output of the AND gate being connected to the control terminal C of the means of interruption T.
  • the third comparator C3 is connected by its input - to the output of a third detector D3 of the voltage across the interrupting means T and receives on its input + a prescribed voltage V m i n for comparison.
  • the prescribed voltage V m ⁇ n for comparison is positive and for example equal to 1 to 10% of the nominal voltage of the dual thyristor.
  • the output of comparator C3 takes the logic state 1 when the voltage supplied by the third detector D3 is less than the determined value N min of voltage and a logic state 0 otherwise.
  • the voltage value V m j n defines the threshold below which the dual thyristor can start. It is positive, for example equal to 1 to 10% of the nominal voltage of the dual thyristor.
  • the priming is effective only if at the same time the current I passing through the dual thyristor has sufficiently reversed after blocking, that is to say less than - I min and if the voltage V has decreased below the determined value V m i n .
  • the dual thyristor comprises a bi-controlled transistor T, of the bipolar, bipolar type with an isolated gate IGBT, MOSFET, GTO or other.
  • the source of transistor T is connected to a first end of a first resistor r, the second end of which is connected to the anode of an antiparallel diode D.
  • the first end of the first resistor r is also connected to the trigger of a first thyristor T 0ff , the anode of which is connected to the gate of the transistor T and the cathode of which is connected to the second end of the first resistor r.
  • the thyristor T 0ff can be designed to clip the voltage between the gate of T and the second end of r at for example 15V.
  • a second thyristor T ' 0 f is also connected by its anode to the gate of transistor T and by its cathode at the second end of the first resistor r.
  • the trigger of the second transistor TO f f is intended to receive the voltage or current pulse for blocking the dual thyristor.
  • the gate of transistor T is also connected to a first end of a second resistor R connected by its second end to the drain of transistor T as well as to the cathode of the anti-parallel diode D.
  • the trigger of the dual thyristor is formed by that of the second thyristor TV, its cathode by the second end of the first resistor r and its anode by the drain of the transistor T.
  • the second thyristor T ' 0ff also becomes on when a blocking pulse is applied to the trigger.
  • the current flowing in the first and second thyristors T 0ff and T ' 0ff passes through the resistance R.
  • the first or second thyristors T 0ff or T ' 0 _ ⁇ remain conductive as long as a current does not flow in the antiparallel diode D.
  • the conduction of the diode D results in an inversion of the anode-cathode voltage of the thyristors T 0ff and T ' 0ff and therefore their blocking.
  • These two thyristors T 0ff and T ' 0 ff are designed so that they block under very low reverse voltage, for example -IV.
  • the flip-flop function RS of FIG. 2 is produced by the thyristors T 0H and TO ff . Their paralleling fulfills the OR function.
  • the RESET function of the RS flip-flop is performed by striking one or other of the thyristors T 0ff or T ' 0ff .
  • the SET function of the flip-flop is achieved by their common blocking, by conduction of the diode D, which reverses the anode-cathode voltage of T (which goes to about -2V), this carrying out the detection Dl.
  • the direct adjustment of the current setpoint I m i n is conditioned by the adjustment of the parameters of the elements: D, R, r, T 0 s and T
  • the resistor R also polarizes the transistor T in a conduction state normally passing at rest, knowing that on power-up the thyristors T 0 ff and T ' 0ff are blocked.
  • FIG. 4 represents another embodiment of the dual thyristor, based on FIG. 3.
  • FIG. 4 differs from FIG. 3 in that the cathodes of the thyristors T 0 ff and TO ff are disconnected from the cathode K formed by the second end of the resistor r and that the resistor R5 connected to the anode of the thyristors T 0 ff and T ' 0ff is disconnected from the anode A of T.
  • the free end Al of the resistor R5 is intended to be connected to a auxiliary source of positive voltage with respect to cathode K.
  • point Al can be connected to anode A.
  • the free end K1 of a resistor R6 connected by its other end to the cathode K'1 of the thyristor T 0 a is intended to be connected to an auxiliary source of negative voltage with respect to the cathode K.
  • the point K1 can be connected to the cathode K, and in this case the resistance R6 is substantially zero.
  • a bipolar transistor Tb is connected by its base to the cathode of T, by its emitter to the anode of the diode D and by its collector to the trigger Gl of the thyristor TV II is used for the detection of the maximum current I max .
  • Another antiparallel diode can also be mounted on the transistor T in order to protect it during the voltage inversion.
  • an embodiment of the blockable thyristor T GTO and / or of one or more of the thyristors T 0ff and T ' off comprises first and second bipolar transistors Tl, T2 respectively of pnp and npn type, the bases of which are connected to the collectors of the other transistor T2, Tl.
  • the anode Al of the lockable thyristor T GTO and / or of one or more of the thyristors T 0ff and T ' 0ff is formed by the emitter of the first transistor Tl and its cathode K'1 by the emitter of the second transistor T2.
  • a fifth resistor R7 is connected on the one hand to the emitter of the first transistor T1, and on the other hand to the base of the latter.
  • a sixth resistor R9 is connected on the one hand to the emitter of the second transistor T2 and on the other hand to the base of the latter.
  • a seventh resistor R8 is connected by a first terminal to the base of the first transistor Tl and forms by its other terminal the trigger Gl.
  • This embodiment is used for example for the thyristor T 0ff in FIG. 4.
  • FIG. 6 represents another embodiment of the thyristors T 0ff and V according to FIG. 3 as well as of the lockable thyristor GTO provided for in FIG. 4.
  • a third resistor R3 is connected to the emitter of the first transistor Tl, forming the anode, and to the base of the latter.
  • a fourth resistor R4 is connected by a first terminal to the base of the second transistor T2 and forms the trigger by its second free end, the cathode of the thyristor being formed by the emitter of the second transistor T2.
  • the dual thyristor is produced in the form of an integrated circuit and implements the embodiment according to FIG. 3.
  • the integrated circuit comprises an anode conductive terminal Ap covered successively with a first semiconductor layer 1 doped with a first type of conduction, with a second semiconductor layer 2 doped with a second type of conduction and a third doped semiconductor layer 3 of the first type of conduction.
  • the third layer 3 the first and second boxes, intermediate boxes and their islands respectively form the first and second thyristors T 0 ff and TV
  • a fourth doped semiconductor layer of the second type of conduction connected to a conductive terminal K " is also provided, at a distance from the first and second boxes.
  • Resistor R is connected at one end by a conductive material M to conductive terminals A, A ', G located on the third layer, respectively between the first and second boxes, between the second box and the fourth layer 4 and between the fourth layer and the first resistance R. This connection can be made by metallizing the entire apparent surface of the third layer of first type of conduction.
  • Resistor R is connected by a second end to the anode terminal Ap by a conductive material M.
  • the resistor r is connected by a conductive material M by a first end to the conductive terminal Gr located on the intermediate box of the second box, to the conductive terminal K "located on the fourth layer 4.
  • the resistor r is connected by a second end Kp by a conductive material to the terminals K and K 'located on the island of the first and second wells, as well as by the antiparallel diode external to the terminal Ap of the anode.
  • the integrated circuit implements the embodiment according to FIG. 4.
  • Figure 9 differs from Figure 7 and Figure 8 described below in that it is provided in the third layer 3, between the first and second boxes, a third box 5 of the second type of conduction containing a third box intermediate of the first type of conduction connected to a basic conductive terminal B and itself containing two islands of emitter and collector at a distance from each other and respectively connected to conductive terminals of emitter E and collector C, thus forming the bipolar transistor Tb.
  • the first resistor r is connected by a conductive material M by a first end to the basic conductive terminal B located on the third intermediate box of the third well and to the conductive terminal K "located on the fourth layer 4.
  • the first resistor r is also connected by a second end Kp to the conductive terminal E of the transmitter, as well as by the antiparallel diode D external to the terminal Ap of the anode.
  • the second resistor R is connected by a conductive material M by a first end to the conductive terminals A, G located respectively on the third layer 3 between the second box 6 and the fourth layer 4, and between the fourth layer 4 and the first resistor r . This connection can be made by metallizing the entire apparent surface of the third layer 3 of the first conduction type.
  • the second resistor R is further connected by a conductive material, at its second end, to the anode terminal Ap.
  • the conductive terminal C of the collector is connected by a conductive material to the conductive terminal Gr located on the second box 6.
  • the conductive terminal K located on the island of the first box is connected by a conductive material to the conductive terminal K 'located on the island of the second box 6 and forms the terminal K1 intended to be connected to a negative potential with respect to that of the conductive terminal Kp.
  • Boxes 5 and 6 can be combined into one.
  • the first and second resistors r and R are epitaxial, as well as the first layer.
  • the second resistor R is formed by an N-channel depletion MOSFET transistor or by an N-channel JFET, designated by T3 , whose gate and source terminals are connected together by a conductive material, the transistor being integrated into the third layer 3.
  • the resistance R is formed by a depletion MOSFET transistor or an N channel JFET, the gate of which is connected to the source as well as to the terminal G.
  • the MOSFET transistor T3 is of the P channel type whose drain island P + is connected to the terminal G and whose gate and the source island P + are connected to each other and to the anode terminal Ap.
  • the transistor T3 can also be of the P channel JFET type.
  • the transistor T3 operates as a current source.
  • the first type of conduction is of type P and the second type of conduction is of type N.
  • the first type of conduction is of type N and the second type of conduction is of type P.
  • the diode D can be integrated into the integrated circuit in a set of boxes separated from the others, for example located in the third layer 3.
  • a bipolar transistor version can be produced by eliminating the first layer 1 .
  • the dual diode thyristor comprises an interruption means T:
  • the dual diode thyristor comprises control means such as the interruption means T, when it has been blocked (B) remains in the blocked state if the voltage of the anode relative to the cathode does not fall below a prescribed negative voltage V ' min .
  • the prescribed negative voltage VV is for example equal to half of the alternating peak-to-peak voltage of the converter in which the dual diode thyristor is mounted.
  • the dual diode thyristor control means generate a memory effect which makes it possible to: - prevent the operating point from going from the blocked state B directly to the normally on state P; - if the voltage V across the dual diode thyristor remains positive after blocking, maintain the operating point in the blocked state B without going into the on state P; - if the voltage reverses sufficiently after blocking, prevent the operating point from returning to blocked state B.
  • the dual diode thyristor comprises, in series with the interrupting means T, a diode D whose cathode is connected to a terminal of the interrupting means T.
  • Diode D is able to conduct current I in the on state.
  • the interruption means T is controlled by a control terminal C in the open or closed state, a logic state 0 causing the opening and a logic state 1 the closing.
  • a first detection means Dl of the voltage across the interrupting means T and of the diode D in series is provided on the anode terminal of the diode D.
  • the control means are such that they cause, as a priority, the initiation, that is to say the closing of the interrupting means T when a voltage lower than the prescribed value W is detected by the first means of Dl detection.
  • a first voltage comparator C1 is provided, connected by its input - to the output of the first protection means Dl and receiving on its input + the prescribed value of negative voltage VV.
  • the comparator C1 provides at output a logic state 1 when the value applied to its input + is greater than the value applied to its input - and a logic value 0 otherwise.
  • the output of the first comparator Cl is connected to the input SET of a flip-flop RS, the output Q of which is connected to the terminal C for controlling the interrupting means T.
  • the flip-flop RS has its output Q in logic state 1 at power up.
  • the RS flip-flop has priority SET.
  • the SET input of the RS flip-flop is equal to 1 logic which puts the Q output at 1 logic. This causes, when the input Q is directly connected to the control terminal C, the closure of the interruption means T.
  • the interrupting means T remains in the open state when the detected voltage remains greater than the prescribed negative voltage value V ' m i n which generates on the input SET and the output Q a logic state 0.
  • the RS flip-flop includes a RESET reset input connected to the output of an OR gate receiving on its first input the blocking pulse of the dual diode thyristor and connected by its second input to the output of a second comparator C2 whose input - receives a maximum current I max and whose input + is connected to the output of a second detector D2 of the current flowing in the interruption means T.
  • the RESET input also changes to 1 when a blocking pulse is received on the first input of the OR gate.
  • the output Q of the flip-flop RS goes to 0, which sets the control terminal C to 0 and causes the opening of the interruption means T and the blocking of the dual diode thyristor.
  • an AND gate receiving on the one hand its output Q and on the other hand the output of a third comparator C3 receiving on its input + a determined value V m ⁇ n of voltage and connected by its input - to the output of a third detector D3 of the voltage across the interrupting means T.
  • the determined value of voltage V m j n is 1 to 10% of the nominal anode-cathode voltage of the dual diode thyristor.
  • the dual diode thyristor comprises a bipolar, bipolar insulated gate transistor (IGBT) or a T MOSFET transistor, or an MCT thyristor controlled by MOSFET or another equivalent dual-controlled switch, the drain of which is connected to the cathode of diode D, the anode of diode D being connected by a resistor R to the gate of transistor T.
  • the source of transistor T is connected to a first end of another resistor r as well as to the trigger of a thyristor T 0ff connected by its anode to the gate of transistor T and by its cathode at the second end of the resistance r.
  • the thyristor T 0 f can be designed to clip the voltage between the gate of T and the second end of r.
  • a second thyristor T ' 0ff is also connected by its anode to the gate of transistor T and by its cathode at the second end of resistor r.
  • the trigger of the second thyristor T ' 0ff is intended to receive the blocking pulse of the dual diode thyristor.
  • a second diode D ' is also connected by its cathode to the gate of the transistor T and by its anode at the second end of the resistor r.
  • Resistor R places transistor T in a normally conducting state.
  • the thyristors T off and T ' off are naturally blocked at power up.
  • the second thyristor T ' 0fî also becomes conducting when a blocking pulse is applied to its trigger.
  • the voltage on the gate of the transistor T becomes substantially zero which causes the blocking of the transistor T due to the negative voltage prevailing between its source and his trigger.
  • the first or second thyristors T 0ff and T remain conductive and the transistor T remains blocked as long as the voltage between the cathode and the anode of the diode D is not sufficiently negative.
  • the second diode D ' protects the gate of transistor T during the inversion of the anode-cathode voltage of the dual diode thyristor.
  • a third antiparallel diode can also be mounted on the transistor T in order to protect it during the voltage inversion.
  • the transistor T is replaced by a lockable thyristor GTO, the trigger of which is connected to the anode of the thyristor T 0ff , the cathode of which is connected to the first end of the resistor r and the anode of which is connected at the cathode of diode D.
  • the embodiments of the gate control of T according to FIGS. 3 and 4 can be used for FIGS. 13 and 14.
  • the thyristors T 0f f and T ' 0 ff can be produced according to FIG. 5 or 6.
  • the dual diode thyristor is produced in the form of an integrated circuit.
  • This integrated circuit is produced in the same way as the embodiment according to FIGS. 7 and 9, except that:
  • a third semiconductor box 5 of the second type of conduction is provided, connected by a conductive material to the conductive terminal K "connected to the fourth layer 4 and containing a third island 6 of the first type of conduction, connected to a conductive terminal E;
  • the first resistor r is connected by a conductive material by a first end to the conductive terminal Gr located on the intermediate box of the second box, to the conductive terminal K "located on the fourth layer 4, and connected by a second end Kp to terminals K, K 'located on the island of the first and second boxes as well as on terminal E located on the third island 6;
  • the second resistor R is connected by a conductive material, for example by an overall metallization, by a first end to the conductive terminals A, G located on the third layer 3, respectively between the first and second boxes and between the fourth layer 4 and the first resistor r, and, at its second end, to the anode terminal Ap;
  • the two resistors R and r are epitaxied as well as the first layer 1.
  • the principle of embodiment of the transistor Tb, described in FIG. 9, can be applied to FIG.
  • the resistance R is produced by a depletion MOSFET transistor, or a P channel JFET transistor, integrated in the third layer 3, the gate of which is connected to the source island p + and at the anode terminal Ap and whose drain island p + is connected to the terminal G.
  • the resistor R is formed by an N-channel MOSFET or JFET transistor whose gate and source are connected to the terminal G and whose drain is connected to the anode terminal Ap.
  • the thyristor component according to the invention comprises control means such that when the interrupting means has been started, it remains in the conductive state if the voltage does not reverse substantially.
  • a spontaneous blocking is carried out by canceling the current, then reversing the voltage.
  • the conductive state is resumed if the voltage does not reverse after cancellation of the current during the spontaneous blocking phase.
  • the thyristor component comprises, in series with the interrupting means T, a diode D whose cathode is connected to the interrupting means T and a first detector Dl for detecting the voltage across the terminals of the means d 'interrupt T and the diode in series.
  • the control means are such that they cause, as a priority, the opening of the interruption means T when a voltage below a prescribed value VV is detected by the first detector D1.
  • the detector Dl is provided on the anode terminal of the diode D and is connected at the output to the input - of a first comparator Cl whose input + comparison receives the prescribed value V ' min of voltage.
  • the first comparator C1 provides at output a state 1 when the voltage detected by the first detector Dl is less than the prescribed value V ' m i n and 0 otherwise.
  • the output of comparator Cl is connected to the RESET input for resetting a flip-flop RS of priority RESET type, the output Q of which is connected to the control terminal C of the interrupting means T.
  • a logic state 0 on the control terminal C causes the opening of the interrupting means T, while a logic state 1 on this control terminal C causes its closure.
  • the SET input of the RS flip-flop is connected to the output of an OR gate, a first input of which is intended to receive the priming pulse and the second input of which is connected to the output of a second comparator C2 receiving on its input - the voltage V max beyond which the thyristor-forming component starts and on its input + the output of a second detector D2 of the voltage across the interrupting means T.
  • a priming pulse or a voltage detected by the second detector D2 greater than the maximum voltage V max causes a state 1 on the setting input SET and consequently a state 1 at the output Q of the flip-flop RS and on the terminal C control, causing the closure of the interruption means T.
  • the output Q of the flip-flop RS is connected to a first input of a logic AND gate, the output of which is connected to the control terminal C.
  • the second input of the AND gate is connected to the output of a third comparator C3 receiving on its input - a determined value of current I mln and on its input + the output of a third detector D3 of the current flowing in the means d 'interruption T.
  • the output of the third comparator C3 takes the logic state 1 when the current present on its input + is greater than the determined value I m i n and the logic state 0 otherwise.
  • the interrupting means T is only closed when both the voltage across the diode D and the interrupting means T is greater than the prescribed value VV of voltage and when the current flowing in the interruption means T is greater than the minimum current I m ⁇ n .
  • a time delay can be integrated into the AND gate or comparator C3, in order to ensure the correct priming of the thyristor component.
  • V ' m i n of voltage is negative, the minimum current I m ⁇ n positive and the maximum voltage V max positive.
  • I m i n is for example equal to 1 to 10% of the nominal current
  • V max is for example equal to 1.5 times the nominal voltage of the direct source
  • V ' m i n is for example equal to half the peak-to-peak AC voltage.
  • the thyristor comprises a bipolar T transistor, bipolar with an IGBT insulated gate or a MOSFET T transistor, or an MCT thyristor controlled by MOSFET, or a GTO or another dual-controlled switch.
  • the source or cathode of T constitutes the cathode of the thyristor component.
  • the drain or anode of T is connected to the cathode of diode D in series.
  • the gate or trigger of T is connected to the cathode of a thyristor T on .
  • the anode of diode D in series is connected to the anode of thyristor T o ⁇ .
  • the trigger of the thyristor T on is connected to the anode of a clipping diode DZ, the cathode of which is connected to the anode of the thyristor T on .
  • the anode of the diode D in series form the anode of the thyristor forming component, and the gate of the thyristor T is formed its gate.
  • the transistor T is formed by a blockable thyristor or thyristor GTO the anode of which is connected to the cathode of the clipping diode DZ and the trigger of which is connected to the anode of the clipping diode DZ.
  • the trigger of the GTO thyristor is intended to receive the priming pulse.
  • a resistor R9 can also be mounted in parallel between the gate or trigger and the source or cathode of the transistor or thyristor T. This resistor R9 can play the role of clipping of the gate-source voltage from T.
  • the DZ clipping diode is intended to cause over-voltage initiation.
  • the thyristor T may be achieved according to Figures 5 or 6.
  • the diode thyristor component comprises control means such that when the interrupting means T is conductive, it remains in the conductive state if the current is not substantially reversed.
  • a first means of detection Dl of the current passing through the anti-parallel diode D is provided.
  • the control means are such that they cause, as a priority, the opening of the interruption means T when a current greater than a prescribed value F m ⁇ n is detected in the anti-parallel diode D by the first detector dl.
  • the prescribed value I ' m i n of current is negative with respect to the passing direction I of the current in the thyristor diode component.
  • the output of the first detector Dl is connected to the input + of a first comparator Cl receiving on its input - the prescribed value of current F m i n and connected as output to the reset input RESET of a flip-flop RS, whose output Q is connected to the terminal C for controlling the interruption means T.
  • a logic state 1 on the control terminal C causes the closing of the interrupting means T, while a logic state 0 on the latter causes its opening.
  • a logic state 1 on the RESET reset input causes a logic state 0 on the output Q of the flip-flop RS and at the control terminal C and consequently the opening of the interruption means T.
  • the SET input of the RS flip-flop is connected to the output of an OR gate, a first input of which is intended to receive the priming pulse of the thyristor diode component, the second input of which is connected to the output a second comparator C2 receiving on its input - a maximum voltage V max for comparison and connected by its input + to the output of a second detector D2 of the voltage across the interrupting means T.
  • the second comparator C2 provides a logic state 1 when the voltage detected at the terminals of the interrupting means T is greater than the voltage V max and the logic state 0 otherwise.
  • a logic state 1 of the output of the second comparator C2 or the presence of a priming pulse on the first input of the OR gate causes a logic state 1 on the setting input SET and on the output Q of the flip-flop RS , what causes the logic state 1 on the control terminal C and consequently the closing of the interrupting means T.
  • the output Q of the flip-flop RS is connected to a first input of an AND gate, the output of which is connected to the terminal C for controlling the interruption means T.
  • the second input of the AND gate is connected to the output of a third comparator C3 receiving on its input - a determined value I m j n of comparison current and connected by its input + to the output of a third detector D3 of the current I passing through diode D and the interrupting means T.
  • a timer can be integrated to the AND gate or to the comparator C3, in order to ensure correct priming of the component forming the thyristor diode.
  • Imin is positive, for example equal to 1 to 5% of the nominal current
  • V ma ⁇ is positive equal to 1.5 times the peak-to-peak alternating voltage
  • I ' m i n is equal to 1 to 10% of the nominal current of the thyristor diode.
  • I m i n is equal to 1 A or 0.5 A
  • V max is equal to 600 V
  • I ' min is equal to 5 A
  • the thyristor diode component has a structure similar to those of the embodiments of FIGS. 20, 21 respectively, with in addition the anti-parallel diode D connected by its anode to the source or cathode of the transistor or thyristor T and connected by its cathode to the drain or anode of the latter.
  • the thyristor TV and / or T on according to the preceding embodiments is connected by its anode and its cathode respectively to the collector and to the emitter of a transistor, for example an optocoupled transistor, which performs a function of mixed switch , i.e. controlled by pulse or by level.
  • the thyristor T may be in accordance with Figure 5 or 6.
  • the thyristor TO ff and / or T on of the preceding embodiments comprises a galvanic isolation of the control pulse.
  • an optocoupler is connected by its transmitter to the trigger of the thyristor TOff or To n and by its collector to the anode of the thyristor.
  • a pulse transformer or an optical fiber or equivalent can be used in place of the optocoupler.
  • the TV thyristor and / or T on is achieved by a parallel RC circuit, connected at one end to the cathode of a thyristor and by its other end to the cathode of a further diode D ', the anodes with the diode D 'and the thyristor being connected together, the anode, the cathode and the trigger of the thyristor forming those of the thyristor T' 0ff and / or Ton-
  • a function of mixed switch that is to say - say controlled by level during the power-up phase, then by pulse or in self-oscillating mode.
  • the thyristor and / or the dual diode thyristor and / or the thyristor component and / or the thyristor diode component can be suitably mounted in a power converter, in particular an inverter or a chopper and / or serve as switches, according to known associations, for example in bridge, half-bridge or push-pull. Tests have shown that the switches and converters thus produced are no longer subject to the problems previously exposed, the thyristor and / or the dual diode thyristor and / or the thyristor and / or the thyristor diode used having operations in accordance with their prescribed properties.
  • the power converter comprises one or more conversion arms, the midpoint of which is intended to be connected to an output load.
  • the neutral of the alternating load can be connected to another mid-point of the DC source, formed for example by the mid-point of two capacitors in series or the neutral point of a transformer.
  • a dual thyristor, a dual diode thyristor, a thyristor component or a diode thyristor component is provided in the or at least one of the conversion arms on both sides of the midpoint, providing for one side the aforementioned objects forming single-controlled switches and the other side the aforementioned mixed objects as described in FIG. 26 forming single-controlled mixed switches.
  • This arrangement makes it possible to eliminate the galvanic isolation of all the switches and to control the frequency by temporarily prohibiting the controlled ignition for the dual thyristor or the dual diode thyristor, or by prohibiting the controlled blocking for the thyristor or the diode thyristor.
  • a dual thyristor, a dual diode thyristor, a thyristor component or a diode thyristor component is provided in the or at least one of the conversion arms only on one side of the midpoint, which makes it possible to have one side of single-operated switches and the other side of conventional dual-operated switches.
  • This arrangement makes it possible to eliminate the galvanic isolation of all the switches and to carry out, for example, an operation in pulse width modulation.
  • the RS flip-flop in FIGS. 19 and 23 can become an astable, that is to say delayed RS flip-flop, with automatic RESET after a delay relative to the SET.
  • a dual thy ⁇ stor, a dual thy ⁇ stor diode, a thyristor component or a thyristor diode component is provided in the conversion arm (s) on both sides of the midpoint. It is advantageous to dispense with sending control pulses to the trigger, the converter operating in a self-oscillating manner, which makes it possible to save on the control circuits usually provided on the triggers. In this case it is advantageous to use in one half of the converter of the aforementioned single-controlled switches, the comparators C3 and the detectors D3, according to the embodiments of FIGS. 2, 12, 19 and 23 and in the other half the same without C3 comparators nor D3 detectors.
  • the aforementioned single-controlled switches used are the dual thyristors and dual diode thyristors.
  • Each arm has a switch of one type and a switch of another type, in a crossed distribution.
  • the mixed arrangement of Figures 26 or 28 can be used on half of the switches, for example, those with the lowest potential, relative to the DC source.

Landscapes

  • Power Conversion In General (AREA)

Abstract

L'invention concerne un thyristor dual, un thyristor diode dual, un composant formant thyristor et un composant formant thyristor diode, un convertisseur de puissance et un interrupteur munis de l'un ou l'autre de ceux-ci. L'invention prévoit des moyens de commande tels que le moyen d'interruption (T), lorsqu'il est bloqué, repasse à l'état bloqué si le courant ne s'inverse pas sensiblement.

Description

THYRISTOR DUAL. THYRISTOR DIODE DUAL. COMPOSANT FORMANT THYRISTOR. COMPOSANT FORMANT THYRISTOR DIODE. CONVERTISSEUR ET INTERRUPTEUR
L'invention concerne un thyristor dual, un thyristor diode dual, un composant formant thyristor et un composant formant thyristor diode. Ces objets sont utilisés notamment dans le domaine des convertisseurs électroniques de puissance, par exemple les hacheurs et les onduleurs. L'invention a également pour objet des convertisseurs ainsi que des interrupteurs comportant l'un ou plusieurs des objets précités.
Le document FR-B-2563 393 décrit un ensemble de commutation mono-directionnel en courant et bidirectionnel en tension, à blocage commandé et à amorçage spontané, comprenant un thyristor. Cet ensemble comprend une porte logique à l'une des entrées de laquelle est appliqué le signal logique délivré par un premier circuit d'adaptation relié à l'anode du thyristor, fonction de la tension entre l'anode et la cathode de ce dernier. A l'autre entrée de la porte logique est appliqué un signal logique de commande. A la sortie de la porte logique est relié un second circuit d'adaptation transformant le signal logique délivré par la porte logique en un signal de commande approprié appliqué à la gâchette du thyristor.
Le document FR-A-2 754 392 décrit un thyristor dual, normalement passant, bidirectionnel en courant, unidirectionnel en tension, bloquable par une impulsion appliquée sur la gâchette. Ce thyristor dual présente une caractéristique d'auto- blocage, c'est-à-dire que si le courant le traversant dépasse une certaine valeur, il se bloque. Il est également amorçable spontanément, c'est-à-dire que si, alors qu'il est à l'état bloqué, la tension à ses bornes chute au-dessous d'une tension de seuil, il redevient conducteur. Le thyristor dual comprend selon ce document un thyristor, un moyen résistif connecté entre la gâchette d'anode et la cathode du thyristor, et un moyen interrupteur connecté entre la gâchette de cathode et la cathode du thyristor. L'ensemble de commutation et le thyristor dual précédents peuvent fonctionner conformément à leurs propriétés attendues dans des convertisseurs de puissance lorsque la charge de ceux-ci ne présente pas d'irrégularités.
Toutefois, leur fonctionnement n'est pas fiable dans tous les cas. Ainsi, ils s'écartent de manière intempestive de leur fonctionnement correct lors des régimes transitoires, par exemple au démarrage d'un moteur alimenté par le convertisseur, ou lorsque la charge du convertisseur est non-linéaire, ou lorsque des résonances parasites apparaissent.
Ces défauts de fonctionnement peuvent entraîner la destruction des interrupteurs présents dans les convertisseurs, entraîner des pics successifs de courant dans les moteurs asynchrones ou empêcher le moteur de redémarrer.
L'invention vise un thyristor dual, un thyristor diode dual, un composant formant thyristor et un composant formant thyristor diode qui remédient aux inconvénients de l'état de la technique.
Ce but est atteint par un thyristor dual, un thyristor diode dual, un composant formant thyristor ou un composant formant thyristor diode, comportant au moins :
- une diode dont le fonctionnement est libre,
- un moyen d'interruption pourvu d'une gâchette et possédant au moins deux états stables, un état normal et un état commandé, l'un de ces états correspondant à l'état bloqué et l'autre à l'état passant dudit moyen d'interruption, l'état commandé étant obtenu soit par une impulsion, soit si la valeur de la tension aux bornes du moyen d'interruption ou la valeur du courant le traversant est supérieure à une valeur prescrite maximale, et le retour à l'état normal étant obtenu spontané par inversion dudit courant ou de ladite tension, et
- des moyen de commande de ladite gâchette agencés pour générer le changement d'état dudit moyen d'interruption de son état normal à son état commandé, caractérisé en ce que lesdits moyens de commande sont en outre agencés tels que le moyen d'interruption reste dans son état commandé et ne revient pas spontané dans son état normal, tant que ladite tension ou ledit courant ne s'inverse pas sensiblement pour atteindre une valeur inférieure à une valeur prescrite minimale négative. Ces moyens de commande génèrent, par conséquent, un effet mémoire puisqu'ils permettent de mémoriser l'état commandé du moyen d'interruption.
Selon l'invention, le thyristor dual est normalement passant, bloquable par une impulsion sur la gâchette ou par un surcourant le traversant et amorçable par inversion du courant le traversant et comporte :
- un moyen d'interruption,
- une diode antiparallèle et
- des moyens de commande tels que le moyen d'interruption, lorsqu'il a été bloqué, reste à l'état bloqué si le courant ne s'inverse pas sensiblement et ne devient pas inférieure à une valeur prescrite négative de courant.
Selon l'invention, le thyristor diode dual est normalement passant, bloquable par une impulsion sur la gâchette ou un surcourant le traversant et amorçable par inversion de la tension entre ses bornes d'anode et de cathode et comporte : - un moyen d'interruption,
- une diode en série et
- des moyens de commande tels que le moyen d'interruption, lorsqu'il a été bloqué, reste à l'état bloqué si la tension ne s'inverse pas sensiblement et ne devient pas inférieure à une valeur prescrite négative de tension.
Selon l'invention, le composant formant thyristor est normalement ouvert, amorçable par surtension ou impulsion sur la gâchette et comporte :
- un moyen d'interruption,
- une diode en série et - des moyens de commande tels que lorsque le moyen d'interruption a été amorcé, celui-ci reste à l'état passant si la tension ne s'inverse pas sensiblement et ne devient pas inférieure à une valeur prescrite négative de tension.
Selon l'invention, le composant formant thyristor diode est normalement ouvert, amorçable par surtension ou impulsion sur la gâchette et comporte :
- un moyen d'interruption,
- une diode antiparallèle et
- des moyens de commande tels que lorsque le moyen d'interruption a été amorcé, celui-ci reste à l'état passant si le courant ne s'inverse pas sensiblement et ne devient pas inférieure à une valeur prescrite négative de courant.
Ainsi, l'invention prévoit une mémorisation de l'état bloqué ou passant du moyen d'interruption. Cette mémorisation est obtenue par des moyens intrinsèques au thyristor dual, au thyristor diode dual, au composant formant thyristor et au composant formant thyristor diode, totalement indépendants du circuit extérieur et donc insensibles aux régimes transitoires.
Chacun de ceux-ci forme un interrupteur monocommandé - par la gâchette - dont le point de fonctionnement se trouve dans deux quadrants adjacents dans le graphe courant-tension : courant positif et tension positive ou négative pour le thyristor diode dual et le composant formant thyristor; tension positive et courant positif ou négatif pour le thyristor dual et le composant formant thyristor diode.
L'invention prévoit d'imposer le sens de parcours du graphe courant-tension : sens des aiguilles d'une montre pour le thyristor dual et le thyristor diode dual, sens inverse des aiguilles d'une montre pour le composant formant thyristor et le composant formant thyristor diode.
L'invention sera mieux comprise à la lumière de la description qui va suivre, faite en référence aux figures annexées dans lesquels : - la figure 1 est un graphe courant-tension d'un thyristor dual, montrant le sens de parcours imposé selon l'invention,
- la figure 2 représente un thyristor dual selon l'invention, - la figure 3 représente un premier mode de réalisation du thyristor dual selon l'invention,
- la figure 4 représente un deuxième mode de réalisation du thyristor dual selon l'invention,
- la figure 5 représente un mode de réalisation des thyristors, ainsi que des thyristors bloquables GTO pouvant être utilisés dans l'invention,
- la figure 6 représente un autre mode de réalisation des thyristors, ainsi que des thyristors bloquables GTO pouvant être utilisés dans l'invention,
- la figure 7 représente un premier mode de réalisation du thyristor dual sous forme de circuit intégré, - la figure 8 représente un deuxième mode de réalisation du thyristor dual sous forme de circuit intégré,
- la figure 9 représente un troisième mode de réalisation du thyristor dual sous forme de circuit intégré,
- la figure 10 représente un quatrième mode de réalisation du thyristor dual, - la figure 11 représente un graphe courant-tension d'un thyristor diode dual, montrant le sens de parcours imposé selon l'invention,
- la figure 12 représente un thyristor diode dual selon l'invention,
- la figure 13 représente un premier mode de réalisation du thyristor diode dual,
- la figure 14 représente un deuxième mode de réalisation du thyristor diode dual, - la figure 15 représente un premier mode de réalisation du thyristor diode dual sous forme de circuit intégré,
- la figure 16 représente un deuxième mode de réalisation du thyristor diode dual sous forme de circuit intégré,
- la figure 17 représente un troisième mode de réalisation du thyristor diode dual, - la figure 18 représente un graphe courant-tension d'un composant formant thyristor, montrant le sens de parcours imposé selon l'invention, - la figure 19 représente un composant formant thyristor selon l'invention,
- la figure 20 représente un premier mode de réalisation du composant formant thyristor selon l'invention.
- la figure 21 représente un deuxième mode de réalisation du composant formant thyristor selon l'invention,
- la figure 22 représente le graphe courant-tension d'un composant formant thyristor diode, montrant le sens de parcours imposé selon l'invention,
- la figure 23 représente un composant formant thyristor diode selon l'invention,
- la figure 24 représente un premier mode de réalisation du composant formant thyristor diode selon l'invention,
- la figure 25 représente un deuxième mode de réalisation du composant formant thyristor diode selon l'invention,
- la figure 26 représente une modification des interrupteurs précédents pour obtenir un interrupteur mixte selon l'invention, - la figure 27 représente une modification des interrupteurs précédents pour obtenir un perfectionnement de l'invention, et
- la figure 28 représente un interrupteur mixte autoforcé selon l'invention.
A la figure 1, le thyristor dual comporte un moyen d'interruption T apte à conduire le courant I dans le sens passant et en parallèle duquel est montée une diode apte à conduire un courant dans le sens inverse du courant I, c'est-à-dire montée de manière antiparallèle.
La tension N du thyristor dual est prise dans le sens inverse de conduction du thyristor dual.
Au repos, le thyristor dual est normalement passant, c'est-à-dire que son point de fonctionnement se situe sensiblement sur l'axe V=0 et I compris entre 0 et Iraax, sur le segment OP. Si I devient supérieur à Imax ou si une impulsion de tension ou de courant est envoyée sur la gâchette G, le thyristor dual passe à l'état bloqué symbolisé par le point B se trouvant sur l'axe 1=0 à tension positive.
De l'état bloqué B, le thyristor dual est amorçable spontanément par annulation de la tension puis inversion du courant, la diode D devenant conductrice et le point de fonctionnement passant de B à S symbolisant l'inversion du courant (flèche en pointillés).
Suivant l'invention, le thyristor dual comporte des moyens de commande tels que le moyen d'interruption T lorsqu'il a été bloqué reste à l'état bloqué si le courant I ne s'inverse pas sensiblement.
Ainsi, ces moyens de commande génèrent un effet mémoire qui assure que : - à partir de l'état bloqué B, le thyristor dual ne repasse pas directement à l'état normalement passant P, sans passer par S ;
- si le courant s'inverse suffisamment après annulation de la tension, il ne se produit pas de reprise de l'état bloqué.
Ces moyens de commande sont donc indépendants du circuit extérieur au thyristor dual et ne dépendent que du courant et de la tension du thyristor dual.
Ceci garantit que le thyristor dual fonctionne conformément à ses propriétés attendues, même en cas de conditions dégradées dans les convertisseurs dans lesquels il est monté, dues par exemple à une non-linéarité de la charge ou à un régime transitoire.
A la figure 2, le moyen d'interruption T comporte une borne de commande C, par laquelle il peut être ouvert ou fermé. L'état logique 0 sur la borne de commande C correspond à l'ouverture du moyen de commande et l'état logique 1 à sa fermeture. La bascule est de type SET prioritaire. Un premier moyen de détection Dl du courant passant dans la diode antiparallèle D, c'est-à-dire dans le sens inverse du courant I, est prévu sur l'anode de celle-ci. Le moyen de détection Dl peut également être prévu sur la cathode de la diode antiparallèle. Le courant Imin est donc inverse du courant I, -Imin est négatif et par exemple égal à -1% du courant nominal du thyristor dual (-0,5 A pour un thyristor dual de calibre 50A).
Lorsqu'un courant inférieur à une valeur prescrite Imln est détecté dans la diode antiparallèle, les moyens de commande provoquent de manière prioritaire l'amorçage, c'est-à-dire la fermeture du moyen d'interruption T.
A cet effet, il est prévu un premier comparateur Cl du courant détecté par le premier moyen de détection Dl à la valeur prescrite de courant Imj„. Le premier comparateur Cl est par exemple à hystérésis.
Le premier comparateur Cl comprend une entrée + reliée au premier moyen de détection Dl et une entrée - recevant la valeur prescrite de courant Imjn.
Le comparateur Cl fournit en sortie un état logique 0 dans le cas où le courant sur son entrée + est inférieur à la valeur sur son entrée — et un état logique 1 dans le cas contraire.
La sortie du premier comparateur Cl est reliée à l'entrée SET d'une bascule RS dont la sortie Q est reliée à la borne de commande C du moyen d'interruption T.
A la mise sous tension, la bascule RS a un état logique 1 sur sa sortie Q, le moyen d'interruption étant fermé.
L'entrée RESET de la bascule RS est reliée à la sortie d'une porte OU, dont une première entrée est destinée à recevoir l'impulsion de blocage par la gâchette du thyristor dual et dont la deuxième entrée est reliée à la sortie d'un deuxième comparateur C2.
L'entrée + du comparateur C2 est reliée à la sortie d'un deuxième détecteur D2 du courant passant dans le moyen d'interruption T, tandis que son entrée - reçoit la valeur prescrite Imax de courant de comparaison. La valeur prescrite Imax de courant de comparaison est positive et par exemple égale au courant nominal du thyristor dual.
Une impulsion de blocage sur la première entrée de la porte OU ou un courant détecté par le deuxième détecteur D2 supérieur à Imax provoque un état logique 1 en entrée de la porte OU et donc sur l'entrée RESET, ce qui remet la bascule RS à un 0 logique et ouvre ainsi le moyen d'interruption T.
De manière optionnelle, la sortie Q de la bascule RS est combinée par l'intermédiaire d'une porte ET à la sortie d'un troisième comparateur C3, la sortie de la porte ET étant reliée à la borne de commande C du moyen d'interruption T.
Le troisième comparateur C3 est relié par son entrée - à la sortie d'un troisième détecteur D3 de la tension aux bornes du moyen d'interruption T et reçoit sur son entrée + une tension prescrite Vmin de comparaison. La tension prescrite Vmιn de comparaison est positive et par exemple égale à 1 à 10% de la tension nominale du thyristor dual.
La sortie du comparateur C3 prend l'état logique 1 lorsque la tension fournie par le troisième détecteur D3 est inférieure à la valeur déterminée Nmin de tension et un état logique 0 dans le cas contraire.
La valeur de tension Vmjn définit le seuil en deçà duquel le thyristor dual peut s'amorcer. Elle est positive, par exemple égale à 1 à 10% de la tension nominale du thyristor dual. Dans cette réalisation telle que représentée à la figure 2, l'amorçage n'est effectif que si à la fois le courant I passant dans le thyristor dual s'est suffisamment inversé après le blocage, c'est-à-dire inférieur à -Imin et si la tension V a diminué au-dessous de la valeur déterminée Vmin.
A la figure 3, le thyristor dual comporte un transistor T bicommandé, de type bipolaire, bipolaire à grille isolée IGBT, MOSFET, GTO ou autre.
La source du transistor T est reliée à une première extrémité d'une première résistance r, dont la seconde extrémité est reliée à l'anode d'une diode D antiparallèle.
La première extrémité de la première résistance r est également reliée à la gâchette d'un premier thyristor T0ff dont l'anode est reliée à la grille du transistor T et dont la cathode est reliée à la seconde extrémité de la première résistance r. Le thyristor T0ff peut être conçu pour écrêter la tension entre la grille de T et la seconde extrémité de r à par exemple 15V.
Un second thyristor T'0 f est également relié par son anode à la grille du transistor T et par sa cathode à la seconde extrémité de la première résistance r.
La gâchette du deuxième transistor TOff est destinée à recevoir l'impulsion dé tension ou de courant pour le blocage du thyristor dual.
La grille du transistor T est également reliée à une première extrémité d'une deuxième résistance R reliée par sa seconde extrémité au drain du transistor T ainsi qu'à la cathode de la diode anti-parallèle D. La gâchette du thyristor dual est formée par celle du deuxième thyristor TV, sa cathode par la seconde extrémité de la première résistance r et son anode par le drain du transistor T.
Lorsque le courant issu de la source du transistor T dépasse une valeur maximum, la chute de tension dans la première résistance r provoque l'amorçage du premier thyristor T0« dont la tension anode-cathode devient sensiblement nulle.
Il règne par conséquent une tension négative entre la source et la grille du transistor T, qui provoque son blocage.
Le second thyristor T'0ff devient également passant lorsqu'une impulsion de blocage est appliquée sur la gâchette.
Le courant passant dans les premier et deuxième thyristors T0ff et T'0ff passe au travers de la résistance R.
Les premier ou second thyristors T0ff ou T'0_Ï restent conducteurs tant qu'un courant ne circule pas dans la diode D antiparallèle. La conduction de la diode D se traduit par une inversion de la tension anode-cathode des thyristors T0ff et T'0ff et donc leur blocage. Ces deux thyristors T0ff et T'0ff sont conçus de telle sorte qu'ils se bloquent sous très faible tension inverse, par exemple -IV.
La fonction bascule RS de la figure 2 est réalisée par les thyristors T0H et TOff. Leur mise en parallèle remplit la fonction OU. La fonction RESET de la bascule RS est réalisée par amorçage de l'un ou de l'autre des thyristors T0ff ou T'0ff. La fonction SET de la bascule est réalisée par leur blocage commun, par conduction de la diode D, qui inverse la tension anode-cathode de T (qui passe à -2V environ), ceci réalisant la détection Dl. Dans ce mode de réalisation, le réglage direct de la consigne de courant Imin est conditionné par l'ajustage des paramètres des éléments : D, R, r, T0s et T La résistance R polarise également le transistor T en état de conduction normalement passant au repos, sachant qu'à la mise sous tension les thyristors T0ff et T'0ff sont bloqués.
La figure 4 représente un autre mode de réalisation du thyristor dual, basé sur la figure 3. La figure 4 diffère de la figure 3 en ce que les cathodes des thyristors T0ff et TOff sont déconnectées de la cathode K formée par la seconde extrémité de la résistance r et que la résistance R5 reliée à l'anode des thyristors T0ff et T'0ff est déconnectée de l'anode A de T. L'extrémité libre Al de la résistance R5 est destinée à être reliée à une source auxiliaire de tension positive par rapport à la cathode K. Dans le cas d'utilisation de thyristor GTO ou de transistor bipolaire, le point Al peut être relié à l'anode A.
L'extrémité libre Kl d'une résistance R6 reliée par son autre extrémité à la cathode K'1 du thyristor T0a est destinée à être reliée à une source auxiliaire de tension négative par rapport à la cathode K. Dans le cas d'utilisation de composants à grille tels que MOSFET ou IGBT pour T, le point Kl peut être relié à la cathode K, et dans ce cas la résistance R6 est sensiblement nulle.
Un transistor bipolaire Tb est relié par sa base à la cathode de T, par son émetteur à l'anode de la diode D et par son collecteur à la gâchette Gl du thyristor TV II sert à la détection du courant maximum Imax.
Une autre diode antiparallèle peut également être montée sur le transistor T afin de le protéger durant l'inversion de la tension.
A la figure 5, un mode de réalisation du thyristor T bloquable GTO et/ou d'un ou plusieurs des thyristors T0ff et T'off comprend des premier et second transistors Tl, T2 bipolaires respectivement de type pnp et npn, dont les bases sont reliées aux collecteurs de l'autre transistor T2, Tl. L'anode Al du thyristor T bloquable GTO et/ou d'un ou plusieurs des thyristors T0ff et T'0ff est formée par l'émetteur du premier transistor Tl et sa cathode K'1 par l'émetteur du second transistor T2.
Une cinquième résistance R7 est reliée d'une part à l'émetteur du premier transistor Tl, et d'autre part à la base de celui-ci.
Une sixième résistance R9 est reliée d'une part à l'émetteur du second transistor T2 et d'autre part à la base de celui-ci.
Une septième résistance R8 est reliée par une première borne à la base du premier transistor Tl et forme par son autre borne la gâchette Gl.
Cette réalisation est utilisée par exemple pour le thyristor T0ff de la figure 4.
La figure 6 représente un autre mode de réalisation des thyristors T0ff et V selon la figure 3 ainsi que du thyristor bloquable GTO prévu à la figure 4.
Les premier et second transistors Tl, T2 bipolaires respectivement de type pnp et npn, dont les bases sont reliées aux collecteurs de l'autre transistor T2, Tl.
Une troisième résistance R3 est reliée à l'émetteur du premier transistor Tl, formant l'anode, et à la base de celui-ci.
Une quatrième résistance R4 est reliée par une première borne à la base du second transistor T2 et forme la gâchette par sa seconde extrémité libre, la cathode du thyristor étant formée par l'émetteur du second transistor T2.
A la figure 7, le thyristor dual est réalisé sous forme de circuit intégré et met en œuvre le mode de réalisation selon la figure 3. Le circuit intégré comprend une borne conductrice d'anode Ap recouverte, successivement, d'une première couche 1 semi-conductrice dopée d'un premier type de conduction, d'une deuxième couche 2 semi-conductrice dopée d'un deuxième type de conduction et d'une troisième couche 3 semi-conductrice dopée du premier type de conduction.
Il est implanté dans la troisième couche 3 des premier et deuxième caissons conducteurs dopés du deuxième type de conduction, contenant chacun un caisson intermédiaire semi-conducteur dopé du premier type de conduction relié à une borne conductrice Gp, respectivement Gr, contenant lui-même un îlot semi-conducteur dopé du deuxième type de conduction, qui est relié à une borne conductrice K, K'.
La troisième couche 3, les premier et deuxième caissons, caissons intermédiaires et leurs îlots forment respectivement les premier et deuxième thyristors T0ff et TV
Il est également prévu, à distance des premier et deuxième caissons, une quatrième couche semi-conductrice dopée du deuxième type de conduction reliée à une borne conductrice K".
La résistance R est reliée à une première extrémité par un matériau conducteur M à des bornes conductrices A, A', G situées sur la troisième couche, respectivement entre les premier et deuxième caissons, entre le deuxième caisson et la quatrième couche 4 et entre la quatrième couche et la première résistance R. Cette connexion peut être réalisée par une metallisation de toute la surface apparente de la troisième couche de premier type de conduction.
La résistance R est reliée par une seconde extrémité à la borne d'anode Ap par un matériau conducteur M. La résistance r est reliée par un matériau conducteur M par une première extrémité à la borne conductrice Gr située sur le caisson intermédiaire du deuxième caisson, à la borne conductrice K" située sur la quatrième couche 4.
La résistance r est reliée par une seconde extrémité Kp par un matériau conducteur aux bornes K et K' situées sur l'îlot des premier et deuxième caissons, ainsi que par la diode antiparallèle externe à la borne Ap d'anode.
La seconde extrémité Kp de la deuxième résistance, la borne Gp située sur le caisson intermédiaire du premier caisson et la borne d'anode Ap forment respectivement la cathode, la gâchette et l'anode du thyristor dual.
A la figure 9, le circuit intégré met en œuvre le mode de réalisation selon la figure 4.
La figure 9 diffère de la figure 7 et de la figure 8 décrite plus loin par le fait qu'il est prévu dans la troisième couche 3, entre les premier et deuxième caissons, un troisième caisson 5 du deuxième type de conduction contenant un troisième caisson intermédiaire du premier type de conduction relié à une borne conductrice de base B et contenant lui-même deux îlots d'émetteur et de collecteur à distance l'un de l'autre et respectivement reliés à des bornes conductrices d'émetteur E et de collecteur C, formant ainsi le transistor bipolaire Tb.
La première résistance r est reliée par un matériau conducteur M par une première extrémité à la borne conductrice B de base située sur le troisième caisson intermédiaire du troisième caisson et à la borne conductrice K" située sur la quatrième couche 4.
La première résistance r est en outre reliée par une seconde extrémité Kp à la borne conductrice E d'émetteur, ainsi que par la diode D antiparallèle externe à la borne Ap d'anode. La deuxième résistance R est reliée par un matériau conducteur M par une première extrémité aux bornes conductrices A, G situées respectivement sur la troisième couche 3 entre le deuxième caisson 6 et la quatrième couche 4, et entre la quatrième couche 4 et la première résistance r. Cette connexion peut être réalisée par une metallisation de toute la surface apparente de la troisième couche 3 de premier type de conduction.
La deuxième résistance R est reliée en outre par un matériau conducteur, par sa seconde extrémité, à la borne d'anode Ap.
La borne conductrice C de collecteur est reliée par un matériau conducteur à la borne conductrice Gr située sur le deuxième caisson 6.
La borne conductrice K située sur l'îlot du premier caisson est reliée par un matériau conducteur à la borne conductrice K' située sur l'îlot du deuxième caisson 6 et forme la borne Kl destinée à être reliée à un potentiel négatif par rapport à celui de la borne conductrice Kp.
La seconde extrémité Kp de la première résistance r, la bome Gp située sur le caisson intermédiaire du premier caisson et la bome d'anode Ap formant respectivement la cathode, la gâchette et l'anode du thyristor dual.
Les caissons 5 et 6 peuvent être regroupés en un seul.
Aux figures 7 et 9, les première et deuxième résistances r et R sont épitaxiales, ainsi que la première couche.
Dans le mode de réalisation représentée à la figure 8, mettant en œuvre le mode de réalisation selon la figure 10, la deuxième résistance R est formée d'un transistor MOSFET à canal N à appauvrissement ou par un JFET à canal N, désigné par T3, dont les bornes de grille et de source sont reliées entre elles par un matériau conducteur, le transistor étant intégré à la troisième couche 3.
Dans le mode de réalisation représenté à la figure 10, la résistance R est formée par un transistor MOSFET à appauvrissement ou un JFET à canal N, dont la grille est reliée à la source ainsi qu'à la borne G.
A la figure 8, le transistor MOSFET T3 est de type à canal P dont l'îlot de drain P+ est relié à la borne G et dont la grille et l'îlot de source P+ sont reliés entre eux et à la borne d'anode Ap. Le transistor T3 peut également être de type JFET à canal P Aux figures 8 et 10, le transistor T3 fonctionne en source de courant.
Aux figures 7 à 9, le premier type de conduction est de type P et le deuxième type de conduction est de type N.Dans d'autres réalisations, non représentées, le premier type de conduction est de type N et le deuxième type de conduction est de type P.
Aux figures 7 à 9, la diode D peut être intégrée au circuit intégré dans un ensemble de caissons séparés des autres, par exemple situé dans la troisième couche 3. De même, une version à transistor bipolaire peut être réalisée en supprimant la première couche 1.
A la figure 11, le thyristor diode dual comporte un moyen d'interruption T :
- normalement passant pour une tension nulle et un courant compris entre 0 et Imax sur le segment OP ; - bloquable par une impulsion sur sa gâchette ou par le fait que le courant dépasse la valeur maximum Imax : l'état de blocage est matérialisé par le point B sur l'axe I=0,V>0.
- amorçable par inversion de la tension entre ses bornes d'anode et de cathode : comme représenté par les traits pointillés, pour repasser à l'état passant matérialisé par le point P sur l'axe U=0, I>0. Selon l'invention, le thyristor diode dual comporte des moyens de commande tels que le moyen d'interruption T, lorsqu'il a été bloqué (B) reste à l'état bloqué si la tension de l'anode par rapport à la cathode ne devient pas inférieure à une tension négative prescrite V'min.
Ce n'est donc que si la tension est inférieure à la tension négative prescrite VV que l'amorçage se produit.
La tension négative prescrite VV est par exemple égale à la moitié de la tension crête-à-crête alternative du convertisseur dans lequel le thyristor diode dual est monté.
Par conséquent, les moyens de commande du thyristor diode dual génèrent un effet mémoire qui permet à la fois : - d'empêcher que le point de fonctionnement passe de l'état bloqué B directement à l'état normalement passant P; - si la tension V aux bornes du thyristor diode dual reste positive après le blocage, de maintenir le point de fonctionnement à l'état bloqué B sans passer à l'état passant P ; - si la tension s'inverse suffisamment après le blocage, d'empêcher le point de fonctionnement de revenir à l'état bloqué B.
Dans la réalisation représentée à la figure 12, le thyristor diode dual comporte, en série avec le moyen d'interruption T, une diode D dont la cathode est reliée à une borne du moyen d'interruption T.
La diode D est apte à conduire le courant I à l'état passant.
Le moyen d'interruption T est commandé par une borne de commande C dans l'état ouvert ou fermé, un état logique 0 provoquant l'ouverture et un état logique 1 la fermeture. Un premier moyen de détection Dl de la tension aux bornes du moyen d'interruption T et de la diode D en série est prévu sur la borne d'anode de la diode D.
Les moyens de commande sont tels qu'ils provoquent de manière prioritaire, l'amorçage, c'est-à-dire la fermeture du moyen d'interruption T lorsqu'une tension inférieure à la valeur prescrite W est détectée par le premier moyen de détection Dl.
A cet effet, il est prévu un premier comparateur Cl de tension relié par son entrée - à la sortie du premier moyen de protection Dl et recevant sur son entrée + la valeur prescrite de tension négative VV.
Le comparateur Cl fournit en sortie un état logique 1 lorsque la valeur appliquée sur son entrée + est supérieure à la valeur appliquée sur son entrée - et une valeur logique 0 dans le cas contraire.
La sortie du premier comparateur Cl est reliée à l'entrée SET d'une bascule RS dont la sortie Q est reliée à la borne C de commande du moyen d'interruption T. La bascule RS a sa sortie Q à l'état logique 1 à la mise sous tension. La bascule RS est à SET prioritaire.
Lorsque la tension détectée est inférieure à la valeur négative prescrite V'min de tension, l'entrée SET de la bascule RS est égale au 1 logique ce qui met la sortie Q au 1 logique. Cela provoque, lorsque l'entrée Q est directement reliée à la borne C de commande, la fermeture du moyen d'interruption T.
En revanche, le moyen d'interruption T reste à l'état ouvert lorsque la tension détectée reste supérieure à la valeur négative prescrite de tension V'min qui engendre sur l'entrée SET et la sortie Q un état logique 0. La bascule RS comprend une entrée RESET de réinitialisation reliée à la sortie d'une porte OU recevant sur sa première entrée l'impulsion de blocage du thyristor diode dual et reliée par sa seconde entrée à la sortie d'un deuxième comparateur C2 dont l'entrée - reçoit un courant maximum Imax et dont l'entrée + est reliée à la sortie d'un deuxième détecteur D2 du courant passant dans le moyen d'interruption T.
Lorsque le courant détecté par le deuxième détecteur D2 est supérieur au courant maximum Imax, la sortie du comparateur C2 est égale au 1 logique ce qui met l'entrée RESET à 1.
L'entrée RESET passe également à 1 lorsqu'une impulsion de blocage est reçue sur la première entrée de la porte OU.
Dans ces deux cas, la sortie Q de la bascule RS passe à 0, ce qui met la borne de commande C à 0 et provoque l'ouverture du moyen d'interruption T et le blocage du thyristor diode dual.
De manière optionnelle, il est interposé entre la sortie Q de la bascule RS et la borne C de commande une porte ET recevant en entrée d'une part sa sortie Q et d'autre part la sortie d'un troisième comparateur C3 recevant sur son entrée + une valeur déterminée Vmιn de tension et reliée par son entrée - à la sortie d'un troisième détecteur D3 de la tension aux bornes du moyen d'interruption T. La valeur déterminée de tension Vmjn vaut 1 à 10% de la tension nominale anode-cathode du thyristor diode dual.
Par conséquent, ce n'est que lorsque à la fois la tension aux bornes de la diode D et du moyen d'interruption T en série est devenue inférieure à la valeur négative prescrite de tension VV, inférieure à la valeur déterminée V„un de tension, que la sortie de la porte ET reliée à la borne de commande C passe à l'état 1 logique, ce qui ferme le moyen d'interruption T. Dans le mode de réalisation selon la figure 13, le thyristor diode dual comporte un transistor T bipolaire, bipolaire à grille isolée (IGBT) ou un transistor T MOSFET, ou un thyristor MCT contrôlé par MOSFET ou un autre interrupteur bicommandé équivalent, dont le drain est relié à la cathode de la diode D, l'anode de la diode D étant reliée par une résistance R à la grille du transistor T.
La source du transistor T est reliée à une première extrémité d'une autre résistance r ainsi qu'à la gâchette d'un thyristor T0ff relié par son anode à la grille du transistor T et par sa cathode à la seconde extrémité de la résistance r. Le thyristor T0 f peut être conçu pour écrêter la tension entre la grille de T et la seconde extrémité de r.
Un second thyristor T'0ff est également relié par son anode à la grille du transistor T et par sa cathode à la seconde extrémité de la résistance r.
La gâchette du second thyristor T'0ff est destinée à recevoir l'impulsion de blocage du thyristor diode dual.
Une seconde diode D' est également reliée par sa cathode à la grille du transistor T et par son anode à la seconde extrémité de la résistance r.
La résistance R place le transistor T en état de conduction normalement passant. Les thyristors Toff et T'off sont naturellement bloqués à la mise sous tension.
Lorsque le courant passant dans le transistor T augmente au-dessus du courant maximum Imax la tension aux bornes de la résistance r provoque l'amorçage du premier thyristor T0ff, qui devient passant au travers de la résistance R.
Le second thyristor T'0fî devient également passant lorsqu'une impulsion de blocage est appliquée sur sa gâchette. Lorsque l'un ou l'autre des premier et second thyristors T0ff et TV devient passant, la tension sur la grille du transistor T devient sensiblement nulle ce qui provoque le blocage du transistor T en raison de la tension négative régnant entre sa source et sa gâchette.
Les premier ou second thyristors T0ff et T restent conducteurs et le transistor T reste bloqué tant que la tension entre la cathode et l'anode de la diode D n'est pas suffisamment négative.
La seconde diode D' protège la grille du transistor T lors de l'inversion de la tension anode-cathode du thyristor diode dual.
Une troisième diode antiparallèle peut également être montée sur le transistor T afin de le protéger durant l'inversion de la tension.
A la figure 14, le transistor T est remplacé par un thyristor bloquable GTO, dont la gâchette est reliée à l'anode du thyristor T0ff, dont la cathode est reliée à la première extrémité de la résistance r et dont l'anode est reliée à la cathode de la diode D.
Les modes de réalisation de la commande de grille de T selon les figures 3 et 4 peuvent être utilisés pour les figures 13 et 14. Les thyristors T0ff et T'0ff peuvent être réalisés selon la figure 5 ou 6.
Dans le mode de réalisation selon la figure 15, le thyristor diode dual est réalisé sous forme de circuit intégré.
Ce circuit intégré est réalisé de la même manière que le mode de réalisation selon les figures 7 et 9, mis à part que :
- il est prévu un troisième caisson semi-conducteur 5 du deuxième type de conduction relié par un matériau conducteur à la borne conductrice K" reliée à la quatrième couche 4 et contenant un troisième îlot 6 du premier type de conduction, relié à une borne conductrice E;
- la première résistance r est reliée par un matériau conducteur par une première extrémité à la borne conductrice Gr située sur le caisson intermédiaire du deuxième caisson, à la borne conductrice K" située sur la quatrième couche 4, et reliée par une seconde extrémité Kp aux bornes K, K' situées sur l'îlot des premier et deuxième caissons ainsi qu'à la bome E située sur le troisième îlot 6;
- la deuxième résistance R est reliée par un matériau conducteur, par exemple par une metallisation globale, par une première extrémité aux bornes conductrices A, G situées sur la troisième couche 3, respectivement entre les premier et deuxième caissons et entre la quatrième couche 4 et la première résistance r, et, par sa seconde extrémité, à la borne d'anode Ap ;
- la diode externe D est omise.
Les deux résistances R et r sont épitaxiées ainsi que la première couche 1. On peut appliquer à la figure 15 le principe de réalisation du transistor Tb, décrit à la figure 9.
A la figure 16, comme à la figure 8, la résistance R est réalisée par un transistor MOSFET à appauvrissement, ou un transistor JFET à canal P, intégré à la troisième couche 3, dont la grille est reliée à l'îlot de source p+ et à la borne d'anode Ap et dont l'îlot de drain p+ est relié à la borne G.
A la figure 17, la résistance R est formée par un transistor MOSFET ou JFET à canal N dont la grille et la source sont reliées à la borne G et dont le drain est relié à la borne d'anode Ap .
A la figure 18, un composant formant thyristor selon l'invention comporte un moyen d'interruption, est normalement ouvert (1=0), amorçable par surtension ou impulsion sur la gâchette, pour passer de l'état bloqué B à l'état passant P défini par V=0 et I compris entre 0 et Imax (segment OP). Il a par ailleurs un blocage spontané (ligne en pointillés sur la figure 18).
Le composant formant thyristor selon l'invention comporte des moyens de commande tels que lorsque le moyen d'interruption a été amorcé, celui-ci reste à l'état conducteur si la tension ne s'inverse pas sensiblement.
Un blocage spontané s'effectue par annulation du courant, puis inversion de la tension.
L'état conducteur est repris si la tension ne s'inverse pas après annulation du courant lors de la phase de blocage spontané.
A la figure 19, le composant formant thyristor comprend, en série avec le moyen d'interruption T, une diode D dont la cathode est reliée au moyen d'interruption T et un premier détecteur Dl de détection de la tension aux bornes du moyen d'interruption T et de la diode en série.
Les moyens de commande sont tels qu'ils provoquent, de manière prioritaire, l'ouverture du moyen d'interruption T lorsqu'une tension inférieure à une valeur prescrite VV est détectée par le premier détecteur Dl .
Le détecteur Dl est prévu sur la borne d'anode de la diode D et est relié en sortie à l'entrée - d'un premier comparateur Cl dont l'entrée + de comparaison reçoit la valeur prescrite V'min de tension.
Le premier comparateur Cl fournit en sortie un état 1 lorsque la tension détectée par le premier détecteur Dl est inférieure à la valeur prescrite V'min et 0 dans le cas contraire. La sortie du comparateur Cl est reliée à l'entrée RESET de réinitialisation d'une bascule RS de type RESET prioritaire, dont la sortie Q est reliée à la bome de commande C du moyen d'interruption T.
Un état 0 logique sur la bome C de commande provoque l'ouverture du moyen d'interruption T, tandis qu'un état logique 1 sur cette bome de commande C provoque sa fermeture.
L'entrée de réglage SET de la bascule RS est reliée à la sortie d'une porte OU, dont une première entrée est destinée à recevoir l'impulsion d'amorçage et dont la seconde entrée est reliée à la sortie d'un deuxième comparateur C2 recevant sur son entrée - la tension Vmax au-delà de laquelle le composant formant thyristor s'amorce et sur son entrée + la sortie d'un deuxième détecteur D2 de la tension aux bornes du moyen d'interruption T.
Une impulsion d'amorçage ou une tension détectée par le deuxième détecteur D2 supérieure à la tension maximum Vmax provoque un état 1 sur l'entrée SET de réglage et par conséquent un état 1 à la sortie Q de la bascule RS et sur la borne C de commande, provoquant la fermeture du moyen d'interruption T.
De manière optionnelle, la sortie Q de la bascule RS est reliée à une première entrée d'une porte ET logique dont la sortie est reliée à la borne de commande C.
La seconde entrée de la porte ET est reliée à la sortie d'un troisième comparateur C3 recevant sur son entrée - une valeur déterminée de courant Imln et sur son entrée + la sortie d'un troisième détecteur D3 du courant passant dans le moyen d'interruption T.
La sortie du troisième comparateur C3 prend l'état logique 1 lorsque le courant présent sur son entrée + est supérieur à la valeur déterminée Imin et l'état logique 0 dans le cas contraire. Dans ce cas, le moyen d'interruption T n'est fermé que lorsque à la fois la tension aux bornes de la diode D et du moyen d'interruption T est supérieure à la valeur prescrite VV de tension et lorsque le courant passant dans le moyen d'interruption T est supérieur au courant minimum Imιn. Une temporisation peut être intégrée à la porte ET ou au comparateur C3, afin d'assurer l'amorçage correct du composant formant thyristor.
La valeur prescrite V'min de tension est négative, le courant minimum Imιn positif et la tension maximum Vmax positive .
Imin est par exemple égal à 1 à 10 % du courant nominal, Vmax est par exemple égal à 1,5 fois la tension nominale de la source continue et V'min est par exemple égal à la moitié de la tension alternative crête à crête.
A la figure 20, le thyristor comporte un transistor T bipolaire, bipolaire à grille isolée IGBT ou un transistor T MOSFET, ou un thyristor MCT contrôlé par MOSFET, ou un GTO ou un autre interrupteur bicommandé.
La source ou cathode de T constitue la cathode du composant formant thyristor. Le drain ou anode de T est relié à la cathode de la diode D en série. La grille ou gâchette de T est reliée à la cathode d'un thyristor Ton. L'anode de la diode D en série est reliée à l'anode du thyristor Toπ. La gâchette du thyristor Ton est reliée à l'anode d'une diode d'écrêtage DZ, dont la cathode est reliée à l'anode du thyristor Ton. L'anode de la diode D en série forme l'anode du composant formant thyristor, et la grille du thyristor Ton forme sa gâchette.
A la figure 21, le transistor T est formé d'un thyristor ou thyristor bloquable GTO dont l'anode est reliée à la cathode de la diode d'écrêtage DZ et dont la gâchette est reliée à l'anode de la diode d'écrêtage DZ. La gâchette du thyristor GTO est destinée à recevoir l'impulsion d'amorçage. De manière optionnelle aux figures 20 et 21, une résistance R9 peut également être montée en parallèle entre la grille ou gâchette et la source ou cathode du transistor ou thyristor T. Cette résistance R9 peut jouer le rôle d'écrêtage de la tension grille- source de T.
La diode d'écrêtage DZ est destinée à provoquer l'amorçage par surtension.
Le thyristor Tonpeut être réalisé selon les figures 5 ou 6.
A la figure 22, un composant formant thyristor diode comporte un moyen d'interruption T et une diode anti-parallèle D et est normalement ouvert (1=0, segment OB sur l'axe des tensions) et est amorçable (flèche de B à P) par surtension ou impulsion sur la gâchette.
Le composant formant thyristor diode comporte des moyens de commande tels que lorsque le moyen d'interruption T est conducteur, celui-ci reste à l'état conducteur si le courant ne s'inverse pas sensiblement.
II s'effectue un blocage spontané par annulation du courant puis conduction inverse.
A la figure 23, il est prévu un premier moyen de détection Dl du courant passant dans la diode anti-parallèle D.
Les moyens de commande sont tels qu'ils provoquent, de manière prioritaire, l'ouverture du moyen d'interruption T lorsqu'un courant supérieur à une valeur prescrite Fmιn est détecté dans la diode anti-parallèle D par le premier détecteur Dl.
La valeur prescrite I'min de courant est négative par rapport au sens passant I du courant dans le composant formant thyristor diode. La sortie du premier détecteur Dl est reliée à l'entrée + d'un premier comparateur Cl recevant sur son entrée - la valeur prescrite de courant Fmin et reliée en sortie à l'entrée de réinitialisation RESET d'une bascule RS, dont la sortie Q est reliée à la bome C de commande du moyen d'interruption T.
Un état logique 1 sur la bome C de commande provoque la fermeture du moyen d'interruption T, tandis qu'un état logique 0 sur celle-ci provoque son ouverture.
Lorsqu'un courant supérieur à la valeur prescrite de courant I'min est détectée dans la diode anti-parallèle D, c'est-à-dire lorsque le courant I est inférieur à - I'min, un état logique 1 est présent à la sortie du comparateur Cl et, dans le cas contraire, un état logique 0.
Un état logique 1 sur l'entrée RESET de réinitialisation provoque un état logique 0 sur la sortie Q de la bascule RS et à la borne de commande C et par conséquent l'ouverture du moyen d'interruption T.
L'entrée de réglage SET de la bascule RS est reliée à la sortie d'une porte OU, dont une première entrée est destinée à recevoir l'impulsion d'amorçage du composant formant thyristor diode, dont la seconde entrée est reliée à la sortie d'un deuxième comparateur C2 recevant sur son entrée - une tension maximum Vmax de comparaison et reliée par son entrée + à la sortie d'un deuxième détecteur D2 de la tension aux bornes du moyen d'interruption T.
Le deuxième comparateur C2 fournit un état logique 1 lorsque la tension détectée aux bornes du moyen d'interruption T est supérieure à la tension Vmax et l'état logique 0 dans le cas contraire.
Un état logique 1 de la sortie du deuxième comparateur C2 ou la présence d'une impulsion d'amorçage sur la première entrée de la porte OU provoque un état logique 1 sur l'entrée de réglage SET et sur la sortie Q de la bascule RS, ce qui provoque l'état logique 1 sur la bome C de commande et par conséquent la fermeture du moyen d'interruption T.
De manière optionnelle, la sortie Q de la bascule RS est reliée à une première entrée d'une porte ET dont la sortie est reliée à la bome C de commande du moyen d'interruption T.
La seconde entrée de la porte ET est reliée à la sortie d'un troisième comparateur C3 recevant sur son entrée - une valeur déterminée Imjn de courant de comparaison et relié par son entrée + à la sortie d'un troisième détecteur D3 du courant I passant dans la diode D et le moyen d'interruption T.
Lorsque le courant détecté par le troisième détecteur D3 est supérieur à la valeur déterminée de courant Imin, un état logique 1 est présent à la sortie du troisième comparateur C3 et, dans le cas contraire, un état logique 0. Une temporisation peut être intégrée à la porte ET ou au comparateur C3, afin d'assurer l'amorçage correct du composant formant thyristor diode.
Imin est positif, par exemple égal à 1 à 5% de l'intensité nominale, Vmaχ est positif égal à 1,5 fois la tension alternative crête à crête et I'min est égal à 1 à 10 % du courant nominal du thyristor diode.
Par exemple, Imin est égal 1 A ou 0,5 A, Vmax est égal à 600 V et I'min est égal à 5 A, pour un composant formant thyristor diode de calibre 50 A avec une tension alternative crête à crête égale à 400 V.
Dans les réalisations représentées aux respectivement figures 24 et 25, le composant formant thyristor diode comporte une structure similaire à celles des réalisations respectivement des figures 20, 21, avec en plus la diode anti-parallèle D reliée par son anode à la source ou cathode du transistor ou thyristor T et reliée par sa cathode au drain ou anode de ce dernier. A la figure 26, le thyristor TV et/ou Ton selon les réalisations précédentes est relié par son anode et sa cathode respectivement au collecteur et à l'émetteur d'un transistor par exemple optocouplé, ce qui réalise une fonction d'interrupteur mixte, c'est-à-dire commandé par impulsion ou par niveau. Le thyristor Ton peut être réalisé selon la figure 5 ou 6.
On peut par exemple se dispenser d'envoyer une impulsion de commande sur la gâchette du thyristor TV ou Ton, le transistor ajouté servant à forcer son état.
A la figure 27, le thyristor TOff et/ou Ton des réalisations précédentes comporte un isolement galvanique de l'impulsion de commande.
A cet effet, un optocoupleur est relié par son émetteur à la gâchette du thyristor TOff ou Ton et par son collecteur à l'anode du thyristor. Un transformateur d'impulsions ou une fibre optique ou équivalent peut être utilisé à la place de l' optocoupleur.
A la figure 28, le thyristor TV et/ou Ton est réalisé par un circuit RC parallèle, relié par une extrémité à la cathode d'un thyristor et par son autre extrémité à la cathode d'une autre diode D', les anodes de la diode D' et du thyristor étant reliées entre elles, l'anode, la cathode et la gâchette du thyristor formant celles du thyristor T'0ff et/ou Ton- Ceci réalise une fonction d'interrupteur mixte, c'est-à-dire commandé par niveau durant la phase de mise sous tension, puis par impulsion ou en mode autooscillant.
Le thyristor et/ou le thyristor diode dual et/ou le composant formant thyristor et/ou le composant formant thyristor diode peuvent être montés de manière adéquate dans un convertisseur de puissance, notamment un onduleur ou un hacheur et/ou servir d'interrupteurs, selon les associations connues, par exemple en pont, en demi-pont ou push-pull. Des essais ont montré que les interrupteurs et convertisseurs ainsi réalisés ne sont plus sujets aux problèmes précédemment exposés, le thyristor et/ou le thyristor diode dual et/ou le thyristor et/ou le thyristor diode utilisés ayant des fonctionnements conformes à leurs propriétés prescrites.
Le convertisseur de puissance comporte un ou plusieurs bras de conversion dont le point milieu est destiné à être relié à une charge de sortie. Dans une version onduleur, monophasée ou polyphasée, le neutre de la charge alternative pourra être relié à un autre point milieu de la source continue, formé par exemple par le point milieu de deux capacités en série ou le point neutre d'un transformateur.
Dans une autre application avantageuse, un thyristor dual, un thyristor diode dual, un composant formant thyristor ou un composant formant thyristor diode est prévu dans le ou au moins l'un des bras de conversion des deux côtés du point milieu, en prévoyant d'un côté les objets précités formant des interrupteurs monocommandés et de l'autre côté les objets précités mixtes tels que décrits à la figure 26 formant des interrupteurs monocommandés mixtes. Cette disposition permet d'éliminer l'isolement galvanique de tous les interrupteurs et de contrôler la fréquence en interdisant temporairement l'amorçage commandé pour le thyristor dual ou le thyristor diode dual, ou en interdisant le blocage commandé pour le thyristor ou le thyristor diode.
Dans une autre application avantageuse, un thyristor dual, un thyristor diode dual, un composant formant thyristor ou un composant formant thyristor diode est prévu dans le ou au moins un des bras de conversion seulement d'un côté du point milieu, ce qui permet de disposer d'un côté d'interrupteurs monocommandés et de l'autre côté d'interrupteurs bicommandés classiques. Cette disposition permet d'éliminer l'isolement galvanique de tous les interrupteurs et de réaliser par exemple un fonctionnement en modulation de largeur d'impulsions. Dans le cas du thyristor dual ou du thyristor diode dual, la bascule RS des figures 2 et 12 peut devenir une bascule RS astable, c'est-à-dire temporisee, avec SET automatique après un délai par rapport au RESET. Dans le cas du composant formant thyristor ou du composant formant thyristor diode, la bascule RS des figures 19 et 23 peut devenir une bascule RS astable, c'est-à-dire temporisee, avec RESET automatique après un délai par rapport au SET.
Dans une autre application avantageuse, un thyήstor dual, un thyήstor diode dual, un composant formant thyristor ou un composant formant thyristor diode est prévu dans le ou les bras de conversion des deux côtés du point milieu. L'on peut se dispenser avantageusement d'envoyer des impulsions de commande sur la gâchette, le convertisseur fonctionnant de manière auto-oscillante, ce qui permet de faire l'économie de circuits de commande habituellement prévus sur les gâchettes. Dans ce cas il est intéressant d'utiliser dans une moitié du convertisseur des interrupteurs monocommandés précités, les comparateurs C3 et les détecteurs D3, selon les réalisations des figures 2, 12, 19 et 23 et dans l'autre moitié les mêmes sans comparateurs C3 ni détecteurs D3. En particulier les interrupteurs monocommandés précités utilisés sont les thyristors duaux et thyristors diode duaux. Chaque bras comporte un interrupteur d'un type et un interrupteur d'un autre type, selon une répartition croisée. La disposition mixte des figures 26 ou 28 peut être utilisée sur la moitié des interrupteurs, par exemple, ceux à potentiel le plus bas, par rapport à la source continue.
La présente invention ne se limite aux exemples de réalisation décrits mais s'étend à toutes modifications et variantes évidentes pour l'homme de l'art tout en restant dans la protection définie dans les revendications annexées.

Claims

Revendications
1. Thyristor dual, thyristor diode dual, composant formant thyristor ou un composant formant thyristor diode, comportant au moins : - une diode (D) dont le fonctionnement est libre,
- un moyen d'interruption (T) pourvu d'une gâchette et possédant au moins deux états stables, un état normal et un état commandé, l'un de ces états correspondant à l'état bloqué et l'autre à l'état passant dudit moyen d'interruption, l'état commandé étant obtenu soit par une impulsion, soit si la valeur de la tension aux bornes du moyen d'interruption ou la valeur du courant le traversant est supérieure à une valeur prescrite maximale, et le retour à l'état normal étant obtenu spontané par inversion dudit courant ou de ladite tension, et
- des moyens de commande de ladite gâchette agencés pour générer le changement d'état dudit moyen d'interruption de son état normal à son état commandé, caractérisé en ce que lesdits moyens de commande sont en outre agencés tels que le moyen d'interruption reste dans son état commandé et ne revient pas spontané dans son état normal, tant que ladite tension ou ledit courant ne s'inverse pas sensiblement pour atteindre une valeur inférieure à une valeur prescrite minimale négative.
2. Thyristor dual selon la revendication 1, normalement passant, bloquable par une impulsion sur la gâchette ou un surcourant le traversant et amorçable par inversion du courant le traversant, la diode (D) étant placée aux bornes dudit moyen d'interruption (T) de manière antiparallèle, caractérisé en ce que lesdits moyens dé commande sont agencés tels que le moyen d'interruption (T), lorsqu'il a été bloqué, reste à l'état bloqué si le courant ne s'inverse pas sensiblement et n'atteint pas une valeur inférieure à une valeur prescrite négative de courant (Imin).
3. Thyristor dual selon la revendication 2, caractérisé en ce qu'il comporte un premier moyen de détection (Dl) du courant passant dans la diode antiparallèle (D), les moyens de commande étant tels qu'ils provoquent, de manière prioritaire, l'amorçage du moyen d'interruption (T) lorsqu'un courant inférieur à une valeur prescrite (Imjn) est détecté dans la diode antiparallèle.
4. Thyristor dual selon la revendication 3, caractérisé en ce que les moyens de commande comportent une bascule RS, dont l'entrée (SET) de réglage est reliée à un premier comparateur (Cl) du courant détecté par le premier moyen de détection (Dl) à la valeur prescrite de courant (Imin) et dont la sortie Q est reliée à la borne de commande du moyen d'interruption (T), le premier comparateur (Cl) fournissant en sortie un état logique 1 provoquant l'amorçage du moyen d'interruption (T) dans le cas où le courant détecté comparé est supérieur à la valeur prescrite de courant (Imin).
5. Thyristor dual selon la revendication 4, caractérisé en ce que les moyens de commande comportent : un deuxième moyen de détection (D2) du courant passant dans le moyen d'interruption (T) et un deuxième comparateur (C2) du courant détecté à un courant maximum (Imax), fournissant en sortie un état logique 1 lorsque le courant détecté par le deuxième moyen de détection (D2) est supérieur au courant maximum (Imax) ; une porte OU recevant en entrée d'une part la sortie du deuxième comparateur (C2) et d'autre part l'impulsion de blocage du thyristor dual, et reliée en sortie à l'entrée de réinitialisation (RESET) de la bascule RS.
6. Thyristor dual selon la revendication 4 ou 5, caractérisé en ce que les moyens de commande comportent : un troisième moyen de détection (D3) de la tension aux bornes du moyen d'interruption (T) et un troisième comparateur (C3) de la tension détectée à la valeur déterminée (Vmjn), fournissant en sortie un état logique 1 lorsque la tension détectée par le troisième moyen (D3) de détection est inférieure à la valeur déterminée (Vmin) ; une porte ET recevant en entrée d'une part la sortie Q de la bascule RS et d'autre part la sortie du troisième comparateur (C3), et reliée en sortie à la bome de commande (C) du moyen d'interruption (T), un état logique 0, respectivement 1 sur la bome de commande (Q provoquant l'ouverture, respectivement la fermeture du moyen d'interruption (T).
7. Thyristor dual selon l'une quelconque des revendications 2 et 3, caractérisé en ce que le moyen d'interruption (T) est formé par un transistor bipolaire, bipolaire à grille isolée IGBT ou un transistor MOSFET ou un thyristor bloquable GTO ou un thyristor MCT contrôlé par transistor MOS ou un interrupteur bicommandé, dont : la source ou cathode est reliée à une première borne d'une première résistance
(r) dont la seconde bome est reliée à l'anode de la diode antiparallèle (D) ; - le drain ou l'anode est relié à la cathode de la diode antiparallèle (D) et à une première bome d'une deuxième résistance (R) et forme l'anode du thyristor dual ; la grille ou la gâchette est reliée d'une part à la deuxième bome de la deuxième résistance (R) et d'autre part à l'anode de deux autres thyristors (Toff ; T'off), qui sont reliés par leur cathode à l'anode de la diode antiparallèle (D) formant la cathode du thyristor dual, dont la gâchette de l'un (T'off) forme la gâchette du thyristor dual et dont la gâchette de l'autre (Toff) est reliée à la première borne de la première résistance (r).
8. Thyristor dual selon l'une quelconque des revendications 2 et3, caractérisé en ce que le moyen d'interruption (T) est formé par un transistor bipolaire, bipolaire à grille isolée IGBT ou un transistor MOSFET ou un thyristor bloquable GTO ou un thyristor MCT contrôlé par transistor MOS ou un interrupteur bicommandé, dont : la source ou cathode est reliée à une première bome d'une première résistance
(r) dont la seconde bome est reliée à l'anode (K) de la diode antiparallèle (D) ; - le drain ou l'anode est relié à la cathode de la diode antiparallèle (D) et forme l'anode (A) du thyristor dual ; la grille ou la gâchette est reliée d'une part à la première bome d'une deuxième résistance (R5) destinée à être reliée à un potentiel positif par rapport à l'anode (K) de la diode (D) et d'autre part à l'anode de deux autres thyristors (Toff ; T'off), qui sont reliés par leur cathode à une troisième résistance (R6) destinée à être reliée à un potentiel négatif par rapport à l'anode (K) de la diode (D), un transistor bipolaire (Tb) étant prévu, relié par sa base à la première bome de la première résistance (r), par son émetteur à la seconde borne de la première résistance (r) et par son collecteur à la gâchette (Gl) de l'un (Toff) des thyristors (Toff, T'off), l'anode de la diode antiparallèle (D) formant la cathode (K) du thyristor dual, la gâchette de l'autre (T'off) des thyristors (Toff, T'off) formant la gâchette du thyristor dual.
9. Thyristor dual selon la revendication 7 ou 8, caractérisé en ce que le thyristor bloquable GTO et/ou un ou plusieurs des thyristors (Toff ; T'off) est formé par : - des premier et second transistors (Tl ; T2) bipolaires respectivement de type pnp et npn, dont la base de l'un est reliée au collecteur de l'autre et inversement; une troisième résistance (R3) reliée d'une part à l'émetteur du premier transistor (Tl), formant l'anode (A), et d'autre part à la base de celui-ci ; une quatrième résistance (R4) reliée par une première bome à la base du second transistor (T2) et formant par sa deuxième bome la gâchette (G), la cathode (K) étant formée par l'émetteur du second transistor (T2).
10. Thyristor dual selon la revendication 7 ou 8, caractérisé en ce que le thyristor bloquable GTO et/ou un ou plusieurs des thyristors (Toff ; T'off) est formé par : - des premier et second transistors (Tl ; T2) bipolaires respectivement de type pnp et npn, dont la base de l'un est reliée au collecteur de l'autre et inversement; une cinquième résistance (R7) reliée d'une part à l'émetteur du premier transistor (Tl), formant l'anode (A), et d'autre part à la base de celui-ci ; une sixième résistance (R9) reliée d'une part à l'émetteur du second transistor (T2), formant la cathode (K'1), et d'autre part à la base de celui-ci ; une septième résistance (R8) reliée par une première bome à la base du premier transistor (Tl) et formant par son autre bome la gâchette (Gl).
11. Thyristor dual selon l'une quelconque des revendications 7 à 10, caractérisé en ce qu'un optocoupleur est relié entre la bome d'anode et la borne de gâchette, destinée à recevoir une impulsion d'amorçage, du thyristor (T'off).
12. Thyristor dual selon l'une quelconque des revendications 2 à 11, caractérisé en ce qu'il est formé d'un circuit intégré monolithique.
13. Thyristor dual selon la revendication 12, caractérisé en ce que le circuit intégré comprend : une borne conductrice d'anode (Ap) recouverte, successivement :
• d'une première couche semi-conductrice (1) dopée d'un premier type de conduction ; • d'une deuxième couche semi-conductrice (2) dopée d'un deuxième type de conduction ;
• d'une troisième couche semi-conductrice (3) dopée du premier type de conduction ; dans la troisième couche semi-conductrice (3) dopée du premier type de conduction, à distance les uns des autres :
• des premier et deuxième caissons semi-conducteurs dopés du deuxième type de conduction, contenant chacun un caisson intermédiaire semi-conducteur du premier type de conduction relié à une borne conductrice (Gp ; Gr), contenant lui- même un îlot semi-conducteur du deuxième type de conduction et relié à une bome conductrice (K, K') ;
• une quatrième couche semi-conductrice (4) dopée du deuxième type de conduction, reliée à une borne conductrice (K") ;
• une première résistance (r) reliée par un matériau conducteur par une première extrémité à la borne conductrice (Gr) située sur le caisson intermédiaire du deuxième caisson, à la borne conductrice (K") située sur la quatrième couche, et reliée par une seconde extrémité (Kp) aux bornes (K, K') situées sur l'îlot des premier et deuxième caissons, ainsi que par la diode antiparallèle externe à la bome (Ap) d'anode ;
• une deuxième résistance (R) reliée par un matériau conducteur par une première extrémité à au moins une bome conductrice (A, A', G) située sur la troisième couche et par sa seconde extrémité à la bome d'anode (Ap) ; la seconde extrémité (Kp) de la première résistance (r), la bome (Gp) située sur le caisson intermédiaire du premier caisson et la borne d'anode (Ap) formant respectivement la cathode, la gâchette et l'anode du thyristor dual.
14. Thyristor dual selon la revendication 12, caractérisé en ce que le circuit intégré comprend : une borne conductrice d'anode (Ap) recouverte, successivement :
• d'une première couche semi-conductrice (1) dopée d'un premier type de conduction ; • d'une deuxième couche semi-conductrice (2) dopée d'un deuxième type de conduction ;
• d'une troisième couche semi-conductrice (3) dopée du premier type de conduction ; dans la troisième couche semi-conductrice (3) dopée du premier type de conduction, à distance les uns des autres :
• des premier et deuxième caissons semi-conducteurs dopés du deuxième type de conduction, contenant chacun un caisson intermédiaire semi-conducteur du premier type de conduction relié à une bome conductrice (Gp ; Gr), contenant lui- même un îlot semi-conducteur du deuxième type de conduction et relié à une bome conductrice ;
• une quatrième couche semi-conductrice (4) dopée du deuxième type de conduction, reliée à une borne conductrice (K") ;
• un troisième caisson (5) du deuxième type de conduction contenant un troisième caisson intermédiaire du premier type de conduction relié à une borne conductrice de base (B) et contenant lui-même deux îlots d'émetteur et de collecteur à distance l'un de l'autre et respectivement reliés à des bornes conductrices d'émetteur (E) et de collecteur (C);
• une première résistance (r) reliée par un matériau conducteur par une première extrémité à la bome conductrice (B) de base située sur le caisson intermédiaire du troisième caisson et à la borne conductrice (K") située sur la quatrième couche, et reliée par une seconde extrémité (Kp) à la borne conductrice (E) d'émetteur, ainsi que par la diode (D) antiparallèle externe à la bome (Ap) d'anode ;
• une deuxième résistance (R) reliée par un matériau conducteur par une première extrémité à au moins une borne conductrice (A, G) située sur la troisième couche (3) et par sa seconde extrémité à la bome d'anode (Ap) ; la bome conductrice (Q de collecteur étant relié par un matériau conducteur à la borne conductrice (Gr) située sur le deuxième caisson (6), la borne conductrice (K) située sur l'îlot du premier caisson étant reliée par un matériau conducteur à la borne conductrice (K') située sur l'îlot du deuxième caisson (6) et formant la bome (Kl) destinée à être reliée à un potentiel négatif par rapport à celui de la bome conductrice (Kp) ; la seconde extrémité (Kp) de la première résistance (r), la borne (Gp) située sur le caisson intermédiaire du premier caisson et la borne d'anode (Ap) formant respectivement la cathode, la gâchette et l'anode du thyristor dual.
15. Thyristor dual selon la revendication 13 ou 14, caractérisé en ce que les première et deuxième résistances (r, R) sont épitaxiales.
16. Thyristor dual selon la revendication 13 ou 14, caractérisé en ce que la première résistance (R) est formée d'un transistor (T3) MOSFET ou JFET à appauvrissement à canal N ou P, dont les bornes de grille et de source sont reliées entre elles par un matériau conducteur, le transistor étant intégré à la troisième couche formant substrat.
17. Thyristor dual selon l'une quelconque des revendications 13 à 16, caractérisé en ce que le premier type de conduction est P et le deuxième type de conduction est N.
18. Thyristor dual selon l'une quelconque des revendications 13 à 16, caractérisé en ce que le premier type de conduction est N et le deuxième type de conduction est P.
19. Thyristor diode dual, selon la revendication 1, normalement passant, bloquable par une impulsion sur la gâchette ou un surcourant le traversant et amorçable par inversion de la tension entre ses bornes d'anode et de cathode, la diode (D) étant placée en série avec ledit moyen d'interruption (T), caractérisé en ce que lesdits moyens de commande sont agencés tels que le moyen d'interruption (T), lorsqu'il a été bloqué, reste à l'état bloqué si la tension ne s'inverse pas sensiblement et ne devient pas inférieure à une valeur prescrite négative de tension (V'min).
20. Thyristor diode dual selon la revendication 19, caractérisé en ce qu'il comporte un premier moyen de détection (Dl) de la tension aux bornes du moyen d'interruption (T) et de la diode (D) en série, les moyens de commande étant tels qu'ils provoquent, de manière prioritaire, l'amorçage du moyen d'interruption (T) lorsqu'une tension inférieure à la valeur prescrite (V'muι) est détectée par le premier moyen de détection (Dl).
21. Thyristor diode dual selon la revendication 20, caractérisé en ce que les moyens de commande comportent une bascule RS, dont l'entrée (SET) de réglage est reliée à un premier comparateur (Cl) de la tension détectée par le premier moyen (Dl) de détection à la valeur prescrite (V'min) de tension et dont la sortie Q est reliée à la borne de commande du moyen d'interruption (T), le premier comparateur (Cl) fournissant en sortie un état logique 1 provoquant l'amorçage du moyen d'interruption (T) dans le cas où la tension détectée comparée est inférieure à la valeur prescrite de tension (V'min).
22. Thyristor diode dual selon la revendication 21, caractérisé en ce que les moyens de commande comportent : un deuxième moyen de détection (D2) du courant passant dans le moyen d'interruption (T) et un deuxième comparateur (C2) du courant détecté à un courant maximum (Imaχ), fournissant en sortie un état logique 1 lorsque le courant détecté par le deuxième moyen de détection (D2) est supérieur au courant maximum (Imax) ; une porte OU, recevant en entrée d'une part la sortie du deuxième comparateur (C2) et d'autre part l'impulsion de blocage du thyristor diode dual, et reliée en sortie à l'entrée de réinitialisation (RESET) de la bascule RS.
23. Thyristor diode dual selon la revendication 21 ou 22, caractérisé en ce que en ce que les moyens de commande comportent : un troisième moyen de détection (D3) de la tension aux bornes du moyen d'interruption (T) et un troisième comparateur (C3) de la tension détectée à une valeur déterminée (Vmιn), fournissant en sortie un état logique 1 lorsque la tension détectée par le troisième moyen (D3) de détection est inférieure à la valeur déterminée (Vmjn) ; une porte ET recevant en entrée d'une part la sortie Q de la bascule RS et d'autre part la sortie du troisième comparateur (C3), et relié en sortie à la borne de commande du moyen d'interruption (T), un état logique 0, respectivement 1 sur la bome de commande provoquant le blocage, respectivement la fermeture du moyen d'interruption (T).
24. Thyristor diode dual selon l'une quelconque des revendications 19 et 20, caractérisé en ce que le moyen d'interruption (T) est formé par un transistor bipolaire, bipolaire à grille isolée IGBT ou un transistor MOSFET ou un thyristor bloquable GTO ou un thyristor MCT contrôlé par MOSFET ou un interrupteur bicommandé, dont : le drain ou anode est relié à la cathode de la diode (D) ; la source ou cathode est reliée à une première bome d'une première résistance (r) ; la grille ou gâchette est reliée d'une part à une première borne d'une deuxième résistance (R), dont la seconde bome est reliée à l'anode de la diode (D), formant l'anode du thyristor diode dual, et d'autre part à l'anode de deux autres thyristors
(Toff ; T'off), qui sont reliés par leur cathode à la seconde extrémité de la première résistance (r), formant la cathode du thyristor diode dual, la gâchette du thyristor (Toff) étant reliée à la première borne de la première résistance (r) et la gâchette du thyristor (T'off) formant la gâchette du thyristor diode dual ; une seconde diode antiparallèle (D') étant prévue entre les bornes d'anode et de cathode des thyristors (Toff ; T'off).
25. Thyristor diode dual selon la revendication 24, caractérisé en ce que le thyristor bloquable GTO et/ou un ou plusieurs des thyristors (Toff ; T'off) est formé par : des premier et second transistors (Tl ; T2) bipolaires respectivement de type pnp et npn, dont la base de l'un est reliée au collecteur de l'autre ; - une troisième résistance (R3) reliée à l'émetteur du premier transistor (Tl), formant l'anode, et à la base de celui-ci ; une quatrième résistance (R4) reliée par une première bome à la base du second transistor (T2) formant la gâchette, la cathode étant formée par l'émetteur du second transistor (T2).
26. Thyristor diode dual selon la revendication 24, caractérisé en ce que le thyristor bloquable GTO et/ou un ou plusieurs des thyristors (Toff ; T'off) est formé par : des premier et second transistors (Tl ; T2) bipolaires respectivement de type pnp et npn, dont la base de l'un est reliée au collecteur de l'autre ; - une cinquième résistance (R7) reliée d'une part à l'émetteur du premier transistor (Tl), formant l'anode (A), et d'autre part à la base de celui-ci ; une sixième résistance (R9) reliée d'une part à l'émetteur du second transistor (T2), formant la cathode (K'1), et d'autre part à la base de celui-ci ; une septième résistance (R8) reliée par une première borne à la base du premier transistor (Tl) et formant par son autre bome la gâchette (Gl).
27. Thyristor diode dual selon l'une quelconque des revendications 24 à 26, caractérisé en ce qu'un optocoupleur est relié entre la bome d'anode et la bome de gâchette, destinée à recevoir une impulsion d'amorçage, du thyristor (T'off).
28. Thyristor diode dual selon l'une quelconque des revendications 19 à 27, caractérisé en ce qu'il est formé d'un circuit intégré monolithique.
29. Thyristor diode dual selon la revendication 28, caractérisé en ce que le circuit intégré comprend : une bome conductrice d'anode (Ap) recouverte, successivement :
• d'une première couche semi-conductrice (1) dopée d'un premier type de conduction ;
• d'une deuxième couche semi-conductrice (2) dopée d'un deuxième type de conduction ;
• d'une troisième couche semi-conductrice (3) dopée du premier type de conduction ; dans la troisième couche semi-conductrice (3) dopée du premier type de conduction, à distance les uns des autres : • des premier et deuxième caissons semi-conducteurs dopés du deuxième type de conduction, contenant chacun un caisson intermédiaire semi-conducteur du premier type de conduction relié à une borne conductrice (Gp ; Gr), contenant lui- même un îlot semi-conducteur du deuxième type de conduction et relié à une borne conductrice (K,K'); • une quatrième couche semi-conductrice (4) dopée du deuxième type de conduction, reliée à une borne conductrice (K") ;
• un troisième caisson semi-conducteur (5) du deuxième type de conduction relié par un matériau conducteur à la bome conductrice (K") reliée à la quatrième couche (4) et contenant un troisième îlot (6) du premier type de conduction, relié à une bome conductrice (E);
• une première résistance (r) reliée par un matériau conducteur par une première extrémité à la bome conductrice (Gr) située sur le caisson intermédiaire du deuxième caisson, à la bome conductrice (K") située sur la quatrième couche (4), et reliée par une seconde extrémité (Kp) aux bornes (K, K') situées sur l'îlot des premier et deuxième caissons ainsi qu'à la bome (E) située sur le troisième îlot; • une deuxième résistance (R) reliée par un matériau conducteur par une première extrémité à au moins une bome conductrice (A, G) située sur la troisième couche (3) et par sa seconde extrémité à la borne d'anode (Ap) ; la seconde extrémité (Kp) de la première résistance (r), la borne (Gp) située sur le caisson intermédiaire du premier caisson et la bome d'anode (Ap) formant respectivement la cathode, la gâchette et l'anode du thyristor diode dual.
30. Thyristor diode dual selon la revendication 29, caractérisé en ce que les première et deuxième résistances (r, R) sont épitaxiales.
31. Thyristor diode dual selon la revendication 29, caractérisé en ce que la première résistance (R) est formée d'un transistor (T3) MOSFET ou JFET à appauvrissement à canal N ou P, dont les bornes de grille et de source sont reliées entre elles par un matériau conducteur, le transistor étant intégré à la troisième couche (3) formant substrat.
32. Thyristor diode dual selon l'une quelconque des revendications 29 à 31, caractérisé en ce que le premier type de conduction est P et le deuxième type de conduction est N.
33. Thyristor diode dual selon l'une quelconque des revendications 29 à 31, caractérisé en ce que le premier type de conduction est N et le deuxième type de conduction est P.
34. Composant formant thyristor, selon la revendication 1, normalement ouvert, amorçable par surtension ou impulsion sur la gâchette, la diode (D) étant placée en série avec ledit moyen d'interruption (T), caractérisé en ce que lesdits moyens de commande sont agencés tels que lorsque le moyen d'interruption (T) a été amorcé, celui-ci reste à l'état conducteur si la tension ne s'inverse pas sensiblement et ne devient pas inférieure à une valeur prescrite négative de tension (V'min).
35. Composant formant thyristor selon la revendication 34, caractérisé en ce qu'il comprend, en série avec le moyen d'interruption (T), une diode (D), et il comprend en outre un premier moyen de détection (Dl) de la tension aux bornes du moyen d'interruption (T) et de la diode (D) en série, les moyens de commande étant tels qu'ils provoquent, de manière prioritaire, l'ouverture du moyen d'interruption (T) lorsqu'une tension inférieure à une valeur prescrite (V'min) est détectée par le premier moyen de détection (Dl).
36. Composant formant thyristor selon la revendication 35, caractérisé en ce que les moyens de commande comportent une bascule RS, dont l'entrée (RESET) de réinitialisation est reliée à un premier comparateur (Cl) de la tension détectée par le premier moyen (Dl) de détection à la valeur prescrite (V'min) de tension et dont la sortie Q est reliée à la borne de commande du moyen d'interruption (T), le premier comparateur (Cl) fournissant en sortie un état logique 1 provoquant l'ouverture du moyen d'interruption (T) dans le cas où la tension détectée comparée est inférieure à la valeur prescrite de tension (V'min).
37. Composant formant thyristor selon la revendication 36, caractérisé en ce que les moyens de commande comportent : - un deuxième moyen de détection (D2) de la tension aux bornes du moyen d'interruption (T) et un deuxième comparateur (C2) de la tension détectée à une tension maximum (Vmax), fournissant en sortie un état logique 1 lorsque la tension détectée par le deuxième moyen de détection (D2) est supérieure à la tension maximum (Vmax) ; - une porte OU recevant en entrée d'une part la sortie du deuxième comparateur (C2) et d'autre part l'impulsion d'amorçage du thyristor, et reliée en sortie à l'entrée de réglage (SET) de la bascule RS ;
38. Composant formant thyristor selon la revendication 36 ou 37, caractérisé en ce que les moyens de commande comportent : un troisième moyen de détection (D3) du courant passant dans le moyen d'interruption (T) et un troisième comparateur (C3) du courant détecté à une valeur déterminée (Imin), fournissant en sortie un état logique 1 lorsque le courant détecté par le troisième moyen de détection (D3) est inférieur à la valeur déterminée de courant (lmin) ; une porte ET recevant en entrée d'une part la sortie Q de la bascule RS et d'autre part la sortie du troisième comparateur (C3), et reliée en sortie à la bome de commande (Q du moyen d'interruption (T), un état logique O, respectivement 1, sur la borne de commande (C) provoquant l'ouverture, respectivement la fermeture du moyen d'interruption (T).
39. Composant formant thyristor selon l'une quelconque des revendications 34 et 35, caractérisé en ce que le moyen d'interruption (T) est formé par un transistor bipolaire, bipolaire à grille isolée IGBT ou un transistor MOSFET ou un thyristor MCT contrôlé par transistor MOS ou un interrupteur bicommandé, dont la source ou cathode forme sa cathode, dont le drain ou anode est relié à la cathode de la diode (D) en série, dont la grille ou gâchette est reliée à la cathode d'un thyristor (Ton), l'anode de la diode (D) en série étant reliée à l'anode du thyristor (Ton),la gâchette du thyristor (Ton) étant reliée à l'anode d'une diode d'écrêtage (DZ), dont la cathode est reliée à l'anode du thyristor (Ton), l'anode de la diode (D) en série formant l'anode du composant formant thyristor, et la grille du thyristor (Ton) formant sa gâchette.
40. Composant formant thyristor selon l'une quelconque des revendications 34 et 35, caractérisé en ce que le moyen d'interruption (T) est formé par un thyristor ou thyristor bloquable GTO, dont la gâchette est reliée à l'anode d'une diode d'écrêtage (DZ), reliée par sa cathode à l'anode du thyristor bloquable GTO, l'anode, la cathode et la gâchette du thyristor bloquable GTO formant celles du composant formant thyristor.
41. Composant formant thyristor selon l'une quelconque des revendications 39 et 40, caractérisé en ce que le thyristor bloquable GTO et/ou le thyristor (Ton) est formé par : des premier et second transistor (Tl ; T2) bipolaires respectivement de type pnp et npn, dont la base de l'un est reliée au collecteur de l'autre ; une troisième résistance (R3) reliée à l'émetteur du premier transistor (Tl), formant l'anode, et à la base de celui-ci ; une quatrième résistance (R4) reliée par une première borne à la base du second transistor (T2) et formant la gâchette, la cathode étant formée par l'émetteur du second transistor (T2).
42. Composant formant thyristor selon la revendication 39, caractérisé en ce qu'un optocoupleur est relié entre la bome d'anode et la borne de gâchette, destinée à recevoir une impulsion d'amorçage du thyristor (Ton).
43. Composant formant thyristor selon l'une quelconque des revendications 34 à 42, caractérisé en ce qu'il est formé d'un circuit intégré monolithique.
44. Composant formant thyristor diode, selon la revendication 1, normalement ouvert, amorçable par surtension ou impulsion sur la gâchette, la diode (D) étant placée aux bornes dudit moyen d'interruption (T) de manière antiparallèle, caractérisé en ce que lesdits moyens de commande sont agencés tels que lorsque le moyen d'interruption (T) a été amorcé, celui-ci reste à l'état conducteur si le courant ne s'inverse pas sensiblement et ne devient pas inférieur à une valeur prescrite négative de courant (I'min)-
45. Composant formant thyristor diode selon la revendication 44, caractérisé en ce qu'il comporte un premier moyen de détection (Dl) du courant passant de l'anode à la cathode de la diode antiparallèle (D), les moyens de commande étant tels qu'ils provoquent, de manière prioritaire, l'ouverture du moyen d'interruption (T) lorsqu'un courant inférieur à une valeur prescrite (l'min) est détecté dans la diode antiparallèle (D).
46. Composant formant thyristor diode selon la revendication 45, caractérisé en ce que les moyens de commande comportent une bascule RS, dont l'entrée (RESET) de réinitialisation est reliée à un premier comparateur (Cl) du courant détecté par le premier moyen de détection (Dl) à la valeur prescrite de courant (Fmin) et dont la sortie Q est reliée à la bome de commande (Q du moyen d'interruption (T), le premier comparateur fournissant en sortie un état logique 0 provoquant l'ouverture du moyen d'interruption (T) dans le cas où le courant détecté comparé est inférieur à la valeur prescrite de courant (Fmin -
47. Composant formant thyristor diode selon la revendication 46, caractérisé en ce que les moyens de commande comportent : - un deuxième moyen de détection (D2) de la tension aux bornes du moyen d'interruption (T) et un deuxième comparateur (C2) de la tension détectée à une tension maximum (Vmax), fournissant en sortie un état logique 1 lorsque la tension détectée par le deuxième moyen de détection (D2) est supérieure à la tension maximum (Vmax) ; - une porte OU recevant en entrée d'une part la sortie du deuxième comparateur (C2) et d'autre part l'impulsion d'amorçage du composant formant thyristor diode, et reliée en sortie à l'entrée de réglage (SET) de la bascule RS.
48. Composant formant thyristor diode selon la revendication 46 ou 47, caractérisé en ce que les moyens de commande comportent : un troisième moyen de détection (D3) du courant passant dans la diode (D) et le moyen d'interruption (T) et un troisième comparateur (C3) du courant détecté à une seconde valeur déterminée (Imjn), fournissant en sortie un état logique 1 lorsque le courant détecté par le troisième moyen (D3) de détection est supérieur à la seconde valeur déterminée de courant (Imin) ; une porte ET recevant en entrée d'une part la sortie Q de la bascule RS et d'autre part la sortie du troisième comparateur (C3), et reliée en sortie à la bome de commande du moyen d'interruption (T), un état logique 0, respectivement 1 sur la borne de commande provoquant l'ouverture, respectivement la fermeture du moyen d'interruption (T).
49. Composant formant thyristor diode selon l'une quelconque des revendications 44 et 45, caractérisé en ce que le moyen d'interruption (T) est formé par un transistor bipolaire, bipolaire à grille isolée IGBT ou un transistor MOSFET ou JFET ou un thyristor MCT contrôlé par transistor MOS ou un interrupteur bicommandé, dont le drain ou anode est relié à la grille ou gâchette par l'intermédiaire d'un thyristor (Ton), les anodes étant reliés entre elles, la gâchette du thyristor (Ton) étant reliée à l'anode d'une diode d'écrêtage (DZ), dont la cathode est reliée à l'anode du thyristor (Ton), le drain ou l'anode du transistor (T) formant l'anode du composant formant thyristor diode, sa source ou cathode formant sa cathode et la grille du thyristor (Ton) formant sa gâchette, la source ou cathode du transistor (T) étant reliée à l'anode de la diode antiparallèle (D) et son drain ou anode étant relié à la cathode de celle-ci.
50. Composant formant thyristor diode selon l'une quelconque des revendications 44 et 45, caractérisé en ce que le moyen d'interruption (T) est formé par un thyristor bloquable GTO, dont la gâchette est reliée à l'anode d'une diode d'écrêtage (DZ), reliée par sa cathode à l'anode du thyristor bloquable GTO, l'anode, la cathode et la gâchette du thyristor bloquable GTO formant celles du composant formant thyristor diode, la cathode du thyristor bloquable GTO étant reliée à l'anode de la diode antiparallèle (D), tandis que son anode est reliée à la cathode de celle-ci.
51. Composant formant thyristor diode selon l'une quelconque des revendications 49 et 50, caractérisé en ce que le thyristor bloquable GTO et/ou le thyristor (Ton) est formé par : - des premier et second transistors (Tl ; T2) bipolaires respectivement de type pnp et npn, dont la base de l'un est reliée au collecteur de l'autre; une troisième résistance (R3) reliée à l'émetteur du premier transistor (Tl), formant l'anode, et à la base de celui-ci ; une quatrième résistance (R4) reliée par une première borne à la base du second transistor (T2) et formant la gâchette, la cathode étant formée par l'émetteur du second transistor (T2).
52. Composant formant thyristor diode selon la revendication 49, caractérisé en ce qu'un optocoupleur est relié entre la borne d'anode et la borne de gâchette destinée à recevoir une impulsion d'amorçage du thyristor (Ton).
53. Composant formant thyristor diode selon l'une quelconque des revendications 44 à 52, caractérisé en ce qu'il est formé d'un circuit intégré monolithique.
54. Interrupteur comportant un thyristor et/ou un thyristor diode dual et/ou un composant formant thyristor et/ou un composant formant thyristor diode selon l'une quelconque des revendications 2 à 53.
55. Interrupteur comportant un thyristor dual selon l'une quelconque des revendications 7 à 10, et/ou un thyristor diode dual selon l'une quelconque des revendications 24 à 26, et/ou un composant formant thyristor selon l'une quelconque des revendications 39 et 40, et/ou un composant formant thyristor diode selon l'une quelconque des revendications 49 et 50, caractérisé en ce qu'un transistor, par exemple optocouplé, est monté en parallèle sur le thyristor (Ton, T'off) dont la grille sert de gâchette.
56. Interrupteur comportant un thyristor dual selon l'une quelconque des revendications 7 à 10, et/ou un thyristor diode dual selon l'une quelconque des revendications 24 à 26, et/ou un composant formant thyristor selon l'une quelconque des revendications 39 et 40, et/ou un composant formant thyristor diode selon l'une quelconque des revendications 49 et 50, caractérisé en ce que le thyristor (T'0ff et/ou Ton) dont la grille sert de gâchette est formé par un circuit RC parallèle, relié par une extrémité à la cathode d'un thyristor et par son autre extrémité à la cathode d'une autre diode (D'), l'anode de la diode (D') et du thyristor étant reliées entre elles.
57. Convertisseur de puissance, notamment onduleur ou hacheur, comportant un thyristor et/ou un thyristor diode dual et/ou un composant formant thyristor et/ou un composant formant thyristor diode selon l'une quelconque des revendications 1 à 52 et/ou un interrupteur selon la revendication 53 à 55.
58. Convertisseur de puissance selon la revendication 57, comportant un ou plusieurs bras de conversion dont le point milieu est destiné à être relié à une charge de sortie, caractérisé en ce qu'un thyristor dual selon l'une quelconque des revendications 2 à 18, un thyristor diode dual selon l'une quelconque des revendications 19 à 33, un composant formant thyristor selon l'une quelconque des revendications 34 à 43, ou un composant formant thyristor diode selon l'une quelconque des revendications 44 à 53 est prévu dans le ou les bras de conversion seulement d'un côté du point milieu.
59. Convertisseur de puissance selon la revendication 57, comportant un ou plusieurs bras de conversion dont le point milieu est destiné à être relié à une charge de sortie, caractérisé en ce qu'un thyristor dual selon l'une quelconque des revendications 2 à 5, un thyristor diode dual selon l'une quelconque des revendications 19 à 22, un composant formant thyristor selon l'une quelconque des revendications 34 à 37, ou un composant formant thyristor diode selon l'une quelconque des revendications 44 à 47 est prévu dans les bras de conversion seulement d'un côté du point milieu et un thyristor dual selon la revendication 6, un thyristor diode dual selon la revendication 23, un thyristor selon la revendication 38, ou un thyristor diode selon la revendication 48 est prévu de l'autre côté du point milieu.
PCT/FR2001/001574 2000-05-22 2001-05-22 Thyristor dual, thyristor diode dual, composant formant thyristor, composant formant thyristor diode, convertisseur et interrupteur WO2001091295A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AU2001263995A AU2001263995A1 (en) 2000-05-22 2001-05-22 Dual thyristor, dual diode thyristor, component forming thyristor, component forming diode thyristor, converter and switch

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0006507A FR2809234B1 (fr) 2000-05-22 2000-05-22 Thyristor dual, thyristor diode dual, thysistor, thysistor diode, convertisseur et interrupteur
FR00/06507 2000-05-22

Publications (1)

Publication Number Publication Date
WO2001091295A1 true WO2001091295A1 (fr) 2001-11-29

Family

ID=8850470

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2001/001574 WO2001091295A1 (fr) 2000-05-22 2001-05-22 Thyristor dual, thyristor diode dual, composant formant thyristor, composant formant thyristor diode, convertisseur et interrupteur

Country Status (3)

Country Link
AU (1) AU2001263995A1 (fr)
FR (1) FR2809234B1 (fr)
WO (1) WO2001091295A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113131770A (zh) * 2021-05-27 2021-07-16 天津大学 一种具有故障自清除能力的两电平电压源型换流器装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2969862B1 (fr) * 2010-12-22 2014-12-12 Francecol Technology Systeme de conversion d'energie a decoupage, formant un bras de hacheur de tension.
CN110190838A (zh) * 2018-12-05 2019-08-30 徐州中矿大传动与自动化有限公司 一种基于短路电流抑制的SiC MOSFET短路保护电路及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2563393A1 (fr) * 1984-04-20 1985-10-25 Jeumont Schneider Ensemble de commutation a semi-conducteur monodirectionnel en courant et bidirectionnel en tension a blocage commande et a amorcage spontane et graduateur capacitif
FR2754392A1 (fr) * 1996-10-04 1998-04-10 Centre Nat Rech Scient Thyristor dual normalement passant blocable par une impulsion appliquee sur la gachette

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2563393A1 (fr) * 1984-04-20 1985-10-25 Jeumont Schneider Ensemble de commutation a semi-conducteur monodirectionnel en courant et bidirectionnel en tension a blocage commande et a amorcage spontane et graduateur capacitif
FR2754392A1 (fr) * 1996-10-04 1998-04-10 Centre Nat Rech Scient Thyristor dual normalement passant blocable par une impulsion appliquee sur la gachette

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
FOCH H ET AL: "LES COMPOSANTS A GRILLE ISOLEE EN MODE >", REVUE GENERALE DE L'ELECTRICITE,FR,RGE. PARIS, no. 2, 1 February 1994 (1994-02-01), pages 13 - 22, XP000426448, ISSN: 0035-3116 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113131770A (zh) * 2021-05-27 2021-07-16 天津大学 一种具有故障自清除能力的两电平电压源型换流器装置

Also Published As

Publication number Publication date
FR2809234B1 (fr) 2002-08-02
FR2809234A1 (fr) 2001-11-23
AU2001263995A1 (en) 2001-12-03

Similar Documents

Publication Publication Date Title
EP0579561B1 (fr) Circuit de protection d'un composant de puissance contre des surtensions directes
EP1950885B1 (fr) Dispositif de commande d'un interrupteur électronique de puissance et variateur comprenant un tel dispositif.
EP2276173B1 (fr) Dispositif de commande d'un transistor de puissance
FR2678769A1 (fr) Systeme pour interrompre rapidement, sans formation d'arc, un courant alternatif fourni a une charge.
EP0082071B1 (fr) Dispositif pour la commutation d'une source de tension électrique continue pourvu d'au moins un interrupteur commandé et circuit d'aide à la commutation pour un tel dispositif
EP0454597B1 (fr) Circuit de commande de grille par impulsion avec securité de court-circuit
FR3004019A1 (fr) Composant de protection contre des surtensions
FR2863118A1 (fr) Circuit onduleur
EP1005161B1 (fr) Circuit de commande d'un interrupteur a composants semiconducteurs fonctionnant en alternatif
EP0328465A1 (fr) Circuit de commande de grille d'un transistor MOS de puissance fonctionnant en commutation
FR2547133A1 (fr) Circuit destine a prevenir une dissipation excessive d'energie dans les dispositifs commutateurs de puissance
EP3244535A1 (fr) Système d'interrupteur et convertisseur électrique comportant un tel système d'interrupteur
FR2572600A1 (fr) Stabilisateur electronique de tension, utilisable en particulier dans l'automobile, avec protection contre les surtensions transitoires de polarite opposee a celle du generateur
EP0930711B1 (fr) Thyristor bidirectionnel
WO2001091295A1 (fr) Thyristor dual, thyristor diode dual, composant formant thyristor, composant formant thyristor diode, convertisseur et interrupteur
EP0370896B1 (fr) Dispositif interrupteur de puissance, notamment pour convertisseur de fréquence
EP3972111A1 (fr) Commande de deux interrupteurs en série
EP1017103B1 (fr) Interrupteur de puissance à DI/DT contrôle
FR2733648A1 (fr) Relais statique protege
FR2743220A1 (fr) Dispositif pour la generation d'une tension pour la commande de la grille d'un transistor mosfet dans un circuit de vehicule automobile
FR2614154A1 (fr) Reseau d'aide a la commutation d'un transistor bipolaire de puissance
FR3051301B1 (fr) Circuit de limitation de tension, systeme d'interrupteur et convertisseur electrique
EP0204618B1 (fr) Relais électronique statique autorisant ou établissant un courant de sens quelconque ou un courant alternatif dans un circuit d'utilisation
EP0261018A1 (fr) Onduleur de tension autopiloté en fréquence
FR3082676A1 (fr) Convertisseur d'energie electrique, chaine de traction comportant un tel convertisseur et vehicule electrique de transport associe

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ PL PT RO RU SD SE SG SI SK SL TJ TM TR TT TZ UA UG US UZ VN YU ZA ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR BF BJ CF CG CI CM GA GN GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: CONSTATATION DE LA PERTE D UN DROIT CONFORMEMENT A LA REGLE 69(2) CBE

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP