WO2000045459A1 - High frequency filter circuit - Google Patents

High frequency filter circuit Download PDF

Info

Publication number
WO2000045459A1
WO2000045459A1 PCT/JP2000/000466 JP0000466W WO0045459A1 WO 2000045459 A1 WO2000045459 A1 WO 2000045459A1 JP 0000466 W JP0000466 W JP 0000466W WO 0045459 A1 WO0045459 A1 WO 0045459A1
Authority
WO
WIPO (PCT)
Prior art keywords
dro
filter circuit
filter
parallel
bpf
Prior art date
Application number
PCT/JP2000/000466
Other languages
French (fr)
Japanese (ja)
Inventor
Kunio Tochi
Kiyoshi Mizushima
Original Assignee
Nikko Company
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikko Company filed Critical Nikko Company
Priority to AU23212/00A priority Critical patent/AU2321200A/en
Publication of WO2000045459A1 publication Critical patent/WO2000045459A1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/20Frequency-selective devices, e.g. filters
    • H01P1/201Filters for transverse electromagnetic waves
    • H01P1/205Comb or interdigital filters; Cascaded coaxial cavities
    • H01P1/2053Comb or interdigital filters; Cascaded coaxial cavities the coaxial cavity resonators being disposed parall to each other

Abstract

A filter circuit provided on a transmission line thereof with at least one bypass including a dielectric resonator (DRO), characterized in that a capacitor is connected in parallel with the DRO on at least one of the bypasses; whereby a higher-performance (improved out-of-band attenuation and steepness, and suppression of harmonics) and smaller-size DRO type filter circuit can be implemented; and an intermediate frequency band high-performance filter circuit capable of accommodating an increase in information transmission conventionally hardly accommodatable by an SAW filter can be provided.

Description

明細書  Specification
高周波用フィルタ回路 技術分野  High frequency filter circuit Technical field
本発明は、 フィル夕回路、 特に回路要素として誘電体共振器 (DRO) を 用いた高周波用フィル夕回路、 フィル夕回路を含む回路素子及びそのフィル 夕回路素子の製造方法に関する。 背景技術  The present invention relates to a filter circuit, particularly to a high-frequency filter circuit using a dielectric resonator (DRO) as a circuit element, a circuit element including the filter circuit, and a method of manufacturing the filter circuit element. Background art
近年、 携帯電話、 PHSに代表される移動体通信システムが急速に普及し ており、 小型で、 かつ、 マイクロ波領域において好適な周波数特性を示すフ ィル夕の需要が増大している。  In recent years, mobile communication systems typified by mobile phones and PHS have rapidly spread, and the demand for small and compact filters having favorable frequency characteristics in the microwave region has been increasing.
比較的小型でこの帯域において用いられるフィル夕回路としては、 積層 L C型フィル夕、 弹性表面波 (SAW) フィルタ及び誘電体フィル夕が挙げら れる。  Filter circuits that are relatively small and used in this band include laminated LC filters, surface acoustic wave (SAW) filters, and dielectric filters.
積層 LC型フィルタは、 誘電体材料からなるグリーンシートに、 回路構成 に応じた配線、 インダクタ (L) 及びキャパシ夕 (C) を印刷し、 これを積 層後焼成したものである。 積層型の低域フィル夕 (LPF) は消費電力が小 さいので、 例えば、 不要波 (スプリアス) 除去のためにアンテナと送信機と の間に揷入する送信用フィルタとして不可欠である。 また、 高域フィルタ The multilayer LC filter is made by printing wiring, inductors (L), and capacitors (C) according to the circuit configuration on a green sheet made of a dielectric material, firing this after lamination. Since the low-pass filter (LPF) of the stacked type has low power consumption, it is indispensable, for example, as a transmission filter inserted between the antenna and the transmitter to remove unnecessary waves (spurious). Also, a high-pass filter
(HPF) 、 帯域通過フィルタ (BPF) 、 帯域阻止フィル夕 (BEP) 等 の種々のフィル夕が容易に構成できる。 しかし、 積層 LC型フィルタは、 一 般に複雑な構造および高価な積層材料に起因して製造コストの低減が困難で ある。 また、 製造時における積層材料の焼成収縮により焼成前後で内部電極 の寸法や形状の変化が避けられないため設計精度の改善に限界があるなどの 問題がある。 一方、 S AWフィル夕は、 水晶、 ニオブ酸リチウム(L i N b〇3)、 タン タル酸リチウム(L i T a〇3)等の圧電性基板または圧電性薄膜上に多数対 の互いに挿間した電極指 (交叉指状電極: I D T) 力 なるトランスデュー サを設けて形成される。 電磁波信号が S AWフィル夕に入力されると、 入力 側トランスデューザによって音響信号に変換され、 結晶表面を伝搬し、 出力 側トランスデューザで電磁波信号に再変換されて出力される。 小型化、 軽量 化が容易であるため、 現在、 移動体通信の携帯端末 ·基地局における中間周 波数帯域では、 S AWフィル夕が一般に使用されている。 Various filters such as (HPF), band-pass filter (BPF), and band-stop filter (BEP) can be easily configured. However, multilayer LC filters generally have difficulties in reducing manufacturing costs due to complex structures and expensive multilayer materials. In addition, since the dimensions and shape of the internal electrodes before and after firing are unavoidably changed due to shrinkage of firing of the laminated material during manufacturing, there is a problem that there is a limit in improving the design accuracy. On the other hand, S AW fill evening are quartz, lithium niobate (L i N B_〇 3), Tan lithium Tal acid (L i T A_〇 3) multiple pairs of interpolation to each other on the piezoelectric substrate or piezoelectric thin film such as An interdigital electrode (interdigital electrode: IDT) is formed by providing a powerful transducer. When an electromagnetic wave signal is input to the SAW filter, it is converted into an acoustic signal by the input-side transducer, propagates on the crystal surface, is converted back into an electromagnetic wave signal by the output-side transducer, and is output. Currently, the SAW filter is generally used in the intermediate frequency band of mobile terminals and base stations for mobile communication because it is easy to reduce the size and weight.
しかし、 S AWフィル夕では信号波の伝搬速度は弾性波 (用いる結晶材料 や伝搬モードによっても異なるが高々数千 m/ s ) が基本となるため、 S A Wフィルタは原理的に様々な問題点を含んでいる。  However, in the SAW filter, the propagation speed of the signal wave is basically an elastic wave (at most several thousand m / s depending on the crystal material and propagation mode used), so the SAW filter has various problems in principle. Contains.
第一に通過帯域内における群遅延時間の平坦性の問題がある。 もし、 通過 帯域幅内で群遅延時間 (信号伝搬速度) に差があると、 信号波の周波数成分 のすベてを同一時間に送信できないことになる。 S AWフィル夕では、 もと もと信号の伝搬速度の遅い弾性波が基本となるので、 各周波数成分の間で群 遅延時間の差は大きい。 ところが、 積層 L C型及び誘電体フィル夕では、 信 号伝送は電磁波であるので信号伝搬速度は光速 (3 X 1 0 8 m s ) となり、 弾性波よりも桁違いに速い。 従って、 S AWフィル夕と比較して、 信号波に おける周波数成分間の群遅延時間の差も桁違いに小さくなる。 次世代移動通 信方式として C DMA方式が有力であるが、 C DMA方式では、 信号波は符 号化され帯域幅の全体に拡散している。 よって、 帯域幅が広帯域化されるほ ど、 群遅延時間の平坦特性が重要となる。 しかるに、 要求される群遅延時間 の平坦性を S AWフィル夕で実現することは原理的に困難である。  First, there is a problem of flatness of the group delay time in the pass band. If there is a difference in the group delay time (signal propagation speed) within the pass bandwidth, all the frequency components of the signal wave cannot be transmitted at the same time. In the S AW filter, the difference in the group delay time between each frequency component is large because elastic waves whose signal propagation speed is fundamentally fundamental are fundamental. However, in the case of the laminated LC type and the dielectric filter, the signal transmission speed is light speed (3 × 10 8 ms) because the signal transmission is an electromagnetic wave, which is orders of magnitude faster than the elastic wave. Therefore, the difference in the group delay time between the frequency components in the signal wave is significantly smaller than that in the SAW filter. The CDMA method is the dominant next-generation mobile communication method. In the CDMA method, signal waves are encoded and spread over the entire bandwidth. Therefore, the flatness of the group delay time becomes more important as the bandwidth is widened. However, it is difficult in principle to achieve the required flatness of the group delay time with the SAW filter.
第二に製造コス卜の問題がある。 共振器の大きさは使用周波数での共振波 長に依存している。 (波長) = (信号波伝搬速度) Z (周波数) であるので、 伝搬速度が遅いほど波長は短くなり、 共振器の大きさは小さくなる。 S AW フィル夕の電極パターン幅は数 m以下の微細な薄膜電極となり、 適用周波 数帯域が高くなるほど微細なパターン形成技術が必要となる。 電極パターン の形成は、 高価な半導体製造設備に頼ることになり低価格化を阻害する大き な要因となっている。 Second, there is the problem of manufacturing costs. The size of the resonator depends on the resonance wavelength at the operating frequency. Since (wavelength) = (signal wave propagation velocity) Z (frequency), the lower the propagation velocity, the shorter the wavelength and the smaller the size of the resonator. S AW The electrode pattern width at the filter becomes a fine thin film electrode of several meters or less, and the finer the pattern forming technology becomes, the higher the applicable frequency band becomes. The formation of electrode patterns relies on expensive semiconductor manufacturing equipment and is a major factor that hinders cost reduction.
第三に温度特性の問題がある。 一般に電気機械結合係数の小さい圧電材料 は温度特性には優れるが、 電気機械結合係数の大きな圧電材料は温度特性が 悪い傾向がある。 例えば、 中間周波用フィルタでは高い温度安定性が必要で あり、 現状では、 温度安定性に優れた水晶基板が用いられている。 しかし、 水晶の電気機械結合係数は比較的小さいため、 広帯域化しようとすると素子 寸法が大きくなる。 一方、 結合係数が大きく広帯域化と小型化の要求をとも に実現し得る材料としては L i Nb〇3が知られているが、 温度係数が大き いため現実には適用例がない。 Third, there is the problem of temperature characteristics. In general, a piezoelectric material having a small electromechanical coupling coefficient has excellent temperature characteristics, but a piezoelectric material having a large electromechanical coupling coefficient tends to have poor temperature characteristics. For example, filters for intermediate frequencies require high temperature stability, and currently, quartz substrates with excellent temperature stability are used. However, since the electromechanical coupling coefficient of quartz is relatively small, the size of the element increases when trying to increase the bandwidth. On the other hand, as a material coupling coefficient can realize the required broadband and miniaturization in together largely known L i Nb_〇 3, there is no application in the size fry real temperature coefficient.
第四に高周波帯域での帯域外減衰量の改善が難しいという問題がある。 例 えば、 広帯域 CDMA (2 GHz帯利用) 等の端末における受信フィル夕で は、 影像信号 (イメージ信号) を抑圧するために、 中心周波数から 380M Fourth, there is a problem that it is difficult to improve the out-of-band attenuation in a high frequency band. For example, in a reception filter in a terminal such as a wideband CDMA (using the 2 GHz band), 380M from the center frequency is used to suppress the image signal (image signal).
H z離れた周波数で 70 d B程度の帯域外減衰量が要求されるが、 この条件 を満たす SAWフィルタ用基板材料は現状では知られていない。 An out-of-band attenuation of about 70 dB is required at frequencies separated by Hz, but no SAW filter substrate material that satisfies this condition is currently known.
誘電体フィルタとしては DRO型フィルタが広く使用されている。 これは、 第 2図に示すように、 基板 1上に 1個以上の誘電体共振器 (DRO) 2を載 置し、 DROの内導体 (共振子孔内面) から引き出された端子 3を基板上の 電極 5に接続して構成される。 DROの外導体 (外面) は GNDに結合され る。  DRO filters are widely used as dielectric filters. As shown in Fig. 2, one or more dielectric resonators (DRO) 2 are placed on a substrate 1 and terminals 3 pulled out from the inner conductor (the inner surface of the resonator hole) of the DRO are connected to the substrate. Connected to the upper electrode 5. The outer conductor (outer surface) of the DRO is coupled to GND.
第 2図に示す帯域通過フィル夕 (BPF) では、 電極 5が基板表面で結合 コンデンサ 4 aで互いに接続されており、 さらに基板端部の電極 6とも結合 コンデンサ 4 bを介して接続している。 電極 6は、 裏面 (第 2図 (b) 参 照) に回り込み、 必要に応じて絶縁層 7で囲まれた実装用の端子電極を構成 する。 In the bandpass filter (BPF) shown in Fig. 2, the electrodes 5 are connected to each other on the substrate surface by a coupling capacitor 4a, and are also connected to the electrode 6 at the end of the substrate via a coupling capacitor 4b. . Electrode 6 wraps around the back surface (see Fig. 2 (b)) and forms mounting terminal electrodes surrounded by insulating layer 7 as necessary. I do.
第 3図には従来型 DRO型 BPFを回路図で示した。 第 3図 (a) の 1段 のフィル夕が基本構造であるが、 一般には、 第 3図 (b) に示す多段構成の BPFが用いられる。 第 2図の DRO型 BPFは第 3図 (b) において n = 2の場合に相当する。 ここで、 Cc i等は第 2図の結合コンデンサ 4 (4 a、 Fig. 3 shows a circuit diagram of a conventional DRO-type BPF. The one-stage filter shown in Fig. 3 (a) has the basic structure, but a multi-stage BPF shown in Fig. 3 (b) is generally used. The DRO-type BPF in Fig. 2 corresponds to the case where n = 2 in Fig. 3 (b). Here, Cc i etc. is the coupling capacitor 4 (4 a,
4 b等) に対応する結合容量である。 4b) is the coupling capacity corresponding to
DRO型 BPFは、 挿入損失が小さい、 数 W相当以上の許容電力を有する、 1 GHz以上の高周波帯域に対応できる等の利点があり、 例えば、 PHS等 の移動体通信の端末機器の送信器で使用されている。  DRO-type BPFs have the advantages of low insertion loss, having an allowable power of several watts or more, and being able to handle high-frequency bands of 1 GHz or more. It is used.
従来の DRO型 BP Fでは中心周波数は DROの共振周波数にほぼ一致す る。 このため、 DR〇の長さの調整により BP Fの中心周波数を比較的自由 に設定できる反面、 同一中心周波数で BP Fを小型化するためには、 誘電率 の高い誘電体材料を DROに適用して電磁波短縮率 (1 E r) を改善す る手法に頼らざるを得ない。 しかし、 誘電率の改善には限界がある。 例 えば、 現時点で実用に供されているものとしては最も誘電率の高い誘電体材 料 (誘電率で 110程度) を用いた場合、 5 0 0 MH z以下の中間周波 数帯 ( I F帯) では、 0尺〇は1 4 mm以上の長さになり、 携帯端末 の B P Fとしては実用上有効な寸法では設計ができない。 このため、 D R〇型 B P Fはその優れた特長にも拘わらず、 適用できる帯域は 1波長の 長さが短い高周波帯に制限される。  In the conventional DRO-type BPF, the center frequency is almost equal to the resonance frequency of the DRO. For this reason, the center frequency of the BPF can be set relatively freely by adjusting the length of the DR〇.On the other hand, to reduce the size of the BPF at the same center frequency, a dielectric material with a high dielectric constant is applied to the DRO. We have to rely on techniques that improve the electromagnetic wave shortening rate (1Er). However, there are limits to improving the permittivity. For example, when a dielectric material having the highest dielectric constant (approximately 110 in dielectric constant) is currently used in practical use, an intermediate frequency band (IF band) of 500 MHz or less is used. In this case, the length of 0 shaku becomes 14 mm or more, and it cannot be designed with a dimension that is practically effective as a BPF for mobile terminals. For this reason, the applicable band is limited to the high-frequency band where the length of one wavelength is short, in spite of its excellent features.
DROには高い Q値および温度安定性も求められる。 01 〇の高ぃ(3値は BPFの挿入損失を小さくし、 高い温度安定性は中心周波数の温度変化を抑 圧する。 従って、 DR〇型 BP Fを小型化 ·高性能化するためには、 高い誘 電率、 Q値および温度安定性を実現する材料が必要となるが、 これらの 3つ の条件を高い次元で満足することが極めて困難ないし不可能であることは理 論的にも経験的にも示唆されている。 さらに、 0尺〇型8 P Fの問題点の一つとして高調波の発生が挙げられる。 すなわち、 移動体通信機器等では、 BPFの中心周波数に対し少なくとも 3 倍の周波数までは高調波を抑圧することが一般的な仕様であるが、 従来の D R〇型 BP Fでは高調波の発生周波数が低い。 この結果、 例えば、 前述の P HS等の例では BPFの後段に高調波除去用の LPFが必要となり、 挿入損 失が小さいという DRO型 BPFの特長を減殺していた。 DRO also requires high Q value and temperature stability. 01 High ぃ (3 values reduce the insertion loss of the BPF, and high temperature stability suppresses the temperature change of the center frequency. Therefore, in order to reduce the size and performance of the DR〇 type BPF, Materials that achieve high dielectric constant, Q value and temperature stability are required, but it is theoretically experienced that it is extremely difficult or impossible to satisfy these three conditions at a high level. It has also been suggested. Furthermore, generation of harmonics is one of the problems of the 0 shaku type 8 PF. That is, in mobile communication equipment, etc., it is a general specification that harmonics are suppressed at least up to three times the center frequency of the BPF. Is low. As a result, for example, in the case of the above-mentioned PHS, etc., an LPF for removing harmonics is required after the BPF, which has reduced the advantage of the DRO-type BPF that the insertion loss is small.
また、 第 2図に示す同軸型 DROには、 製造上の問題もある。 すなわち、 第 2図に示す D R〇は、 角柱状の誘電体コァに軸に沿って共振子孔を貫設し て焼成した後、 共振子孔内面と誘電体コア外面 (但し、 図に現れている端面 を除く) に導体層を設け、 最後に屈曲した導体棒または板の一端を共振子孔 に挿入して内面の導体層と接続して端子とするものである。 しかし、 焼成時 の収縮 ·変形等により特性の変化が避けられないため、 焼成後、 個々の DR The coaxial DRO shown in Fig. 2 also has manufacturing problems. In other words, DR〇 shown in Fig. 2 is obtained by piercing a resonator hole along the axis in a prismatic dielectric core and firing it, and then sintering the inner surface of the resonator hole and the outer surface of the dielectric core. A conductor layer is provided on the end face (excluding the end face), and one end of a bent conductor bar or plate is inserted into the resonator hole and connected to the conductor layer on the inner surface to form a terminal. However, changes in properties due to shrinkage and deformation during firing are inevitable.
Oについて端面研磨による特性調整が必要であるため量産性に乏しく、 低価 格化が困難であった。 For O, it was necessary to adjust the characteristics by polishing the end face, so mass production was poor, and it was difficult to reduce the price.
さらに、 DROの特性インピーダンス Z。を大きくすることは BP F特性 の急峻性の改善に有効であるが、 同軸型 DROでは、 Zoを大きくするため には外径を大きくするか内径を小さくする必要がある。 しかし、 外径の大き な共振器は実用的でないし、 内径の小さな共振器 (0. 5 mm以下) は製作 が困難である。 このため、 実用的な同軸型 DROの特性インピーダンス Z。 は 10Ω程度であり、 これを用いたフィル夕回路の特性改善にも限界があつ た。  Furthermore, the characteristic impedance Z of the DRO. Increasing the diameter is effective in improving the steepness of the BPF characteristic. However, in a coaxial DRO, it is necessary to increase the outer diameter or decrease the inner diameter in order to increase Zo. However, a resonator with a large outer diameter is not practical, and a resonator with a small inner diameter (less than 0.5 mm) is difficult to manufacture. Therefore, the characteristic impedance Z of a practical coaxial DRO. Is about 10Ω, and there is a limit in improving the characteristics of the filter circuit using this.
なお、 DROに対し直列あるいは並列に回路素子を接続した構造も提案さ れている。 例えば、 DROに直列にキャパシ夕を接続して低域側に減衰極を 設けた回路構成は既知である (例えば、 特開平 5— 102707号公報) 。 また、 特開平 7— 147503号公報には、 0 〇型8??にぉぃて、 D ROに並列にキャパシ夕またはインダクタとスィッチを設けて、 スィツチに より中心周波数の切り替えを可能としたデュプレクサとして使用可能な B P Fが記載されている。 しかし、 特開平 7— 1 4 7 5 0 3号公報ではキャパシ 夕の G ND側にスィッチを設けていることから G NDインピーダンスの増大 の影響が避けられず、 B P F特性は得られない。 A structure in which circuit elements are connected to the DRO in series or in parallel has also been proposed. For example, a circuit configuration in which a capacitance is connected in series with a DRO and an attenuation pole is provided on the low frequency side is known (for example, Japanese Patent Application Laid-Open No. 5-102707). Also, in Japanese Patent Application Laid-Open No. 7-147503, a capacity or inductor and a switch are provided in parallel with A BPF that can be used as a duplexer that can switch the center frequency more is described. However, in Japanese Patent Application Laid-Open No. 7-147503, since a switch is provided on the GND side in the capacity, the effect of an increase in GND impedance cannot be avoided, and BPF characteristics cannot be obtained.
このように、 移動体通信等で用いられているフィル夕には、 いずれのタイ プにも問題があるが、 従来は、 11 2帯域の信号の処理には0尺〇型8 を用い、 中間周波数帯域では S AWフィル夕を用いるなどの組み合わせによ り問題が回避されてきた。 しかし、 広帯域 C D MA、 MM A C (マルチメデ ィァ移動アクセス) 、 大容量の光通信等の次世代通信の特長は高速な情報伝 送であり、 利用周波数の高周波化及び周波数帯域の広帯域化が不可欠となる。 このため、 情報伝送容量を改善する上で S AWフィル夕の使用はボトルネッ クになる。 従って、 中間周波数帯域でも利用が可能であり、 かつ、 小型で優 れた特性を有するフィルタ回路が必要である。  As described above, there are problems with all types of filters used in mobile communications, etc., but in the past, 0-short-length type 8 was used for processing 112-band signals, In the frequency band, the problem has been avoided by a combination such as using a SAW filter. However, next-generation communications such as broadband CDMA, MMAC (multi-media mobile access), and large-capacity optical communications are characterized by high-speed information transmission, and it is essential to use higher frequencies and broaden the frequency band. Becomes Therefore, the use of SAW filters is a bottleneck in improving information transmission capacity. Therefore, there is a need for a filter circuit that can be used even in the intermediate frequency band, and has a small size and excellent characteristics.
さらに、 フィルタを用いる帯域の高周波化や要求される特性の高度化に伴 い、 積層 L C型フィル夕、 S AWフィルタ、 誘電体フィル夕のいずれのタイ プのフィル夕回路についても、 従来の検査方法では、 必要とされる特性の保 証が困難であるという問題が発生しつつある。  In addition, with the use of higher frequencies in filters and higher sophistication of required characteristics, conventional inspections have been conducted on all types of filter circuits, including multilayer LC filters, SAW filters, and dielectric filters. Methods are creating the problem that it is difficult to guarantee the required properties.
具体的に言えば、 従来、 高周波フィルタ素子は、 素子の外形や電極端子の 配置に応じた専用の検査治具を用いて検査されている。 従って、 測定デ一夕 には、 治具の特性 (挿入損、 反射損、 クロストーク損) や測定器精度の時間 変動が含まれることになる。 これまでは治具の特性改善によりこれらの要因 を最小限に抑制するとともに、 標準試料に基づくデータとの比較等により製 品自体の特性が評価されてきた。 し力 ^し、 次世代通信端末に要求されるよう な高度な特性の測定、 例えば、 大きな減衰量の測定、 微小な反射電力や挿入 損の測定、 準ミリ波帯での測定は、 こうした検査手法の限界を超えるもので ある。 このため、 これらの高度な特性にも十分に対応し得る新たな検査方法 が求められている。 発明の開示 Specifically, conventionally, a high-frequency filter element has been inspected using a dedicated inspection jig according to the outer shape of the element and the arrangement of the electrode terminals. Therefore, the measurement data includes the jig characteristics (insertion loss, reflection loss, crosstalk loss) and the time variation of measuring instrument accuracy. Until now, these factors have been minimized by improving the characteristics of jigs, and the characteristics of the products themselves have been evaluated by comparison with data based on standard samples. Such measurements are required for the measurement of advanced characteristics required for next-generation communication terminals, such as measurement of large attenuation, measurement of minute reflected power and insertion loss, and measurement in the quasi-millimeter wave band. It is beyond the limits of the method. For this reason, a new inspection method that can sufficiently respond to these advanced characteristics Is required. Disclosure of the invention
本発明者らは、 従来、 S AWフィル夕が圧倒的に有利であろうと考えられ ていた中間周波数領域を含む広い周波数領域で誘電体フィルタ (D R O型フ ィル夕) を適用可能とすることを企図し、 良好な特性を維持しつつ低周波 化 ·小型化の要求を実現する D R O型フィル夕の構造について検討を重ねた。 その結果、 (1) D R〇と並列にキャパシ夕を接続することにより、 D R〇型 フィル夕の中心周波数を低周波数側にシフ卜することが可能であり、 特性改 善の効果もあること、 (2) 特に D R O型フィル夕では D R Oの端子インダク 夕ンスが高周波特性に大きく影響しており、 これを解消することによって大 きな効果が得られること、 (3) また、 前記(1)のフィルタを多段化した場合、 各段について D R〇と並列キャパシ夕それぞれのァドミ夕ンスを調整するこ とにより、 高調波の抑圧等の各種の効果が得られること、 (4)特に上記 (2)の 知見に基づいて端子のインダク夕ンスを伝送路に移行させた回路構成におい て、 (3)の設計手法を採ることにより、 シミュレーションによる設計手法が 可能となって、 各種の有用な特性を実現できること、 (5) さらに、 平行な導 体平板間に誘電体を挟持した構造の誘電体共振器 (平行平板型誘電体共振 器) を用いることにより高い特性インピ一ダンスが容易に実現でき、 フィル 夕の急峻性の改善等に有効であること、 (6) さらにまた、 これらの特徴を満 たすフィル夕回路を基板上に多数同時に形成した後、 個別のフィルタ回路チ ップに分割することにより、 製造工程が効率化されること、 及び、 (7) 前記 (6)の製造方法において、 基板上に多数のフィルタ回路が形成された段階で、 ゥエーハプローバを製品検査に使用することにより、 検査の精密化 ·効率化 が容易に実現できることを見出し、 本発明を完成するに至った。  The present inventors have made it possible to apply a dielectric filter (DRO type filter) in a wide frequency range including an intermediate frequency range, where it has been considered that the SAW filter is overwhelmingly advantageous. We studied the structure of a DRO-type filter that achieves the demand for lower frequency and smaller size while maintaining good characteristics. As a result, (1) by connecting a capacitor in parallel with DR フ ィ ル, it is possible to shift the center frequency of the DR〇 filter to a lower frequency side, which also has the effect of improving the characteristics. (2) In particular, in the case of a DRO-type filter, the terminal inductance of the DRO has a large effect on the high-frequency characteristics, and by resolving this, a great effect can be obtained. (3) When filters are multi-staged, various effects such as suppression of harmonics can be obtained by adjusting the admittance of the DR〇 and the parallel capacitance for each stage. (4) In particular, the above (2) In the circuit configuration where the terminal inductance is shifted to the transmission line based on the knowledge of (3), by adopting the design method of (3), the design method by simulation becomes possible, and various useful characteristics are realized. What you can do, 5) Furthermore, by using a dielectric resonator having a structure in which a dielectric is sandwiched between parallel conductive plates (parallel plate type dielectric resonator), a high characteristic impedance can be easily realized, and the filter is steep. (6) Furthermore, by forming a large number of filter circuits satisfying these characteristics on a substrate at the same time and dividing them into individual filter circuit chips, (7) In the manufacturing method of the above (6), when a large number of filter circuits are formed on the substrate, the inspection is refined by using an air prober for product inspection. · We found that efficiency could be easily realized, and completed the present invention.
すなわち、 本発明は以下のフィル夕回路、 フィル夕回路素子及びフィルタ 回路素子の製造方法を提供する。 That is, the present invention provides the following filter circuit, filter circuit element, and filter Provided is a method for manufacturing a circuit element.
1. 伝送線路上に誘電体共振器 (DRO) を含む側路を 1以上設けてなる フィル夕回路において、 前記側路の少なくとも 1つにおいて DROと並列に キャパシ夕を接続したことを特徴とするフィルタ回路。  1. A filter circuit comprising at least one bypass including a dielectric resonator (DRO) on a transmission line, wherein at least one of the bypasses has a capacity connected in parallel with the DRO. Filter circuit.
2. 誘電体共振器 (DRO) と並列にキャパシ夕を接続した側路に含まれ る DROのァドミタンスを他のいずれかの側路に含まれる DROのァドミ夕 ンスとは異なる値とし、 かつ、 DROと並列に接続されたキャパシ夕のアド ミ夕ンスを前記 D R 0アドミ夕ンス間の差異を解消する値とすることにより、 各側路のァドミ夕ンスを同一の値とした前記 1に記載のフィル夕回路。 2. The admittance of the DRO included in the bypass connecting the capacitor in parallel with the dielectric resonator (DRO) is set to a value different from the admittance of the DRO included in any of the other bypasses, and The admittance of the capacity connected in parallel with the DRO is set to a value that eliminates the difference between the DR0 admittance and the admittance of each side road is set to the same value as described in 1 above. Phil evening circuit.
3. 伝送線路上に誘電体共振器 (DRO) を含む側路を n個 (nは 2以上 の整数) 有するフィル夕回路において、 そのうちの k個 (kは 1以上で n未 満の整数) の側路において DROと並列にキャパシ夕を接続し、 キャパシ夕 を接続した側路に含まれる DROのアドミタンスをキャパシタを接続しない 側路に含まれる DROのアドミタンスとは異なる値とし、 かつ、 DROと並 列に接続されたキャパシ夕のアドミタンスを前記 DROアドミタンス間の差 異を解消する値とすることにより、 前記 n個の側路のァドミ夕ンスを同一の 値とした前記 2に記載のフィル夕回路。 3. In a filter circuit having n (n is an integer of 2 or more) bypass circuits including a dielectric resonator (DRO) on the transmission line, k of them (k is an integer of 1 or more and less than n) The admittance of the DRO included in the bypass to which the capacitor is not connected is set to a value different from the admittance of the DRO included in the bypass, and The admittance of the capacity connected in parallel is set to a value that eliminates the difference between the DRO admittances, whereby the admittance of the n side roads is set to the same value. circuit.
4. 誘電体共振器 (DRO) の端子を DRO端部からの 2分岐構造とし、 該分岐により生じた 2端を伝送線路に挿入することにより D R Oを伝送線路 に直接に接続した構造とした前記 1乃至 3のいずれかに記載のフィル夕回路。 4. The terminal of the dielectric resonator (DRO) has a two-branch structure from the end of the DRO, and the two ends generated by the branch are inserted into the transmission line to directly connect the DRO to the transmission line. The filter circuit according to any one of 1 to 3.
5. 誘電体共振器 (DRO) と並列に接続する前記キャパシ夕が、 フィル 夕の中心周波数を 50 MHz以上低周波数側にシフ卜する容量を有するもの である前記 1乃至 4のいずれかに記載のフィル夕回路。 5. The capacitor as described in any one of 1 to 4 above, wherein the capacitor connected in parallel with the dielectric resonator (DRO) has a capacity to shift the center frequency of the filter to a low frequency side of 50 MHz or more. Phil evening circuit.
6. 誘電体共振器 (DRO) が、 平行な導体平板間に誘電体を挟持した構 造を有するものである前記 1乃至 5のいずれかに記載のフィル夕回路。  6. The filter circuit according to any one of 1 to 5, wherein the dielectric resonator (DRO) has a structure in which a dielectric is sandwiched between parallel conductor plates.
7. 前記 1乃至 6のいずれかに記載のフィルタ回路を含むフィルタ回路素 子。 7. A filter circuit element including the filter circuit according to any one of 1 to 6 above. Child.
8. (1)無機材料基板上に、 複数のフィル夕回路形成領域を画する分割線 を縦横に設けた後、 各領域において、 (a)電極及び電極間を接続する導体線 路を形成し、 (b)誘電体共振器 (DRO) 及びキャパシタを搭載し、 及び (c) DRO及びキャパシ夕を前記電極と接続することにより、 伝送線路上に誘電 体共振器 (DRO) を含む側路を 1以上含み、 力つ、 少なくとも 1つの側路 において DR〇と並列にキャパシ夕が接続された構造を有するフィルタ回路 を前記フィルタ回路形成領域のそれぞれに形成する工程、  8. (1) After dividing lines that define a plurality of filter circuit formation regions are provided vertically and horizontally on the inorganic material substrate, (a) a conductor line connecting the electrodes and the electrodes is formed in each region. (B) mounting a dielectric resonator (DRO) and a capacitor, and (c) connecting a DRO and a capacitor to the electrode to form a bypass including a dielectric resonator (DRO) on a transmission line. Forming, in each of the filter circuit forming regions, a filter circuit having a structure in which at least one bypass path is connected to a capacitor in parallel with DR on at least one side path;
(2)前記フィル夕回路を封止する工程;並びに  (2) sealing the filter circuit;
(3)基板を前記分割線に沿って個別のフィルタ回路素子に分割する工程 を有することを特徴とするフィル夕回路素子の製造方法。  (3) A method of manufacturing a filter circuit element, comprising a step of dividing the substrate into individual filter circuit elements along the division line.
9. 封止工程の後、 基板の分割前に前記基板上に形成された複数のフィル 夕回路を、 ゥエーハプローバにより検査する工程を含む前記 8に記載のフィ ル夕回路素子の製造方法。  9. The method for manufacturing a filter circuit element according to the item 8, including a step of inspecting a plurality of filter circuits formed on the substrate with an aprober after the sealing step and before dividing the substrate.
10. 誘電体共振器 (DRO) が、 平行な導体平板間に誘電体を挟持した 構造を有するものである前記 8または 9に記載のフィル夕回路素子の製造方 法。  10. The method for manufacturing a filter circuit element according to the above item 8 or 9, wherein the dielectric resonator (DRO) has a structure in which a dielectric is sandwiched between parallel conductor plates.
図面の簡単な説明 BRIEF DESCRIPTION OF THE FIGURES
第 1図は本発明による DRO型 BP Fの回路図である。  FIG. 1 is a circuit diagram of a DRO-type BPF according to the present invention.
第 2図は従来の DRO型 BP Fの構造を模式的に示す回路図 ( (a) は斜 視図、 (b) は裏面図) である。  FIG. 2 is a circuit diagram schematically showing the structure of a conventional DRO-type BPF ((a) is a perspective view, and (b) is a back view).
第 3図は従来技術による DRO型 BP Fの回路図である。  FIG. 3 is a circuit diagram of a conventional DRO-type BPF.
第 4図 (a) は DRO型 BP Fの端子インダクタンスを考慮しない回路図 であり、 第 4図 (b) は端子インダク夕ンスを考慮した回路図である。 第 5図は、 本発明に従い DR〇の端子インダク夕ンスの伝送線路への移動 を模式的に表わした D RO型 B P Fの回路図である。 第 6図は、 分割端子型 D R〇の構造を模式的に表わした端面図である。 第 7図は、 分割端子型 D R〇の構造を模式的に表わした斜視図。 Fig. 4 (a) is a circuit diagram that does not consider the terminal inductance of the DRO-type BPF, and Fig. 4 (b) is a circuit diagram that considers the terminal inductance. FIG. 5 is a circuit diagram of a DRO-type BPF schematically showing movement of a terminal inductance of DR〇 to a transmission line according to the present invention. FIG. 6 is an end view schematically showing the structure of the split terminal type DR〇. FIG. 7 is a perspective view schematically showing a structure of a split terminal type DR〇.
第 8図 (a) は、 本発明で用い得る平行平板型誘電体共振器の斜視図であ り、 第 8図 (b) は先端開放型平行平板型誘電体共振器の断面図であり、 第 8図 (c) は先端短絡型平行平板型誘電体共振器の断面図である。  FIG. 8 (a) is a perspective view of a parallel plate type dielectric resonator that can be used in the present invention, and FIG. 8 (b) is a cross-sectional view of an open-ended parallel plate type dielectric resonator. FIG. 8 (c) is a cross-sectional view of a parallel-plate type dielectric resonator with a short-circuited tip.
第 9図 (a) は、 本発明で用い得る平行平板型誘電体共振器の平衡型の入 出力構成を、 第 9図 (b) は不平衡型の入出力構成をそれぞれ示す模式図で ある。  FIG. 9 (a) is a schematic diagram illustrating a balanced input / output configuration of a parallel plate type dielectric resonator that can be used in the present invention, and FIG. 9 (b) is a schematic diagram illustrating an unbalanced input / output configuration. .
第 10図は、 平行平板型誘電体共振器を用いた BP Fの回路図である。 第 11図は、 特性インピーダンス連続変化型の平行平板型誘電体共振器の 斜視図である。  FIG. 10 is a circuit diagram of a BPF using a parallel plate type dielectric resonator. FIG. 11 is a perspective view of a parallel-plate dielectric resonator of a continuously changing characteristic impedance type.
第 12図 (a) は帯域阻止フィル夕 (BEP) の従来の回路構成、 第 12 図 (b) はこれに対応する本発明の帯域阻止フィルタ (BEP) の回路構成 例である。  FIG. 12 (a) shows a conventional circuit configuration of the band rejection filter (BEP), and FIG. 12 (b) shows a corresponding circuit configuration example of the band rejection filter (BEP) of the present invention.
第 13図 (a) は、 本発明による低周波側に極を有する平衡型の有極性フ ィル夕回路、 第 13図 (b) は対応する不平衡型の有極性フィル夕回路であ る。  FIG. 13 (a) shows a balanced polar filter circuit having a pole on the low frequency side according to the present invention, and FIG. 13 (b) shows a corresponding unbalanced polar filter circuit. .
第 14図 (a) は、 本発明による高周波側に極を有する平衡型の有極性フ ィル夕回路、 第 14図 (b) は対応する不平衡型の有極性フィル夕回路であ る。  FIG. 14 (a) shows a balanced polar filter circuit having a pole on the high frequency side according to the present invention, and FIG. 14 (b) shows a corresponding unbalanced polar filter circuit.
第 15図は第 13図の回路と第 14図の回路の組み合わせで構成されるデ ュプレクサ (分波器) の一例を示す模式図。  FIG. 15 is a schematic diagram showing an example of a duplexer configured by a combination of the circuit of FIG. 13 and the circuit of FIG.
第 16図は本発明による D RO型 B P Fの透過特性を示すグラフ。  FIG. 16 is a graph showing the transmission characteristics of a DRO-type BPF according to the present invention.
第 17図は DRO型 BP Fの特性を示すグラフ。  Fig. 17 is a graph showing the characteristics of DRO-type BPF.
第 18図は DRO型 BPFの特性を示すグラフ。  Figure 18 is a graph showing the characteristics of a DRO-type BPF.
第 19図は本発明による DRO型 B P Fの特性を示すグラフ。 第 20図は本発明による D R〇型 B P Fの特性を示すグラフ。 FIG. 19 is a graph showing characteristics of a DRO-type BPF according to the present invention. FIG. 20 is a graph showing characteristics of a DR〇 BPF according to the present invention.
第 21図は本発明による D R〇型 B P Fの特性を示すグラフ。  FIG. 21 is a graph showing the characteristics of a DR〇 type BPF according to the present invention.
第 22図は DRO型 BP Fの特性を示すグラフ。  Fig. 22 is a graph showing the characteristics of DRO-type BPF.
第 23図は DRO型 BP Fの高調波特性を示すグラフ。  Fig. 23 is a graph showing the harmonic characteristics of the DRO-type BPF.
第 24図は本発明による D R〇型 B P Fの高調波特性を示すグラフ。  FIG. 24 is a graph showing the harmonic characteristics of the DR〇 BPF according to the present invention.
第 25図は本発明に従い、 フィル夕各段の DR〇仕様を変更した多段 BP Fの高周波特性を示すグラフ。  FIG. 25 is a graph showing the high-frequency characteristics of a multi-stage BPF in which the DR〇 specifications of each stage are changed according to the present invention.
第 26図は本発明によるマイクロ波帯小型フィルタの構成を模式的に示す 平面図。  FIG. 26 is a plan view schematically showing a configuration of a microwave band small filter according to the present invention.
第 27図は本発明による中間周波数帯小型フィル夕の構成を模式的に示す 平面図。  FIG. 27 is a plan view schematically showing the configuration of the intermediate frequency band small filter according to the present invention.
第 28図は本発明による 2. 5 GHz光通信クロック抽出フィルタの透過 特性を示すグラフ。  FIG. 28 is a graph showing transmission characteristics of a 2.5 GHz optical communication clock extraction filter according to the present invention.
第 29図は本発明によるフィル夕回路の製造方法を説明した模式図。 発明の詳細な説明  FIG. 29 is a schematic view illustrating a method for manufacturing a filter circuit according to the present invention. Detailed description of the invention
1. 基本構造  1. Basic structure
本発明は、 伝送線路上に誘電体共振器 (DRO) を含む側路を 1以上設け てなるフィルタ回路において、 前記側路の少なくとも 1つにおいて、 第 1図 (a) に示すように DROと並列にキャパシ夕を設けたフィル夕回路である。 すなわち、 DROを側路に含むフィルタ回路において、 当該 DROを含む回 路部分 〔そのような側路が 2以上ある場合は、 少なくとも 1つの側路におけ る当該回路部分 (次節参照) 。 〕 を第 1図 (a) の回路要素に置換してなる フィルタ回路である。 DROは先端短絡 ·開放のいずれでもよい。  The present invention relates to a filter circuit comprising at least one bypass including a dielectric resonator (DRO) on a transmission line, wherein at least one of the bypasses includes a DRO and a DRO as shown in FIG. 1 (a). This is a filter circuit in which a capacity is provided in parallel. That is, in a filter circuit including a DRO in a bypass, a circuit portion including the DRO [when there are two or more such bypasses, the circuit portion in at least one bypass (see the next section). ] Is replaced with the circuit element of Fig. 1 (a). DRO can be either short-circuited or open.
D R Oに並列にキャパシ夕を設けても D R O自体の特性は変化しないが、 並列キャパシ夕の存在により、 フィル夕の中心周波数 F。は低周波側にシフ 卜する。 従って、 本発明によれば、 ターゲットとする周波数帯域において共 振器長さを短縮することが可能となる。 Even if a capacity is provided in parallel with the DRO, the characteristics of the DRO itself do not change, but due to the presence of the parallel capacity, the center frequency F of the fill is set. Is shifted to the low frequency side. To remove. Therefore, according to the present invention, it becomes possible to shorten the resonator length in the target frequency band.
例えば、 第 1図 (b) に示す回路図は、 第 3図 (a) に示す従来の DRO 型 BP Fに本発明を適用したものであるが、 第 3図 (a) の回路において、 中心周波数 の BP Fを構成する際、 共振周波数: (=F ,) 、 長さ: λ の DROが必要であったとする。 一方、 本発明に従い、 並列キャパシ夕 を設けるとフィルタの中心周波数が低周波側にシフトする。 従って、 第 1図 (b) において通過帯域の中心周波数 のフィルタを構成するには、 共振 周波数が f 2 (>F!= f i) 、 従って、 長さが λ 2く λ丄の DROでよい。 なお、 結合キャパシタ C c 及び C c 2は必ずしも必要ない。 For example, the circuit diagram shown in FIG. 1 (b) is obtained by applying the present invention to the conventional DRO type BPF shown in FIG. 3 (a). Assume that a DRO with a resonance frequency of (= F) and a length of λ is required when constructing a frequency BPF. On the other hand, according to the present invention, when the parallel capacity is provided, the center frequency of the filter shifts to the lower frequency side. Therefore, in order to construct a filter having the center frequency of the pass band in FIG. 1 (b), a DRO having a resonance frequency of f 2 (> F! = Fi), and thus a length of λ 2 and λ 丄 is sufficient. Note that the coupling capacitors C c and C c 2 are not necessarily required.
本発明に従い上記の構成を採れば、 中心周波数の低周波化の効果を有する とともに、 帯域外減衰量の改善の効果がある。 すなわち、 誘電体共振器の特 性インピーダンスの増大と同じ性質の効果があるのである。 従って、 本発明 を従来用いられている D R〇に適用することにより、 その特性を改善するこ とができる。 また、 誘電率、 Q値または温度安定性のいずれかが劣るため実 用に供されていなかった誘電体材料を用いて構成した DR〇も使用可能であ る。 例えば、 誘電率及び Q値は高いが温度安定性が劣るため実用に供されて いなかった誘電体材料は多いが、 このような誘電体材料を D R〇に適用し C sにより温度補償することで DRO型 BPFの高性能化も可能である。 また、 後述の実施例に示すように、 C s容量の増大に従い高調波が相対的に 高周波化し、 従来の DRO— B P Fで必要であった B P F後段の L P Fが不要になる。  When the above configuration is adopted according to the present invention, the effect of lowering the center frequency and the effect of improving the out-of-band attenuation can be obtained. That is, there is an effect of the same property as the increase in the characteristic impedance of the dielectric resonator. Therefore, the characteristics can be improved by applying the present invention to the conventionally used DR〇. In addition, DR〇 composed of a dielectric material that has not been practically used due to poor dielectric constant, Q value or temperature stability can also be used. For example, there are many dielectric materials that have not been put to practical use because of their high dielectric constant and Q value but poor temperature stability.However, such a dielectric material should be applied to DR〇 and temperature compensated by Cs. It is also possible to improve the performance of the DRO BPF. Further, as will be described in an embodiment to be described later, harmonics relatively increase in frequency as the Cs capacitance increases, and the LPF following the BPF required in the conventional DRO-BPF becomes unnecessary.
2. 多段フィルタ回路  2. Multi-stage filter circuit
本発明は多段のフィル夕回路にも適用できる。  The present invention can be applied to a multistage filter circuit.
すなわち、 本発明には、 伝送線路上に誘電体共振器 (DRO) を含む側路 を 2以上設けてなるフィル夕回路において、 前記側路の少なくとも 1つにお いて DROと並列にキャパシタを接続したことを特徴とするフィルタ回路が 含まれる。 That is, in the present invention, in a filter circuit provided with two or more bypasses including a dielectric resonator (DRO) on a transmission line, at least one of the bypasses is provided. And a filter circuit characterized by connecting a capacitor in parallel with the DRO.
例えば、 第 1図 (c) は、 第 3図 (b) の多段 BPFに本発明を適用した ものである。 図示するように、 DR〇1〜DROnと並列にキャパシ夕 C sェ 〜。^ を設け、 段間結合キャパシ夕 CC l〜Ccn + 1を介して結合した多段 構成の DRO型 BPFとなる。 第 1図 (c) では、 すべての側路にキャパシ 夕を設けた態様を示したが、 これらの側路のうち k個 (l≤k≤n— 1) の 側路においてのみ DROと並列にキャパシ夕を接続してもよい。 For example, FIG. 1 (c) is an application of the present invention to the multi-stage BPF of FIG. 3 (b). As shown, DR〇 1 ~ DRO n in parallel with capacity C s ~. The DRO-type BPF has a multi-stage configuration that is connected via the inter-stage coupling capacity C C1 to C c n + 1 . Fig. 1 (c) shows an example in which capacity is provided on all the sideways, but only k (l≤k≤n-1) of these sideways are parallel to the DRO. You may connect the capacity.
このように構成された本発明による多段フィル夕回路では、 従来の多段フ ィル夕では実現できない優れた特性を得ることができる。 第 3図 (b) の多 段 BPFを例として説明すると、 以下の通りである。  In the multistage filter circuit according to the present invention configured as described above, it is possible to obtain excellent characteristics that cannot be realized by the conventional multistage filter circuit. The following describes the multi-stage BPF shown in Fig. 3 (b) as an example.
第 3図 (b) の多段 BPFでは、 各段の入力アドミタンス Υ』 [jは 1〜 n。 なお、 アドミタンスは中心周波数 F。における値 (以下同じ) ] は各段 の DR〇のァドミタンス YDROjと等しいが、 いずれかの段の DR〇の仕様 が他と異なると、 Υ』中に異なる値が混在することになつて挿入損失が増大 する。 従って、 各段の DRQは同一仕様、 よって、 Υ』すなわち YDRC^は すべて等しいことが要請される。  In the multistage BPF shown in Fig. 3 (b), the input admittance of each stage Υ] [j is 1 to n. The admittance is the center frequency F. Is the same as the admittance YDROj of the DR〇 of each stage, but if the specification of DR〇 of any stage is different from the others, different values will be mixed in Υ ”and the insertion loss will be Increase. Therefore, it is required that the DRQ of each stage has the same specifications, and that Υ ”, that is, YDRC ^, be all equal.
一方、 本発明では、 各段の入力アドミタンス Υ』は各段の DR〇のアドミ 夕ンス YDROjと並列キャパシタによるァドミ夕ンス Yes jとの和に等しい。 従って、 いずれかの側路の DROの仕様が他と異なっても、 キャパシ夕の仕 様を代えることにより、 条件式: Yi-Ys Yg — ^Ynを満たすことが できる。 つまり、 各段において異なる仕様の DRO及び並列キャパシ夕を用 いることが可能である。  On the other hand, in the present invention, the input admittance Υ ”of each stage is equal to the sum of the admittance YDROj of each stage DR〇 and the admittance Yes j of the parallel capacitor. Therefore, even if the DRO specification of one of the side roads is different from the others, the conditional expression: Yi-Ys Yg — ^ Yn can be satisfied by changing the specification of the capacity. In other words, it is possible to use different specifications of DRO and parallel capacity at each stage.
具体的には、 ① DROを含むすべての側路に並列キャパシ夕を設け、 いず れかの側路の DRO (2個以上でもよい) のアドミタンスを他の側路の DR Oのアドミタンスとは異なる値とし、 当該アドミタンスの差異を並列キャパ シタにより打ち消したもの、 ②一部の側路 (例えば、 側路が n個含まれる場 合は、 1個以上 n個未満の側路) において DROと並列にキャパシタを設け、 これらの DROのアドミタンスを、 並列キャパシ夕ンスを設けない側路の D ROのアドミタンスとは異なる値とし、 当該アドミタンスの差異を並列キヤ パシ夕のアドミタンスにより打ち消したもの、 及び (EX2)において、 さらに、 並列キャパシ夕を設けた側路間においても DROのァドミ夕ンスを異なる値 とし、 当該ァドミタンスの差異を並列キャパシ夕ののアドミタンスにより打 ち消したもの等が含まれる。 Specifically, ① Parallel capacity is provided on all side roads including DRO, and the admittance of DRO (or two or more) of one of the side roads is the admittance of DRO of other side roads. Different values, and the difference in the admittance (2) If some sideways are included (for example, if there are n sideways, one or more and less than n sideways), a capacitor is provided in parallel with the DRO, and the admittance of these DROs Is different from the admittance of the DRO on the side road where no parallel capacity is provided. DRO admittance is also different between the established side roads, and this includes the case where the difference in admittance is canceled by the admittance of the parallel capacity.
このように、 本発明では、 各段において異なる仕様の DRO及び並列キヤ パシ夕を用い得るため、 従来の同一仕様の DROによる多段構成フィル夕で は実現できない特性を得ることができる。 例えば、 フィルタ各段において高 調波が打ち消し合うように DRO及び並列キャパシ夕を用いることにより、 高調波を著しく抑圧ないし消滅させた BP F回路を得ることができる。 また、 第 3図の従来型の DRO型 BP Fでは、 各段の DROは同一の仕様となるの で、 通過帯域特性に対して BP Fの極の周波数は一定の値に決まり変えるこ とができないが、 本発明による DRO型 BP F回路で各段に異なった仕様の DR〇を用いれば、 極の周波数は任意に設計できる。 従って、 帯域外減衰量 の調整やフィルタの急峻性の改善を実現することができる。  As described above, in the present invention, since DROs and parallel capacitors having different specifications can be used in each stage, characteristics that cannot be realized by a conventional multi-stage filter using DROs having the same specifications can be obtained. For example, by using a DRO and a parallel capacitor so that harmonics cancel each other at each filter stage, a BPF circuit in which harmonics are significantly suppressed or eliminated can be obtained. Also, in the conventional DRO-type BPF of Fig. 3, the DRO of each stage has the same specifications, so the pole frequency of the BPF may be changed to a constant value with respect to the passband characteristics. Although it is not possible, if the DRO type BPF circuit according to the present invention uses DR〇 with different specifications for each stage, the pole frequency can be arbitrarily designed. Therefore, adjustment of the out-of-band attenuation and improvement of the steepness of the filter can be realized.
そのための条件は、 適用周波数、 フィルタ段数等のパラメ一夕を設定した 上で回路解析等によるシミュレーションにより決定することができる。  The conditions for this can be determined by simulations such as circuit analysis after setting parameters such as the applied frequency and the number of filter stages.
= Y2 = Y3 =〜 = Ynを満たしつつ、 各段において仕様の異なる DRO及び 並列キャパシ夕を用いる本発明のフィル夕においては、 後述の実施例に示す ように、 急峻性の調整や帯域外減衰量の改善等も可能であり、 その他、 必要 に応じたフィル夕特性を実現することができる。 = Y 2 = Y 3 = ~ = Y n , while the DRO and parallel capacity of different specifications are used in each stage in the filter of the present invention, the steepness adjustment and the It is possible to improve the out-of-band attenuation, etc. In addition, the filter characteristics can be realized as required.
なお、 ここでは BP Fを例に説明したが、 その他の種類のフィル夕回路、 例えば、 LPF、 HPF、 BEPについても同様であり、 各段において異な る仕様の D R O及び並列キャパシ夕を用いることにより、 急峻性の調整や帯 域外減衰量の改善等が可能であり、 その他、 必要に応じたフィル夕特性を実 現することができる。 Here, the BPF is described as an example, but the same applies to other types of filter circuits, for example, LPF, HPF, and BEP. By using a DRO and a parallel capacity with the specified specifications, it is possible to adjust steepness and improve the out-of-band attenuation, etc., and to realize fill characteristics as required.
3. DRO (誘電体共振器) 3. DRO (dielectric resonator)
本発明において DROは、 TEM波が伝搬する分布定数線路を含む。 線路 端は短絡でも開放でもよく、 DRO当りの共振線路数に制限はない。 DRO の構造も後述の端子構造及び平行平板型誘電体共振器の場合を除いては特に 限定されない。  In the present invention, the DRO includes a distributed constant line through which a TEM wave propagates. The line ends may be short-circuited or open, and there is no limit on the number of resonant lines per DRO. The structure of the DRO is not particularly limited except for a terminal structure and a parallel plate type dielectric resonator described later.
また、 DROの先端は短絡でも開放でもよい。 しかし、 大容量 C sを用い て中心周波数を低周波数側に数百 MHz程度以上シフトした場合、 すなわち、 DROの共振周波数と B P Fの中心周波数との乖離が増大すると、 結果とし て、 B P F特性は D R O端子のィンダク夕ンスの影響を強く受け B P F特性 が劣化することが判明した。 すなわち、 従来の端子構造を有する DRO (例 えば、 第 2図) を用いたフィル夕回路に本発明を適用した場合、 例えば、 第 4図 (a) の回路 〔第 1図 (b) の回路と同じもの〕 では、 正確には、 同図 (b) に示すように端子インダク夕ンス Lの影響を考慮する必要がある (な お、 より正確にはキャパシ夕の端子インダク夕ンスも考慮する必要がある) 。 側路に位置する端子インダクタンスの影響は大きく、 長さ 1mmのワイヤ ポンド用の金線が与える微小なインダク夕ンス (0. 5 nH以下) でもフィ ル夕特性に大きな影響を及ぼす。 特に、 損入損失の増大は大きく、 前記設計 手法の適用が困難となる。 なお、 第 4図 (b) のように、 端子インダクタン スが側路に位置するとき、 フィル夕の設計値と測定値とは大きく乖離するが、 この理由について現時点では詳細に解析されていない。  The tip of the DRO may be short-circuited or open. However, when the center frequency is shifted to the lower frequency side by about several hundred MHz or more by using the large capacity C s, that is, when the difference between the resonance frequency of the DRO and the center frequency of the BPF increases, as a result, the BPF characteristic becomes It was found that the BPF characteristics deteriorated due to the influence of the inductance of the DRO pin. That is, when the present invention is applied to a filter circuit using a DRO having a conventional terminal structure (for example, FIG. 2), for example, the circuit in FIG. 4 (a) [the circuit in FIG. 1 (b) It is necessary to consider the effect of the terminal inductance L as shown in Fig. 4 (b). (More precisely, the terminal inductance of the capacity is also taken into account.) There is a need) . The influence of the terminal inductance located on the bypass is significant, and even the minute inductance (less than 0.5 nH) given by the 1-mm long wire-pound gold wire has a large effect on the filter characteristics. In particular, the increase in insertion loss is large, and it becomes difficult to apply the design method. As shown in Fig. 4 (b), when the terminal inductance is located on the side road, the design value of the filter and the measured value greatly differ, but the reason has not been analyzed in detail at present. .
本発明では、 D R〇端子位置を側路から伝送線路に移動することで、 0尺0特性に及ぼす01^0の端子ィンダクタンス Lの影響を事実上解 消し、 特性劣化を招くことなく C sの大容量化を可能とし、 B P Fの 中心周波数を 5 0 0 MH z以下の中間周波数領域にまでシフトさせる ことに成功した。 また、 端子インダクタンスの影響を伝送線路上のィ ンダク夕ンスに組み入れることにより、 側路のパラメ一夕としては D ROとキャパシ夕のみを考慮すればよく、 設計値と測定値は良好に一 致する。 In the present invention, by moving the DR ^ terminal position from the bypass to the transmission line, the effect of the terminal inductance L of 01 ^ 0 on the zero-scale 0 characteristic is virtually eliminated, and C s is reduced without deteriorating the characteristic. Of BPF We succeeded in shifting the center frequency to the intermediate frequency range below 500 MHz. In addition, by incorporating the effect of terminal inductance into the inductance on the transmission line, only the DRO and the capacitance need to be considered as bypass parameters, and the design values and the measured values match well. I do.
D R O端子位置を側路から伝送線路に移動するには、 第 5図に示す ように、 DROの端子を DRO端部からの 2分岐 (分割) 構造とし、 該分 岐端を伝送線路に挿入することにより D R〇を伝送線路に直接に接続した構 造とする。  To move the position of the DRO terminal from the bypass to the transmission line, as shown in Fig. 5, the DRO terminal has a two-branch (split) structure from the end of the DRO, and the branch end is inserted into the transmission line. In this way, DR〇 is connected directly to the transmission line.
例えば、 第 6図 (a) に示すように、 概ね V字型に形成された分岐端子 8 (8 a及び 8 b) を有する DR09を用い、 基板 1 1上において伝送線路の 一部をなす電極 10 a及び 10 bに各端子 8 a及び 8 bをそれぞれ接続する。 なお、 第 6図は内部導体が基板に対して概ね平行になるように設置した断面 が円型の DROの端面図 (なお、 支持部材等は省略してある。 ) であるが、 DRO端子位置を側路から伝送線路に移動する限りにおいて、 他の構 造を採ることも可能である。  For example, as shown in FIG. 6 (a), a DR09 having a branch terminal 8 (8a and 8b) formed in a substantially V shape is used, and an electrode forming a part of a transmission line on a substrate 11 is used. Connect the terminals 8a and 8b to 10a and 10b, respectively. Fig. 6 is an end view of a DRO with a circular cross-section where the inner conductor is installed so as to be substantially parallel to the substrate (support members etc. are omitted.). Other structures are possible as long as the signal is moved from the bypass to the transmission line.
例えば、 第 7図にマイクロストリップライン線路を用いた構成例を 示す。 この例では、 内部導体 1 2の端部の両側に電極パッド 1 4 aと 1 4 bを設け、 それぞれをワイヤポンド 1 8 aと 1 8 bを介して伝送 線路の入力側 出力側 (図中、 I ZOで示す。 ) に接続している。 誘 電体層 1 6 a上の内部導体 1 2は誘電体層 1 6 bに覆われていてもよ く (図では内部導体 1 2から誘電体層 1 6 bを離して示してある。 ) . この場合、 誘電体層 1 6 bは電極パッド 1 4 a、 1 4 bに応じた長さ (AL) だけ短く、 電極パッドを露出している。 誘電体層 1 6 aと 1 6 bの表面にそれぞれ設けられた導体層 2 O aと 2 0 bはグラウンド (GND) に接続されている。 マイクロストリップライン線路は短 絡 · 開放のいずれでもよい。 For example, FIG. 7 shows a configuration example using a microstrip line line. In this example, electrode pads 14a and 14b are provided on both sides of the end of the inner conductor 12 and the input side and the output side of the transmission line are connected via wire pounds 18a and 18b, respectively. , I ZO.) The internal conductor 12 on the dielectric layer 16a may be covered with the dielectric layer 16b (the dielectric layer 16b is shown separated from the internal conductor 12 in the figure). In this case, the dielectric layer 16b is shorter by a length (AL) corresponding to the electrode pads 14a and 14b, exposing the electrode pads. The conductor layers 20a and 20b provided on the surfaces of the dielectric layers 16a and 16b, respectively, are connected to ground (GND). Microstrip line is short Entanglement · It may be open.
さらに、 本発明においては、 平行平板型の DROも用いることがで きるが、 これについては後述する。  Further, in the present invention, a parallel plate type DRO can be used, which will be described later.
4. 並列キャパシ夕  4. Parallel capacity evening
中心周波数 は、 DROや結合容量、 フィル夕の段数等にも依存するが、 基本的には C sが増大するに連れて低周波数側により大きくシフトする。 従 つて、 C s (または〇 3 1〜 511) の容量は、 フィル夕の用途にもよるが、 一般には 0. 5 pF以上、 好ましくは 1 pF以上、 より好ましくは約 3 pF 以上とする。 下限値未満では、 BPFの中心周波数のシフト量はわずかであ り (GHz帯域で高々十数 MHz程度) 、 低周波化の意味が乏しい。 また、 帯域外減衰量等の改善効果が十分に得られない。 上限値は特に限定されない。 The center frequency depends on the DRO, coupling capacitance, number of filter stages, etc., but basically shifts to lower frequencies as Cs increases. Capacity of the sub connexion, C s (or 〇 3 1-5 11), depending on the fill evening applications, generally 0. 5 pF or more, preferably 1 pF or more, more preferably from about 3 pF or more . Below the lower limit, the shift amount of the center frequency of the BPF is small (at most about ten and several MHz in the GHz band), and the meaning of lowering the frequency is poor. In addition, the effect of improving out-of-band attenuation and the like cannot be sufficiently obtained. The upper limit is not particularly limited.
C s (または。 3 1〜じ 311) はどのように構成してもよいが、 より有効に 本発明の効果を得るために、 DROの外部に別個の素子として設ける。 例え ば、 DRO搭載基板上にキャパシ夕として搭載するか、 DRO搭載基板に積 層キャパシ夕用積層基板を適用してキャパシ夕 C sを内層化する。 C s (or 3 1 to 3 11 ) may have any configuration, but is provided as a separate element outside the DRO in order to more effectively obtain the effects of the present invention. For example, the capacity is mounted on the DRO-mounted board as a capacity board, or a multilayer capacity board is applied to the DRO-mounted board to make the capacity Cs an inner layer.
C sについても、 DROと同様の分岐端子構造とすることが可能である。 側路上の C s端子ィンダク夕ンスの影響を正確にシミュレートすることは従 来困難であつたが、 端子インダク夕ンスを伝送線路に移すことにより、 通常 の伝送方程式による回路解析手法でシミュレ一卜が可能となり、 設計値に従 つたフィルタ特性が実現できる。  Cs can also have the same branch terminal structure as the DRO. It has been difficult to accurately simulate the influence of the Cs terminal inductance on the bypass, but by moving the terminal inductance to the transmission line, a circuit analysis method using ordinary transmission equations can be used. The filter characteristics according to the design values can be realized.
5. 平行平板型誘電体共振器  5. Parallel-plate dielectric resonator
さらに、 本発明者らは、 第 8図に示すように平行な導体板 3 0と 3 2により誘電体 34を挟持した構造 3 6が、 誘電体共振器として有用 であることを見出した。 なお、 両極版を (直流的に) 絶縁した先端開 放型 〔第 8図 (b) 〕 、 接続した先端短絡型 〔第 8図 (c) 〕 のいず れでもよい。 このような構造は、 従来、 誘電体共振器としては用いら れていない。 Further, the present inventors have found that a structure 36 in which a dielectric 34 is sandwiched between parallel conductor plates 30 and 32 as shown in FIG. 8 is useful as a dielectric resonator. It should be noted that either the open-ended type in which the bipolar plates are insulated (directly) [Fig. 8 (b)] or the short-circuited type in which the ends are connected [Fig. 8 (c)] may be used. Such a structure is conventionally used as a dielectric resonator. Not.
平行平板による誘電体共振器 (本明細書において 「平行平板型誘電 体共振器」 という。 ) は、 以下の特長を有する。  A parallel plate dielectric resonator (referred to as a “parallel plate dielectric resonator” in this specification) has the following features.
第一に、 平行平板型誘電体共振器は、 大きな特性インピーダンスが得易く、 フィル夕の急峻性を改善できる。 すなわち、 Z。を大きくすることによりフ ィル夕回路の急峻性は改善され得るが、 同軸型 D R Oでは実用的な特性イン ピーダンス Z。は 1 0 Ω以下であり特性改善に限界があった。 同軸型 D R O においても、 外径を大きくするか内径を小さくすることにより Z。を 1 0 Ω 以上とすることは不可能ではないが、 外径を大きくすると小型化の要請に反 し、 内径を小さくするのは製造技術及びコストの上で問題がある。 このため、 現実には D R〇の Z。によるフィル夕の急峻性改善に限界があつた。 これに 対し、 平行平板型誘電体共振器では 1 0 Ω以上の Z oが容易に得られる。 誘 電率 4 0程度の誘電体を用いれば 4 0 Ω以上も可能である。  First, a parallel plate type dielectric resonator can easily obtain a large characteristic impedance and can improve the sharpness of the filter. That is, Z. Although the steepness of the filter circuit can be improved by increasing, the characteristic impedance Z that is practical for a coaxial DRO. Was less than 10 Ω, and there was a limit in improving the characteristics. In the case of coaxial type DRO, it is possible to increase Z by increasing the outer diameter or decreasing the inner diameter. It is not impossible to make the inner diameter 10 Ω or more, but if the outer diameter is made larger, it is necessary to reduce the size, but reducing the inner diameter has problems in manufacturing technology and cost. Therefore, it is actually Z of DR〇. There is a limit to the improvement of the steepness of the Phil Evening due to. On the other hand, a parallel plate dielectric resonator can easily obtain a Zo of 10 Ω or more. If a dielectric with a dielectric constant of about 40 is used, 40 Ω or more is possible.
第二に、 平行平板型誘電体共振器は、 両面に電極を付与した適当な長さの 誘電体基板を切断するだけで製造できるので大量生産が容易である。 また、 特性調整が不要である。 さらに、 基板に直接に搭載できるので端子も不要と なる。  Second, parallel plate dielectric resonators can be manufactured simply by cutting a dielectric substrate of an appropriate length with electrodes on both sides, so mass production is easy. In addition, no characteristic adjustment is required. Furthermore, terminals can be eliminated because they can be mounted directly on the substrate.
第三に、 平行平板型誘電体共振器を用いることにより、 フィルタ回路を平 衡型とすることが可能である。 すなわち、 一般に、 2つの高周波線路または デバイスを接続する場合には、 その接続点で、 特性インピーダンスが同一で あるだけでなく、 電磁界の分布も同一でなければならない。 現在、 低電圧で 駆動し広いダイナミックレンジと高いゲインとを実現する平衡型の電力増幅 器、 低雑音増幅器 (L NA=Low Noi se Amp) 及び混合器が実用化されつつ ある。 高周波回路 (携帯電話機送 '受信器など) の平衡化で、 電源スィッチ 、 負電圧発生用 D C ZD Cコンバータ等の MM I Cを不要とした回路構成が 可能であり、 携帯電話機送 ·受信器の大幅な小型化と低価格化を実現する。 平衡型高周波回路は次世代の高周波回路技術として有力で、 ここに適用され る BP Fも平衡化が必要となる。 ところが、 平衡型の SAWフィルタは設計 が難しく高価である。 平衡ー不平衡変換回路を適用して不平衡型 S AWフィ ル夕の電磁界モ一ドを平衡型に変換し、 平衡型高周波回路に適用することも 可能であるが、 携帯電話機では SAWフィルタは 5〜7個も使用される。 従 つて、 この方法では、 平衡型高周波回路の小型化 ·低価格化を阻害し実用性 が乏しくなる。 Third, the filter circuit can be made balanced by using a parallel plate type dielectric resonator. That is, in general, when two high-frequency lines or devices are connected, not only the characteristic impedance at the connection point but also the distribution of the electromagnetic field must be the same. Currently, balanced power amplifiers, low-noise amplifiers (LNA = Low Noise Amps), and mixers that are driven at low voltage to achieve a wide dynamic range and high gain are being put into practical use. By balancing high-frequency circuits (such as mobile phone transmitters and receivers), a circuit configuration that eliminates the need for MM ICs such as a power switch and a DC ZDC converter for negative voltage generation is possible. Realize compact size and low price. Balanced high-frequency circuits are promising as the next-generation high-frequency circuit technology, and the BPF applied here also needs to be balanced. However, balanced SAW filters are difficult to design and expensive. It is possible to convert the electromagnetic field mode of an unbalanced S AW filter to a balanced type by applying a balanced-unbalanced conversion circuit and apply it to a balanced high-frequency circuit. 5 to 7 are used. Therefore, this method hinders the miniaturization and cost reduction of the balanced high-frequency circuit, and is less practical.
ところが、 第 9図 (a) に模式的に示すように、 平行平板型誘電体共振器 を用いる場合は、 GNDから高周波的に絶縁された平衡型入出力構成とする ことができる。 このため、 第 10図 (a) に模式的に示すように平行平板型 誘電体共振器を用い平衡型 BP F回路の構成が可能である。 なお、 第 10図 において、 第 1段について破線部分で示すように、 DRO端子は各段で上述 の分割型端子構造とする。  However, as shown schematically in Fig. 9 (a), when a parallel plate type dielectric resonator is used, a balanced input / output configuration can be obtained which is insulated from GND at high frequencies. For this reason, as shown schematically in Fig. 10 (a), it is possible to construct a balanced BPF circuit using a parallel plate type dielectric resonator. In addition, in FIG. 10, the DRO terminal has the above-mentioned divided terminal structure in each stage, as shown by a broken line portion in the first stage.
平衡型回路は不平衡型回路を対称面を持つように変形して構成され得る。 第 10図 (b) には、 第 10図 (a) に対応する不平衡型回路図を示した。 不平衡型 B P Fにおける D R Oは同軸型 D R Oでもよいし、 平行平板型誘電 体共振器を不平衡型の入出力構成 〔第 9図 (b) 〕 で用いたものでもよい。 平行平板型誘電体共振器の寸法は特に限定されないが、 フィルタ全体の小 型化を図る上では、 厚さ (極板間距離) 1mm以下、 幅 l〜10mm、 長さ 1〜: 1 Omm程度、 好ましくは厚さ 0. 5 mm以下、 幅 l〜5mm、 長さ 1 〜5mm程度が好ましい。 平行平板型誘電体共振器は、 第 1 1図に示すよう に、 長さ方向において幅を連続的に変化させてもよい。 これにより、 特性ィ ンピーダンス Z。が幅方向に連続的に変化した特異な DROが得られる。 ィ ンピーダンス連続変化型の平行平板型誘電体共振器を用いることにより、 高 調波の抑圧が可能である。  A balanced circuit can be configured by modifying an unbalanced circuit to have a plane of symmetry. Fig. 10 (b) shows the unbalanced circuit diagram corresponding to Fig. 10 (a). The D RO in the unbalanced BPF may be a coaxial D RO or a parallel plate type dielectric resonator used in an unbalanced input / output configuration [Fig. 9 (b)]. The dimensions of the parallel plate type dielectric resonator are not particularly limited. However, in order to reduce the size of the entire filter, the thickness (distance between the electrode plates) is 1 mm or less, the width is 1 to 10 mm, and the length is 1 to 1 Omm. Preferably, the thickness is about 0.5 mm or less, the width is about 1 to 5 mm, and the length is about 1 to 5 mm. As shown in FIG. 11, the width of the parallel plate type dielectric resonator may be continuously changed in the length direction. Thus, the characteristic impedance Z. A unique DRO with a continuous change in the width direction is obtained. By using a parallel-plate dielectric resonator of continuous impedance type, it is possible to suppress harmonics.
誘電体材料及び極板材料は、 それぞれ、 従来の同軸型 DR〇で使用されて いる材料が利用できる。 また、 誘電体基板への電極付与は、 厚膜印刷、 薄膜 形成等の既存の導体層付与方法により行なうことができる。 The dielectric material and the electrode material are used in the conventional coaxial DR 同軸, respectively. Material is available. The electrode can be applied to the dielectric substrate by an existing method for applying a conductor layer, such as printing a thick film or forming a thin film.
6. 種々のフィル夕回路への応用 6. Application to various filter circuits
本発明は数十 MH z〜 100 GH zの範囲に中心周波数あるいは遮断周波 数を有するフィル夕回路について適用が可能である。  The present invention can be applied to a filter circuit having a center frequency or a cutoff frequency in the range of several tens of MHz to 100 GHz.
また、 これまでの説明では、 主として BP Fを例としたが、 本発明は、 種々のフィルタ回路に適用可能である。 例えば、 第 12図 (a) は帯域阻止 フィル夕 (BEP) の従来の回路構成、 第 12図 (b) はこれに対応する本 発明の帯域阻止フィルタ (BEP) の回路構成例である。  In the above description, BPF is mainly used as an example, but the present invention is applicable to various filter circuits. For example, FIG. 12 (a) shows a conventional circuit configuration of a band rejection filter (BEP), and FIG. 12 (b) shows a corresponding circuit configuration example of a band rejection filter (BEP) of the present invention.
さらに、 本発明は、 従来のフィルタ回路の変形にはとどまらない。 本発明 独自の有用な回路構成の数例を第 13図〜第 15図に示す。  Further, the present invention is not limited to the modification of the conventional filter circuit. Several examples of unique and useful circuit configurations of the present invention are shown in FIGS.
第 13図及び第 14図は、 有極性 BPFの例である。 有極性フィルタは、 フィル夕の帯域外領域に共振点 (極) を設けることで特定周波数領域の減衰 量を増大させたものである。 第 13図は低周波減衰量を増大させた回路、 第 14図は高周波減衰量を増大させた回路である。 第 13図 (a) 及び第 14 図 (a) は平衡型の回路構成であり、 これらの図中における BL—DROは 平衡型の誘電体共振器を意味し、 上記の平行平板型誘電体共振器を用いるこ とができる。 第 13図 (b) 及び第 14図 (b) は不平衡型の回路構成であ る。  FIG. 13 and FIG. 14 are examples of a polar BPF. The polar filter increases the amount of attenuation in a specific frequency region by providing a resonance point (pole) in the out-of-band region of the filter. Fig. 13 is a circuit with increased low frequency attenuation, and Fig. 14 is a circuit with increased high frequency attenuation. FIGS. 13 (a) and 14 (a) show balanced circuit configurations. In these figures, BL-DRO means a balanced dielectric resonator. Can be used. Figures 13 (b) and 14 (b) show the unbalanced circuit configuration.
また、 本発明の回路は組み合わせて用いることもできる。 例えば、 第 1 5 図は第 13図の回路と第 14図の回路の組み合わせで構成されるデュプレク サ (分波器) の一例である。  Further, the circuits of the present invention can be used in combination. For example, FIG. 15 shows an example of a duplexer composed of a combination of the circuit of FIG. 13 and the circuit of FIG.
一般に、 携帯電話機では受信用周波数帯と送信用周波数帯は近接して運用 されている。 例えば、 CDMA方式 (米国) では、 送信周波数帯は 824〜 849MHzが割り当てられ、 受信周波数帯は 869〜 894 MHzが割り 当てられている。 両者は 20 MHzしか離れていないにも拘わらず、 受信信 号と送信信号とは混信しないように分離しなければならない。 この目的のた めに、 デュプレクサを設けて受信波と送信波とを分離 (分波) する。 In general, a mobile phone operates a reception frequency band and a transmission frequency band close to each other. For example, in the CDMA system (USA), the transmission frequency band is assigned to 824 to 849 MHz, and the reception frequency band is assigned to 869 to 894 MHz. Despite the fact that they are only 20 MHz apart, The signal and the transmitted signal must be separated so as not to cause interference. For this purpose, a duplexer is provided to separate (demultiplex) the received wave from the transmitted wave.
第 1 3図の回路は受信用フィル夕として、 第 1 4図の回路は送信用フィル 夕として用いることが可能であり、 従って、 これらを組み合わせることによ りデュプレクサを構成することができる。 なお、 アンテナは不平衡型素子で あるから、 平衡型 B P Fを用いる第 1 5図 (a ) の構成では、 平衡—不平衡 変換器が必要となる。  The circuit in FIG. 13 can be used as a receiving filter and the circuit in FIG. 14 can be used as a transmitting filter. Therefore, a duplexer can be configured by combining these circuits. Since the antenna is an unbalanced element, a balanced-unbalanced converter is required in the configuration of Fig. 15 (a) using a balanced BPF.
本発明では、 上述の各要素を組み合わせて全く新しい特性を得ることも可 能である。 例えば、 従来は 5 0 Ω同軸型 D R Oを伝送線路上に挿入して構成 されていた 2. 5 G b p s光通信用の同期信号抽出フィルタが挙げられる。 これについては後述の実施例で詳述する。  In the present invention, it is also possible to obtain completely new characteristics by combining the above-described elements. For example, a synchronization signal extraction filter for 2.5 Gbps optical communication, which was conventionally configured by inserting a 50 Ω coaxial DRO on a transmission line, is exemplified. This will be described in detail in an embodiment described later.
7 . フィル夕回路素子の製造方法 7. Manufacturing method of filter element
本発明によるフィルタ回路を含む素子は、 既知の手法によつても製造でき るが、 第 2 9図に示す方法により製造することが好ましい。  The element including the filter circuit according to the present invention can be manufactured by a known method, but is preferably manufactured by the method shown in FIG.
これは、 簡単に言えば、 1枚の基板上に多数のフィルタ回路素子あるいは フィルタを含む回路素子を形成し、 この集合基板から個別の回路素子ピース を切り出すものである。  In short, simply, a large number of filter circuit elements or circuit elements including filters are formed on one substrate, and individual circuit element pieces are cut out from the aggregate substrate.
これらの図面に示す態様では、 はじめに、 無機絶縁体基板 4 0において各 領域を画する境界線 4 2に沿って穿孔 4 4を形成する 〔第 2 9図 (a ) 〕 。 基板材料の例としては、 アルミナ、 特に重量比 9 6 %のアルミナを含有する 9 6アルミナが挙げられる。 アルミナ以外の無機誘電体材料も使用可能であ る。 大容量のキャパシ夕を基板内に内層化する場合は、 特に高誘電率の材料 を用いた積層基板を用いる。 基板の厚みは、 基板の寸法及び必要とされる強 度により選択される。 基板寸法及び形状は搭載すべき素子の大きさにより決 定される。  In the embodiments shown in these drawings, first, perforations 44 are formed along a boundary 42 that defines each region on the inorganic insulator substrate 40 [FIG. 29 (a)]. Examples of substrate materials include alumina, particularly 96 alumina containing 96% alumina by weight. Inorganic dielectric materials other than alumina can also be used. When a large capacity capacitor is to be formed inside the substrate, a laminated substrate using a material having a high dielectric constant is used. The thickness of the substrate is selected according to the dimensions of the substrate and the required strength. The dimensions and shape of the board are determined by the size of the elements to be mounted.
穿孔の形成は任意の方法で可能である。 例えば、 レーザービームによる穿 孔、 ドリルによる穿孔等が挙げられる。 セラミックグリーンシートにパンチ ングした後に焼成してもよい。 The perforations can be formed in any manner. For example, drilling with a laser beam Holes, drilling with a drill, and the like. It may be fired after punching the ceramic green sheet.
次いで、 基板表面に電極及び導体線路 4 6を形成し、 基板裏面 (図示して いない。 ) に電極端子を形成する 〔第 2 9図 (b ) 〕 。 必要があれば、 前記 の穿孔内に導体を印刷、 充填及び/またはメツキしスルーホールとして用い る。 前工程で境界用の穿孔の他に穿孔を設けてこれをスルーホールとしても よい。 これらの電極及び導体線路は、 例えば、 厚膜印刷により形成できる。 電極形成後に焼成工程がない場合には、 薄膜形成による精度の高い電極形成 その他のメタライズ方法を用いることができる。 導体材料は慣用のものでよ く、 例えば厚膜印刷では A g、 A g— P t 、 A g— P d、 A u、 C u、 N i 等の厚膜用導電べ一スト、 薄膜形成では A u、 C u、 A l 、 N i等が等が挙 げられるがこれらに限定されるものではない。 これらの手法を組み合わせて もよく、 厚膜印刷電極上に無電解メツキ (例えば、 無電解金メッキ) を施し たものが好適に用いられる。 無電解金メッキを施すことにより、 (1)ワイヤ ·ボンディング性の改善、 (2)ハンダ付け性の改善、 (3)導体抵抗の改善とい う効果がある。  Next, electrodes and conductor lines 46 are formed on the front surface of the substrate, and electrode terminals are formed on the back surface (not shown) of the substrate (FIG. 29 (b)). If necessary, a conductor may be printed, filled and / or plated in the perforations and used as through holes. A perforation may be provided in the previous step in addition to the perforation for the boundary, and this may be used as a through hole. These electrodes and conductor lines can be formed by, for example, thick film printing. If there is no firing step after electrode formation, highly accurate electrode formation by thin film formation and other metallization methods can be used. The conductor material is a conventional one.For example, in thick film printing, conductive base for thick film such as Ag, Ag-Pt, Ag-Pd, Au, Cu, Ni, etc., thin film formation Examples include, but are not limited to, Au, Cu, Al, Ni, and the like. These techniques may be combined, and a method in which an electroless plating (for example, electroless gold plating) is applied to a thick-film printed electrode is preferably used. Applying electroless gold plating has the effects of (1) improving wire bonding, (2) improving solderability, and (3) improving conductor resistance.
電極等を形成した後、 D R〇4 8、 結合キャパシ夕 5 0及び並列キャパシ 夕 5 2を基板上に搭載し、 さらに他の部品を含む素子の場合はそれらも搭載 し、 ワイヤボンディング等により結線する。 平行平板型誘電体共振器は基板 上に端子を介さずに接続できるので特に有利であることが、 第 2 9図 (c ) から理解されるであろう。 平行平板型誘電体共振器は、 第 2 9図 (c ) に示 すように平行平板を基板面に垂直に搭載してもよいが、 基板に平行に搭載し てもよい。  After forming the electrodes, etc., mount DR〇48, coupling capacity 50, and parallel capacity 52 on the board, and if the element contains other components, mount them as well, and connect them by wire bonding, etc. I do. It will be understood from FIG. 29 (c) that the parallel plate type dielectric resonator is particularly advantageous since it can be connected to the substrate without using terminals. As shown in FIG. 29 (c), the parallel plate type dielectric resonator may have a parallel plate mounted perpendicular to the substrate surface, or may be mounted parallel to the substrate.
次いで、 各基板領域を封止する 〔第 2 9図 (d ) 〕 。 封止は、 樹脂封止で もよいしキャップ部材を接着する方法でもよい。  Next, each substrate region is sealed [FIG. 29 (d)]. The sealing may be performed by resin sealing or a method of bonding a cap member.
キヤップは、 前記基板の表面に密着させたときに前記素子を収容するのに 十分な寸法の空間を形成する形状及び高さを有するものであればよい。 無機材料製、 有機材料製、 金属製のキャップが封止用として適用できる。 無機材料製としてはアルミナ、 石英ガラス等、 有機材料製としてはプラスチ ック、 エポキシ等、 金属製としてはヨウハク、 リン青銅、 銅などが挙げられ る。 The cap is used to house the element when it is brought into close contact with the surface of the substrate. What is necessary is just to have the shape and height which form the space of sufficient dimension. Caps made of inorganic material, organic material, and metal can be used for sealing. Examples of inorganic materials include alumina and quartz glass, and examples of organic materials include plastic and epoxy, and examples of metal materials include iodine, phosphor bronze, and copper.
キャップ部材は、 保護部材として十分な強度を有すればよいが、 金属製キ ヤップを適用すれば、 高周波素子は良導性物質で囲まれることになり、 キヤ ップを GNDに接地することでほぼ完全なシールド効果が得られる。 また、 接地しなくても高いシールド効果がある。  The cap member only needs to have sufficient strength as a protective member, but if a metal cap is applied, the high-frequency element will be surrounded by a good conductive material, and the cap can be grounded to GND. Almost perfect shielding effect can be obtained. Also, there is a high shielding effect without grounding.
金属キャップを用いる場合、 基板表面の導体路との絶縁が必要である。 金 属製キャップと導体線路間の絶縁は、 キャップと導体線路との間に絶縁層を 厚膜印刷等で設ければよい。 例えば、 基板上のキャップとの被接着部位に有 機高分子樹脂層を設けてキャップの接着性向上と絶縁を同時に図ることがで さる。  If a metal cap is used, it must be insulated from the conductor tracks on the substrate surface. For insulation between the metal cap and the conductor line, an insulating layer may be provided between the cap and the conductor line by thick film printing or the like. For example, an organic polymer resin layer may be provided on a portion of the substrate to be bonded to the cap to improve the adhesiveness of the cap and to simultaneously insulate the cap.
しかる後、 基板表面パッケージングされた個々のモジュールに分離する。 個別チップへの分離は、 例えば、 ソーイング等の慣用の方法により行なうこ とができる。 前記の穿孔に沿って分割する方法が好ましく、 これにより分割 された穿孔を裏面への導通部または側面電極等として用いることが可能とな る。 この方法では、 各基板領域の縁部がキャップ部材の接着により構造的に 補強された状態で集合基板を分割するため、 分割時の応力が分割線に集中し やすく、 フィル夕素子領域毎の分割をより確実に実現できる。  Thereafter, the module is separated into individual modules packaged on the substrate surface. Separation into individual chips can be performed by a conventional method such as sewing. The method of dividing along the above-mentioned perforations is preferable, and the divided perforations can be used as a conductive portion to the back surface or a side electrode. According to this method, the aggregate substrate is divided while the edge of each substrate region is structurally reinforced by the bonding of the cap member, so that the stress at the time of division tends to concentrate on the division line, and the division is performed for each filter element region. Can be realized more reliably.
なお、 上記の説明において、 スルーホールを設けないで集合基板とするこ と (この場合は、 基板に分割線を浅く形成しておき、 樹脂封止後に当該分割 線に沿って変形力を加えることによって基板を分割する。 ) 、 工程の順番を 前後すること、 各工程における操作を慣用の同等の操作に置き換えること等 の様々な修正や変更も本発明の範囲に含まれる。 8 . フィル夕回路の検査方法 In the above description, it is assumed that the collective substrate is not provided with through-holes. Various modifications and changes such as changing the order of the steps, and replacing the operation in each step with a conventional equivalent operation are also included in the scope of the present invention. 8. Filing circuit inspection method
上記の製造方法においては、 製造されたフィルタ回路の検査が効率化が実 現できる。  In the above-described manufacturing method, the inspection of the manufactured filter circuit can be made more efficient.
これはパッケージ前またはパッケージングされたフィルタ回路の集合体に 対し、 検査手段としてウェハプローバを用いることにより行なう。  This is done by using a wafer prober as an inspection means for a pre-packaged or packaged filter circuit assembly.
ウェハプローバは、 半導体製品の精密測定、 中間検査、 出荷検査に広く用 いられている測定機器であり、 テストヘッド、 プローブカード及び X Y方向 及び上下方向に移動自在なステージを含む。 プローブ力一ドはテストヘッド に取り付けられる交換可能な部品であり、 複数の配線と当該配線とそれぞれ 電気的に接続された複数のプローブピンとからなる。 ウェハプローバによる 半導体ウェハの検査では、 ダイシングされる前の半導体ウェハをステージ上 に載置し、 ウェハ上に集合的に形成された半導体製品の電極に前記プローブ ピンを接触させて電極間に流れる電流を計測し、 電気特性の検査により不良 品の識別を行なう。  Wafer probers are widely used for precision measurement, intermediate inspection, and shipping inspection of semiconductor products, and include a test head, a probe card, and a stage that can be moved in the XY and vertical directions. The probe force is a replaceable part attached to the test head, and includes a plurality of wires and a plurality of probe pins electrically connected to the wires. In the inspection of a semiconductor wafer by a wafer prober, the semiconductor wafer before being diced is placed on a stage, and the probe pins are brought into contact with the electrodes of the semiconductor products collectively formed on the wafer, so that a current flowing between the electrodes is obtained. Is measured, and defective products are identified by inspection of electrical characteristics.
本発明の検査方法は、 半導体ウェハの検査装置としては既知であるが、 従 来、 高周波フィルタの検査には用いられることのなかったウェハプローバを その検査に用いることを特徴とする。 具体的には、 前述の集合基板を素子搭 載領域側を下側にしてウェハプローバのステージに載置し、 基板裏面の電極 に対してプローブピンを接触させて個別の高周波素子の検査を行なう。 素子 の搭載前は基板の表側について各種の検査を行うこともできる。  The inspection method of the present invention is characterized by using a wafer prober, which is known as a semiconductor wafer inspection apparatus, but has not been used for inspection of a high-frequency filter. Specifically, the above-mentioned collective substrate is placed on the stage of a wafer prober with the device mounting area side down, and probe pins are brought into contact with the electrodes on the back surface of the substrate to test individual high-frequency devices. . Before mounting the device, various inspections can be performed on the front side of the board.
具体的検査方法は、 ウェハプローバによる半導体ウェハの検査方法をほぼ そのまま利用することが可能である。 例えば、 フィル夕素子あるいはフィル 夕を含む高周波回路素子の入出力電極位置を所望の電気特性に応じて変更し た場合でも、 プローブカードやプローブピンの交換、 制御プログラムの変更 により行えばよい。 このため、 多様な製品を低コストで検査することが可能 となる。 ウェハプローバの検査処理能力は精密測定でも 1製品領域当たり 1 秒は超えない。 マルチプローバを適用して複数の高周波回路素子を同時に検 査してもよい。 この場合には 1製品領域当たりの検査時間は 1/2〜1/3秒に短 縮される。 As a specific inspection method, a semiconductor wafer inspection method using a wafer prober can be used almost as it is. For example, even when the input / output electrode positions of the filter element or the high-frequency circuit element including the filter are changed in accordance with the desired electrical characteristics, it may be performed by exchanging the probe card or the probe pin or changing the control program. Therefore, it is possible to inspect various products at low cost. Wafer prober inspection processing capacity is 1 per product area even in precision measurement No more than a second. A multi-prober may be applied to simultaneously detect a plurality of high-frequency circuit elements. In this case, the inspection time per product area is reduced to 1/2 to 1/3 seconds.
前述のように、 従来の積層型高周波素子 (またはパッケージ) では、 その 構造上、 検査には個別モジュールに対応した専用治具の製作が必要であった が、 本発明の方法では、 ウェハプロ一バにおいて集合基板をウェハに代えて 用いるため、 個別モジュール用の専用治具は不要となる。 さらに、 ウェハプ ローバは可動ステージを有しているため、 従来の高周波回路素子 (またはパ ッケージ) の自動検査で用いられていた大型の搬送装置も不要であり、 プロ ーブは半永久的に利用可能である。  As described above, in the conventional laminated high-frequency element (or package), inspection required the production of a dedicated jig corresponding to an individual module due to its structure. However, in the method of the present invention, a wafer probe was used. In this case, since the collective substrate is used instead of the wafer, a dedicated jig for the individual module is not required. In addition, since the wafer probe has a movable stage, the large-size transfer equipment used in the conventional automatic inspection of high-frequency circuit elements (or packages) is unnecessary, and the probe can be used semipermanently. It is.
さらに、 ウェハプロ一バでは、 校正用基板の利用によりプローブ先端まで の校正が可能となる。 この結果、 製品本来の特性が精密に測定できるように なる。 また、 温度特性の検査も容易である。 温度特性に関する品質保証は、 従来からセラミック製電子部品における大きな問題点であり、 従来の大型の 搬送装置を用いた自動検査装置を用いて室温以外の検査を行おうとすると、 検査システム全体を恒温室に保持するなどの大がかりな変更が必要であり現 実的ではなかった。 しかし、 一般にウェハプロ一バは持ち運びできる程度の 小型の装置であり、 S〇 L T (Shor t- Open-Load- Through)校正などのプロ一 ブレベルでの校正が可能であるため、 温度特性の精密な測定を容易に行なう ことができる。 発明を実施するための最良の形態  Furthermore, in the wafer probe, the calibration up to the probe tip can be performed by using the calibration substrate. As a result, the intrinsic characteristics of the product can be accurately measured. It is also easy to inspect temperature characteristics. Quality assurance of temperature characteristics has always been a major problem in ceramic electronic components.If inspections other than room temperature were to be performed using automatic inspection equipment that used conventional large-sized transport equipment, the entire inspection system would need to be in a constant temperature Major changes, such as keeping the data, were not practical. However, in general, a wafer probe is a small device that can be carried around and can be calibrated at the probe level such as S-LT (short-open-load-through) calibration. Measurement can be performed easily. BEST MODE FOR CARRYING OUT THE INVENTION
以下、 実施例により本発明をより具体的に説明する。  Hereinafter, the present invention will be described more specifically with reference to examples.
実施例 1  Example 1
以下の例では、 本発明を従来広く用いられている 1 O mm長の D R Oに適 用することにより、 その特性を改善した例を示す。 DR〇は、 外径 4mmx内径 2mmx長さ 9. 3mm Z。 (特性インピー ダンス) : 5. 91 Ω E r : 90.0 Q値: 169 (Ag 10 %) の製品 を用い、 図 1 (b) において表 1に示す回路構成 (Cs l Cc l等の記号の 意味は図 1 (b) 中の表記に従う。 ) とすることにより 2段構成のフィルタ 回路 BPF 1 3及び 3段構成のフィル夕回路 BP F4 5を製造した。 D R〇の端子構造は従来の DRO— BPF回路と同様である。 In the following example, an example in which the characteristics of the present invention are improved by applying the present invention to a DRO having a length of 1 mm, which has been widely used in the past, will be described. DR〇 is outer diameter 4mm x inner diameter 2mm x length 9.3mm Z. (Characteristic impedance): 5.91 Ω Er: 90.0 Using a product with Q value: 169 (Ag 10%), the circuit configuration shown in Table 1 in Fig. 1 (b) (The meaning of symbols such as C sl C cl etc.) Obeys the notation in Fig. 1 (b).) The two-stage filter circuit BPF13 and the three-stage filter circuit BPF45 were manufactured. The terminal structure of DR〇 is the same as the conventional DRO-BPF circuit.
BPF 1 3は C sの値を 0 pF 3.0 pF 5. 9 pFに変化させたほ かは同一の構成であり、 いずれも 25 MHzの帯域幅を有する。 同様に、 B PF4と 5は C sの値を 0 pF 2.8 p Fに変化させたほかは同一の構成 であり 22 MH zの帯域幅を有する。
Figure imgf000028_0001
Figure imgf000028_0002
これらの各回路について、 中心周波数、 挿入損失、 減衰量及び帯域内電圧 定在波比 (VSWR Peak- Peak値 (以下、 VSWRp- p) ) を測定した。 結 果を表 2にまとめて示す。
The BPF 13 has the same configuration except that the value of Cs is changed to 0 pF 3.0 pF 5.9 pF, and each has a bandwidth of 25 MHz. Similarly, BPFs 4 and 5 have the same configuration except that the value of Cs is changed to 0 pF 2.8 pF, and have a bandwidth of 22 MHz.
Figure imgf000028_0001
Figure imgf000028_0002
For each of these circuits, the center frequency, insertion loss, attenuation, and in-band voltage standing wave ratio (VSWR Peak-Peak value (hereafter, VSWRp-p)) were measured. Table 2 summarizes the results.
Figure imgf000029_0001
Figure imgf000029_0001
上記の結果に示されるように、 本発明によれば、 帯域幅を維持しつつ帯域 外減衰量を改善する効果が得られていることがわかる。  As shown in the above results, according to the present invention, the effect of improving the out-of-band attenuation while maintaining the bandwidth is obtained.
実施例 2  Example 2
以下の例では、 本発明を比較的小型 (5 mm長) の DROに適用すること により、 その特性を改善した例を示す。  The following example shows an example in which the present invention is applied to a relatively small (5 mm long) DRO to improve its characteristics.
DR〇は、 外径 2mmX内径 0.7mmX長さ 5. 8mm, Z。: 7.41 Ω, E r : 114.4 Q値: 142 (Cu 20%) の製品を用い、 表 3に示す 回路構成 (Cs l Cc l等の記号の意味は図 1 (b) 中の表記に従う。 ) と することにより 2段構成の DRO— BPF 6 7を製造した。 表 3DR〇 is 2mm outside diameter x 0.7mm inside diameter X length 5.8mm, Z. : 7.41 Ω, Er: 114.4 Using a product with Q value: 142 (Cu 20%), the circuit configuration shown in Table 3 (The meaning of symbols such as C sl C cl follows the notation in Fig. 1 (b).) As a result, a two-stage DRO-BPF 67 was manufactured. Table 3
Figure imgf000029_0002
これらの各回路についての中心周波数、 挿入損失、 減衰量及び帯域内電圧 定在波 (VSWRp- p) の測定結果を表 4にまとめて示す。 表 4
Figure imgf000029_0002
Table 4 summarizes the measurement results of the center frequency, insertion loss, attenuation, and in-band voltage standing wave (VSWRp-p) for each of these circuits. Table 4
Figure imgf000030_0001
上記の結果に示されるように、 本発明によれば、 帯域幅を維持しつつ 20 0 MHz近く中心周波数をシフトし、 かつ、 帯域外減衰量を改善する効果が 得られていることがわかる。 特に低周波側の帯域外減衰量が著しく改善され ている。
Figure imgf000030_0001
As can be seen from the above results, according to the present invention, the effect of shifting the center frequency by about 200 MHz while maintaining the bandwidth and improving the out-of-band attenuation is obtained. In particular, the out-of-band attenuation on the low frequency side has been significantly improved.
実施例 3  Example 3
以下の例では、 大容量 C sを用いることにより中心周波数の低周波化を実 現した例を示す。  In the following example, an example is shown in which the center frequency is reduced by using a large capacity Cs.
DROは、 実施例 2と同一仕様の製品を用い、 表 5に示す回路構成 (Cs l 等及び Ccl等の記号の意味は図 1 (b) 中の表記に従う。 ) とすることによ り 2段構成の DRO— BPF 8〜12を製造した。 BPFは、 特性の相違を 同一条件で比較するために C sおよび C cは帯域幅が数十 MH zとなるよう に設計した。 但し、 BP F 9は従来型端子を適用した広帯域 BP Fの例であ る。 表 5 DRO uses the product of the same specification as in Example 2, Ri by to the circuit configuration shown in Table 5 (means of symbols, such as C sl, etc., and C cl follow the notation in FIG. 1 (b).) DRO-BPFs 8 to 12 in a two-stage configuration were manufactured. The BPF was designed so that Cs and Cc would have a bandwidth of several tens of MHz in order to compare the differences in characteristics under the same conditions. However, BPF 9 is an example of a wideband BPF using a conventional terminal. Table 5
Cc容量 [pF] Cs容量 [pF]  Cc capacitance [pF] Cs capacitance [pF]
BPF BPF
C C1 C2 G C3 C S1 C S2 C C1 C2 G C3 C S1 C S2
BPF-8 1.7 0.8 1J 0.0 0.0 BPF-9 6.0 2.6 6.0 0.0 0.0 BPF-10 6.0 3.6 6.0 20.0 20.0 BPF-11 6.0 3.9 6.0 30.0 30.0 BPF-12 6.0 4,1 6.0 40.0 40.0  BPF-8 1.7 0.8 1J 0.0 0.0 BPF-9 6.0 2.6 6.0 0.0 0.0 BPF-10 6.0 3.6 6.0 20.0 20.0 BPF-11 6.0 3.9 6.0 30.0 30.0 BPF-12 6.0 4,1 6.0 40.0 40.0
これらの各回路についての中心周波数、 挿入損失、 減衰量及び帯域内電圧 定在波比 (VSWRp-p) の測定結果を表 6にまとめて示す。 Table 6 summarizes the measurement results of the center frequency, insertion loss, attenuation, and in-band voltage standing wave ratio (VSWRp-p) for each of these circuits.
Figure imgf000031_0001
なお、 BPF 10〜12 (実施例) については高調波 (FQ' ) の測定結 果も併せて示した。 また、 その通過帯域特性 〔S21 (対数値) 〕 を第 16図 に示す。 図中、 太実線は B P F 10、 細実線は B P F 1 1、 破線は B P F 1 2の特性を表している。 本発明によれば、 40 pFの C sの接続により BP Fの中心周波数は 500 MHz以下となり、 実用的な外形寸法 (外径 2 mm X内径 4mmX長さ 5. 8mm) の D ROを用いて中間周波数帯域での使用 が可能な DR〇型一 BP Fが実現されている。
Figure imgf000031_0001
For the BPFs 10 to 12 (Example), the measurement results of harmonics (FQ ') are also shown. Also shows the pass band characteristic [S 21 (logarithmic value)] a in FIG. 16. In the figure, the bold solid line represents the characteristics of BPF 10, the thin solid line represents the characteristics of BPF 11, and the dashed line represents the characteristics of BPF 12. According to the present invention, the center frequency of the BPF is reduced to 500 MHz or less by connecting Cs of 40 pF, and the DRO having practical outer dimensions (outer diameter 2 mm × inner diameter 4 mm × length 5.8 mm) is used. Use in intermediate frequency band The DR〇 type BPF that can be used has been realized.
実施例 4 Example 4
以下の例では、 大容量 C sを用い、 かつ、 DROおよび C sの端子構造を 改善することにより特性劣化を招くことなく中心周波数の低周波化を実現し た例を示す。  In the following example, an example is shown in which a large center capacitance C s is used and the center frequency is reduced without deteriorating characteristics by improving the terminal structure of DRO and C s.
DROは実施例 3と同一仕様の製品を用い、 また、 Cs l Cc l等も表 7 に示すように DRO— BPF 8 12とそれぞれ同様とすることにより、 第 5図に示すように D R〇の端子ィンダク夕ンスを伝送線路上に移動したほか は実施例 3と同仕様の DRO— BPF 13 17を製造した。 DRO uses the product of the same specification as in Example 3, also, by respectively similar to DRO- BPF 8 12 As shown in C sl C cl like also Table 7, the DR_〇 as shown in FIG. 5 A DRO-BPF 1317 with the same specifications as in Example 3 was manufactured except that the terminal inductance was moved to the transmission line.
Gs容: E[pF] Gs volume: E [pF]
C S1 C S2  C S1 C S2
0.0 0.0  0.0 0.0
0.0 0.0  0.0 0.0
20.0 20.0  20.0 20.0
30.0 30.0 30.0 30.0
Figure imgf000032_0001
40.0 40.0
Figure imgf000032_0001
40.0 40.0
これらの各回路についての中心周波数、 挿入損失、 減衰量、 帯域内リップ ル、 帯域内電圧定在波比 (VSWRp- p) 、 高調波 (F。' ) 、 F。' ZF。 比、 帯域内群遅延リップル偏差 (sec) の測定結果を表 8にまとめて示す。 また、 第 17 21図に BPF 13 17それぞれの特性を示す。 第 17 21図において、 Aは BPFの通過特性として S21 (対数値: Log Mag S2 1) を示し、 Bは定在波比として SWR を示し、 Cは群遅延特性として DEL AYS 21を示した。 群遅延とは信号波が測定試料を通過するのに要する伝送時 間である。
Figure imgf000033_0001
The center frequency, insertion loss, attenuation, in-band ripple, in-band voltage standing wave ratio (VSWRp-p), harmonics (F. '), F for each of these circuits. 'ZF. Table 8 summarizes the measurement results of the ratio and in-band group delay ripple deviation (sec). FIG. 1721 shows the characteristics of each of the BPFs 1317. In the 17 21 Figure, A S 21 (logarithm: Log Mag S2 1) as passing characteristic of the BPF shows a, B represents the SWR as a standing wave ratio, C is showed DEL AYS 21 as the group delay characteristics . Group delay is the transmission time required for a signal wave to pass through a measurement sample.
Figure imgf000033_0001
実施例 4の各 B P Fの特性を実施例 3の各例と比較すると、 実施例 4では 挿入損失が改善されており、 しかも、 帯域外減衰量が著しく改善されている。 また、 実施例 4では通過帯域特性も改善されている。 第 22図に、 DRO 端子構造が従来と同様で、 かつ、 C s接続のない B P F 8、 9の通過帯域特 性を示し (第 22図破線: BPF 8、 第 22図実線: BPF 9) 、 第 23図 に DRO端子構造を分割型としたほかはこれらと同様な BPF 13、 14の 特性曲線を示すが、 C sの接続のないとき、 通過帯域での特性は従来型端子 構造と分割型端子構造との間で差は見られない。 これらの例では、 DROの 共振周波数と B P Fの中心周波数とはほぼ一致している。 DRO端子のィン ダク夕ンスが側路に位置する場合、 D R〇の共振周波数付近では D R〇イン ピーダンスは無限大となるので端子インピ一ダンスは無視できるからである。 一方、 共振周波数から離れた周波数領域では端子インピーダンスの影響が強 くなる。 この結果、 BPF 10〜12では通過帯域特性が劣化するが、 DR O端子のィンダク夕ンスを伝送線路に移動した実施例 4では、 かかる端子ィ ンピーダンスの影響が軽減ないし解消されて通過帯域特性が改善されている ものと考えられる。 When the characteristics of each BPF of the fourth embodiment are compared with those of the third embodiment, the insertion loss of the fourth embodiment is improved, and the attenuation outside the band is remarkably improved. In the fourth embodiment, the pass band characteristics are also improved. Fig. 22 shows the passband characteristics of BPFs 8 and 9 with the same DRO terminal structure as before and without Cs connection (Fig. 22 dashed line: BPF 8, Fig. 22 solid line: BPF 9). Fig. 23 shows the characteristic curves of BPFs 13 and 14 similar to those except that the DRO terminal structure was divided, but when Cs was not connected, the characteristics in the pass band were the same as those of the conventional terminal structure and the divided type. No difference is seen between the terminal structure. In these examples, the resonance frequency of the DRO and the center frequency of the BPF are almost the same. This is because when the inductance of the DRO terminal is located on the side road, the terminal impedance can be ignored because the impedance of DR〇 becomes infinite near the resonance frequency of DR〇. On the other hand, in the frequency range away from the resonance frequency, the effect of the terminal impedance becomes stronger. As a result, the pass band characteristics deteriorate in BPF 10 to 12, but the DR In Example 4 in which the inductance of the O terminal was moved to the transmission line, it is considered that the influence of the terminal impedance was reduced or eliminated and the passband characteristics were improved.
さらに、 実施例 4の BPF回路は高調波特性にも優れている。 第 24図に BPF 13及び 15〜17の高調波特性を示す (第 24図破線: BPF 13、 第 24図太実線: B P F 15、 細実線: B P F 16、 太破線: B P F 17 ) 。 図に現れている高調波の周波数 F。' と F。との比は、 表 8に示したように C sの増大により大きくなる。 すなわち、 大容量 C sを用いることにより高調 波は高周波化されている。 従来の DRO型 BPFでは、 一般に高調波を取り 除くために L P Fがー緒に用いられているが、 本発明の C sの大容量化によ りかかる LP Fは不要となる。  Further, the BPF circuit of the fourth embodiment is also excellent in harmonic characteristics. FIG. 24 shows the harmonic characteristics of the BPFs 13 and 15 to 17 (broken line in FIG. 24: BPF 13, thick solid line in FIG. 24: BPF 15, thin solid line: BPF 16, thick broken line: BPF 17). The harmonic frequency F that appears in the figure. 'And F. The ratio increases with an increase in C s as shown in Table 8. That is, the higher harmonics are used by using the large capacity Cs. In a conventional DRO-type BPF, an LPF is generally used in order to remove a harmonic, but the LPF becomes unnecessary due to the large capacity of Cs in the present invention.
表 9には、 本発明による BP F 17の主要特性を SAWフィル夕と比較し て示す。 ここで比較している SAWフィル夕は、 最新の CDMA用として開 発された BP Fで、 外形寸法は 11. 5mmX 5. OmmX厚さ 1. 9 mmで ある。  Table 9 shows the main characteristics of BPF 17 according to the present invention in comparison with SAW filters. The SAW filter that is being compared here is a BPF developed for the latest CDMA, with dimensions of 11.5mmX 5. OmmX thickness 1.9mm.
Figure imgf000034_0001
Figure imgf000034_0001
本発明の BPF 17は、 電気特性で劣る項目がないだけでなく、 帯域巾; で 2桁以上、 群遅延特性で 3桁以上もの優れた特性を示している。 加えて、 BPF 17は表面積比で約 1 2であり、 外形寸法でも S AWフィル夕に勝 る。 B P F 17に用いた DROを構成する誘電体材料は誘電率が約 1 10の ものであるが、 誘電率が 200である最新の高周波用誘電体材料を用いれば さらに小型の B P Fを製造することが可能である。 実施例 5 The BPF 17 of the present invention not only has no inferior items in electrical characteristics, but also exhibits excellent characteristics of two or more digits in bandwidth; and three or more digits in group delay characteristics. In addition, BPF 17 has a surface area ratio of about 12, and outperforms S AW Filler in external dimensions. The dielectric material composing the DRO used for the BPF 17 has a dielectric constant of about 110, but if the latest high-frequency dielectric material with a dielectric constant of 200 is used, a smaller BPF can be manufactured. It is possible. Example 5
以下に示す例では、 本発明に従い DROと並列にキャパシタを設けた多段 BPFにおいて、 各 D R〇及びキャパシ夕の仕様を異なるものとすることに より、 特異な特性が得られることを示す。  The following example shows that in a multi-stage BPF in which a capacitor is provided in parallel with a DRO according to the present invention, unique characteristics can be obtained by using different specifications for each DR〇 and capacity.
第 1図 (c) の回路図におけるフィル夕段数を 2段、 DR〇1、 DR02 として下記の仕様を有する誘電体共振器を用い、 結合キャパシタ Cc i及び Cc 3を 6. 0 pF、 Cc 2を 4. l pF、 並列キャパシタ C s丄を 4. 0 p F、 〇 3 2の容量を0 (キャパシ夕なし) として BPF 18を製造した。 こ れは、 BPF 1 7 (実施例 4) において、 各段の DROの仕様を変更し、 並 列キャパシ夕の調製により各段のアドミタンスを同一としたものである。 2-stage fill evening stages in the circuit diagram of FIG. 1 (c), DR_rei_1, using a dielectric resonator having the following specifications as DR02, the coupling capacitor Cc i and Cc 3 6. 0 pF, Cc 2 the 4. l pF, the parallel capacitor C s丄a 4. 0 p F, to produce a BPF 18 to 〇 3 2 capacity as 0 (capacity no evening). This is the same as the BPF 17 (Example 4), except that the specifications of the DRO for each stage were changed, and the admittance of each stage was made the same by adjusting the parallel capacity.
DRO 1 :外径 2mmX内径 0.7mmX長さ 5. 8mm  DRO 1: Outer diameter 2mmX Inner diameter 0.7mmX Length 5.8mm
Z。: 7.41 Ω、 E r : 1 14.4、 Q値: 142 DRO 2 :外径 2mmX内径 0. 7mmX長さ 9. 5mm  Z. : 7.41 Ω, E r: 1 14.4, Q value: 142 DRO 2: outer diameter 2 mm x inner diameter 0.7 mm x length 9.5 mm
ZQ: 5. 80 Ω、 E r : 180、 ζΗ直: 120 Z Q: 5. 80 Ω, E r: 180, ζΗ straight: 120
この回路による高周波特性のグラフを第 25図に実線で示す。 なお、 図中 には、 B P F 17の高周波特性も破線で示した。  A graph of the high frequency characteristics of this circuit is shown by a solid line in FIG. In the drawing, the high-frequency characteristics of the BP 17 are also indicated by broken lines.
図に示すように、 BPF 18では、 BPF 17と比較して極の周波数が 1. 5 GHzから 1. 1 GHzに低周波化していることがわかる。  As shown in the figure, it can be seen that the pole frequency of the BPF 18 has been reduced from 1.5 GHz to 1.1 GHz as compared to the BPF 17.
携帯電話機受信器は、 スーパへテロダイン方式が一般的であり、 原理上、 影像信号 (イメージ信号) が発生する。 誤動作を防止するために、 受信用フ ィル夕には影像信号を 70 dB抑圧する特性が要求される。 厳しい特性であ り適用可能な設計技術は限られ、 多数の最先端技術が投入されている分野で ある。 しかるに、 第 25図に示す通り、 本発明を BP F回路に適用すれば極 の周波数は任意に設計が可能である。 極では、 誘電体共振器の入力インピー ダンスはぼゼロとなるので、 無限大に近い減衰量が得られ、 影像信号の 70 dBの抑圧は容易である。 従って、 本発明を BP F回路に適用して映像信号 の発生周波数と極の周波数が一致するように DRO及び並列キャパシ夕を選 択すれば、 簡単な回路構成にも拘わらず、 影像信号の抑圧が可能となる。 ま た、 B P Fの中心周波数において各段の入力ァドミ夕ンスが同一となるよう に並列キャパシ夕容量を調整すれば挿入損失の増大等、 通過帯域特性の劣化 なく上記の目的を達成することができる。 Mobile phone receivers generally use the superheterodyne system, which generates an image signal in principle. To prevent erroneous operation, the receiving filter must have a characteristic that suppresses the image signal by 70 dB. Due to the strict characteristics, applicable design techniques are limited and many cutting-edge technologies are being used. However, as shown in FIG. 25, if the present invention is applied to a BPF circuit, the pole frequency can be arbitrarily designed. At the pole, the input impedance of the dielectric resonator is almost zero, so that an attenuation close to infinity is obtained, and it is easy to suppress the image signal by 70 dB. Therefore, when the present invention is applied to a BPF circuit, If the DRO and the parallel capacity are selected so that the frequency of occurrence and the frequency of the pole coincide, the image signal can be suppressed despite a simple circuit configuration. In addition, if the parallel capacity is adjusted so that the input admittance of each stage becomes the same at the center frequency of the BPF, the above object can be achieved without deterioration of the passband characteristics such as increase in insertion loss. .
なお、 この例は、 本発明の方法により各段の DROの仕様を変更すること により得られる特性の一例を示すものであって、 必要に応じて、 これ以外の 特性を実現することもできる。  Note that this example shows an example of the characteristics obtained by changing the specifications of the DRO in each stage by the method of the present invention, and other characteristics can be realized as necessary.
実施例 6 Example 6
以下に示す例では、 平行平板型誘電体共振器を用いたマイクロ波帯小型フ ィル夕の製造例を示す。  In the following example, an example of manufacturing a small microwave band filter using a parallel plate type dielectric resonator is shown.
(1)平行平板型誘電体共振器の製造  (1) Manufacture of parallel plate type dielectric resonator
厚さ 5 mmの誘電体基板 (誘電率: 1 10) の両面に導体ペースト (Ag) を塗布し、 焼成後、 ソ一イングにより、 幅 1. Ommx長さ 3.2m mの平行平板型誘電体共振器を製造する。  Conductive paste (Ag) is applied to both sides of a dielectric substrate (dielectric constant: 110) with a thickness of 5 mm, fired, and then sewn. Manufacture vessels.
(2)マイク口波帯小型フィル夕の製造  (2) Manufacture of microphone fill-band small filter
縦 75mmx横 75mmの 96アルミナ基板に、 縦横 3. 8mmのフィル 夕回路素子を想定した矩形領域を設ける。 領域間の境界線に沿って、 及び、 表裏の配線に必要な位置にスルーホールを設け、 基板表面に平行平板型誘電 体共振器、 結合キャパシ夕、 並列キャパシ夕を搭載し (第 26図) 、 第 1図 (c) で表される 2段の BP F回路を形成する。  A rectangular area is provided on a 96mm alumina substrate of 75mm x 75mm, assuming a filter element of 3.8mm in length and width. Through-holes are provided along the boundaries between the regions and at the positions required for the wiring on the front and back, and parallel-plate dielectric resonators, coupling capacitors, and parallel capacitors are mounted on the substrate surface (Fig. 26). Then, a two-stage BPF circuit shown in FIG. 1 (c) is formed.
しかる後、 各領域を樹脂封止し、 裏面の電極端子にゥェ一ハプローバの端 子を順次接触して、 フィル夕特性を検査する。 全数検査後、 分割線に沿って 素子を分割し、 マイクロ波帯小型フィル夕素子を得る。  After that, each area is sealed with resin, and the terminals of the prober are sequentially brought into contact with the electrode terminals on the rear surface, and the filter characteristics are inspected. After 100% inspection, the device is divided along the division line to obtain a microwave band small filter device.
上記製造方法により、 中心周波数 2. 14GHz、 帯域幅 60MHz、 2. 52 GHzで 70 dBと帯域外減衰量にも優れたマイクロ波帯小型フィルタ 特性が製造できる。 なお、 挿入損失は I d B以下、 群遅延時間は I n s以下 である。 Microwave band small filter with excellent out-of-band attenuation of 70 dB at center frequency 2.14 GHz, bandwidth 60 MHz, and 2.52 GHz by the above manufacturing method Properties can be manufactured. The insertion loss is less than I dB and the group delay time is less than Ins.
実施例 7 Example 7
以下に示す例では、 平行平板型誘電体共振器を用いた中間周波数帯小型フ ィル夕の製造例を示す。  In the following example, an example of manufacturing a small filter in the intermediate frequency band using a parallel plate type dielectric resonator is shown.
(1)平行平板型誘電体共振器の製造  (1) Manufacture of parallel plate type dielectric resonator
厚さ 1.0 mmの誘電体基板 (誘電率: 110) の両面に導体ペースト (Ag) を塗布し、 焼成後、 ソーイングにより、 幅 1. OmmX長さ 6. 5m mの平行平板型誘電体共振器を製造する。  Conductive paste (Ag) is applied to both sides of a dielectric substrate (dielectric constant: 110) with a thickness of 1.0 mm, fired, and then sewn to form a parallel plate type dielectric resonator with a width of 1. OmmX and a length of 6.5 mm. To manufacture.
(2)中間周波数帯小型フィル夕の製造 (2) Manufacture of small-sized intermediate frequency band filters
第 1図 (c) の回路において、 中心周波数 80 MHz程度の中間周波数帯 のフィル夕を製造するためには、 並列キャパシ夕の容量は 800 pF程度必 要である。 そこで、 高誘電率セラミック材料 (誘電率 180) の低温焼結化 により並列キャパシ夕を内層化した積層基板を製造し、 この基板上に转合キ ャパシ夕及び (1)の平行平板型誘電体共振器を搭載する (第 27図) 。 なお、 製造方法及び検査方法は実施例 6と同様である。  In the circuit shown in Fig. 1 (c), the capacity of the parallel capacity is required to be about 800 pF in order to manufacture an intermediate frequency band filter with a center frequency of about 80 MHz. Therefore, a multilayer substrate with an internal parallel capacitor is manufactured by sintering a high dielectric constant ceramic material (dielectric constant 180) at low temperature, and the composite capacitor and the parallel plate type dielectric of (1) are formed on this substrate. A resonator is mounted (Fig. 27). The manufacturing method and the inspection method are the same as in the sixth embodiment.
本発明における並列キャパシ夕の採用、 平行平板型誘電体共振器の適用に より、 SAWフィル夕よりも小型の中間周波帯フィルタが実現できる。 具体 的には中心周波数 210 MH z、 帯域幅 1. 3 MH z、 減衰量 35 d Bの優 れた特性が実現可能である。 また、 信号伝搬が低速な弾性表面波から光速の 電磁波に代わる結果、 位相直線性及び群遅延特性は現在の最高水準の S AW フィル夕と比較して 2桁も改善される。  By adopting the parallel capacity and applying the parallel plate type dielectric resonator in the present invention, an intermediate frequency band filter smaller than the SAW filter can be realized. Specifically, excellent characteristics with a center frequency of 210 MHz, a bandwidth of 1.3 MHz, and an attenuation of 35 dB can be realized. In addition, as a result of signal propagation replacing slow surface acoustic waves with light-speed electromagnetic waves, phase linearity and group delay characteristics are improved by two orders of magnitude compared to the current state-of-the-art S AW filter.
実施例 8 Example 8
以下に示す例では、 特性ィンピ一ダンスの大きな平行平板型誘電体共振器 を用いた 2. 5GHz光通信クロック抽出フィル夕の製造例を示す。 なお、 この周波数帯で先端短絡した平行平板型誘電体共振器を適用して光通信ク口 ック抽出用フィル夕を設計すると、 共振器長さは 2. 5mmと短くなり取扱 い難い。 そこで、 先端開放の平行平板型共振器を用いた。 The following example shows an example of manufacturing a 2.5 GHz optical communication clock extraction filter using a parallel-plate dielectric resonator with a large characteristic impedance. In addition, by using a parallel plate type dielectric resonator with a short-circuited tip in this frequency band, When the filter for extracting the hook is designed, the length of the resonator becomes short at 2.5 mm, making it difficult to handle. Therefore, an open-ended parallel plate resonator was used.
厚さ lmmの誘電体基板 (誘電率: 40) の両面に電極を付与した後、 切 断することで、 幅 2mmx長さ 5. 5 mmの平行平板型誘電体共振器 (特性 インピーダンス: 30Ω) を製造した。  A 2mm wide x 5.5mm parallel plate dielectric resonator (characteristic impedance: 30Ω) is cut by applying electrodes to both sides of a lmm-thick dielectric substrate (dielectric constant: 40) and cutting it. Was manufactured.
基板上に、 上記の平行平板型共振器、 結合キャパシ夕及び並列キャパシタ を搭載して第 1図 (b) の 1段 BPF (BPF 19) を構成した。 ここで、 結合キャパシ夕 Cc i及び Cc2はいずれも 0. 16 pF、 並列キャパシ夕 じ 5は7. 9 とした。 透過特性を第 28図に示す。 A single-stage BPF (BPF 19) shown in Fig. 1 (b) was constructed by mounting the above-mentioned parallel plate resonator, coupling capacitance and parallel capacitor on the substrate. Here, the combined capacity Cc i and Cc 2 were both 0.16 pF, and the parallel capacity 5 was 7.9. FIG. 28 shows the transmission characteristics.
得られたフィル夕は、 従来品の 100分の 1 (厚み: 2mm、 幅: 4mm、 長さ: 7 mm) の容積で、 必要な特性 (中心周波数: 2. 5 GHz、 挿入 損: 8 d B以下、 反射損: 13 d B以下、 帯域幅 (Q値) : 600以上、 温 度特性: 2. 5 p pm/t:) を十分に満たす。  The obtained filter has the required characteristics (center frequency: 2.5 GHz, insertion loss: 8 d) with a volume of 1/100 (thickness: 2 mm, width: 4 mm, length: 7 mm) of the conventional product. B or less, reflection loss: 13 dB or less, bandwidth (Q value): 600 or more, temperature characteristic: 2.5 ppm / t :).
光デジタル信号は、 光ファイバの中 ·長距離伝送により大きく歪む。 そこ で、 受信部では、 光デジタル信号から電気デジタル信号への変換後に B P F により同期信号のみが抽出され波形整形される。 このフィル夕には狭帯域特 性と高い温度安定性が必要で、 従来、 同軸型共振器及び専用フィル夕回路が 用いられているが、 共振器が長いために外形寸法が大きい。 本発明による同 期信号抽出フィル夕は、 かかる問題を解消するフィルタである。 産業上の利用可能性  Optical digital signals are greatly distorted by medium- and long-distance transmission of optical fibers. Therefore, in the receiving unit, after conversion from the optical digital signal to the electric digital signal, only the synchronization signal is extracted by BPF and the waveform is shaped. This filter requires narrow-band characteristics and high temperature stability. Conventionally, a coaxial resonator and a dedicated filter circuit have been used, but the external dimensions are large because the resonator is long. The synchronous signal extraction filter according to the present invention is a filter that solves such a problem. Industrial applicability
本発明は DRO型フィルタ回路の高性能化 (例えば、 帯域外減衰量や急峻 性の改善、 高調波の抑圧) ·小型化を実現する。 このため、 GHz帯域での 種々のフィル夕回路やフィル夕回路を含む回路 ·装置で有用である。 また、 本発明は、 従来、 SAWフィル夕が圧倒的に優位であった中間周波数帯域に おいても製品の大型化の問題を引き起こすことなく DRO型フィルタ回路の 適用を可能とする。 従って、 携帯電話などの移動体通信における端末 ·基地 局での利用に適し、 かつ、 S AWフィルタでは対応が困難と予想される情報 伝送量の増大にも応え得る高性能フィルタ回路の提供が可能となる。 The present invention achieves high performance (for example, improvement of out-of-band attenuation and steepness, suppression of harmonics) and downsizing of a DRO filter circuit. Therefore, it is useful in various filter circuits and circuits and devices including the filter circuit in the GHz band. In addition, the present invention provides a DRO-type filter circuit that does not cause a product size problem even in an intermediate frequency band where SAW filters have been overwhelmingly superior. Enable application. Therefore, it is possible to provide a high-performance filter circuit that is suitable for use in terminals and base stations in mobile communications such as mobile phones, and that can respond to an increase in the amount of information transmission that is expected to be difficult with a SAW filter. Becomes

Claims

請求の範囲 The scope of the claims
1. 伝送線路上に誘電体共振器 (DRO) を含む側路を 1以上設けてなる フィルタ回路において、 前記側路の少なくとも 1つにおいて DR〇と並列に キャパシ夕を接続したことを特徴とするフィル夕回路。 1. A filter circuit comprising at least one bypass including a dielectric resonator (DRO) on a transmission line, wherein at least one of the bypasses has a capacity connected in parallel with DR〇. Phil evening circuit.
2. 誘電体共振器 (DRO) と並列にキャパシ夕を接続した側路に含まれ る D R Oのアドミタンスを他のいずれかの側路に含まれる D R〇のァドミ夕 ンスとは異なる値とし、 かつ、 DROと並列に接続されたキャパシ夕のアド ミ夕ンスを前記 D R〇アドミ夕ンス間の差異を解消する値とすることにより、 各側路のァドミタンスを同一の値とした請求の範囲 1に記載のフィルタ回路。 2. The admittance of the DRO included in the bypass connected to the capacitor in parallel with the dielectric resonator (DRO) is set to a value different from the admittance of the DR〇 included in any of the other bypasses, and By setting the admittance of the capacity connected in parallel with the DRO to a value that eliminates the difference between the DR〇 admittance, the admittance of each bypass is set to the same value. The filter circuit as described.
3. 伝送線路上に誘電体共振器 (DRO) を含む側路を n個 (nは 2以上 の整数) 有するフィルタ回路において、 そのうちの k個 (kは 1以上で n未 満の整数) の側路において DROと並列にキャパシ夕を接続し、 キャパシ夕 を接続した側路に含まれる DROのアドミタンスをキャパシ夕を接続しない 側路に含まれる DROのアドミタンスとは異なる値とし、 かつ、 DROと並 列に接続されたキャパシ夕のァドミタンスを前記 D R Oアドミ夕ンス間の差 異を解消する値とすることにより、 前記 n個の側路のァドミ夕ンスを同一の 値とした請求の範囲 2に記載のフィルタ回路。 3. In a filter circuit with n (n is an integer of 2 or more) bypasses including a dielectric resonator (DRO) on the transmission line, k filters (k is an integer of 1 or more and less than n) are used. Connect the capacity in parallel with the DRO on the side road, and set the admittance of the DRO included in the side road to which the capacity is connected to a value different from the admittance of the DRO included in the side road that does not connect the capacity to the DRO. The admittance of the capacity connected in parallel is set to a value that eliminates the difference between the DRO admittances, so that the admittances of the n bypasses are set to the same value. The filter circuit as described.
4. 誘電体共振器 (DR〇) の端子を DRO端部からの 2分岐構造とし、 該分岐により生じた 2端を伝送線路に挿入することにより DROを伝送線路 に直接に接続した構造とした請求の範囲 1乃至 3のいずれかに記載のフィル 夕回路。  4. The terminal of the dielectric resonator (DR〇) has a two-branch structure from the end of the DRO, and the two ends generated by the branch are inserted into the transmission line to directly connect the DRO to the transmission line. The filter circuit according to any one of claims 1 to 3.
5. 誘電体共振器 (DRO) と並列に接続する前記キャパシ夕が、 フィル 夕の中心周波数を 50 MH z以上低周波数側にシフ卜する容量を有するもの である請求の範囲 1乃至 4のいずれかに記載のフィル夕回路。  5. The capacitor according to any one of claims 1 to 4, wherein the capacitor connected in parallel with the dielectric resonator (DRO) has a capacity to shift the center frequency of the filter to a lower frequency side by 50 MHz or more. Filler circuit described in Crab.
6. 誘電体共振器 (DRO) が、 平行な導体平板間に誘電体を挟持した構 造を有するものである請求の範囲 1乃至 5のいずれかに記載のフィル夕回路。 6. A dielectric resonator (DRO) with a dielectric sandwiched between parallel conductor plates The filter circuit according to any one of claims 1 to 5, wherein the filter circuit has a structure.
7. 請求の範囲 1乃至 6のいずれかに記載のフィル夕回路を含むフィルタ 回路素子。 7. A filter circuit element including the filter circuit according to any one of claims 1 to 6.
8. (1)無機材料基板上に、 複数のフィル夕回路形成領域を画する分割線 を縦横に設けた後、 各領域において、 (a)電極及び電極間を接続する導体線 路を形成し、 (b)誘電体共振器 (DRO) 及びキャパシタを搭載し、 及び (c) DRO及びキャパシ夕を前記電極と接続することにより、 伝送線路上に誘電 体共振器 (DRO) を含む側路を 1以上含み、 かつ、 少なくとも 1つの側路 において DROと並列にキャパシ夕が接続された構造を有するフィルタ回路 を前記フィル夕回路形成領域のそれぞれに形成する工程、  8. (1) After dividing lines that define a plurality of filter circuit formation regions are provided vertically and horizontally on the inorganic material substrate, (a) a conductor line connecting the electrodes and the electrodes is formed in each region. (B) mounting a dielectric resonator (DRO) and a capacitor; and (c) connecting a DRO and a capacitor to the electrode to form a bypass including the dielectric resonator (DRO) on the transmission line. Forming, in each of the filter circuit forming regions, a filter circuit including at least one and having a structure in which a capacitor is connected in parallel with a DRO on at least one side path;
(2)前記フィルタ回路を封止する工程;並びに  (2) sealing the filter circuit;
(3)基板を前記分割線に沿つて個別のフィルタ回路素子に分割する工程 を有することを特徴とするフィル夕回路素子の製造方法。  (3) A method of manufacturing a filter circuit element, comprising a step of dividing the substrate into individual filter circuit elements along the division line.
9. 封止工程の後、 基板の分割前に前記基板上に形成された複数のフィル 夕回路を、 ゥエーハプローバにより検査する工程を含む請求の範囲 8に記載 のフィルタ回路素子の製造方法。  9. The method for manufacturing a filter circuit element according to claim 8, further comprising a step of inspecting a plurality of filter circuits formed on the substrate with an aprober after the sealing step and before dividing the substrate.
10. 誘電体共振器 (DRO) が、 平行な導体平板間に誘電体を挟持した 構造を有するものである請求の範囲 8または 9に記載のフィルタ回路素子の 製造方法。  10. The method according to claim 8, wherein the dielectric resonator (DRO) has a structure in which a dielectric is sandwiched between parallel conductive plates.
PCT/JP2000/000466 1999-01-28 2000-01-28 High frequency filter circuit WO2000045459A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AU23212/00A AU2321200A (en) 1999-01-28 2000-01-28 High frequency filter circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2056899 1999-01-28
JP11/20568 1999-01-28

Publications (1)

Publication Number Publication Date
WO2000045459A1 true WO2000045459A1 (en) 2000-08-03

Family

ID=12030799

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/000466 WO2000045459A1 (en) 1999-01-28 2000-01-28 High frequency filter circuit

Country Status (2)

Country Link
AU (1) AU2321200A (en)
WO (1) WO2000045459A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10476479B2 (en) 2017-04-10 2019-11-12 Samsung Electro-Mechanics Co., Ltd. Filter and filter module

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5711803U (en) * 1980-06-20 1982-01-21
JPS6054502A (en) * 1983-09-05 1985-03-29 Matsushita Electric Ind Co Ltd Production for resonator
JPH0318104A (en) * 1989-06-15 1991-01-25 Nomura Denki Kk Coaxial dielectric resonator and its inductance adjusting method
JPH06260807A (en) * 1993-03-08 1994-09-16 Taiyo Yuden Co Ltd High frequency filter
US5515017A (en) * 1993-11-24 1996-05-07 Murata Manufacturing Co., Ltd. Selectable frequency dielectric filter having a ganged relation output switch
JPH08288706A (en) * 1995-04-12 1996-11-01 Soshin Denki Kk Lamination type dielectric filter
JPH0918202A (en) * 1995-06-27 1997-01-17 Fuji Elelctrochem Co Ltd Laminated dielectric filter and its production
JP2000022404A (en) * 1998-07-07 2000-01-21 Ngk Insulators Ltd Laminated dielectric filter and high frequency circuit board

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5711803U (en) * 1980-06-20 1982-01-21
JPS6054502A (en) * 1983-09-05 1985-03-29 Matsushita Electric Ind Co Ltd Production for resonator
JPH0318104A (en) * 1989-06-15 1991-01-25 Nomura Denki Kk Coaxial dielectric resonator and its inductance adjusting method
JPH06260807A (en) * 1993-03-08 1994-09-16 Taiyo Yuden Co Ltd High frequency filter
US5515017A (en) * 1993-11-24 1996-05-07 Murata Manufacturing Co., Ltd. Selectable frequency dielectric filter having a ganged relation output switch
JPH08288706A (en) * 1995-04-12 1996-11-01 Soshin Denki Kk Lamination type dielectric filter
JPH0918202A (en) * 1995-06-27 1997-01-17 Fuji Elelctrochem Co Ltd Laminated dielectric filter and its production
JP2000022404A (en) * 1998-07-07 2000-01-21 Ngk Insulators Ltd Laminated dielectric filter and high frequency circuit board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10476479B2 (en) 2017-04-10 2019-11-12 Samsung Electro-Mechanics Co., Ltd. Filter and filter module

Also Published As

Publication number Publication date
AU2321200A (en) 2000-08-18

Similar Documents

Publication Publication Date Title
KR100954030B1 (en) Electronic component comprising a multilayer substrate and corresponding method of production
US7298231B2 (en) Surface acoustic wave device and communication apparatus
US7924118B2 (en) Duplexer and elastic wave device
US7518470B2 (en) Surface acoustic wave element, surface acoustic wave device and communication device including the same
US10284179B2 (en) Multiplexer, transmission device, and reception device
US8682403B2 (en) Filter having impedance matching circuits
US9461621B2 (en) Duplexer and module including the same
JP4518870B2 (en) Surface acoustic wave device and communication device
US8581674B2 (en) Filter and communications apparatus
US7825744B2 (en) Nonreciprocal circuit device
JP4291164B2 (en) Surface acoustic wave device
US8248179B2 (en) Circuit module
US6882250B2 (en) High-frequency device and communication apparatus
JP4837998B2 (en) High frequency device mounting substrate and communication equipment
US8502619B2 (en) Circuit module and measurement method
JP5038452B2 (en) Surface acoustic wave device and communication device
JPH0832402A (en) Surface acoustic wave device, branching filter for mobile radio equipment and mobile radio equipment
WO2000045459A1 (en) High frequency filter circuit
US20220329226A1 (en) Filter device and communication apparatus
JP2007312201A (en) Board mounting type surface acoustic wave device and manufacturing method therefor, and communication equipment
WO2001011771A1 (en) Reflectionless lc filter and method of manufacture therefor
Zhang et al. A compact chip filter for 5G communication frontend based on Glass IPD technology
Liu et al. Compact balanced band pass filter for 3.3 GHz–3.9 GHz WiMAX applications
CN116918256A (en) High-frequency module and communication device
JP2007104047A (en) Surface acoustic wave device and manufacturing method thereof

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AL AM AT AU AZ BA BB BG BR BY CA CH CN CR CU CZ DE DK DM EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX NO NZ PL PT RO RU SD SE SG SI SK SL TJ TM TR TT TZ UA UG US UZ VN YU ZA ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW SD SL SZ TZ UG ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE BF BJ CF CG CI CM GA GN GW ML MR NE SN TD TG

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref country code: JP

Ref document number: 2000 596620

Kind code of ref document: A

Format of ref document f/p: F

REG Reference to national code

Ref country code: DE

Ref legal event code: 8642

122 Ep: pct application non-entry in european phase