WO1998012748A1 - Junction semiconductor module - Google Patents

Junction semiconductor module Download PDF

Info

Publication number
WO1998012748A1
WO1998012748A1 PCT/JP1996/002678 JP9602678W WO9812748A1 WO 1998012748 A1 WO1998012748 A1 WO 1998012748A1 JP 9602678 W JP9602678 W JP 9602678W WO 9812748 A1 WO9812748 A1 WO 9812748A1
Authority
WO
WIPO (PCT)
Prior art keywords
chip
unit
semiconductor module
anode
external
Prior art date
Application number
PCT/JP1996/002678
Other languages
French (fr)
Japanese (ja)
Inventor
Hirokazu Inoue
Heikichi Kuwabara
Osamu Suzuki
Kazuji Yamada
Original Assignee
Hitachi, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi, Ltd. filed Critical Hitachi, Ltd.
Priority to PCT/JP1996/002678 priority Critical patent/WO1998012748A1/en
Publication of WO1998012748A1 publication Critical patent/WO1998012748A1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Definitions

  • the present invention relates to a junction type semiconductor module having at least one power semiconductor element built in a resin case and having a heat sink on the bottom and top surfaces of the resin case.
  • the power semiconductor package consists of an internal semiconductor element and an external mounting surface.
  • Bottom can be classified into an insulation type package that is electrically insulated from the other, and a non-insulation type package whose bottom side is electrically connected to the internal semiconductor device.
  • an absolute type that does not need to consider the potential of the package is more convenient.
  • the other classification is pressurized type and non-pressurized type (terminal type, screw type).
  • the pressurized type employs a press-contact structure inside the semiconductor package.
  • the non-pressurized type which does not require a configuration to apply external pressure to the package, is more convenient to use.
  • the most convenient is an insulated non-pressurized package.
  • the power semiconductor element since the power semiconductor element generates a large amount of heat, it is not possible to use a resin whose thermal conductivity is two orders of magnitude smaller than that of a metal.
  • the electrode area is large because a large current is handled, it is difficult to add a special structure for heat dissipation to the surface of the semiconductor element as disclosed in Japanese Patent Application Laid-Open No. 5-121601.
  • Transistors IGBTs (Insuia Led Gale Biological Transistors), etc., have a single element size limit compared to thyristors, G-cho 0 (Gate Turn Off Thyristor), etc.
  • a module structure that implements must be adopted.
  • the internal structure of an insulated non-pressurized module on which a large number of elements are mounted is, for example, as disclosed in Japanese Patent Application Laid-Open No. 63-226045, on an insulating substrate bonded to a metal base plate.
  • a semiconductor element is mounted and mounted by wire bonding and soldering technology. Wire bonding and soldering technology can be applied to a thyristor, GTO, etc., even when a large number of devices are mounted to form a module.
  • a structure to be mounted by using the above is adopted.
  • the insulation type module that has an internal structure that can be mounted even if the number of power semiconductor elements to be stimulated is large. Not disclosed.
  • An object of the present invention is to provide an insulation type non-pressurized junction type semiconductor module which can radiate heat from the bottom and top surfaces of the semiconductor module. Disclosure of the invention
  • the junction type semiconductor module according to the present invention is of an insulating type, and at the same time, emits heat generated by the power semiconductor element from the first and second ripening plates disposed on both sides of the power semiconductor element. .
  • the present bonded semiconductor module includes a plurality of power semiconductor elements, a plurality of insulating substrates to which the power semiconductor elements are fixed via a bonding material containing metal, and a power semiconductor element. At least one first heat sink fixed via a bonding material containing metal, and at least one second heat sink fixed on the plurality of insulating substrates via a bonding material containing metal.
  • the junction type semiconductor module according to the present invention preferably has a resin case for housing the power semiconductor element.
  • the first radiator plate is located on the upper surface of the resin case, and the second radiator plate is located on the lower surface of the resin case.
  • various power semiconductor elements such as an IGBT, a power MOS FET, a power transistor, and a salista can be applied.
  • Various metal materials such as copper, copper alloy, aluminum, and aluminum alloy can be used as the material of the heat sink.
  • various joining materials including metals, such as solder and silver solder, are used as joining materials. Applicable.
  • the power generated by the power semiconductor element can be sufficiently released from the module from the first and first heat sinks arranged on both sides of the power semiconductor element. Therefore, a non-pressurized type, that is, a junction type semiconductor module which is a large-capacity and easy-to-use insulating type is realized.
  • FIG. 1 is a perspective view of an IGBT module according to the present invention.
  • FIG. 2 is a perspective view of a semiconductor module according to the present invention.
  • FIG. 3 is a sectional view of a semiconductor module according to the present invention.
  • FIG. 4 is a perspective view of a semiconductor unit according to the present invention.
  • FIG. 5 is a front view of a semiconductor module according to the present invention.
  • FIG. 6 is a front view of a conventional semiconductor module.
  • FIG. 7 is a schematic diagram of the heat flow of the semiconductor module according to the present invention.
  • FIG. 8 is a cross-sectional perspective view of the-part of the flat conductor module according to the present invention.
  • FIG. 9 is a schematic view of the thermal expansion of the semiconductor module according to the present invention.
  • FIG. 10 is a schematic diagram of a cut-off fibre of the IGBT unit in the embodiment of FIG. 1
  • FIG. 11 is a cross-sectional schematic diagram of a freewheel diode unit in the embodiment of FIG. 1).
  • FIG. 12 is a perspective view of an IGBT chip in the embodiment of FIG.
  • FIG. 13 is an explanatory view of a process for manufacturing an IGBT module according to the present invention.
  • FIG. 14 is a perspective view of another IGBT module according to the present invention.
  • FIG. 15 is a partial cross-sectional perspective view of the external electrodes of the IGBT module of FIG. FIG.
  • FIG. 16 is an explanatory view of the process of manufacturing the IGBT module shown in FIG.
  • FIG. 17 is a perspective view of another IGBT module according to the present invention.
  • FIG. 18 is a cross-sectional view of the semiconductor unit in the embodiment of FIG.
  • FIG. 19 is a sectional view of another semiconductor unit according to the present invention.
  • FIG. 20 is a perspective view of another IGBT module according to the present invention.
  • FIG. 21 is a perspective view of another IGBT module according to the present invention.
  • FIG. 22 is a perspective view of an inverter device according to the present invention.
  • FIG. 23 is a perspective view of still another IGBT module according to the present invention.
  • FIG. 24 is a cross-sectional view of the IGBT module of FIG.
  • FIG. 25 is an explanatory view of the process of manufacturing the IGBT module shown in FIG. 23.
  • the module of the present invention comprises a resin case in which the bottom surface is metal and the side surfaces are electrical insulators, and the upper surface is formed of a divided metal.
  • the bottom metal base 201 is electrically insulated from the internal circuitry.
  • the first function of the metal base 201 is to mechanically support the module, and the second function is to protect the inside of the module from outside air.
  • the third function of the metal base 201 is to conduct heat generated inside the module to the outside of the module.
  • the resin case 202 electrically insulates the inside and outside of the module and protects the inside of the module from outside air. In addition, there are three functions: to secure the insulation distance between the external electrode terminal (gold bending on the upper surface) and the gold bending base 201.
  • the semiconductor module of the present invention includes an external cathode electrode 203 occupying a large area on the upper surface.
  • the external force source electrode 203 and the external anode electrode 204 are terminals electrically connected to a circuit inside the module. 2 and 3, only the external force source electrode 203 and the external anode electrode 204 are shown, and the gate electrode and the like are omitted to simplify the drawings.
  • the external cathode electrode 203 of the semiconductor module of the present invention is larger than the terminal of the conventional semiconductor module. If only electrical requirements are met, the same size as the external anode electrode 204 may be used. This is because the currents flowing through the two are equal.
  • the reason for enlarging the external cathode electrode 203 is to provide the external cathode electrode 203 with a function of guiding the heat generated inside the module to the outside similarly to the metal base 201. To release the heat, a larger heat transfer area is required if only electricity is passed.
  • FIG. 3 shows three units. Each unit is provided with a ceramic insulating plate 310 having a high thermal conductivity as an electrical insulator on the bottom surface, and a metal on-chip buffer plate 304 that conducts electricity and heat well on the upper surface. Each unit conducts heat up and down, but does not conduct electricity downward.
  • the semiconductor module of the present invention has a form in which a plurality of units are sandwiched between a gold erasure base 201 and an external force source electrode 203.
  • Semiconductor modules that use conventional wire bonding have a single base under the module and there are no large components on the force.
  • the internal structure of the module according to the present invention is vertically symmetric. High in nature. Such vertical symmetry is a feature of the configuration that conducts heat vertically.
  • the cathode electrode 203 has a smaller area than the metal base 201, the heat radiation effect is smaller than that of the metal base 201.
  • it uses the same material with high thermal conductivity (for example, copper, A1, composite metal, etc.) as the metal base 20], and is several times thicker than ordinary electrodes. Excellent heat conduction in the vertical and horizontal directions. Therefore, external force source electrode
  • Heat can also be effectively released from 203.
  • each semiconductor unit shown in FIG. 4 has a vertically stacked structure including a ceramic insulating plate 310 on the bottom surface and a buffer plate 304 on the upper surface. In the vertical direction, there is no factor that narrows the conduction path both electrically and thermally.
  • One semiconductor unit is substantially all metal except for the ceramic insulating plate 310 and the silicon chip 301 on the bottom surface, and therefore has little electrical and mature resistance.
  • a buffer plate on the chip made of a metal with a thermal expansion coefficient close to that of silicon and good thermal and electrical conductivity (eg, W, Mo, composite metal, etc.) Solder 04 and buffer plate under chip 3 05.
  • the structure Since the structure is sandwiched between the upper and lower sides by a material close to the thermal expansion coefficient of silicon, the structure is always reinforced from the upper and lower sides of the silicon, and the thermal stress on silicon due to temperature changes is there.
  • the difference in the size of the shock-absorbing plate between the upper side (force side) and the lower side (anode side) of the silicon chip 301 is because the outer periphery of the upper surface of the silicon chip 301 has a withstand voltage. This is because the electrode has been bonded to avoid such a part because of the structure of the element (eg, FLR (Field Lighting Ring)).
  • the upper side of 301 is the only upper buffer plate 304.
  • the lower side (anode side) of the silicon chip is below the lower buffer plate 105 and the internal anode.
  • the ceramic insulating plate 310 is larger than the internal anode electrode 308 in order to secure an insulation distance for electrically insulating the internal circuit from the outside of the module. This is because, in general, an insulation distance of 1 mm is required to ensure 100 V insulation. This distance is not preferred for miniaturization of the module, the junction semiconductors module according to the present invention, even if ensuring this distance, using a fifth diagram and Figure 6 for which c can be reduced overall dimensions Will be explained.
  • FIG. 5 is a diagram in which only the parts necessary for explanation in the junction type semiconductor module of the present invention are extracted.
  • FIG. 6 shows a conventional wire bonding structure. Both figures are relatively the same scale so that the dimensions can be compared.
  • This electrode must have an insulation distance between the adjacent electrode, ie, the internal anode and the electrode 601. This distance is slightly smaller than the absolute distance provided around the ceramic insulating plate 504 or the ceramic insulating plate 602, but still needs to be a distance commensurate with the withstand voltage of the silicon chip 501. It is.
  • the internal force source electrode 605 has a cathode terminal arm for connection to the outside of the module.
  • the structure of the present invention shown in FIG. 5 is connected to the external cathode electrode 507 directly above the silicon chip 501 without using wires, so that the horizontal direction as shown in FIG. No wasted space is generated.
  • the cathode flow flows in the vertical direction in FIG. 5, and flows in the horizontal direction in FIG.
  • the current can flow sideways, so it can be taken as space is increased.
  • the heat flowing downward from 70 1 flows almost vertically through the buffer 70 2 below the chip. This is because the size of the buffer plate under the chip 70
  • the thermal conductivity Lower internal anode electrode 7 0 3 (usually copper or A 1) This is because it is as small as a fraction of.
  • the thermal conductivity of the ceramics insulating plate 704 downstream of the heat is low. This is because the anode electrode is smaller than 03.
  • the material is thin and the metal base 705 downstream of heat has a large thermal conductivity, so that ripening does not spread.
  • the force of the member for mounting the module which is usually mounted via thermal grease having a lower thermal conductivity than metal, spreads the heat further.
  • FIG. 8 shows a central part of an inverter device for obtaining three-phase alternating current from direct current, comprising six junction type semiconductor modules of the present invention.
  • an IGBT Insulated Gate Bipolar Transistor
  • an IGBT Insulated Gate Bipolar Transistor
  • External anode electrode 8 0 1 External force source electrode 8 0 2, resin case 8 0 3, 3 modules with metal base 8 0 4 horizontal, 2 vertical, a total of 6 modules, metal base Arrange on the mounting plate 8 1 5.
  • the heat generated from the module is The air is released from the fins 8 16 on the metal base mounting plate attached to the metal base mounting plate 8 15 through the outside.
  • the fins 8 16 on the metal base mounting plate are provided on the back of the metal base mounting plate 8 15 to provide a ripening path to the outside air.
  • cooling using a liquid such as water or Freon is used. It may be a system.
  • a heat pipe may be used to radiate heat away from the semiconductor module.
  • the upper external cathode electrode 802 and the lower external anode electrode 801 of the upper and lower modules at the center are connected to the V-phase bus bar 811, and the upper and lower modules at the right end
  • the upper external force source electrode 802 and the outer external anode electrode 801 are connected by a W-phase bus bar 813. These forces become the output terminals of the V-phase and W-phase of the two-phase AC.
  • a fin is provided on the bus bar to reach the external cathode electrode 802
  • the heat in the yule can be effectively released to the outside air. 3 ⁇ 4If the busbar has a sufficient surface area for ripening and has sufficient heat radiation capability by itself, there is no need to attach a fin.
  • liquid such as water or chlorofluorocarbon may be circulated in the bus bar for cooling, or a heat pipe or the like may be used for cooling. In any case, heat is easily conducted because heat is efficiently guided from the module to the terminals.
  • the upper heat sink may be electrically insulated from the inside.
  • the members that are in contact with the bottom and top surfaces of the module only need to have a heat dissipation function, and the structure around the module is simplified as compared with the configuration shown in Fig. 8, so that the transmission efficiency as a whole system is improved. Can be higher.
  • junction type semiconductor module of the present invention It is important to match the expansion coefficients of the materials that make up the bonded conductor module.
  • the configuration of the junction type semiconductor module of the present invention will be described with reference to FIG.
  • the silicon chip 901 has a thermal expansion coefficient of about 3 ppm, while the external cathode electrode 903, the internal anode electrode 905, and the metal base 907
  • the thermal expansion unbalance occurs in the lateral direction in the unit due to the large thermal expansion coefficient of the material composing it.
  • copper is about 17 pm and A1 is about 24 ppm.
  • the absolute value of the stress based on the difference between the coefficients of thermal expansion is proportional to the product of the difference between the difference between the coefficients of thermal expansion, the temperature difference, and the length of the contact between the materials (the diagonal length of the soldered part in the structure of the present invention).
  • the thermal stress generated in the semiconductor unit of the present invention in which the lateral dimension of the unit is slightly larger than the size of the silicon chip 911, has no large-area soldered portion. Target small. Furthermore, since the upper and lower structures viewed from the silicon chip 91 are roughly symmetrical, the bending stress on the chip caused by the bimetallic action Also less.
  • the semiconductor unit has a layered structure in the vertical direction, and in the unit longitudinal direction, almost no thermal stress is generated due to the difference in thermal expansion coefficient.
  • the horizontal arrow in FIG. 9 indicates the horizontal thermal expansion of the entire module.
  • Each unit is vertically sandwiched between an external cathode electrode 903 and a metal base 907.
  • These materials include copper or A 1, silicon carbide, silicon, or germanium dispersed in copper or A 1, low thermal expansion and high thermal conductivity, and copper or A 1 laminated with W or Mo. You may. It is important to make the material of the external force source electrode 903 and the metal base 907 the same in order to reduce the thermal stress. If the material of the external force source electrode 903 and the metal base 907 are the same, the upper and lower members of the semiconductor unit expand and contract by the same amount, and each semiconductor unit simply moves horizontally in parallel. There is no thermal stress. In the junction type semiconductor module structure of the present invention, since the heat generated in the silicon chip 901 flows roughly balanced in the vertical direction, the temperature of the external force source electrode 903 and the temperature of the metal base 907 are increased. The imbalance is small.
  • the vertical force of three arrows in FIG. 9 represents the thermal expansion in the vertical direction of each semiconductor unit. Since the constituent materials of each semiconductor unit are substantially the same and the dimensions are almost the same between the units, the coefficient of thermal expansion in the vertical direction of the unit is the same for each unit. Therefore, even if the upper and lower parts are sandwiched by the external force source electrode 903 and the metal base 907, there is little fear that stress will be generated between the units in the vertical direction.
  • the internal filling resin 909 has a thermal expansion coefficient close to the vertical thermal expansion of the unit. If the thermal expansion in the vertical direction of the filling resin 909 and the whole unit is not matched, the thermal stress between the resin and the unit Occurs. Aligning the thermal expansion of the resin case 908 with the external force source electrode 903 and the metal base 907 is also effective in suppressing the occurrence of stress in the horizontal direction. The strictness is smaller than the requirement of the thermal expansion coefficient for the resin 909.
  • Resins generally have a higher coefficient of thermal expansion than metals. Therefore, a resin having a low thermal expansion such as silica can be mixed with the resin to make the thermal expansion coefficient of the resin close to that of copper. Therefore, when the external force source electrode 903 and the metal base 907 are made of copper or A1, matching with the resin is obtained, and the thermal stress of the entire module can be reduced.
  • the thermal expansion coefficient of the upper and lower portions 1 of each semiconductor unit is close to the thermal expansion coefficient of the inner anode electrode 905 which is the thickest member. By using copper or ⁇ 1 for the internal anode electrode 905, the thermal expansion coefficient of the filling resin 909 can be adjusted.
  • junction type semiconductor module of the present invention since the area of each soldered portion is small, it is easy to maintain good soldering quality. Also, since the number of chips per unit is small, the quality of each chip can be determined before assembling into a module.
  • FIG. 1 is an oblique view of the junction type 1 G-mode module of the present embodiment.
  • the resin case ⁇ 02 is shown transparent so that the inside can be seen, and the resin filled in the case is omitted.
  • the module has six IGBT units 113 and three freewheel diode units 119 cut on a Ni-plated copper base 101. Connect all 9 units on a total of 9 units U external Ano cathode electrode external cathode cathode electrode 1 0 3 in the form rests for 1 (M is partially covers the top of the external force source cathode electrode 1 0 3. External force saw de electrodes i 0 Filled resin (not shown) is inserted between the notch of No. 3 and the external anode electrode i 04 covering the notch to keep the two insulated.
  • a circular hole may be formed in the external force source electrode 103, and an external anode electrode 104 may be arranged at the center of the hole. Space is required around the entire area to secure the insulation distance, which increases wasted space, and in the case of a circular hole, the external anode electrode is used during assembly.
  • Three IGBT units 113 along the front row and three rows next to the back row are freewheel diode units 119 in the center row. is there. From the gates of the three IGBT units 113 in the back row and the IGBT chips 106 of the three IGBT units 113 in the front row, It is connected to the external gate electrode 105 through the gate connection wiring 123.
  • a copper wire insulated with a fluororesin was used for the gate collective wiring 123.
  • a resin case 102 is provided on the outer periphery of the semiconductor module, and the module is filled with a filling resin (not shown) whose coefficient of thermal expansion is adjusted to be approximately the same as copper. I have.
  • the bottom is the anode (collector) and the top is the power source (emitter).
  • the free wheel diode tip 107 the bottom is the power source and the top is the anode. It is. IG B and the diode are connected in anti-parallel.
  • the internal anode electrode 111 and the internal anode electrode 117 of each unit are connected to an anode assembly plate A120 extending in the front-back direction. Of the three anode assembly plates A120, only the rightmost one can be seen from the side of the external cathode electrode 103.
  • the anode assembly plate A 120 is a 1 GB unit at the back 1 13, a freewheel diode unit 1 19 at the center, and one iGBT unit 1 1 3 at the front. Can drain current. By arranging three pieces on the left and right, nine units are connected. Next, as a member connecting the three anode plywoods A120, there is an anode assembly board B122.
  • the induction component of the path leading to the external force source electrode 103 is sufficiently small, and there is no problem with the matching of the induction component.
  • there is an imbalance in the path leading to the external anode electrode 104 Since the rightmost column is closest to the external anode electrode 104, the inductive component is small and the leftmost column is largest. In each row, the induction component of the center freewheel diode unit 119 is smaller. There is no problem because this imbalance occurs on the anode side. The imbalance on the anode side has a smaller effect on the operation of the element than on the cathode side.
  • the anode is relatively insensitive to imbalance.
  • the imbalance between the IGBT units 113 is small because the imbalance between the 1 GBT units 113 is small and the freewheel diode unit 119 is arranged at the center. I got it.
  • the 1 GBT unit 113 has one IGB chip 1 ⁇ 6. It is a square with 15 sides. The top and bottom of the IGBT chip 106 are sandwiched between the M0 buffer plate 108 on the chip and the M0 buffer plate 110 below the chip. ⁇ The Mo buffer plate 108 on the chip is a square with a side of 1 O mm. , Thickness l min, under chip M0 buffer plate 110 is a square with 16mm on each side and thickness is arbitrary ⁇ All are Ni plated and soldered IGBT chip It is connected to 106. The difference between the upper and lower plates is that there should be no metal on the periphery (termination area) of the top (front) surface of the IGBT chip 106 Because there is no.
  • the periphery of the upper surface (surface) of the IGBT chip 106 is a portion where an electric field applied to the chip appears on the surface. If the electric field is not generated uniformly, an abnormal discharge will occur. Therefore, special measures such as FLR (Field Limi ting Ring) have been applied to this part. Therefore, a good conductor of electricity that disturbs the electric field must not be close to the upper marauder in this part.
  • FLR Field Limi ting Ring
  • both sides of the silicon chip are soldered, the chip surface requires the same solderable metal film as the rear surface.
  • both surfaces of the IGB chip 10 ⁇ have a multilayer structure of four layers of A1-Ti-Ni-gold.
  • the internal anode electrode 111 below the Mo buffer plate 110 below the chip is the internal anode electrode 111. This is a copper plate with a side of 20 mm and a thickness of 2 mm. An alumina insulating plate 112 is provided below the internal anode electrode 111, and is electrically insulated from the copper base 101.
  • the size is 10 mm on each side and the thickness is i O mni.
  • the copper base under the module must be
  • the height of the module must be larger than a certain value.
  • a regulating river block is required in the module. It may cause the thermal resistance increases in the module, u height adjusting copper block 1 0 9 thickness desirably kept to the minimum necessary for this block, ⁇ Roh one de ⁇ plywood A 1 2 0, Anode collecting plate B 1 2 and anode collecting plate C 1 2 2, that is, internal anode electrode 1 1 1, or Or while maintaining the vertical distance between the ground wire connecting the internal anode electrode 117 and the external anode electrode 104 and the bottom of the external force electrode 103.
  • a sufficient space between the IGBT chip 106 and the free wheel diode chip 107 in the area for ensuring the withstand voltage (the above-described termination portion provided with FLR, etc.) is sufficiently secured in the vertical direction.
  • the freewheel diode unit 119 has one freewheel diode chip 107 mounted thereon.
  • the size is a square of 15 sides.
  • the upper and lower sides of the freewheel diode chip 107 are sandwiched between a Mo buffer board 114 above the chip and a Mo buffer board 116 below the chip.
  • the Mo buffer plate 114 on the chip is a square with a side of 1 O inm and a thickness of l n
  • the Mo buffer plate 116 below the chip is a square with a side of 16 and a thickness of one. All are plated with Ni and adhered to the freewheel diode chip 107 by soldering.
  • the difference between the dimensions of the upper and lower plates is due to the pressure resistance at the periphery of the top surface (front surface) of the freewheel diode chip 107. Since a strong electric field is applied to this part, keep good conductors of electricity and ions away.
  • the freewheel diode chip 107 like the] GBT chip 106, also had a four-layer, multi-layer electrode consisting of A] -Ti-Ni-gold for soldering on the front side.
  • the freewheel diode unit 119 is the same as the IGB unit 113 except that there is no gate hole in the Mo buffer plate 114 on the chip.
  • the IGBT unit 113 will be described with reference to FIG. 10, and the freewheel diode unit 1] 9 will be described with reference to FIG.
  • At the center of the IGBT chip 106 is a gate terminal. In order for the gate signal to spread throughout the chip, it is best to have a gate terminal in the center of the chip. Get — Solder the gate wiring 1 0 7 to the gate terminal with gate river solder 1 0 8.
  • the freewheel diode chip 107 has no gain. Therefore, the Mo buffer plate 1 14 on the chip has no hole and the copper block 1 15 for height adjustment has no groove.
  • the GBT chip force source surface 1203 When the GBT chip force source surface 1203 is roughly divided, it is divided into two areas.
  • the circuit forming area 122 1 in the center and the resistance area 1... In the peripheral area are secured areas 102. Since the electric field leaks into the space above the chip in the withstand voltage securing region 1222, it is necessary not to dispose a conductor above.
  • a gate electrode 1206 is provided at the center of the circuit forming region 1201.
  • Cathode electrodes 125 are arranged in the circuit formation region 1201 on the periphery II of the circuit 206. In the freewheel diode tip 107, both the anode electrode and the cathode electrode are on one side. G13 ⁇ In the tip 106.
  • the cathode electrode 125 has a strip shape as shown in the figure, and a MOS region for gate drive is provided near the surface of the circuit forming region 1221, in which several are arranged. This is because MOS is susceptible to external forces, and electrodes that are susceptible to external forces are not provided directly above MOS. That is, a MOS portion is formed in a strip shape, and a force source electrode 125 is formed in the remaining strip portion where no MOS is present.
  • junction type IGB T module of this embodiment A method of manufacturing the junction type IGB T module of this embodiment will be described with reference to FIG.
  • the left half shows the manufacturing process
  • the right half shows the state after each step is completed (before the next step is started).
  • a 1GB chip 106 and a freewheel diode chip 107 which have been evaluated in advance for static characteristics and evaluated as good, are mounted on a semiconductor unit.
  • the figure shows an IG13 @ unit 113 with an IGBT chip 106 mounted.
  • a semiconductor unit is mounted with 1 1 5 on top. In this process, up to the height adjustment copper block 109 is mounted. Each layer is bonded by soldering.
  • IG ⁇ 6 There are six soldering points in unit 113 and five in freewheel diode unit 119. These are collectively performed in the present embodiment. Of course, soldering may be performed several times.
  • Sorting on a chip basis which is a feature of the present invention, is performed. Even before the semiconductor unit is mounted, the static characteristics can be measured by inserting a needle for measurement into the chip. Static characteristics are measurement items that do not involve changes in current or voltage, such as withstand voltage and on-voltage. On the other hand, dynamic characteristics such as switching characteristics and safe dynamic The measurement of the working area or the measurement of heating the chip is not possible unless the supply of current including the conductive component is normal. Conventionally, measurement was performed after assembling the semiconductor module. In the present invention, all the items 0 are measured in the process before assembling the components into the module, and the sorting can be performed in units of units. In the figure, one IGB unit and one free-wheel diode unit selected from the selection are displayed.
  • the selected units are arranged on the copper base 101.
  • the soldering using the solder i 301 under the alumina insulating plate may be performed in this step, or may be performed in the next step or in the next step.
  • the method of soldering the solder under the alumina insulating plate 1301 can be reliably manufactured without the risk of displacement.
  • the three steps are soldered all together in the next step (1), the number of steps is small and the cost is advantageous.
  • the external cut electrode 103 hides the inside of the module, the testability deteriorates.
  • the intermediate between the two is avoided, and it is not necessary to perform the soldering at the same time as the soldering of the cathode. We are going to solder.
  • FIG. 13 shows two rows of different types of units side-by-side to avoid complicating the diagram. ⁇ In other words, in Fig. 13, the left is the IGBT unit 113 and the right is the right. Was set to the freewheel diode unit 119. Therefore, FIG. 13 does not represent the force-specific cross section based on the cross section obtained by cutting out a part of FIG. 1 as it is. (4) Anode and gate connection
  • External anode electrode 104, external gate electrode 105, anode assembly plate A120, anode assembly plate B121, anode assembly plate C122, and The resin case 102 in which the gate collective wiring 123 is integrally molded is mounted on the copper base 101.
  • the anode terminal arm bonding portion 1302 and the gate wiring bonding portion 1303 are bonded by soldering, and the resin case bonding portion 1304 is bonded by an adhesive.
  • soldering of the solder under the alumina insulating plate 1301 is performed at the same time.
  • Adhere external force source electrode 103 Adhere external force source electrode 103. After this step, the external cathode electrode 103 almost hides the inside of the module, so it is better not to use soldering for other steps. Since the external anode electrode 104 covers a part of the external force electrode 103, the external force electrode 103 is sunk under the external anode electrode 104 and placed. It is necessary. Figure 1 shows the end of the process.
  • the module is completed by pouring the filling resin 13 06.
  • a resin containing silicon oxide as a main component and a filler for adjusting a thermal expansion coefficient mixed therein was used.
  • the resin is colored black to avoid malfunction due to light entering.
  • FIG. 14 is an oblique view of another junction type IGBT module according to the present invention.
  • the resin case 1402 is made transparent so that the inside can be seen, and the resin filled in the case is omitted.
  • the semiconductor module according to the present embodiment is the same as the module according to the second embodiment in both the withstand voltage and the ia flow rate, but is different from the second embodiment in the material of the base and the electrodes.
  • the ⁇ 1 base 1401 was used.
  • the material of the external force source electrode 144, the external anode electrode 144, and the external gate electrode 144 was also set to A1 in order to match the thermal expansion coefficient in the lateral direction.
  • A1 has the advantage of being lighter and cheaper than copper.
  • the electric conductivity and the heat conductivity are smaller than those of copper.
  • electrical conductivity it is not a problem because the dimensions of the electrodes are naturally large.
  • thermal conductivity of A 1 is higher than that of other members, there is no particular problem regarding the thermal conductivity.
  • thermal expansion is a problem.
  • a 1 has a larger coefficient of thermal expansion than copper, so the difference between the maturing coefficient of silicon and that of silicon increases. The Cabinet addressed the question as follows.
  • the lower base and the upper electrode are made of the same material, so that the expansion coefficients in the horizontal direction are made uniform and the mismatch of the thermal expansion coefficient in large dimensions is avoided.
  • An increase in the difference in thermal expansion coefficient from silicon was avoided as follows. That is, copper was used for the members constituting the IGBT unit 1407 and the freewheel diode unit 144 located near the silicon chip. As a result, the difference in thermal expansion coefficient as viewed from the silicon chip was the same as in Example 2. The coefficient of thermal expansion of the resin (not shown) filled inside was adjusted to copper to match the vertical expansion of the module in the vertical direction;
  • the overall thermal expansion coefficient of the IGBT unit 1407 and the freewheel diode unit 1408 is close to that of the most widely used copper.
  • the members in each unit having a high heat flow and current density are not A1, but copper as in the second embodiment.
  • the heat of the resin case I 402 The expansion coefficient was also adjusted to copper.
  • the coefficient of thermal expansion in the vertical direction was set to copper, and the coefficient of thermal expansion in the left, right, front and rear directions was set to A 1.
  • 1 3 () 6 has a structure to enter.
  • an alumina insulating plate 1406 is sandwiched in place of the resin.
  • A1 has a lower thermal conductivity than copper, so to compensate for this, an external anode electrode
  • a part of what was transmitted to the external cathode electrode 1403 was also transmitted to 1444 to reduce the total thermal resistance.
  • FIG. 15 This part is shown enlarged in Fig. 15.
  • the figure shows a section taken along the plane passing through the center of the external force source electrode 1403 and the external anode lightning pole 144.
  • An alumina insulating plate 144 is sandwiched between the external force electrode 1403 and the external anode electrode 144.
  • Ceramics typified by alumina have a two-digit higher maturation conductivity than organic resins, so the IGBT unit 1407 and freewheel diode unit 1408 in the module
  • the heat flowing into the external force source electrode 1403 is received by the alumina insulating plate 144 and can be transferred to the external anode electrode 144.
  • the resin when filling the gap with resin, the resin cannot be filled well unless the gap is at least about 1 band.However, when the insulating plate is sandwiched, the thickness should be at most about 0.5 mm. Is enough. The effects of both the thermal conductivity and the thickness of the insulator are synergistic, and the thermal resistance in this area is reduced. As a result, the external anode electrode 144 is thermally coupled, and the external anode electrode 144 can also contribute to the ripening. In this embodiment, the external anode electrode 144 is electrically connected to the anode, and thermally connected to the force source. Is wearing.
  • the left half shows the manufacturing process
  • the right half shows the state after each step is completed (before the next step is started).
  • the selected units are arranged on the A1 base 1401.
  • the unit mounting solder 1601 is placed between the A1 base 1401 and the 1GBT unit 1407 or the freewheel diode unit 1408.
  • each wiring member integrated with the resin case 1402 is connected to each unit by the anode terminal arm bonding portion 1602 and the gate wiring bonding portion 1603, and at the same time, the unit is connected.
  • the unit solder is melted, and each unit is bonded to the A] base 1401.
  • the resin case 1402 is bonded to the A1 base 1401 at a resin case bonding portion 1604 using an adhesive.
  • This embodiment is different from the second embodiment in that the resin case 1442 does not have the external anode electrode 144. Therefore, inspection of each soldering point is easier than in the second embodiment.
  • the external cathode electrode 1403 formed integrally with the external anode electrode 1404 via the 106 is connected to the IGBT unit] 407 and Place it on the freewheel die unit 408 and bond it with the external cathode electrode bonding part 165.
  • the external anode electrode 144 is bonded with solder with the alumina insulating plate 144 interposed therebetween.
  • bonding between the anode collective plate ⁇ 149 and the external anode electrode 0404 is also performed simultaneously by the external anode electrode bonding portion 166 ⁇ .
  • FIG. 14 shows the end point of this process.
  • the filling resin ⁇ 607 is poured to complete the module.
  • the thermal expansion coefficient of the filled resin 167 was 1 GB T unit
  • FIG. 17 is a perspective view of another junction type IGB T module according to the present invention as viewed obliquely. The figure shows a stage in the middle of the manufacturing process where no resin case and no external electrodes are mounted so that the inside can be seen.
  • the chip configuration in the module is the same as in the second and third embodiments. In other words, there are a total of nine chips, six IGBT chips 102 and three three freewheel diode chips 1703.
  • the structure of the external anode electrode is the same as that of the second embodiment.
  • each unit is composed of three silicon chips.
  • Two IGBT chips 1702 sandwich the freewheel diode chip 1703.By increasing the number of chips in the unit, the overall structure of the module is simplified. And the module becomes smaller.
  • the wiring between the chips in the module is a parallel wiring, and an increase in the size in the left, right, front and rear directions and a complicated structure in the semiconductor unit are avoided.
  • the reason why the size of the semiconductor module is reduced will be described.
  • a distance must be provided around the outer periphery of each unit to ensure insulation. Because this distance is constant, increasing the number of chips per unit, and consequently reducing the number of units in the module, reduces the overall module size.
  • the dimensions of the semiconductor module of the present embodiment are the same as those of the second embodiment, and the distance for insulation around each unit is 4 mm. Therefore, in Example 2, since three units are arranged in the horizontal direction and the front-rear direction, the total distance for insulation is 24 mm.
  • the lateral direction is the same as that of the second embodiment, and the force is 24 units for 3 units, and the unit is 1 unit in the front-rear direction. Is only 8 mm. It shrinks 16 mm in the front-rear direction compared to the second embodiment. Since the wiring in the unit is arranged in parallel, there is no increase in dimensions due to wiring, and the decrease in insulation distance leads to a reduction in overall dimensions.
  • FIG. 17 Comparing FIG. 17 with FIGS. 1 and 14, it is clear that the anode wiring in the module from the semiconductor unit to the external electrodes is simplified. Since there is essentially no difference between the anode wiring in FIGS. 1 and 14, the differences between FIGS. 1 and 17 will be described.
  • Fig. 1 there are six internal anode electrodes 111 of IGBT unit 113 and three internal anode electrodes 117 of freewheel diode unit 119, which is the same as the number of chips.
  • the reason why the unit is constituted by three chips in this embodiment is not necessarily the optimum number of chips in the c semiconductor unit. This is because there are benefits due to less and benefits due to more. However, if units having different numbers of chips are mixed in the same module, the degree of freedom in unit arrangement and the degree of chip selection are reduced, and the balance between current and heat generation is unfavorably deteriorated. Therefore, in the present embodiment, one module is composed of nine chips, and the number of chips per unit is one or three. Next, which chip is mounted on the unit will be described. IGBT chip 1BT0 2 only unit and free wheel diode chip ⁇ ⁇ It is also possible to use 0 3 only unit. However, in this embodiment, a unit in which the IGBT chip 1702 and the freewheel diode chip 1703 are mixed is used. List the reasons.
  • All units are the same, which is convenient for both selecting the units to be mounted on the module and arranging the units.
  • the IGBT chip 1 ⁇ 02 and the freewheel diode chip 1703 are not energized at the same time. Energization is always one side. Therefore, the mixed unit of the IGBT chip 1702 and the freewheel diode chip 1703 has less current flow. In addition, the flow to each unit Current is the same at all times, always balanced and electrically balanced.
  • FIG. 18 is a cross section of the unit of FIG. 17 as viewed from the left.
  • the indication of the solder layer to which each member is adhered is omitted.
  • a free wheel diode chip 1 ⁇ 03 is placed in the center of the unit, and IGBT chips 1702 are placed on the left and right.
  • the bottom Mo buffer plate 1706 under each chip is the same member in all three places. The components on each chip are different between the IGBT chip 102 and the free-wheel diode chip 1703 due to the presence of gates and the difference in chip thickness.
  • a through hole was made in the center of the Mo buffer plate 1704 on the chip, and a groove for taking out the gate wiring 1712 was formed at the bottom of the height adjustment copper block 1705. dig. This groove Is dug perpendicular to the paper in the figure and from the paper toward the front. Further, when the IGBT chip 1 ⁇ 02 and the free wheel diode chip 1703 are each designed for optimization, the IGBT chip 1702 becomes thicker than the free wheel diode chip 1703. Regarding this difference in chip thickness, the Mo buffer plate 1704 on the chip on the IGBT chip 1 ⁇ 02 and the Mo buffer plate 1709 on the chip on the freewheel diode chip 1703 The difference in thickness is absorbed.
  • the internal anode common electrode 177 under the chip has a function of not only collecting the current of the three chips but also dispersing the heat generated from the three chips. Copper with high thermal conductivity is used and thickened, and on the downstream side there is alumina, which has a lower thermal conductivity than copper, so that heat flows easily in the horizontal direction.
  • FIG. 19 shows a fifth embodiment.
  • This embodiment is different from embodiment 4 shown in FIG. 18 in that a copper block 1901 for height adjustment is connected at the upper part and integrated.
  • the height adjustment copper block 1901 is integrated to expand the heat flow path before heat flows into the external force source electrode (not shown).
  • the upper part of the copper block for height adjustment ⁇ 901 touches an external cathode electrode (not shown).
  • the heat that has passed through the on-chip buffer plate 706 spreads laterally in the external force source electrode, and the thermal resistance of the total decreases. The same is realized in this embodiment. Therefore, the basic flow does not differ between the fourth embodiment and the present embodiment. However, by spreading the heat of the three chips in advance within the height adjustment copper block 19 Decrease.
  • FIG. 20 is a perspective view of a part of the IGBT unit in another junction type IGBT module according to the present embodiment.
  • the overall structure of the module is the same as in the second embodiment.
  • the portion below the IGBT chip 201 is omitted because it is the same as in the second embodiment.
  • the feature of this embodiment is the position of the gate of the IGBT chip 2001.
  • Gate pad 209 on chip Except for the withstand voltage area 209 around the chip, it is arranged at the end of the circuit formation area of the 1 GBT chip 201.
  • the gate is disposed at the center of the chip. This is because it is appropriate to provide a gate pad at the center of the chip for the convenience of voltage transfer within the chip ( however, when mounted in a module, the gate in the center of the chip is inconvenient.
  • the gate pad 208 is arranged around the circuit forming area as a structure convenient for mounting in a module.
  • the unit structure is simpler than when the gate is pulled out from the center of the chip.
  • there is not a hole in the center of the M 0 buffer plate 2 on the chip but a cut is made in the circumference IS, M 0 on the chip rather than making a hole. Processing of the buffer plate 200 is easy. Further, even if the Mo buffer plate 200 is provided on the chip, the gate solder 2007 on the gate pad 2008 can be seen from the outside. Inspection of the adhesion state of the gate wiring 206, which is almost impossible in other embodiments, can be easily performed. In the figure, a cut is also made in the lower part of the height adjustment copper block 203, but this cut may not be necessary depending on how the gate wiring 206 is taken out. In that case, processing of the copper block 203 is further facilitated.
  • a cut is made in the Mo buffer plate 200 on the chip, and the force source pad on the chip (Mo buffer on the chip with the solder 204 on the chip) is used.
  • Mo buffer on the chip with the solder 204 on the chip By reducing the size of the portion that is bonded to the plate 200), it is possible to make the Mo buffer plate 2002 with no cut. This will further simplify the structure.
  • the wiring of the gate is slightly complicated, two gate pads 208 may be arranged on opposite sides of the chip. Considering the propagation of gate voltage in the chip, it is better to arrange two gate pads 208 on opposite sides of the chip. In trade-off with electrical characteristics, you can select whether to use one or two gate pads.
  • FIG. 21 is a perspective view of a part of an IGBT unit in another junction type IGBT module according to the present embodiment.
  • the overall structure of the module is the same as in the second embodiment.
  • the part above the same IGBT chip 2 101 as in Example 2 is shown.
  • the portion below the minute and internal anode electrodes 210 is omitted.
  • the feature of this embodiment is the tip portion 210 of the anode terminal arm 210.
  • the anode terminal arm 210 is bonded to the anode collective plate A (not shown) by soldering.
  • the modular semiconductor device according to the present invention has many soldering points. In order to solder all of them well, various production techniques are required. The present embodiment is one of them.
  • the end of the anode terminal arm 210 has a recess. Work so that the tip of anode collective plate A (not shown) fits into this part. When soldering the anode terminal arm tip 210, many members are soldered at the same time. First, the anode terminal arm tip 210 and the anode assembly A are fitted together. Take steps to align other components. Since it is fitted, even if a slight left and right front and rear force is applied when joining other members, the anode terminal arm tip 210 and the anode assembly plate A do not separate.
  • solder is previously inserted into the recess formed in the tip 210 of the anode terminal arm.
  • the end of the anode terminal arm 2 107 forms a type of container, so there is no problem of solder spilling before soldering or flowing out during soldering.
  • FIG. 22 shows an inverter device for driving a motor according to the present invention.
  • the junction type semiconductor module 222 shown in the figure is a module according to the second embodiment. Joined half The conductor module 2201 is hidden behind an external anode electrode (upper anode busbars 2211 ⁇ to 2218, and output busbars 221 3 to 2215) on the back side of the figure. It is placed on the anode side water-cooled heat sink 222 in the direction in which the external gate electrode 222 is arranged on the near side.
  • two junction type semiconductor modules 222 were connected in parallel to form one switching unit from the relationship with the output current.
  • the withstand voltage of the junction type semiconductor module 222 is larger than the voltage between the DC plus bus bar 222 and the DC minus bus bar 202. Therefore, it was not a three-level but a two-level inverter. As a result, a total of four junction-type semiconductor modules 2221, two parallel in the upper part and two in the lower part, are in charge of one phase. As inverters, a total of 12 junction semiconductor modules 222 generate three-phase alternating current from direct current.
  • the electrical configuration will be described.
  • the leftmost U-phase is described on behalf of each phase.
  • the U-phase upper anode bus bar 2 2 16 force and the voltage (shown below) are placed on the external anode electrode (below the U-phase upper anode bus bar 2 2 16) of the upper junction type semiconductor module 222.
  • Z is fixed at.
  • the U-phase upper anode busbar 2 2 16 is connected to the external anode electrodes of the two modules, so that the front side is forked.
  • the back side merges into one to connect to the DC plus busbar 222. In the figure, the junction is not visible because it is directly below the busbar 222 on the DC plus side.
  • the back side of the U-phase output busbar 222 is fixed by a bolt (not shown).
  • the external cathode electrodes of two modules are attached to one plate. It is shaped like
  • the U-phase output busbar 2 13 in front of the external cathode electrode 2 2 2 7 is the external gate electrode 2 2 1 2 below and the external gate wiring 2 2 2 In order to avoid contact with 5, the width is reduced by avoiding over the external gate electrode 2 2 1 2.
  • the front side of the U-phase output bus bar 2213 is bifurcated and fixed to the external anode electrode of the lower junction type semiconductor module 2221 with a bolt (not shown).
  • the U-phase output terminal 222 for the U-phase output.
  • the back side of the U-phase lower force source bar 222 is fixed with bolts (not shown). I have.
  • the front side of the lower U-phase force bus bar 2 2 2 2 has a small width avoiding the outer gate electrode 2 2 1 2, similarly to the U-phase output bus bar 2 2 13.
  • a direct-current minus busbar 2203 is fixed thereon with bolts (not shown).
  • the external gate electrode 222 is connected to an external gate wiring 222 volts (not shown).
  • the external gate wiring 2 2 5 connected to the two parallel junction type semiconductor modules 220 1 is connected at the center of both modules using the gap on the front side of both modules, and connected to the front side of the inverter. Drawn out. This portion is the junction gate wiring 222.
  • Two confluent gate wirings, 2 2 2 6, appear.
  • Bolt (not shown) DC positive busbar 2202 on U-phase upper anode busbar 2 2 16, V-phase upper anode busbar 2 2 17, and W-phase upper anode busbar 2 2 18 Install and connect to the positive side of the power supply.
  • U-phase lower cathode busbar 2 2 2 2 2, V-phase lower cathode busbar 2 2 2 3 Attach the DC negative busbar 2203 to the W phase lower cathode busbar 2222 with a bolt (not shown), and connect to the negative side of the power supply.
  • the thermal configuration will be described.
  • the heat generated from the anode side flows into the anode-side water-cooled heat sink 222 and is radiated outside the inverter device.
  • a thermal conductive grease is sandwiched between them. The heat generated from the force source is described.
  • the U-phase upper power source water-cooled heat sink fixed on the U-phase output bus bar 222, busbar for the V-phase output 2220 V-phase upper cathode water-cooled heat sink fixed on 2214, and W-phase upper power sink water-cooled heat sink fixed on W-phase output busbar 2 2 15 The heat is radiated to the outside of the inverter device.
  • Each heat sink is provided with two water pipe connections for power source water cooling heat sinks 2 2 1 1, and water is supplied by electrically insulating pipes.
  • An external conductive grease containing fine silver particles is used at the contact between the external cathode electrode 2 227 and each output bus bar 221 3 to 221 5 to allow current and heat to flow. Sandwich.
  • each output ffl bus bar 2 2 1 3 to 2 2] 5 and each upper cathode water-cooled heat sink 2 205 to 220 7 Sandwich the same thermal grease as that of the grease side.
  • the heat generated from the external cathode electrodes 2 227 of the six lower junction-type semiconductor modules 220 1 is transferred to the lower cathode bus bars 2 2 2 to 2 2 4 of each lower cathode bus bar. It is led to a water-cooled heat sink 222 to 222 and exits the inverter. Also here, the details are omitted because they are the same as the upper module.
  • the heat sink on the force source side was manufactured separately from the electrodes.
  • a structure in which heat is taken out by a water-cooled heat sink on both the anode side and the power source side is adopted.
  • other cooling means such as air cooling and heat pipes can be adopted.
  • On the anode side since there is no restriction on wiring, a cooling structure using a direct air-cooled heat pipe is easy.
  • FIG. 23 is a perspective view of still another junction type IGBT module according to the present embodiment.
  • the features of the junction type semiconductor module according to the present embodiment are that copper bases dedicated to heat transfer are provided on the upper and lower sides, and external electrode terminals are provided on the side surface of the resin case.
  • the bottom of the module is a lower copper base 2301. This is the same as in Example 2 except that a thick copper plate is plated with Ni.
  • the lower copper base 2301 which is electrically insulated from the internal circuit, has an upper copper base 2302 on the top surface of the t module. This is basically the same as the lower copper base 2301, and is also electrically isolated from the internal circuitry.
  • the difference from the lower copper base 2301 is that a resin filling hole 2307 is opened.
  • the external electrode terminals are located almost at the center of the side surface of the resin case 2303 in the vertical direction, and are connected to the external anode electrode 230, external gate electrode 230, and external force source electrode 230. It is arranged in the order of.
  • the height of the resin case 2303 is about 80 mm to secure the creepage and clearance from the lower copper base '2301 and upper copper base 2302 to each terminal. . other In this embodiment, the distance between each terminal and the base can be secured over the entire height of the side surface of the case. In this embodiment, however, each terminal and the lower This is because both the copper base 2301, the distance between each terminal and the upper copper base 2302 must be secured.
  • FIG. 24 shows a cross section taken along a plane passing through the center of the external force source electrode 2305 of this embodiment.
  • two units equipped with one IGBT chip 2401 are lined up.
  • the upper surface of the module is also electrically insulated from the inside, so that the structure of the unit is different from the other embodiments.
  • the bottom surface of the unit is a ceramic insulating plate 2416 under the anode made of aluminum. This bottom surface and the lower copper base 2301 are bonded with solder 217 below the ceramic insulating plate below the anode. Above the anode ceramic insulating plate 2416, there is an internal anode electrode 2 4 13. The ceramic insulating plate 2416 under the anode and the internal anode electrode 2413 are bonded together with the solder 2415 under the anode electrode. An anode terminal arm 2 4 1 4 protrudes from the internal anode electrode 2 4] 3. This is the electrical connection point on the node side of the unit.
  • under chip buffer plate 2 4 1 1 composed of M 0, which is bonded with solder 2 4 12 for the under chip buffer plate. Since copper has a larger coefficient of thermal expansion than silicon, it has a role of buffering with silicon by sandwiching Mo with an intermediate coefficient of thermal expansion between the two.
  • IGBT chip 2401 Between these two, there is a solder 2401 below the chip, which plays the role of bonding.Around the top surface of the 1GBT chip 2401, FLR is applied to withstand voltage. Therefore, the upper half of the unit is mounted avoiding this part. Have been. Above the IGBT chip 2401, there is an on-chip buffer plate for buffering the difference in thermal expansion coefficient, which is bonded with on-chip solder.
  • An internal cathode electrode 2405 is provided on the buffer board on chip 2403, and is bonded with solder 2404 for the buffer board on chip. Further, a power source terminal arm 2406 extends from the internal power source electrode 2405, and constitutes a power source side electrical connection point of the unit. A hole is formed in the center of the buffer plate on chip 2403 and the internal force source electrode 2405, and a gate wiring 2418 passes through the center.
  • a ceramic insulating plate 2408 on the cathode is bonded on the internal cathode electrode 2405 with solder 2407 on the force cathode electrode.
  • the ceramic insulating plate 2408 on the cathode is the uppermost component of the unit of the present embodiment.
  • the ceramic upper insulating plate 2408 is adhered to the upper copper base 2302 with solder 409 above the ceramic upper insulating plate.
  • a resin case 2303 is adhered on the lower copper base 2301 with an adhesive (not shown).
  • the external cathode electrode 2305 is arranged substantially at the center.
  • the external gate electrode 230 and the external anode electrode 230 are arranged substantially at the center.
  • the external cathode electrode 2305 is connected to the external cathode electrode mounting part via the cathode terminal connecting wire 2411 from the cathode terminal arm 2406 of each unit.
  • the force source current collected at 2 4 2 2 flows.
  • an anode current flows from the external anode electrode 2304 (not shown) to the external anode electrode mounting portion (not shown), and passes through the anode electrode connection wiring 240.
  • the gate signal passes from the external gate electrode 2306 to the external gate electrode mounting portion (not visible), passes through the gate collective wiring 2421, and the gate signal of each unit. It leads to wiring 2 4 1 8.
  • the unit is mounted on the lower copper base 2301, and the upper copper base 2302 is mounted thereon.
  • the members from the lower copper base 2301 to the upper copper base 2302 must be securely bonded. Therefore, the upper copper base 2302 is placed on each unit. To ensure this, there is a gap between the upper copper base 2302 and the resin case 2303. This gap also has the function of bleeding air when filling the inside with the filling resin 242.
  • the resin filling hole 2307. The resin is filled in a state where all the members are assembled. At that time, the resin is charged through this hole. When explaining the process using Fig. 25, the function of this hole will be mentioned.
  • the left half shows the manufacturing process
  • the right half shows the state after the end of each process (before the start of the next process).
  • the IGB chip 2401 and the freewheel diode chip 2501, which have been evaluated as having good quality by examining static characteristics in advance, are mounted on the unit.
  • This shows a unit equipped with a 1G13T chip 2401.
  • the feature of the unit of this embodiment is that it has a cathode terminal arm 2406 and a ceramic insulating plate 2408 on a force source.
  • the solder layer is omitted in this figure, this unit has six solder layers. In the present embodiment, these soldering operations are collectively performed. Of course, soldering may be performed several times.
  • Sorting in chip units is performed in the same manner as in the second embodiment. At the same time, measurement of the switching characteristics and the safe operation area will be performed by the unit.
  • each of the two units had the IG chip 241 mounted thereon.
  • the I ⁇ 8 chip 2401 and the freewheel diode chip 2501 are mounted in the same module, and both are connected in anti-parallel. Connecting.
  • the selected non-defective IG ⁇ chip 241 and the freewheel diode chip 2501 are displayed one by one.
  • soldering with a ceramic under the ceramic insulating plate under the ground may be performed in this step, or may be performed in the next step or in the next step.
  • soldering of the ceramic under the ceramic insulating plate 2417 is performed in this step as a reliable method with a small number of steps.
  • the resin case 2303 is placed on the lower copper base 2301 via the resin case bonding portion 2505.
  • the anode electrode connection wiring 2420 The anode terminal arm 2 4 1 4 is connected to the external anode electrode 2 3 4 (not shown) by using a wire.
  • the power source terminal arm 2406 and the external power source electrode 2305 are connected using the power source electrode connection wiring 2419.
  • the gate wiring 2418 is connected to the external gate electrode 2306 (not shown) using the gate collective wiring 2421.
  • solder is potted to the anode terminal arm bonding section 2503, the cathode terminal arm bonding section 2502, and the gate wiring bonding section 2504. Place in a furnace and simultaneously bond the soldering points and the resin case bonding portion 2505 with an adhesive.
  • the filling resin 2 4 2 3 is poured to complete the module.
  • the resin is poured through the resin filling hole 2307 opened in the upper copper base 2302.
  • a method is used in which the required resin volume is determined in advance, and a predetermined volume of resin is poured.
  • the air inside the module is released by using the small gap between the resin case 2 3 0 3 and the upper copper base 2 3 2, so the filling is smooth.
  • a resin in which a thermosetting resin containing silicon oxide as a main component and a filler for adjusting a thermal expansion coefficient is mixed is used. did.
  • the description of the combination of the IGBT and the diode as the junction-semiconductor module has been described. Since the IGBT is a bipolar transistor having a MOS drive unit, the operation of the main circuit is a normal bipolar transistor. Same as transistor. Therefore, the IGBT of the above embodiment is replaced with a current-driven bipolar transistor, and the structure and the manufacturing method are not changed even when a combination of a current-driven bipolar transistor and a diode is used, and the present invention is applied to a bipolar transistor. Applicable.
  • the IGCT is a device in which the transistor portion of the IGBT is replaced with a thyristor, and operates closer to the IGBT than a normal bipolar transistor. Therefore, the present invention can be applied to a semiconductor module in which IGCT and a diode are combined.
  • a structure of a non-welding type module that is advantageous when the number of elements is increased, and that draws heat not only from the bottom surface but also from the top surface of the module.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

A first radiating plate is fixed on one major surface of a power semiconductor device. An insulating board is fixed to the other major surface, and a second radiating plate to the insulating board. An insulating and non-pressurized semiconductor module in which the heat is radiated from the two major surfaces of a power semiconductor device is provided.

Description

明 細 書  Specification
接合型半導体モジュール 技術分野  Technical field of junction type semiconductor module
本発明は、 少なく とも 1 個の電力用半導体素子を樹脂ケースに内蔵し 該樹脂ケースの底面及び上面に放熱板を備えた接合型半導体モジュール に関する。 背景技術  The present invention relates to a junction type semiconductor module having at least one power semiconductor element built in a resin case and having a heat sink on the bottom and top surfaces of the resin case. Background art
電力用半導体パッケージは、 内部の半導体素子と外部の取り付け面 The power semiconductor package consists of an internal semiconductor element and an external mounting surface.
(底面) とが電気的に絶縁されている絶縁型パッケージと、 底面が内部 の半導体素子と電気的に接続している非絶縁型パッケージに分類できる < この両者では、 直列接続や並列接続をする際に、 パッケージの電位を配 慮する必要がない絶緣型の方が使い勝手が良い。 べつの分類として、 加 圧型と非加圧型 (端子型, ねじ止め型) がある。 加圧型は、 半導体パッ ケージ内部で圧接構造を採る。 この両者では、 パッケージに外部から圧 力を加える構成が不要な非加圧型の方が使い勝手が良い。 すなわち、 こ の二つの分類の組み合わせの中で、 最も使い勝手が良いのは、 絶縁型の 非加圧型パッケージである。 (Bottom) can be classified into an insulation type package that is electrically insulated from the other, and a non-insulation type package whose bottom side is electrically connected to the internal semiconductor device. In this case, an absolute type that does not need to consider the potential of the package is more convenient. The other classification is pressurized type and non-pressurized type (terminal type, screw type). The pressurized type employs a press-contact structure inside the semiconductor package. In both cases, the non-pressurized type, which does not require a configuration to apply external pressure to the package, is more convenient to use. In other words, of the combinations of these two categories, the most convenient is an insulated non-pressurized package.
電力用半導体素子では、 扱う電圧及び電流が大きいため、 副次的に発 熱量が大きくなる。 電力用半導体素子では、 半導体主接合をシリ コンの バルク内に設けて電流を縦方向に流すことにより、 シリコンの全体を有 効に利用している。 圧接型パッケージでは、 圧接電極が半導体を両面か ら押さえつけるので、 特別の工夫なしに両面から放熱できる。 圧接型パ ッケージを除くと、 シリコン内で発生した熱を、 一般にパッケージの底 面、 すなわち半導体素子の片 Ι&'からのみ外部に放出するので電気的な面 に比べて利川効率が低い。 樹脂を利用すれば、 半導体素子の両面から熱 を逃がすことは容易である。 一例は、 特開平 6— 252299 号公報に開示さ れている。 しかし、 前述したように、 電力用半導体素子では発熱量が大 きいので、 熱伝導率が金属より 2桁も小さい樹脂を利用することはでき ない。 また、 大電流を扱うため電極面積が大きく、 特開平 5— 121601 号 公報に開示されているように半導体素子表面に、 放熱のための特別の構 造を付加することも難しい。 In power semiconductor devices, since the voltage and current handled are large, the amount of heat generated increases secondarily. In power semiconductor devices, a semiconductor main junction is provided in the bulk of silicon and current flows in the vertical direction, thereby effectively utilizing the entire silicon. In the insulation displacement package, the insulation displacement electrodes press the semiconductor from both sides, so that heat can be dissipated from both sides without any special measures. Excluding the crimp-type package, the heat generated in the silicon is generally Only the surface, that is, one side of the semiconductor element, emits to the outside, so the Icheon efficiency is lower than the electrical surface. If resin is used, it is easy to release heat from both sides of the semiconductor element. One example is disclosed in JP-A-6-252299. However, as described above, since the power semiconductor element generates a large amount of heat, it is not possible to use a resin whose thermal conductivity is two orders of magnitude smaller than that of a metal. In addition, since the electrode area is large because a large current is handled, it is difficult to add a special structure for heat dissipation to the surface of the semiconductor element as disclosed in Japanese Patent Application Laid-Open No. 5-121601.
パッケージ内部では両面放熱に適した圧接型の実装構造でありながら、 外部からパッケージを加圧する必要がない絶縁型パッケ—ジの例が、 米 田他 "G T Oサイ リ スタパワーブリ ック" 三菱電機技報 Vol. 6 7 No. 9 PP. 8 5 - 8 9 に開示されている。 この例のように、 パッケージ内 部の素子数が少ない (この例では 2個) 場合には、 内部を圧接構造にす ることも可能である。 しかし、 素子数が多くなると、 圧接型パッケージ で、 均一な加圧を行うことが困難になる。 比較的多くの素子を搭載した 例は、 特開昭 52— 113681号公報に開示されている。  Yoneda et al. "GTO Thyristor Power Brick" Mitsubishi Electric has an example of an insulation type package that does not require externally pressurizing the package while having a press-fit type mounting structure suitable for heat dissipation on both sides inside the package. It is disclosed in Technical Report Vol. 6 7 No. 9 PP. 85-89. If the number of elements inside the package is small (two in this example), as in this example, it is possible to use a press-contact structure inside. However, as the number of elements increases, it becomes difficult to perform uniform pressing with a press-contact type package. An example in which a relatively large number of elements are mounted is disclosed in JP-A-52-113681.
トランジスタ, I G B T (lnsuiaLed Gale Bi olar Transistor) 等で は、 サイ リスタ, G丁 0 (Gate Turn Off Thyristor) 等に比べて一つの 素子の大きさに限界があり、 電流容量を増すために多数の素子を実装し たモジュール構造を採用しなければならない。 多数の素子を搭載した、 絶縁型の非加圧型モジュールの内部構造は、 例えば、 特開昭 63— 226045 号公報に開示されるように、 金属製のベース板に接着された絶縁基板の 上に半導体素子を搭載し、 ワイヤボンディ ングとはんだ付け技術で実装 する構造が通例であり、 サイ リスタ, G T O等でも、 多数の素子を実装 してモジュールにする場合にも、 ワイヤボンディ ングとはんだ付け技術 で実装する構造を採用することが多い。 Transistors, IGBTs (Insuia Led Gale Biological Transistors), etc., have a single element size limit compared to thyristors, G-cho 0 (Gate Turn Off Thyristor), etc. A module structure that implements must be adopted. The internal structure of an insulated non-pressurized module on which a large number of elements are mounted is, for example, as disclosed in Japanese Patent Application Laid-Open No. 63-226045, on an insulating substrate bonded to a metal base plate. Usually, a semiconductor element is mounted and mounted by wire bonding and soldering technology. Wire bonding and soldering technology can be applied to a thyristor, GTO, etc., even when a large number of devices are mounted to form a module. In many cases, a structure to be mounted by using the above is adopted.
以上述べたように、 電力用半導体素子の搭戟個数が多くなっても実装 可能な内部構造を有する絶縁型モジュールで、 半導体素子の両面から放 熱する、 電力用半導体素子に適用できるモジュール構造は開示されてい ない。  As described above, the insulation type module that has an internal structure that can be mounted even if the number of power semiconductor elements to be stimulated is large. Not disclosed.
本発明の目的は、 半導体モジュールの底面と上面から放熱できる、 絶 縁型の非加圧型である接合型半導体モジュールを提供することにある。 発明の開示  An object of the present invention is to provide an insulation type non-pressurized junction type semiconductor module which can radiate heat from the bottom and top surfaces of the semiconductor module. Disclosure of the invention
本発明による接合型半導体モジュールは、 絶縁型であると同時に、 電 力用 ^導体素子の両面に配置される第 1及び第 2の放熟板から電力用半 導体素子が発生する熱を放出する。  The junction type semiconductor module according to the present invention is of an insulating type, and at the same time, emits heat generated by the power semiconductor element from the first and second ripening plates disposed on both sides of the power semiconductor element. .
具体的には、 本接合型半導体モジュールは、 複数の電力用半導体素子 と、 これら電力用半導体素子が金属を含む接合材を介して固着される複 数の絶緣基板と、 電力用半導体素子に金属を含む接合材を介して固着さ れる少なく とも 1 個の第 1 の放熱板と、 前記複数の絶縁基板に金属を含 む接合材を介して固着される少なく とも 1個の第 2の放熱板とを有する, 本発明による接合型半導体モジュールは、 好ましくは、 電力用半導体 素子を収納する樹脂ケースを有する。 第 1 の放熱板はこの樹脂ケースの 上面に位置し、 第 2の放熱板は樹脂ケースの底面に位置する。  More specifically, the present bonded semiconductor module includes a plurality of power semiconductor elements, a plurality of insulating substrates to which the power semiconductor elements are fixed via a bonding material containing metal, and a power semiconductor element. At least one first heat sink fixed via a bonding material containing metal, and at least one second heat sink fixed on the plurality of insulating substrates via a bonding material containing metal The junction type semiconductor module according to the present invention preferably has a resin case for housing the power semiconductor element. The first radiator plate is located on the upper surface of the resin case, and the second radiator plate is located on the lower surface of the resin case.
なお、 本発明による接合型半導体モジュールにおいては、 I G B T , パワー M0SFET , パワー 卜ランジスタ、 およびサリイスタなど各種の電力 用半導体素子が適用できる。 放熱板の材料としては、 銅, 銅合金, アル ミニゥム、 及びアルミニウム合金など各種の金属材料が適用できる。 さ らに、 接合材としては、 半田, 銀ろうなど、 金属を含む各種の接合材を 適用できる。 In the junction type semiconductor module according to the present invention, various power semiconductor elements such as an IGBT, a power MOS FET, a power transistor, and a salista can be applied. Various metal materials such as copper, copper alloy, aluminum, and aluminum alloy can be used as the material of the heat sink. In addition, various joining materials including metals, such as solder and silver solder, are used as joining materials. Applicable.
本 ¾明によれば、 電力用半導体素子の両面に配置される第 1 及び第 の放熱板から電力用半導体素子が発生する熟を十分にモジュール外部へ 放出できる。 従って、 大容量でかつ使い勝手のよい絶縁型である、 非加 圧型すなわち接合型の半導体モジュールが実現される。  According to the present invention, the power generated by the power semiconductor element can be sufficiently released from the module from the first and first heat sinks arranged on both sides of the power semiconductor element. Therefore, a non-pressurized type, that is, a junction type semiconductor module which is a large-capacity and easy-to-use insulating type is realized.
本発明のその他の特徴は、 以下の詳細な説明により明らかになるであ ろう。 図面の簡単な説明  Other features of the present invention will become apparent from the following detailed description. BRIEF DESCRIPTION OF THE FIGURES
第 1 図は、 本発明による I G B Tモジュールの斜視図。  FIG. 1 is a perspective view of an IGBT module according to the present invention.
第 2図は、 本発明による半導体モジュールの斜視図。  FIG. 2 is a perspective view of a semiconductor module according to the present invention.
第 3図は、 本発明による半導体モジュールの断面図。  FIG. 3 is a sectional view of a semiconductor module according to the present invention.
第 4図は、 本発明による半導体ユニッ トの斜視図。  FIG. 4 is a perspective view of a semiconductor unit according to the present invention.
第 5図は、 本発明による半導体モジュールの正面図。  FIG. 5 is a front view of a semiconductor module according to the present invention.
第 6図は、 従来技術による半導体モジュールの正面図。  FIG. 6 is a front view of a conventional semiconductor module.
第 7図は、 本発明による半導体モジュールの熱の流れの模式図。  FIG. 7 is a schematic diagram of the heat flow of the semiconductor module according to the present invention.
第 8図は、 本 ¾明による平導体モジュールの --部断面斜視図。  FIG. 8 is a cross-sectional perspective view of the-part of the flat conductor module according to the present invention.
第 9図は、 本発明による半導体モジュールの熱膨張の模式図。  FIG. 9 is a schematic view of the thermal expansion of the semiconductor module according to the present invention.
第 1 0図は、 第 1 図の実施例における I G B Tュニッ 卜の断 fi模式図 ( 第 1 1 図は、 第 1 図の実施例におけるフリーホイルダイオー ドュニッ 卜の断面模式図。 FIG. 10 is a schematic diagram of a cut-off fibre of the IGBT unit in the embodiment of FIG. 1 ( FIG. 11 is a cross-sectional schematic diagram of a freewheel diode unit in the embodiment of FIG. 1).
第 1 2図は、 第 1 図の実施例における I G B Tチップの斜視図。  FIG. 12 is a perspective view of an IGBT chip in the embodiment of FIG.
第 1 3図は、 本発明による I G B Tモジュール製造工程の説明図 第 1 4図は、 本発明による他の I G B Tモジュールの斜視図。  FIG. 13 is an explanatory view of a process for manufacturing an IGBT module according to the present invention. FIG. 14 is a perspective view of another IGBT module according to the present invention.
第 1 5図は、 第 1 4図の I G B Tモジュールの外部電極一部断面斜視 図。 FIG. 15 is a partial cross-sectional perspective view of the external electrodes of the IGBT module of FIG. FIG.
第 1 6図は、 第 1 4図の I G B Tモジュール製造工程の説明図。  FIG. 16 is an explanatory view of the process of manufacturing the IGBT module shown in FIG.
第 1 7図は、 本発明による他の I G B Tモジュールの斜視図。  FIG. 17 is a perspective view of another IGBT module according to the present invention.
第 1 8図は、 第 1 Ί図の実施例における半導体ュニッ 卜の断面図。 第 1 9図は、 本発明による他の半導体ュニッ 卜の断面図。  FIG. 18 is a cross-sectional view of the semiconductor unit in the embodiment of FIG. FIG. 19 is a sectional view of another semiconductor unit according to the present invention.
第 2 0図は、 本発明による別の I G B Tモジュールの斜視図。  FIG. 20 is a perspective view of another IGBT module according to the present invention.
第 2 1 図は、 本発明による別の I G B Tモジュールの斜視図。  FIG. 21 is a perspective view of another IGBT module according to the present invention.
第 2 2図は、 本発明によるィ ンバ一タ装置の斜視図。  FIG. 22 is a perspective view of an inverter device according to the present invention.
第 2 3図は、 本発明によるさらに別の I G B Tモジュールの斜視図。 第 2 4図は、 第 2 3図の I G B Tモジュールの断面図。  FIG. 23 is a perspective view of still another IGBT module according to the present invention. FIG. 24 is a cross-sectional view of the IGBT module of FIG.
第 2 5図は、 第 2 3図の I G B Tモジュール製造工程の説明図。  FIG. 25 is an explanatory view of the process of manufacturing the IGBT module shown in FIG. 23.
¾明を実施するための最良の形態 Best mode for carrying out the explanation
(実施例 1 )  (Example 1)
まず、 本発明による一実施例により、 発明の主たる特徴を説明する。 第 2図及び第 3図に、 本発明による接合型半導体モジュールの一実施 例を示す。 本発明のモジュールは、 底面が金属であり、 側面が電気絶縁 物である樹脂ケースで構成され、 上面には、 いくつかに分かれた金属 First, main features of the present invention will be described with reference to an embodiment of the present invention. 2 and 3 show one embodiment of the junction type semiconductor module according to the present invention. The module of the present invention comprises a resin case in which the bottom surface is metal and the side surfaces are electrical insulators, and the upper surface is formed of a divided metal.
(外部電極端子) があり、 その金属と樹脂ケースとの間を樹脂で埋めて いる。 底面の金属ベース 2 0 1 は内部の回路から電気的に絶縁されてい る。 金属べ一ス 2 0 1 の第 1 の機能は、 モジュールを機械的に支えるこ とであり、 第 2の機能は、 モジュール内部を外気から保護することであ る。 金属ベース 2 0 1 の第 3の機能は、 モジュール内部で発生する熱を モジュ一ル外に導く ことである。 樹脂ケース 2 0 2には、 モジュールの 内部と外部を電気的に絶縁すること、 モジュール内部を外気から保護す ること、 及び外部電極端子 (上面の金屈) と金屈ベース 2 0 1 との絶縁 距離を確保することの 3つの機能がある。 (External electrode terminals), and the space between the metal and the resin case is filled with resin. The bottom metal base 201 is electrically insulated from the internal circuitry. The first function of the metal base 201 is to mechanically support the module, and the second function is to protect the inside of the module from outside air. The third function of the metal base 201 is to conduct heat generated inside the module to the outside of the module. The resin case 202 electrically insulates the inside and outside of the module and protects the inside of the module from outside air. In addition, there are three functions: to secure the insulation distance between the external electrode terminal (gold bending on the upper surface) and the gold bending base 201.
本発明の半導体モジュールは上面に大きな面積を占める外部カソー ド 電極 2 0 3を備える。 外部力ソ一ド電極 2 0 3及び外部ァノ一ド電極 2 0 4は、 モジュール内部の回路に電気的に接続する端子である。 第 2 図及び第 3図では外部力ソ一ド電極 2 0 3及び外部ァノ― ド電極 2 0 4 のみを示し、 図面を単純にするため、 ゲ一 卜電極等を省略した。 本発明 の半導体モジュールの外部カソ— ド電極 2 0 3は、 従来の半導体モジュ ールの端子より大きい。 電気的な要求だけであれば、 外部アノー ド電極 2 0 4 と同じ大きさで良い。 両者を流れる電流が等しいからである。 外 部カソー ド電極 2 0 3 を大きく したのは、 外部カソー ド電極 2 0 3に、 金属ベース 2 0 1 と同じく、 モジュール内部で ¾生した熱を外部に導く 機能を持たせるためである。 然を逃がすためには、 電気のみを流す場合 より大きい伝熱面積を必要とする。  The semiconductor module of the present invention includes an external cathode electrode 203 occupying a large area on the upper surface. The external force source electrode 203 and the external anode electrode 204 are terminals electrically connected to a circuit inside the module. 2 and 3, only the external force source electrode 203 and the external anode electrode 204 are shown, and the gate electrode and the like are omitted to simplify the drawings. The external cathode electrode 203 of the semiconductor module of the present invention is larger than the terminal of the conventional semiconductor module. If only electrical requirements are met, the same size as the external anode electrode 204 may be used. This is because the currents flowing through the two are equal. The reason for enlarging the external cathode electrode 203 is to provide the external cathode electrode 203 with a function of guiding the heat generated inside the module to the outside similarly to the metal base 201. To release the heat, a larger heat transfer area is required if only electricity is passed.
第 3図に示すように本 明の半導体モジュール内部には、 同じ形状を したユニッ トが並ぶ。 第 3図には、 3つのユニッ トを示す。 各ユニッ ト は、 底面に電気絶縁物で熱伝導率の高いセラミ ックス絶縁板 3 1 0を備 え、 上面に電気及び熱を良好に伝える金属製のチップ上緩衝板 3 0 4 を 備える。 各ユニッ トは熱を上下方向に伝えるが、 電気を下向きに伝えな い構造である。  As shown in Fig. 3, inside the semiconductor module of the present invention, units having the same shape are arranged. Figure 3 shows three units. Each unit is provided with a ceramic insulating plate 310 having a high thermal conductivity as an electrical insulator on the bottom surface, and a metal on-chip buffer plate 304 that conducts electricity and heat well on the upper surface. Each unit conducts heat up and down, but does not conduct electricity downward.
本発明の半導体モジュールは複数個のュニッ 卜を金滅ベース 2 0 1 と 外部力ソー ド電極 2 0 3で挾む形態である。 従来のワイヤボンディ ング を採用した半導体モジュールは、 モジュールの下には一枚のベースがあ る力 上には大きな部材はない。 ワイヤボンディ ングを採用したモジュ ールに比べると、 本発明によるモジュールの内部構造は上下方向の対称 性が高い。 このような上下方向の対称性は、 上下に熱を伝導する構成上 の特徴である。 金属ベース 2 0 1 に比べカソー ド電極 2 0 3は面積が小 さいので、 放熱効果は金属べ一ス 2 0 1 より小さい。 しかし、 金属べ一 ス 2 0 】 と同じ、 熱伝導率の高い材質(例えば、 銅, A 1 , 複合金属等) を使用し、 しかも、 通常の電極に比べ数倍の厚さにしているので、 上下 方向及び水平方向の熱伝導が優れている。 従って、 外部力ソー ド電極The semiconductor module of the present invention has a form in which a plurality of units are sandwiched between a gold erasure base 201 and an external force source electrode 203. Semiconductor modules that use conventional wire bonding have a single base under the module and there are no large components on the force. Compared to the module using wire bonding, the internal structure of the module according to the present invention is vertically symmetric. High in nature. Such vertical symmetry is a feature of the configuration that conducts heat vertically. Since the cathode electrode 203 has a smaller area than the metal base 201, the heat radiation effect is smaller than that of the metal base 201. However, it uses the same material with high thermal conductivity (for example, copper, A1, composite metal, etc.) as the metal base 20], and is several times thicker than ordinary electrodes. Excellent heat conduction in the vertical and horizontal directions. Therefore, external force source electrode
2 0 3からも、 有効に熱を逃がすことができる。 Heat can also be effectively released from 203.
第 4図を用いて、 各半導体ュニッ 卜の構造を説明する。 第 4図に示す 1 つの半導体ュニッ 卜は底面にセラミ ックス絶緣板 3 1 0を、 上面にチ ップ上緩衝板 3 0 4 を備えた上下方向の積層構造である。 上下方向には, 電気的にも熱的にも伝導経路を絞り込む要因がない。 1 つの半導体ュニ ッ 卜は底面のセラミ ックス絶緣板 3 1 0とシリコンチップ 3 0 1 を除き 実質的に全て金属であるので電気的, 熟的な抵抗が少ない。 シリコンチ ップ 3 0 1 の上下には、 熱膨張係数がシリ コンに近く、 熱伝導率及び電 気伝導率が良好な金属 (例えば、 W, M o, 複合金属等) によるチップ 上緩衝板 3 0 4及びチップ下緩衝板 3 0 5 をはんだ付けする。 シリコン の熱膨張係数に近い材料で上下を挟む構造であるので、 シリコンの上下 から常に補強された構造になっており、 温度変化に伴うシリコンへの熱 応力 ¾生が少ない、 疲労に強い構造である。 シリコンチップ 3 0 1 の上 (力ソー ド側) と下 (アノ ー ド側) で、 緩衝板のサイズが違うのは、 シ リコンチップ 3 0 1 の上面の外周部に、 耐圧を持たせるための構造 (タ 一ミネ一シヨン、 例えば、 F L R (F ie ld Li mi t ing Ri ng)等) があるの で、 その部分を避けて電極を接着しているためである。 シリコンチップ The structure of each semiconductor unit will be described with reference to FIG. One semiconductor unit shown in FIG. 4 has a vertically stacked structure including a ceramic insulating plate 310 on the bottom surface and a buffer plate 304 on the upper surface. In the vertical direction, there is no factor that narrows the conduction path both electrically and thermally. One semiconductor unit is substantially all metal except for the ceramic insulating plate 310 and the silicon chip 301 on the bottom surface, and therefore has little electrical and mature resistance. Above and below the silicon chip 301, a buffer plate on the chip made of a metal with a thermal expansion coefficient close to that of silicon and good thermal and electrical conductivity (eg, W, Mo, composite metal, etc.) Solder 04 and buffer plate under chip 3 05. Since the structure is sandwiched between the upper and lower sides by a material close to the thermal expansion coefficient of silicon, the structure is always reinforced from the upper and lower sides of the silicon, and the thermal stress on silicon due to temperature changes is there. The difference in the size of the shock-absorbing plate between the upper side (force side) and the lower side (anode side) of the silicon chip 301 is because the outer periphery of the upper surface of the silicon chip 301 has a withstand voltage. This is because the electrode has been bonded to avoid such a part because of the structure of the element (eg, FLR (Field Lighting Ring)). Silicon chip
3 0 1 の上側はチップ上緩衝板 3 0 4のみである力 シリコンチップの 下側 (アノー ド側) には、 チップ下緩衝板 3 0 5の下に、 内部アノー ド 電極 3 0 8がある。 これは、 シリコンチップ 3 0 1 より一回り大きく、 しかも厚いので、 シリコンチップ 3 0 1 で発生した然を広げる作用があ り、 熱抵抗を下げるのに有効である。 内部アノー ド電極 3 0 8の側面に は、 アノー ド電極連絡配線 3 1 2に接続するためのアノー ド端子アーム 4 0 1 を備える。 このアームは、 電気を導くためのものであり熟を通す ためではないので、 細長い構造である。 The upper side of 301 is the only upper buffer plate 304. The lower side (anode side) of the silicon chip is below the lower buffer plate 105 and the internal anode. There are electrodes 308. Since this is slightly larger and thicker than the silicon chip 301, it has the effect of spreading the heat generated in the silicon chip 301 and is effective in lowering the thermal resistance. On the side surface of the internal anode electrode 308, there is provided an anode terminal arm 401 for connection to the anode electrode connection wiring 310. This arm has an elongated structure because it is used to guide electricity and not to ripen it.
第 4図に示すように、 セラミ ックス絶縁板 3 1 0はモジユール外部か ら内部回路を電気的に絶縁するための絶縁距離を確保するために内部ァ ノ一ド電極 3 0 8より大きい。 一般的には、 1 0 0 0 Vの絶縁を確保す るには、 1 mmの絶縁距離が必耍とされているためである。 この距離は、 モジュールの小型化にとって好ましくないが、 本発明による接合型半導 体モジュールでは、 この距離を確保しても、 全体の寸法を小さくできる c これについて第 5図及び第 6図を用いて説明する。 第 5図は、 本発明の 接合型半導体モジュールで説明に必要な部分のみを抽出した図である。 第 6図は、 従来技術によるワイヤボンディ ング構造である。 両図は寸法 の比較ができるように、 相対的に同じ縮尺とした。 両図とも、 説明に直 接関係のないはんだ層の表示を省略した。 第 5図では、 ユニッ トごとに セラミックス絶縁板 5 0 4の周辺に絶縁距離を取るため、 ュニッ 卜の間 隔が広くなつている。 これに対して、 第 6図の構造では、 1 枚のセラミ ックス絶縁板 6 0 2に 2個のシリコンチップ 5 0 1 を搭載しているので, 2つのシリコンチップ 5 0 1 の間に、 第 5図のような絶縁のための無駄 なスペースがない。 それでもなお、 第 6図に示す從来技術によるワイヤ ボンディ ング構造の方が横幅が大きくなつている。 その理 Λは、 ワイヤ ボンディ ング構造では、 シリコンチップに接着されたワイヤのもう一方 の端を固定するための対電極(第 6図の内部力ソ一ド電極 6 0 5 )が必要 であるからである。 この電極は隣接する電極、 すなわち、 内部アノー ド ¾極 6 0 1 との間に絶縁距離を取らなければならない。 この距離は、 セ ラミ ックス絶縁板 5 0 4或いはセラミ ックス絶縁板 6 0 2の周囲に設け た絶緣距離に比べると若干小さいが、 それでも、 シリコンチップ 5 0 1 の有する耐圧に見合った距離が必要である。 また、 内部力ソー ド電極 6 0 5内には、 モジュール外部との接続のためのカソ一 ド端子アームAs shown in FIG. 4, the ceramic insulating plate 310 is larger than the internal anode electrode 308 in order to secure an insulation distance for electrically insulating the internal circuit from the outside of the module. This is because, in general, an insulation distance of 1 mm is required to ensure 100 V insulation. This distance is not preferred for miniaturization of the module, the junction semiconductors module according to the present invention, even if ensuring this distance, using a fifth diagram and Figure 6 for which c can be reduced overall dimensions Will be explained. FIG. 5 is a diagram in which only the parts necessary for explanation in the junction type semiconductor module of the present invention are extracted. FIG. 6 shows a conventional wire bonding structure. Both figures are relatively the same scale so that the dimensions can be compared. In both figures, the illustration of solder layers that are not directly related to the description is omitted. In FIG. 5, since the insulation distance is set around the ceramic insulating plate 504 for each unit, the unit interval is widened. On the other hand, in the structure of FIG. 6, two silicon chips 501 are mounted on one ceramic insulating plate 602, so that the two silicon chips 501 There is no wasted space for insulation as shown in Fig. 5. Nevertheless, the width of the wire bonding structure according to the conventional technique shown in FIG. 6 is larger. The reason is that the wire bonding structure requires a counter electrode (the internal force source electrode 605 in Fig. 6) for fixing the other end of the wire bonded to the silicon chip. Because it is. This electrode must have an insulation distance between the adjacent electrode, ie, the internal anode and the electrode 601. This distance is slightly smaller than the absolute distance provided around the ceramic insulating plate 504 or the ceramic insulating plate 602, but still needs to be a distance commensurate with the withstand voltage of the silicon chip 501. It is. The internal force source electrode 605 has a cathode terminal arm for connection to the outside of the module.
6 0 6の場所も確保するので、 そのスペースが余分に必要になる。 これ に対して、 第 5図に示す本¾明の構造では、 ワイヤを介さず、 シリコン チップ 5 0 1 から直上の外部カソー ド電極 5 0 7に接続するので、 第 6 図のような横方向の無駄スペースが ¾生しない。 図中の太い矢印で示す ように第 5図ではカソ一ド锘流が上下方向に流れ、 第 6図では左右方向 に流れる。 従来技術では電流を横に流すために、 スペースが広がると取 ることもできる。 There is also room for 606, so extra space is needed. In contrast, the structure of the present invention shown in FIG. 5 is connected to the external cathode electrode 507 directly above the silicon chip 501 without using wires, so that the horizontal direction as shown in FIG. No wasted space is generated. As shown by the thick arrows in the figure, the cathode flow flows in the vertical direction in FIG. 5, and flows in the horizontal direction in FIG. In the conventional technology, the current can flow sideways, so it can be taken as space is increased.
複数のシリコンチップを搭載する半導体ュニッ 卜の場合、 各シリコン チップの間を並列配線することにより、 チップ間の配線のための横方向 の無駄スペースを発生しない構造とすることができる。  In the case of a semiconductor unit on which a plurality of silicon chips are mounted, by laying out the wiring between the silicon chips in parallel, it is possible to provide a structure that does not generate a wasteful space in the horizontal direction for wiring between the chips.
本 ¾明による半導体モジュールの熱の流れを、 第 7図を用いて説明す る。 なお、 第 7図でも、 説 U月に直接関係のないはんだ層の表示を省略し た。 図では、 シリコンチップ 7 0 i で発生した熱の流れを矢印で示す。 シリ コンチップ 7 0 1 から発生した熱は上下に流れる。 シリコンチップ The heat flow of the semiconductor module according to the present invention will be described with reference to FIG. Also in Fig. 7, the indication of solder layers that are not directly related to the description of U is omitted. In the figure, arrows indicate the flow of heat generated in the silicon chip 70 i. The heat generated from the silicon chip 701 flows up and down. Silicon chip
7 0 1 から下に向かって流れる熱は、 チップ下緩衝板 7 0 2 をほぼ垂直 に流れる。 これは、 チップ下緩衝板 7 0 2の大きさがシリコンチップThe heat flowing downward from 70 1 flows almost vertically through the buffer 70 2 below the chip. This is because the size of the buffer plate under the chip 70
7 0 1 に比べてさほど大きくないこと (図では同じ大きさで表示す) と, チップ下緩衝板 7 0 2が熱膨張係数の制約で Wや M 0であるため、 熱伝 導率がその下の内部ァノ一ド電極 7 0 3 (通常は銅或いは A 1 を使う) の数分の 1 と小さいためである。 内部ァノ一 ド電極 7 0 3では、 熱は左 右に広がる。 内部アノ ー ド電極 7 0 3が厚いため、 さらに、 材質として 熱伝導率の大きい銅や A 1 を使用するため、 また、 熱の下流のセラミ ツ クス絶縁板 7 0 4の熱伝導率が内部ァノ― ド電極 Ί 0 3より小さいため である。 セラミックス絶縁板 7 0 4内では、 内部ァノ一ド電極 7 0 3 と 逆に、 部材が薄く、 熱の下流の金属ベース 7 0 5の熱伝導率が大きいた め、 熟が広がらない。 金属ベース 7 0 5内では、 モジュールを取り付け る部材による力 、 通常は金属に比べて熱伝導率の小さい熱伝導グリース を介して取り付けられるため、 熱がさらに広がる。 When the thermal conductivity is not so large compared to that of 701, which is indicated by the same size in the figure, and the buffer under the chip 702 is W or M0 due to the restriction of thermal expansion coefficient, the thermal conductivity Lower internal anode electrode 7 0 3 (usually copper or A 1) This is because it is as small as a fraction of. At the internal anode electrode 703, heat spreads to the left and right. Since the internal anode electrode 703 is thick, and copper or A1 with high thermal conductivity is used as the material, the thermal conductivity of the ceramics insulating plate 704 downstream of the heat is low. This is because the anode electrode is smaller than 03. In the ceramic insulating plate 704, as opposed to the internal anode electrode 703, the material is thin and the metal base 705 downstream of heat has a large thermal conductivity, so that ripening does not spread. In the metal base 705, the force of the member for mounting the module, which is usually mounted via thermal grease having a lower thermal conductivity than metal, spreads the heat further.
シリコンチップ 7 0 1 から上に向かって流れる熱は、 チップ上緩衝板 7 0 6 をほぼ垂直に流れる。 これは、 チップ上緩衝板 7 0 6の大きさが シリコンチップ 7 0 1 より小さいことと、 チップ上緩衝板 7 0 ΰには、 熱膨張係数の制約で Wや Μ ο を使うため、 熱伝導率がその上の外部力ソ ― ド電極 7 0 7 より小さいためである。 外部力ソ一ド電極 7 0 7では、 熟が左右に広がる。 外部力ソー ド電極 7 0 7が厚いため、 及び、 材質と して熱伝導率の大きい銅や A 1 を使川するためである。  The heat flowing upward from the silicon chip 701 flows almost vertically through the on-chip buffer plate 706. This is because the size of the buffer on the chip 706 is smaller than the size of the silicon chip 701, and because the buffer on the chip 70 ΰ uses W or Μ ο due to the restriction of the coefficient of thermal expansion, This is because the rate is smaller than the external force source electrode 707 above it. At the external force source electrode 707, ripening spreads right and left. This is because the external force source electrode 707 is thick, and copper or A 1 having high thermal conductivity is used as the material.
半導体モジュール外への放熱について、 第 8図を用いて説明する。 第 8図は、 本発明の接合型半導体モジュールを 6個で構成した、 直流から 三相交流を得るィ ンバータ装遛の中心部分を示す,, 本 明の接合型半導 体モジュール中には、 スイ ッチング素子として、 M O S構造による駆動 部とバイポーラ構造による主通電部からなる、 I G B T ( I nsu l ated Gate Bi po lar Trans i s tor)が搭載されている。 外部ァノー ド電極 8 0 1 外部力ソー ド電極 8 0 2 , 樹脂ケース 8 0 3、 及び金属ベース 8 0 4 を 備えたモジュールを横に 3個、 縦に 2個、 合計 6個を、 金属ベース取り 付け板 8 1 5に並べる。 モジュールから発生した熱は、 金属べ一ス 8( を介して金属ベース取り付け板 8 1 5に取り付けた金属べ—ス取り付け 板上フィ ン 8 1 6から外気へ放出する。 第 8図では、 金属ベース取り付 け板 8 1 5の裏面に金属ベース取り付け板上フイ ン 8 1 6 を備えて外気 への放熟経路としているが、 水やフロン等の液体を使用した冷却系にし ても良い。 また、 ヒー 卜パイプを使用して、 半導体モジュールから離れ た場所で放熱しても良い。 The heat radiation outside the semiconductor module will be described with reference to FIG. FIG. 8 shows a central part of an inverter device for obtaining three-phase alternating current from direct current, comprising six junction type semiconductor modules of the present invention. In the junction type semiconductor module of the present invention, As a switching element, an IGBT (Insulated Gate Bipolar Transistor), which consists of a drive unit with a MOS structure and a main conduction unit with a bipolar structure, is mounted. External anode electrode 8 0 1 External force source electrode 8 0 2, resin case 8 0 3, 3 modules with metal base 8 0 4 horizontal, 2 vertical, a total of 6 modules, metal base Arrange on the mounting plate 8 1 5. The heat generated from the module is The air is released from the fins 8 16 on the metal base mounting plate attached to the metal base mounting plate 8 15 through the outside. In Fig. 8, the fins 8 16 on the metal base mounting plate are provided on the back of the metal base mounting plate 8 15 to provide a ripening path to the outside air.However, cooling using a liquid such as water or Freon is used. It may be a system. In addition, a heat pipe may be used to radiate heat away from the semiconductor module.
モジュールの上側の列の 3個並んだ外部ァノ一ド電極 8 0 1 を、 直流 プラス側ブスバ一 8 0 5で結び、 直流電源のプラス側を接続する。 また, モジュールの下側の列の 3個並んだ外部力ソ一ド電極 8 0 2 を、 直流マ イナス側ブスバ一 8 0 6で結び、 直流電源のマイナス側を接続する。 つ ぎに、 左端の上下のモジュールの、 上側の外部力ソー ド電極 8 0 2 と下 側の外部アン一ド锺極 8 0 ] を U相ブスバー 8 0 Ωで ぶ。 ここカ^ 三 相交流の U相の出力端子になる。 同様に、 中央の上下のモジュールの、 上側の外部カソ一ド電極 8 0 2 と下側の外部ァノ一ド電極 8 0 1 を V相 ブスバー 8 1 1 で、 さらに、 右端の上下のモジュールの、 上側の外部力 ソー ド電極 8 0 2 と ド側の外部ァノ一ド電極 8 0 1 を W相ブスバー 8 13 で結ぶ。 これら力 二相交流の V相及び W相の出力端子になる。  Connect the three external anode electrodes 800 in the upper row of the module with the DC positive busbar 805, and connect the positive side of the DC power supply. In addition, the three external force source electrodes 802 arranged in the lower row of the module are connected by the DC minus side bus bar 806, and the negative side of the DC power supply is connected. Next, the upper external force electrode 802 and the lower external AND electrode 80] of the upper and lower modules on the left end are connected with the U-phase bus bar 80Ω. This is the U-phase output terminal for three-phase AC. Similarly, the upper external cathode electrode 802 and the lower external anode electrode 801 of the upper and lower modules at the center are connected to the V-phase bus bar 811, and the upper and lower modules at the right end The upper external force source electrode 802 and the outer external anode electrode 801 are connected by a W-phase bus bar 813. These forces become the output terminals of the V-phase and W-phase of the two-phase AC.
下側の 3つのモジュールを放熟するために、 直流マイナス側ブスバー 8 0 6に、 直流マイナス側ブスバー上放熱フィ ン 8 0 7 を付ける。 フィ ンの下に隠れている部分が見えにくいので、 フィ ンの一部を切り取った 表示にしてある。 そこ力 \ 直流マイナス側ブスバー上放熱フィ ン切断部 8 0 8である。 上側の 3つのモジュールの熱は、 それぞれ、 U相ブスバ —上放熟フィ ン 8 1 0, V扣ブスバー上放然フィ ン 8 1 2 , W相ブスバ 一上放热フィ ン 8 1 4で放熱する。  In order to ripen the lower three modules, attach the heat dissipation fin 807 on the DC minus busbar to the DC minus busbar 806. Because the part hidden under the fin is difficult to see, the fin is cut away. There is a cutting part of the heat dissipation fin on the DC minus side busbar. The heat of the upper three modules is dissipated by the U-phase bus bar — Top ripening fins 8 10, V-hook bus bar fins 8 12, and W-phase bus bar 一 top fins 8 14 I do.
ブスバー上にフィ ンを設けて、 外部カソ一 ド電極 8 0 2に達したモジ ユール内の熱を効果的に外気に放出することができる。 ¾熟に対して、 ブスバーが—充分な表面積を有し、 それ自体で放熱の能力が充分であれば、 特にフィ ンを付ける必要はない。 もちろん、 水やフロン等の液体をブス バー内に循環させて冷却しても、 ヒ一 卜パイプ等を利 fflしてもよい。 い ずれにしても、 モジュールから熱が端子に効率よく導かれので、 放熱が 容易である。 A fin is provided on the bus bar to reach the external cathode electrode 802 The heat in the yule can be effectively released to the outside air. ¾If the busbar has a sufficient surface area for ripening and has sufficient heat radiation capability by itself, there is no need to attach a fin. Of course, liquid such as water or chlorofluorocarbon may be circulated in the bus bar for cooling, or a heat pipe or the like may be used for cooling. In any case, heat is easily conducted because heat is efficiently guided from the module to the terminals.
本 ¾明による接合型半導体モジュールでは、 上側の放熱板も電気的に 内部と絶縁していても良い。 この場合には、 モジュールの底面と上面に 接する部材は、 放熱の機能があればよく、 第 8図に示した構成よりモジ ユール周囲の構造が簡略化され、 システム全体として、 より伝然効率を 高くできる。  In the junction type semiconductor module according to the present invention, the upper heat sink may be electrically insulated from the inside. In this case, the members that are in contact with the bottom and top surfaces of the module only need to have a heat dissipation function, and the structure around the module is simplified as compared with the configuration shown in Fig. 8, so that the transmission efficiency as a whole system is improved. Can be higher.
接合型 導体モジュールを構成する材料の然膨張係数の整合は重要で ある。 第 9図を用いて本発明の接合型半導体モジュールの構成を説明す る。  It is important to match the expansion coefficients of the materials that make up the bonded conductor module. The configuration of the junction type semiconductor module of the present invention will be described with reference to FIG.
本発明の構造では、 シリコンチップ 9 0 1 の熱膨張係数が約 3 ppm で あるのに対して、 外部カソー ド電極 9 0 3 , 内部ァノ一 ド電極 9 0 5 、 及び金属ベース 9 0 7 を構成する材料の热膨張係数が大きいためにュニ ッ 卜内の横方向に熱膨張のアンバランスが生じる。 例えば、 銅は約 1 7 pm 、 A 1 は約 2 4 ppm である。 熱膨張係数の差に基づく応力の絶対値 は、 熱膨張係数の差と温度差と素材どうしが接している長さ (本発明の 構造では、 はんだ付け部の対角長さ) の積に比例するので、 大面積のは んだ付け部がなく、 ュニッ 卜の横方向の寸法が、 シリコンチップ 9 0 1 の寸法より少し大きい程度の本発明の半導体ュニッ ト内で発生する熱応 力は比較的小さい。 さらに、 シリコンチップ 9 0 1 から見た上下の構造 が概略対称なので、 バイメタル作用によって生じるチップへの曲げ応力 も少ない。 In the structure of the present invention, the silicon chip 901 has a thermal expansion coefficient of about 3 ppm, while the external cathode electrode 903, the internal anode electrode 905, and the metal base 907 The thermal expansion unbalance occurs in the lateral direction in the unit due to the large thermal expansion coefficient of the material composing it. For example, copper is about 17 pm and A1 is about 24 ppm. The absolute value of the stress based on the difference between the coefficients of thermal expansion is proportional to the product of the difference between the difference between the coefficients of thermal expansion, the temperature difference, and the length of the contact between the materials (the diagonal length of the soldered part in the structure of the present invention). Therefore, the thermal stress generated in the semiconductor unit of the present invention, in which the lateral dimension of the unit is slightly larger than the size of the silicon chip 911, has no large-area soldered portion. Target small. Furthermore, since the upper and lower structures viewed from the silicon chip 91 are roughly symmetrical, the bending stress on the chip caused by the bimetallic action Also less.
半導体ュニッ 卜は上下方向が層状であり、 ュニッ 卜縦方向では、 熱膨 張係数の差に基づく熱応力の発生はほぼない。  The semiconductor unit has a layered structure in the vertical direction, and in the unit longitudinal direction, almost no thermal stress is generated due to the difference in thermal expansion coefficient.
第 9図の横方向の矢印でモジュール全体の横方向の熱膨張を表す。 各 ュニッ 卜は、 上下を外部カソー ド電極 9 0 3 と金属ベース 9 0 7で挟ま れている。 これらの材料として銅あるいは A 1 , 炭化珪素やシリコンや ゲルマニウムを銅や A 1 に分散させた低熱膨張で高熱伝導率の素材, 銅 や A 1 と Wや M o を積層した素材などを使用してもよい。 外部力ソー ド 電極 9 0 3 と金属べ一ス 9 0 7の材質を同じにすることが、 熱応力を小 さくするために重要である。 外部力ソ一 ド電極 9 0 3と金属べ一ス 907 の材質が同じであれば、 半導体ュニッ 卜上下の部材が同じだけ膨張収縮 し、 各半導体ユニッ トは横に平行移動しているだけであるので、 熱応力 が ¾生しない。 本発明の接合型半導体モジュール構造は、 シリコンチッ プ 9 0 1 で発生した熱が、 上下方向に、 概略バランスして流れるので、 外部力ソ一ド電極 9 0 3 と金属ベース 9 0 7の温度のアンバランスは小 さい。  The horizontal arrow in FIG. 9 indicates the horizontal thermal expansion of the entire module. Each unit is vertically sandwiched between an external cathode electrode 903 and a metal base 907. These materials include copper or A 1, silicon carbide, silicon, or germanium dispersed in copper or A 1, low thermal expansion and high thermal conductivity, and copper or A 1 laminated with W or Mo. You may. It is important to make the material of the external force source electrode 903 and the metal base 907 the same in order to reduce the thermal stress. If the material of the external force source electrode 903 and the metal base 907 are the same, the upper and lower members of the semiconductor unit expand and contract by the same amount, and each semiconductor unit simply moves horizontally in parallel. There is no thermal stress. In the junction type semiconductor module structure of the present invention, since the heat generated in the silicon chip 901 flows roughly balanced in the vertical direction, the temperature of the external force source electrode 903 and the temperature of the metal base 907 are increased. The imbalance is small.
第 9図の上下方向 3本の矢印力 、 各半導体ュニッ 卜の上下方向の熱膨 張を表す。 各半導体ユニッ トの構成材料が概略同じであり、 ユニッ ト間 で寸法もほぼ揃っているので、 ュニッ 卜の上下方向の熱膨張係数は各ュ ニッ トごとに揃っている。 従って、 上下を外部力ソ―ド電極 9 0 3 と金 属ベース 9 0 7でサン ドイ ッチされていても、 上下方向にュニッ 卜間で 応力を生じる心配は少ない。  The vertical force of three arrows in FIG. 9 represents the thermal expansion in the vertical direction of each semiconductor unit. Since the constituent materials of each semiconductor unit are substantially the same and the dimensions are almost the same between the units, the coefficient of thermal expansion in the vertical direction of the unit is the same for each unit. Therefore, even if the upper and lower parts are sandwiched by the external force source electrode 903 and the metal base 907, there is little fear that stress will be generated between the units in the vertical direction.
内部の充填樹脂 9 0 9は、 ュニッ 卜の上下方向の熱膨張に近い熱膨張 係数にすることが肝要である。 内部の充填樹脂 9 0 9 とュニッ 卜全体と しての上下方向の熱膨張を合わせなければ、 樹脂とュニッ 卜間で熱応力 が発生する。 樹脂ケース 9 0 8の熱膨張を、 外部力ソー ド電極 9 0 3及 び金属ベース 9 0 7 と揃えておく ことも、 横方向の応力発生を抑える上 で有効であが、 これは、 充填樹脂 9 0 9に対する熱膨張係数の要求に比 ベ厳密さが小さい。 It is important that the internal filling resin 909 has a thermal expansion coefficient close to the vertical thermal expansion of the unit. If the thermal expansion in the vertical direction of the filling resin 909 and the whole unit is not matched, the thermal stress between the resin and the unit Occurs. Aligning the thermal expansion of the resin case 908 with the external force source electrode 903 and the metal base 907 is also effective in suppressing the occurrence of stress in the horizontal direction. The strictness is smaller than the requirement of the thermal expansion coefficient for the resin 909.
樹脂の熱膨張係数は一般に金属よ り大きい。 従って、 樹脂にシリカの ような低熱膨張の素材を混合し、 樹脂の熱膨張係数を銅に近づけること ができる。 従って、 外部力ソー ド電極 9 0 3及び金属ベース 9 0 7 を、 銅または A 1 とすることで、 樹脂との整合が得られ、 モジュール全体の 熱応力を緩和できる。 各半導体ユニッ トの上下方 1 の熱膨張係数は、 最 も厚い部材である内部ァノー ド電極 9 0 5の熱膨張係数に近い。 内部ァ ノ一ド電極 9 0 5に銅あるいは Λ 1 を使用して、 充填樹脂 9 0 9の熱膨 張係数を合わせ込むことができる。  Resins generally have a higher coefficient of thermal expansion than metals. Therefore, a resin having a low thermal expansion such as silica can be mixed with the resin to make the thermal expansion coefficient of the resin close to that of copper. Therefore, when the external force source electrode 903 and the metal base 907 are made of copper or A1, matching with the resin is obtained, and the thermal stress of the entire module can be reduced. The thermal expansion coefficient of the upper and lower portions 1 of each semiconductor unit is close to the thermal expansion coefficient of the inner anode electrode 905 which is the thickest member. By using copper or Λ1 for the internal anode electrode 905, the thermal expansion coefficient of the filling resin 909 can be adjusted.
本発明の接合型半導体モジュールは、 各はんだ付け部の面積が小さい ので、 はんだ付けの品質を良好に保つことが容易である。 また、 ュニッ 卜あたりのチップ数が少ないので、 モジュールに組む前にチップ毎に良 否を選別することができるので ¾川上のメ リ ッ 卜が大きい。  In the junction type semiconductor module of the present invention, since the area of each soldered portion is small, it is easy to maintain good soldering quality. Also, since the number of chips per unit is small, the quality of each chip can be determined before assembling into a module.
以下、 本発明を、 他の実施例によりさらに其体的に説明する。  Hereinafter, the present invention will be further specifically described with reference to other examples.
(実施例 2 )  (Example 2)
実施例 2について、 第 1 図及び第 1 0図乃至第 1 3図を参照して説明 する。 第 1 図は、 本実施例の接合型 1 G Β Τモジュールを斜めから眺め たところである。 同図は、 内部が見えるように、 樹脂ケース 〗 0 2 を透 明に表示してあり、 ケース内に充填される樹脂を省略している。  Second Embodiment A second embodiment will be described with reference to FIGS. 1 and 10 to 13. FIG. 1 is an oblique view of the junction type 1 G-mode module of the present embodiment. In the figure, the resin case〗 02 is shown transparent so that the inside can be seen, and the resin filled in the case is omitted.
モジュールには N i めっきした銅ベース 1 0 1 上に 6個の I G B Tュ ニッ ト 1 1 3 と 3個のフリ一ホイールダイォー ドュニッ 卜 1 1 9が截置 されている。 合計 9個の前記ユニッ ト上に、 9個のユニッ トを全部接続 する形で外部カソー ド電極 1 0 3が載っている u 外部ァノー ド電極 1 (M は、 一部が外部力ソー ド電極 1 0 3の上を覆っている。 外部力ソー ド電 極 i 0 3の切欠部とその上を覆う外部ァノ一ド電極 i 0 4 との間には、 充填樹脂 (図示せず) が入り、 両者の絶縁を保つ。 樹脂で満たされた部 分については、 既定の電圧をかけたときに絶縁破壊を起こさなければ、 とくに電極間の距離の規定はない。 すなわち、 外部力ソー ド電極〗 0 3 と外部アノー ド電極 1 0 4の上下方向の距離は、 充填される樹脂の絶縁 耐力まで近づけることができる。 ところ力;、 モジュールの外壁では日本 電機工業会等の規格に定められた空間及び沿面の絶緣距離を確保するこ とが要求される。 例えば、 】 5 0 0 Vでは、 交流でも直流でも空間距離 が 2 0 ι請、 沿面距離が 2 8 讓必要とされている。 従って、 外部力ソー ド 電極 1 0 3 と外部ァノ一ド電極 1 0 4の横方向の距離については、 上記 规制が適用されるのである。 外部力ソー ド電極 1 0 3 をできるだけ大き く取るために、 外部力ソー ド電極 1 0 3に円形の穴を開け、 その中心に 外部ァノ一ド電極 1 0 4 を配置する構造もあり得るが、 円形の周囲全部 に絶縁距離の確保のためのスペースが必要になるので、 無駄スペースが 増す。 また、 円形の穴を開けた構造では、 組立の際に外部アノ ー ド電極The module has six IGBT units 113 and three freewheel diode units 119 cut on a Ni-plated copper base 101. Connect all 9 units on a total of 9 units U external Ano cathode electrode external cathode cathode electrode 1 0 3 in the form rests for 1 (M is partially covers the top of the external force source cathode electrode 1 0 3. External force saw de electrodes i 0 Filled resin (not shown) is inserted between the notch of No. 3 and the external anode electrode i 04 covering the notch to keep the two insulated. As long as insulation does not occur when a predetermined voltage is applied, there is no specific distance between the electrodes, that is, the vertical distance between the external force source electrode〗 0 3 and the external anode electrode 104 is The dielectric strength of the resin to be filled can be approached, but it is necessary to secure the space and creepage distance specified on the outer wall of the module specified by the standards of the Japan Electrical Manufacturers' Association. 】 At 500 V, both AC and DC have a clearance of 20 ι, creepage distance Therefore, the above-mentioned control is applied to the lateral distance between the external force electrode 103 and the external anode electrode 104. In order to make the electrode 103 as large as possible, a circular hole may be formed in the external force source electrode 103, and an external anode electrode 104 may be arranged at the center of the hole. Space is required around the entire area to secure the insulation distance, which increases wasted space, and in the case of a circular hole, the external anode electrode is used during assembly.
1 0 4 より前に外部カソ一 ド電極 1 0 3 を搭載しておく ことが必要とな り、 組立工程の自由度が滅る。 以上の理由により、 本実施例では、 外部 力ソー ド電極 1 0 3の一辺を切り取り、 そこに外部アノ ー ド電極 1 0 4 を覆い被せる構造にした。 It is necessary to mount the external cathode electrode 103 before 104, which reduces the degree of freedom in the assembly process. For the above reasons, in this embodiment, one side of the external force source electrode 103 is cut out, and the external anode electrode 104 is covered therewith.
手前の列の横に並んだ 3個と奥の列の横に並んだ 3個が I G B Tュニ ッ 卜 1 1 3であり、 中央の列の 3個がフリ—ホイールダイオー ドュニッ 卜 1 1 9である。 奥の列の 3個の I G B Tユニッ ト 1 1 3 と、 手前の列 の 3個の I G B Tユニッ ト 1 1 3の I G B Tチップ 1 0 6のゲ一 卜から、 ゲー ト槳合配線 1 2 3 を通して、 外部ゲ一 卜 ¾極 1 0 5に接続している。 本実施例では、 ゲー 卜集合配線 1 2 3に、 フッ素樹脂で絶縁被覆した銅 線を使用した。 半導体モジュールの外周部には、 樹脂ケース 1 0 2があ り、 モジュール内には、 熱膨張係数を概略銅と同じになるように調整し た充填樹脂 (図示せず) を満たす構造になっている。 Three IGBT units 113 along the front row and three rows next to the back row are freewheel diode units 119 in the center row. is there. From the gates of the three IGBT units 113 in the back row and the IGBT chips 106 of the three IGBT units 113 in the front row, It is connected to the external gate electrode 105 through the gate connection wiring 123. In this example, a copper wire insulated with a fluororesin was used for the gate collective wiring 123. A resin case 102 is provided on the outer periphery of the semiconductor module, and the module is filled with a filling resin (not shown) whose coefficient of thermal expansion is adjusted to be approximately the same as copper. I have.
I G B丁チップ 1 0 6は、 下がアノー ド (コレクタ) 、 上が力ソー ド (ェミ ッタ) であり、 フリ一ホイールダイオー ドチップ 1 0 7では、 下 が力ソー ド、 上がアノー ドである。 I G B丁とダイオー ドは逆並列に接 続されている。  In the IGB Dip Tip 106, the bottom is the anode (collector) and the top is the power source (emitter). In the free wheel diode tip 107, the bottom is the power source and the top is the anode. It is. IG B and the diode are connected in anti-parallel.
外部ァノ一ド電極 1 0 4に至る電流経路を説明する。 各ュニッ 卜の内 部ァノ一ド電極 1 1 1 及び内部ァノ一ド電極 1 1 7は前後方向に伸びた ァノー ド集合板 A 1 2 0につながっている。 3枚のァノ― ド集合板 A 1 20 のうち、 右端の 1枚のみ外部カソ一 ド電極 1 0 3の脇から見ることがで きる。 ァノ一 ド集合板 A 1 2 0は、 奥の 1 G B丁ュニッ 卜 1 1 3 , 中央 のフリーホイールダイオー ドユニッ ト 1 1 9、 及び手前の i G B Tュニ ッ 卜 1 1 3各 1 個ずつのァノ一ド電流を渠める。 左右に 3枚並ぶことで、 9個のュニッ 卜とつながる。 つぎに、 3枚のァノ一ド柒合板 A 1 2 0間 をつなぐ部材として、 アノー ド集合板 B 1 2 1 がある。 これは、 奥の列 の 1 G B Tュニヅ 卜 1 1 3 と中央の列のフリーホイールダイオー ドュニ ッ 卜 i 1 9の間の空間を左右に走っている。 もう一つ、 3枚のアノー ド 集合板 A 1 2 0間をつなぐ部材として、 ァノ ー ド集合板 C 〗 2 2がある。 これは、 中央の列のフリーホイールダイオー ドユニッ ト 1 1 9 と手前の 列の I G B Tュニッ 卜 1 1 3 との間の空間を左右に走っている。 ァノ ー ド集合板 B 1 2 1及びアノー ド集合板 C 1 2 2によって集められた、 い ちばん左のァノ一ド集合板 A 1 2 0の電流及び中央のァノ一ド集合板 A 1 2 0の電流が、 最終的にいちばん右のァノー ド集合板 A 1 2 0に集 まり、 外部アノー ド電極 1 0 4に至る。 A current path to the external anode electrode 104 will be described. The internal anode electrode 111 and the internal anode electrode 117 of each unit are connected to an anode assembly plate A120 extending in the front-back direction. Of the three anode assembly plates A120, only the rightmost one can be seen from the side of the external cathode electrode 103. The anode assembly plate A 120 is a 1 GB unit at the back 1 13, a freewheel diode unit 1 19 at the center, and one iGBT unit 1 1 3 at the front. Can drain current. By arranging three pieces on the left and right, nine units are connected. Next, as a member connecting the three anode plywoods A120, there is an anode assembly board B122. It runs left and right through the space between the 1 GBT unit 113 in the back row and the freewheel diode unit i 19 in the center row. As another member connecting the three anode aggregate plates A 120, there is an anode aggregate plate C〗 22. It runs left and right in the space between the freewheeling diode unit 119 in the center row and the IGBT unit 113 in the front row. The current of the left anode plate A 120 and the central anode plate collected by the anode plate B 122 and the anode plate C 122, respectively. The current of A120 finally collects on the rightmost anode collecting plate A120, and reaches the external anode electrode 104.
電力用半導体モジュールでは、 配線経路の誘導成分の整合が重要であ る。 本実施例の構造では、 外部力ソー ド電極 1 0 3に至る経路の誘導成 分は充分小さく、 誘導成分の整合に関する問題はない。 しかし、 外部ァ ノ一ド電極 1 0 4に至る経路ではアンバランスが生じている。 右端の列 が外部アノー ド電極 1 0 4に最も近いので、 誘導成分が小さく、 左端の 列が最も大きい。 各列の中でも、 中央のフリーホイールダイオー ドュニ ッ ト 1 1 9の誘導成分が小さくなつている。 このアンバランスはァノー ド側で生じているため問題ない。 カソー ド側に比べてアノー ド側のアン バランスは素子の動作に与える影響が小さいのである。 力ソー ドとゲー 卜の間に電圧を加えて駆動するため、 カソ一 ドの電位は安定していない といけないので、 カソー ド側のアンバランスは極力小さくする必要があ る。 それに比べて、 アノー ド側は比較的アンバランスに対する感受性が 鈍い。 また、 本実施例では 1 G B Tユニッ ト 1 1 3間のアンバランスが 小さく、 中央にフリ一ホイ一ルダイォー ドュニッ 卜 1 1 9 を配置したこ とにより、 I G B Tュニッ 卜 1 1 3間での整合が取れている。  In power semiconductor modules, matching of the inductive component of the wiring path is important. In the structure of this embodiment, the induction component of the path leading to the external force source electrode 103 is sufficiently small, and there is no problem with the matching of the induction component. However, there is an imbalance in the path leading to the external anode electrode 104. Since the rightmost column is closest to the external anode electrode 104, the inductive component is small and the leftmost column is largest. In each row, the induction component of the center freewheel diode unit 119 is smaller. There is no problem because this imbalance occurs on the anode side. The imbalance on the anode side has a smaller effect on the operation of the element than on the cathode side. Since a voltage is applied between the force source and the gate to drive the cathode, the potential of the cathode must be stable. Therefore, it is necessary to minimize the unbalance on the cathode side. In comparison, the anode is relatively insensitive to imbalance. In this embodiment, the imbalance between the IGBT units 113 is small because the imbalance between the 1 GBT units 113 is small and the freewheel diode unit 119 is arranged at the center. I got it.
1 G B Tユニッ ト 1 1 3には、 1個の I G B丁チップ 1 ◦ 6が搭載さ れている。 一辺 1 5 の正方形である。 チップ上 M 0緩衝板 1 0 8及び チップ下 M 0緩衝板 1 1 0で I G B Tチップ 1 0 6の上下を挟んでいる < チップ上 M o緩衝板 1 0 8は、 一辺 1 O mmの正方形で、 厚さが l min、 チ ップ下 M 0緩衝板 1 1 0は、 一辺 1 6 mmの正方形で、 厚さが 1 隨である < いずれも N i めっきしてあり、 はんだ付けで I G B Tチップ 1 0 6に接 着している。 上下の板で寸法が違うのは、 I G B Tチップ 1 0 6の上面 (表面) の周辺部 (ターミネーシヨン領域) の上に金属があってはいけ ないからである。 I G B Tチップ 1 0 6の上面 (表面) の周辺部は、 チ ップ内に加わる電界が表面に現れる部分である。 電界を均一に出さなけ れば異常放電を起こすため、 この部分には F L R (Fi el d Limi t i ng Ri ng) 等の特別の工夫がなされている。 従って、 この部分の上側数匪には、 電 界を乱す電気の良導体ゃィォンを近づけてはいけない。 The 1 GBT unit 113 has one IGB chip 1 ◦6. It is a square with 15 sides. The top and bottom of the IGBT chip 106 are sandwiched between the M0 buffer plate 108 on the chip and the M0 buffer plate 110 below the chip. <The Mo buffer plate 108 on the chip is a square with a side of 1 O mm. , Thickness l min, under chip M0 buffer plate 110 is a square with 16mm on each side and thickness is arbitrary <All are Ni plated and soldered IGBT chip It is connected to 106. The difference between the upper and lower plates is that there should be no metal on the periphery (termination area) of the top (front) surface of the IGBT chip 106 Because there is no. The periphery of the upper surface (surface) of the IGBT chip 106 is a portion where an electric field applied to the chip appears on the surface. If the electric field is not generated uniformly, an abnormal discharge will occur. Therefore, special measures such as FLR (Field Limi ting Ring) have been applied to this part. Therefore, a good conductor of electricity that disturbs the electric field must not be close to the upper marauder in this part.
従来のワイヤボンディ ングを前提としたシリコンチップでは、 チップ 表面の電極に A 1 (或いは、 若干の添加元素を追加した A 1 合金) を使 用することが多い。 しかし、 本発明の構造では、 シリコンチップの両面 をはんだ付けするため、 チップ表面にも裏面と同じ、 はんだ付け可能な 金属被膜が必要になる。 本実施例では、 I G B丁チップ 1 0 βの両面を A 1 — T i — N i —金の 4層の多層膜構造と した。  Conventional silicon chips based on wire bonding often use A1 (or A1 alloy with some added elements) for the electrodes on the chip surface. However, in the structure of the present invention, since both sides of the silicon chip are soldered, the chip surface requires the same solderable metal film as the rear surface. In this embodiment, both surfaces of the IGB chip 10β have a multilayer structure of four layers of A1-Ti-Ni-gold.
チップ下 M o緩衝板 1 1 0の下には内部アノー ド電極 1 1 1 がある。 これは、 一辺 2 0 mmで、 厚さが 2 mmの銅板である。 また、 内部アノー ド 電極 1 1 1 の下には、 アルミナ絶緣板 1 1 2があり、 銅べ一ス 1 0 1 と 電気的に絶縁している。  Below the Mo buffer plate 110 below the chip is the internal anode electrode 111. This is a copper plate with a side of 20 mm and a thickness of 2 mm. An alumina insulating plate 112 is provided below the internal anode electrode 111, and is electrically insulated from the copper base 101.
チップ上 M o緩衝板 1 0 8の上に配置した、 高さ調節用銅ブロック Copper block for height adjustment, placed on the Mo buffer plate 108 on the chip
1 0 9について説明する。 サイズは一辺 1 0 mmで、 厚さは i O mniである。 上述した絶縁距離の規格を満足するためには、 モジュール下の銅ベース1 109 will be described. The size is 10 mm on each side and the thickness is i O mni. In order to satisfy the above insulation distance standard, the copper base under the module must be
1 0 1 とモジュール上の外部電極群の距離を確保する必要がある。 その ため、 モジュールの高さを一定値より大きく しなければならない。 モジ ユール高さ方向の距離を確保するために、 モジュール内では調節川プロ ックが必要になる。 モジュール内の熱抵抗が増える原因になるので、 こ のブロックの厚さは必要最小限に止めることが望ましい u 高さ調節用銅 ブロック 1 0 9は、 ァノ 一 ド^合板 A 1 2 0 , ァノ一 ド集合板 B 1 2 し 及びアノー ド集合板 C 1 2 2、 すなわち、 内部アノー ド電極 1 1 1 、 或 いは内部ァノ一ド電極 1 1 7 と外部ァノ ー ド電極 1 0 4 とを結ぶァノ一 ド配線と、 外部力ソー ド電極 1 0 3の底面との上下の距離を保つと同時 に、 I G B Tチップ 1 0 6或いはフリ一ホイールダイォー ドチップ 1 07 の周囲の耐圧を確保するための領域 (上述した、 F L R等を施したター ミネーシヨン部分) 上の空問を上下方向に充分確保する。 It is necessary to secure the distance between 101 and the external electrode group on the module. Therefore, the height of the module must be larger than a certain value. In order to secure the distance in the module height direction, a regulating river block is required in the module. It may cause the thermal resistance increases in the module, u height adjusting copper block 1 0 9 thickness desirably kept to the minimum necessary for this block, § Roh one de ^ plywood A 1 2 0, Anode collecting plate B 1 2 and anode collecting plate C 1 2 2, that is, internal anode electrode 1 1 1, or Or while maintaining the vertical distance between the ground wire connecting the internal anode electrode 117 and the external anode electrode 104 and the bottom of the external force electrode 103. In addition, a sufficient space between the IGBT chip 106 and the free wheel diode chip 107 in the area for ensuring the withstand voltage (the above-described termination portion provided with FLR, etc.) is sufficiently secured in the vertical direction.
フリーホイールダイオー ドユニッ ト 1 1 9には、 1個のフリーホイ一 ルダイオー ドチップ 1 0 7が搭載されている。 寸法は一辺 1 5匪の正方 形である。 フリーホイールダイオー ドチップ 1 0 7の上下をチップ上 M o緩衝板 1 1 4及びチップ下 M o緩衝板 1 1 6で挾んでいる。 チップ 上 M o緩衝板 1 1 4は、 一辺 1 O inmの正方形で、 厚さが l n 、 チップ下 M o緩衝板 1 1 6は、 一辺 1 6 の正方形で、 厚さ 1 關である。 いずれ も N i めっきしてあり、 はんだ付けでフリーホイールダイォー ドチップ 1 0 7 に接着している。 上下の板で寸法が違うのは、 フリーホイールダ ィオー ドチップ 1 0 7の上面 (表面) の周辺部で耐圧を持たせているか らである。 この部分には強い電界がかかるので、 電気の良導体やイオン を近づけてはいけない。  The freewheel diode unit 119 has one freewheel diode chip 107 mounted thereon. The size is a square of 15 sides. The upper and lower sides of the freewheel diode chip 107 are sandwiched between a Mo buffer board 114 above the chip and a Mo buffer board 116 below the chip. The Mo buffer plate 114 on the chip is a square with a side of 1 O inm and a thickness of l n, and the Mo buffer plate 116 below the chip is a square with a side of 16 and a thickness of one. All are plated with Ni and adhered to the freewheel diode chip 107 by soldering. The difference between the dimensions of the upper and lower plates is due to the pressure resistance at the periphery of the top surface (front surface) of the freewheel diode chip 107. Since a strong electric field is applied to this part, keep good conductors of electricity and ions away.
フリーホイールダイオー ドチップ 1 0 7 も、 】 G B Tチップ 1 0 6 と 同じく、 表面側にもはんだ付け用の A 】 一 T i 一 N i 一金の 4層の多層 膜構造電極を配置した。  The freewheel diode chip 107, like the] GBT chip 106, also had a four-layer, multi-layer electrode consisting of A] -Ti-Ni-gold for soldering on the front side.
フリーホイールダイォー ドュニッ 卜 1 1 9はチップ上 M o緩衝板 1 14 にゲ一 卜用の穴がないこと以外は I G B丁ユニッ ト 1 1 3 と同じである。 第 1 0図を使用して I G B Tユニッ ト 1 1 3を、 第 1 1 図を使用して フリーホイールダイオー ドユニッ ト 1 】 9 を説明する。 I G B Tチップ 1 0 6の中心には、 ゲー ト端子がある。 ゲー ト信号がチップ全体に行き 渡るためには、 チップの中央にゲー ト端子を備えるのが最良である。 ゲ — 卜端子にゲー ト配線 1 0 0 7 をゲー 卜川はんだ 1 0 0 8ではんだ付け する。 さらに、 チップ上 M o緩衝板 1 0 8の中央部に穴を開け、 高さ調 節用銅プロック 1 0 9のチップ上 M o緩衝板 1 0 8 と接する面に溝を掘 つて、 ゲ一 卜配線 1 0 0 7 を通し、 高さ調節/ H銅ブロック 1 0 9の脇か ら引き出す。 The freewheel diode unit 119 is the same as the IGB unit 113 except that there is no gate hole in the Mo buffer plate 114 on the chip. The IGBT unit 113 will be described with reference to FIG. 10, and the freewheel diode unit 1] 9 will be described with reference to FIG. At the center of the IGBT chip 106 is a gate terminal. In order for the gate signal to spread throughout the chip, it is best to have a gate terminal in the center of the chip. Get — Solder the gate wiring 1 0 7 to the gate terminal with gate river solder 1 0 8. Furthermore, a hole was made in the center of the Mo buffer plate 108 on the chip, and a groove was dug in the surface of the copper block for height adjustment 109 that was in contact with the Mo buffer plate 108 on the chip. Pull out from the side of height adjustment / H copper block 109 through wiring 107.
これに対して、 フリーホイールダイオー ドチップ 1 0 7 にはゲ一 卜力 ない。 従って、 チップ上 M o緩衝板 1 1 4には穴がなく、 高さ調節用銅 ブロック 1 1 5に溝がない点力 I G B Tュニッ 卜 1 1 3 とフリーホイ —ルダイォ一 ドュニッ 卜 1 1 9の相違である。 フリーホイ一ルダイォー ドチップ 1 0 7は、 アノー ドを上にして搭載されるため、 内部アノー ド 甯極 1 1 7にはフリーホイールダイオー ドチップ 1 0 7の力ソー ドが接 続される。 力ソー ドが接続されるのにアノー ドと称するのは、 1 GBTチッ プ 1 0 6用の内部アノー ド電極 1 1 1 と、 名称の統一を図るためである c 第 1 2図は、 I G B Tチップ 1 0 6 を斜め上方から眺めたものである 図では、 I G B Tチップアノー ド面 1 2 0 4は、 下に隠れている。 I GBT チップ力ソー ド面 1 2 0 3を大きく分けると、 二つの領域になる。 中央 部の回路形成領域 1 2 0 1 と周辺部の耐 )1·:確保領域 1 0 2である。 耐 圧確保領域 1 2 0 2では、 電界がチップ上方の空間に漏れているため、 上方に導電体を配置しないようにする必要がある。 チップ上 Μ ο緩衝板On the other hand, the freewheel diode chip 107 has no gain. Therefore, the Mo buffer plate 1 14 on the chip has no hole and the copper block 1 15 for height adjustment has no groove. The difference between the IGBT unit 113 and the freewheel unit unit 119 It is. Since the freewheel diode chip 107 is mounted with the anode facing upward, the power source of the freewheel diode chip 107 is connected to the internal anode pole 117. The called anodic to force saw de is connected, 1 GBT chip 1 0 6 internal anodic electrode 1 1 1 for, c first 2 FIG is order to unify the name, IGBT In the figure where the chip 106 is viewed obliquely from above, the IGBT chip anode surface 124 is hidden below. When the GBT chip force source surface 1203 is roughly divided, it is divided into two areas. The circuit forming area 122 1 in the center and the resistance area 1... In the peripheral area are secured areas 102. Since the electric field leaks into the space above the chip in the withstand voltage securing region 1222, it is necessary not to dispose a conductor above. On chip 緩衝 ο Buffer plate
1 0 8及び高さ調節用銅ブロック 1 0 9力'、'、 I G Β Τチップ〗 0 6よ り 小さいのは、 耐圧確保領域 1 2 0 2の ヒ方を開けておくためである。 回 路形成領域 1 2 0 1 の中央部にゲ— 卜電極 1 2 0 6がある。 ゲ— 卜電極The reason why it is smaller than 108 and the height adjusting copper block 109, ',', IG Τ {chip} 06 is to keep the open side of the withstand voltage securing area 122. A gate electrode 1206 is provided at the center of the circuit forming region 1201. Gate electrode
1 2 0 6の周 IIの回路形成領域 1 2 0 1 には、 カソ一 ド電極 1 2 0 5が 配置されている。 フリーホイールダイオー ドチップ 1 0 7では、 ァノー ド電極もカソー ド電極もべた一面である力 】 G 13 Τチップ 1 0 6では. カソー ド電極 1 2 0 5は図のように短冊状の形状で、 数本が並んでいる 回路形成領域 1 2 0 1 の表面近くには、 ゲー 卜駆動のための M O S領域 がある。 M O Sは外力の影響を受けやすいので、 外力を受けやすい電極 を M O Sの直上に設けないためである。 すなわち、 短冊状に M O S部分 を形成し、 M O Sの存在しない、 残りの短冊状の部分に力ソー ド電極 1 2 0 5 を形成してある。 Cathode electrodes 125 are arranged in the circuit formation region 1201 on the periphery II of the circuit 206. In the freewheel diode tip 107, both the anode electrode and the cathode electrode are on one side. G13 Τ In the tip 106. The cathode electrode 125 has a strip shape as shown in the figure, and a MOS region for gate drive is provided near the surface of the circuit forming region 1221, in which several are arranged. This is because MOS is susceptible to external forces, and electrodes that are susceptible to external forces are not provided directly above MOS. That is, a MOS portion is formed in a strip shape, and a force source electrode 125 is formed in the remaining strip portion where no MOS is present.
本実施例の接合型 I G B Tモジュールの製造方法を第 1 3図に従って 説明する。 図は、 左半分が製造工程、 右半分が各工程終了後 (次の工程 開始前) の状態を断面で示す。  A method of manufacturing the junction type IGB T module of this embodiment will be described with reference to FIG. In the figure, the left half shows the manufacturing process, and the right half shows the state after each step is completed (before the next step is started).
( 1 ) ユニッ ト組立  (1) Unit assembly
予め静特性を調べて良品と評価された 1 G B Τチップ 1 0 6及びフリ —ホイ—ルダイォー ドチップ 1 0 7 を半導体ュニッ 卜に搭載する。 図で は、 I G B Tチップ 1 0 6 を搭叔した I G 13 Τユニッ ト 1 1 3 を示す。 本実施例では高さ調節用銅ブロック 1 0 9及び高さ調節用銅ブロック A 1GB chip 106 and a freewheel diode chip 107, which have been evaluated in advance for static characteristics and evaluated as good, are mounted on a semiconductor unit. The figure shows an IG13 @ unit 113 with an IGBT chip 106 mounted. In this embodiment, the copper block for height adjustment 109 and the copper block for height adjustment
1 1 5 を載せた状態で半導体ユニッ トとしている。 この工程では、 高さ 調節用銅ブロック 1 0 9 まで搭載する。 各層は、 はんだ付けで接着され ている。 I G Β Τユニッ ト 1 1 3では 6個所、 フリーホイールダイォー ドュニッ 卜 1 1 9で 5個所のはんだ付け個所がある。 これらを、 本実施 例では一括して行った。 もちろん、 数回に分けてはんだ付けを行っても 差し支えない。 A semiconductor unit is mounted with 1 1 5 on top. In this process, up to the height adjustment copper block 109 is mounted. Each layer is bonded by soldering. IG Β 6 There are six soldering points in unit 113 and five in freewheel diode unit 119. These are collectively performed in the present embodiment. Of course, soldering may be performed several times.
( 2 ) ュニッ 卜選別  (2) Unit sorting
本発明の特徴である、 チップ単位での選別を行う。 半導体ユニッ ト搭 載前でも、 測定用の針をチップに刺して、 静特性の測定は可能である。 静特性とは、 耐圧, オン電圧等の、 電流や電圧の変化を伴わない測定項 目である。 これに対して、 動特性、 すなわちスイ ッチング特性や安全動 作領域の測定、 或いはチップを ¾熱させる測定は、 ^導成分までを含め た電流の供給が正常でないと不可能であり、 従来は半導体モジュールを 組立後に測定していた。 本発明では、 モジュールに部品を組み込む前の 工程で総ての項 0の測定を行い、 ュニッ 卜単位での選別ができるのであ る。 図では、 選別の結果選ばれた I G B丁ュニッ 卜 1 1 3及びフリ一ホ ィールダイォー ドュニッ 卜 1 1 9 をそれぞれ一つずつ表示してある。 Sorting on a chip basis, which is a feature of the present invention, is performed. Even before the semiconductor unit is mounted, the static characteristics can be measured by inserting a needle for measurement into the chip. Static characteristics are measurement items that do not involve changes in current or voltage, such as withstand voltage and on-voltage. On the other hand, dynamic characteristics such as switching characteristics and safe dynamic The measurement of the working area or the measurement of heating the chip is not possible unless the supply of current including the conductive component is normal. Conventionally, measurement was performed after assembling the semiconductor module. In the present invention, all the items 0 are measured in the process before assembling the components into the module, and the sorting can be performed in units of units. In the figure, one IGB unit and one free-wheel diode unit selected from the selection are displayed.
( 3 ) ュニッ 卜配置  (3) Unit layout
選別されたュニッ 卜を銅ベース 1 0 1 上に並べる。 アルミナ絶緣板下 はんだ i 3 0 1 によるはんだ付けは、 この工程で実施してもよいし、 次 の工程或いはその次の工程とまとめて行ってもよい。 本工程で、 アルミ ナ絶縁板下はんだ 1 3 0 1 をはんだ付けする方法が、 位置ずれを生じる 恐れがなく、 確実に製造できる。 逆に、 次の次の Γ.程で 3工程分を一括 してはんだ付けすれば、 工数が少なく、 コス ト的に有利である。 ただし、 外部カツ一 ド電極 1 0 3がモジュール内部を隠すので、 検査性が悪くな る。 本実施例では、 検査性とのからみから、 両者の中間を取り、 カソー ドのはんだ付けと同時に行うことを避けて、 次の工程で、 ァノー ド及び ゲ一 卜のはんだ付けと 緒にこの部分のはんだ付けを行うことにしてい る。  The selected units are arranged on the copper base 101. The soldering using the solder i 301 under the alumina insulating plate may be performed in this step, or may be performed in the next step or in the next step. In this step, the method of soldering the solder under the alumina insulating plate 1301 can be reliably manufactured without the risk of displacement. Conversely, if the three steps are soldered all together in the next step (1), the number of steps is small and the cost is advantageous. However, since the external cut electrode 103 hides the inside of the module, the testability deteriorates. In the present embodiment, in consideration of the inspectability, the intermediate between the two is avoided, and it is not necessary to perform the soldering at the same time as the soldering of the cathode. We are going to solder.
本実施例では、 第 1 図のように半導体ュニッ 卜が 3列並ぶ。 また、 横 一列に同種のユニッ トが並ぶ。 しかし、 第 1 3図では、 図が複雑になる ことを避けて 2列に、 しかも、 種類の異なるユニッ トを並べて表示した < すなわち、 第 1 3図では左を I G B Tユニッ ト 1 1 3、 右をフリーホイ ールダイオー ドユニッ ト 1 1 9 とした。 従って、 第 1 3図は、 第 1 図の 一部を切り出した断面に基づいてはいる力 特定の断面をそのまま表し ているわけではない。 ( 4 ) アノー ド、 ゲー 卜接続 In this embodiment, three rows of semiconductor units are arranged as shown in FIG. Units of the same type are arranged side by side. However, Fig. 13 shows two rows of different types of units side-by-side to avoid complicating the diagram. <In other words, in Fig. 13, the left is the IGBT unit 113 and the right is the right. Was set to the freewheel diode unit 119. Therefore, FIG. 13 does not represent the force-specific cross section based on the cross section obtained by cutting out a part of FIG. 1 as it is. (4) Anode and gate connection
外部ァノ一ド電極 1 0 4 , 外部ゲー 卜電極 1 0 5, ァノ—ド集合板 A 1 2 0 ,アノー ド集合板 B 1 2 1 ,ァノ一 ド集合板 C 1 2 2、 及びゲー 卜集合配線 1 2 3 を一体成形した樹脂ケース 1 0 2 を銅ベース 1 0 1 上 に搭載する。 この際、 アノー ド端子アーム接着部 1 3 0 2及びゲー ト配 線接着部 1 3 0 3は、 はんだ付け、 樹脂ケース接着部 1 3 0 4は接着剤 でそれぞれ接着する。 本実施例では、 アルミナ絶縁板下はんだ 1 3 0 1 のはんだ付けも同時に行う。  External anode electrode 104, external gate electrode 105, anode assembly plate A120, anode assembly plate B121, anode assembly plate C122, and The resin case 102 in which the gate collective wiring 123 is integrally molded is mounted on the copper base 101. At this time, the anode terminal arm bonding portion 1302 and the gate wiring bonding portion 1303 are bonded by soldering, and the resin case bonding portion 1304 is bonded by an adhesive. In this embodiment, soldering of the solder under the alumina insulating plate 1301 is performed at the same time.
( 5 ) カソー ド接続  (5) Cathode connection
外部力ソー ド電極 1 0 3 を接着する。 この工程の後では、 外部カソー ド電極 1 0 3がモジュール内をほとんど ¾い隠すので、 他の工程とはん だ付けを兼用しない方がよい。 外部アノ ー ド電極 1 0 4が外部力ソー ド 電極 1 0 3の一部に冠るので、 外部力ソー ド電極 1 0 3 を外部アノー ド 電極 1 0 4の下に潜り込ませて載置することが必要である。 第 1 図は、 本工程終了時点を表わす。  Adhere external force source electrode 103. After this step, the external cathode electrode 103 almost hides the inside of the module, so it is better not to use soldering for other steps. Since the external anode electrode 104 covers a part of the external force electrode 103, the external force electrode 103 is sunk under the external anode electrode 104 and placed. It is necessary. Figure 1 shows the end of the process.
( 6 ) 樹脂充填  (6) Resin filling
充填樹脂 1 3 0 6 を流し込んで、 モジュールが完成する。 本実施例で は熱硬化性の樹脂に酸化珪素を主成分とする、 熱膨張係数調整用のフィ ラーを混入した樹脂を使用した。 光が入リ込むことによる誤動作を避け るために、 樹脂は黒く着色してある。  The module is completed by pouring the filling resin 13 06. In this example, a resin containing silicon oxide as a main component and a filler for adjusting a thermal expansion coefficient mixed therein was used. The resin is colored black to avoid malfunction due to light entering.
(実施例 3 )  (Example 3)
実施例 3について、 第 1 4図乃至第 1 6図を参照して説明する。 第 1 4図は、 本発明による他の接合型 I G B Tモジュールを斜めから眺め た図である。 同図は、 内部が見えるように、 樹脂ケース 1 4 0 2 を透明 にしてあり、 ケース内に充填された樹脂を省略してある。 本実施例の半導体モジュールは、 耐圧及び ia流^量とも実施例 2によ るモジュールと同じであが、 ベース及び電極の材質が実施例 2 と異なる。 本実施例では、 Λ 1ベース 1 4 0 1 を使用した。 横方向の熱膨張係数を 合わせるため、 外部力ソ― ド電極 1 4 0 3 , 外部ァノ― ド電極 1 4 0 4 、 及び外部ゲー 卜電極 1 4 0 5の材質も A 1 とした。 A 1 は、 銅に比べて 軽く、 低価格であるという利点がある。 その反面、 電気伝導度及び熱伝 導率が銅より小さいという欠点がある。 電気伝導度に関しては、 電極の 寸法がもともと大きいので、 問題にはならない。 また他の部材に比べて A 1 の熱伝導率が大きいので、 熱伝導率に関してもとくに問題はない。 ただし、 熱膨張は問題である。 すなわち、 A 1 は銅に比べて熱膨張係数 が大きいので、 シリコンとの熟膨張係数差が拡大するのである。 この問 题に閣しては、 次のように対処した。 すなわち、 モジュール全体として は、 下側のベースと上側の電極を同じ材質とすることで、 横方向の然膨 張係数を揃えて、 大きな寸法での熱膨張係数の不整合を回避した。 シリ コンとの熱膨張係数差の増加については、 つぎのようにして回避した。 すなわち、 シリコンチップに近い位置にある I G B Tュニッ 卜 1 4 0 7 及びフリーホイールダイォ一 ドュニッ 卜 1 4 0 8 を構成する部材に、 銅 を採用した。 その結果、 シリコンチップから眺めた熱膨張係数差は、 実 施例 2 と同じとなった。 内部に充填される樹脂 (図示しない) の熱膨張 係数を、 モジュールのたて方向の熟膨張に合わせるため、 銅に合わせた;Third Embodiment A third embodiment will be described with reference to FIGS. FIG. 14 is an oblique view of another junction type IGBT module according to the present invention. In the figure, the resin case 1402 is made transparent so that the inside can be seen, and the resin filled in the case is omitted. The semiconductor module according to the present embodiment is the same as the module according to the second embodiment in both the withstand voltage and the ia flow rate, but is different from the second embodiment in the material of the base and the electrodes. In this embodiment, the Λ1 base 1401 was used. The material of the external force source electrode 144, the external anode electrode 144, and the external gate electrode 144 was also set to A1 in order to match the thermal expansion coefficient in the lateral direction. A1 has the advantage of being lighter and cheaper than copper. On the other hand, there is a disadvantage that the electric conductivity and the heat conductivity are smaller than those of copper. Regarding electrical conductivity, it is not a problem because the dimensions of the electrodes are naturally large. Also, since the thermal conductivity of A 1 is higher than that of other members, there is no particular problem regarding the thermal conductivity. However, thermal expansion is a problem. In other words, A 1 has a larger coefficient of thermal expansion than copper, so the difference between the maturing coefficient of silicon and that of silicon increases. The Cabinet addressed the question as follows. In other words, for the module as a whole, the lower base and the upper electrode are made of the same material, so that the expansion coefficients in the horizontal direction are made uniform and the mismatch of the thermal expansion coefficient in large dimensions is avoided. An increase in the difference in thermal expansion coefficient from silicon was avoided as follows. That is, copper was used for the members constituting the IGBT unit 1407 and the freewheel diode unit 144 located near the silicon chip. As a result, the difference in thermal expansion coefficient as viewed from the silicon chip was the same as in Example 2. The coefficient of thermal expansion of the resin (not shown) filled inside was adjusted to copper to match the vertical expansion of the module in the vertical direction;
I G B Tュニッ 卜 1 4 0 7及びフ リーホイールダイオー ドュニッ 卜 1 408 の全体と しての上下方向の熱膨張係数が、 最も大量に使われている銅に 近いからである。 熱的, 電気的性能からも、 熱流及び電流の密度が高い 各ユニッ ト内の部材を A 1 にせず、 実施例 2と同じく銅にすることが好 ましい。 シリコンチップを保護する観点から、 樹脂ケース I 4 0 2の熱 膨張係数も、 銅に合わせた。 最終的に、 本実施例によるモジュールは、 上下方向の熱膨張係数を銅、 左右及び前後方向の熱膨張係数を A 1 で揃 えた。 This is because the overall thermal expansion coefficient of the IGBT unit 1407 and the freewheel diode unit 1408 is close to that of the most widely used copper. In terms of thermal and electrical performance, it is preferable that the members in each unit having a high heat flow and current density are not A1, but copper as in the second embodiment. From the viewpoint of protecting the silicon chip, the heat of the resin case I 402 The expansion coefficient was also adjusted to copper. Finally, in the module according to the present embodiment, the coefficient of thermal expansion in the vertical direction was set to copper, and the coefficient of thermal expansion in the left, right, front and rear directions was set to A 1.
実施例 2 と違う点は、 外部カソ一 ド電極 1 4 0 3と外部ァノ一ド電極 1 4 0 4の重なる部分である。 実施例 2では、 この部分には充填樹脂 The difference from the second embodiment is that the external cathode electrode 144 and the external anode electrode 144 overlap. In Example 2, the filling resin
1 3 () 6が浸入する構造になっている。 それに対して、 本実施例では、 樹脂の代わりに、 アルミナ絶縁板 1 4 0 6が挾まっている。 A 1 は銅に 比べて熱伝導率が小さいので、 それを補う 目的から、 外部アノー ド電極1 3 () 6 has a structure to enter. On the other hand, in this embodiment, an alumina insulating plate 1406 is sandwiched in place of the resin. A1 has a lower thermal conductivity than copper, so to compensate for this, an external anode electrode
1 4 0 4にも外部カソー ド電極 1 4 0 3に伝わった然の一部を伝え、 ト 一タルの熱抵抗を減らす構成にした。 A part of what was transmitted to the external cathode electrode 1403 was also transmitted to 1444 to reduce the total thermal resistance.
この部分を、 第 1 5図に拡大して示す。 図は、 外部力ソー ド電極 1403 と外部アノー ド雷極 1 4 0 4の中央を通る面で切断したところである。 外部力ソ一ド電極 1 4 0 3 と外部ァノ一ド電極 1 4 0 4の重なる部分に アルミナ絶緣板 1 4 0 6 を挾んである。 アルミナに代表されるセラミ ツ クスは、 有機物の樹脂に比べると二桁程度熟伝導率が大きいので、 モジ ユール内の I G B Tュニヅ 卜 1 4 0 7及びフリ一ホイールダイオー ドュ ニッ ト 1 4 0 8から外部力ソ一ド電極 1 4 0 3に流入した熱をアルミナ 絶緣板 1 4 0 6が受け取り、 外部ァノ一ド電極 1 4 0 4に渡すことがで きる。 さらに、 樹脂を隙間に充填する場合には、 隙間が少なく とも 1 匪 程度ないと良好に樹脂を充填できないが、 絶縁板を挟む場合には、 せい ぜぃ 0 . 5 mm 程度の板厚で'充分である。 熱伝導率と絶縁物の厚さの両者 の効果が相乗され、 この部分の熱抵抗が小さくなる。 その結果、 外部ァ ノ一ド電極 1 4 0 4が熱的に結合され、 外部ァノ一ド電極 1 4 0 4 も放 熟に寄与することができる。 本実施例では、 外部ァノ一 ド電極 1 4 0 4 は、 電気的にアノー ドにつながつている力、 熱的には力ソー ドにつなが つている。 This part is shown enlarged in Fig. 15. The figure shows a section taken along the plane passing through the center of the external force source electrode 1403 and the external anode lightning pole 144. An alumina insulating plate 144 is sandwiched between the external force electrode 1403 and the external anode electrode 144. Ceramics typified by alumina have a two-digit higher maturation conductivity than organic resins, so the IGBT unit 1407 and freewheel diode unit 1408 in the module The heat flowing into the external force source electrode 1403 is received by the alumina insulating plate 144 and can be transferred to the external anode electrode 144. Furthermore, when filling the gap with resin, the resin cannot be filled well unless the gap is at least about 1 band.However, when the insulating plate is sandwiched, the thickness should be at most about 0.5 mm. Is enough. The effects of both the thermal conductivity and the thickness of the insulator are synergistic, and the thermal resistance in this area is reduced. As a result, the external anode electrode 144 is thermally coupled, and the external anode electrode 144 can also contribute to the ripening. In this embodiment, the external anode electrode 144 is electrically connected to the anode, and thermally connected to the force source. Is wearing.
本実施例の接合型半導体モジュールの製造方法を第 1 6図を使用して 説明する。 図は、 左半分が製造工程、 右半分が各工程終了後 (次の工程 開始前) の状態を断面で示す。  A method for manufacturing the junction type semiconductor module of this embodiment will be described with reference to FIG. In the figure, the left half shows the manufacturing process, and the right half shows the state after each step is completed (before the next step is started).
( 1 ) ュニッ 卜組立、 及び ( 2 ) ュニッ 卜選別  (1) Unit assembly and (2) Unit sorting
上記 2工程は、 実施例 2 と同じである。  The above two steps are the same as in Example 2.
( 3 ) ュニッ 卜配置  (3) Unit layout
選別されたュニッ 卜を A 1ベース 1 4 0 1 上に並べる。 ュニッ 卜取り 付けはんだ 1 6 0 1 を A 1 ベース 1 4 0 1 と 1 G B Tユニッ ト 1 4 0 7 或いはフリーホイールダイオー ドュニッ 卜 1 4 0 8との間に載置する。  The selected units are arranged on the A1 base 1401. The unit mounting solder 1601 is placed between the A1 base 1401 and the 1GBT unit 1407 or the freewheel diode unit 1408.
( 4 ) ゲー 卜接続  (4) Gate connection
外部ゲー 卜電極 1 4 0 5 , ァノ 一 ド集合板 A 1 0 9 , ァノ ー ド集合 板 B 1 4 1 0 , アノ ー ド集合板 C 1 4 1 1 、 及びゲー 卜集合配線 1412を 一体成形した樹脂ケース 1 4 0 2を A 1 ベース 1 4 0 1 上に搭載する。 実施例 2 と同じく、 ァノー ド端子アーム接着部 1 6 0 2及びゲー 卜配線 接着部 1 6 0 3で、 樹脂ケース 1 4 0 2 と一体の各配線部材を各ュニッ 卜に接続すると同時に、 ュニッ 卜取り付けはんだ 1 6 0 1 を溶融して、 各ュニッ 卜を A 】 ベース 1 4 0 1 に接着する。 また、 樹脂ケース 1402は. 接着剤による樹脂ケース接着部 1 6 04で、 A 1 ベース 1 4 0 1 に接着 される。 本実施例が実施例 2 と異なる点は、 樹脂ケース 1 4 0 2に外部 アノー ド電極 1 4 0 4が付いていないことである。 そのため、 実施例 2 よ りも各はんだ付け個所の検査が容^である。  External gate electrode 1 4 0 5, anode assembly plate A 1 0 9, anode assembly plate B 1 4 10, anode assembly plate C 1 4 11 1, and gate assembly wiring 1412 The integrally molded resin case 1402 is mounted on the A1 base 1401. As in the second embodiment, each wiring member integrated with the resin case 1402 is connected to each unit by the anode terminal arm bonding portion 1602 and the gate wiring bonding portion 1603, and at the same time, the unit is connected. The unit solder is melted, and each unit is bonded to the A] base 1401. The resin case 1402 is bonded to the A1 base 1401 at a resin case bonding portion 1604 using an adhesive. This embodiment is different from the second embodiment in that the resin case 1442 does not have the external anode electrode 144. Therefore, inspection of each soldering point is easier than in the second embodiment.
( ) カソー ド接続  () Cathode connection
アルミナ絶縁板】 4 0 6 を介して外部ァノ一ド電極 1 4 04 と一体に 成形された外部カソ一ド電極 1 4 0 3 を I G B Tュニッ 卜 】 4 0 7及び フリーホイールダイォ一 ドュニッ 卜 1 4 0 8の上に載置し、 外部カソー ド電極接着部 1 6 0 5で接着する。 本工程の前に、 外部アノー ド電極 1 4 0 4は、 アルミナ絶縁板 1 4 0 6 を挟んではんだで接着しておく。 本工程では、 外部アノー ド電極接着部 1 6 0 6による、 アノー ド集合板 Λ 1 4 0 9 と外部ァノー ド電極 1 4 0 4 との接着も同時に行われる。 第 1 4図は、 本工程の終了時点を表している。 Alumina insulating plate] The external cathode electrode 1403 formed integrally with the external anode electrode 1404 via the 106 is connected to the IGBT unit] 407 and Place it on the freewheel die unit 408 and bond it with the external cathode electrode bonding part 165. Before this step, the external anode electrode 144 is bonded with solder with the alumina insulating plate 144 interposed therebetween. In this step, bonding between the anode collective plate Λ149 and the external anode electrode 0404 is also performed simultaneously by the external anode electrode bonding portion 166 電極. FIG. 14 shows the end point of this process.
( 6 ) 樹脂充填  (6) Resin filling
最後に、 充填樹脂 〗 6 0 7 を流し込んで、 モジュールが完成する。 す でに述べたように、 充填樹脂 1 6 0 7の熱膨張係数を 1 G B Tュニッ 卜 Finally, the filling resin〗 607 is poured to complete the module. As already mentioned, the thermal expansion coefficient of the filled resin 167 was 1 GB T unit
1 0 7及びフリーホイールダイォー ドュニッ 卜 1 4 0 8の上下方向の 熱膨張係数 (ほぼ銅に等しい) に合わせてあるので、 使用時の温度変動 で生じる上下方向の熱応力が小さい。 Since the vertical thermal expansion coefficient (approximately equal to copper) of 107 and freewheel diode unit 108 is matched, the vertical thermal stress generated by temperature fluctuations during use is small.
(実施例 4 )  (Example 4)
実施例 4について、 第 1 7図乃至第 1 8図を参照して説明する。 第 1 7図は、 本発明による他の接合型 I G B Tモジュールを斜めから眺め た図である。 同図は、 内部が見えるように、 樹脂ケ一ス及び外部電極を 搭載しない製造過程の途中の段階である。  Embodiment 4 will be described with reference to FIGS. 17 to 18. FIG. 17 is a perspective view of another junction type IGB T module according to the present invention as viewed obliquely. The figure shows a stage in the middle of the manufacturing process where no resin case and no external electrodes are mounted so that the inside can be seen.
モジュール内のチップ構成は、 実施例 2及び実施例 3 と同じである。 すなわち、 I G B Tチップ 1 Ί 0 2が 6個、 フリーホイールダイォ一 ド チップ 1 7 0 3が 3個の合計 9個のチップから成る。 また、 外部ァノ ー ド電極の構造に関しては、 実施例 2 と同じである。  The chip configuration in the module is the same as in the second and third embodiments. In other words, there are a total of nine chips, six IGBT chips 102 and three three freewheel diode chips 1703. The structure of the external anode electrode is the same as that of the second embodiment.
本実施例が実施例 2及び実施例 3 と異なるのは、 各ュニッ 卜が三つの シリコンチップで構成されていることである。 二つの I G B Tチップ 1 7 0 2でフリーホイールダイォー ドチップ 1 7 0 3 を挾む配置である, ュニッ 卜内のチップ数を増すことにより、 モジュール全体の構造が単純 になりかつモジュールが小さくなる。 本実施例では、 モジュール内のチ ップ間の配線を並列配線とし、 左右前後の寸法増加及び半導体ュニッ 卜 内の構造の複雑化を避けた。 This embodiment is different from the second and third embodiments in that each unit is composed of three silicon chips. Two IGBT chips 1702 sandwich the freewheel diode chip 1703.By increasing the number of chips in the unit, the overall structure of the module is simplified. And the module becomes smaller. In the present embodiment, the wiring between the chips in the module is a parallel wiring, and an increase in the size in the left, right, front and rear directions and a complicated structure in the semiconductor unit are avoided.
本実施例で、 半導体モジュールが小さくなる理由について説明する。 各ユニッ トの外周部に絶縁を確保するための距離を取らなければならな い。 この距離は一定なので、 ユニッ トあたりのチップ数が増えて、 その 結果、 モジュール内のュニッ 卜数が減少すると、 モジュール全体の寸法 が減少する。 本実施例の半導体モジユールの寸法は、 実施例 2 と同じで あり、 各ユニッ ト周辺の絶縁のための距離は、 4 mmである。 従って、 実 施例 2では、 横方向も前後方向も、 三つのユニッ トが並んでいるので、 絶緣のための距離の合計は、 2 4 mmになる。 これに対して、 本実施例で はュニッ 卜が横一列にならんでいるので、 横方向は実施例 2 と同じく、 3ュニッ 卜分で 2 4 ιιιπιである力;、 前後方向が 1 ュニッ 卜分の 8 mmのみと なる。 前後方向に、 実施例 2より 1 6 mm縮む。 ュニッ 卜内での配線を並 列としたため、 配線による寸法増加がなく、 絶縁距離の滅少分がそのま ま全体寸法の減少につながる。  In this embodiment, the reason why the size of the semiconductor module is reduced will be described. A distance must be provided around the outer periphery of each unit to ensure insulation. Because this distance is constant, increasing the number of chips per unit, and consequently reducing the number of units in the module, reduces the overall module size. The dimensions of the semiconductor module of the present embodiment are the same as those of the second embodiment, and the distance for insulation around each unit is 4 mm. Therefore, in Example 2, since three units are arranged in the horizontal direction and the front-rear direction, the total distance for insulation is 24 mm. On the other hand, in this embodiment, since the units are arranged in a horizontal line, the lateral direction is the same as that of the second embodiment, and the force is 24 units for 3 units, and the unit is 1 unit in the front-rear direction. Is only 8 mm. It shrinks 16 mm in the front-rear direction compared to the second embodiment. Since the wiring in the unit is arranged in parallel, there is no increase in dimensions due to wiring, and the decrease in insulation distance leads to a reduction in overall dimensions.
本実施例では、 寸法の減少のみならず、 構造の簡略化も実現している 本実施例による構造の簡略化について説明する。 第 1 7図を第 1 図及び 第 1 4 図と比蛟すると、 半導体ユニッ トから外部電極に至る、 モジュ一 ル内のァノ一ド配線が簡略化されていることが明らかである。 第 1 図と 第 1 4 図は、 アノ ー ド配線に閲しては本質的に差がないので、 第 1 図と 第 1 7図の相違点を述べる。 第 1 図では、 I G B Tユニッ ト 1 1 3の内 部アノー ド電極 1 1 1 が 6個、 そしてフリーホイールダイオー ドュニッ 卜 1 1 9の内部アノー ド電極 1 1 7が 3個あり、 チップ数と同じである, これらを一つの外部ァノ― ド'¾極 1 0 4に導くために、 ァノー ド集合板 A 1 2 0 , ァノ ー ド柒合板 B 1 2 1 、 及びァノ 一 ド集合板 C 1 2 2が必 要であった。 これに対して、 本実施例では、 内部アノー ド共通電極 1 707 が 3個しかないので、 アノー ド集合板 1 7 1 1 があるのみである。 本実 施例では、 各ュニッ 卜内でチップ 3個分のアノー ドの並列回路ができ上 がっているために簡略化できる。 In the present embodiment, not only the reduction of the dimensions but also the simplification of the structure is realized. The simplification of the structure according to the present embodiment will be described. Comparing FIG. 17 with FIGS. 1 and 14, it is clear that the anode wiring in the module from the semiconductor unit to the external electrodes is simplified. Since there is essentially no difference between the anode wiring in FIGS. 1 and 14, the differences between FIGS. 1 and 17 will be described. In Fig. 1, there are six internal anode electrodes 111 of IGBT unit 113 and three internal anode electrodes 117 of freewheel diode unit 119, which is the same as the number of chips. In order to lead these to one external node '¾ pole 104, A120, Anode plywood B122 and Anode assembly C122 were required. On the other hand, in this embodiment, since there are only three internal anode common electrodes 1707, there is only the anode collective plate 1711. In this embodiment, the simplification can be achieved because a parallel circuit of three nodes of anodes is completed in each unit.
本実施例で 3個のチップでユニッ トを構成した理由について説明する c 半導体ユニッ ト内のチップ数に最適値があるわけではない。 少ないこと によるメ リ ッ ト、 多いことによるメ リ ツ 卜がそれぞれ存在するからであ る。 しかし、 同一モジュール内にチップ数の異なるユニッ トが混在して いると、 ユニッ ト配置の自由度, チップ選別の自由度が低下し、 しかも, 電流及び発熱のバランスが悪くなるので好ましくない。 そこで、 本実施 例では、 9個のチップで 1 つのモジュールを構成しているので、 ュニッ 卜あたりのチップ数は、 1 又は 3 となる。 つぎに、 どのチップをュニッ 卜に搭載するかについて説明する。 I G B Tチップ 1 Ί 0 2のみのュニ ッ 卜とフリ一ホイールダイオー ドチップ】 Ί 0 3のみのュニッ 卜にする ことも可能である。 しかし、 本実施例では I G B Tチップ 1 7 0 2 とフ リーホイールダイオー ドチップ 1 7 0 3が混在するユニッ トとした。 理 由を列挙する。 The reason why the unit is constituted by three chips in this embodiment is not necessarily the optimum number of chips in the c semiconductor unit. This is because there are benefits due to less and benefits due to more. However, if units having different numbers of chips are mixed in the same module, the degree of freedom in unit arrangement and the degree of chip selection are reduced, and the balance between current and heat generation is unfavorably deteriorated. Therefore, in the present embodiment, one module is composed of nine chips, and the number of chips per unit is one or three. Next, which chip is mounted on the unit will be described. IGBT chip 1BT0 2 only unit and free wheel diode chip】 ΊIt is also possible to use 0 3 only unit. However, in this embodiment, a unit in which the IGBT chip 1702 and the freewheel diode chip 1703 are mixed is used. List the reasons.
( 1 ) すべてが同じユニッ トであり、 モジュールに搭載するユニッ トを 選び出す作業においても、 ュニッ 卜を並べる作業においても都合が良 い。  (1) All units are the same, which is convenient for both selecting the units to be mounted on the module and arranging the units.
( 2 ) I G B Tチップ 1 Ί 0 2 とフリーホイールダイォー ドチップ 1 703 が同時に通電状態になることはない。 通電は、 常に片方である。 従つ て、 I G B Tチップ 1 7 0 2 とフリーホイールダイオー ドチップ 1 703 の混在ュニッ 卜の方が電流の货中が少ない。 また、 各ュニッ 卜に流れ る電流が、 どの時点でも同じであり、 常にバランスし電気的にバラン スが良い。 (2) The IGBT chip 1Ί02 and the freewheel diode chip 1703 are not energized at the same time. Energization is always one side. Therefore, the mixed unit of the IGBT chip 1702 and the freewheel diode chip 1703 has less current flow. In addition, the flow to each unit Current is the same at all times, always balanced and electrically balanced.
( 3 ) I G B Tチップ 1 Ί 0 2 とフリーホイールダイォ一 ドチップ 1 703 が同時に通電状態になることはないので、 I G 13丁チップ 1 7 0 2 と フリーホイールダイオー ドチップ 1 Ί 0 3の混在ュニッ 卜の方が熱的 なバランスも良い。 とくに、 モーター駆動の場合、 回転数が増す時に は主に I G B Tチップ 1 7 0 2に電流が流れ、 回 数が減少する時に は主にフリ一ホイールダイオー ドチップ 1 7 0 3に電流が流れるので、 ある程度長い時間間隔で、 両者の ¾然に相違が生ずる。 従って、 長い 時定数での熟的なバランスからも、 1 (〕 8丁チップ 1 Ί 0 2 とフリー ホイールダイオー ドチップ 1 Ί 0 3の混在ュニッ 卜の方が有利である。 また、 気的, 熱的バランスをユニッ ト内でも良くするために、 フリ 一ホイールダイオー ドチップ 1 Ί 0 3 を中央に配置してある。  (3) Since the IGBT chip 1Ί02 and the freewheel diode chip 1703 are not energized at the same time, a mixed unit of 13 IG chips 17 チ ッ プ 02 and freewheel diode chip 1 103 Has a better thermal balance. In particular, in the case of motor drive, current mainly flows through the IGBT chip 1702 when the rotation speed increases, and current mainly flows through the free wheel diode chip 1703 when the rotation speed decreases. At a somewhat longer time interval, the two naturally differ. Therefore, a mixed unit of 1 () 8 chips 1Ί02 and a freewheel diode chip 1Ί03 is more advantageous from a mature balance with a long time constant. A free wheel diode chip 1Ί03 is placed in the center to improve the balance in the unit.
なお、 各ユニッ ト内では単純な並列回路で構成し、 主電流の横—方向の 流れを極力排除した。  In each unit, a simple parallel circuit was used to minimize the main current flow in the horizontal direction.
半導体ュニッ 卜の構造について、 第 1 8図を使刖して説明する。 第 1 8図は、 第 1 7図のユニッ トを左から眺めた断面である。 ここで、 各 部材を接着しているはんだ層の表示を省略した。 ュニッ 卜の中央にフリ 一ホイールダイォ一 ドチップ 1 Ί 0 3 を載置し、 左右に I G B Tチップ 1 7 0 2を載置してある。 各チップの下のチップ下 M o緩衝板 1 7 0 6 は、 3個所とも共通で同じ部材である。 各チップの上の部材はゲ一卜の 有無とチップ厚さの相違のために、 I G B Tチップ 1 Ί 0 2 とフリーホ ィ一ルダイオー ドチップ 1 7 0 3で異なる。 ゲー トに関しては、 チップ 上 M o緩衝板 1 7 0 4の中央部に貫通孔を開け、 高さ調節用銅ブロック 1 7 0 5の底にゲー 卜配線 1 7 1 2を取り出すための溝を掘る。 この溝 は、 図では紙面に垂直に、 紙面から手前に向かって掘られている。 また、 I G B Tチップ 1 Ί 0 2 とフリーホイ一ルダイオー ドチップ 1 7 0 3の それぞれを最適化設計すると、 I G B Tチップ 1 7 0 2の方がフリーホ ィールダイオー ドチップ 1 7 0 3より厚くなる。 このチップ厚さの相違 に関しては、 I G B Tチップ 1 Ί 0 2上のチップ上 M o緩衝板 1 7 0 4 と、 フリーホイールダイオー ドチップ 1 7 0 3上のチップ上 M o緩衝板 1 7 0 9の厚さに差を設けて吸収している。 The structure of the semiconductor unit will be described with reference to FIG. FIG. 18 is a cross section of the unit of FIG. 17 as viewed from the left. Here, the indication of the solder layer to which each member is adhered is omitted. A free wheel diode chip 1Ί03 is placed in the center of the unit, and IGBT chips 1702 are placed on the left and right. The bottom Mo buffer plate 1706 under each chip is the same member in all three places. The components on each chip are different between the IGBT chip 102 and the free-wheel diode chip 1703 due to the presence of gates and the difference in chip thickness. Regarding the gate, a through hole was made in the center of the Mo buffer plate 1704 on the chip, and a groove for taking out the gate wiring 1712 was formed at the bottom of the height adjustment copper block 1705. dig. This groove Is dug perpendicular to the paper in the figure and from the paper toward the front. Further, when the IGBT chip 1Ί02 and the free wheel diode chip 1703 are each designed for optimization, the IGBT chip 1702 becomes thicker than the free wheel diode chip 1703. Regarding this difference in chip thickness, the Mo buffer plate 1704 on the chip on the IGBT chip 1Ί02 and the Mo buffer plate 1709 on the chip on the freewheel diode chip 1703 The difference in thickness is absorbed.
チップ下の内部ァノ一ド共通電極 1 7 0 7では、 三つのチップの電流 を集めるだけではなく、 三つのチップから発生した熱を分散する機能を 有する。 熱伝導率の大きい銅を使 /1】し、 厚く してある上に、 然の下流側 に、 銅より熱伝導率の小さいアルミナがあるため、 熱が横方向に流れや すい。 一つのュニッ 卜内に I G B Tチップ 1 Ί 0 2及びフリーホイール ダイオー ドチップ 1 7 0 3 を混載することで、 電気的, 熱的に分散化を 図っている。  The internal anode common electrode 177 under the chip has a function of not only collecting the current of the three chips but also dispersing the heat generated from the three chips. Copper with high thermal conductivity is used and thickened, and on the downstream side there is alumina, which has a lower thermal conductivity than copper, so that heat flows easily in the horizontal direction. By mixing the IGBT chip 102 and the freewheel diode chip 1703 in one unit, electrical and thermal dispersion is achieved.
(実施例 5 )  (Example 5)
第 1 9図に、 実施例 5 を示す。 本実施例は第 1 8図に示す実施例 4 と, 高さ調節用銅ブロック 1 9 0 1 が上部でつながり、 一体化している点で 異なる。 高さ調節用銅ブロック 1 9 0 1 を一体化したのは、 熱が外部力 ソー ド電極 (図示せず) に流れ込む前に熱流路を広げるためである。 高 さ調節用銅ブロック 】 9 0 1 は、 上部が外部カソ一 ド電極 (図示せず) に触れる。 第 7図で説明したように、 チップ上緩衝板 7 0 6 を通過した 熱は、 外部力ソー ド電極内で横に広がり 卜一タルの熱抵抗が下がる。 同 様なことが本実施例でも実現している。 従って、 実施例 4でも本実施例 でも、 基本的な然の流れは違わない。 しかし、 高さ調節用銅ブロック 1 9 ◦ 1 内で予め 3つのチップの熱を広げることにより、 さらに熱抵抗 が低下する。 とくに、 左右の I G B Tチップ 1 7 0 2と中央のフリーホ ィールダイオー ドチップ 1 7 0 3が同時に通電しないことから、 この連 結部による熱の拡散作用は、 卜ータルの熱抵抗を下げるのに有効に機能 する。 すなわち、 左右の I G B Tチップ 1 7 0 2の ¾熱時には中央のフ リーホイールダイオー ドチップ 1 Ί 0 3の上方の高さ調節用銅ブロックFIG. 19 shows a fifth embodiment. This embodiment is different from embodiment 4 shown in FIG. 18 in that a copper block 1901 for height adjustment is connected at the upper part and integrated. The height adjustment copper block 1901 is integrated to expand the heat flow path before heat flows into the external force source electrode (not shown). The upper part of the copper block for height adjustment】 901 touches an external cathode electrode (not shown). As described in FIG. 7, the heat that has passed through the on-chip buffer plate 706 spreads laterally in the external force source electrode, and the thermal resistance of the total decreases. The same is realized in this embodiment. Therefore, the basic flow does not differ between the fourth embodiment and the present embodiment. However, by spreading the heat of the three chips in advance within the height adjustment copper block 19 Decrease. In particular, since the left and right IGBT chips 1702 and the center free-wheel diode chip 1703 do not conduct electricity at the same time, the heat diffusion effect of this connection is effective in lowering the total thermal resistance. Function. In other words, when the left and right IGBT chips 1702 are heated, the copper block for height adjustment above the freewheel diode chip 1 03 in the center
1 9 0 1 が熱を広げる領域として機能し、 逆に中央のフリーホイールダ ィオー ドチップ 1 7 0 3の ¾熱時には左右の 】 G B丁チップ 1 7 0 2の 上方の高さ調節用銅ブロック 1 9 0 1 が熱を広げる領域として機能する のである。 本実施例の構成により複数チップ搭戟の利点がさらに際立つ19001 functions as an area to spread the heat, and conversely, the freewheeling diode tip 1703 in the center (left and right when hot) 90 1 functions as an area for spreading heat. The advantage of the multi-chip simulation is further emphasized by the configuration of the present embodiment.
(実施例 6 ) (Example 6)
実施例 6について、 第 2 0図を参照して説明する。 第 2 0図は、 本実 施例による別の接合型 I G B Tモジュール内の I G B Tュニッ 卜の一部 を斜めから眺めたところである。 モジュールの全体構造は実施例 2 と同 じである。 図では、 I G B Tチップ 2 0 0 1 より下の部分も実施例 2 と 同じであるので省略している。 本実施例の特徴は、 I G B Tチップ 2001 のゲ一 卜の位置である。 チップ上のゲ— 卜パッ ド 2 0 0 8力 チップ周 辺の耐圧確保領域 2 0 0 9 を除く、 1 G B Tチップ 2 0 0 1 の回路形成 領域の端に配置されている。 手段, 作用, 実施例のいずれにおいても、 本発明では、 ゲ一 卜をチップの中央に配置した。 チップ内の電圧伝達の 都合から、 チップの中心にゲー トパッ ドを設けるのが妥当なためである ( しかし、 モジュール内に実装する際には、 チップ中央部のゲー トは不便 である。 Embodiment 6 will be described with reference to FIG. FIG. 20 is a perspective view of a part of the IGBT unit in another junction type IGBT module according to the present embodiment. The overall structure of the module is the same as in the second embodiment. In the figure, the portion below the IGBT chip 201 is omitted because it is the same as in the second embodiment. The feature of this embodiment is the position of the gate of the IGBT chip 2001. Gate pad 209 on chip Except for the withstand voltage area 209 around the chip, it is arranged at the end of the circuit formation area of the 1 GBT chip 201. In any of the means, operation, and embodiments, in the present invention, the gate is disposed at the center of the chip. This is because it is appropriate to provide a gate pad at the center of the chip for the convenience of voltage transfer within the chip ( however, when mounted in a module, the gate in the center of the chip is inconvenient.
そこで、 本実施例では、 モジュール内に実装する際に便利な構造とし てゲー 卜パッ ド 2 0 0 8 を回路形成領域の周辺に配置した。 その結果、 ゲー トをチップ中心から引き出す場合に比べて、 ュニッ 卜の構造が簡略 化されている。 具体的に述べると、 チップ上 M 0緩衝板 2 0 0 2の中心 に穴が開いているのではなく、 周 ISに切り込みが人っているのみである, 穴を開けるよりもチップ上 M 0緩衝板 2 0 0 2の加工が容易である。 さ らに、 チップ上 M o緩衝板 2 0 0 2が付いていても、 ゲー トパッ ド 2008 上のゲー ト用はんだ 2 0 0 7 を外から見ることができる。 他の実施例で はほとんど不可能であった、 ゲー 卜配線 2 0 0 6の接着状況の検査を容 易に行える。 図では、 高さ調節用銅ブロック 2 0 0 3の下部にも切り込 みが入っているが、 ゲー ト配線 2 0 0 6の取り出し方によって、 この切 り込みは不要となることもあるので、 その場合は、 さらに銅ブロック 2 0 0 3の加工が容易になる。 Therefore, in the present embodiment, the gate pad 208 is arranged around the circuit forming area as a structure convenient for mounting in a module. As a result, the unit structure is simpler than when the gate is pulled out from the center of the chip. Has been Specifically, there is not a hole in the center of the M 0 buffer plate 2 on the chip, but a cut is made in the circumference IS, M 0 on the chip rather than making a hole. Processing of the buffer plate 200 is easy. Further, even if the Mo buffer plate 200 is provided on the chip, the gate solder 2007 on the gate pad 2008 can be seen from the outside. Inspection of the adhesion state of the gate wiring 206, which is almost impossible in other embodiments, can be easily performed. In the figure, a cut is also made in the lower part of the height adjustment copper block 203, but this cut may not be necessary depending on how the gate wiring 206 is taken out. In that case, processing of the copper block 203 is further facilitated.
本実施例では、 チ、、Jプ上 M o緩衝板 2 0 0 2に切り込みを入れる構造 であるが、 チップ上の力ソー ドパッ ド (チップ上はんだ 2 0 0 4 でチッ プ上 M o緩衝板 2 0 0 2 と接着している部分) を小さめにすれば、 切り 込みのない M o緩衝板 2 0 0 2にすることも可能である。 そうすれば、 さらに構造が簡単になる。 ゲー トの配線が若干複雑になるが、 ゲー トパ ッ ド 2 0 0 8 をチップの相対する辺に 2個所配置しても良い。 チップ内 のゲー 卜電圧の伝搬を考えると、 ゲー 卜パッ ド 2 0 0 8 をチップの相対 する辺に 2個所配置する方が良いのである。 電気特性とのト レー ドオフ で、 ゲー トパッ ド 2 0 0 8 を一つにするか二つにするかを選択すればよ い  In this embodiment, a cut is made in the Mo buffer plate 200 on the chip, and the force source pad on the chip (Mo buffer on the chip with the solder 204 on the chip) is used. By reducing the size of the portion that is bonded to the plate 200), it is possible to make the Mo buffer plate 2002 with no cut. This will further simplify the structure. Although the wiring of the gate is slightly complicated, two gate pads 208 may be arranged on opposite sides of the chip. Considering the propagation of gate voltage in the chip, it is better to arrange two gate pads 208 on opposite sides of the chip. In trade-off with electrical characteristics, you can select whether to use one or two gate pads.
(実施例 7 )  (Example 7)
実施例 7について、 第 2 1 図を参照して説明する。 第 2 1 図は、 本実 施例による別の接合型 I G B Tモジュール内の I G B Tュニッ 卜の一部 を斜めから眺めたところである。 モジュールの全体構造は実施例 2 と同 じである。 図では、 実施例 2 と同じ I G B Tチップ 2 1 0 1 よ り上の部 分及び内部ァノ― ド電極 2 1 0 3より下の部分を省略している。 本実施 例の特徴は、 アノー ド端子アーム 2 1 0 6の先端部分 2 1 0 7である。 この部分で、 アノー ド端子アーム 2 1 0 6はアノー ド集合板 A (図示せ ず) とはんだで接着される。 実施例 2でも述べたように、 本発明による モジュール型半導体装置では、 はんだ付け個所が多い。 そのすベてを良 好にはんだ付けするためには、 様々な生産技術上の工夫が必要である。 本¾施例は、 その一つである。 Example 7 will be described with reference to FIG. FIG. 21 is a perspective view of a part of an IGBT unit in another junction type IGBT module according to the present embodiment. The overall structure of the module is the same as in the second embodiment. In the figure, the part above the same IGBT chip 2 101 as in Example 2 is shown. The portion below the minute and internal anode electrodes 210 is omitted. The feature of this embodiment is the tip portion 210 of the anode terminal arm 210. At this point, the anode terminal arm 210 is bonded to the anode collective plate A (not shown) by soldering. As described in the second embodiment, the modular semiconductor device according to the present invention has many soldering points. In order to solder all of them well, various production techniques are required. The present embodiment is one of them.
アノー ド端子アーム先端 2 1 0 7には、 凹みが作ってある。 この部分 にアノー ド集合板 A (図示せず) の先端が嵌ま り込むように加工してお く。 アノー ド端子アーム先端 2 1 0 7のはんだ付け時には、 多くの部材 を同時にはんだ付けするので、 まず、 アノー ド端子アーム先端 2 1 0 7 とアン 一 ド集合板 Aとを嵌め合わせ、 つぎに、 他の部材を位置合わせす る手順を取る。 嵌め込まれているので、 他の部材を合わせる際に少々左 右前後に力がかかってもアノ ー ド端子アーム先端 2 1 0 7 とアノー ド集 合板 Aとが離れることはない。  The end of the anode terminal arm 210 has a recess. Work so that the tip of anode collective plate A (not shown) fits into this part. When soldering the anode terminal arm tip 210, many members are soldered at the same time. First, the anode terminal arm tip 210 and the anode assembly A are fitted together. Take steps to align other components. Since it is fitted, even if a slight left and right front and rear force is applied when joining other members, the anode terminal arm tip 210 and the anode assembly plate A do not separate.
また、 ァノ 一 ド端子アーム先端 2 1 0 7に形成された凹みには予めは んだを入れておく。 図から分かるように、 アノー ド端子アーム先端 2 1 07 がー種の容器を形成しているので、 はんだ付け前にはんだが零れたり、 はんだ付け時に流れ出すという問題がない。  In addition, a solder is previously inserted into the recess formed in the tip 210 of the anode terminal arm. As can be seen from the figure, the end of the anode terminal arm 2 107 forms a type of container, so there is no problem of solder spilling before soldering or flowing out during soldering.
本実施例で述べた先端加工は、 その他の接着部でも採用することによ り、 より確実なはんだ付けを実現することができる。  By adopting the tip processing described in the present embodiment also in other bonding portions, more reliable soldering can be realized.
(実施例 8 )  (Example 8)
実施例 8について、 第 2 2図を参照して説明する。 第 2 2図は、 本発 明によるモーター駆動用のイ ンバータ装置である。 図に示す接合型半導 体モジュール 2 2 0 1 は、 実施例 2によるモジュールである。 接合型半 導体モジュール 2 2 0 1 は、 図の奥側に外部ァノ一ド電極 (上側ァノー ドブスバー 2 2 1 ΰ〜2 2 1 8、 及び出力用ブスバ— 221 3〜221 5の下に 隠れている) 、 手前側に外部ゲ一 卜電極 2 2 1 2が配置される方向に、 アノ ー ド側水冷ヒー トシンク 2 2 0 4上に載置されている。 出力電流と の関係から、 本実施例では、 接合型半導体モジュール 2 2 0 1 を 2台並 列に接続して、 一つのスイッチング単位とした。 また、 スイ ッチング時 の電圧の跳ね上がり等を考慮しても、 接合型半導体モジュール 2 2 0 1 の耐圧が、 直流プラス侧ブスバー 2 2 0 2 と直流マイナス側ブスバー 2 2 0 3間の電圧に対して充分高いので、 3 レベルではなく、 2 レベル インバータとした。 そのため、 上側に並列の 2台、 下側に並列の 2台の 合計 4台の接合型半導体モジュール 2 2 0 1 で、 1 相分を担当する形に なった。 イ ンバータとしては、 合計 1 2台の接合型半導体モジュール 2 2 0 1 で直流から三相交流を発生している。 Example 8 will be described with reference to FIG. FIG. 22 shows an inverter device for driving a motor according to the present invention. The junction type semiconductor module 222 shown in the figure is a module according to the second embodiment. Joined half The conductor module 2201 is hidden behind an external anode electrode (upper anode busbars 2211ΰ to 2218, and output busbars 221 3 to 2215) on the back side of the figure. It is placed on the anode side water-cooled heat sink 222 in the direction in which the external gate electrode 222 is arranged on the near side. In the present embodiment, two junction type semiconductor modules 222 were connected in parallel to form one switching unit from the relationship with the output current. Also, considering the voltage jump at the time of switching, etc., the withstand voltage of the junction type semiconductor module 222 is larger than the voltage between the DC plus bus bar 222 and the DC minus bus bar 202. Therefore, it was not a three-level but a two-level inverter. As a result, a total of four junction-type semiconductor modules 2221, two parallel in the upper part and two in the lower part, are in charge of one phase. As inverters, a total of 12 junction semiconductor modules 222 generate three-phase alternating current from direct current.
電気的な構成について述べる。 各相を代表して、 左端の U相について 説明する。 上側の接合型半導体モジュール 2 2 0 1 の外部ァノ一ド電極 ( U相上側アノー ドブスバー 2 2 1 6の下) 上に、 U相上側アノー ドブ スバー 2 2 1 6力 、 ボル卜 (図示せず) で固定される。 U相上側ァノー ドブスバー 2 2 1 6は、 2つのモジュールの外部ァノ一ド電極に接続す るため、 手前側が二股に分かれている。 奥側は、 直流プラス側ブスバ一 2 2 0 2に接続するために、 1 つに合流している。 図では、 直流プラス 側ブスバー 2 2 0 2の直下にあるため、 合流部分は見えない。 上側の接 合型半導体モジュール 2 2 0 1 の外部カソ一ド電極 2 2 2 7上には、 U 相出力用ブスバー 2 2 1 3の奥側がボル卜 (図示せず) で止められてい る。 両モジュールの外部カソー ド電極 2 2 2 7 を並列に接続するため、 一枚の板に 2つのモジュールの外部カソー ド電極 2 2 2 7が取り付けら れる形になっている。 外部カソー ド電極 2 2 2 7の手前の U相出力用ブ スバー 2 1 3の部分は、 下にある外部ゲ一 卜電極 2 2 1 2及びそこか ら出ている外部ゲー ト配線 2 2 2 5に接触しないように、 外部ゲ一 卜電 極 2 2 1 2上を避けて幅が小さくなつている。 U相出力用ブスバ一 221 3 の手前側は、 二股に分かれて、 下側の接合型半導体モジュール 2 2 0 1 の外部アノー ド電極にボル卜 (図示せず) で固足されている。 そして、 U相出力用ブスバ一 2 2 1 3の中央部には、 U相の出力のための U相出 力端子 2 2 1 9がある。 下側の接合型半導体モジュール 2 2 0 1 の外部 カソ一 ド電極 2 2 2 7上には、 U相下側力ソ― ドブスバー 2 2 2 2の奥 側がボルト (図示せず) で固定されている。 U相下側力ソー ドブスバー 2 2 2 2の手前側は、 U相出力用ブスバー 2 2 1 3 と同じく、 外部ゲ一 卜電極 2 2 1 2上を避けて幅が小さくなつている。 そして、 その上に直 流マイナス側ブスバー 2 2 0 3がボルト (図示せず) で固定される。 外 部ゲー ト電極 2 2 1 2には、 外部ゲー ト配線 2 2 2 5力' ボルト (図示 せず) で接続されている。 並列の 2つの接合型半導体モジュール 220 1に 接続された外部ゲー 卜配線 2 2 2 5は、 両モジュールの手前側の隙間を 利用して、 両モジュールの中央で連結され、 イ ンバータの手前側に引き 出される。 この部分が合流ゲー ト配線 2 2 2 6である。 ここには、 上側 の 2つの接合型半導体モジュール 2 2 0 1 から引き出された 1 本の合流 ゲ— 卜配線 2 2 2 6 と、 下側の接合型半導体モジュール 2 2 0 1 から引 き出された 1 本の合流ゲー 卜配線 2 2 2 6 との 2本が出てくる。 U相上 側アノー ドブスバー 2 2 1 6 , V相上側アノー ドブスバー 2 2 1 7、 及 び W相上側ァノ一 ドブスバー 2 2 1 8上に直流プラス側ブスバー 2202を ボル卜 (図示せず) で取り付け、 電源のプラス側に接続する。 また、 U 相下側カソー ドブスバー 2 2 2 2, V相下側カソ一 ドブスバー 2 2 2 3 及び W相下側カソ一ドブスバー 2 2 2 4の上に直流マイナス側ブスバー 2 2 0 3 をボル卜 (図示せず) で取り付け、 電源のマイナス側に接続す る。 The electrical configuration will be described. The leftmost U-phase is described on behalf of each phase. The U-phase upper anode bus bar 2 2 16 force and the voltage (shown below) are placed on the external anode electrode (below the U-phase upper anode bus bar 2 2 16) of the upper junction type semiconductor module 222. Z) is fixed at. The U-phase upper anode busbar 2 2 16 is connected to the external anode electrodes of the two modules, so that the front side is forked. The back side merges into one to connect to the DC plus busbar 222. In the figure, the junction is not visible because it is directly below the busbar 222 on the DC plus side. On the external cathode electrode 222 of the upper junction type semiconductor module 222, the back side of the U-phase output busbar 222 is fixed by a bolt (not shown). To connect the external cathode electrodes of both modules in parallel, the external cathode electrodes of two modules are attached to one plate. It is shaped like The U-phase output busbar 2 13 in front of the external cathode electrode 2 2 2 7 is the external gate electrode 2 2 1 2 below and the external gate wiring 2 2 2 In order to avoid contact with 5, the width is reduced by avoiding over the external gate electrode 2 2 1 2. The front side of the U-phase output bus bar 2213 is bifurcated and fixed to the external anode electrode of the lower junction type semiconductor module 2221 with a bolt (not shown). In the center of the U-phase output bus bar 222, there is a U-phase output terminal 222 for the U-phase output. On the outer cathode electrode 222 of the lower junction type semiconductor module 222, the back side of the U-phase lower force source bar 222 is fixed with bolts (not shown). I have. The front side of the lower U-phase force bus bar 2 2 2 2 has a small width avoiding the outer gate electrode 2 2 1 2, similarly to the U-phase output bus bar 2 2 13. Then, a direct-current minus busbar 2203 is fixed thereon with bolts (not shown). The external gate electrode 222 is connected to an external gate wiring 222 volts (not shown). The external gate wiring 2 2 5 connected to the two parallel junction type semiconductor modules 220 1 is connected at the center of both modules using the gap on the front side of both modules, and connected to the front side of the inverter. Drawn out. This portion is the junction gate wiring 222. Here, one merged gate wiring 222 pulled out from the upper two junction-type semiconductor modules 2221, and one pulled out from the lower junction-type semiconductor module 2221 Two confluent gate wirings, 2 2 2 6, appear. Bolt (not shown) DC positive busbar 2202 on U-phase upper anode busbar 2 2 16, V-phase upper anode busbar 2 2 17, and W-phase upper anode busbar 2 2 18 Install and connect to the positive side of the power supply. U-phase lower cathode busbar 2 2 2 2, V-phase lower cathode busbar 2 2 2 3 Attach the DC negative busbar 2203 to the W phase lower cathode busbar 2222 with a bolt (not shown), and connect to the negative side of the power supply.
熱的な構成について述べる。 アノー ド側から出た熱は、 アノー ド側水 冷ヒー 卜シンク 2 2 0 4に流れ、 イ ンバータ装置外へ放熱される。 各接 合型半導体モジュール 2 2 0 1 の底面とァノー ド側水冷ヒ一卜シンク 2 2 0 4 との熱的な接触を良くするために、 熱伝導グリースを両者の間 に挾む。 力ソー ドから出た熱について、 述べる。 上側の接合型半導体モ ジュール 2 2 0 1 では、 U相出力用ブスバ一 2 2 1 3上に固定された U 相上側力ソ一ド水冷ヒ一 卜シンク 2 2 0 5 , V相出力用ブスバー 2214上 に固定された V相上側カソー ド水冷ヒー 卜シンク 2 2 0 6、 及び W相出 力用ブスバー 2 2 1 5上に固定された W相上側力ソー ド水冷ヒー トシン ク 2 2 0 7から、 熟をィ ンバ一タ装置外へ放熱する。 各ヒ一 卜シンクに は、 力ソー ド水冷ヒー 卜シンク用水パイプ接続部 2 2 1 1 が 2個所ずつ 取り付けられており、 電気絶縁性のパイプにより水が供給される。 外部 カソー ド電極 2 2 2 7 と各出力用ブスバー 2 2 1 3〜 2 2 1 5との接触 部には、 電流と熱を流すために、 銀の微細な粒子を含有した熟伝導グリ ースを挟む。 また、 各出力 fflブスバー 2 2 1 3〜 2 2 】 5と各上側カソ — ド水冷ヒー 卜シンク 2 2 0 5〜 2 2 0 7 との接触部には、 電流を流す 必要がないので、 アノー ド側と同じ熱伝導グリースを挟む。 下側の 6台 の接合型半導体モジュール 2 2 0 1 の外部カソー ド電極 2 2 2 7から出 た熱は、 各下側カソー ドブスバー 2 2 2 2〜 2 2 2 4上の各下側カソー ド水冷ヒー 卜シンク 2 2 0 8〜 2 2 1 0に導かれ、 ィンバータ外部に出 る。 ここでも、 上側モジュールと同じであるので、 詳細は省略する。 力 ソー ド側のヒー 卜シンクを、 電極と分離して製作した。 熱的には一体の 方が有利であるが、 製作の容易さを優先したためである。 また、 同様の 理由でカソー ド側の水冷ヒー 卜シンクを 6個とも同じ形とした。 ヒ側モ ジュールも下側モジュールも伝熱部 (外部カソー ド電極 2 2 2 7 ) が同 じ形状であることも、 その理山の 1 つである。 The thermal configuration will be described. The heat generated from the anode side flows into the anode-side water-cooled heat sink 222 and is radiated outside the inverter device. In order to improve the thermal contact between the bottom surface of each bonded semiconductor module 222 and the anode-side water-cooled heat sink 222, a thermal conductive grease is sandwiched between them. The heat generated from the force source is described. In the upper junction type semiconductor module 222, the U-phase upper power source water-cooled heat sink fixed on the U-phase output bus bar 222, busbar for the V-phase output 2220 V-phase upper cathode water-cooled heat sink fixed on 2214, and W-phase upper power sink water-cooled heat sink fixed on W-phase output busbar 2 2 15 The heat is radiated to the outside of the inverter device. Each heat sink is provided with two water pipe connections for power source water cooling heat sinks 2 2 1 1, and water is supplied by electrically insulating pipes. An external conductive grease containing fine silver particles is used at the contact between the external cathode electrode 2 227 and each output bus bar 221 3 to 221 5 to allow current and heat to flow. Sandwich. Since there is no need to supply current to the contact between each output ffl bus bar 2 2 1 3 to 2 2] 5 and each upper cathode water-cooled heat sink 2 205 to 220 7, the anode Sandwich the same thermal grease as that of the grease side. The heat generated from the external cathode electrodes 2 227 of the six lower junction-type semiconductor modules 220 1 is transferred to the lower cathode bus bars 2 2 2 to 2 2 4 of each lower cathode bus bar. It is led to a water-cooled heat sink 222 to 222 and exits the inverter. Also here, the details are omitted because they are the same as the upper module. The heat sink on the force source side was manufactured separately from the electrodes. Thermally integrated Although it is more advantageous, it is because priority was given to ease of production. For the same reason, all six water-cooled heat sinks on the cathode side have the same shape. One of the reasons for this is that the heat transfer section (external cathode electrode 222) has the same shape in both the lower module and the lower module.
本実施例ではァノー ド側も力ソー ド側も水冷ヒ一 卜シンクで熱を取り 出す構造を採用した。 設置場所、 モジュールからの発熱量によって、 空 冷, ヒー 卜パイプ等、 他の冷却手段を採用することができる。 アノー ド 側は、 配線の制約がないので、 直接空冷ゃヒ— 卜パイプによる冷却構造 が容易である。  In this embodiment, a structure in which heat is taken out by a water-cooled heat sink on both the anode side and the power source side is adopted. Depending on the installation location and the heat generated from the module, other cooling means such as air cooling and heat pipes can be adopted. On the anode side, since there is no restriction on wiring, a cooling structure using a direct air-cooled heat pipe is easy.
(実施例 9 )  (Example 9)
実施例 9について、 第 2 3図乃至第 2 5図を参照して説明する。 第 2 3図は、 本実施例によるさらに別の接合型 I G B Tモジュールを斜め から眺めたところである。 本実施例による接合型半導体モジュールの特 徴は、 上下に伝熱専用の銅ベースを備え、.外部電極端子を樹脂ケース側 面に備えていることである。 モジュールの底面は、 下側銅ベース 230 1で ある。 これは、 実施例 2 と同じく、 銅の厚板に N i めっきしたものであ る。 下側銅べ一ス 2 3 0 1 は、 内部の回路とは電気的に絶縁されている t モジュールの上面は、 上側銅ベース 2 3 0 2である。 これは、 下側銅べ ース 2 3 0 1 と基本的に同じものであり、 同じく内部の回路と電気的に 絶縁されている。 下側銅ベース 2 3 0 1 との違いは、 樹脂充填穴 2307が 開いていることである。 外部電極端子は、 樹脂ケース 2 3 0 3の側面の 上下方向のほぼ中央に、 外部アノ ー ド電極 2 3 0 4 , 外部ゲー ト電極 2 3 0 6及び外部力ソ一ド電極 2 3 0 5の順で並んでいる。 下側銅べ一 ス ' 2 3 0 1及び上側銅ベース 2 3 0 2から、 各端子までの沿面及び空間 距離を確保するため樹脂ケース 2 3 0 3の高さは、 約 8 0 mmである。 他 の実施例では、 各端子とベースとの距離を、 ケースの側面の高さ全体で 確保することができるが、 本実施例では、 上下に接地電位のベースがあ るため、 各端子と下側銅ベース 2 3 0 1 , 各端子と上側銅ベース 2302の 距離を、 どちらも確保しなければならないためである。 The ninth embodiment will be described with reference to FIGS. 23 to 25. FIG. 23 is a perspective view of still another junction type IGBT module according to the present embodiment. The features of the junction type semiconductor module according to the present embodiment are that copper bases dedicated to heat transfer are provided on the upper and lower sides, and external electrode terminals are provided on the side surface of the resin case. The bottom of the module is a lower copper base 2301. This is the same as in Example 2 except that a thick copper plate is plated with Ni. The lower copper base 2301, which is electrically insulated from the internal circuit, has an upper copper base 2302 on the top surface of the t module. This is basically the same as the lower copper base 2301, and is also electrically isolated from the internal circuitry. The difference from the lower copper base 2301 is that a resin filling hole 2307 is opened. The external electrode terminals are located almost at the center of the side surface of the resin case 2303 in the vertical direction, and are connected to the external anode electrode 230, external gate electrode 230, and external force source electrode 230. It is arranged in the order of. The height of the resin case 2303 is about 80 mm to secure the creepage and clearance from the lower copper base '2301 and upper copper base 2302 to each terminal. . other In this embodiment, the distance between each terminal and the base can be secured over the entire height of the side surface of the case. In this embodiment, however, each terminal and the lower This is because both the copper base 2301, the distance between each terminal and the upper copper base 2302 must be secured.
第 2 4図に、 本実施例の外部力ソー ド電極 2 3 0 5の中心を通る面で 切断した断面を示す。 この断面には、 1個の I G B Tチップ 2 4 0 1 を 搭載したユニッ トが 2つ並んでいる。 上記した他の実施例と異なり、 本 実施例ではモジュールの上面も内部と ¾気的に絶縁されているので、 ュ ニッ 卜の構造が他の実施例と違う。  FIG. 24 shows a cross section taken along a plane passing through the center of the external force source electrode 2305 of this embodiment. In this cross section, two units equipped with one IGBT chip 2401 are lined up. Unlike the other embodiments described above, in this embodiment, the upper surface of the module is also electrically insulated from the inside, so that the structure of the unit is different from the other embodiments.
本実施例の半導体ユニッ トの構造を説明する。 ユニッ トの底面は、 ァ ルミナで構成されたアノー ド下セラミックス絶縁板 2 4 1 6である。 こ の底面と、 下側銅ベース 2 3 0 1 とをアノー ド下セラミックス絶縁板下 はんだ 2 4 1 7で接着してある。 アノー ド下セラミツクス絶縁板 2416の 上には内部ァノ一ド電極 2 4 1 3がある。 ァノ一 ド下セラミ ックス絶縁 板 2 4 1 6 と内部ァノ― ド電極 2 4 1 3 とは、 ァノ一 ド電極下はんだ 2 4 1 5で接着されている。 内部ァノ一ド電極 2 4 】 3からアノー ド端 子アーム 2 4 1 4が張り出している。 ユニッ トのァノー ド側電気接続点 である。 内部ァノ一ド電極 2 4 1 3の上には M 0で構成されたチップ下 緩衝板 2 4 1 1 があり、 チップ下緩衝板用はんだ 2 4 1 2で接着されて いる。 シリコンに比べて銅の熱膨張係数が大きいので、 両者の中間の熱 膨張係数を有する M o を挟むことでシリコンとの緩衝の役割をしている < チップ下緩衝板 2 1 1 の上には I G B Tチップ 2 4 0 1 がある。 この 両者の間は、 チップ下はんだ 2 4 1 0があり、 接着の役割を担っている, 1 G B Tチップ 2 4 0 1 の上面の周辺には、 耐圧を持たせるための FLR が施されているため、 この部分を避けてュニッ 卜の上半分の部材が搭載 されている。 I G B Tチップ 2 4 0 1 の上には熱膨張係数差の緩衝用の チップ上緩衝板 2 4 0 3があり、 チップ上はんだ 2 4 0 2で接着されて いる。 チップ上緩衝板 2 4 0 3の上には内部カソ— ド電極 2 4 0 5があ り、 チップ上緩衝板用はんだ 2 4 0 4で接着されている。 また、 内部力 ソ一ド電極 2 4 0 5からは力ソー ド端子アーム 2 4 0 6が張リ出してお り、 ユニッ トの力ソー ド側電気接続点を構成している。 チップ上緩衝板 2 4 0 3及び内部力ソー ド電極 2 4 0 5の中央部には、 穴が開き、 その 中央をゲー 卜配線 2 4 1 8が通っている。 内部カソー ド電極 2 4 0 5の 上にはカソー ド上セラミ ックス絶緣板 2 4 0 8が力ソ一ド電極上はんだ 2 4 0 7で接着されている。 カソー ド上セラミックス絶縁板 2 4 0 8が、 本実施例のュニッ 卜の最も上の構成部材である。 カソ一 ド上セラミ ック ス絶縁板 2 4 0 8は、 カソ一 ド上セラミ ックス絶縁板上はんだ 2 4 0 9 で上側銅ベース 2 3 0 2 と接着している。 The structure of the semiconductor unit of this embodiment will be described. The bottom surface of the unit is a ceramic insulating plate 2416 under the anode made of aluminum. This bottom surface and the lower copper base 2301 are bonded with solder 217 below the ceramic insulating plate below the anode. Above the anode ceramic insulating plate 2416, there is an internal anode electrode 2 4 13. The ceramic insulating plate 2416 under the anode and the internal anode electrode 2413 are bonded together with the solder 2415 under the anode electrode. An anode terminal arm 2 4 1 4 protrudes from the internal anode electrode 2 4] 3. This is the electrical connection point on the node side of the unit. Above the internal anode electrode 2 4 13, there is an under chip buffer plate 2 4 1 1 composed of M 0, which is bonded with solder 2 4 12 for the under chip buffer plate. Since copper has a larger coefficient of thermal expansion than silicon, it has a role of buffering with silicon by sandwiching Mo with an intermediate coefficient of thermal expansion between the two. There is an IGBT chip 2401. Between these two, there is a solder 2401 below the chip, which plays the role of bonding.Around the top surface of the 1GBT chip 2401, FLR is applied to withstand voltage. Therefore, the upper half of the unit is mounted avoiding this part. Have been. Above the IGBT chip 2401, there is an on-chip buffer plate for buffering the difference in thermal expansion coefficient, which is bonded with on-chip solder. An internal cathode electrode 2405 is provided on the buffer board on chip 2403, and is bonded with solder 2404 for the buffer board on chip. Further, a power source terminal arm 2406 extends from the internal power source electrode 2405, and constitutes a power source side electrical connection point of the unit. A hole is formed in the center of the buffer plate on chip 2403 and the internal force source electrode 2405, and a gate wiring 2418 passes through the center. A ceramic insulating plate 2408 on the cathode is bonded on the internal cathode electrode 2405 with solder 2407 on the force cathode electrode. The ceramic insulating plate 2408 on the cathode is the uppermost component of the unit of the present embodiment. The ceramic upper insulating plate 2408 is adhered to the upper copper base 2302 with solder 409 above the ceramic upper insulating plate.
つぎに、 外周り及び電流経路を説明する。 下側銅べ一ス 2 3 0 1 の上 には樹脂ケース 2 3 0 3が接着剤 (図示せず) で接着されている。 外部 カソ一 ド電極 2 3 0 5は、 そのほぼ中央に配置されている。 外部ゲー 卜 锺極 2 3 0 6及び外部ァノ一ド電極 2 3 0 4は、 ^の紙面に垂直に下 Next, the outer circumference and the current path will be described. A resin case 2303 is adhered on the lower copper base 2301 with an adhesive (not shown). The external cathode electrode 2305 is arranged substantially at the center. The external gate electrode 230 and the external anode electrode 230
(奥) にあり、 何れも外部カソ一 ド電極 2 3 0 5 と同じく下側銅ベース 2 3 0 1 と上側銅ベース 2 3 0 2からほぼ等距離に配置されているため、 外部カソー ド電極 2 3 0 5で隠されて本断面 ¾では見えない。 外部カソ ― ド電極 2 3 0 5には、 各ュニッ 卜のカソー ド端子アーム 2 4 0 6から カソー ド電極連絡配線 2 4 1 9 を経由して外部カソー ド電極取り付け部(Back), all of which are located at the same distance from the lower copper base 2301 and the upper copper base 2302 as the external cathode electrode 2305, It is hidden by 2305 and cannot be seen in this section ¾. The external cathode electrode 2305 is connected to the external cathode electrode mounting part via the cathode terminal connecting wire 2411 from the cathode terminal arm 2406 of each unit.
2 4 2 2に集められた力ソー ド電流が流れ込む。 同様に、 外部アノ ー ド 锺極 2 3 0 4 (図示せず) からは、 外部アノー ド電極取り付け部 (図示 せず) にアノー ド電流が流れ出し、 アノー ド電極連絡配線 2 4 2 0を経 由して各ユニッ トのアノー ド端子アーム 2 4 1 4に至る。 また、 ゲー ト 信号は、 外部ゲ一 卜電極 2 3 0 6から外部ゲー ト電極取り付け部 (見え ない) を通り、 ゲー 卜集合配線 2 4 2 1 を経由して、 各ュニッ 卜のゲ一 卜配線 2 4 1 8に至る。 The force source current collected at 2 4 2 2 flows. Similarly, an anode current flows from the external anode electrode 2304 (not shown) to the external anode electrode mounting portion (not shown), and passes through the anode electrode connection wiring 240. This leads to the anode terminal arm 2 4 1 4 of each unit. Also, the gate signal passes from the external gate electrode 2306 to the external gate electrode mounting portion (not visible), passes through the gate collective wiring 2421, and the gate signal of each unit. It leads to wiring 2 4 1 8.
熱は I G B Tチップ 2 4 0 1 の両面から上下に流れ出し、 各ユニッ ト のカソ一 ド上セラミ ックス絶縁板 2 4 0 8及びァノ一ド下セラミ ックス 絶縁板 2 4 1 6 を経由して上側銅べ一ス 2 3 0 2及び下側銅べ一ス 230 1 に至る。  Heat flows up and down from both sides of the IGBT chip 2401, and passes through the upper ceramic insulating plate 2408 and the lower ceramic insulating plate 2410 of each unit. Lead to copper base 2302 and lower copper base 2301.
本実施例の構造上の特徴を説明する。 本実施例は、 下側銅ベース 230 1 の上にユニッ トが載り、 その上に上側銅ベース 2 3 0 2が載る。 熱抵抗 を下げるために、 下側銅べ一ス 2 3 0 1 から上側銅ベース 2 3 0 2に至 る部材が確実に接着されていなければならない。 そのため、 上側銅べ一 ス 2 3 0 2は、 各ユニッ トの上に載る形態になっている。 このことを確 実にするため、 上側銅ベース 2 3 0 2 と樹脂ケース 2 3 0 3 との間に隙 間があるのである。 この隙間には、 内部の充填樹脂 2 4 2 3の充填時に 空気を抜く働きもある。 つぎに、 樹脂充填穴 2 3 0 7について説明する < すべての部材が組み立てられた状態で樹脂が充填されるのであるが、 そ の際、 この穴から樹脂を入れるのである。 プロセスについて第 2 5図を 使用して説明する際に、 この穴の働きについて触れる。  The structural features of this embodiment will be described. In this embodiment, the unit is mounted on the lower copper base 2301, and the upper copper base 2302 is mounted thereon. In order to reduce the thermal resistance, the members from the lower copper base 2301 to the upper copper base 2302 must be securely bonded. Therefore, the upper copper base 2302 is placed on each unit. To ensure this, there is a gap between the upper copper base 2302 and the resin case 2303. This gap also has the function of bleeding air when filling the inside with the filling resin 242. Next, a description will be given of the resin filling hole 2307. The resin is filled in a state where all the members are assembled. At that time, the resin is charged through this hole. When explaining the process using Fig. 25, the function of this hole will be mentioned.
本実施例の製造方法を第 2 5図を使用して説明する。 図は、 左半分が 製造工程、 右半分が各工程終了後 (次の工程開始前) の状態を断面で示 す。  The manufacturing method of this embodiment will be described with reference to FIG. In the figure, the left half shows the manufacturing process, and the right half shows the state after the end of each process (before the start of the next process).
( 1 ) ュニッ 卜組立  (1) Unit assembly
予め静特性を調べて良品と評価された I G B丁チップ 2 4 0 1及びフ リ一ホイールダイオー ドチップ 2 5 0 1 をュニッ 卜に搭載する。 図では、 1 G 13 Tチップ 2 4 0 1 を搭載したュニッ 卜を示す。 本実施例のュニッ 卜の特徴は、 カソ一 ド端子アーム 2 4 0 6及び力ソ一 ド上セラミックス 絶縁板 2 4 0 8を備えることである。 この図では、 はんだ層を省略した が、 本ユニッ トには、 はんだ層が 6個所ある。 これらのはんだ付けを、 本実施例では一括して行った。 もちろん、 数回に分けてはんだ付けを行 つても差し支えない。 The IGB chip 2401 and the freewheel diode chip 2501, which have been evaluated as having good quality by examining static characteristics in advance, are mounted on the unit. In the figure, This shows a unit equipped with a 1G13T chip 2401. The feature of the unit of this embodiment is that it has a cathode terminal arm 2406 and a ceramic insulating plate 2408 on a force source. Although the solder layer is omitted in this figure, this unit has six solder layers. In the present embodiment, these soldering operations are collectively performed. Of course, soldering may be performed several times.
( 2 ) ュニッ 卜選別  (2) Unit sorting
チップ単位での選別を実施例 2 と同様にして行う。 併せて、 スィッチ ング特性及び安全動作領域の測定をュニッ 卜で行う。 第 2 4図で示した 断面では、 2つのュニッ 卜の何れもが I G Β Τチップ 2 4 0 1 を搭載し たものであった。 今まで述べてきた他の実施例と同じく、 本実施例でも 同一のモジュール内に I 〇 8丁チップ 2 4 0 1 とフリーホイールダイォ ー ドチップ 2 5 0 1 を搭載し、 両者を逆並列に接続する。 第 2 5図では、 選別された良品の I G Β Τチップ 2 4 0 1 及びフリーホイールダイォー ドチップ 2 5 0 1 をそれぞれ 1 つずつ表示した。  Sorting in chip units is performed in the same manner as in the second embodiment. At the same time, measurement of the switching characteristics and the safe operation area will be performed by the unit. In the cross section shown in FIG. 24, each of the two units had the IG chip 241 mounted thereon. As in the other embodiments described so far, in this embodiment, the I〇8 chip 2401 and the freewheel diode chip 2501 are mounted in the same module, and both are connected in anti-parallel. Connecting. In Fig. 25, the selected non-defective IG Β chip 241 and the freewheel diode chip 2501 are displayed one by one.
( 3 ) ュニッ 卜配置  (3) Unit layout
選別されたュニッ 卜を下側銅べ一ス 2 3 0 1 上に並べる。 ァノ ー ド下 セラミ ックス絶縁板下はんだ 2 4 1 7によるはんだ付けは、 この工程で 実施してもよいし、 次の工程或いはその次の工程とまとめて行ってもよ い。 本実施例では、 実施例 2 と異なり、 工数は增すが確実な方法として、 ァノ 一 ド下セラミ ックス絶縁板下はんだ 2 4 1 7のはんだ付けをこのェ 程で実施している。  The selected units are arranged on the lower copper base 2301. Soldering with a ceramic under the ceramic insulating plate under the ground may be performed in this step, or may be performed in the next step or in the next step. In the present embodiment, unlike the second embodiment, the soldering of the ceramic under the ceramic insulating plate 2417 is performed in this step as a reliable method with a small number of steps.
( 4 ) 外部電極端子接続  (4) External electrode terminal connection
まず、 樹脂ケース 2 3 0 3 を下側銅ベース 2 3 0 1上に、 樹脂ケース 接着部 2 5 0 5を介して載置する。 つぎに、 アノー ド電極連絡配線 2420 を用いてァノー ド端子アーム 2 4 1 4 と外部ァノ一ド電極 2 3 0 4 (図 示せず) を連結する。 つぎに、 力ソ― ド電極連絡配線 2 4 1 9 を用いて 力ソー ド端子アーム 2 4 0 6 と外部力ソー ド電極 2 3 0 5 を連結する。 最後に、 ゲー 卜集合配線 2 4 2 1 を用いてゲー 卜配線 2 4 1 8 と外部ゲ 一卜電極 2 3 0 6 (図示せず) を連結する。 その後、 アノー ド端子ァー ム接着部 2 5 0 3 , カソー ド端子アーム接着部 2 5 0 2、 及びゲ一 卜配 線接着部 2 5 0 4にはんだをポッティ ングする。 炉に入れて、 各はんだ 付け個所及び接着剤による樹脂ケース接着部 2 5 0 5 を同時に接着する。 First, the resin case 2303 is placed on the lower copper base 2301 via the resin case bonding portion 2505. Next, the anode electrode connection wiring 2420 The anode terminal arm 2 4 1 4 is connected to the external anode electrode 2 3 4 (not shown) by using a wire. Next, the power source terminal arm 2406 and the external power source electrode 2305 are connected using the power source electrode connection wiring 2419. Lastly, the gate wiring 2418 is connected to the external gate electrode 2306 (not shown) using the gate collective wiring 2421. Thereafter, solder is potted to the anode terminal arm bonding section 2503, the cathode terminal arm bonding section 2502, and the gate wiring bonding section 2504. Place in a furnace and simultaneously bond the soldering points and the resin case bonding portion 2505 with an adhesive.
( 5 ) 上側銅ベース接着  (5) Upper copper base adhesive
上側銅ベース 2 3 0 2 を接着する。 この工程の後では、 上側銅ベース 2 3 0 2により、 モジュール内部がほとんど見えなくなるので、 このェ 程の前に内部の検査を完了しておく必要がある。 他の工程でも同様であ る力 、 本実施例のようにはんだ付け個所が多いと、 作業中に前に接着し た個所のはんだが再溶融することがあるので、 はんだが溶融時にモジュ —ルに振動を与えない注意が必要である。  Glue the upper copper base 2302. After this step, the inside of the module becomes almost invisible due to the upper copper base 2302, so it is necessary to complete the internal inspection before this step. The same force is applied to other processes. If there are many soldering points as in this embodiment, the solder at the previously bonded point may re-melt during the work, so the It is necessary to be careful not to give vibration.
( 6 ) 樹脂充填  (6) Resin filling
最後に、 充填樹脂 2 4 2 3 を流し込んで、 モジュールを完成させる。 上側銅ベース 2 3 0 2に開けられた樹脂充填穴 2 3 0 7 を通して樹脂を 流し込む。 この工程では、 樹脂がどの程度モジュール内に充填されてい るのかを観察することが困難である。 従って、 予め必要な樹脂の体積を 求めておき、 所定の体積の樹脂を流し込む方法を採用する。 充填樹脂 2 4 2 3の充填中は、 樹脂ケース 2 3 0 3と上側銅ベース 2 3 0 2の間 にできたわずかな隙間を利用して、 モジュール内の空気が出るので、 充 填はスムーズに進行する。 実施例 2 と同じく、 熱硬化性の樹脂に酸化珪 素を主成分とする、 熱膨張係数調整用のフィラーを混入した樹脂を使用 した。 Finally, the filling resin 2 4 2 3 is poured to complete the module. The resin is poured through the resin filling hole 2307 opened in the upper copper base 2302. In this process, it is difficult to observe how much resin is filled in the module. Therefore, a method is used in which the required resin volume is determined in advance, and a predetermined volume of resin is poured. During the filling of the filling resin 2 4 2 3, the air inside the module is released by using the small gap between the resin case 2 3 0 3 and the upper copper base 2 3 2, so the filling is smooth Proceed to As in Example 2, a resin in which a thermosetting resin containing silicon oxide as a main component and a filler for adjusting a thermal expansion coefficient is mixed is used. did.
以上の実施例は、 接合型-半導体モジュールとして I G B Tとダイォ一 ドの龃み合わせを説明した I G B Tは駆動部が M O Sになっているバイ ポーラ トランジスタであるので、 主回路の動作は通常のバイボーラ トラ ンジスタと同じである。 従って、 以上の実施例の I G B Tを電流駆動型 のバイポーラ トランジスタに置き換え、 電流駆動型のバイポーラ 卜ラン ジスタとダイォー ドの組み合わせとしても構造, 製法共に変わる点がな く、 本発明をバイポーラ トランジスタにも適用できる。  In the above embodiment, the description of the combination of the IGBT and the diode as the junction-semiconductor module has been described. Since the IGBT is a bipolar transistor having a MOS drive unit, the operation of the main circuit is a normal bipolar transistor. Same as transistor. Therefore, the IGBT of the above embodiment is replaced with a current-driven bipolar transistor, and the structure and the manufacturing method are not changed even when a combination of a current-driven bipolar transistor and a diode is used, and the present invention is applied to a bipolar transistor. Applicable.
I G C Tは、 I G B Tのトランジスタ部をサイ リスタに置き換えた素 子であり、 通常のバイポーラ トランジスタより I G B Tに近い動作をす る。 従って、 I G C Tとダイオー ドを組み合わせた半導体モジュールに も、 本発明を適用できる。  The IGCT is a device in which the transistor portion of the IGBT is replaced with a thyristor, and operates closer to the IGBT than a normal bipolar transistor. Therefore, the present invention can be applied to a semiconductor module in which IGCT and a diode are combined.
本発明によれば、 素子数が多くなつたときに有利な非圧接タイプのモ ジュールで、 モジュールの底面のみならず上面からも熱引きをする構造 を提供することができる。  According to the present invention, it is possible to provide a structure of a non-welding type module that is advantageous when the number of elements is increased, and that draws heat not only from the bottom surface but also from the top surface of the module.

Claims

請 求 の 範 囲 The scope of the claims
1 . 複数の電力用半導体素子と、  1. a plurality of power semiconductor elements;
該電力用半導体素子が金属を含む接合材を介して固着される複数の絶 縁基板と、  A plurality of insulating substrates to which the power semiconductor element is fixed via a bonding material containing metal;
前記電力用半導体素子に、 金属を含む接合材を介して固着される、 少 なく とも 1個の第 1 の放熱板と、  At least one first heat sink fixed to the power semiconductor element via a bonding material containing metal,
前記複数の絶縁基板に、 金属を含む接合材を介して固着される、 少な く とも 1個の第 2の放熱板と、  At least one second heat sink, which is fixed to the plurality of insulating substrates via a bonding material containing metal,
を有する接合型半導体モジュール。 A junction type semiconductor module having:
2 . 請求項 1 の接合型半導体モジュールにおいて、 前記電力用半導体素 子と前記第 1 の放熱板との間、 または前記電力用半導体素子と前記絶縁 基板との間には、 少なく とも 1 個の金属部材が介在する。  2. The junction type semiconductor module according to claim 1, wherein at least one piece is provided between the power semiconductor element and the first heat sink or between the power semiconductor element and the insulating substrate. A metal member is interposed.
3 . 請求項 2の接合型半導体モジュ—ルにおいて、 前記金属部材が前記 電力用半導体素子に電気的に接続される電極である。  3. The junction type semiconductor module according to claim 2, wherein the metal member is an electrode electrically connected to the power semiconductor element.
4 . 請求項 3の接合型半導体モジュールにおいて、 さらに前記金属部材 と電気的に接続される外部電極端子を備える。  4. The junction type semiconductor module according to claim 3, further comprising an external electrode terminal electrically connected to the metal member.
5 . 請求項 2の接合型半導体モジュールにおいて、 前記金属部材が緩衝 板である。  5. The junction type semiconductor module according to claim 2, wherein the metal member is a buffer plate.
6 . 請求項 5の接合型半導体モジュールにおいて、 前記緩衝板がタ ング ステン板またはモリブデン板である。  6. The junction type semiconductor module according to claim 5, wherein the buffer plate is a tungsten plate or a molybdenum plate.
7 . 請求項 2の接合型半導体モジュールにおいて、 前記金属部材が複数 個有る。  7. The junction type semiconductor module according to claim 2, wherein there are a plurality of the metal members.
8 . 請求項 6の接合型半導体モジュールにおいて、 前記複数個の金属部 材が、 タングステン板またはモリブデン板のいずれかと、 銅板またはァ ルミニゥムのいずれかを含む。 8. The junction type semiconductor module according to claim 6, wherein the plurality of metal members include one of a tungsten plate and a molybdenum plate and one of a copper plate and an aluminum plate.
9 . 請求項 1 の接合型半導体モジュールにおいて、 前記第 1 の放熱板が 外部電極端子である。 9. The junction semiconductor module according to claim 1, wherein the first heat sink is an external electrode terminal.
1 0 . 請求項 1 の接合型半導体モジュールにおいて、 前記第 1 の放熱板 の材料と前記第 2の放熱板の材料と力 実質的に同じ材料である。  10. The junction type semiconductor module according to claim 1, wherein the material of the first heat sink and the material of the second heat sink are substantially the same.
1 1 . 請求項 1 0の接合型半導体モジュールにおいて、 前記材料が、 銅, 銅合金, アルミニウム, アルミニウム合金からなる群から選択される。 11. The junction type semiconductor module according to claim 10, wherein the material is selected from the group consisting of copper, copper alloy, aluminum, and aluminum alloy.
1 2 . 請求項 1 の接合型半導体モジュールが、 さらに樹脂ケースを有し、 該樹脂ケースは前記電力用牛導体素子を収納し、 前記第 1 の放熱板は前 記樹脂ケースの上面に位置し、 前記第 2の放熱板は前記樹脂ケースの底 面に位置する。 12. The bonded semiconductor module according to claim 1, further comprising a resin case, wherein the resin case houses the power cow conductor element, and wherein the first heat sink is located on an upper surface of the resin case. The second heat sink is located on the bottom surface of the resin case.
1 3 . 請求項 1 2の接合型半導体モジュールが、 さらに外部電極端子を 備え、 該外部電極端子が前記樹脂ケースの側面に位置する。  13. The bonded semiconductor module according to claim 12, further comprising an external electrode terminal, wherein the external electrode terminal is located on a side surface of the resin case.
1 4 . 請求項 1 の接合型半導体モジュールにおいて、 前記絶縁基板がセ ラミ ックス基板である。  14. The junction type semiconductor module according to claim 1, wherein the insulating substrate is a ceramic substrate.
1 5 . 請求項 1 の接合型半導体モジュールにおいて、 前記接合材が半田 である。  15. The bonding semiconductor module according to claim 1, wherein the bonding material is solder.
PCT/JP1996/002678 1996-09-18 1996-09-18 Junction semiconductor module WO1998012748A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP1996/002678 WO1998012748A1 (en) 1996-09-18 1996-09-18 Junction semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1996/002678 WO1998012748A1 (en) 1996-09-18 1996-09-18 Junction semiconductor module

Publications (1)

Publication Number Publication Date
WO1998012748A1 true WO1998012748A1 (en) 1998-03-26

Family

ID=14153836

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1996/002678 WO1998012748A1 (en) 1996-09-18 1996-09-18 Junction semiconductor module

Country Status (1)

Country Link
WO (1) WO1998012748A1 (en)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174454A (en) * 1997-06-23 1999-03-16 Asea Brown Boveri Ag Power semiconductor module containing encapsulated submodules
EP1111677A2 (en) * 1999-12-21 2001-06-27 Toyota Jidosha Kabushiki Kaisha Cooling structure for multichip module
JP2002164484A (en) * 2000-11-29 2002-06-07 Hitachi Ltd Power circuit
EP1318547A1 (en) * 2001-12-06 2003-06-11 Abb Research Ltd. Power semiconductor module
EP1318545A1 (en) * 2001-12-06 2003-06-11 Abb Research Ltd. Power semiconductor submodule and power semiconductor module
US6693350B2 (en) 1999-11-24 2004-02-17 Denso Corporation Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure
US6703707B1 (en) 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
JP2004096135A (en) * 2003-12-24 2004-03-25 Toyota Central Res & Dev Lab Inc Power module
EP1632998A1 (en) * 2004-09-01 2006-03-08 Delphi Technologies, Inc. High power electronic package with enhanced cooling characteristics
JP2007311441A (en) * 2006-05-17 2007-11-29 Hitachi Ltd Power semiconductor module
JP2008259267A (en) * 2007-04-02 2008-10-23 Hitachi Ltd Semiconductor module for inverter circuit
JP2010087111A (en) * 2008-09-30 2010-04-15 Denso Corp Semiconductor device, and inverter circuit using the same
JP2011003832A (en) * 2009-06-22 2011-01-06 Nippon Inter Electronics Corp Power semiconductor module
JP2012243905A (en) * 2011-05-18 2012-12-10 Shindengen Electric Mfg Co Ltd Power module and manufacturing method of the same
WO2012172991A1 (en) * 2011-06-16 2012-12-20 富士電機株式会社 Semiconductor unit and semiconductor device using same
WO2014054212A1 (en) * 2012-10-01 2014-04-10 富士電機株式会社 Semiconductor device and manufacturing method therefor
US9425065B2 (en) 2011-09-29 2016-08-23 Mitsubishi Electric Corporation Semiconductor device and method of manufacture thereof
JP2019004016A (en) * 2017-06-14 2019-01-10 株式会社東芝 Power semiconductor module

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58188150A (en) * 1982-04-28 1983-11-02 Hitachi Ltd Semiconductor device
JPH08111503A (en) * 1994-10-07 1996-04-30 Hitachi Ltd Semiconductor current controller

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58188150A (en) * 1982-04-28 1983-11-02 Hitachi Ltd Semiconductor device
JPH08111503A (en) * 1994-10-07 1996-04-30 Hitachi Ltd Semiconductor current controller

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174454A (en) * 1997-06-23 1999-03-16 Asea Brown Boveri Ag Power semiconductor module containing encapsulated submodules
US6998707B2 (en) 1999-11-24 2006-02-14 Denso Corporation Semiconductor device having radiation structure
US6960825B2 (en) 1999-11-24 2005-11-01 Denso Corporation Semiconductor device having radiation structure
US6967404B2 (en) 1999-11-24 2005-11-22 Denso Corporation Semiconductor device having radiation structure
US6891265B2 (en) 1999-11-24 2005-05-10 Denso Corporation Semiconductor device having radiation structure
US6798062B2 (en) 1999-11-24 2004-09-28 Denso Corporation Semiconductor device having radiation structure
US6992383B2 (en) 1999-11-24 2006-01-31 Denso Corporation Semiconductor device having radiation structure
US6703707B1 (en) 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
US6693350B2 (en) 1999-11-24 2004-02-17 Denso Corporation Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure
EP1111677A3 (en) * 1999-12-21 2003-10-15 Toyota Jidosha Kabushiki Kaisha Cooling structure for multichip module
JP2001244391A (en) * 1999-12-21 2001-09-07 Toyota Central Res & Dev Lab Inc Cooling structure of multichip module
EP1111677A2 (en) * 1999-12-21 2001-06-27 Toyota Jidosha Kabushiki Kaisha Cooling structure for multichip module
US6969907B2 (en) 1999-12-21 2005-11-29 Toyota Jidosha Kabushiki Kaisha Cooling structure for multichip module
JP2002164484A (en) * 2000-11-29 2002-06-07 Hitachi Ltd Power circuit
US6738258B2 (en) 2001-12-06 2004-05-18 Abb Research Ltd Power semiconductor module
EP1318545A1 (en) * 2001-12-06 2003-06-11 Abb Research Ltd. Power semiconductor submodule and power semiconductor module
CN100392856C (en) * 2001-12-06 2008-06-04 Abb研究有限公司 Power semiconductor module
JP4669650B2 (en) * 2001-12-06 2011-04-13 エー ビー ビー リサーチ リミテッド Power semiconductor module
EP1318547A1 (en) * 2001-12-06 2003-06-11 Abb Research Ltd. Power semiconductor module
JP2003197864A (en) * 2001-12-06 2003-07-11 Abb Res Ltd Power semiconductor module
JP2004096135A (en) * 2003-12-24 2004-03-25 Toyota Central Res & Dev Lab Inc Power module
EP1632998A1 (en) * 2004-09-01 2006-03-08 Delphi Technologies, Inc. High power electronic package with enhanced cooling characteristics
JP2007311441A (en) * 2006-05-17 2007-11-29 Hitachi Ltd Power semiconductor module
JP2008259267A (en) * 2007-04-02 2008-10-23 Hitachi Ltd Semiconductor module for inverter circuit
JP2010087111A (en) * 2008-09-30 2010-04-15 Denso Corp Semiconductor device, and inverter circuit using the same
JP2011003832A (en) * 2009-06-22 2011-01-06 Nippon Inter Electronics Corp Power semiconductor module
JP2012243905A (en) * 2011-05-18 2012-12-10 Shindengen Electric Mfg Co Ltd Power module and manufacturing method of the same
WO2012172991A1 (en) * 2011-06-16 2012-12-20 富士電機株式会社 Semiconductor unit and semiconductor device using same
KR20140026496A (en) * 2011-06-16 2014-03-05 후지 덴키 가부시키가이샤 Semiconductor unit and semiconductor device using same
JPWO2012172991A1 (en) * 2011-06-16 2015-02-23 富士電機株式会社 Semiconductor unit and semiconductor device using the same
US9165871B2 (en) 2011-06-16 2015-10-20 Fuji Electric Co., Ltd. Semiconductor unit and semiconductor device using the same
KR101887199B1 (en) 2011-06-16 2018-09-10 후지 덴키 가부시키가이샤 Semiconductor unit and semiconductor device using same
US9425065B2 (en) 2011-09-29 2016-08-23 Mitsubishi Electric Corporation Semiconductor device and method of manufacture thereof
WO2014054212A1 (en) * 2012-10-01 2014-04-10 富士電機株式会社 Semiconductor device and manufacturing method therefor
US9953961B2 (en) 2012-10-01 2018-04-24 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the same
JP2019004016A (en) * 2017-06-14 2019-01-10 株式会社東芝 Power semiconductor module

Similar Documents

Publication Publication Date Title
US12080674B2 (en) Double-sided cooling type power module and manufacturing method therefor
WO1998012748A1 (en) Junction semiconductor module
US9059334B2 (en) Power semiconductor module and method of manufacturing the same
US9722509B2 (en) Hybrid circuit device
US7605456B2 (en) Inverter unit
JP2000164800A (en) Semiconductor module
EP0777272B1 (en) Semiconductor device
WO2014097798A1 (en) Semiconductor device
US7148562B2 (en) Power semiconductor device and power semiconductor module
JP5895220B2 (en) Manufacturing method of semiconductor device
US20220122906A1 (en) Stacked transistor chip package with source coupling
JP3643525B2 (en) Inverter device
JP2016197677A (en) Power semiconductor device and in-vehicle rotating electrical machine drive device
JPH1189248A (en) Power control equipment
JP2006190728A (en) Electric power semiconductor device
JP2007288044A (en) Semiconductor device
JP2001110985A (en) Semiconductor device
JP7019024B2 (en) Semiconductor equipment and power conversion equipment
JPH09135155A (en) Semiconductor device
JP2021072293A (en) Semiconductor power module
US20240071876A1 (en) Semiconductor module, power converter, and power converter manufacturing method
JP2003007928A (en) Semiconductor device
WO2023109604A2 (en) Power semiconductor module
US20240096730A1 (en) Semiconductor Module Having Double Sided Heat Dissipation Structure and Method for Fabricating the Same
JP2024106085A (en) Semiconductor device, power conversion device, and method for manufacturing the semiconductor device

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase