WO1996025706A1 - Microprocessor circuit with at least one arithmetic unit and one control unit - Google Patents

Microprocessor circuit with at least one arithmetic unit and one control unit Download PDF

Info

Publication number
WO1996025706A1
WO1996025706A1 PCT/DE1996/000164 DE9600164W WO9625706A1 WO 1996025706 A1 WO1996025706 A1 WO 1996025706A1 DE 9600164 W DE9600164 W DE 9600164W WO 9625706 A1 WO9625706 A1 WO 9625706A1
Authority
WO
WIPO (PCT)
Prior art keywords
unit
arithmetic
logic unit
control unit
microprocessor circuit
Prior art date
Application number
PCT/DE1996/000164
Other languages
German (de)
French (fr)
Inventor
Klaus Buchenrieder
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Publication of WO1996025706A1 publication Critical patent/WO1996025706A1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations

Definitions

  • Microprocessor circuit with at least one arithmetic unit and a control unit
  • the adaptation of the arithmetic or control unit, or input and output unit of a microprocessor circuit or a controller, to specific tasks has hitherto been achieved in several ways. A distinction is made between methods in which the adaptation is determined statically, i.e. in an initialization phase, or dynamically, i.e. regardless of time is possible at any time.
  • the static adjustment is carried out using task-oriented command sets.
  • the control or arithmetic unit is already designed for a certain class of problems, e.g. Machine control, signal processing etc., designed accordingly.
  • the instruction sets are usually extensive and not optimized for a specific task, but for an application class.
  • Static adjustment can also be done with the help of freely loadable micro programs.
  • the microprogram i.e. the entire contents of the microprogram memory, loaded and then the calculation started. With this method, the structure of the arithmetic unit is not changed.
  • the dynamic adaptation to a specific task can be carried out using configurable coprocessors.
  • the command set is expanded here by calling external functions via reserved machine commands.
  • the method allows special hardware to be used externally to the processor by transferring operands and operations to accelerate the computing process.
  • the dynamic reconfigurability of the external coprocessor logic provides a high degree of flexibility.
  • the problem underlying the invention is to expand a microprocessor circuit or controller circuit so that the basic functionality provided by the arithmetic or control unit or by the input / output unit can be dynamically adapted to a desired task. This problem is solved according to the features of claim 1.
  • the invention thus solves the problem of dynamic adaptation or expansion of the basic functionality of a microprocessor circuit or a controller circuit provided by the arithmetic or control unit or by the input / output unit, in that the microprocessor or controller chip in addition to the hard-wired logic and the existing, additional, dynamically reprogrammable memory structures
  • the external logic is integrated directly on the processor / controller module.
  • Logic unit can be arranged at various points in the microprocessor circuit or controller circuit or input / output mechanism. Individual locations within the microprocessor circuit for the arrangement of the configurable logic unit can be found in the dependent claims.
  • FIG. 1 shows the basic diagram of a microprocessor circuit in which a configurable logic unit is used
  • FIG. 2 shows the locations within the microprocessor circuit that are suitable for installing the configurable logic unit
  • FIG. 3 shows a second exemplary embodiment for the arrangement of the configurable logic unit within the microprocessor circuit
  • Figure 4 shows an embodiment of a configurable logic unit.
  • the arithmetic unit in normal configuration consists of an arithmetic logic unit ALU, an accumulator AK, a shift register SH, a multiplexer MUX1 and a register block RG1.
  • operands OP1, OP2 are fed to the arithmetic logic unit ALU, linked there and then fed to the accumulator AK.
  • Shift processes can be carried out via the accumulator AK and the shift register SH and the result can be fed back to the ALU via the register block RG1 or can be output as the result ER at the output.
  • a configurable logic unit KE1 can be inserted into the arithmetic unit. Then, in addition to the linking of the operands OP1, OP2, the ALU enables a link via the configurable logic unit KE1. In order to open this path, some circuit parts have to be inserted, namely a data selector DS and a further multiplexer MUX2. Operand OP2 can either be fed to ALU or logic unit KE1 via data selector DS; the same applies to operand OP1. Either the output of the ALU or the logic unit KE to the accumulator AK can be switched through via the multiplexer MUX2.
  • five elementary commands that can be carried out in the ALU can be available for the arithmetic unit. These commands are further commands that are made possible by the logic unit KE1.
  • the logic unit KE1 is configured accordingly.
  • a configurable logic unit can then be used to execute several new commands directly in logic. This results in a measurable difference in execution time and a significant increase in performance.
  • the arithmetic unit can be expanded in several ways.
  • configurable logic units can be accommodated in the control unit CW and / or in the arithmetic unit RW.
  • the logic units are again designated KE
  • a logic unit KE3 can e.g. are provided in the control unit CW
  • another logic unit KE2 in the arithmetic unit RW.
  • the fully or partially configurable arithmetic unit RW receives the data to be processed from registers RG3 and RG4 at the inputs R and S.
  • the result of the calculation is output at the output F and stored in the accumulator AK.
  • the corresponding linking function was defined in a configuration phase before the calculation.
  • control unit CW was set for this new command, e.g. the logic unit KE3, which e.g. is implemented as a microprogram memory.
  • the additional units in the control unit are normally provided there, e.g. RG2 is a state variable register, SL is a jump and branch logic unit and T is the clock for operating the microprocessor circuit.
  • a further implementation possibility is to additionally add a configurable sequencer KE 4 implemented in hardware to the arithmetic logic unit RW.
  • This additional logic unit KE4 results from FIG. 3. It takes over the control of the
  • the advantage of this design is that the clock speed of the KE4 seguercer is precisely tailored to the needs of the arithmetic unit RW can be adapted.
  • the clock frequency of the sequencer KE4 can also be designed higher than the other clock rates. Operations of the arithmetic unit can thus be carried out at high speed.
  • the control unit CW can be easily generated. Since the actual sequencer only has to transfer function calls to the arithmetic unit, this also simplifies the programming of the control unit CW. Ideally, only the corresponding function calls should be saved in the control unit.
  • the microprograms are therefore shorter and the microprogram memory can be designed with considerably less space.
  • an input / output unit or an external bus controller can also be implemented as a reconfigurable logic unit on the chip or semiconductor component. These logic units can then be programmed and used by the user depending on the need and application. There is no need to set up special external logic units.
  • FIG. 4 shows how a configurable logic unit can be constructed.
  • a configurable logic unit can consist of three configurable basic elements, namely a configurable logic block CLB, an input / output block IOB and connection blocks ICB.
  • the function of the logic unit is determined by means of the configurable logic blocks CLB, which are connected by the connection units ICB. be tied, realized.
  • Input / output blocks IOB establish the connection to the surrounding logic. All basic elements are programmed before each operation. Programming is carried out with the aid of information KI, which are applied to configuration lines KL.
  • the configuration lines KL are fed to the individual configurable units CLB, CB and IOB. In this way, with the help of the configurable logic blocks CLB and the connection blocks ICB, functional units can be set that generate the additional functions.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)
  • Microcomputers (AREA)

Abstract

The object of microprocessor circuits which have to be suitable for solving different problems is to expand the microprocessor or controller such that the basic logic functions made available by the arithmetic or control unit can be dynamically adapted to a different task definition. In order to achieve this object, a configurable logic unit (KE) which can be programmed according to the additional problems to be solved by the microprocessor circuit is also integrated in the semiconductor component on which the arithmetic unit (RW) and the control unit (CW) are disposed. The programmable logic unit can be provided in the microprocessor circuit adjacent the arithmetic logic unit or in the control unit as a microprogram memory or as a sequencer which applies control commands to the arithmetic logic unit.

Description

Beschreibungdescription
Mikroprozessorschaltung mit mindestens einem Rechenwerk und einem SteuerwerkMicroprocessor circuit with at least one arithmetic unit and a control unit
Die Anpassung von Rechen- oder Steuerwerk, bzw. Ein- und Ausgabewerk einer Mikroprozessorschaltung oder eines Control¬ lers an bestimmte Aufgabenstellungen wurde bisher auf mehrere Arten erreicht. Man unterscheidet Verfahren, bei denen die Anpassung statisch, also in einer Initialisierungsphase festgelegt wird, oder dynamisch erfolgt, d.h. zeitlich unab¬ hängig jederzeit möglich ist.The adaptation of the arithmetic or control unit, or input and output unit of a microprocessor circuit or a controller, to specific tasks has hitherto been achieved in several ways. A distinction is made between methods in which the adaptation is determined statically, i.e. in an initialization phase, or dynamically, i.e. regardless of time is possible at any time.
Die statische Anpassung erfolgt über aufgabenorientierte Befehlssätze. Das Steuer- oder Rechenwerk wird bereits beim Entwurf für eine bestimmte Klasse von Problemen, z.B. Maschi¬ nensteuerung, Signalverarbeitung usw., entsprechend ausge¬ legt. Die Befehlssätze sind gewöhnlich umfangreich und nicht für eine bestimmte Aufgabe, sondern für eine Anwendungsklasse optimiert.The static adjustment is carried out using task-oriented command sets. The control or arithmetic unit is already designed for a certain class of problems, e.g. Machine control, signal processing etc., designed accordingly. The instruction sets are usually extensive and not optimized for a specific task, but for an application class.
Statische Anpassung kann auch mit Hilfe von frei ladbaren Mikroprogrammen erfolgen. Vor Beginn einer Rechnung wird das Mikroprogramm, d.h. der gesamte Inhalt des Mikroprogrammspei- chers, geladen und dann mit der Berechnung begonnen. Bei diesem Verfahren wird die Struktur des Rechenwerks nicht verändert.Static adjustment can also be done with the help of freely loadable micro programs. The microprogram, i.e. the entire contents of the microprogram memory, loaded and then the calculation started. With this method, the structure of the arithmetic unit is not changed.
Die dynamische Anpassung an eine bestimmte Aufgabe kann unter Verwendung von konfigurierbaren Koprozessoren erfolgen. Der Befehlssatz wird hier durch den Aufruf externer Funktionen über reservierte Maschinenbefehle erweitert. Die Methode gestattet es, spezielle Hardware extern zum Prozessor durch die Übergabe von Operanden und Operationen zur Beschleunigung des Rechenvorganges zu benutzen. Durch die dynamische Rekon- figurierbarkeit der externen Koprozessorlogik ist eine hohe Flexibilität gegeben. Das der Erfindung zugrundeliegende Problem besteht darin, eine Mikroprozessorschaltung oder Controllerschaltung so zu erweitern, daß die vom Rechen- oder Steuerwerk bzw. vom Ein- /Ausgabewerk bereitgestellte Grundfunktionalität dynamisch an eine gewünschte Aufgabenstellung angepaßt werden kann. Dieses Problem wird gemäß den Merkmalen des Patentanspruchs 1 ge¬ löst.The dynamic adaptation to a specific task can be carried out using configurable coprocessors. The command set is expanded here by calling external functions via reserved machine commands. The method allows special hardware to be used externally to the processor by transferring operands and operations to accelerate the computing process. The dynamic reconfigurability of the external coprocessor logic provides a high degree of flexibility. The problem underlying the invention is to expand a microprocessor circuit or controller circuit so that the basic functionality provided by the arithmetic or control unit or by the input / output unit can be dynamically adapted to a desired task. This problem is solved according to the features of claim 1.
Die Erfindung löst also das Problem der dynamischen Anpassung bzw. Erweiterung der vom Rechen- oder Steuerwerk bzw. vom Ein-/Ausgabewerk bereitgestellten Grundfunktionalität einer Mikroprozessorschaltung oder einer Controllerschaltung da¬ durch, daß auf dem Mikroprozessor-oder Controllerchip neben der fest verdrahteten Logik und den vorhandenen Speicher- Strukturen zusätzliche, dynamisch reprogrammierbareThe invention thus solves the problem of dynamic adaptation or expansion of the basic functionality of a microprocessor circuit or a controller circuit provided by the arithmetic or control unit or by the input / output unit, in that the microprocessor or controller chip in addition to the hard-wired logic and the existing, additional, dynamically reprogrammable memory structures
(rekonfigurierbare) Logik und Speicherelemente mit integriert werden.(Reconfigurable) logic and memory elements can be integrated.
Im Gegensatz zur dynamischen Erweiterung eines Rechnerkerns mittels dynamisch reprogrammierbarer Logik wird hier die externe Logik direkt mit auf dem Prozessor/Controllerbaustein integriert.In contrast to the dynamic expansion of a computer core using dynamically reprogrammable logic, the external logic is integrated directly on the processor / controller module.
Die zur Anpassung der Mikroprozessorschaltung oder Control- lerschaltung an bestimmte Aufgabenstellungen verwendeteThe one used to adapt the microprocessor circuit or controller circuit to specific tasks
Logikeinheit kann an verschiedenen Stellen in der Mikropro¬ zessorschaltung oder Controllerschaltung bzw. Ein/-Ausgabe- werk angeordnet werden. Einzelne Stellen innerhalb der Mikro¬ prozessorschaltung für die Anordnung der konfigurierbaren Logikeinheit können den abhängigen Ansprüchen entnommen werden.Logic unit can be arranged at various points in the microprocessor circuit or controller circuit or input / output mechanism. Individual locations within the microprocessor circuit for the arrangement of the configurable logic unit can be found in the dependent claims.
Die Erfindung wird anhand von Ausfύhrungsbeispielen weiter erläutert. Es zeigen Figur 1 das Prinzipbild einer Mikroprozessorschaltung, bei der eine konfigurierbare Logikeinheit verwendet wird, Figur 2 die Stellen innerhalb der Mikroprozessorschaltung, die für den Einbbau der konfigurierbaren Logikeinheit in Frage kommmen,The invention is further explained on the basis of exemplary embodiments. 1 shows the basic diagram of a microprocessor circuit in which a configurable logic unit is used, FIG. 2 shows the locations within the microprocessor circuit that are suitable for installing the configurable logic unit,
Figur 3 ein zweites Ausführungsbeispiel für die Anordnung der konfigurierbaren Logikeinheit innerhalb der Mikroprozessor¬ schaltung,FIG. 3 shows a second exemplary embodiment for the arrangement of the configurable logic unit within the microprocessor circuit,
Figur 4 ein Ausführungsbeispiel einer konfigurierbaren Logik¬ einheit.Figure 4 shows an embodiment of a configurable logic unit.
Aus Figur 1 ergibt sich der Aufbau eines Teiles einer Mikro¬ prozessorschaltung, und zwar des Rechenwerkes. Das Rechenwerk in normaler Ausstattung besteht aus einer arithmetisch logi¬ schen Einheit ALU, einem Akkumulator AK, einem Schieberegi¬ ster SH, einem Multiplexer MUXl und einem Registerblock RG1. Der arithmetisch logischen Einheit ALU werden im Normalbe¬ trieb Operanden OP1, OP2 zugeführt, dort verknüpft und dann dem Akkumulator AK zugeleitet. Über den Akkumulator AK und das Schieberegister SH können Schiebeprozesse ausgeführt werden und das Ergebnis über den Registerblock RG1 der ALU wieder zugeführt werden bzw. als Ergebnis ER am Ausgang abgegeben werden.The construction of part of a microprocessor circuit, namely the arithmetic unit, results from FIG. The arithmetic unit in normal configuration consists of an arithmetic logic unit ALU, an accumulator AK, a shift register SH, a multiplexer MUX1 and a register block RG1. In normal operation, operands OP1, OP2 are fed to the arithmetic logic unit ALU, linked there and then fed to the accumulator AK. Shift processes can be carried out via the accumulator AK and the shift register SH and the result can be fed back to the ALU via the register block RG1 or can be output as the result ER at the output.
Um dieses Rechenwerk an zusätzliche Aufgaben anpassen zu können, kann eine konfigurierbare Logikeinheit KE1 in das Rechenwerk eingefügt werden. Dann wird zusätzlich zur Ver¬ knüpfung der Operanden OPl,OP2 durch die ALU eine Verknüpfung über die konfigurierbare Logikeinheit KE1 ermöglicht. Um diesen Weg freizugeben, müssen einige Schaltungsteile einge¬ fügt werden, nämlich ein Datenselektor DS und einen weiteren Multiplexer MUX2. Über den Datenselektor DS kann der Operand OP2 entweder der ALU oder der Logikeinheit KE1 zugeführt werden, entsprechendes gilt auch für den Operand OP1. Über den Multiplexer MUX2 kann entweder der Ausgang der ALU oder der Logikeinheit KE zum Akkumulator AK durchgeschaltet wer- den. Zum Beispiel können für das Rechenwerk fünf elementare Befeh¬ le zur Verfügung stehen, die in der ALU ausgeführt werden können. Diesen Befehlen werden weitere Befehle hinzugefügt, die durch die Logikeinheit KE1 ermöglicht werden. Dazu wird die Logikeinheit KE1 entsprechend konfiguriert. Durch eine konfigurierbare Logikeinheit können dann auch mehrere neue Befehle direkt in Logik ausgeführt werden. Es ergibt sich dabei ein meßbarer Unterschied in der Ausführungszeit und eine erhebliche Leistungssteigerung.In order to be able to adapt this arithmetic unit to additional tasks, a configurable logic unit KE1 can be inserted into the arithmetic unit. Then, in addition to the linking of the operands OP1, OP2, the ALU enables a link via the configurable logic unit KE1. In order to open this path, some circuit parts have to be inserted, namely a data selector DS and a further multiplexer MUX2. Operand OP2 can either be fed to ALU or logic unit KE1 via data selector DS; the same applies to operand OP1. Either the output of the ALU or the logic unit KE to the accumulator AK can be switched through via the multiplexer MUX2. For example, five elementary commands that can be carried out in the ALU can be available for the arithmetic unit. These commands are further commands that are made possible by the logic unit KE1. The logic unit KE1 is configured accordingly. A configurable logic unit can then be used to execute several new commands directly in logic. This results in a measurable difference in execution time and a significant increase in performance.
Die Erweiterung des Rechenwerkes kann auf mehrere Arten geschehen. Wie Figur 2 zeigt, können konfigurierbare Logik¬ einheiten im Steuerwerk CW und/oder im Rechenwerk RW unterge¬ bracht werden. In Figur 2 sind die Logikeinheiten wiederum mit KE bezeichnet, eine Logikeinheit KE3 kann z.B. im Steuer¬ werk CW vorgesehen werden, eine andere Logikeinheit KE2 im Rechenwerk RW. Das vollständig oder teilweise konfigurierbare Rechenwerk RW erhält die zu verarbeitenden Daten aus Regi¬ stern RG3 und RG4 an den Eingängen R und S. Das Ergebnis der Berechnung wird am Ausgang F ausgegeben und im Akkumulator AK gespeichert. Die entsprechende Verknüpfungsfunktion wurde vor der Berechnung in einer Konfigurierungsphase festgelegt. Zur gleichen Zeit wurde das Steuerwerk CW für diesen neuen Befehl eingestellt, z.B. die Logikeinheit KE3, die z.B. als Mikroprogrammspeicher realisiert ist. Die zusätzlichen Ein¬ heiten im Steuerwerk sind dort normalerweise vorgesehen, z.B. ist RG2 ein Zustandsvariablenregister, SL eine Sprung- und Verzweigungslogikeinheit und T der Takt zum Betrieb der Mikroprozessorschaltung.The arithmetic unit can be expanded in several ways. As FIG. 2 shows, configurable logic units can be accommodated in the control unit CW and / or in the arithmetic unit RW. In Figure 2, the logic units are again designated KE, a logic unit KE3 can e.g. are provided in the control unit CW, another logic unit KE2 in the arithmetic unit RW. The fully or partially configurable arithmetic unit RW receives the data to be processed from registers RG3 and RG4 at the inputs R and S. The result of the calculation is output at the output F and stored in the accumulator AK. The corresponding linking function was defined in a configuration phase before the calculation. At the same time the control unit CW was set for this new command, e.g. the logic unit KE3, which e.g. is implemented as a microprogram memory. The additional units in the control unit are normally provided there, e.g. RG2 is a state variable register, SL is a jump and branch logic unit and T is the clock for operating the microprocessor circuit.
Eine weitere Implementierungsmöglichkeit besteht darin, das Rechenwerk RW zusätzlich um einen in Hardware implementier¬ ten, konfigurierbaren Sequencer KE 4 zu ergänzen. Diese zusätzliche Logikeinheit KE4 ergibt sich aus Figur 3. Sie übernimmt nach der Konfigurierungsphase die Steuerung desA further implementation possibility is to additionally add a configurable sequencer KE 4 implemented in hardware to the arithmetic logic unit RW. This additional logic unit KE4 results from FIG. 3. It takes over the control of the
Rechenwerkes. Der Vorteil dieser Konstruktion besteht darin, daß die Taktrate des Seguencers KE4 genau an die Bedürfnisse des Rechenwerkes RW angepaßt werden kann. Die Taktfreguenz des Sequencers KE4 kann auch höher als die übrigen Taktraten ausgelegt werden. Somit lassen sich Operationen des Rechen¬ werkes mit hoher Geschwindigkeit ausführen. Darüber hinaus läßt sich das Steuerwerk CW einfach generieren. Da vom ei¬ gentlichen Sequencer nur noch Funktionsaufrufe an das Rechen¬ werk übergeben werden müssen, wird dadurch auch die Program¬ mierung des Steuerwerkes CW vereinfacht. Im Idealfall sind im Steuerwerk nur noch die entsprechenden Funktionsaufrufe zu speichern. Die Mikroprogramme werden daher kürzer und der Mikroprogrammspeicher kann wesentlich flächengünstiger ge¬ staltet werden.Arithmetic unit. The advantage of this design is that the clock speed of the KE4 seguercer is precisely tailored to the needs of the arithmetic unit RW can be adapted. The clock frequency of the sequencer KE4 can also be designed higher than the other clock rates. Operations of the arithmetic unit can thus be carried out at high speed. In addition, the control unit CW can be easily generated. Since the actual sequencer only has to transfer function calls to the arithmetic unit, this also simplifies the programming of the control unit CW. Ideally, only the corresponding function calls should be saved in the control unit. The microprograms are therefore shorter and the microprogram memory can be designed with considerably less space.
Falls nicht nur die Registerblöcke, sondern auch zusäztlich vorhandene Cachespeicher, welche ebenfalls mit dem Micropro¬ zessor integriert sind, durch die konfigurierbare Logikein¬ heit im Rechenwerk kontrolliert werden, so lassen sich für die jeweilige Aufgabenstellung optimale Speicherzugriffsme¬ chanismen implementieren. Dies führt zu einer weiteren Lei- stungssteigerung.If not only the register blocks, but also additional cache memories, which are also integrated with the microprocessor, are controlled by the configurable logic unit in the arithmetic logic unit, then optimal memory access mechanisms can be implemented for the respective task. This leads to a further increase in performance.
Zur dynamischen Anpassung der vom Ein-/Ausgabewerk bereitge¬ stellten Grundfunktionalität an eine gewünschte Aufgaben¬ stellung kann z.B. auch eine Ein-/Ausgabeinheit oder ein externer Buskontroller als rekonfigurierbare Logikeinheit auf dem Chip oder Halbleiterbaustein mit implementiert werden. Diese Logikeinheiten können dann je nach Bedarf und Anwendung vom Benutzer programmiert und benutzt werden. Es entfällt somit der Aufbau besonderer externer Logikeinheiten.For dynamic adaptation of the basic functionality provided by the input / output plant to a desired task, e.g. an input / output unit or an external bus controller can also be implemented as a reconfigurable logic unit on the chip or semiconductor component. These logic units can then be programmed and used by the user depending on the need and application. There is no need to set up special external logic units.
Figur 4 zeigt, wie eine konfigurierbare Logikeinheit aufge¬ baut sein kann. Eine solche konfigurierbare Logikeinheit kann aus drei konfigurierbaren Grundelementen bestehen, nämlich einem konfigurierbaren Logikblock CLB, einem Ein- /Ausgangsblock IOB und Verbindungsblöcken ICB. Die Funktion der Logikeinheit wird mittels der konfigurierbaren Logik¬ blöcken CLB, welche durch die Verbindungseinheiten ICB ver- bunden werden, realisiert. Ein-/Ausgabeblöcke IOB stellen die Verbindung zur umliegenden Logik her. Die Programmierung aller Grundelemente erfolgt vor dem jeweiligen Betrieb. Die Programmierung erfolgt mit Hilfe von Informationen KI, die an Konfigurationsleitungen KL anliegen. Die Konfigurationslei¬ tungen KL werden den einzelnen konfigurierbaren Einheiten CLB, CB und IOB zugeführt. Auf diese Weise kann mit Hilfe der konfigurierbaren Logikblöcke CLB und der Verbindungsblöcken ICB Funktionseinheiten eingestellt werden, die die zusätzli- chen Funktionen erzeugen. FIG. 4 shows how a configurable logic unit can be constructed. Such a configurable logic unit can consist of three configurable basic elements, namely a configurable logic block CLB, an input / output block IOB and connection blocks ICB. The function of the logic unit is determined by means of the configurable logic blocks CLB, which are connected by the connection units ICB. be tied, realized. Input / output blocks IOB establish the connection to the surrounding logic. All basic elements are programmed before each operation. Programming is carried out with the aid of information KI, which are applied to configuration lines KL. The configuration lines KL are fed to the individual configurable units CLB, CB and IOB. In this way, with the help of the configurable logic blocks CLB and the connection blocks ICB, functional units can be set that generate the additional functions.

Claims

Patentansprüche claims
1. Mikroprozessorschaltung mit mindestens einem Rechenwerk (RW) , einem Steuerwerk (CW) , die für einen vorgegebenen Satz von Grundfunktionen ausgelegt sind,1. microprocessor circuit with at least one arithmetic unit (RW), one control unit (CW), which are designed for a predetermined set of basic functions,
- bei dem auf einem Halbleiterbaustein zusammen mit dem Rechenwerk und dem Steuerwerk zusätzlich eine konfigurierbare Logikeinheit (KE) integriert ist, durch die einstellbar eine zusätzliche Zahl von Funktionen realisierbar ist.- In which a configurable logic unit (KE) is additionally integrated on a semiconductor module together with the arithmetic unit and the control unit, by means of which an additional number of functions can be implemented in an adjustable manner.
2. Mikroprozessorschaltung nach Anspruch 1,2. Microprocessor circuit according to claim 1,
- bei der parallel zu einer im Rechenwerk enthaltenen arith¬ metischen logischen Einheit (ALU) die konfigurierbare Logik¬ einheit (KEl) angeordnet ist, - bei der entweder der arithmetsichen logischen Einheit (ALU) oder der Logikeinheit (KEl) über einen Datenselektor (DS) die Operanden zuführbar sind, und durch einen Multiplexer (MUX2) entweder der Ausgang der arithmetischen Einheit (ALU) oder Logikeinheit (KEl) zum einen Akkumulator (AK) durchschaltbar ist.- The configurable logic unit (KE1) is arranged in parallel to an arithmetic logic unit (ALU) contained in the arithmetic unit, - In either the arithmetic logic unit (ALU) or the logic unit (KE1) via a data selector (DS ) the operands can be supplied, and either the output of the arithmetic unit (ALU) or logic unit (KE1) to an accumulator (AK) can be switched through a multiplexer (MUX2).
3. Mikroprozessorschaltung nach Anspruch 2,3. microprocessor circuit according to claim 2,
- bei der im Steuerwerk eine konfigurierbare Logikeinheit (KE3) angeordnet ist und als Mikroprogrammspeicher ausgeführt ist.- In which a configurable logic unit (KE3) is arranged in the control unit and is designed as a microprogram memory.
4. Mikroprozessorschaltung nach Anspruch 1 oder 2,4. microprocessor circuit according to claim 1 or 2,
- bei dem neben dem Rechenwerk der konfigurierbare Logikblock (KE4) als Sequencer angeordnet ist, der die Steuerbefehle vom Steuerwerk funktionsgerecht an das Rechenwerk anlegt.- In which, in addition to the arithmetic unit, the configurable logic block (KE4) is arranged as a sequencer, which applies the control commands from the control unit to the arithmetic unit in a functional manner.
5. Mikroprozessorschaltung nach einem der vorhergehenden Ansprüche,5. Microprocessor circuit according to one of the preceding claims,
- bei dem zusätzlich zum Rechenwerk und Steuerwerk ein konfi- gurierbarer Logikblock als Ein-/Ausgabewerk integriert ist. Zusammenfassung- In which, in addition to the arithmetic unit and control unit, a configurable logic block is integrated as an input / output unit. Summary
Mikroprozessorschaltung mit mindestens einem Rechenwerk und einem SteuerwerkMicroprocessor circuit with at least one arithmetic unit and a control unit
Bei Mikroprozessorschaltungen, die für unterschiedliche Probleme geeignet sein müssen, besteht die Aufgabe, den Mikroprozessor oder Controller so zu erweitern, daß die vom Rechen- oder Steuerwerk bereitgestellte Grundfunktionalität dynamisch an eine geänderte Aufabenstellung angepaßt werden kann. Zur Lösung dieser Aufgabe wird auf dem Halbleiterbaus¬ tein, auf dem das Rechenwerk (RW) und Steuerwerk (CW) ange¬ ordnet ist, eine konfigurierbare Logikeinheit (KE) mitinte¬ griert, die entsprechend den zusätzlichen von der Mikropro- zessorschaltung zu lösenden Aufgaben programmierbar ist.In microprocessor circuits, which must be suitable for different problems, the task is to expand the microprocessor or controller so that the basic functionality provided by the computing or control unit can be dynamically adapted to a changed task position. To solve this problem, a configurable logic unit (KE) is integrated on the semiconductor module on which the arithmetic logic unit (RW) and control unit (CW) is arranged, which logic unit (KE) corresponds to the additional tasks to be solved by the microprocessor circuit is programmable.
Diese programmierbare Logikeinheit kann in der Mikroprozes¬ sorschaltung neben der arithmetisch logischen Einheit oder im Steuerwerk als Mikroprogrammspeicher oder als Sequencer, der Steuerbefehle an die arithmetisch logische Einheit anliegt, realisiert sein, sign. Figur 2 This programmable logic unit can be implemented in the microprocessor circuit in addition to the arithmetic logic unit or in the control unit as a microprogram memory or as a sequencer that applies control commands to the arithmetic logic unit. Figure 2
PCT/DE1996/000164 1995-02-15 1996-02-02 Microprocessor circuit with at least one arithmetic unit and one control unit WO1996025706A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19505096.7 1995-02-15
DE19505096 1995-02-15

Publications (1)

Publication Number Publication Date
WO1996025706A1 true WO1996025706A1 (en) 1996-08-22

Family

ID=7754051

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1996/000164 WO1996025706A1 (en) 1995-02-15 1996-02-02 Microprocessor circuit with at least one arithmetic unit and one control unit

Country Status (2)

Country Link
TW (1) TW305973B (en)
WO (1) WO1996025706A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19634031A1 (en) * 1996-08-23 1998-02-26 Siemens Ag Processor with pipelining structure
DE10101974B4 (en) * 2001-01-17 2006-04-20 Siemens Ag Electronic control unit for integration into mechanical systems

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4212076A (en) * 1976-09-24 1980-07-08 Giddings & Lewis, Inc. Digital computer structure providing arithmetic and boolean logic operations, the latter controlling the former
US4760544A (en) * 1986-06-20 1988-07-26 Plessey Overseas Limited Arithmetic logic and shift device
EP0497029A2 (en) * 1991-01-29 1992-08-05 Analogic Corporation Reconfigurable sequential processor
EP0498595A2 (en) * 1991-02-05 1992-08-12 AT&T Corp. Flexible single chip digital processor architecture

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4212076A (en) * 1976-09-24 1980-07-08 Giddings & Lewis, Inc. Digital computer structure providing arithmetic and boolean logic operations, the latter controlling the former
US4760544A (en) * 1986-06-20 1988-07-26 Plessey Overseas Limited Arithmetic logic and shift device
EP0497029A2 (en) * 1991-01-29 1992-08-05 Analogic Corporation Reconfigurable sequential processor
EP0498595A2 (en) * 1991-02-05 1992-08-12 AT&T Corp. Flexible single chip digital processor architecture

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"LOGIC CIRCUIT TO ENHANCE THE FUNCTION OF AN ARITHMETIC LOGIC UNIT", IBM TECHNICAL DISCLOSURE BULLETIN, vol. 31, no. 9, February 1989 (1989-02-01), ARMONK,US, pages 454, XP000046869 *
BARAZESH B ET AL: "A VLSI SIGNAL PROCESSOR WITH COMPLEX ARITHMETIC CAPABILITY", IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS, vol. 35, no. 5, May 1988 (1988-05-01), pages 495 - 505, XP000046966 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19634031A1 (en) * 1996-08-23 1998-02-26 Siemens Ag Processor with pipelining structure
US6061367A (en) * 1996-08-23 2000-05-09 Siemens Aktiengesellschaft Processor with pipelining structure and method for high-speed calculation with pipelining processors
DE10101974B4 (en) * 2001-01-17 2006-04-20 Siemens Ag Electronic control unit for integration into mechanical systems

Also Published As

Publication number Publication date
TW305973B (en) 1997-05-21

Similar Documents

Publication Publication Date Title
DE2755273C2 (en)
DE3750625T2 (en) Data processing system with two execution units.
DE68918754T2 (en) Data processing device with selective command prefetch.
DE3689394T2 (en) Information processing system with a general purpose processor and a special purpose processor.
DE3587213T2 (en) PROCESSING UNIT WITH THE ABILITY TO EXECUTE ONE OR MORE PROGRAMS WITH A NUMBER OF FUNCTIONAL UNITS.
DE69130723T2 (en) Processing device with memory circuit and a group of functional units
DE2524046C2 (en) Electronic data processing system
DE69229840T2 (en) One-chip digital processor and method for its operation
DE69327504T2 (en) Data processor with operational units that share groups of register memories
DE69333853T2 (en) Expandable central processing unit
DE4430195B4 (en) Procedure for evaluating Boolean expressions
EP0657044B1 (en) Method of operating a computer system with at least one microprocessor and at least one coprocessor
DE69532152T2 (en) System for parallel data processing for digital audio devices
DE3486073T2 (en) VECTOR PROCESSING DEVICE.
DE3307194C2 (en)
DE69528824T2 (en) Apparatus and method for updating information in a writable microcode control memory
WO1996025706A1 (en) Microprocessor circuit with at least one arithmetic unit and one control unit
DE69614442T2 (en) microcomputer
DE4010895C2 (en) Microprocessor with instruction decoder
DE4001232C2 (en) Floating point unit
DE3587326T2 (en) Programmable data path width in a programmable unit with multiple levels of subcommand sets.
DE3853256T2 (en) Parallel pipeline calculator.
DE3603240C2 (en)
DE68926183T2 (en) Result availability of a calculation sequence
DE69831622T2 (en) Data processing system with instruction pipeline

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase