WO1993010598A1 - Device for modifying the pulse duty factor or the pulse number density of a signal sequence - Google Patents

Device for modifying the pulse duty factor or the pulse number density of a signal sequence Download PDF

Info

Publication number
WO1993010598A1
WO1993010598A1 PCT/DE1992/000818 DE9200818W WO9310598A1 WO 1993010598 A1 WO1993010598 A1 WO 1993010598A1 DE 9200818 W DE9200818 W DE 9200818W WO 9310598 A1 WO9310598 A1 WO 9310598A1
Authority
WO
WIPO (PCT)
Prior art keywords
memory
counter
pulse
generator
designed
Prior art date
Application number
PCT/DE1992/000818
Other languages
German (de)
French (fr)
Inventor
Hans-Peter Klose
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Publication of WO1993010598A1 publication Critical patent/WO1993010598A1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/025—Digital function generators for functions having two-valued amplitude, e.g. Walsh functions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation

Definitions

  • the invention relates to a device for changing the duty cycle or the Pu 1 siere di chte a signal sequence according to the preamble of the main claim.
  • pulse width modulators are used in many circuit concepts as digital / analog converters, or they are used to control actuators or the like.
  • a known and widespread device for changing the duty cycle of a signal sequence consists of a free-running counter, a memory designed as a latch or register, which contains the threshold value, and a comparator, which compares the current counter reading with the stored value. If the counter value is less than the memory value, the comparator output is set to the logic value "High", otherwise to the logic value "Low”. If the value in the memory is now changed, the new duty cycle is already set at the next counter overflow.
  • a sequence of duty cycles is usually calculated by a control computer and loaded sequentially into the memory. However, this places a very heavy load on the control computer, which means that the speed of the calculation may not be sufficient in connection with its other tasks.
  • the device according to the invention with the characterizing features of the main claim has the advantage that any values can be predefined by a control computer or by other control devices, which would also mean very large jumps in the duty cycle. Nevertheless, the duty cycle is automatically and gradually brought up to the new value by this device.
  • the control computer only has to calculate a single new value and is therefore only slightly loaded. The change in the duty cycle can take place almost continuously.
  • the first memory is expediently designed as a digital counter and the second memory as a latch, register or likewise as a digital counter.
  • the ramp generator is also advantageously designed as a counter that constantly counts in a counting direction and is reset to the original value when it overflows.
  • a digital comparator is suitable for this training. As a result, the entire device can be implemented using a few, inexpensive and easily obtainable customary digital components.
  • the pulse bundle ie the number of Z l signals generated in each cycle, a practically arbitrarily selectable fast or slow approximation to the respective new duty cycle can be achieved.
  • this pulse tuft generator can generate the same number of count signals in each counting cycle of the ramp generator, but this number can also vary if e.g. a non-linear approximation to the new duty cycle is required.
  • the counting direction input of the first memory with a control output evaluating the relative size of the memory of the two memories from one another is the connected as a comparator comparison stage.
  • FIG. 1 shows a block diagram of the exemplary embodiment
  • FIG. 2 shows a signal diagram for explaining that in FIG.
  • a ramp generator 10 is designed as a free-running digital counter. This continuously counts a counting clock frequency, which is fed to its clock input C. When it reaches its highest counter reading, it is automatically reset to zero. In principle, it is of course also possible for the ramp generator to be designed as a declining counter, which is reset to its highest value when the counter reading reaches zero. The counting process can also take place between two definable counter values.
  • the number outputs of the ramp generator 10 are connected to first comparison inputs of a digital comparator 11, the second comparison inputs of which are connected to the number outputs of a first memory 12 designed as a digital counter.
  • the output 13 of the digital comparator 11 forms the output of the entire electronic device at which the signal sequence with the desired duty cycle is present.
  • the number outputs of the first memory 12 are still with first comparison inputs of another digital Comparator 14 connected, the second comparison inputs of which are connected to number outputs of a second memory 15, which can be designed, for example, as a latch, register or digital counter.
  • the second memory 15 is acted upon from the outside by inputs 16 with numerical values which are to prescribe the respectively desired duty cycle. These numerical values are generated, for example, by an external control computer.
  • a Pu 1 sbüschel generator 17 is connected to a clock input C of the first memory 12 formed as a counter.
  • This pulse tuft generator 17 is blocked by a further comparator 14 via a blocking input D if the same numbers or stored values are present in the two memories 12 and 15. If these storage values are not identical, it is in the activated state, that is to say, with each overflow signal from the ramp generator 10, it generates a pulse bundle, that is to say a certain number of counting signals, which are fed to the first memory 12.
  • the counting direction is determined by the comparator 14 via the counting direction input U / D of the first memory 12 in such a way that an upward counting process takes place when the memory value of the first memory 12 lies below the memory value of the second memory 15 and vice versa ⁇ returns.
  • the number of count signals of a pulse bundle of the pulse bundle generator 17 can be varied in order to determine the desired speed of adaptation to a new duty cycle.
  • the pulse tuft generator 17 can also be omitted, and the over 1 on the signal of the ramp generator 10 is then added to or subtracted from the stored value of the first memory 12. If necessary, this overlap can also be multiplied.
  • a memory can also occur - e.g. a latch, a register or a digital counter, the storage value of which is respectively added to or subtracted from the storage value of the first storage 12 when an overload signal is generated by the ramp generator 10 and when the storage values of the two memories 12 and 15 are unequal.
  • the same memory value S 1 which results in a specific output signal sequence U -, -, with a corresponding desired duty cycle, should be present in both memories 12 and 15.
  • the memory value of the second memory 15 is now reduced to the value S, which is shown by a dashed line.
  • the memory value S- which is represented by a solid line, remains in the first memory 12. If the counter state of the ramp generator 10 exceeds the memory value S-, of the first memory 12, the output signal U *, 3 is set to the value zero or "low". When the overflow in the ramp generator 10 is reached, its counter status is reset to the value zero, which results in an increase in the output signal U, -, to the value 1 or "high".
  • the approach to a new duty cycle to be specified will take place much more slowly, ie it does not already occur after three cycles.
  • the rate of change of the duty cycle can be chosen arbitrarily by setting the pulse tuft generator 17, namely by a preselectable number of pulses per pulse tuft.
  • the device described as an embodiment relates to a so-called pulse width modulator.
  • the invention can also be applied to a so-called Pu 1 s number module, in which the number of output pulses per unit of time changes instead of the duty cycle.
  • the output 13 of the comparator 11 could control a signal generator for this purpose.
  • a reduction in the memory value of the first or second memory 15 led to a shortening of the signal lengths and to an increase in the signal spacings of the output signal sequence U -, - **. This can of course also be realized in the opposite way by inverting the output signal at the output 13.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manipulation Of Pulses (AREA)
  • Feedback Control In General (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

A device for modifying the pulse duty factor or the pulse number density of a signal sequence has a ramp generator (10) and a first storage (12) with a stored value that predetermines the pulse duty factor or the pulse number density. Output signals of the signal sequence can be triggered when the ramp values produced by the ramp generator (10) exceed or fall below the stored value. A second storage (15) that may receive different stored values for predetermining the pulse duty factor or the pulse number density of the signal sequence is linked to a comparison stage (14) that compares the stored values of the first storage (12) with those of the second storage (15). In addition, means are provided for gradually adapting the stored value of the first storage (12) to the stored value of the second storage (15) when the comparison stage (14) detects a difference. This device allows the pulse duty factor to be automatically and gradually adapted to new conditions, even when these occur abruptly.

Description

Vorrichtung zur Veränderung des Tastverhältnisses oder der Pul szahl di chte einer SignalfolgeDevice for changing the duty cycle or the pulse number of a signal sequence
STAND DER TECHNIKSTATE OF THE ART
Die Erfindung betrifft eine Vorrichtung zur Veränderung des Tastverhältnisses oder der Pu 1 szahl di chte einer Signal¬ folge nach der Gattung des Hauptanspruchs .The invention relates to a device for changing the duty cycle or the Pu 1 szahl di chte a signal sequence according to the preamble of the main claim.
Derartige, im allgemeinen als Pulsweiten-Modulatoren bzw. Pu 1 sanzahl -Modul atoren bezeichnete Vorrichtungen werden in vielen Schaltungskonzepten als D i g i tal -/An al og-Umsetzer eingesetzt, oder sie dienen zur Steuerung von Stellgliedern od.dgl. Man nutzt hierbei aus, daß ein solcher Pulsweiten- Modulator zusammen mit den immer vorhandenen Kapazitäten bzw. Induktivitäten eines angesteuerten Geräts, z.B. eines Elektromotors, einen Tiefpaß bildet, so daß sich der Gleich¬ anteil der erzeugten Signalfolge automatisch auswirkt.Devices of this type, generally referred to as pulse width modulators or pulse number modulators, are used in many circuit concepts as digital / analog converters, or they are used to control actuators or the like. One makes use of the fact that such a pulse width modulator together with the capacitances or inductances of a controlled device, e.g. of an electric motor, forms a low-pass filter, so that the constant component of the generated signal sequence has an automatic effect.
Eine bekannte und verbreitete Vorrichtung zur Veränderung des Tastverhältnisses einer Signalfolge besteht aus einem f eilaufenden Zähler, einem als Latch bzw. Register ausge¬ bildeten Speicher, welcher den Schwellenwert enthält, und einem Komparator, welcher den aktuellen Zählerstand mit dem Speicherwert vergleicht. Ist der Zählerwert kleiner als der Speicherwert, so wird der Komparatorausgang auf den logischen Wert "High" gesetzt, anderenfalls auf den logischen Wert "Low". Wird nun der Wert im Speicher geändert, so stellt sich bereits beim nächsten Zählerüberlauf das neue Tastverhältnis ein. Es gibt jedoch Anwendungen, bei denen eine sprunghafte Änderung des Tastverhältnisses un¬ erwünscht ist, z.B. bei der Motorsteuerung. Die maximale mögliche Änderungsrate des Tastverhältnisses muß dann be¬ grenzt werden. Üblicherweise wird hierzu von einem Steuer¬ rechner eine Folge von Tastverhältnissen berechnet und sequentiell in den Speicher geladen. Hierdurch wird jedoch der Steuerrechner sehr stark belastet, wodurch gegebenen¬ falls in Verbindung mit seinen anderen Aufgaben die Rechen¬ geschwind gkeit nicht ausreicht.A known and widespread device for changing the duty cycle of a signal sequence consists of a free-running counter, a memory designed as a latch or register, which contains the threshold value, and a comparator, which compares the current counter reading with the stored value. If the counter value is less than the memory value, the comparator output is set to the logic value "High", otherwise to the logic value "Low". If the value in the memory is now changed, the new duty cycle is already set at the next counter overflow. However, there are applications in which a sudden change in the duty cycle is undesirable, for example in motor control. The maximum possible rate of change of the duty cycle must then be limited. For this purpose, a sequence of duty cycles is usually calculated by a control computer and loaded sequentially into the memory. However, this places a very heavy load on the control computer, which means that the speed of the calculation may not be sufficient in connection with its other tasks.
VORTEILE DER ERFINDUNGADVANTAGES OF THE INVENTION
Die erfindungsgemäße Vorrichtung mit den kennzeichnenden Merkmalen des Hauptanspruchs hat den Vorteil, daß ihr be¬ liebige Werte von einem Steuerrechner oder von anderen Steuervorrichtungen vorgegeben werden können, die auch sehr große Sprünge im Tastverhältnis bedeuten würden. Dennoch wird durch diese Vorrichtung das Tastverhältnis automatisch und allmählich an den neuen Wert herangeführt. Der Steuer¬ rechner muß nur einen einzigen neuen Wert berechnen und wird dadurch nur gering belastet. Die Änderung des Tast¬ verhältnisses kann dabei nahezu kontinuierlich erfolgen.The device according to the invention with the characterizing features of the main claim has the advantage that any values can be predefined by a control computer or by other control devices, which would also mean very large jumps in the duty cycle. Nevertheless, the duty cycle is automatically and gradually brought up to the new value by this device. The control computer only has to calculate a single new value and is therefore only slightly loaded. The change in the duty cycle can take place almost continuously.
Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen der im Hauptanspruch angegebenen Vorrichtung möglich.Advantageous further developments and improvements of the device specified in the main claim are possible through the measures listed in the subclaims.
Der erste Speicher ist zweckmäßigerweise als digitaler Zähler und der zweite Speicher als Latch, Register oder ebenfalls als digitaler Zähler ausgebildet. Auch der Rampen¬ generator ist in vorteilhafter Weise als ständig in eine Zählrichtung zählender, beim Überlauf wieder auf den Ur¬ sprungswert rückgesetzter Zähler ausgebildet. Als Vergleichs- stufe eignet sich bei dieser Ausbildung ein digitaler Kompa- rator. Hierdurch kann die gesamte Vorrichtung durch wenige, kostengünstige und leicht erh ltl iche übliche digitale Bauteile realisiert werden.The first memory is expediently designed as a digital counter and the second memory as a latch, register or likewise as a digital counter. The ramp generator is also advantageously designed as a counter that constantly counts in a counting direction and is reset to the original value when it overflows. As a comparison level, a digital comparator is suitable for this training. As a result, the entire device can be implemented using a few, inexpensive and easily obtainable customary digital components.
Als Mittel zur Anpassung des Speicherwerts hat sich ein vom digitalen Komparator gesteuerter, bei Ungleichheit der Speicherwerte des ersten und zweiten Speichers Z hl¬ signale dem als Zähler ausgebildeten ersten Speicher zu¬ führender Si gnal generator als besonders günstig erwiesen, insbesondere wenn dieser S i gnal generator als bei einem vorgebbaren Zählerstand oder Zählerstandsbereich des als Zähler ausgebildeten Rampengenerators eine Anzahl von Zähl¬ signalen erzeugender Pulsbüschelgenerator ausgebildet ist. Durch Einstellen des Pulsbüschels, also der Anzahl der in jedem Zyklus erzeugten Z lsignale, kann eine praktisch beliebig wählbare schnelle oder langsame Annäherung an das jeweils neue Tastverhältnis erzielt werden. Im ein¬ fachsten Falle kann dieser Pulsbüschelgenerator in jedem Zählzyklus des Rampengenerators dieselbe Anzahl von Zähl¬ signalen erzeugen, jedoch kann diese Anzahl auch variieren, wenn z.B. eine nichtlineare Annäherung an das neue Tast¬ verhältnis erforderlich ist.A signal generator which is controlled by the digital comparator and, if the memory values of the first and second memory Z signals are inequality, is a particularly advantageous means of adapting the memory value and is supplied to the first memory, which is designed as a counter, in particular if this signal generator than a predeterminable counter reading or counter reading range of the ramp generator designed as a counter, a number of pulse signals generating pulse bundle generator is formed. By setting the pulse bundle, ie the number of Z l signals generated in each cycle, a practically arbitrarily selectable fast or slow approximation to the respective new duty cycle can be achieved. In the simplest case, this pulse tuft generator can generate the same number of count signals in each counting cycle of the ramp generator, but this number can also vary if e.g. a non-linear approximation to the new duty cycle is required.
Um die Zählrichtung des als Zähler ausgebildeten ersten Speichers so festlegen zu können, daß eine Anpassung an den Speicherwert des zweiten Speichers erfolgt, ist der Zählrichtungse ingang des ersten Speichers mit einem die relative Größe der Spe i eheri nhal te der beiden Speicher zueinander bewertenden Steuerausgang der als Komparator ausgebildeten Vergleichsstufe verbunden. ZE I CHNUNGIn order to be able to determine the counting direction of the first memory designed as a counter so that an adaptation to the memory value of the second memory takes place, the counting direction input of the first memory with a control output evaluating the relative size of the memory of the two memories from one another is the connected as a comparator comparison stage. ZE I CHNUNG
Ein Äusführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigen: Fig. 1 ein Blockschaltbild des Ausführungsbeispiels und Fig. 2 ein Signaldiagramm zur Erläuterung des in Fig.An exemplary embodiment of the invention is shown in the drawing and explained in more detail in the following description. 1 shows a block diagram of the exemplary embodiment, and FIG. 2 shows a signal diagram for explaining that in FIG.
1 dargestellten Ausführungsbeispiels.1 illustrated embodiment.
BESCHREIBUNG DES AUSFÜHRUNGSBEISPIELSDESCRIPTION OF THE EMBODIMENT
Bei dem in Fig. 1 dargestellten Ausführungsbeispiel ist ein Rampengenerator 10 als freilaufender digitaler Zähler ausgebildet. Dieser zählt fortlaufend eine Zähl taktfrequenz, die seinem Takteingang C zugeführt ist. Bei Erreichen seines höchsten Zählerstandes wird er jeweils automatisch auf den Wert Null rückgesetzt. Prinzipiell ist es selbstverständ¬ lich auch möglich, daß der Rampengenerator als rücklaufender Zähler ausgebildet ist, der bei Erreichen des Zählerstandes Null wieder auf seinen höchsten Wert rückgesetzt wird. Der Zählvorgang kann auch zwischen zwei festlegbaren Zähler¬ werten ablaufen.In the exemplary embodiment shown in FIG. 1, a ramp generator 10 is designed as a free-running digital counter. This continuously counts a counting clock frequency, which is fed to its clock input C. When it reaches its highest counter reading, it is automatically reset to zero. In principle, it is of course also possible for the ramp generator to be designed as a declining counter, which is reset to its highest value when the counter reading reaches zero. The counting process can also take place between two definable counter values.
Die Zahlenausgänge des Rampengenerators 10 sind mit ersten Vergleichseingängen eines digitalen Komparators 11 ver¬ bunden, dessen zweite Verglei chseingänge mit den Zahlen¬ ausgängen eines als digitaler Zähler ausgebildeten ersten Speichers 12 verbunden sind. Der Ausgang 13 des digitalen Komparators 11 bildet den Ausgang der gesamten elektroni¬ schen Vorrichtung, an dem die Signalfolge mit dem gewünsch¬ ten Tastverhältnis anliegt.The number outputs of the ramp generator 10 are connected to first comparison inputs of a digital comparator 11, the second comparison inputs of which are connected to the number outputs of a first memory 12 designed as a digital counter. The output 13 of the digital comparator 11 forms the output of the entire electronic device at which the signal sequence with the desired duty cycle is present.
Die Zahlenausgänge des ersten Speichers 12 sind weiterhin mit ersten Vergleichseingängen eines weiteren digitalen Komparators 14 verbunden, dessen zweite Vergleichseingänge mit Zahlenausgängen eines zweiten Speichers 15 verbunden sind, der beispielsweise als Latch, Register oder digitaler Zähler ausgebildet sein kann. Der zweite Speicher 15 wird über Eingänge 16 von außen mit Zahlenwerten beaufschlagt, die das jeweils gewünschte Tastverhältnis vorgeben sollen. Diese Zahlenwerte werden beispielsweise durch einen ex¬ ternen Steuerrechner erzeugt.The number outputs of the first memory 12 are still with first comparison inputs of another digital Comparator 14 connected, the second comparison inputs of which are connected to number outputs of a second memory 15, which can be designed, for example, as a latch, register or digital counter. The second memory 15 is acted upon from the outside by inputs 16 with numerical values which are to prescribe the respectively desired duty cycle. These numerical values are generated, for example, by an external control computer.
Der Ausgang eines Pu 1 sbüschel gener ators 17 ist mit einem Takteingang C des als Zähler ausge ildeten ersten Speichers 12 verbunden. Dieser Pulsbüschelgenerator 17 ist über einen Sperreingang D vom weiteren Komparator 14 aus gesperrt, wenn in den beiden Speichern 12 und 15 gleiche Zahlen¬ bzw. Speicherwerte vorliegen. Bei Ungleichheit dieser Spei¬ cherwerte befindet er sich im aktivierten Zustand, das heißt, bei jedem Überlaufsignal des Rampengenerators 10 erzeugt er ein Pulsbüschel , also eine bestimmte Anzahl von Z hlsignalen, die dem ersten Speicher 12 zugeführt werden. Die Zählrichtung wird dabei vom Komparator 14 aus über den Zählrichtungseingang U/D des ersten Speichers 12 so festgelegt, daß ein Aufw rtszäh 1 Vorgang dann statt¬ findet, wenn der Speicherwert des ersten Speichers 12 unter dem Speicherwert des zweiten Speichers 15 l iegt und umge¬ kehrt.The output of a Pu 1 sbüschel generator 17 is connected to a clock input C of the first memory 12 formed as a counter. This pulse tuft generator 17 is blocked by a further comparator 14 via a blocking input D if the same numbers or stored values are present in the two memories 12 and 15. If these storage values are not identical, it is in the activated state, that is to say, with each overflow signal from the ramp generator 10, it generates a pulse bundle, that is to say a certain number of counting signals, which are fed to the first memory 12. The counting direction is determined by the comparator 14 via the counting direction input U / D of the first memory 12 in such a way that an upward counting process takes place when the memory value of the first memory 12 lies below the memory value of the second memory 15 and vice versa ¬ returns.
Die Zahl der Zählsignale eines Pulsbüschels des Pulsbüschel¬ generators 17 kann variiert werden, um die gewünschte An¬ passungsgeschwindigkeit an ein neues Tastverhältnis festzu¬ legen. In einer einfacheren Ausführung kann der Pulsbüschel¬ generator 17 auch entfallen, und es wird dann jeweils das Über1 aufs ignal des Rampengenerators 10 dem Speicherwert des ersten Speichers 12 zugefügt bzw. von diesem abgezogen. Diese Überl aufs ignale können erforderlichenfalls auch ver¬ vielfacht werden.The number of count signals of a pulse bundle of the pulse bundle generator 17 can be varied in order to determine the desired speed of adaptation to a new duty cycle. In a simpler embodiment, the pulse tuft generator 17 can also be omitted, and the over 1 on the signal of the ramp generator 10 is then added to or subtracted from the stored value of the first memory 12. If necessary, this overlap can also be multiplied.
Anstelle eines Pulsbüschelgenerators 17 kann auch ein Spei¬ cher treten- z.B. ein Latch, ein Register oder ein digi¬ taler Zähler, dessen Speicherwert jeweils dem Speicherwert des ersten Speichers 12 zugefügt oder von diesem abgezogen wird, wenn ein Überl aufs ignal des Rampengenerators 10 er¬ zeugt wird und wenn die Speicherwerte der beiden Speicher 12 und 15 ungleich sind.Instead of a pulse tuft generator 17, a memory can also occur - e.g. a latch, a register or a digital counter, the storage value of which is respectively added to or subtracted from the storage value of the first storage 12 when an overload signal is generated by the ramp generator 10 and when the storage values of the two memories 12 and 15 are unequal.
Die Wirkungsweise des in Fig. 1 dargestellten Ausführungs¬ beispiels wird im folgenden anhand des in Fig. 2 dargestell¬ ten Signal diagramms erläutert.The mode of operation of the embodiment shown in FIG. 1 is explained below with reference to the signal diagram shown in FIG. 2.
Zunächst soll in beiden Speichern 12 und 15 derselbe Speicher¬ wert S, vorliegen, der eine bestimmte Ausgangssignalfolge U-, •-, mit einem entsprechenden gewünschten Tastverhältnis zur Folge hat. Zum Zeitpunkt t*, wird nun der Speicherwert des zweiten Speichers 15 auf den Wert S abgesenkt, was ■ durch eine gestrichelte Linie dargestellt ist. Im ersten Speicher 12 verbleibt der Speicherwert S-, , der durch eine durchgezogene Linie dargestellt ist. Übersteigt der Zähler¬ stand des Rampeπgenerators 10 den Speicherwert S-, des ersten Speichers 12, so wird das Ausgangssignal U*,3 auf den Wert Null bzw. "Low" gesetzt. Bei Erreichen des Überlaufs im Rampengenerator 10 wird dessen Zählerstand wieder auf den Wert Null rückgesetzt, was eine Anhebung des Ausgangssignals U,-, auf den Wert 1 bzw. "High" zur Folge hat. Zu diesem Zeitpunkt liegt eine Differenz der Speicherwerte in den Speichern 12 und 15 vor, so daß der digitale Komparator 14 den Pulsbüschelgenerator 17 freigibt. Bei einem Überlauf¬ signal des Rampengenerators 10 wird daher ein Pulsbüschel U*,7 dem ersten Speicher 12 zugeführt, und die entsprechende Anzahl von Signalen (in der Darstellung vier Signale) wird vo Speicherwert S, abgezogen. Dies hat zur Folge, daß sich die Signallänge des Signals U, .*, im darauffolgenden Zyklus verkürzt und entsprechend der Signalabstand ver¬ größert. Beim nächsten Überlauf des Rampengenerators 10 erfolgt derselbe Vorgang, das heißt, der Speicherwert S, im ersten Speicher 12 verringert sich erneut, und die Signal länge der Signalfolge ü,, nimmt entsprechend ab. Dieser Vorgang setzt sich so lange fort, bis sich der Speicherwert S, an den Speicherwert S ~ angepaßt hat, also bis in den Speichern 12 und 15 gleiche Speicherwerte vorliegen. Dieser Fall tritt nach dem dritten dargestellten Zyklus ein, so daß für die darauffolgenden Zyklen der Pulsbüschelgenerator 17 durch den Komparator 14 gesperrt wi d. Nach dem vierten und fünften Zyklus wird daher kein Pul sbüschel mehr dem ersten Speicher 12 zugeführt, und das durch die Vorgabe des neuen Speicherwerts S - zu erzielende Tastverh ltnis ist erreicht.First of all, the same memory value S 1, which results in a specific output signal sequence U -, -, with a corresponding desired duty cycle, should be present in both memories 12 and 15. At time t *, the memory value of the second memory 15 is now reduced to the value S, which is shown by a dashed line. The memory value S-, which is represented by a solid line, remains in the first memory 12. If the counter state of the ramp generator 10 exceeds the memory value S-, of the first memory 12, the output signal U *, 3 is set to the value zero or "low". When the overflow in the ramp generator 10 is reached, its counter status is reset to the value zero, which results in an increase in the output signal U, -, to the value 1 or "high". At this point in time, there is a difference in the stored values in the memories 12 and 15, so that the digital comparator 14 releases the pulse tuft generator 17. In the event of an overflow signal from the ramp generator 10, a pulse bundle U *, 7 is therefore fed to the first memory 12, and the corresponding number of signals (four signals in the illustration) is obtained vo storage value S, subtracted. The consequence of this is that the signal length of the signal U,. *, Is shortened in the subsequent cycle and the signal spacing is increased accordingly. The next time the ramp generator 10 overflows, the same process takes place, that is to say the memory value S in the first memory 12 decreases again, and the signal length of the signal sequence u ,, decreases accordingly. This process continues until the storage value S has adapted to the storage value S ~, that is to say until the same storage values are present in the memories 12 and 15. This case occurs after the third cycle shown, so that the pulse tuft generator 17 is blocked by the comparator 14 for the subsequent cycles. After the fourth and fifth cycle, therefore, no more tufts of pulses are fed to the first memory 12, and the duty cycle to be achieved by specifying the new memory value S - has been reached.
Die Annäherung an ein neues vorzugebendes Tastverhältnis wird in einer praktischen Ausführung wesentlich langsamer erfolgen, tritt also nicht bereits nach drei Zyklen ein. Zur .Vereinfachung der Darstel lung wurden jedoch die darge¬ stellten Verhältnisse gew hlt. Die Änderungsgeschwindigkeit des Tastverhältnisses kann durch Einstellung des Pulsbüschel generators 17 bel iebig gewählt werden, nämlich durch eine vorwählbare Anzahl von Impulsen pro Impulsbüschel .In a practical embodiment, the approach to a new duty cycle to be specified will take place much more slowly, ie it does not already occur after three cycles. To simplify the presentation, however, the relationships shown have been chosen. The rate of change of the duty cycle can be chosen arbitrarily by setting the pulse tuft generator 17, namely by a preselectable number of pulses per pulse tuft.
Die als Ausführungsbeispiel beschriebene Vorrichtung be¬ trifft einen sogenannten Pulsweiten-Modulator. Die Erfindung kann jedoch auch bei einem sogenannten Pu 1 sanzahl -Modul ator angewandt werden, bei dem sich anstelle des Tastverhält¬ nisses die Zahl der Ausgangs impul se pro Zeiteinheit ver¬ ändert. Beispielsweise könnte hierzu der Ausgang 13 des Komparators 11 einen Si gnal generator steuern. Beim beschriebenen Ausführungsbeispiel führte eine Herab¬ setzung des Speicherwerts des ersten bzw. zweiten Speichers 15 zu einer Verkürzung der Signallängen und zu einer Ver¬ längerung der Signal abstände der Ausgangssignalfolge U-,-**. Dies kann selbstverständlich auch durch Invertierung des Ausgangssignals am Ausgang 13 in umgekehrter Weise reali¬ siert werden. The device described as an embodiment relates to a so-called pulse width modulator. However, the invention can also be applied to a so-called Pu 1 s number module, in which the number of output pulses per unit of time changes instead of the duty cycle. For example, the output 13 of the comparator 11 could control a signal generator for this purpose. In the exemplary embodiment described, a reduction in the memory value of the first or second memory 15 led to a shortening of the signal lengths and to an increase in the signal spacings of the output signal sequence U -, - **. This can of course also be realized in the opposite way by inverting the output signal at the output 13.

Claims

An s p r ü c h e Expectations
1. Vorrichtung zur Veränderung des Tastverh ltnisses oder der Pul szahl di chte einer Signalfolge, mit einem Rampen¬ generator und einem einen ver nderbaren, das Tastverh ltnis oder die Pulszahldichte vorgebenden Speicherwert aufweisen¬ den ersten Speicher, wobei Ausgangssignale der Signalfolge bei über oder unter dem Speicherwert l iegenden Rampenwerten des Rampengenerators auslösbar sind, dadurch gekennzeichnet, daß ein zweiter, mit unterschiedl ichen Speicherwerten zur Vorgabe des Tastverhältnisses oder der Pu 1 szah 1 d i chte der Signaldichte beaufschlagbarer Speicher (15) mit einer die Speicherwerte des ersten (12) und des zweiten Speichers (15) miteinander vergleichenden Vergleichsstufe (14) ver¬ bunden ist, und daß Mittel (17) zur allmähl ichen Anpassung des Speicherwerts des ersten Speichers (12) an den Speicher¬ wert des zweiten Speichers (15) bei Vorliegen einer von der Vergleichsstufe (14) festgestellten Differenz vorgesehen sind.1. Device for changing the duty cycle or the pulse number density of a signal sequence, with a ramp generator and a changeable memory value specifying the duty cycle or the pulse number density, the first memory, the output signals of the signal sequence being over or under The ramp values of the ramp generator which lie within the stored value can be triggered, characterized in that a second memory (15) which can be acted upon with different stored values for specifying the pulse duty factor or the signal density of the signal density has one with the stored values of the first (12) and of the second memory (15) comparing comparison stage (14) is connected, and that means (17) for gradually adapting the memory value of the first memory (12) to the memory value of the second memory (15) in the presence of one of the comparison stage (14) determined difference are provided.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der erste Speicher (12) als digitaler Zähler und der zweite Speicher (15) als Latch, Register oder digitaler Zähler ausgebildet ist. 2. Device according to claim 1, characterized in that the first memory (12) is designed as a digital counter and the second memory (15) as a latch, register or digital counter.
3. Vorrichtung nach Anspruch 1 oder 2, dadurch gekenn¬ zeichnet, daß der Rampengenerator (10) als ständig in eine Zählrichtung zählender, beim Überlauf wieder auf den Ur¬ sprungswert rückgesetzter Zähler ausgebildet ist.3. Apparatus according to claim 1 or 2, characterized gekenn¬ characterized in that the ramp generator (10) is designed as a counter continuously counting in a counting direction, reset to the original value in the event of an overflow.
4. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Vergleichsstufe (14) als digitaler Komparator ausgebildet ist.4. Device according to one of the preceding claims, characterized in that the comparison stage (14) is designed as a digital comparator.
5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Mittel zur Anpassung der Speicherwerte einen vom digitalen Komparator (14) gesteuerten, bei Ungleichheit der Speicherwerte des ersten (12) und des zweiten Speichers (15) Zählsignale dem als Zähler ausgebildeten ersten Speicher (12) zuführenden Signalgenerator (17) aufweisen-5. The device according to claim 4, characterized in that the means for adjusting the memory values one of the digital comparator (14) controlled, when the memory values of the first (12) and the second memory (15) are not equal, counting signals to the first memory designed as a counter ( 12) supplying signal generator (17)
6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß der Signalgenerator (17) als bei einem vorgebbaren Zählerstand oder Zählerstandsbereich des als Zähler ausge¬ bildeten Rampengenerators (10) eine Anzahl von Zählsignalen erzeugender Pulsbüschelgenerator ausgebildet ist.6. The device according to claim 5, characterized in that the signal generator (17) is designed as a pulse count generator generating a number of count signals as at a predeterminable counter reading or counter reading range of the ramp generator designed as a counter (10).
7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß der vorgebbare Zählerstand der maximale Zählerstand ist, bei dem ein Zählerüberlauf erfolgt.7. The device according to claim 6, characterized in that the predeterminable counter reading is the maximum counter reading at which a counter overflow occurs.
8. Vorrichtung nach Anspruch 6 oder 7, dadurch gekenn¬ zeichnet, daß der als Pulsbüschelgenerator ausgebildete Signalgenerator (17) in jedem Zählzyklus des Rampengenerators (10) dieselbe Anzahl von Zählsignalen erzeugt.8. Apparatus according to claim 6 or 7, characterized gekenn¬ characterized in that the signal generator (17) designed as a pulse tuft generator generates the same number of count signals in each count cycle of the ramp generator (10).
9. Vorrichtung nach einem der Ansprüche 2 bis 8, dadurch gekennzeichnet, daß der Zählrichtungseingang (U/D) des als Zähler. ausgebildeten ersten Speichers (12) mit einem die relative Größe der Speicherinhalte der beiden Speicher (12,15) zueinander bewertenden Steuer ausgang der als Kompa¬ rator ausgebildeten Vergleichsstufe '(14) verbunden ist.9. Device according to one of claims 2 to 8, characterized in that the counting direction input (U / D) as the counter. trained first memory (12) with a the relative size of the memory contents of the two memories (12,15) to each other valued control output of the rator as Kompa¬ formed comparator '(14) is connected.
10. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der zweite Speicher (15) einen mit einem Steuerrechner verbindbaren Dateneingang (16) zur Übernahme der Speicherwerte aufweist.10. Device according to one of the preceding claims, characterized in that the second memory (15) has a data input (16) which can be connected to a control computer for taking over the stored values.
11. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein die Ausgangszahlenwerte des Rampengenerators (10) und des ersten Speichers (12) miteinander vergleichender, die ausgangssei tige Signal¬ folge erzeugender Komparator (11) vorgesehen ist. 11. Device according to one of the preceding claims, characterized in that a comparator (11) is provided which compares the output numerical values of the ramp generator (10) and of the first memory (12) with one another and which produces the signal sequence.
PCT/DE1992/000818 1991-11-11 1992-09-24 Device for modifying the pulse duty factor or the pulse number density of a signal sequence WO1993010598A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DEP4136980.7 1991-11-11
DE19914136980 DE4136980A1 (en) 1991-11-11 1991-11-11 DEVICE FOR CHANGING THE KEY RATIO OR THE PULSE NUMBER DENSITY OF A SIGNAL SEQUENCE

Publications (1)

Publication Number Publication Date
WO1993010598A1 true WO1993010598A1 (en) 1993-05-27

Family

ID=6444484

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1992/000818 WO1993010598A1 (en) 1991-11-11 1992-09-24 Device for modifying the pulse duty factor or the pulse number density of a signal sequence

Country Status (2)

Country Link
DE (1) DE4136980A1 (en)
WO (1) WO1993010598A1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4340520C1 (en) * 1993-11-29 1995-09-14 Telefunken Microelectron Method for controlling analog actuators
DE19707365C2 (en) * 1997-02-25 1999-01-07 Lucent Tech Network Sys Gmbh Digital oscillator
JPH1117528A (en) * 1997-06-23 1999-01-22 Mitsubishi Electric Corp Output timer
DE19842141A1 (en) 1998-09-15 2000-03-16 Wilo Gmbh Function-generating control module for power transistors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4603425A (en) * 1984-08-31 1986-07-29 Raytheon Company Interpolation pulse duration modulation circuit
US4646321A (en) * 1984-08-31 1987-02-24 Raytheon Company Interpolation pulse duration modulated adder
US4660162A (en) * 1984-08-31 1987-04-21 Raytheon Company Interpolation pulse duration modulated multiplier

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4603425A (en) * 1984-08-31 1986-07-29 Raytheon Company Interpolation pulse duration modulation circuit
US4646321A (en) * 1984-08-31 1987-02-24 Raytheon Company Interpolation pulse duration modulated adder
US4660162A (en) * 1984-08-31 1987-04-21 Raytheon Company Interpolation pulse duration modulated multiplier

Also Published As

Publication number Publication date
DE4136980A1 (en) 1993-05-13

Similar Documents

Publication Publication Date Title
EP0135121B1 (en) Circuit arrangement for generating square wave signals
DE2338620C3 (en) Procedure and arrangement for remote control
EP0541878B1 (en) Delta sigma analog to digital converter
WO1993010598A1 (en) Device for modifying the pulse duty factor or the pulse number density of a signal sequence
DE2229398A1 (en) Differential pulse code modulation system with periodic change in the modulator step
DE1292178B (en) Analog-digital converter with a pulse generator
DE2052964A1 (en) Multiple sawtooth function generator
DE2849001C2 (en) Network for adaptive delta modulation
DE2933931A1 (en) SYSTEM FOR DIGITIZING ANALOG SIGNAL
DE4001555C2 (en) Digital oscillator
DE3611565A1 (en) SYSTEM FOR MEASURING THE KEY RATIO OF IMPULSES VARIABLE FREQUENCY
DE1925915C3 (en) Converter
DE102018110325B3 (en) Method for counter-controlled signal shaping of the transmission signal of a serial interface to an output signal
DE19744893C2 (en) Circuit arrangement for generating a pulse width modulated signal
DE102018110324B3 (en) Method for time-controlled signal shaping of the transmission signal of a serial interface to an output signal
DE102018110322B3 (en) Device for time-controlled signal shaping of the transmission signal of a serial interface to an output signal
DE4106431C1 (en)
DE2556323A1 (en) MONOSTABLE MULTIVIBRATOR CIRCUIT
DE102018110323B3 (en) Device for counter-controlled signal shaping of the transmission signal of a serial interface to an output signal
DE2531945C3 (en) Circuit for generating DC voltages
EP1126615A1 (en) Clock frequency dividing method and frequency divider for realising said method
DE4134780C2 (en) Analog-to-digital converter using the multiple ramp method
DE2063581B2 (en) Alarm circuit for data transmission systems
DE2735031A1 (en) Automatic phase control circuit - has switching stage and filter which compares mean phase differences with limits and controls oscillator
DE1638074C (en) Trigger stage with dynamic input

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IE IT LU MC NL SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
122 Ep: pct application non-entry in european phase