Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Сумський Державний УніверситетfiledCriticalСумський Державний Університет
Priority to UAU201313302UpriorityCriticalpatent/UA89153U/uk
Publication of UA89153UpublicationCriticalpatent/UA89153U/uk
Лічильник імпульсів, що містить n-розрядний регістр, кожен розряд якого містить тригер та елемент І, блок аналізу, що містить n-1 елементів І, блок диспозицій, що містить n-1 елементів І з інверторами на входах, блок контролю, що містить n-1 елементів I, об'єднаних елементом АБО, блок установки в нуль, що містить n-1 елементів АБО та елемент І, до першого входу якого приєднана шина тактових імпульсів. Виходи n-1 елементів I блока аналізу з'єднані з першими входами n-1 елементів І регістра, другі входи яких та перший вхід елемента І блока установки в нуль з'єднані з вхідною шиною тактових імпульсів. Прямі виходи n-1 тригерів з'єднані з третіми входами елементів І регістра, четверті входи яких з'єднані з виходами n-2 елементів І блока диспозицій, вихід n-1-го елемента І блока диспозицій з'єднаний з третім входом елемента І блока установки в нуль. Виходи елементів І регістра з'єднані з входами установки тригерів в одиничний стан, інверсні виходи тригерів з'єднані з першими та другими входами n-1 елементів І блока аналізу, прямі виходи тригерів з'єднані з першими та другими входами n-1 елементів І блока контролю, прямий вихід n-го тригера з'єднаний з другим входом елемента І блока установки в нyль, виходи елементів І блока контролю з'єднані з входом елемента АБО. При цьому в лічильник додатково введені додаткові інвертори, які утворюють блок диспозицій та додаткових зв'язків в елементах АБО блока установки в нуль.