Імітатор електричного опору, що містить перший і другий операційні підсилювачі, кодокерований подільник напруги, схему компенсації опору ліній зв'язку і зразковий резистор, перший вивід якого з'єднаний з першим входом схеми компенсації, а другий вивід з'єднаний з виходом першого операційного підсилювача і входом кодокерованого подільника напруги, вихід якого з'єднаний з неінвертуючим входом другого операційного підсилювача, а неінвертуючий вхід першого операційного підсилювача з'єднаний спільною шиною і другими входами схеми компенсації і кодокерованого подільника. Імітатор додатково містить перший, другий, третій і четвертий перемикачі, тактовий генератор, перший і другий резистори, конденсатор, при цьому перший вивід першого резистора з'єднаний з першим виводом конденсатора і першим входом імітатора, перший вивід другого резистора з'єднаний з другим виводом конденсатора і першим виходом імітатора, другий вивід першого резистора з'єднаний з входом першого перемикача, перший вихід якого з'єднаний з другим виводом зразкового резистора і другим виходом другого перемикача, вхід якого з'єднаний з другим виводом другого резистора, а перший вихід з'єднаний з виходом другого операційного підсилювача і другим виходом першого перемикача, вхід третього перемикача з'єднаний з другим входом імітатора, а перший вихід з'єднаний з інвертуючим входом першого операційного підсилювача і другим виходом четвертого перемикача, вхід якого з'єднаний з другим виходом імітатора, а перший вихід з інвертуючим входом другого операційного підсилювача і з другим виходом третього перемикача, при цьому керуючі входи перемикачів з'єднані з виходом тактового генератора.An electrical impedance simulator comprising a first and second operational amplifiers, a coded voltage divider, a circuit resistance compensation circuit and an exemplary resistor, the first output of which is connected to the first input of the compensation circuit, and the second output is connected to the output of the first operational amplifier and the input of the coded voltage divider, the output of which is connected to the non-inverting input of the second operational amplifier, and the non-inverting input of the first operational amplifier is connected by a common bus and the second inputs of the compensation circuit This and the codecoded splitter. The simulator further comprises a first, second, third and fourth switches, clock generator, first and second resistors, capacitor, the first output of the first resistor is connected to the first output of the capacitor and the first input of the simulator, the first output of the second resistor is connected to the second output capacitor and the first output of the simulator, the second output of the first resistor is connected to the input of the first switch, the first output of which is connected to the second output of the sample resistor and the second output of the second switch, the input of which is connected to the second m the output of the second resistor, and the first output is connected to the output of the second operational amplifier and the second output of the first switch, the input of the third switch is connected to the second input of the simulator, and the first output is connected to the inverting input of the first operational amplifier and the second output of the fourth switch the input of which is connected to the second output of the simulator, and the first output to the inverting input of the second operational amplifier and the second output of the third switch, the control inputs of switches connected to the output of the clock gene ratora.