TWM669477U - 半導體裝置 - Google Patents

Abstract

一種半導體裝置包含導電墊、介電層與導線結構。介電層位於導電墊上方。導線結構貫穿介電層並電性連接至導電墊，且包含第一晶種層、第二晶種層與導線層。第一晶種層在介電層上。第二晶種層在第一晶種層上，其中第二晶種層的頂部的寬度與第一晶種層的寬度實質相同，且第一晶種層與第二晶種層之間具有第一底切。導線層在第二晶種層上。

Description

半導體裝置

本揭露的一些實施方式是關於半導體裝置。

在半導體製程中，重分佈層(redistribution layer，RDL)可用於在晶片或晶圓表面上增加額外的金屬層，以重新分配和優化電路互連布局。在現代半導體產業中，重分佈層中的導線將形成得越細，以在較小的晶片中容納足夠的導線。然而，當導線形成得較細時，可能會導致另外的問題，使得導線良率不佳。

本揭露的一些實施方式提供一種半導體裝置，包含導電墊、介電層與導線結構。介電層位於導電墊上方。導線結構貫穿介電層並電性連接至導電墊，且包含第一晶種層、第二晶種層與導線層。第一晶種層在介電層上。第二晶種層在第一晶種層上，其中第二晶種層的頂部的寬度與第一晶種層的寬度實質相同，且第一晶種層與第二晶種層之間具有第一底切。導線層在第二晶種層上。

在一些實施方式中，第一底切的角度小於60度並大於15度。

在一些實施方式中，第一底切的寬度對第二晶種層的厚度的比值在0.6至1.8之間。

在一些實施方式中，第二晶種層的頂部的寬度為1微米至8微米。

在一些實施方式中，第二晶種層的頂部的寬度與導線層的寬度實質相同。

在一些實施方式中，第一晶種層與第二晶種層之間具有第二底切，且第一底切與第二底切位於第二晶種層的相對兩側。

在一些實施方式中，第一底切由第二晶種層的傾斜側壁與第一晶種層的上表面定義。

在一些實施方式中，第二晶種層的頂部的寬度大於第二晶種層的底部的寬度。

在一些實施方式中，第二晶種層與第一晶種層的材料不同。

在一些實施方式中，第二晶種層與導線層的材料相同。

90:半導體裝置

100:基板

110:導電墊

110A、150A、160A、170A:第一部分

110B、150B、160B、170B:第二部分

120:鈍化層

130:密封環

140:介電層

150、160:晶種層

150C、160C、170C:第三部分

150D、160D:第四部分

150E、160E:第五部分

150F、160F:第六部分

170:導線層

180:導線結構

a:角度

M:區域

O、O1、O2:開口

P:電漿處理

PR:光阻層

T1:厚度

UC1、UC2、UC3:底切

W1、W2、W3、W4、W5、W6、W7、W8、W9、W10、W11:寬度

第1圖至第9圖繪示本揭露的一些實施方式的製造半導體裝置的橫截面視圖。

第10圖繪示第9圖的區域M的放大圖。

第1圖至第9圖繪示本揭露的一些實施方式的製造半導體裝置的橫截面視圖。參考第1圖，可在基板100上形成導電墊110、鈍化層120與密封環130。鈍化層120形成在導電墊110與密封環130上，並暴露導電墊110的第一部分110A。密封環130圍繞在半導體裝置四周。在一些實施方式中，基板100可以是其中有形成積體電路的晶圓或中介層等載體，且導電墊110、鈍化層120與密封環130形成於晶圓的扇出(fanout)區域。在一些實施方式中，導電墊110可由導體材料製成，例如金屬(如，鋁)。鈍化層120可由介電材料製成。密封環130可由金屬製成。

接著，在基板100、導電墊110與鈍化層120上形成介電層140。介電層140覆蓋鈍化層120與導電墊110，並暴露導電墊110的第一部分110A中的第二部分110B與鈍化層120的一部分。在一些實施方式中，介電層140可為有機層，例如聚醯亞胺(polyimide，PI)或聚苯並噁唑(Polybenzoxazole，PBO)。

參考第2圖，在介電層140上形成晶種層150，並在晶種層150上形成晶種層160。晶種層150接觸導電墊110的第二部分110B。晶種層150與晶種層160由導體，例如金屬形成。在一些實施方式中，晶種層150與晶種層160由不同材料形成。舉例而言，晶種層150可由 與介電層140具有較好結合力的材料形成，例如鈦鎢(TiW)。晶種層160則可由較適合形成導線的材料形成，例如銅(Cu)。在一些實施方式中，晶種層150的厚度例如在50奈米至300奈米之間。晶種層160的厚度例如在100奈米至600奈米之間。

參考第3圖，在晶種層160上形成圖案化光阻層PR，圖案化光阻層PR包含複數個開口O。具體而言，開口O可包含開口O1與複數個開口O2(如，兩個)。開口O1的寬度較大，且開口O1的一部分與導電墊110重疊。開口O2的寬度較小，且未與導電墊110重疊。開口O1將用於使後續形成的導線層與下方的導電墊110電性連結，且開口O2將用於形成具有細線寬的導線層。開口O2具有寬度W1，兩個開口O2之間的距離具有寬度W2，且寬度W1大於寬度W2。開口O2的寬度W1大於後續形成的導線層的預設寬度(例如第10圖的導線層170的第二與第三部分170B、170C各自的寬度W10)。在一些實施方式中，開口O2的寬度W1可在2微米至8微米之間，兩開口O2之間的寬度W2可在1微米至8微米之間。舉例而言，當後續形成的導線層(例如，第10圖所示，導線層170的第二與第三部分170B、170C)的預設寬度為2微米時，寬度W1可為3.5微米，且寬度W2可為1微米。然而，本揭露並不以此為限。

參考第4圖，在晶種層160上與開口O中形成導線層170。具體而言，可使用電鍍以在開口O中形成導線 層170。導線層170的形成位置被圖案化光阻層PR限制，使得導線層170依據圖案化光阻層PR而分為第一部分170A、第二部分170B與第三部分170C。第一部分170A對應開口O1，且第二與第三部分170B、170C分別對應兩開口O2。導線層170的第二與第三部分170B、170C之間的寬度即是兩開口O2之間的寬度W2。因此，導線層170的第二與第三部分170B、170C具有寬度W1，導線層170的第二與第三部分170B、170C之間的距離具有寬度W2，且寬度W1大於寬度W2。導線層170的第一部分170A藉由晶種層150與晶種層160與下方的導電墊110電性連結。在一些實施方式中，導線層170的第一至第三部分170A~170C中至少兩者在上視圖(未繪示)中可互相連接。導線層170可由導體製成，例如金屬。在一些實施方式中，導線層170與晶種層160由相同材料製成，例如導線層170與晶種層160皆由銅製成，且導線層170與晶種層150由不同材料製成。

接著，參考第5圖，移除圖案化光阻層PR。在移除圖案化光阻層PR之後，導線層170仍留在晶種層160上。依據導線層170的第一至第三部分170A~170C的分布，暴露出晶種層160的第一部分160A、第二部分160B、與第三部分160C。在一些實施方式中，導線層170可作為重分佈層(redistribution layer，RDL)。然而，本揭露並不以此為限。

參考第6圖，以導線層170為遮罩，蝕刻晶種層 160。具體而言，執行第一濕式蝕刻製程，以移除被導線層170暴露的晶種層160的第一至第三部分160A~160C。此時，晶種層160留下其第四部分160D、第五部分160E與第六部分160F。依據晶種層160的第四至第六部分160D~160F的分布，暴露出晶種層150的第一部分150A、第二部分150B、與第三部分150C。經蝕刻後，晶種層160的第五與第六部分160E、160F具有寬度W3。在一些實施方式中，導線層170與晶種層160由相同材料製成，因此第一濕式蝕刻製程對導線層170與晶種層160具有實質相同的蝕刻速率。第一濕式蝕刻製程可更使得導線層170的第二與第三部分170B、170C從寬度W1縮小成寬度W4，且導線層170的第二與第三部分170B、170C之間的寬度W5相比執行第一濕式蝕刻製程之前的寬度W2(顯示於第4圖)因此對應增加。在一些實施方式中，導線層170的寬度W4與晶種層160的寬度W3實質相同。在一些實施方式中，寬度W3可在1微米至8微米之間，寬度W4可在1微米至8微米之間，寬度W5可在2微米至8微米之間。舉例而言，在寬度W1為3.5微米且寬度W2為1微米的情況下，在執行第一濕式蝕刻製程之後，寬度W4與寬度W3可為3微米，且寬度W5可為1.5微米。然而，本揭露並不以此為限。在一些實施方式中，第一濕式蝕刻製程的蝕刻液可為磷酸與過氧化氫的混合物。在一些實施方式中，第一濕式蝕刻製程的蝕刻時間可在5秒至40秒之間。

參考第7圖，以導線層170、晶種層160為遮罩，蝕刻晶種層150。具體而言，可執行第二濕式蝕刻製程，以移除被晶種層160暴露的晶種層150的第一至第三部分150A~150C。此時，晶種層160留下其第四部分150D、第五部分150E、與第六部分150F。由於晶種層150的材料與晶種層160不同，因此第二濕式蝕刻製程在蝕刻晶種層150時，實質上不蝕刻晶種層160。因此，會因第二濕式蝕刻製程的過度蝕刻而造成晶種層150的寬度W6小於晶種層160的寬度W3。換句話說，晶種層160的第四部分160D的兩相對的壁(例如左側壁與右側壁)分別未與晶種層150的第四部分150D的兩相對的壁(例如左側壁與右側壁)對齊，晶種層160的第五部分160E的兩相對的壁(例如左側壁與右側壁)分別未與晶種層150的第五部分150E的兩相對的壁(例如左側壁與右側壁)對齊，晶種層160的第六部分160F的兩相對的壁(例如左側壁與右側壁)分別未與晶種層150的第六部分150F的兩相對的壁(例如左側壁與右側壁)對齊，使得第二濕式蝕刻製程容易在介電層140的對應晶種層150的第四至第六部分150D~150F的表面形成底切(undercut)UC1。在一些實施方式中，每一底切UC1的寬度(例如，晶種層160的第五部分160E的左側壁與晶種層150的第五部分150E的左側壁之間的水平距離)為0.5微米。當底切UC1產生時，底切UC1所在的介面之間的結合力會影響結構強度。舉例而言，當底切所在的介面之間的結合力較弱時，可能 會造成形成在上的結構容易剝落。由於底切UC1形成在介電層140的表面，且介電層140與其上的晶種層150之間的結合力較弱，而造成晶種層150、晶種層160與導線層170容易剝落。導線層170剝落可能會造成導線斷路。介電層140與其上的晶種層150之間的結合力較弱是因為兩者為不同性質的材料所導致，例如一者為有機材料，另一者為金屬材料。在一些實施方式中，第二濕式蝕刻製程的蝕刻液可為過氧化氫。在一些實施方式中，第二濕式蝕刻製程的蝕刻時間可在3分鐘至20分鐘之間。

參考第8圖，在蝕刻晶種層150之後，可執行電漿處理P以移除介電層140上的金屬殘留物。金屬殘留物可以是在前文所述的蝕刻晶種層150、晶種層160與導線層170所造成的副產物。移除金屬殘留物可降低導線層170的漏電流的機率。

參考第9圖，再次蝕刻導線層170與晶種層160。具體而言，可執行第三濕式蝕刻製程，使得晶種層160與導線層170的寬度縮小。具體而言，第10圖繪示第9圖的區域M的放大圖。參考第9圖與第10圖，再度蝕刻晶種層160與導線層170之後，半導體裝置90可包含基板100、導電墊110、鈍化層120、密封環130、介電層140、與導線結構180。導線結構180包含晶種層150、晶種層160與導線層170。介電層140在導電墊110上方。導線結構180貫穿介電層140並電性連接至導電墊110。晶種層150在介電層140上。晶種層160在晶種層150上， 其中晶種層150與晶種層160之間具有底切UC2。導線層170在晶種層160上。此處，「底切UC2」可以視為晶種層160和晶種層150之間所形成的一凹槽。舉例來說，晶種層160的第五部分160E可以具有一實質上垂直的左側壁，以及自該實質上垂直的側壁向下延伸的一傾斜側壁，其中底切UC2是由晶種層160的第五部分160E傾斜側壁與晶種層150的第五部分150E實質上水平的上表面所定義。

第三濕式蝕刻製程使得晶種層160的第五與第六部分160E、160F各自的頂部具寬度W7，晶種層160的第五與第六部分160E、160F各自的底部具有寬度W8，且寬度W8小於寬度W7。換句話說，第三濕式蝕刻製程將晶種層160的第五與第六部分160E、160F各自的頂部從寬度W3縮小成寬度為W7，各自的底部的寬度從寬度W3縮小成為寬度W8。在一些實施方式中，寬度W7與寬度W6實質相同。在一些實施方式中，導線層170與晶種層160由相同材料製成，因此第三濕式蝕刻製程對導線層170與晶種層160的第五與第六部分160E、160F具有實質相同的蝕刻速率。第三濕式蝕刻製程可更使得導線層170的第二與第三部分170B、170C從寬度W4縮小成寬度W10。在一些實施方式中，寬度W7與寬度W10實質相同。

由於晶種層160與導線層170的材料與晶種層150的材料不同，因此第三濕式蝕刻製程在蝕刻晶種層 160與導線層170時，實質上不蝕刻晶種層150，或是第三濕式蝕刻製程蝕刻晶種層160與導線層170的蝕刻速率大於蝕刻晶種層150的蝕刻速率。因此，第8圖中的底切UC1因晶種層160與導線層170的寬度縮小而消失。因為晶種層160的底部角落較容易被第三濕式蝕刻製程蝕刻的緣故，晶種層160的第五與第六部分160E、160F各自的底部的寬度W8會小於各自的頂部的寬度W7，並在晶種層150的第五與第六部分150E、150F的表面上形成底切UC2。底切UC2形成在晶種層150的第五與第六部分150E、150F的表面，會使受到外力時，力量集中在底切UC2，剝落發生所在的界面是晶種層150、晶種層160之間，又因晶種層150與其上的晶種層160之間的結合力強於晶種層150與介電層140之間的結合力，可使得導線結構180不易剝落，可減少斷路問題。在一些實施方式中，底切UC2的角度a小於60度。在一些實施方式中，底切UC2的角度a大於15度。此處，「角度a」可為晶種層160的傾斜側壁與晶種層150的上表面之夾角。在一些實施方式中，底切UC2的寬度W9對晶種層160的厚度T1的比值在0.6至1.8之間。舉例而言，當晶種層160的厚度T1在0.3微米時，底切UC2的寬度W9可在0.18微米至0.54微米之間。在一些實施方式中，晶種層150的第五部分150E與晶種層160的第五部分160E之間更具有底切UC3，且底切UC2與底切UC3位於晶種層160的第五部分160E的相對兩側；晶種層150的第六部分 150F與晶種層160的第六部分160F之間更具有底切UC3，且底切UC2與底切UC3位於晶種層160的第六部分160F的相對兩側。

此外，由於第三濕式蝕刻製程更進一步減少導線層170的線寬，因此所形成的導線層170可具有較細的線寬以增加走線空間。舉例而言，在一些實施方式中，在第三濕式蝕刻製程之後，晶種層160的頂部的寬度W7與導線層170的寬度W10可為1微米至8微米，導線層170之間的距離的寬度W11可為2微米至8微米。如此一來，可縮小晶片尺寸，且導線層170的層數也可減少。在一些實施方式中，第三濕式蝕刻製程的蝕刻液可為磷酸與過氧化氫的混合物。在一些實施方式中，第三濕式蝕刻製程的蝕刻時間可在5秒之內。

以上所述僅為本揭露之部分實施方式，不是全部之實施方式，本領域普通技術人員通過閱讀本揭露的說明書而對本揭露技術方案採取之任何等效之變化，均為本揭露之權利要求所涵蓋。

140:介電層

150、160:晶種層

150E、160E:第五部分

150F、160F:第六部分

170:導線層

170B:第二部分

170C:第三部分

a:角度

T1:厚度

UC2、UC3:底切

W6、W7、W8、W9、W10、W11:寬度

Claims (10)

1. 一種半導體裝置，包含： 一導電墊； 一介電層，位於該導電墊上方；以及 一導線結構，貫穿該介電層並電性連接至該導電墊，且包含： 一第一晶種層，在該介電層上； 一第二晶種層，在該第一晶種層上，其中該第二晶種層的一頂部的一寬度與該第一晶種層的一寬度實質相同，且該第一晶種層與該第二晶種層之間具有一第一底切；以及 一導線層，在該第二晶種層上。
2. 如請求項1所述之半導體裝置，其中該第一底切的一角度小於60度並大於15度。
3. 如請求項1所述之半導體裝置，其中該第一底切的一寬度對該第二晶種層的一厚度的一比值在0.6至1.8之間。
4. 如請求項1所述之半導體裝置，其中該第二晶種層的該頂部的該寬度為1微米至8微米。
5. 如請求項1所述之半導體裝置，其中該第二晶種層的該頂部的該寬度與該導線層的一寬度實質相同。
6. 如請求項1所述之半導體裝置，其中該第一晶種層與該第二晶種層之間具有一第二底切，且該第一底切與該第二底切位於該第二晶種層的相對兩側。
7. 如請求項1所述之半導體裝置，其中該第一底切由該第二晶種層的一傾斜側壁與該第一晶種層的一上表面定義。
8. 如請求項1所述之半導體裝置，其中該第二晶種層的該頂部的該寬度大於該第二晶種層的一底部的一寬度。
9. 如請求項1所述之半導體裝置，其中該第二晶種層與該第一晶種層的材料不同。
10. 如請求項1所述之半導體裝置，其中該第二晶種層與該導線層的材料相同。

Images