TWM666972U - 用於通用序列匯流排的控制電路 - Google Patents

用於通用序列匯流排的控制電路 Download PDF

Info

Publication number
TWM666972U
TWM666972U TW113211999U TW113211999U TWM666972U TW M666972 U TWM666972 U TW M666972U TW 113211999 U TW113211999 U TW 113211999U TW 113211999 U TW113211999 U TW 113211999U TW M666972 U TWM666972 U TW M666972U
Authority
TW
Taiwan
Prior art keywords
voltage value
bus power
output voltage
controller
power terminal
Prior art date
Application number
TW113211999U
Other languages
English (en)
Inventor
鍾志祥
涂榮杰
Original Assignee
力林科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力林科技股份有限公司 filed Critical 力林科技股份有限公司
Priority to TW113211999U priority Critical patent/TWM666972U/zh
Priority to CN202422985415.0U priority patent/CN223486502U/zh
Priority to US18/970,818 priority patent/US20260126840A1/en
Publication of TWM666972U publication Critical patent/TWM666972U/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

本新型創作提供一種用於通用序列匯流排(USB)的控制 電路。控制電路包括阻擋開關、電流源電路、放電電路以及控制器。阻擋開關電連接於USB的供電電源端與USB的匯流排電源端之間。電流源電路電連接於供電電源端與匯流排電源端之間。在對匯流排電源端進行供電之前，控制器斷開阻擋開關，並控制放電電路下拉位於匯流排電源端的輸出電壓值。當輸出電壓值低於或等於設定電壓值時，控制器控制放電電路停止下拉輸出電壓值，並控制電流源電路對匯流排電源端提供測試電流。控制器依據輸出電壓值以及測試電流的電流值來獲得位於匯流排電源端的電阻值。

Description

用於通用序列匯流排的控制電路
本新型創作是有關於一種控制電路，且特別是有關於一種用於通用序列匯流排(USB)的控制電路。
通用序列匯流排(USB)包括匯流排電源端(Vbus)以及接地端(GND)。當USB異常或不正確使用USB時，USB的匯流排電源端與接地端具有低電阻值。這樣的低電阻值例如是數十歐姆(Ω)。這樣的低電阻值並不會造成匯流排電源端與接地端之間的短路。然而，基於低電阻值所產生的電流的局部熱能足以破壞USB的結構(如，USB的舌板)。因此，如何偵側位於匯流排電源端的電阻值是本領域技術人員的研究重點之一。
本新型創作提供一種用於通用序列匯流排(USB)的控制電路，能夠偵側位於匯流排電源端的電阻值。
本新型創作的的一實施例中，控制電路包括阻擋開關、電 流源電路、放電電路以及控制器。阻擋開關電連接於USB的供電電源端與USB的匯流排電源端之間。電流源電路電連接於供電電源端與匯流排電源端之間。控制器電連接於阻擋開關的控制端、電流源電路以及放電電路。在對匯流排電源端進行供電之前，控制器斷開阻擋開關，並控制放電電路下拉位於匯流排電源端的輸出電壓值。當輸出電壓值低於或等於第一設定電壓值時，控制器控制放電電路停止下拉輸出電壓值，並控制電流源電路對匯流排電源端提供測試電流。控制器依據輸出電壓值以及測試電流的電流值來獲得位於匯流排電源端的電阻值。
在本新型創作的一實施例中，電流源電路包括第一電流源以及第一開關。第一電流源的第一端電連接於供電電源端。第一電流源產生測試電流。第一開關電連接於第一電流源的第二端與匯流排電源端之間。
在本新型創作的一實施例中，放電電路包括第二電流源以及第二開關。第二電流源的第一端電連接於匯流排電源端。第二電流源產生放電電流。第二開關電連接於第二電流源的第二端與參考低電壓之間。
在本新型創作的一實施例中，在對匯流排電源端進行供電之前，控制器斷開阻擋開關，斷開第一開關，並導通第二開關。
在本新型創作的一實施例中，當輸出電壓值降低至第一設定電壓值時，控制器斷開阻擋開關，斷開第二開關，並導通第一開關。
在本新型創作的一實施例中，在測試電流被提供至匯流排電源端的期間，當輸出電壓值高於第二設定電壓值時，控制器導通阻擋開關。
在本新型創作的一實施例中，控制電路還包括比較器。比較器電連接於匯流排電源端以及控制器。比較器接收輸出電壓值以及第一設定電壓值。在對匯流排電源端進行供電之前，比較器比較輸出電壓值以及第一設定電壓值以產生比較信號。
在本新型創作的一實施例中，在對匯流排電源端進行供電之前，控制器接收比較信號。當比較信號表示輸出電壓值高於第一設定電壓值時，控制器控制放電電路下拉輸出電壓值，並控制電流源電路停止對匯流排電源端提供測試電流。
在本新型創作的一實施例中，當比較信號表示輸出電壓值低於或等於第一設定電壓值時，控制器控制放電電路停止下拉輸出電壓值，並控制電流源電路對匯流排電源端提供測試電流。
在本新型創作的一實施例中，控制電路與連接於匯流排電源端的受電裝置進行溝通以獲得溝通電阻值。控制器依據溝通電阻值來決定是否控制電流源電路對匯流排電源端提供測試電流。
基於上述，在對匯流排電源端進行供電之前，控制器控制放電電路下拉位於匯流排電源端的輸出電壓值。當輸出電壓值低於或等於第一設定電壓值時，控制器控制放電電路停止下拉輸出電壓值，並控制電流源電路對匯流排電源端提供測試電流。因此，控制器能夠依據輸出電壓值以及測試電流的電流值來獲得位於匯 流排電源端的電阻值。如此一來，在對匯流排電源端進行供電之前，控制電路能夠依據位於匯流排電源端的電阻值來判斷匯流排電源端是否具有低電阻值等異常狀況。
100、200、300:控制電路
110、210:電流源電路
120、220:放電電路
130、230、330:控制器
211、221:電流源
340:比較器
ED1:受電裝置
ID:放電電流
IT:測試電流
RR、RT:電阻值
S1、S2、SB:控制信號
SCP:比較信號
SW1、SW2:開關
SWB:阻擋開關
Vbus:匯流排電源端
VCC:供電電源端
VO:輸出電壓值
VS1、VS2:設定電壓值
UD:通用序列匯流排
圖1是依據本新型創作一實施例所繪示的控制電路的示意圖。
圖2是依據本新型創作一實施例所繪示的控制電路的示意圖。
圖3是依據本新型創作一實施例所繪示的控制電路的示意圖。
圖4是依據本新型創作一實施例所繪示的控制電路的操作示意圖。
本新型創作的部份實施例接下來將會配合附圖來詳細描述，以下的描述所引用的元件符號，當不同附圖出現相同的元件符號將視為相同或相似的元件。這些實施例只是本新型創作的一部份，並未揭示所有本新型創作的可實施方式。更確切的說，這些實施例只是本新型創作的專利申請範圍中的範例。
請參考圖1，圖1是依據本新型創作一實施例所繪示的控制電路的示意圖。在本實施例中，控制電路100用於通用序列匯流排(USB)UD。USB UD可以是包括供電電源端VCC以及匯流排電源端Vbus的任意版本的匯流排。控制電路100包括阻擋開關 SWB、電流源電路110、放電電路120以及控制器130。阻擋開關SWB電連接於USB UD的供電電源端VCC與USB UD的匯流排電源端Vbus之間。電流源電路110電連接於供電電源端VCC與匯流排電源端Vbus之間。控制器130電連接於阻擋開關SWB的控制端、電流源電路110以及放電電路120。控制器130控制阻擋開關SWB、電流源電路110以及放電電路120以進行位於匯流排電源端Vbus的電阻值RR的偵測操作。
在本實施例中，偵測操作是在對匯流排電源端Vbus進行供電之前進行。舉例來說，偵測操作可以是在阻擋開關SWB被斷開的期間進行。
在本實施例中，在對匯流排電源端Vbus進行供電之前，控制器130斷開阻擋開關SWB，並控制放電電路120下拉位於匯流排電源端Vbus的輸出電壓值VO。當輸出電壓值VO被下拉至低於或等於設定電壓值VS1時，控制器130控制放電電路120停止下拉輸出電壓值VO，並控制電流源電路110對匯流排電源端Vbus提供測試電流IT。控制器130依據輸出電壓值VO以及測試電流IT的電流值來獲得位於匯流排電源端Vbus的電阻值RR。
在本實施例中，位於匯流排電源端Vbus的電阻值RR可以是輸出電壓值VO除以測試電流IT的電流值的商。控制器130依據位於匯流排電源端Vbus的電阻值RR來判斷匯流排電源端Vbus是否發生低電阻值或短路等異常狀況。
在此值得一提的是，在對匯流排電源端Vbus進行供電之 前，放電電路120下拉位於匯流排電源端Vbus的輸出電壓值VO。當輸出電壓值VO被下拉至低於或等於設定電壓值VS1時，放電電路120停止下拉輸出電壓值VO。電流源電路110對匯流排電源端Vbus提供測試電流IT。控制器130依據輸出電壓值VO以及測試電流IT的電流值來獲得位於匯流排電源端Vbus的電阻值RR。如此一來，在對匯流排電源端Vbus進行供電之前，控制電路100依據位於匯流排電源端Vbus的電阻值RR來判斷匯流排電源端Vbus是否發生低電阻值或短路等異常狀況。
舉例來說，設定電壓值VS1例如是0.8伏特(V)，然本新型創作並不以此為限。測試電流IT是定電流。測試電流IT的電流值例如是1毫安培(mA)，然本新型創作並不以此為限。輸出電壓值VO例如是0.8V，然本新型創作並不以此為限。因此，位於匯流排電源端Vbus的電阻值RR大致上等於800歐姆(Ω)。
一般來說，現行的偵測技術可偵測位於匯流排電源端Vbus是否發生短路，但沒有偵測位於匯流排電源端Vbus是否具有低電阻值。這樣的低電阻值例如是數十歐姆(Ω)。這樣的低電阻值並不會造成匯流排電源端Vbus與接地端之間的短路。然而，在對匯流排電源端Vbus進行供電的期間，低電阻值所產生的電流的局部熱能足以破壞USB UD的結構(如，USB UD的舌板)。應注意的是，上述的低電阻值並無法被現行的偵測技術所偵測到。本實施例的控制電路100能夠判斷匯流排電源端Vbus是否具有低電阻值。因此，控制電路100可依據位於匯流排電源端Vbus的電阻 值RR來進行保護或警示。
在本實施例中，阻擋開關SWB是由場效電晶體來實施。然本新型創作並不以阻擋開關SWB的態樣為限。本新型創作的阻擋開關SWB可以是由至少一任意型式的電晶體來實施。
在本實施例中，控制器130利用控制信號SB來控制阻擋開關SWB，利用控制信號S1來控制電流源電路110，利用控制信號S2來控制放電電路120。控制器130例如是中央處理單元(Central Processing Unit，CPU)，或是其他可程式化之一般用途或特殊用途的微處理器(Microprocessor)、數位訊號處理器(Digital Signal Processor，DSP)、可程式化控制器、特殊應用積體電路(Application Specific Integrated Circuits，ASIC)、可程式化邏輯裝置(Programmable Logic Device，PLD)或其他類似裝置或這些裝置的組合。
請參考圖2，圖2是依據本新型創作一實施例所繪示的控制電路的示意圖。在本實施例中，控制電路200包括阻擋開關SWB、電流源電路210、放電電路220以及控制器230。阻擋開關SWB電連接於供電電源端VCC與匯流排電源端Vbus之間。電流源電路210包括電流源211以及開關SW1。電流源211的第一端電連接於供電電源端VCC。電流源211產生測試電流IT。開關SW1電連接於電流源211的第二端與匯流排電源端Vbus之間。放電電路220包括電流源221以及開關SW2。電流源221的第一端電連接於匯流排電源端Vbus。電流源221產生放電電流ID。開關SW2 電連接於第二電流源221的第二端與參考低電壓之間。
在本實施例中，控制器230電連接於阻擋開關SWB的控制端、開關SW1的控制端以及開關SW2的控制端。在對匯流排電源端Vbus進行供電之前，控制器230斷開阻擋開關SWB，斷開開關SW1，並導通開關SW2。因此，輸出電壓值VO可基於放電電流ID被下拉。
當輸出電壓值VO被降低至設定電壓值VS1時，控制器230斷開阻擋開關SWB，斷開開關SW2，並導通開關SW1。因此，測試電流IT被提供至匯流排電源端Vbus。
在測試電流IT被提供至匯流排電源端Vbus的期間，當輸出電壓值VO高於設定電壓值VS2時，控制器230導通阻擋開關SWB。此外，開關SW1、SW2被斷開。
舉例來說，設定電壓值VS1、VS2分別例如是0.8V，然本新型創作並不以此為限。因此，在對匯流排電源端Vbus進行供電之前，放電電路220下拉位於匯流排電源端Vbus的輸出電壓值VO至低於或等於設定電壓值VS1。接下來，在測試電流IT被提供至匯流排電源端Vbus的期間，當輸出電壓值VO高於設定電壓值VS2時，控制器230導通阻擋開關SWB。因此，位於匯流排電源端Vbus的輸出電壓值VO被下拉至低於或等於設定電壓值VS1能夠符合Vself0V的規範。
在本實施例中，設定電壓值VS1相同於設定電壓值VS2。在一些實施例中，設定電壓值VS2不同於設定電壓值VS1。
在本實施例中，開關SW1、SW2分別例如是由任意型式的電晶體來實施。
在本實施例中，電流源211例如是利用位於供電電源端VCC的電源被驅動以產生測試電流IT。電流源221例如是利用位於供電電源端VCC的電源或位於匯流排電源端Vbus的輸出電壓值VO被驅動以產生放電電流ID。
請參考圖3，圖3是依據本新型創作一實施例所繪示的控制電路的示意圖。在本實施例中，控制電路300包括阻擋開關SWB、電流源電路210、放電電路220、控制器330以及比較器340。阻擋開關SWB、電流源電路210以及放電電路220的實施方式已經在圖2的實施例中清楚說明，故不在此重述。
在本實施例中，比較器340電連接於匯流排電源端Vbus以及控制器330。比較器340接收輸出電壓值VO以及設定電壓值VS1。在對匯流排電源端Vbus進行供電之前，比較器340比較輸出電壓值VO以及設定電壓值VS1以產生比較信號SCP。
在對匯流排電源端Vbus進行供電之前，控制器330接收比較信號SCP。當比較信號SCP表示輸出電壓值VO高於設定電壓值VS1時，控制器330控制放電電路220下拉輸出電壓值VO，並控制電流源電路210停止對匯流排電源端Vbus提供測試電流IT。當比較信號SCP表示輸出電壓值VO低於或等於設定電壓值VS1時，控制器330控制放電電路220停止下拉輸出電壓值VO，並控制電流源電路210對匯流排電源端Vbus提供測試電流IT。
舉例來說，比較器340的第一輸入端(如，反相輸入端)電連接於匯流排電源端Vbus以接收輸出電壓值VO。比較器340的第二輸入端(如，非反相輸入端)接收設定電壓值VS1。當輸出電壓值VO高於設定電壓值VS1時，比較信號SCP具有第一值(如，低電壓值、低邏輯值或低電流值)。因此，控制器330會依據第一值斷開開關SW1，並導通開關SW2。
在另一方面，當輸出電壓值VO低於或等於設定電壓值VS1時，比較信號SCP具有第二值(如，高電壓值、高邏輯值或高電流值)。因此，控制器330會依據第二值斷開開關SW2，並導通開關SW1。
在本實施例中，控制器230利用控制信號SB來控制阻擋開關SWB，利用控制信號S1來控制開關SW1，利用控制信號S2來控制開關SW2。
在本實施例中，比較器340被設置於控制器330的外部。在一些實施例中，比較器340可以被設置於控制器330的內部。
請參考圖1以及圖4，圖4是依據本新型創作一實施例所繪示的控制電路的操作示意圖。在本實施例中，受電裝置ED1連接於匯流排電源端Vbus。受電裝置ED1可經由USB UD的匯流排電源端Vbus接收電能。在USB UD對匯流排電源端Vbus進行供電之前(即，在USB UD開始對受電裝置ED1進行供電之前)，控制電路100與受電裝置ED1進行溝通以獲得溝通電阻值RT。控制器130依據溝通電阻值RT來決定是否控制電流源電路110對匯 流排電源端Vbus提供測試電流IT。
舉例來說，控制電路100可透過通道配置(Channel Configuration，CC)引腳受電裝置ED1與受電裝置ED1進行溝通以獲得溝通電阻值RT。
在本實施例中，溝通電阻值RT是當匯流排電源端Vbus與受電裝置ED1連接時，位於匯流排電源端Vbus的電阻值。舉例來說，當溝通電阻值RT過低(如，數十Ω)時，在匯流排電源端Vbus進行供電之前，控制電路100並不會對位於匯流排電源端Vbus的電阻值的偵測操作。
另舉例來說，當溝通電阻值RT足夠高時，在匯流排電源端Vbus進行供電之前，控制電路100則會對位於匯流排電源端Vbus的電阻值的偵測操作。
在本實施例中，受電裝置ED1可以是利用USB UD來接收電能的任意裝置。
綜上所述，在對USB的匯流排電源端進行供電之前，放電電路下拉位於匯流排電源端的輸出電壓值。當輸出電壓值被下拉至低於或等於設定電壓值時，放電電路停止下拉輸出電壓值。電流源電路對匯流排電源端提供測試電流。控制器依據輸出電壓值以及測試電流的電流值來獲得位於匯流排電源端的電阻值。如此一來，在對匯流排電源端進行供電之前，控制電路依據位於匯流排電源端的電阻值來判斷匯流排電源端是否發生低電阻值或短路等異常狀況。
雖然本新型創作已以實施例揭露如上，然其並非用以限定本新型創作，任何所屬技術領域中具有通常知識者，在不脫離本新型創作的精神和範圍內，當可作些許的更動與潤飾，故本新型創作的保護範圍當視後附的申請專利範圍所界定者為準。
100:控制電路
110:電流源電路
120:放電電路
130:控制器
IT:測試電流
RR:電阻值
S1、S2、SB:控制信號
SWB:阻擋開關
Vbus:匯流排電源端
VCC:供電電源端
VO:輸出電壓值
VS1:設定電壓值
UD:通用序列匯流排

Claims (10)

  1. 一種用於一通用序列匯流排的控制電路，包括： 阻擋開關，電連接於所述通用序列匯流排的供電電源端與所述通用序列匯流排的匯流排電源端之間； 電流源電路，電連接於所述供電電源端與所述匯流排電源端之間； 放電電路，電連接於所述匯流排電源端與參考低電壓之間；以及 控制器，電連接於所述阻擋開關的控制端、所述電流源電路以及所述放電電路， 其中在對所述匯流排電源端進行供電之前，所述控制器斷開所述阻擋開關，並控制所述放電電路下拉位於所述匯流排電源端的輸出電壓值， 其中當所述輸出電壓值低於或等於第一設定電壓值時，所述控制器控制所述放電電路停止下拉所述輸出電壓值，並控制所述電流源電路對所述匯流排電源端提供測試電流，並且 其中所述控制器依據所述輸出電壓值以及所述測試電流的電流值來獲得位於所述匯流排電源端的電阻值。
  2. 如請求項1所述的控制電路，其中所述電流源電路包括： 第一電流源，所述第一電流源的第一端電連接於所述供電電源端，並經配置以產生所述測試電流；以及 第一開關，電連接於所述第一電流源的第二端與所述匯流排電源端之間。
  3. 如請求項2所述的控制電路，其中所述放電電路包括： 第二電流源，所述第二電流源的第一端電連接於所述匯流排電源端，並經配置以產生放電電流；以及 第二開關，電連接於所述第二電流源的第二端與所述參考低電壓之間。
  4. 如請求項3所述的控制電路，其中在對所述匯流排電源端進行供電之前，所述控制器斷開所述阻擋開關，斷開所述第一開關，並導通所述第二開關。
  5. 如請求項3所述的控制電路，其中當所述輸出電壓值降低至所述第一設定電壓值時，所述控制器斷開所述阻擋開關，斷開所述第二開關，並導通所述第一開關。
  6. 如請求項1所述的控制電路，其中在所述測試電流被提供至所述匯流排電源端的期間，當所述輸出電壓值高於第二設定電壓值時，所述控制器導通所述阻擋開關。
  7. 如請求項1所述的控制電路，還包括： 比較器，電連接於所述匯流排電源端以及所述控制器，並經配置以接收所述輸出電壓值以及所述第一設定電壓值， 其中在對所述匯流排電源端進行供電之前，所述比較器比較所述輸出電壓值以及所述第一設定電壓值以產生比較信號。
  8. 如請求項1所述的控制電路，其中： 在對所述匯流排電源端進行供電之前，所述控制器接收比較信號，並且 當所述比較信號表示所述輸出電壓值高於所述第一設定電壓值時，所述控制器控制所述放電電路下拉所述輸出電壓值，並控制所述電流源電路停止對所述匯流排電源端提供所述測試電流。
  9. 如請求項8所述的控制電路，其中當所述比較信號表示所述輸出電壓值低於或等於所述第一設定電壓值時，所述控制器控制所述放電電路停止下拉所述輸出電壓值，並控制所述電流源電路對所述匯流排電源端提供所述測試電流。
  10. 如請求項1所述的控制電路，其中： 所述控制電路與連接於所述匯流排電源端的受電裝置進行溝通以獲得溝通電阻值，並且 所述控制器依據所述溝通電阻值來決定是否控制所述電流源電路對所述匯流排電源端提供測試電流。
TW113211999U 2024-11-05 2024-11-05 用於通用序列匯流排的控制電路 TWM666972U (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW113211999U TWM666972U (zh) 2024-11-05 2024-11-05 用於通用序列匯流排的控制電路
CN202422985415.0U CN223486502U (zh) 2024-11-05 2024-12-04 用于通用串行总线的控制电路
US18/970,818 US20260126840A1 (en) 2024-11-05 2024-12-05 Control circuit for universal serial bus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW113211999U TWM666972U (zh) 2024-11-05 2024-11-05 用於通用序列匯流排的控制電路

Publications (1)

Publication Number Publication Date
TWM666972U true TWM666972U (zh) 2025-02-21

Family

ID=95556754

Family Applications (1)

Application Number Title Priority Date Filing Date
TW113211999U TWM666972U (zh) 2024-11-05 2024-11-05 用於通用序列匯流排的控制電路

Country Status (3)

Country Link
US (1) US20260126840A1 (zh)
CN (1) CN223486502U (zh)
TW (1) TWM666972U (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8725910B1 (en) * 2011-08-09 2014-05-13 Maxim Integrated Products, Inc Cable connection detection for electronic devices
CN104836208B (zh) * 2014-02-11 2019-02-01 快捷半导体(苏州)有限公司 标准连接器适配器保护电路和保护方法
US9831763B2 (en) * 2014-08-25 2017-11-28 Shanghai Sim-Bcd Semiconductor Manufacturing Co., Ltd. Capacitor discharge circuit for power supply EMI filters
US10599597B2 (en) * 2018-03-12 2020-03-24 Cypress Semiconductor Corporation Programmable VBUS discharge in USB power delivery

Also Published As

Publication number Publication date
CN223486502U (zh) 2025-10-28
US20260126840A1 (en) 2026-05-07

Similar Documents

Publication Publication Date Title
CN101373893B (zh) 电池过温保护电路
CN113328734B (zh) 快速阻断开关
EP3683688B1 (en) Corrosion protection circuit for serial bus connector
CN102201688A (zh) 电池状态监视电路及电池装置
CN120414425A (zh) 通信控制器短路保护
CN111585262A (zh) 提供多个检测信号的esd保护电路
CN101976823B (zh) 电池欠压保护电路
CN114759628A (zh) 上电保护电路及电子设备
CN110265975B (zh) Ic芯片保护电路
CN104184177A (zh) 电子装置及其充电控制电路
CN223486502U (zh) 用于通用串行总线的控制电路
CN104716704B (zh) 电池状态监视电路以及电池装置
CN111399617A (zh) 供电控制装置和电子设备
CN114416624A (zh) Usb接口及其控制电路和控制方法
CN114915283A (zh) Por电路
KR100536577B1 (ko) 휴대용 전자 장치의 서지/돌입 전류 제한 회로
TWI818657B (zh) 供電電路與具有該供電電路之電子裝置
CN115833072A (zh) 电压侦测装置与电压保护方法
TWI644495B (zh) 輸入保護電路
TWI845423B (zh) 充電器及其控制電路
CN223124878U (zh) 一种无源有源兼容信号控制电路
CN112018840A (zh) 一种微小电流和容性负载的检测电路
TWI845426B (zh) 用於控制電源轉換器的阻擋開關的控制器
CN217087501U (zh) 一种交流固态开关短路保护电路
CN218124678U (zh) 用于控制开关单元的控制电路