TWM641462U - 晶粒封裝結構 - Google Patents
晶粒封裝結構 Download PDFInfo
- Publication number
- TWM641462U TWM641462U TW112200536U TW112200536U TWM641462U TW M641462 U TWM641462 U TW M641462U TW 112200536 U TW112200536 U TW 112200536U TW 112200536 U TW112200536 U TW 112200536U TW M641462 U TWM641462 U TW M641462U
- Authority
- TW
- Taiwan
- Prior art keywords
- junction
- layer
- die
- stacked
- insulating layer
- Prior art date
Links
Images
Landscapes
- Control And Other Processes For Unpacking Of Materials (AREA)
Abstract
為了解決傳統晶粒封裝結構的金屬線承受能力不足、不能適用於具有位於相對側之P結與N結的晶粒等問題,本新型提出一種晶粒封裝結構,包含一晶粒、一框架、一絕緣層、一外延金屬層以及一導電接合層。其中,晶粒包含位於相對側之一P結及一N結;絕緣層層疊於P結上並形成有一開口,開口連通於P結;外延金屬層層疊於絕緣層上並經由開口層疊於P結上;導電接合層層疊於N結與框架之間。藉由將P結外延出絕緣層與外延金屬層,不需要經過打線工序而不會有金屬線,如此可增強電流的規格,亦可藉以降低成品的高度。
Description
本新型關於一種小尺寸產品封裝的技術領域,尤指一種晶粒封裝結構。
請同時參照圖1及圖2,其中之圖1為習知晶粒封裝結構的示意圖之一,圖2為習知晶粒封裝結構的示意圖之二。對於小尺寸封裝產品,例如圖1及圖2所示之晶粒封裝結構9的晶粒91,目前業界使用的封裝方式是使晶粒91的P結911經由打線(wire bond)工序而以金屬線92(例如銅線、金線、鋁線、鐵線等)與框架93(例如導線架(Lead frame))做電性連結,並使位於P結911之相對側的N結912經由導電膠94(例如銀膠)與框架93做電性連結。
於上述之晶粒封裝結構9中,由於金屬線92的線徑與電流承受能力有關,通常電流規格小。
目前已發展出另外一種封裝技術,即所謂的晶片尺寸封裝(Chip Scale Package,CSP),於此封裝技術中,晶粒的P結與N結需位在同一側,故並不適用於具有位於相對側之P結與N結的晶粒。
為了解決上述傳統晶粒封裝結構所會遇到的各種問題,例如金屬線承受能力不足、不能適用於具有位於相對側之P結與N結的晶粒等,本新型提出一種晶粒封裝結構,其可適用於原有具有位於相對側的P結與N結的晶粒,利用原有晶粒位於相對側的P結與N結,將P結外延出一絕緣層與一外延金屬層,透過外延金屬層直接與例如印刷電路板(PCB)做結合以進行P結輸出,而N結則透過導電膠接合層與框架做結合以進行N結輸出。
詳言之,本新型所提出之晶粒封裝結構包含一晶粒、一框架、一絕緣層、一外延金屬層以及一導電接合層。其中,該晶粒包含位於相對側之一P結及一N結;該絕緣層層疊於該P結上並形成有一開口,該開口連通於該P結;該外延金屬層層疊於該絕緣層上並經由該開口層疊於該P結上;該導電接合層層疊於該N結與該框架之間。
如上所述,藉由將該晶粒之該P結外延出該絕緣層與該外延金屬層,故於該晶粒封裝結構中並不需要經過打線工序(即不會有金屬線),如此可增強電流的規格,且因無打線工序(無金屬線),亦可藉以降低成品的高度。
非限制性地於一實施例中,上述之該絕緣層為一聚醯亞胺(Polyimide,PI)層。
非限制性地於一實施例中,上述之該絕緣層為一苯環丁烯(Benzocyclobutene,BCB)層。
非限制性地於一實施例中,上述之該外延金屬層為一銅(Cu)層。
非限制性地於一實施例中,上述之該導電接合層為一導電膠。
非限制性地於一實施例中,上述之該導電接合層為一銀膠(Silver glue)。
非限制性地於一實施例中,上述之該晶粒封裝結構進一步包含一鍍錫層(Sn plating),層疊於該外延金屬層上。
非限制性地於一實施例中,上述之該開口之位置對應於該P結之中央位置。
為充分瞭解本新型之目的、特徵及功效,以下參照隨附圖式描述本新型的較佳具體實施例。
請參照圖3,其為本新型較佳具體實施例的剖面圖。於圖3中顯示有一晶粒封裝結構1,此晶粒封裝結構1包含一晶粒11、一框架12(例如導線架)、一絕緣層13、一外延金屬層14以及一導電接合層15,前述各個元件並藉由一封裝體10封裝。
於圖3所示之晶粒封裝結構1中,晶粒11包含位於相對側之一P結111及一N結112,所謂之P結111與N結112為半導體相關產業中所熟知之技術用語,於此不再贅述。
此外,如圖3所示,絕緣層13層疊於晶粒11之P結111上並形成有一開口131,此開口131連通於P結111,且於本實施例中,開口131之位置對應於P結111之中央位置。於實際應用上,開口131之位置相對於P結111之位置可視實際需要加以變化,例如可視不同的(沉積、蝕刻)製程需求而使開口131與P結111之間的相對位置改變,以增加製造上的彈性。
再如圖3所示,外延金屬層14層疊於絕緣層13上並經由開口131層疊於晶粒11之P結111上,且導電接合層15層疊於晶粒11之N結112與框架12之間。
於本實施例中,上述之絕緣層13可為一聚醯亞胺層(或稱PI層),或者絕緣層13可為一苯環丁烯層(或稱BCB層),另上述之外延金屬層14為一銅層,導電接合層15可為一種導電黏著層,例如一導電膠或一銀膠。
又於本實施例中,上述之晶粒封裝結構1進一步包含一鍍錫層16,層疊於外延金屬層14上。
如上所述之晶粒封裝結構1,晶粒11之P結111利用絕緣層13與外延金屬層14可直接外延而出並與例如印刷電路板(圖未示)做連結,如此之結構設計並不需要經過打線工序,亦即不會有金屬線(例如銅線)產生,如此可避免傳統因為金屬線的線徑關係所產生的承受能力不足的問題,相對地可增強電流的規格,且因為不需要打線工序而無金屬線之配置,如此亦可藉以降低整體晶粒封裝結構1之成品的高度。
本新型在上文中已以較佳具體實施例揭露,然熟習本項技術者應理解的是,該較佳具體實施例僅是用於描述本新型,而不應解讀為限制本新型之範圍。應注意的是,舉凡與該較佳具體實施例等效之變化與置換,均應設為涵蓋於本新型之範疇內。因此,本新型之保護範圍當以申請專利範圍所界定者為準。
1:晶粒封裝結構
10:封裝體
11:晶粒
111:P結
112:N結
12:框架
13:絕緣層
131:開口
14:外延金屬層
15:導電接合層
16:鍍錫層
9:晶粒封裝結構
91:晶粒
911:P結
912:N結
92:金屬線
93:框架
94:導電膠
圖1為習知晶粒封裝結構的示意圖之一。
圖2為習知晶粒封裝結構的示意圖之二。
圖3為本新型較佳具體實施例的剖面圖。
1:晶粒封裝結構
10:封裝體
11:晶粒
111:P結
112:N結
12:框架
13:絕緣層
131:開口
14:外延金屬層
15:導電接合層
16:鍍錫層
Claims (8)
- 一種晶粒封裝結構,包含: 一晶粒,包含位於相對側之一P結及一N結; 一框架; 一絕緣層,層疊於該P結上並形成有一開口,該開口連通於該P結; 一外延金屬層,層疊於該絕緣層上並經由該開口層疊於該P結上;以及 一導電接合層,層疊於該N結與該框架之間。
- 如請求項1所述的晶粒封裝結構,其中該絕緣層為一聚醯亞胺層。
- 如請求項1所述的晶粒封裝結構,其中該絕緣層為一苯環丁烯層。
- 如請求項1所述的晶粒封裝結構,其中該外延金屬層為一銅層。
- 如請求項1所述的晶粒封裝結構,其中該導電接合層為一導電膠。
- 如請求項1所述的晶粒封裝結構,其中該導電接合層為一銀膠。
- 如請求項1所述的晶粒封裝結構,其中進一步包含一鍍錫層,層疊於該外延金屬層上。
- 如請求項1所述的晶粒封裝結構,其中該開口之位置對應於該P結之中央位置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW112200536U TWM641462U (zh) | 2023-01-16 | 2023-01-16 | 晶粒封裝結構 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW112200536U TWM641462U (zh) | 2023-01-16 | 2023-01-16 | 晶粒封裝結構 |
Publications (1)
Publication Number | Publication Date |
---|---|
TWM641462U true TWM641462U (zh) | 2023-05-21 |
Family
ID=87383216
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW112200536U TWM641462U (zh) | 2023-01-16 | 2023-01-16 | 晶粒封裝結構 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWM641462U (zh) |
-
2023
- 2023-01-16 TW TW112200536U patent/TWM641462U/zh unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8124461B2 (en) | Method for manufacturing leadframe, packaging method for using the leadframe and semiconductor package product | |
US7834469B2 (en) | Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame | |
US7875505B2 (en) | Multi-die semiconductor package structure and method for manufacturing the same | |
JP2014515187A (ja) | ダイレクト表面実装のための露出されたダイパッケージ | |
US6627990B1 (en) | Thermally enhanced stacked die package | |
US8994156B2 (en) | Semiconductor device packages with solder joint enhancement elements | |
US7952198B2 (en) | BGA package with leads on chip | |
TWI620258B (zh) | 封裝結構及其製程 | |
KR101685068B1 (ko) | 시스템 인 패키지 및 이의 제조방법 | |
US20100295160A1 (en) | Quad flat package structure having exposed heat sink, electronic assembly and manufacturing methods thereof | |
US20090206459A1 (en) | Quad flat non-leaded package structure | |
KR101474189B1 (ko) | 집적회로 패키지 | |
JP3075617B2 (ja) | 半導体集積回路装置 | |
EP1944802B1 (en) | Semiconductor package product | |
US11515239B2 (en) | Quad flat no-lead package structure | |
US9318354B2 (en) | Semiconductor package and fabrication method thereof | |
TWM641462U (zh) | 晶粒封裝結構 | |
US10991648B1 (en) | Redistribution layer structure and semiconductor package | |
US20180247886A1 (en) | Electronic package structure and method for manufacturing the same | |
US20120313233A1 (en) | Semiconductor Package, Stacking Semiconductor Package, And Method Of Fabricating The Same | |
TW202431556A (zh) | 晶粒封裝結構 | |
KR101432486B1 (ko) | 집적회로 패키지 제조방법 | |
CN218918844U (zh) | 晶粒封装结构 | |
KR100437821B1 (ko) | 반도체 패키지 및 그 제조방법 | |
CN118412328A (zh) | 晶粒封装结构 |