TWM600051U - 影像裝置及其影像處理積體電路 - Google Patents
影像裝置及其影像處理積體電路 Download PDFInfo
- Publication number
- TWM600051U TWM600051U TW109204382U TW109204382U TWM600051U TW M600051 U TWM600051 U TW M600051U TW 109204382 U TW109204382 U TW 109204382U TW 109204382 U TW109204382 U TW 109204382U TW M600051 U TWM600051 U TW M600051U
- Authority
- TW
- Taiwan
- Prior art keywords
- coupled
- circuit
- image processing
- multiplexer
- output
- Prior art date
Links
- 238000012545 processing Methods 0.000 title claims abstract description 254
- 238000012805 post-processing Methods 0.000 claims abstract description 47
- 238000007781 pre-processing Methods 0.000 claims abstract description 38
- 238000003384 imaging method Methods 0.000 claims abstract description 21
- 230000005540 biological transmission Effects 0.000 claims description 52
- 238000000034 method Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 16
- 238000004891 communication Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/60—Control of cameras or camera modules
- H04N23/617—Upgrading or updating of programs or applications for camera control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/80—Camera processing pipelines; Components thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/60—Control of cameras or camera modules
- H04N23/62—Control of parameters via user interfaces
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/60—Control of cameras or camera modules
- H04N23/63—Control of cameras or camera modules by using electronic viewfinders
- H04N23/631—Graphical user interfaces [GUI] specially adapted for controlling image capture or setting capture parameters
- H04N23/632—Graphical user interfaces [GUI] specially adapted for controlling image capture or setting capture parameters for displaying or modifying preview images prior to image capturing, e.g. variety of image resolutions or capturing parameters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Human Computer Interaction (AREA)
- Software Systems (AREA)
- Image Processing (AREA)
- Studio Devices (AREA)
Abstract
一種影像裝置及其影像處理積體電路。影像裝置包括相機模組、顯示面板、中央處理積體電路以及影像處理積體電路。基於中央處理積體電路的控制,影像處理積體電路決定是否對相機模組的輸出進行預處理而將預處理結果提供給中央處理積體電路,或是將相機模組的輸出直接提供給中央處理積體電路。基於中央處理積體電路的控制,影像處理積體電路決定是否對中央處理積體電路的輸出進行後處理而將後處理結果提供給顯示面板,或是將中央處理積體電路的輸出直接提供給顯示面板。
Description
本新型創作是有關於一種電子電路,且特別是有關於一種影像裝置及其影像處理積體電路。
基於手機產品的需求,系統廠商可能希望在相機模組側配置一個客制化積體電路,用以對相機模組的輸出進行預處理,然後將預處理結果輸出給應用處理器(application processor,AP)。舉例來說,圖1是習知的一種影像裝置100的電路方塊(circuit block)示意圖。圖1所示影像裝置100包括相機模組110、預處理積體電路120、應用處理器130以及顯示面板140。預處理積體電路120可以對相機模組110的輸出影像進行預處理,然後將預處理結果輸出給應用處理器130。應用處理器130可以將經過預處理後的影像提供給顯示面板140。因此,顯示面板140可以顯示經過前處理的,相機模組110的輸出影像。
基於手機產品的需求,系統廠商可能希望在顯示面板側配置一個客制化積體電路,用以對應用處理器的輸出進行後處理,然後將後處理結果輸出給顯示面板。舉例來說,圖2是習知的另一種影像裝置200的電路方塊示意圖。圖2所示影像裝置200包括相機模組210、應用處理器220、後處理積體電路230以及顯示面板240。應用處理器220可以接收相機模組210的輸出影像,以及將相機模組210的輸出影像傳輸給後處理積體電路230。後處理積體電路230可以對應用處理器220的輸出影像進行後處理,然後將後處理結果輸出給顯示面板240。因此,顯示面板240可以顯示經過後處理的,相機模組210的輸出影像。
須注意的是,「先前技術」段落的內容是用來幫助了解本新型創作。在「先前技術」段落所揭露的部份內容(或全部內容)可能不是所屬技術領域中具有通常知識者所知道的習知技術。在「先前技術」段落所揭露的內容,不代表該內容在本新型創作申請前已被所屬技術領域中具有通常知識者所知悉。
本新型創作提供一種影像裝置及其影像處理積體電路,其可以彈性地滿足影像裝置的設計需求以及(或是)應用需求。
在本新型創作的一實施例中,上述的影像裝置包括相機模組、顯示面板、中央處理積體電路以及影像處理積體電路。影像處理積體電路的第一輸入焊墊耦接至相機模組的相機介面的輸出端。影像處理積體電路的第二輸入焊墊耦接至中央處理積體電路的處理器介面的輸出端。影像處理積體電路的第一輸出焊墊耦接至處理器介面的輸入端。影像處理積體電路的第二輸出焊墊耦接至顯示面板的顯示面板介面的輸入端。基於中央處理積體電路的控制,影像處理積體電路決定是否對相機模組的輸出進行預處理而將預處理結果提供給中央處理積體電路,或是直接將相機模組的輸出提供給中央處理積體電路。基於中央處理積體電路的控制,影像處理積體電路決定是否對中央處理積體電路的輸出進行後處理而將後處理結果提供給顯示面板,或是直接將中央處理積體電路的輸出提供給顯示面板。
在本新型創作的一實施例中,上述的影像處理積體電路包括第一輸入焊墊、第二輸入焊墊、第一輸出焊墊、第二輸出焊墊、影像處理電路、第一路由電路以及第二路由電路。影像處理電路被配置為選擇性地進行預處理與後處理中的至少一者。第一路由電路耦接至影像處理電路、第一輸入焊墊與第二輸入焊墊。第一路由電路選擇性地將第一輸入焊墊耦接至影像處理電路與第一旁通路徑其中至少一者。第一路由電路選擇性地將第二輸入焊墊耦接至影像處理電路與第二旁通路徑其中至少一者。第二路由電路耦接至影像處理電路、第一輸出焊墊與第二輸出焊墊。第二路由電路選擇性地將第一輸出焊墊耦接至影像處理電路與第一旁通路徑其中至少一者。第二路由電路選擇性地將第二輸出焊墊耦接至影像處理電路與第二旁通路徑其中至少一者。
基於上述,本新型創作的諸實施例所述影像處理積體電路可以決定是否對相機模組的輸出進行預處理,以及(或是)決定是否對中央處理積體電路的輸出進行後處理。所述影像處理積體電路可以選擇性地將預處理結果或是相機模組的原始輸出提供給中央處理積體電路。所述影像處理積體電路可以選擇性地將後處理結果或是中央處理積體電路的原始輸出提供給顯示面板。因此,所述影像處理積體電路可以彈性地滿足影像裝置的設計需求以及(或是)應用需求。
為讓本新型創作的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
在本案說明書全文(包括申請專利範圍)中所使用的「耦接(或連接)」一詞可指任何直接或間接的連接手段。舉例而言,若文中描述第一裝置耦接(或連接)於第二裝置,則應該被解釋成該第一裝置可以直接連接於該第二裝置,或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。本案說明書全文(包括申請專利範圍)中提及的「第一」、「第二」等用語是用以命名元件(element)的名稱,或區別不同實施例或範圍,而並非用來限制元件數量的上限或下限,亦非用來限制元件的次序。另外,凡可能之處,在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。
圖3是依照本新型創作的一實施例所繪示的一種影像裝置300的電路方塊(circuit block)示意圖。圖3所示影像裝置300包括相機模組310、影像處理積體電路320、中央處理積體電路330以及顯示面板340。影像處理積體電路320具有輸入焊墊IN1、輸入焊墊IN2、輸出焊墊OUT1以及輸出焊墊OUT2。影像處理積體電路320的輸入焊墊IN1適於耦接至相機模組310的相機介面的輸出端。相機模組310可以通過所述相機介面而將影像傳輸給影像處理積體電路320的輸入焊墊IN1。依照設計需求,在一些實施例中,所述相機介面可以包括行動產業處理器介面(mobile industry processor interface,MIPI)或是其他資料傳輸介面。
基於中央處理積體電路330的控制,影像處理積體電路320可以決定是否對相機模組310的輸出(原始影像)進行預處理,而獲得預處理結果(經預處理影像)。依照設計需求,在一些實施例中,所述預處理可以包括降噪(noise reduction)、多幀HDR融合(multi-frame HDR fusion)、局部對比度增強(local contrast enhancement)以及/或是其他影像預處理。所述HDR是高動態範圍(high dynamic range)的簡稱。
影像處理積體電路320的輸出焊墊OUT1耦接至中央處理積體電路330的處理器介面的輸入端。影像處理積體電路320可以通過所述處理器介面而將影像傳輸給中央處理積體電路330。依照設計需求,中央處理積體電路330可以包括應用處理器(application processor,AP)、中央處理單元(central processing unit,CPU)或是其他處理器積體電路。依照設計需求,在一些實施例中,所述處理器介面可以包括MIPI或是其他資料傳輸介面。
基於中央處理積體電路330的控制,在某一應用情境中,影像處理積體電路320可以對相機模組310的輸出(原始影像)進行預處理,然後將所述預處理結果(經預處理影像)提供給中央處理積體電路330。基於中央處理積體電路330的控制,在另一應用情境中,影像處理積體電路320可以不進行所述預處理,而將相機模組310的輸出(原始影像)直接提供給中央處理積體電路330。因此,所述影像處理積體電路320可以彈性地滿足影像裝置300的設計需求以及(或是)應用需求。
影像處理積體電路320的輸入焊墊IN2適於耦接至中央處理積體電路330的處理器介面的輸出端。依照設計需求,在一些實施例中,所述處理器介面可以包括MIPI或是其他資料傳輸介面。中央處理積體電路330可以通過所述處理器介面而將影像(例如影像處理積體電路320的輸出焊墊OUT1所輸出的影像,或是其他影像)傳輸給影像處理積體電路320的輸入焊墊IN2。
基於中央處理積體電路330的控制,影像處理積體電路320可以決定是否對中央處理積體電路330的輸出(影像)進行後處理。依照設計需求,在一些實施例中,所述後處理可以包括幀率轉換(frame rate conversion)、清晰度(sharpness)、HDR顯示(HDR displaying)以及/或是其他影像後處理。
影像處理積體電路320的輸出焊墊OUT2適於耦接至顯示面板340的顯示面板介面的輸入端。依照設計需求,在一些實施例中,所述顯示面板介面可以包括MIPI或是其他資料傳輸介面。影像處理積體電路320可以通過所述顯示面板介面而將影像傳輸給顯示面板340。依照設計需求,顯示面板340可以包括液晶顯示(liquid crystal display,LCD)面板、發光二極體(light emitting diode,LED)顯示面板、有機發光二極體(organic light emitting diode,OLED)顯示面板或是其他顯示面板。
基於中央處理積體電路330的控制,在某一應用情境中,影像處理積體電路320可以對中央處理積體電路330的輸出(影像)進行後處理,然後將後處理結果(經後處理影像)提供給顯示面板140。基於中央處理積體電路330的控制,在另一應用情境中,影像處理積體電路320可以不進行所述後處理,而將中央處理積體電路330的輸出(影像)直接提供給顯示面板140。因此,所述影像處理積體電路320可以彈性地滿足影像裝置300的設計需求以及(或是)應用需求。
舉例來說,在第一應用情境中,影像處理積體電路320可以進行所述預處理與所述後處理。亦即,影像處理積體電路320可以對相機模組310的輸出(原始影像)進行預處理,然後將所述預處理結果(經預處理影像)提供給中央處理積體電路330。在此同時(或是以分時多工方式),影像處理積體電路320可以對中央處理積體電路330的輸出(影像)進行後處理,然後將後處理結果(經後處理影像)提供給顯示面板140。
圖4是依照本新型創作的一實施例說明,在第二應用情境中圖3所示影像處理積體電路320的操作示意圖。在圖4所示第二應用情境中,影像處理積體電路320可以進行所述後處理但不進行所述預處理。亦即,影像處理積體電路320可以不進行所述預處理,而將相機模組310的輸出(原始影像)直接提供給中央處理積體電路330。在此同時(或是以分時多工方式),影像處理積體電路320可以對中央處理積體電路330的輸出(影像)進行後處理,然後將後處理結果(經後處理影像)提供給顯示面板140。
圖5是依照本新型創作的另一實施例說明,在第三應用情境中圖3所示影像處理積體電路320的操作示意圖。在圖5所示第三應用情境中,影像處理積體電路320可以進行所述預處理但不進行所述後處理。亦即,影像處理積體電路320可以對相機模組310的輸出(原始影像)進行預處理,然後將所述預處理結果(經預處理影像)提供給中央處理積體電路330。在此同時(或是以分時多工方式),影像處理積體電路320可以不進行所述後處理,而將中央處理積體電路330的輸出(影像)直接提供給顯示面板140。
圖6是依照本新型創作的又一實施例說明,在第四應用情境中圖3所示影像處理積體電路320的操作示意圖。在圖6所示第四應用情境中,影像處理積體電路320可以不進行所述預處理與所述後處理,以節省功耗。亦即,影像處理積體電路320可以不進行所述預處理,而將相機模組310的輸出(原始影像)直接提供給中央處理積體電路330。在此同時(或是以分時多工方式),影像處理積體電路320可以不進行所述後處理,而將中央處理積體電路330的輸出(影像)直接提供給顯示面板140。
圖7是依照本新型創作的一實施例說明圖3所示影像處理積體電路320的電路方塊示意圖。圖7所示影像處理積體電路320包括輸入焊墊IN1、輸入焊墊IN2、輸出焊墊OUT1、輸出焊墊OUT2、路由電路321、影像處理電路322以及路由電路323。輸入焊墊IN1適於耦接至某一外部元件的輸出端(例如相機模組310或其他外部元件的輸出端)。輸入焊墊IN2適於耦接至另一外部元件的輸出端(例如中央處理積體電路330或其他外部元件的輸出端)。輸出焊墊OUT1適於耦接至又一外部元件的輸入端(例如中央處理積體電路330或其他外部元件的輸入端)。輸出焊墊OUT2適於耦接至再一外部元件的輸入端(例如顯示面板140或其他外部元件的輸入端)。
路由電路321耦接至影像處理電路322、輸入焊墊IN1與輸入焊墊IN2。基於中央處理積體電路330的控制,路由電路321可以選擇性地將輸入焊墊IN1耦接至影像處理電路322與旁通路徑BP1其中至少一者。路由電路321還可以選擇性地將輸入焊墊IN2耦接至影像處理電路322與旁通路徑BP2其中至少一者。基於中央處理積體電路330的控制,影像處理電路322可以選擇性地對路由電路321的輸出(影像)進行所述預處理、所述後處理與(或)其他影像處理。依照設計需求,在一些實施例中,中央處理積體電路330可以在某些時間(例如休眠期間,或是所述第四應用情境)去禁能(disable)影像處理電路322,以便節省功耗。路由電路323耦接至影像處理電路322、輸出焊墊OUT1與輸出焊墊OUT2。路由電路323可以選擇性地將輸出焊墊OUT1耦接至影像處理電路322與旁通路徑BP1其中至少一者。路由電路323還可以選擇性地將輸出焊墊OUT2耦接至影像處理電路322與旁通路徑BP2其中至少一者。
舉例來說,圖7所示路由電路321包括一個多工器MUX1,圖7所示影像處理電路322包括一個接收介面電路RX1、至少一個影像處理單元IPU1以及一個傳送介面電路TX1,而圖7所示路由電路323包括一個多工器MUX2以及一個多工器MUX3。多工器MUX1的輸出端耦接至接收介面電路RX1的輸入端。多工器MUX1的第一輸入端耦接至輸入焊墊IN1與旁通路徑BP1。多工器MUX1的第二輸入端耦接至輸入焊墊IN2與旁通路徑BP2。基於中央處理積體電路330的控制,多工器MUX1可以選擇性地將輸入焊墊IN1與輸入焊墊IN2其中一者耦接至接收介面電路RX1的輸入端。
依照設計需求,在一些實施例中,接收介面電路RX1可以是符合MIPI規格或是其他資料傳輸規格的介面電路。接收介面電路RX1的輸入端耦接至路由電路321。影像處理單元IPU1耦接至接收介面電路RX1的輸出端。影像處理單元IPU1可以選擇性地進行所述預處理與所述後處理中的至少一者。依照設計需求,在一些實施例中,中央處理積體電路330可以在某些時間(例如休眠期間,或是所述第四應用情境)去禁能影像處理單元IPU1,以便節省功耗。
傳送介面電路TX1的輸入端耦接至影像處理單元IPU1。傳送介面電路TX1的輸出端耦接至路由電路323。依照設計需求,在一些實施例中,傳送介面電路TX1可以是符合MIPI規格或是其他資料傳輸規格的介面電路。
多工器MUX2的輸出端耦接至輸出焊墊OUT1。多工器MUX2的第一輸入端耦接至傳送介面電路TX1的輸出端。多工器MUX2的第二輸入端耦接至旁通路徑BP1。基於中央處理積體電路330的控制,多工器MUX2可以選擇性地將旁通路徑BP1與傳送介面電路TX1的輸出端其中一者耦接至輸出焊墊OUT1。多工器MUX3的輸出端耦接至輸出焊墊OUT2。多工器MUX3的第一輸入端耦接至傳送介面電路TX1的輸出端。多工器MUX3的第二輸入端耦接至旁通路徑BP2。基於中央處理積體電路330的控制,多工器MUX3可以選擇性地將旁通路徑BP2與傳送介面電路TX1的輸出端其中一者耦接至輸出焊墊OUT2。
舉例來說,在圖4所示第二應用情境中,圖7所示影像處理單元IPU1可以進行所述後處理但不進行所述預處理。此時,圖7所示多工器MUX1選擇將輸入焊墊IN2耦接至接收介面電路RX1的輸入端,多工器MUX2選擇將旁通路徑BP1耦接至輸出焊墊OUT1,而多工器MUX2選擇將傳送介面電路TX1的輸出端耦接至輸出焊墊OUT2。因此,影像處理積體電路320可以不進行所述預處理,而將輸入焊墊IN1的影像直接提供給輸出焊墊OUT1。在此同時,影像處理積體電路320可以對輸入焊墊IN2的影像進行後處理,然後將後處理結果(經後處理影像)提供給輸出焊墊OUT2。
在圖5所示第三應用情境中,圖7所示影像處理單元IPU1可以進行所述預處理但不進行所述後處理。此時,圖7所示多工器MUX1選擇將輸入焊墊IN1耦接至接收介面電路RX1的輸入端,多工器MUX2選擇將傳送介面電路TX1的輸出端耦接至輸出焊墊OUT1,而多工器MUX2選擇將旁通路徑BP2耦接至輸出焊墊OUT2。因此,影像處理積體電路320可以對輸入焊墊IN1的影像進行預處理,然後將所述預處理結果(經預處理影像)提供給輸出焊墊OUT1。在此同時,影像處理積體電路320可以不進行所述後處理,而將輸入焊墊IN2的影像直接提供給輸出焊墊OUT2。
在圖6所示第四應用情境中,圖7所示影像處理單元IPU1可以不進行所述預處理與所述後處理,以節省功耗。此時,圖7所示多工器MUX2選擇將旁通路徑BP1耦接至輸出焊墊OUT1,而多工器MUX2選擇將旁通路徑BP2耦接至輸出焊墊OUT2。因此,影像處理積體電路320可以不進行所述預處理,而將輸入焊墊IN1的影像直接提供給輸出焊墊OUT1。在此同時,影像處理積體電路320可以不進行所述後處理,而將輸入焊墊IN2的輸出(影像)直接提供給輸出焊墊OUT2。
圖8是依照本新型創作的另一實施例說明圖3所示影像處理積體電路320的電路方塊示意圖。圖8所示影像處理積體電路320包括輸入焊墊IN1、輸入焊墊IN2、輸出焊墊OUT1、輸出焊墊OUT2、路由電路324、影像處理電路325以及路由電路326。圖8所示輸入焊墊IN1、輸入焊墊IN2、輸出焊墊OUT1、輸出焊墊OUT2、路由電路324、影像處理電路325以及路由電路326可以參照圖7所示輸入焊墊IN1、輸入焊墊IN2、輸出焊墊OUT1、輸出焊墊OUT2、路由電路321、影像處理電路322以及路由電路323的相關說明,故不再贅述。
圖8所示路由電路324包括一個多工器MUX4以及一個多工器MUX5,圖8所示影像處理電路325包括一個接收介面電路RX2、一個接收介面電路RX3、至少一個影像處理單元IPU2、一個傳送介面電路TX2以及一個傳送介面電路TX3,而圖8所示路由電路326包括一個多工器MUX6以及一個多工器MUX7。多工器MUX4的輸出端耦接至接收介面電路RX2的輸入端。多工器MUX4的第一輸入端耦接至輸入焊墊IN1與旁通路徑BP3。多工器MUX4的第二輸入端耦接至輸入焊墊IN2與旁通路徑BP4。基於中央處理積體電路330的控制,多工器MUX4可以選擇性地將輸入焊墊IN1與輸入焊墊IN2其中一者耦接至接收介面電路RX2的輸入端。多工器MUX5的輸出端耦接至接收介面電路RX3的輸入端。多工器MUX5的第一輸入端耦接至輸入焊墊IN2與旁通路徑BP4。多工器MUX5的第二輸入端耦接至輸入焊墊IN1與旁通路徑BP3。基於中央處理積體電路330的控制,多工器MUX5可以選擇性地將輸入焊墊IN1與輸入焊墊IN2其中一者耦接至接收介面電路RX3的輸入端。
依照設計需求,在一些實施例中,接收介面電路RX2與RX3可以是符合MIPI規格或是其他資料傳輸規格的介面電路。接收介面電路RX2的輸入端與接收介面電路RX3的輸入端耦接至路由電路324。影像處理單元IPU2耦接至接收介面電路RX2的輸出端與接收介面電路RX3的輸出端。影像處理單元IPU2可以選擇性地進行所述預處理與所述後處理中的至少一者。依照設計需求,在一些實施例中,中央處理積體電路330可以在某些時間(例如休眠期間,或是所述第四應用情境)去禁能影像處理單元IPU2,以便節省功耗。
傳送介面電路TX2的輸入端與傳送介面電路TX3的輸入端耦接至影像處理單元IPU2。圖8所示影像處理單元IPU2的操作可以參照圖7所示影像處理單元IPU1的相關說明,故不再贅述。傳送介面電路TX2的輸出端與傳送介面電路TX3的輸出端耦接至路由電路326。依照設計需求,在一些實施例中,傳送介面電路TX2與TX3可以是符合MIPI規格或是其他資料傳輸規格的介面電路。
多工器MUX6的輸出端耦接至輸出焊墊OUT1。多工器MUX6的第一輸入端耦接至傳送介面電路TX2的輸出端。多工器MUX6的第二輸入端耦接至旁通路徑BP3。基於中央處理積體電路330的控制,多工器MUX6可以選擇性地將旁通路徑BP3與傳送介面電路TX2的輸出端其中一者耦接至輸出焊墊OUT1。多工器MUX7的輸出端耦接至輸出焊墊OUT2。多工器MUX7的第一輸入端耦接至傳送介面電路TX3的輸出端。多工器MUX7的第二輸入端耦接至旁通路徑BP4。基於中央處理積體電路330的控制,多工器MUX7可以選擇性地將旁通路徑BP4與傳送介面電路TX3的輸出端其中一者耦接至輸出焊墊OUT2。圖8所示多工器MUX6與多工器MUX7的操作可以參照圖7所示多工器MUX2與多工器MUX3的相關說明,故不再贅述。
舉例來說,在圖3所示第一應用情境中,圖8所示影像處理單元IPU2可以進行所述預處理與所述後處理。此時,多工器MUX4選擇將輸入焊墊IN1耦接至接收介面電路RX2的輸入端,多工器MUX5選擇將輸入焊墊IN2耦接至接收介面電路RX3的輸入端,多工器MUX6選擇將傳送介面電路TX2的輸出端耦接至輸出焊墊OUT1,而多工器MUX7選擇將傳送介面電路TX3的輸出端耦接至輸出焊墊OUT2。因此,影像處理積體電路320可以對輸入焊墊IN1的影像進行預處理,然後將所述預處理結果(經預處理影像)提供給輸出焊墊OUT1。在此同時,影像處理積體電路320可以對輸入焊墊IN2的影像進行後處理,然後將後處理結果(經後處理影像)提供給輸出焊墊OUT2。
依照不同的設計需求,上述影像處理積體電路320、影像處理單元IPU1以及(或是)影像處理單元IPU2的方塊的實現方式可以是硬體(hardware)、韌體(firmware)、軟體(software,即程式)或是前述三者中的多者的組合形式。
以硬體形式而言,上述影像處理積體電路320、影像處理單元IPU1以及(或是)影像處理單元IPU2的方塊可以實現於積體電路(integrated circuit)上的邏輯電路。上述影像處理積體電路320、影像處理單元IPU1以及(或是)影像處理單元IPU2的相關功能可以利用硬體描述語言(hardware description languages,例如Verilog HDL或VHDL)或其他合適的編程語言來實現為硬體。舉例來說,上述影像處理積體電路320、影像處理單元IPU1以及(或是)影像處理單元IPU2的相關功能可以被實現於一或多個控制器、微控制器、微處理器、特殊應用積體電路(Application-specific integrated circuit, ASIC)、數位訊號處理器(digital signal processor, DSP)、場可程式邏輯閘陣列(Field Programmable Gate Array, FPGA)及/或其他處理單元中的各種邏輯區塊、模組和電路。
以軟體形式及/或韌體形式而言,上述影像處理積體電路320、影像處理單元IPU1以及(或是)影像處理單元IPU2的相關功能可以被實現為編程碼(programming codes)。例如,利用一般的編程語言(programming languages,例如C、C++或組合語言)或其他合適的編程語言來實現上述影像處理積體電路320、影像處理單元IPU1以及(或是)影像處理單元IPU2。所述編程碼可以被記錄/存放在記錄媒體中,所述記錄媒體中例如包括唯讀記憶體(Read Only Memory,ROM)、存儲裝置及/或隨機存取記憶體(Random Access Memory,RAM)。電腦、中央處理單元(Central Processing Unit,CPU)、控制器、微控制器或微處理器可以從所述記錄媒體中讀取並執行所述編程碼,從而達成相關功能。作為所述記錄媒體,可使用「非臨時的電腦可讀取媒體(non-transitory computer readable medium)」,例如可使用帶(tape)、碟(disk)、卡(card)、半導體記憶體、可程式設計的邏輯電路等。而且,所述程式也可經由任意傳輸媒體(通信網路或廣播電波等)而提供給所述電腦(或CPU)。所述通信網路例如是互聯網(Internet)、有線通信(wired communication)、無線通信(wireless communication)或其它通信介質。
綜上所述,本新型創作的諸實施例所述影像處理積體電路320可以決定是否對相機模組310的輸出影像進行預處理,以及(或是)決定是否對中央處理積體電路330的輸出影像進行後處理。所述影像處理積體電路320可以選擇性地將預處理結果(經預處理影像)或是相機模組的原始輸出(原始影像)提供給中央處理積體電路330。所述影像處理積體電路320亦可以選擇性地將後處理結果(經後處理影像)或是中央處理積體電路的原始輸出(未經後處理的影像)提供給顯示面板。因此,所述影像處理積體電路320可以彈性地滿足影像裝置300的設計需求以及(或是)應用需求。
雖然本新型創作已以實施例揭露如上,然其並非用以限定本新型創作,任何所屬技術領域中具有通常知識者,在不脫離本新型創作的精神和範圍內,當可作些許的更動與潤飾,故本新型創作的保護範圍當視後附的申請專利範圍所界定者為準。
100、200、300:影像裝置
110、210、310:相機模組
120:預處理積體電路
130、220:應用處理器
140、240、340:顯示面板
230:後處理積體電路
320:影像處理積體電路
330:中央處理積體電路
IN1、IN2:輸入焊墊
OUT1、OUT2:輸出焊墊
321、324:路由電路
322、325:影像處理電路
323、326:路由電路
BP1、BP2、BP3、BP4:旁通路徑
IPU1、IPU2:影像處理單元
MUX1、MUX2、MUX3、MUX4、MUX5、MUX6、MUX7:多工器
RX1、RX2、RX3:接收介面電路
TX1、TX2、TX3:傳送介面電路
圖1是習知的一種影像裝置的電路方塊(circuit block)示意圖。
圖2是習知的另一種影像裝置的電路方塊示意圖。
圖3是依照本新型創作的一實施例所繪示的一種影像裝置的電路方塊示意圖。
圖4是依照本新型創作的一實施例說明,在第二應用情境中圖3所示影像處理積體電路的操作示意圖。
圖5是依照本新型創作的另一實施例說明,在第三應用情境中圖3所示影像處理積體電路的操作示意圖。
圖6是依照本新型創作的又一實施例說明,在第四應用情境中圖3所示影像處理積體電路的操作示意圖。
圖7是依照本新型創作的一實施例說明圖3所示影像處理積體電路的電路方塊示意圖。
圖8是依照本新型創作的另一實施例說明圖3所示影像處理積體電路的電路方塊示意圖。
300:影像裝置
310:相機模組
320:影像處理積體電路
330:中央處理積體電路
340:顯示面板
IN1、IN2:輸入焊墊
OUT1、OUT2:輸出焊墊
Claims (17)
- 一種影像裝置,包括: 一相機模組; 一顯示面板; 一中央處理積體電路;以及 一影像處理積體電路,具有一第一輸入焊墊耦接至該相機模組的一相機介面的一輸出端,其中該影像處理積體電路的一第二輸入焊墊耦接至該中央處理積體電路的一處理器介面的一輸出端,該影像處理積體電路的一第一輸出焊墊耦接至該處理器介面的一輸入端,該影像處理積體電路的一第二輸出焊墊耦接至該顯示面板的一顯示面板介面的一輸入端, 該影像處理積體電路基於該中央處理積體電路的控制而決定是否對該相機模組的輸出進行一預處理而將一預處理結果提供給該中央處理積體電路或是直接將該相機模組的輸出提供給該中央處理積體電路,以及 該影像處理積體電路基於該中央處理積體電路的控制而決定是否對該中央處理積體電路的輸出進行一後處理而將一後處理結果提供給該顯示面板或是直接將該中央處理積體電路的輸出提供給該顯示面板。
- 如請求項1所述的影像裝置,其中該中央處理積體電路包括一應用處理器或是一中央處理單元。
- 如請求項1所述的影像裝置,其中該相機介面、該處理器介面與該顯示面板介面的任一者為一行動產業處理器介面。
- 如請求項1所述的影像裝置,其中該影像處理積體電路包括: 一影像處理電路,被配置為選擇性地進行該預處理與該後處理中的至少一者; 一第一路由電路,耦接至該影像處理電路、該第一輸入焊墊與該第二輸入焊墊,其中該第一路由電路依照該中央處理積體電路的控制而選擇性地將該第一輸入焊墊耦接至該影像處理電路與一第一旁通路徑其中至少一者,以及該第一路由電路依照該中央處理積體電路的控制而選擇性地將該第二輸入焊墊耦接至該影像處理電路與一第二旁通路徑其中至少一者;以及 一第二路由電路,耦接至該影像處理電路、該第一輸出焊墊與該第二輸出焊墊,其中該第二路由電路依照該中央處理積體電路的控制而選擇性地將該第一輸出焊墊耦接至該影像處理電路與該第一旁通路徑其中至少一者,以及該第二路由電路依照該中央處理積體電路的控制而選擇性地將該第二輸出焊墊耦接至該影像處理電路與該第二旁通路徑其中至少一者。
- 如請求項4所述的影像裝置,其中該影像處理電路包括: 一接收介面電路,具有一輸入端耦接至該第一路由電路; 至少一影像處理單元,耦接至該接收介面電路的一輸出端,被配置為選擇性地進行該預處理與該後處理中的至少一者;以及 一傳送介面電路,具有一輸入端耦接至該至少一影像處理單元,其中該傳送介面電路的一輸出端耦接至該第二路由電路。
- 如請求項5所述的影像裝置,其中該第一路由電路包括: 一多工器,具有一輸出端耦接至該接收介面電路的該輸入端,其中該多工器的一第一輸入端耦接至該第一輸入焊墊與該第一旁通路徑,以及該多工器的一第二輸入端耦接至該第二輸入焊墊與該第二旁通路徑。
- 如請求項5所述的影像裝置,其中該第二路由電路包括: 一第一多工器,具有一輸出端耦接至該第一輸出焊墊,其中該第一多工器的一第一輸入端耦接至該傳送介面電路的該輸出端,以及該第一多工器的一第二輸入端耦接至該第一旁通路徑;以及 一第二多工器,具有一輸出端耦接至該第二輸出焊墊,其中該第二多工器的一第一輸入端耦接至該傳送介面電路的該輸出端,以及該第二多工器的一第二輸入端耦接至該第二旁通路徑。
- 如請求項4所述的影像裝置,其中該影像處理電路包括: 一第一接收介面電路,具有一輸入端耦接至該第一路由電路; 一第二接收介面電路,具有一輸入端耦接至該第一路由電路; 至少一影像處理單元,耦接至該第一接收介面電路的一輸出端與該第二接收介面電路的一輸出端,被配置為選擇性地進行該預處理與該後處理中的至少一者; 一第一傳送介面電路,具有一輸入端耦接至該至少一影像處理單元,其中該第一傳送介面電路的一輸出端耦接至該第二路由電路;以及 一第二傳送介面電路,具有一輸入端耦接至該至少一影像處理單元,其中該第二傳送介面電路的一輸出端耦接至該第二路由電路。
- 如請求項8所述的影像裝置,其中該第一路由電路包括: 一第一多工器,具有一輸出端耦接至該第一接收介面電路的該輸入端,其中該第一多工器的一第一輸入端耦接至該第一輸入焊墊與該第一旁通路徑,以及該第一多工器的一第二輸入端耦接至該第二輸入焊墊與該第二旁通路徑;以及 一第二多工器,具有一輸出端耦接至該第二接收介面電路的該輸入端,其中該第二多工器的一第一輸入端耦接至該第二輸入焊墊與該第二旁通路徑,以及該第二多工器的一第二輸入端耦接至該第一輸入焊墊與該第一旁通路徑。
- 如請求項8所述的影像裝置,其中該第二路由電路包括: 一第一多工器,具有一輸出端耦接至該第一輸出焊墊,其中該第一多工器的一第一輸入端耦接至該第一傳送介面電路的該輸出端,以及該第一多工器的一第二輸入端耦接至該第一旁通路徑;以及 一第二多工器,具有一輸出端耦接至該第二輸出焊墊,其中該第二多工器的一第一輸入端耦接至該第二傳送介面電路的該輸出端,以及該第二多工器的一第二輸入端耦接至該第二旁通路徑。
- 一種影像處理積體電路,包括: 一第一輸入焊墊; 一第二輸入焊墊; 一第一輸出焊墊; 一第二輸出焊墊; 一影像處理電路,被配置為選擇性地進行一預處理與一後處理中的至少一者; 一第一路由電路,耦接至該影像處理電路、該第一輸入焊墊與該第二輸入焊墊,其中該第一路由電路選擇性地將該第一輸入焊墊耦接至該影像處理電路與一第一旁通路徑其中至少一者,以及該第一路由電路選擇性地將該第二輸入焊墊耦接至該影像處理電路與一第二旁通路徑其中至少一者;以及 一第二路由電路,耦接至該影像處理電路、該第一輸出焊墊與該第二輸出焊墊,其中該第二路由電路選擇性地將該第一輸出焊墊耦接至該影像處理電路與該第一旁通路徑其中至少一者,以及該第二路由電路選擇性地將該第二輸出焊墊耦接至該影像處理電路與該第二旁通路徑其中至少一者。
- 如請求項11所述的影像處理積體電路,其中該影像處理電路包括: 一接收介面電路,具有一輸入端耦接至該第一路由電路; 至少一影像處理單元,耦接至該接收介面電路的一輸出端,被配置為選擇性地進行該預處理與該後處理中的至少一者;以及 一傳送介面電路,具有一輸入端耦接至該至少一影像處理單元,其中該傳送介面電路的一輸出端耦接至該第二路由電路。
- 如請求項12所述的影像處理積體電路,其中該第一路由電路包括: 一多工器,具有一輸出端耦接至該接收介面電路的該輸入端,其中該多工器的一第一輸入端耦接至該第一輸入焊墊與該第一旁通路徑,以及該多工器的一第二輸入端耦接至該第二輸入焊墊與該第二旁通路徑。
- 如請求項12所述的影像處理積體電路,其中該第二路由電路包括: 一第一多工器,具有一輸出端耦接至該第一輸出焊墊,其中該第一多工器的一第一輸入端耦接至該傳送介面電路的該輸出端,以及該第一多工器的一第二輸入端耦接至該第一旁通路徑;以及 一第二多工器,具有一輸出端耦接至該第二輸出焊墊,其中該第二多工器的一第一輸入端耦接至該傳送介面電路的該輸出端,以及該第二多工器的一第二輸入端耦接至該第二旁通路徑。
- 如請求項11所述的影像處理積體電路,其中該影像處理電路包括: 一第一接收介面電路,具有一輸入端耦接至該第一路由電路; 一第二接收介面電路,具有一輸入端耦接至該第一路由電路; 至少一影像處理單元,耦接至該第一接收介面電路的一輸出端與該第二接收介面電路的一輸出端,被配置為選擇性地進行該預處理與該後處理中的至少一者; 一第一傳送介面電路,具有一輸入端耦接至該至少一影像處理單元,其中該第一傳送介面電路的一輸出端耦接至該第二路由電路;以及 一第二傳送介面電路,具有一輸入端耦接至該至少一影像處理單元,其中該第二傳送介面電路的一輸出端耦接至該第二路由電路。
- 如請求項15所述的影像處理積體電路,其中該第一路由電路包括: 一第一多工器,具有一輸出端耦接至該第一接收介面電路的該輸入端,其中該第一多工器的一第一輸入端耦接至該第一輸入焊墊與該第一旁通路徑,以及該第一多工器的一第二輸入端耦接至該第二輸入焊墊與該第二旁通路徑;以及 一第二多工器,具有一輸出端耦接至該第二接收介面電路的該輸入端,其中該第二多工器的一第一輸入端耦接至該第二輸入焊墊與該第二旁通路徑,以及該第二多工器的一第二輸入端耦接至該第一輸入焊墊與該第一旁通路徑。
- 如請求項15所述的影像處理積體電路,其中該第二路由電路包括: 一第一多工器,具有一輸出端耦接至該第一輸出焊墊,其中該第一多工器的一第一輸入端耦接至該第一傳送介面電路的該輸出端,以及該第一多工器的一第二輸入端耦接至該第一旁通路徑;以及 一第二多工器,具有一輸出端耦接至該第二輸出焊墊,其中該第二多工器的一第一輸入端耦接至該第二傳送介面電路的該輸出端,以及該第二多工器的一第二輸入端耦接至該第二旁通路徑。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109204382U TWM600051U (zh) | 2020-04-15 | 2020-04-15 | 影像裝置及其影像處理積體電路 |
CN202020842063.2U CN212012770U (zh) | 2020-04-15 | 2020-05-19 | 影像装置及其图像处理集成电路 |
US16/879,771 US11212434B2 (en) | 2020-04-15 | 2020-05-21 | Image device and image processing integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109204382U TWM600051U (zh) | 2020-04-15 | 2020-04-15 | 影像裝置及其影像處理積體電路 |
Publications (1)
Publication Number | Publication Date |
---|---|
TWM600051U true TWM600051U (zh) | 2020-08-11 |
Family
ID=73003795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109204382U TWM600051U (zh) | 2020-04-15 | 2020-04-15 | 影像裝置及其影像處理積體電路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11212434B2 (zh) |
CN (1) | CN212012770U (zh) |
TW (1) | TWM600051U (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI776397B (zh) * | 2021-02-22 | 2022-09-01 | 創惟科技股份有限公司 | 多影像輸出系統及其usb集線器 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7268809B2 (en) * | 1998-09-23 | 2007-09-11 | San Disk Corporation | Analog buffer memory for high-speed digital image capture |
JP2003223236A (ja) * | 2002-01-30 | 2003-08-08 | Matsushita Electric Ind Co Ltd | データ処理システム |
KR100761840B1 (ko) * | 2006-02-28 | 2007-09-28 | 삼성전자주식회사 | 저장된 로우(raw) 이미지 신호를 이용하는 이미지 튜닝시스템 및 이미지 튜닝 방법 |
US8228357B2 (en) * | 2009-07-29 | 2012-07-24 | Samsung Electronics Co., Ltd. | Generation of subpixel values and light source control values for digital image processing |
KR101356269B1 (ko) * | 2009-09-08 | 2014-01-29 | 주식회사 팬택 | 듀얼 카메라를 지원하는 이동 단말 및 그 이동 단말의 이미지 처리 방법 |
KR101796481B1 (ko) * | 2011-11-28 | 2017-12-04 | 삼성전자주식회사 | 저전력 셔터랙 제거 방법, 카메라 모듈 및 이를 구비하는 모바일 기기 |
US8970718B2 (en) * | 2012-07-12 | 2015-03-03 | Gopro, Inc. | Image capture accelerator |
US9568985B2 (en) * | 2012-11-23 | 2017-02-14 | Mediatek Inc. | Data processing apparatus with adaptive compression algorithm selection based on visibility of compression artifacts for data communication over camera interface and related data processing method |
KR102480600B1 (ko) * | 2015-10-21 | 2022-12-23 | 삼성전자주식회사 | 이미지 처리 장치의 저조도 화질 개선 방법 및 상기 방법을 수행하는 이미지 처리 시스템의 동작 방법 |
EP3242482A1 (en) * | 2016-05-04 | 2017-11-08 | Thomson Licensing | Method and apparatus for encoding/decoding a high dynamic range picture into a coded bitstream |
US10489878B2 (en) * | 2017-05-15 | 2019-11-26 | Google Llc | Configurable and programmable image processor unit |
TWI640957B (zh) * | 2017-07-26 | 2018-11-11 | 聚晶半導體股份有限公司 | 影像處理晶片與影像處理系統 |
JP2019139060A (ja) * | 2018-02-09 | 2019-08-22 | 株式会社メガチップス | 画像処理装置および画像処理方法 |
-
2020
- 2020-04-15 TW TW109204382U patent/TWM600051U/zh unknown
- 2020-05-19 CN CN202020842063.2U patent/CN212012770U/zh active Active
- 2020-05-21 US US16/879,771 patent/US11212434B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN212012770U (zh) | 2020-11-24 |
US11212434B2 (en) | 2021-12-28 |
US20210329166A1 (en) | 2021-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7447930B2 (en) | USB control circuit for saving power and the method thereof | |
KR20110069271A (ko) | 촬상 장치 및 칩 간의 메모리 공유 방법 | |
US9460482B2 (en) | System on chip including configurable image processing pipeline and system including the same | |
CN103870429B (zh) | 基于嵌入式gpu的高速信号处理板 | |
US10489879B2 (en) | Image processing chip and image processing system | |
US20070174522A1 (en) | Universal interface apparatus and method | |
CN106464612A (zh) | 用于在物理传输介质上提供功率节省和干扰缓解的系统和方法 | |
JP2010086524A (ja) | 省電力機能を有するブリッジ装置 | |
CN110827777B (zh) | 显示面板驱动装置及其配置方法 | |
CN114090500B (zh) | 一种全通式图像处理soc芯片及图像处理方法 | |
TWI663505B (zh) | 功能電路板模組 | |
TWI439851B (zh) | 低功耗電路以及降低功率消耗的方法 | |
TWM600051U (zh) | 影像裝置及其影像處理積體電路 | |
US11592884B2 (en) | Power management of discrete communication port components | |
US10331592B2 (en) | Communication apparatus with direct control and associated methods | |
US6845496B2 (en) | Semiconductor integrated circuit device using programmable peripheral control | |
TWI483118B (zh) | 可攜式電子裝置 | |
US11663101B2 (en) | Semiconductor device and operation method thereof | |
CN213122983U (zh) | 基于fpga实现的片上系统 | |
US20070234082A1 (en) | Computer system with non-support hyper-transport processor and controlling method of hyper-transport bus thereof | |
KR101824518B1 (ko) | 전자 기기에서 디바이스 제어 방법 및 장치 | |
KR20070005875A (ko) | 인터페이스 유닛 및 그 인터페이스 전송 방법 | |
US20040215867A1 (en) | Control chip, circuit and method thereof for inhibiting bus cycle | |
TWI725863B (zh) | 顯示裝置、操作方法、驅動電路以及時序控制電路 | |
CN219124183U (zh) | 晶振电路装置、主板控制系统及电子设备 |