TWM558995U - 電晶體之串聯裝置 - Google Patents

電晶體之串聯裝置 Download PDF

Info

Publication number
TWM558995U
TWM558995U TW106216924U TW106216924U TWM558995U TW M558995 U TWM558995 U TW M558995U TW 106216924 U TW106216924 U TW 106216924U TW 106216924 U TW106216924 U TW 106216924U TW M558995 U TWM558995 U TW M558995U
Authority
TW
Taiwan
Prior art keywords
wafer
electrode
pin
carrier
transistor
Prior art date
Application number
TW106216924U
Other languages
English (en)
Inventor
Wen-Pin Chen
Kuo-Tung Lee
Original Assignee
Sirectifier Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sirectifier Electronic Co Ltd filed Critical Sirectifier Electronic Co Ltd
Priority to TW106216924U priority Critical patent/TWM558995U/zh
Publication of TWM558995U publication Critical patent/TWM558995U/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本創作係提供一種電晶體之串聯裝置，包括：引線框架之載晶板及電極引腳組，並於載晶板包含第一載板及第二載板，電極引腳組包含第一引腳、單獨設置之第二引腳、第三引腳及第四引腳，第一引腳係電性連接至第一載板；晶片單元包含可為三極性電晶體晶片之第一晶片及第二晶片，並由第一晶片與第二晶片之第一電極分別與第一載板、第二載板相連接，第一晶片與第二晶片之第二電極係分別電性連接至第二引腳與第三引腳，第一晶片之第三電極係電性連接至第二載板或第二晶片之第一電極，第二晶片之第三電極係電性連接至第四引腳，便可藉由串聯有二個三極性電晶體來增加反向耐壓，並達到自動化生產、良率高、低成本及提高產品一致性與可靠性之效用。

Description

電晶體之串聯裝置
本創作係提供一種電晶體之串聯裝置，尤指引線框架上為設置有晶片單元之第一晶片與第二晶片，並利用自動化固晶及固線的方式生產，以串聯有二個電晶體來增加反向耐壓，進而達到良率高、低成本，並提高產品一致性及可靠性之效用。
按，現今在功率半導體器件設計、封裝與測試的領域中，單一器件及並聯運用的封裝器件發展成熟且較為常見，但串聯運用受限於缺乏實用、自動化生產、低成本以及高可靠性的器件解決方案，因此不常見於串聯器件及實際相關的運用，而並聯運用為電流相加，串聯運用則為耐壓相加，但相同功率的條件下，提高工作電壓能有效的降低工作電流，進而達到高效節能及滿足高功率密度的趨勢需求，因為在相同的功率下，提高電壓值後，可降低電流值(因為功率等於電壓與電流的乘積，即P=V＊I)，進而可減少終端產品使用半導體元器件的電流規格，並提升終端產品的功率密度，也可降低成本(因為電流更小表示使用的半導體元器件也更小，成本更低以及體積更小)。
而一般各類的三極性電晶體具有三個電極，例如集電極(Collector，C)、柵極(Gate，G)及發射極( Emitter，E)，或漏極(Drain，D)、閘極(Gate，G)及源極(Source，S)，由於傳統的三極性電晶體缺乏串聯裝置方式的技術，所以現存的舊有技術中，僅只有體積相對龐大、無法自動化生產而功率密度極低的功率模組，且因較難使用全自動加工方式，加工過程較為繁瑣，產品一致性及可靠性也較差，即為從事此行業者所亟欲研究改善之關鍵所在。
故，新型創作人有鑑於上述習用之問題與缺失，乃搜集相關資料經由多方的評估及考量，並利用從事於此行業之多年研發經驗不斷的試作與修改，始有此種電晶體之串聯裝置新型誕生。
本創作之主要目的乃在於電晶體之串聯裝置，包括：引線框架之載晶板及電極引腳組，並於載晶板包含第一載板及第二載板，且電極引腳組包含電性連接至第一載板上之第一引腳、單獨設置之第二引腳、第三引腳及第四引腳；晶片單元包含第一晶片及第二晶片，並由第一晶片與第二晶片之第一電極分別與第一載板、第二載板相連接，第一晶片與第二晶片之第二電極係分別電性連接至第二引腳與第三引腳，若是第一晶片與第二晶片分別為三極性電晶體之絕緣柵雙極性電晶體晶片時，第一晶片之第三電極係電性連接至第二載板；而第一晶片與第二晶片分別為金屬氧化物半導體場效電晶體晶片時，第一晶片之第三電極係電性連接至第二晶片之第一電極，且第二晶片之第三電極係電性連接至第四引腳，便可藉由串聯二個三極性電晶體來增加反向耐壓，進而達到自動化生產、良率高、低成本及可提高產品一致性與可靠性之效用。
本創作之次要目的乃在於晶片單元可利用第一晶片與第二晶片之第二電極控制二個電晶體上之閘極或柵極同時開關，便可倍增工作電壓之耐壓值，以應用於更高工作電壓的電源電路中，由於電源電路在相同功率下，提高電壓值後，即可降低電流值，此種串聯二個三極性電晶體之集成化設計，可減少終端產品使用半導體元器件的電流規格，並提升功率密度且體積更小，更能有效降低成本。
本創作之另一目的乃在於晶片單元更包含分別為續流二極體晶片之第三晶片及第四晶片，並於第三晶片與第四晶片的背面分別具有第一電極，而正面則分別具有第二電極，且第三晶片之第一電極與第四晶片之第一電極分別與第一載板、第二載板相連接，第三晶片之第二電極係通過引線電性連接至第二載板，第四晶片之第二電極係通過引線電性連接至電極引腳組之第四引腳，當電源電路用以控制電感性負載之第一晶片與第二晶片為由導通變為截止時，便可藉由第一晶片與第二晶片同時並聯有續流二極體之第三晶片與第四晶片，以電流形式消耗或釋放反向電動勢或突波電壓起到平滑電流的作用，從而防止突波電壓的發生，並保護三極性電晶體或其他電路元件的安全。
本創作之再一目的乃在於引線框架之電極引腳組還包含有第二載板電性連接之第五引腳，係作為二個三極性電晶體串聯分壓所使用的測試極，並將第一引腳、第二引腳搭配第五引腳作為第一組測試腳位，第三引腳、第四引腳與第五引腳作為第二組測試腳位，便可各別測試晶片單元每一個串聯的第一晶片與第二晶片的阻值及電氣特性，以及工作時實際的電壓分佈狀況，產品的可靠性極佳。
本創作之又一目的乃在於當利用自動化設備以固晶及固線的方式生產時，在同一個模組封裝的晶片單元之第一晶片與第二晶片係取自一片晶圓上相鄰之二個晶片，其阻值及電氣特性最接近而一致性最高，並對於串聯累加耐電壓的特性應用可靠性為最高，且可透過料件將多個模組封裝的裝置連接在同一個連接片上結構不散落，也可方便自動化生產，待完成絕緣保護外層的塑封成型後，再由裁切模具裁切形成個別的個體，因此可廣泛應用於各類三極性電晶體自動化生產，進而達到提高生產效率與良率及成本更為低廉之效用。
1‧‧‧引線框架
10‧‧‧料件
101‧‧‧連接片
11‧‧‧載晶板
111‧‧‧第一載板
112‧‧‧第二載板
113‧‧‧缺槽
12‧‧‧電極引腳組
121‧‧‧第一引腳
122‧‧‧第二引腳
123‧‧‧第三引腳
124‧‧‧第四引腳
125‧‧‧第五引腳
2‧‧‧晶片單元
21‧‧‧第一晶片
211‧‧‧第一電極
212‧‧‧第二電極
213‧‧‧第三電極
214‧‧‧引線
22‧‧‧第二晶片
221‧‧‧第一電極
222‧‧‧第二電極
223‧‧‧第三電極
224‧‧‧引線
23‧‧‧第三晶片
231‧‧‧第一電極
232‧‧‧第二電極
233‧‧‧引線
24‧‧‧第四晶片
241‧‧‧第一電極
242‧‧‧第二電極
243‧‧‧引線
3‧‧‧絕緣保護外層
31‧‧‧鎖固孔
A‧‧‧陽極
C‧‧‧集電極
D‧‧‧漏極
E‧‧‧發射極
G1‧‧‧柵極
G2‧‧‧柵極
G3‧‧‧閘極
G4‧‧‧閘極
K‧‧‧陰極
S‧‧‧源極
第一圖 係為本創作較佳實施例之結構示意圖。
第二圖 係為本創作串聯二個絕緣柵雙極性電晶體之等效電路圖。
第三圖 係為本創作較佳實施例引線框架排列之示意圖。
第四圖 係為本創作引線框架與電晶體連接進行塑封後完成自動化生產之示意圖。
第五圖 係為本創作另一較佳實施例之結構示意圖。
第六圖 係為本創作串聯二個絕緣柵雙極性電晶體同時並聯續流二極體之等效電路圖。
第七圖 係為本創作再一較佳實施例之結構示意圖。
第八圖 係為本創作串聯二個金屬氧化物半導體場效電晶體之等效電路圖。
第九圖 係為本創作又一較佳實施例之結構示意圖。
第十圖 係為本創作串聯二個金屬氧化物半導體場效電晶體同時並聯續流二極體之等效電路圖。
為達成上述目的及功效，本創作所採用之技術手段及其構造，茲繪圖就本創作之較佳實施例詳加說明其構造與功能如下，俾利完全瞭解。
請參閱第一、二、三、四圖所示，係分別為本創作較佳實施例之結構示意圖、串聯二個絕緣柵雙極性電晶體之等效電路圖、較佳實施例引線框架排列之示意圖及引線框架與電晶體連接進行塑封後完成自動化生產之示意圖，由圖中可清楚看出，本創作之電晶體之串聯裝置包括引線框架1、晶片單元2及絕緣保護外層3，其中：該引線框架1為導體材質所製成，並包含用於設置晶片單元2於其上之載晶板11及電極引腳組12，載晶板11包含第一載板111及與第一載板111隔離之第二載板112，電極引腳組12包含第一載板111上直接延伸或電性連接之第一引腳121、單獨設置之第二引腳122、第三引腳123、第四引腳124，以及第二載板112上直接延伸或電性連接之第五引腳125，需要說明的是，第五引腳125係測試用引腳，若在已知不需要測試引腳的情況下，亦可依實際的需求或應用變更設計，例如原先設計為五支引腳結構裁切掉第五引腳125成為四支引腳結構，且每一支引腳的位置也可依料件10連接整體結構做最佳化的設置，以利於後續自動化固晶及固線的方式生產，所以在以下說明書內容中皆一起進行說明，合予陳明。
該晶片單元2包含分別為絕緣柵雙極性電晶體(IGBT)晶片之第一晶片21及第二晶片22，並於第一晶片21與第二晶片22的背面係分別包含作為電晶體的集電極C之第一電極211、221，而第一晶片21與第二晶片22的正面則分別包含作為電晶體的柵極G1、G2之第二電極212、222，以及電晶體的發射極E之第三電極213、223，該第一晶片21與第二晶片22係設置於載晶板11上，並通過相同的第一電極211、221分別與第一載板111、第二載板112相連接，且第二電極212、222係通過引線214、224分別電性連接至電極引腳組12之第二引腳122與第三引腳123，第一晶片21之二個第三電極213係通過引線214分別電性連接至第二載板112，第二晶片22之二個第三電極223係通過引線224分別電性連接至電極引腳組12之第四引腳124。
在本實施例中，由於第一晶片21之二個第三電極213係通過引線214、載晶板11之第二載板112與第二晶片22之第一電極221形成電性連接，所以第二載板112延伸出之第五引腳125可作為電晶體的測試極T，並將電極引腳組12之第一引腳121、第二引腳122搭配第五引腳125作為第一組的測試腳位，第三引腳123、第四引腳124與第五引腳125作為第二組的測試腳位，便可各別測試每一個串聯的第一晶片21與第二晶片22的阻值及電氣特性，以及工作時實際的電壓分佈狀況等，使產品的可靠性極佳。
該絕緣保護外層3為由環氧樹脂或其他塑料一體成型設置在引線框架1之載晶板11上並覆蓋晶片單元2，可以理解的，在其他實 施例中之引線框架1亦可具有外露的散熱片而不被絕緣保護外層3覆蓋，可以更好地對第一晶片21與第二晶片22進行散熱，也可以採用如載晶板11的後背，或者是除了電極引腳組12所外露的部分結構不被絕緣保護外層3包覆，從而能夠直接與外界空氣接觸來進行散熱。
如第三、四圖所示，在本實施例中之料件10係利用加工方式成型有多個引線框架1之載晶板11及其電極引腳組12，並於電極引腳組12處具有橫向連接之連接片101，當本創作利用自動化設備以固晶(Die Bonding)及固線(Wire Bonding)的方式生產時，在同一個模組封裝的裝置於晶片單元2之第一晶片21與第二晶片22係取自一片晶圓上相鄰之二個晶片進行串聯，其阻值及電氣特性最接近而一致性最高，並對於利用串聯累加耐電壓的特性應用而言，可靠性為最高，且可透過料件10將多個模組封裝的裝置連接在同一個連接片101上，使整體結構不散落，也可方便自動化生產，使每一組第一載板111與第二載板112間之節距保持相同，待完成絕緣保護外層3的塑封成型後，再由裁切模具來進行裁切形成個別的個體，進而達到提高生產效率與良率及成本更為低廉之效用。
然而，上述載晶板11之第一載板111與第二載板112正投影面積為接近一致，可使第一載板111對第一晶片21的散熱性能與第二載板112對第二晶片22的散熱性能趨向一致，以避免第一晶片21與第二晶片22工作時之溫度不一致，導致其電氣特性因溫度不同所產生之差異，並於每一組第一載板111與第二載板112相對內側處皆具有弧形之缺槽113，且絕緣保護外層3表面上開設有貫穿二缺槽1 13中之鎖固孔31，用於供緊固件(如螺絲)穿過鎖固孔31後將電晶體之串聯裝置固定於其他物體(如散熱器或電路板等)上。
在本實施例中，晶片單元2之第一晶片21與第二晶片22係相互串聯，並由第一晶片21之第二電極212與第二晶片22之第二電極222分別電性連接至電極引腳組12單獨設置之第二引腳122與第三引腳123，以控制二個絕緣柵雙極性電晶體上之柵極G1、G2同時開關，便可倍增工作電壓之耐壓值，例如採用二個第一晶片21與第二晶片22耐壓值都為1700V之絕緣柵雙極性電晶體，並於串聯後之耐壓值可達到3400V，藉此可突破現有單個封裝絕緣柵雙極性電晶體晶片耐壓值的極限，以應用於更高工作電壓的電源電路中，由於電源電路在相同功率下，提高電壓值後，即可降低電流值，因此本創作串聯有二個絕緣柵雙極性電晶體之集成化設計，可減少終端產品使用半導體元器件的電流規格，並提升終端產品的功率密度，且因電流更小表示使用的半導體元器件體積也更小，所以更能有效降低成本。
請搭配參閱第五、六圖所示，係分別為本創作另一較佳實施例之結構示意圖及串聯二個絕緣柵雙極性電晶體同時並聯續流二極體之等效電路圖，由圖中可清楚看出，在本實施例中之晶片單元2更包含有分別為續流二極體(Flyback Diode)晶片之第三晶片23及第四晶片24，該續流二極體(或稱為飛輪二極體)一般係採用快恢復二極體或蕭特基二極體等，並於第三晶片23與第四晶片24的背面係分別具有作為二極體的陰極K之第一電極231、241，而正面則分別具有作為二極體的陽極A之第二電極232、242，且第三晶片23與第四 晶片24係通過相同的第一電極231、241分別與第一載板111、第二載板112相連接，便可將第三晶片23之第二電極232通過引線233電性連接至第二載板112，並通過第二載板112與第二晶片22之第一電極211形成電性連接，第四晶片24之第二電極242通過引線243電性連接至電極引腳組12之第四引腳124，使二個串聯之絕緣柵雙極性電晶體二端電極同時並聯有續流二極體。
當應用的電源電路用以控制電感性負載(如繼電器或電感線圈等)之第一晶片21與第二晶片22為由導通變為截止時，其電感性負載二端產生之反向電動勢或突波電壓可高達1000V以上，很容易擊穿三極性電晶體(如絕緣柵雙極性電晶體或金屬氧化物半導體場效電晶體)或其他電路元件，因此，便可藉由第一晶片21與第二晶片22同時並聯有續流二極體之第三晶片23與第四晶片24，以電流形式消耗或釋放反向電動勢或突波電壓起到平滑電流的作用，從而防止突波電壓的發生，並保護三極性電晶體或其他電路元件的安全。
請同時參閱第七、八、九、十圖所示，係分別為本創作再一較佳實施例之結構示意圖、串聯二個金屬氧化物半導體場效電晶體之等效電路圖、又一較佳實施例之結構示意圖及串聯二個金屬氧化物半導體場效電晶體同時並聯續流二極體之等效電路圖，由圖中可清楚看出，本創作還提供一種電晶體之串聯裝置，係包括前述任一實施例中所述之引線框架1、晶片單元2及絕緣保護外層3，其與第一圖之晶片單元2差異之處在於本實施例中之第一晶片21與第二晶片22係分別為金屬氧化物半導體場效電晶體(MOSFET)晶片，並於第一晶片21與第二晶片22的 正面分別包含作為電晶體的漏極D之第一電極211、221，電晶體的閘極G3、G4之第二電極212、222，以及電晶體的源極S之第三電極213、223，且第一晶片21與第二晶片22的背面係設置於載晶板11上但不連接，而第一晶片21之第一電極211係通過引線214電性連接至第一載板111，並由第二電極212、第三電極213係通過引線214分別電性連接至電極引腳組12之第二引腳122與第二晶片22之第一電極221，且第二晶片22之第一電極221係通過引線224電性連接至第二載板112，並由第二電極222、第三電極223係通過引線224分別電性連接至電極引腳組12之第三引腳123與第四引腳124。
在本實施例中，由於第一晶片21之第三電極213係通過引線214、第二晶片22之第一電極221、引線224與載晶板11之第二載板112形成電性連接，所以第二載板112延伸出之第五引腳125可作為電晶體的測試極T，並將電極引腳組12之第一引腳121、第二引腳122與第五引腳125作為第一組的測試腳位，第三引腳123、第四引腳124與第五引腳125作為第二組的測試腳位，便可各別測試每一個串聯的第一晶片21與第二晶片22的阻值及電氣特性，以及工作時實際的電壓分佈狀況等，使產品的可靠性極佳。
在本實施例中，晶片單元2之第一晶片21與第二晶片22係相互串聯，並由第一晶片21之第二電極212與第二晶片22之第二電極222分別電性連接至電極引腳組12單獨設置之第二引腳122與第三引腳123，以控制二個金屬氧化物半導體場效電晶體上之閘極G 3、G4同時開關，便可倍增工作電壓之耐壓值，突破現有封裝成單個的金屬氧化物半導體場效電晶體晶片耐壓值的極限，以應用於更高工作電壓的電源電路中，但於實際應用時，並不以此為限，該第一晶片21與第二晶片22亦可為串聯的二個雙極性接面電晶體(BJT)、接面場效電晶體(JEFT)或其他三極性電晶體，由於電源電路在相同功率下，提高電壓值後，即可降低電流值，因此本創作串聯二個三極性電晶體之集成化結構設計，可減少終端產品使用半導體元器件的電流規格，並提升終端產品的功率密度，且體積更小，更能有效降低成本。
如第九、十圖所示，在本實施例中之晶片單元2更包含有前述任一實施例中所述分別為續流二極體晶片之第三晶片23及第四晶片24，該續流二極體(或稱為飛輪二極體)一般係採用快恢復二極體或蕭特基二極體等，並於第三晶片23與第四晶片24的背面係分別具有作為二極體的陰極K之第一電極231、241，而正面則分別具有作為二極體的陽極A之第二電極232、242，且第三晶片23與第四晶片24係通過相同的第一電極231、241分別與第一載板111、第二載板112相連接，便可將第三晶片23之第二電極232通過引線233電性連接至第二載板112，並通過第二載板112與第二晶片22之第一電極211形成電性連接，第四晶片24之第二電極242通過引線243電性連接至電極引腳組12之第四引腳124，使二個串聯之金屬氧化物半導體場效電晶體二端電極同時並聯有續流二極體。
當應用的電源電路控制電感性負載之第一晶片21與第二晶片22為由導通變為截止時，其電感性負載二端產生之反向電動勢或突 波電壓等，可利用第一晶片21與第二晶片22分別並聯有續流二極體之第三晶片23與第四晶片24，並通過續流二極體以電流的形式消耗或釋放反向電動勢或突波電壓，起到平滑電流的作用，從而可有效防止突波電壓的發生，保護三極性電晶體或其他電路元件的安全。
是以，本創作為主要針對引線框架1包含載晶板11及電極引腳組12，並於載晶板11上設置有晶片單元2，使其第一晶片21及第二晶片22之第一電極211、221分別與第一載板111及第二載板112相連接，且電極引腳組12包含第一引腳121係電性連接至第一載板111上，而第一晶片21與第二晶片22之第二電極212、222係分別電性連接至電極引腳組12之第二引腳122與第三引腳123，第一晶片21之第三電極213係電性連接至第二載板112或第二晶片22之第一電極221，第二晶片22之第三電極223係電性連接至電極引腳組12之第四引腳124，便可藉由串聯二個三極性電晶體之集成化結構設計來增加反向耐壓，進而達到自動化生產、良率高、低成本及可提高產品一致性與可靠性之效用。
上述詳細說明為針對本創作一種較佳之可行實施例說明而已，惟該實施例並非用以限定本創作之申請專利範圍，凡其他未脫離本創作所揭示之技藝精神下所完成之均等變化與修飾變更，均應包含於本創作所涵蓋之專利範圍中。
綜上所述，本創作上述之電晶體之串聯裝置使用時為確實能達到其功效及目的，故本創作誠為一實用性優異之創作，實符合新型專利之申請要件，爰依法提出申請，盼 審委早日賜准本案，以保障新型創 作人之辛苦創作，倘若 鈞局有任何稽疑，請不吝來函指示，新型創作人定當竭力配合，實感德便。

Claims (16)

  1. 一種電晶體之串聯裝置，包括：引線框架，包含導體材質之載晶板及電極引腳組，並於載晶板包含第一載板及與第一載板隔離之第二載板，而電極引腳組包含第一引腳、單獨設置之第二引腳、第三引腳及第四引腳，第一引腳係電性連接至第一載板；晶片單元，包含第一晶片及第二晶片，並於第一晶片與第二晶片的背面分別包含作為電晶體的集電極之第一電極，而第一晶片與第二晶片的正面則分別包含作為電晶體的柵極之第二電極，以及電晶體的發射極之第三電極，且第一晶片與第二晶片係設置於載晶板上並通過第一電極分別與第一載板、第二載板相連接，而第一晶片之第二電極與第二晶片之第二電極係分別電性連接至第二引腳與第三引腳，第一晶片之第三電極係電性連接至第二載板，且第二晶片之第三電極係電性連接至第四引腳；及絕緣保護外層，係設置在引線框架上並覆蓋晶片單元，且電極引腳組係外露於絕緣保護外層。
  2. 如申請專利範圍第1項所述之電晶體之串聯裝置，其中該晶片單元之第一晶片與第二晶片係絕緣柵雙極性電晶體晶片，第一晶片之第二電極與第二晶片之第二電極係通過引線分別電性連接至電極引腳組之第二引腳與第三引腳，第一晶片包含的二個第三電極係通過引線分別電性連接至第二載板，第二晶片包含的二個第三電極係通過引線分別電性連接至第四引腳。
  3. 如申請專利範圍第2項所述之電晶體之串聯裝置，其中該電極引腳組還包含有第二載板上直接延伸或電性連接之第五引腳，係作為電晶體的測試極，而第一引腳、第二引腳搭配第五引腳係作為第一組的第一晶片測試腳位，且第三引腳、第四引腳搭配第五引腳係作為第二組的第二晶片測試腳位。
  4. 如申請專利範圍第1項所述之電晶體之串聯裝置，其中該晶片單元更包含有分別為續流二極體晶片之第三晶片及第四晶片，並於第三晶片與第四晶片的背面分別具有作為二極體的陰極之第一電極，而正面則分別具有作為二極體的陽極之第二電極，且第三晶片之第一電極與第四晶片之第一電極分別與第一載板、第二載板相連接，第三晶片之第二電極係通過引線電性連接至第二載板，第四晶片之第二電極係通過引線電性連接至電極引腳組之第四引腳，以供第一晶片與第二晶片分別並聯有第三晶片與第四晶片。
  5. 如申請專利範圍第4項所述之電晶體之串聯裝置，其中該晶片單元之第三晶片與第四晶片係採用快恢復二極體或蕭特基二極體作為續流二極體。
  6. 如申請專利範圍第1項所述之電晶體之串聯裝置，其中該引線框架之第一載板與第二載板正投影面積接近一致。
  7. 如申請專利範圍第1項所述之電晶體之串聯裝置，其中該引線框架之電極引腳組處為具有料件橫向連接之連接片，用於將多個引線框架連接在連接片上，並以自動化固晶及固線方式生產，且絕緣保護外層塑封成型後，再由裁切模具裁切成個別的個體。
  8. 如申請專利範圍第7項所述之電晶體之串聯裝置，其中該晶片單元之第一晶片與第二晶片取自一片晶圓上相鄰之二個晶片。
  9. 一種電晶體之串聯裝置，包括：引線框架，包含導體材質之載晶板及電極引腳組，並於載晶板包含第一載板及與第一載板隔離之第二載板，而電極引腳組包含第一引腳、單獨設置之第二引腳、第三引腳及第四引腳，第一引腳係電性連接至第一載板；晶片單元，包含第一晶片及第二晶片，並於第一晶片與第二晶片的正面分別包含作為電晶體的漏極之第一電極、電晶體的閘極之第二電極及電晶體的源極之第三電極，且第一晶片與第二晶片的背面係分別設置於載晶板之第一載板、第二載板上，第一晶片之第一電極係電性連接至第一載板，並由第一晶片之第二電極、第三電極分別電性連接至第二引腳與第二晶片之第一電極，第二晶片之第一電極係電性連接至第二載板，並由第二晶片之第二電極、第三電極係分別電性連接至第三引腳與第四引腳；及絕緣保護外層，係設置在引線框架上並覆蓋晶片單元，且電極引腳組係外露於絕緣保護外層。
  10. 如申請專利範圍第9項所述之電晶體之串聯裝置，其中該晶片單元之第一晶片與第二晶片係金屬氧化物半導體場效電晶體晶片，而第一晶片之第一電極與第二晶片之第一電極係通過引線分別電性連接至載晶板之第一載板、第二載板上，並由第一晶片之第二電極、第三電極係通過引線分別電性連接至電極引腳組之第二引腳與第二晶 片之第一電極，且第二晶片之第二電極、第三電極係通過引線分別電性連接至第三引腳與第四引腳。
  11. 如申請專利範圍第10項所述之電晶體之串聯裝置，其中該電極引腳組還包含有第二載板上直接延伸或電性連接之第五引腳，係作為電晶體的測試極，而第一引腳、第二引腳搭配第五引腳係作為第一組的第一晶片測試腳位，且第三引腳、第四引腳搭配第五引腳係作為第二組的第二晶片測試腳位。
  12. 如申請專利範圍第9項所述之電晶體之串聯裝置，其中該晶片單元更包含有分別為續流二極體晶片之第三晶片及第四晶片，並於第三晶片與第四晶片的背面分別具有作為二極體的陰極之第一電極，而正面則分別具有作為二極體的陽極之第二電極，且第三晶片之第一電極與第四晶片之第一電極分別與第一載板、第二載板相連接，第三晶片之第二電極係通過引線電性連接至第二載板，第四晶片之第二電極係通過引線電性連接至電極引腳組之第四引腳，以供第一晶片與第二晶片分別並聯有第三晶片與第四晶片。
  13. 如申請專利範圍第12項所述之電晶體之串聯裝置，其中該晶片單元之第三晶片與第四晶片係採用快恢復二極體或蕭特基二極體作為續流二極體。
  14. 如申請專利範圍第9項所述之電晶體之串聯裝置，其中該引線框架之第一載板與第二載板正投影面積接近一致。
  15. 如申請專利範圍第9項所述之電晶體之串聯裝置，其中該引線框架之電極引腳組處為具有料件橫向連接之連接片，用於將多個引線框 架連接在連接片上，並以自動化固晶及固線方式生產，且絕緣保護外層塑封成型後，再由裁切模具裁切成個別的個體。
  16. 如申請專利範圍第15項所述之電晶體之串聯裝置，其中該晶片單元之第一晶片與第二晶片取自一片晶圓上相鄰之二個晶片。
TW106216924U 2017-11-14 2017-11-14 電晶體之串聯裝置 TWM558995U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW106216924U TWM558995U (zh) 2017-11-14 2017-11-14 電晶體之串聯裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106216924U TWM558995U (zh) 2017-11-14 2017-11-14 電晶體之串聯裝置

Publications (1)

Publication Number Publication Date
TWM558995U true TWM558995U (zh) 2018-04-21

Family

ID=62644353

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106216924U TWM558995U (zh) 2017-11-14 2017-11-14 電晶體之串聯裝置

Country Status (1)

Country Link
TW (1) TWM558995U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010577A (zh) * 2019-04-08 2019-07-12 深圳市鹏源电子有限公司 直插式功率器件、半导体组件、轮毂电机驱动器或汽车驱动器和新能源汽车

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010577A (zh) * 2019-04-08 2019-07-12 深圳市鹏源电子有限公司 直插式功率器件、半导体组件、轮毂电机驱动器或汽车驱动器和新能源汽车

Similar Documents

Publication Publication Date Title
US10784256B2 (en) Semiconductor device and method of manufacturing semiconductor device
US10483216B2 (en) Power module and fabrication method for the same
US20150364393A1 (en) Power module semiconductor device
US20160351505A1 (en) Power semiconductor module
US20140061673A1 (en) Semiconductor unit and semiconductor device using the same
US9589904B2 (en) Semiconductor device with bypass functionality and method thereof
Marcinkowski Dual-sided cooling of power semiconductor modules
US12224218B2 (en) Semiconductor packages with increased power handling
CN109075086B (zh) 半导体装置、功率模块及其制造方法
US10886202B2 (en) Semiconductor device
US20230253891A1 (en) Switching components
CN210837732U (zh) 氮化镓hemt的封装结构
US20190214333A1 (en) Serially-connected transistor device
JP7145190B2 (ja) チップパッケージング構造およびその製造方法
US20240243031A1 (en) Thermal Enhanced Power Semiconductor Package
US10529644B2 (en) Semiconductor device
TWM558995U (zh) 電晶體之串聯裝置
KR20120047763A (ko) 반도체장치
US20240243106A1 (en) Thermal Enhanced Power Semiconductor Package
TWI662683B (zh) 電晶體之串聯裝置
EP3018710B1 (en) Arrangement of semiconductor dies
US20200013705A1 (en) Power device package structure
CN110911388A (zh) 半导体装置
Narazaki et al. Direct beam lead bonding for trench MOSFET & CSTBT
JP5648095B2 (ja) 半導体装置