TWM449299U - 網路訊號處理電路之改良 - Google Patents

Description

網路訊號處理電路之改良

本創作係提供一種網路訊號處理電路之改良，尤指利用電感組以提高電壓差之處理電路，網路連接器與訊號耦合電容間的電路通道設置電感組，且電感組接收訊號耦合電容提供之電源後，因電感特性而產生反電動勢，且可保持傳輸訊號完整、不失真，並降低功率損耗。

按，現今電腦科技的快速發展，而桌上型電腦或筆記型電腦已普遍的存在於社會上之各個角落，其電腦發展趨勢亦朝運算功能強、速度快及體積小之方向邁進，由於網路通訊技術也正在迅速蓬勃發展中，並將人們生活、學習、工作與休閒帶入另一有別以往的嶄新境界，使人與人之間即可透過網路通訊相互傳輸所需即時資訊、廣告宣傳或往來郵件等，同時藉由網路搜尋各種資訊、即時通訊或線上遊戲等，讓人們與網路之間關係更為熱絡且密不可分。

但網路的部分為有使用電纜連接及無線傳輸等二種方式來傳輸資料，電纜連接技術便需裝設有網路連接器，隨著網路的運用越來越廣，網路上傳輸的資料容量也越來越大，網路廠商為了滿足使用者的需求便一直拉高網路傳輸的速度，從10Mbps到100Mbps或1Gbps，甚至現在所推出的光纖網路傳輸速度可達到10Gbps以上，然而 ，在網路傳輸速度為10Mbps時，其編碼方式是用曼徹斯特(Manchester code)編碼法，因為電纜上的訊號波形是呈對稱狀的(請參閱第七圖所示)，所以在訊號失真或接收資料錯誤時，便可利用對稱特性進行訊號補償，所以便可得到完整且正確的訊號資料；而在網路傳輸速度為100Mbps時，其編碼方式是用三種電位水平的編碼法(3-levelternary code)，將位元串切成每八個位元一組，每一組則轉換為具有6個符號的字碼，讓所需的時序率由33.3MHz減少為25MHz，所以就不會超過雙絞線所能容忍的30MHz極限。

然而，在網路傳輸速度為1Gbps是利用時序率為125MHz，其編碼方式是使用五電平4D-PAM5編碼，每個電平表示一個符號，每個符號代表2位元資訊，藉此將訊號壓縮加大以加快傳輸速度，但其訊號波形不是對稱狀(請參閱第八圖所示)，為了讓網路訊號(負電壓部份)不會被切除而失真或失效，所以要加上偏壓讓訊號位於正電壓區域才可以順利傳遞。

是以，傳統網路連接器為具有變壓器模組，請參閱第九圖所示，一般廠商的作法是將變壓線圈B與濾波線圈C裝設於電路板A上，且變壓線圈B及濾波線圈C係於線芯D上繞設有導線D1，導線D1末端之接頭為焊接於電路板A之接點，由於線圈需以手工纏繞導致生產效率低下，更無法自動 化生產，線圈也容易斷裂而讓成本提高，且纏繞之緊密、距離、圈數等差異也會影響效果，而導致產品品質良莠不齊。

再者，本案申請人曾於民國101年4月27日，以『網路訊號處理電路』向 鈞局提呈新型專利申請，申請案號第101207955號，並領證公告於民國101年9月1日之專利公報，證書號數第M436860號，請參閱第十圖所示，其係於訊號處理電路E二端分別電性導通於網路連接器E1及網路晶片E2之間、設有複數電路通道E3，而於一組或一組以上之電路通道E3上，分別電性連接有訊號耦合電容E4、再電性連設有呈串聯之電感組E5，且電感組E5係電性連接偏壓供應端E51、穩壓電容E52及接地端E53，以透過偏壓供應端E51提供的直流電壓準位，可通過電感組E5提供至電路通道E3，則因偏壓之電壓準位而使電路通道E3中傳輸的訊號位於正電壓範圍中、不會位於負電壓範圍而被切除產生失真，進而達到訊號完整傳送及接收之目的；但因偏壓供應端E51供應電源至電感組E5後，電感組E5又具有對直流電壓呈短路狀態，對交流之高頻訊號呈開路狀態之特性，且因電感組E5連接偏壓供應端E51，並由偏壓供應端E51提供電流流經電感組E5，導致電感組E5因材料特性而降低電感感值，所以偏壓便可順利經過電感組E5，且電感組E5二端的高頻網路訊號則會受到阻隔而無法通過，所以電壓訊號便只會在電路 通道E3中傳輸，進而避免電壓訊號被分流接地而減弱，並利用穩壓電容E52、接地端E53平衡電路通道E3的電壓值，但也造成偏壓供應端E51所供應的電源被接地，即產生功率的嚴重損耗。

是以，如何解決習用變壓線圈之問題與缺失，即為從事此行業之相關廠商所亟欲研究改善之方向所在者。

故，創作人有鑑於上述之問題與缺失，乃蒐集相關資料，經由多方評估及考量，並以從事於此行業累積之多年經驗，經由不斷試作及修改，始設計出此種可提高電壓差、保持訊號完整、不失真、並降低功率損耗之網路訊號處理電路之改良的創作專利誕生者。

本創作之主要目的乃在於該處理電路係分別電性連接網路晶片、網路連接器，而處理電路為於網路晶片與網路連接器之間設有複數電路通道，並於一組或一組以上之電路通道上，係分別電性連設有訊號耦合電容，且於網路晶片內建有供電電路可提供電源予訊號耦合電容，進行濾除直流電、保留交流電之處理後，即供應交流電至電感組，則網路連接器與訊號耦合電容間的一組或一組以上之電路通道上，係利用並聯方式電性連設有電感組，而電感組接收訊號耦合電容供應之交流電後，因電感特性會產生反電動勢，達到提高電壓差、保持訊號完整、不失真之目的，且可降低功率損耗。

本創作之次要目的乃在於該訊號處理電路於網路晶片、訊號耦合電容之間一組或一組以上電路通道上，可再分別電性連設有一組或一組以上呈串聯之電阻單元，且各電阻單元係電性連接於呈串聯之穩壓電容及接地端。

為達成上述目的及功效，本創作所採用之技術手段及其構造，茲繪圖就本創作之較佳實施例詳加說明其特徵與功能如下，俾利完全瞭解。

請參閱第一、二、三、四圖所示，係為本創作處理電路之簡易電路圖、較佳實施例處理電路之簡易電路圖、再一實施例處理電路之簡易電路圖、訊號波形圖，由圖中所示可清楚看出該網路訊號處理電路，係包括網路晶片1、網路連接器2、電性連接於網路晶片1與網路連接器2之間的處理電路3，其中：該網路晶片1係具有供傳輸電子/電壓訊號之接腳組11，而網路連接器2係具有供傳輸電子/電壓訊號之端子組21，再於接腳組11與端子組21之間電性連接處理電路3，且處理電路3為包括一組或一組以上之電路通道31，則各電路通道31上係分別電性連設有訊號耦合電容32，並於網路連接器2與訊號耦合電容32間、一組或一組以上之電路通道31間上，係以並聯電性連接一組或一組以上之電感組33，則各電感組33係包括二個或二個以上呈串聯 之電感331。

上述之網路晶片1，係內建有供電電路，即可透過供電電路供應電源至訊號耦合電容32，經由訊號耦合電容32進行率除直流電、保留交流電之處理後，將交流電源供應至電感組33，而電感組33係包括呈串聯之二電感331，且以並聯方式，電性連接於訊號耦合電容32與網路連接器2之間，則電感組33在接收訊號耦合電容32供應之交流電後，因電感特性會產生反電動勢、以提高電壓差，即可透過電路通道31將電源供應至網路連接器2的端子組21，則電路通道31中網路晶片1、網路連接器2間所傳輸的電流訊號，便可保持傳輸訊號的完整性、不失真，亦可降低功率損耗，以達到穩定供應電源至網路連接器2之目的。

且因處理電路3之各電路通道31間，未透過偏壓供應端提供電源，則無電流流經電感組33之各電感331，則各電感331不會受到材料特性的影響，不會降低各電感331感質，更可以達到各電路通道31間，訊號傳輸的穩定性。

而網路晶片1之接腳組11、網路連接器2之端子組21間電性連接處理電路3，可再於一組或一組以上之電路通道31間，係以並聯電性連接一組或一組以上之電阻單元34，各電阻單元34係包括二個或二個以上呈串聯之電阻341，且各電阻單元34串聯之電阻341間，係分別電性 連接穩壓電容342、接地端343。

則處理電路3於一組或一組以上電路通道31間，為並聯電阻單元34，且電阻單元34為僅作阻抗匹配之用；而電阻單元34係電性連接穩壓電容342，為用以進行濾除雜訊或突波，保持複數電路通道31間傳輸訊號的穩定性。

另，該處理電路3為利用各電路通道31的一端，電性連接於網路晶片1之接腳組11的各接腳111(各接腳111可分別為MD0+、MD0-、MD1+、MD1+、MD2+、MD2-、MD3+及MX3-，僅是作為各接腳111區分之編號，各編號仍可視實際設計需求變換，非因此即侷限本創作之專利範圍)；且處理電路3為利用各電路通道31的另一端，即電性連接於網路連接器2之端子組21的各端子腳211(各端子腳211可分別為MX0+、MX0-、MX1+、MX1-、MX2+、MX2-、MX3+及MD3-，僅作為各端子腳211區分之編號，各編號可視實際設計需求變換，非因此即侷限本創作之專利範圍)。

另，電阻單元34，以串聯之電阻341，經由穩壓電容342連接至接地端343，由於穩壓電容342所連接之電阻341，在生產製造上可能會有些微的偏差，而導致二邊的MD+、MD-之電壓值不同，所以要分別藉由穩壓電容342以平衡二邊的MD+、MD-之電壓值、並形成 對稱，此外，在實際使用上因為中心電壓的準位會一直上、下位移，所以會產生訊號失真的問題，但本創作利用穩壓電容342來自動調整以移至正確準位，便可讓訊號接收後可確實的還原成原本的訊號。

再者，請參閱第五、六圖所示，係為本創作較佳實施例之方塊圖、另一實施例之方塊圖，由圖中所示可清楚看出本創作之處理電路3，可直接設置於具有網路晶片1之電路板12上，再利用電路板12上之處理電路3與網路連接器2之端子組21電性連接；且處理電路3亦可設置於網路連接器2內部之電路板22，至於網路晶片1則可設置於外部預設電路板上，再將網路連接器2內部電路板22上處理電路3，電性連接於網路晶片1固設之外部預設電路板；並由電路板12提供網路晶片1之供電電路所需之電源，且電路板12係可設置有供電源(如：乾電池、充電電池、鋰電池或鈕釦型電池等，或透過電源線電性接於外部市電之電源等，以供應電路板12所需電源)，然而有關網路晶片1、網路連接器2及之配置係為習知之技術，且細部構成非本案創作要點，茲不予贅述。

上述本創作之網路訊號處理電路於實際使用時，為可具有下列各項優點，如：

(一)該處理電路3設有複數電路通道31，並分別電性連接網路晶片1、網路連接器2及訊號耦合電容32， 而訊號耦合電容32與網路連接器21間、於一個或一個以上之電路通道31上，再並聯有電感組33，即透過網路晶片1內建之供電電路，供電予訊號耦合電容32，經處理後以交流電供應至電感組33，使電感組33因電感特性而產生反電動勢、提高電壓差，降低功率損耗，達到穩定供電之目的。

(二)該電感組33係包括呈串聯的電感331，在接收電源後產生反電動勢，以供電至網路連接器2，以保持各電路通道31間傳輸之訊號的完整性、不失真。

故，本創作為主要針對網路訊號處理電路，而可於處理電路3設有複數電路通道31，且一個或一個以上之電路通道31分別電性連設有訊號耦合電容32，處理電路3之複數電路通道31二端分別電性連接於網路晶片1、網路連接器2，且一組或一組以上電路通道31係電性連接電感組33，則由網路晶片1內建供電電路，供電予訊號耦合電容32，經訊號耦合電容32處理以濾除直流電、保留交流電，再供予電感組33，俾可供電感組33受電後，因電感特性而產生反電動勢、以提高電壓差、降低功率損耗為主要保護重點，且電感組33再將電源供應至網路連接器2，以保持電路通道31間傳輸訊號穩定、完整、不失真，惟，以上所述僅為本創作之較佳實施例而已，非因此即侷限本創作之專利範圍，故舉凡運用本創作說明書及圖式內容所為之簡易修 飾及等效結構變化，均應同理包含於本創作之專利範圍內，合予陳明。

綜上所述，本創作上述網路訊號處理電路之改良於使用時，為確實能達到其功效及目的，故本創作誠為一實用性優異之創作，為符合新型專利之申請要件，爰依法提出申請，盼 審委早日賜准本案，以保障創作人之辛苦創作，倘若 鈞局審委有任何稽疑，請不吝來函指示，創作人定當竭力配合，實感德便。

1‧‧‧網路晶片

11‧‧‧接腳組

12‧‧‧電路板

111‧‧‧接腳

2‧‧‧網路連接器

21‧‧‧端子組

22‧‧‧電路板

211‧‧‧端子腳

3‧‧‧處理電路

31‧‧‧電路通道

32‧‧‧訊號耦合電容

33‧‧‧電感組

331‧‧‧電感

34‧‧‧電阻單元

341‧‧‧電阻

342‧‧‧穩壓電容

343‧‧‧接地端

A‧‧‧電路板

B‧‧‧變壓線圈

C‧‧‧濾波線圈

D‧‧‧線芯

D1‧‧‧導線

E‧‧‧訊號處理電路

E1‧‧‧網路連接器

E2‧‧‧網路晶片

E3‧‧‧電路通道

E4‧‧‧訊號耦合電容

E5‧‧‧電感組

E51‧‧‧偏壓供應端

E52‧‧‧穩壓電容

E53‧‧‧接地端

第一圖 係為本創作處理電路之簡易電路圖。

第二圖 係為本創作較佳實施例處理電路之簡易電路圖。

第三圖 係為本創作再一實施例處理電路之簡易電路圖。

第四圖 係為本創作之訊號波形圖。

第五圖 係為本創作較佳實施例之方塊圖。

第六圖 係為本創作另一實施例之方塊圖。

第七圖 係為習用傳輸速率10Mbps之訊號波形圖。

第八圖 係為習用傳輸速率1Gbps之訊號波形圖。

第九圖 係為習用之立體外觀圖。

第十圖 係為另一習用前案之簡易電路圖。

1‧‧‧網路晶片

11‧‧‧接腳組

111‧‧‧接腳

2‧‧‧網路連接器

21‧‧‧端子組

211‧‧‧端子腳

3‧‧‧處理電路

31‧‧‧電路通道

32‧‧‧訊號耦合電容

33‧‧‧電感組

331‧‧‧電感

Claims (6)

1. 一種網路訊號處理電路之改良，其係包括網路晶片、處理電路及傳輸網路訊號之網路連接器，而網路晶片為利用處理電路電性連接於網路連接器，則處理電路為於網路晶片與網路連接器之間設有複數電路通道，並於一組或一組以上之電路通道上，係分別電性連設有訊號耦合電容，其改良在於：該網路晶片係內建有提供訊號耦合電容電源之供電電路，且網路連接器與訊號耦合電容間的一組或一組以上之電路通道上，係利用並聯方式電性連設有接收訊號耦合電容處理後電源產生反電動勢之電感組。
2. 如申請專利範圍第1項所述網路訊號處理電路之改良，其中該網路連接器與訊號耦合電容間的一組或一組以上之電路通道上，以並聯方式電性連接之電感組，係包括二個呈串聯之電感。
3. 如申請專利範圍第1項所述網路訊號處理電路之改良，其中該處理電路係設置於具網路晶片之電路板上，再利用電路板上處理電路另端分別電性連接於網路連接器，並透過電路板供應網路晶片內建供電電路所需之電源。
4. 如申請專利範圍第1項所述網路訊號處理電路之改良，其中該網路連接器與訊號耦合電容間的電路通道上並聯之電感組，係接收訊號耦合電容處理後之電源，而由電感組產生反電動勢以提高電壓差。
5. 如申請專利範圍第1項所述網路訊號處理電路之改良，其中該網路晶片與訊號耦合電容間，一組或一組以上之電路通道上，係分別以並聯電性連設有一組或一組以上之電阻單元，且各電阻單元係包括二個或二個以上呈串聯之電阻，而串聯之電阻間為電性連接穩壓電容及接地端。
6. 如申請專利範圍第1項所述網路訊號處理電路之改良，其中該訊號耦合電容係於接收網路晶片提供之電源，並進行濾除直流電源、保留交流電源之處理後，以供應交流電至電感組。