TWI897482B - 邏輯晶片、記憶晶片、晶片堆疊結構和記憶體 - Google Patents

邏輯晶片、記憶晶片、晶片堆疊結構和記憶體

Info

Publication number
TWI897482B
TWI897482B TW113122538A TW113122538A TWI897482B TW I897482 B TWI897482 B TW I897482B TW 113122538 A TW113122538 A TW 113122538A TW 113122538 A TW113122538 A TW 113122538A TW I897482 B TWI897482 B TW I897482B
Authority
TW
Taiwan
Prior art keywords
conductive via
memory chip
repair unit
signal
conductive
Prior art date
Application number
TW113122538A
Other languages
English (en)
Other versions
TW202522746A (zh
Inventor
張家瑞
Original Assignee
大陸商長鑫科技集團股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長鑫科技集團股份有限公司 filed Critical 大陸商長鑫科技集團股份有限公司
Publication of TW202522746A publication Critical patent/TW202522746A/zh
Application granted granted Critical
Publication of TWI897482B publication Critical patent/TWI897482B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/702—Masking faults in memories by using spares or by reconfiguring by replacing auxiliary circuits, e.g. spare voltage generators, decoders or sense amplifiers, to be used instead of defective ones
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/81—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a hierarchical redundancy scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/848—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by adjacent switching
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/42—Vias, e.g. via plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/435—Cross-sectional shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00—Direct bonding of chips, wafers or substrates
    • H10W80/301—Bonding techniques, e.g. hybrid bonding
    • H10W80/312—Bonding techniques, e.g. hybrid bonding characterised by the direct bonding of electrically conductive pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00—Direct bonding of chips, wafers or substrates
    • H10W80/301—Bonding techniques, e.g. hybrid bonding
    • H10W80/327—Bonding techniques, e.g. hybrid bonding characterised by the direct bonding of insulating parts, e.g. of silicon oxide layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/297—Configurations of stacked chips characterised by the through-semiconductor vias [TSVs] in the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/791—Package configurations characterised by the relative positions of pads or connectors relative to package parts of direct-bonded pads
    • H10W90/792—Package configurations characterised by the relative positions of pads or connectors relative to package parts of direct-bonded pads between multiple chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公開提供了一種邏輯晶片、記憶晶片、晶片堆疊結構和記憶體，邏輯晶片具有多個通道訊號區域，其中的導電通孔被劃分為多個修復單元組，每一修復單元組中包括4個修復單元，第一修復單元和第二修復單元沿第一軸線對稱，第三修復單元和第四修復單元沿第一軸線對稱，第一修復單元和第四修復單元沿第二軸線對稱。

Description

邏輯晶片、記憶晶片、晶片堆疊結構和記憶體
本公開涉及半導體技術領域，尤其涉及一種邏輯晶片、記憶晶片、晶片堆疊結構和記憶體。
隨著積體電路技術的發展，半導體器件的生產工藝取得了顯著進步。但是最近幾年，二維半導體技術的發展遇到了各種挑戰：物理極限、現有顯影技術極限以及儲存電子密度極限等。在此背景下，為解決二維半導體器件遇到的困難以及追求更低的單位記憶單元的生產成本，可以利用鍵合工藝(例如：混合鍵合(Hybrid bonding)、凸塊接合(Bumping)、引線接合)將多個晶片堆疊以形成三維半導體器件。然而，對於三維半導體器件，不同晶片之間的連接結構仍然存在寄生電容大、寄生電阻大等問題，影響訊號傳輸品質。
本公開實施例提供了一種邏輯晶片、記憶晶片、晶片堆疊結構和記憶體。
第一方面，本公開實施例提供了一種邏輯晶片，所述邏輯晶片包括沿第一方向依次排列的m個通道訊號區域，所述邏輯晶片具有沿第二方向延伸的且穿過所述邏輯晶片的中心的晶片軸線，m個所述通道訊號區域關於所述晶片 軸線對稱；m為正整數；每一所述通道訊號區域具有第一軸線和第二軸線，所述第一軸線沿所述第一方向或者所述第二方向延伸，所述第二軸線和所述第一軸線互相垂直且相交於所屬通道訊號區域的中心；每一所述通道訊號區域沿第三方向被多個導電通孔貫穿，所述第一方向、所述第二方向和所述第三方向兩兩垂直，所述第一方向和所述第二方向平行於所述邏輯晶片的頂表面，所述第三方向垂直於所述邏輯晶片的頂表面；對於每一所述通道訊號區域，其中的多個導電通孔被劃分為多個修復單元組；每一所述修復單元組均包括第一修復單元、第二修復單元、第三修復單元和第四修復單元；所述第一修復單元和所述第二修復單元沿所屬通道訊號區域的第一軸線對稱，所述第三修復單元和所述第四修復單元沿所屬通道訊號區域的第一軸線對稱，所述第一修復單元和所述第四修復單元沿所屬通道訊號區域的第二軸線對稱；每一所述修復單元均包括至少一個冗餘導電通孔和至少一個正常導電通孔，在任一所述正常導電通孔損壞時，所述正常導電通孔所傳輸的有效訊號沿預設切換方向切換至同一所述修復單元中的下一導電通孔；任一所述修復單元中的任一導電通孔在用於傳輸有效訊號時電連接至所述邏輯晶片的內部電路；所述第一修復單元中的正常導電通孔和所述第二修復單元中的正常導電通孔一一對應且沿所屬通道訊號區域的第一軸線對稱，所述第三修復單元中的正常導電通孔和所述第四修復單元中的正常導電通孔一一對應且沿所屬通道訊號區域的第一軸線對稱，所述第一修復單元中的正常導電通孔和所述第四修復單元中的正常導電通孔一一對應且沿所屬通道訊號區域的第二軸線對稱。
在一些實施例中，對於每一所述修復單元組，所述第一修復單元中導電通孔的預設切換方向和所述第二修復單元中導電通孔的預設切換方向沿 所屬通道訊號區域的第一軸線對稱；所述第三修復單元中導電通孔的預設切換方向和所述第四修復單元中導電通孔的預設切換方向沿所屬通道訊號區域的第一軸線對稱；所述第一修復單元中導電通孔的預設切換方向和所述第四修復單元中導電通孔的預設切換方向沿所屬通道訊號區域的第二軸線對稱；所述第二修復單元中導電通孔的預設切換方向和所述第三修復單元中導電通孔的預設切換方向沿所屬通道訊號區域的第二軸線對稱。
在一些實施例中，每一所述通道訊號區域被劃分2×2個訊號區，每一所述訊號區的導電通孔被劃分為分佈位置相同的n個導電通孔組，n為正整數；在同一所述通道訊號區域中，第一訊號區中的導電通孔組和第二訊號區中的導電通孔組一一對應且沿所屬通道訊號區域的第一軸線對稱，第三訊號區中的導電通孔組和第四訊號區中的導電通孔組一一對應且沿所屬通道訊號區域的第一軸線對稱，所述第一訊號區中的導電通孔組和所述第四訊號區中的導電通孔組一一對應且沿所屬通道訊號區域的第二軸線對稱；每一所述導電通孔組均包括第一導電通孔、第二導電通孔、第三導電通孔和第四導電通孔；在同一所述通道訊號區域中，所述第一訊號區中一個導電通孔組中的第一導電通孔、所述第二訊號區中對應的導電通孔組中的第二導電通孔、所述第三訊號區中對應的導電通孔組中的第三導電通孔、所述第四訊號區中對應的導電通孔組中的第四導電通孔所構成的整體，其沿所述第一軸線對稱且沿所述第二軸線對稱；在同一所述通道訊號區域中，所述第一訊號區中一個導電通孔組中的第二導電通孔、所述第二訊號區中對應的導電通孔組中的第一導電通孔、所述第三訊號區中對應的導電通孔組中的第四導電通孔、所述第四訊號區中對應的導電通孔組中的第三導電通孔所構成的整體，其沿所述第一軸線對稱且沿所述第二軸線對 稱；在同一所述通道訊號區域中，所述第一訊號區中一個導電通孔組中的第三導電通孔、所述第二訊號區中對應的導電通孔組中的第四導電通孔、所述第三訊號區中對應的導電通孔組中的第一導電通孔、所述第四訊號區中對應的導電通孔組中的第二導電通孔所構成的整體，其沿所述第一軸線對稱且沿所述第二軸線對稱；在同一所述通道訊號區域中，所述第一訊號區中一個導電通孔組中的第四導電通孔、所述第二訊號區中對應的導電通孔組中的第三導電通孔、所述第三訊號區中對應的導電通孔組中的第二導電通孔、所述第四訊號區中對應的導電通孔組中的第一導電通孔所構成的整體，其沿所述第一軸線對稱且沿所述第二軸線對稱。
在一些實施例中，將每一所述訊號區中的B個導電通孔組稱為1個導電通孔組合，所有訊號區中對應的導電通孔組合中的導電通孔組b所構成的整體，其沿所述第一軸線對稱且沿所述第二軸線對稱，B為小於等於n的正整數，b為小於B的自然數；同一所述通道訊號區域中每一所述訊號區中對應的1個導電通孔組合共構成4個所述修復單元組：對於第1個所述修復單元組，其中的所述第一修復單元包括：所述第一訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第一導電通孔；其中的所述第二修復單元包括：所述第二訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第二導電通孔；其中的所述第三修復單元包括：所述第三訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第三導電通孔；其中的所述第四修復單元包括：所述第四訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第四導電通孔；對於第2個所述修復單元組，其中的所述第一修復單元包括：所述第二訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第一導電通孔；其中的所述第二修復單 元包括：所述第一訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第二導電通孔；其中的所述第三修復單元包括：所述第四訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第三導電通孔；其中的所述第四修復單元包括：所述第三訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第四導電通孔；對於第3個所述修復單元組，其中的所述第一修復單元包括：所述第三訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第一導電通孔；其中的所述第二修復單元包括：所述第四訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第二導電通孔；其中的所述第三修復單元包括：所述第一訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第三導電通孔；其中的所述第四修復單元包括：所述第二訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第四導電通孔；對於第4個所述修復單元組，其中的所述第一修復單元包括：所述第四訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第一導電通孔；其中的所述第二修復單元包括：所述第三訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第二導電通孔；其中的所述第四修復單元包括：所述第二訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第三導電通孔；其中的所述第四修復單元包括：所述第一訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第四導電通孔。
在一些實施例中，在B=3時，b的取值為0、1或2；所有的導電通孔組0中的導電通孔均為正常導電通孔；第X修復單元中導電通孔的預設切換方向為：其中的導電通孔組0中的第X導電通孔被允許切換至同一訊號區中的所述導電通孔組1中的第X導電通孔，所述導電通孔組1中的第X導電通孔被允許切換至同一訊號區中的所述導電通孔組2中的第X導電通孔；X取一、二、三或四。
在一些實施例中，在B=6時，b的取值為0、1、2、3、4或5；所有訊號區的導電通孔組2中的導電通孔均為正常導電通孔；第X修復單元中導電通孔的預設切換方向為：所述導電通孔組2中的第X導電通孔被允許切換至同一訊號區中的所述導電通孔組3中的第X導電通孔，所述導電通孔組3中的第X導電通孔被允許切換至同一訊號區中的所述導電通孔組4中的第X導電通孔，所述導電通孔組4中的第X導電通孔被允許切換至同一訊號區中的所述導電通孔組1中的第X導電通孔；所述導電通孔組1中的第X導電通孔被允許切換至同一訊號區中的所述導電通孔組0中的第X導電通孔；所述導電通孔組0中的第X導電通孔被允許切換至同一訊號區中的所述導電通孔組5中的第X導電通孔。
在一些實施例中，在每一訊號區中，所述導電通孔組0、所述導電通孔組1、所述導電通孔組2沿第一方向對齊；所述導電通孔組3、所述導電通孔組4、所述導電通孔組5沿第一方向對齊；所述導電通孔組0和所述導電通孔組5沿第二方向對齊，所述導電通孔組1和所述導電通孔組4沿第二方向對齊，所述導電通孔組2和所述導電通孔組3沿第二方向對齊。
在一些實施例中，所述導電通孔通過先通孔工藝(via-first)、中間通孔工藝(via-middle)、後通孔工藝(via-last)、背後通孔工藝(back side via-last)的任意一種工藝或多種工藝進行製備；同一邏輯晶片中的不同所述導電通孔電隔離。
第二方面，本公開實施例提供了一種記憶晶片，所述記憶晶片包括m個通道，m個所述通道沿第一方向依次排列，所述記憶晶片具有沿第二方向延伸的且穿過所述記憶晶片的中心的晶片軸線，m個所述通道關於所述晶片軸線對稱；每一所述通道均包括沿第二方向依次分佈的第一記憶陣列區域、通道訊 號區域和第二記憶陣列區域，且每一所述通道訊號區域的中心與所屬通道的中心重合，m為正整數；每一所述通道訊號區域具有第一軸線和第二軸線，所述第一軸線沿所述第一方向或者所述第二方向延伸，所述第二軸線和所述第一軸線互相垂直且相交於所屬通道訊號區域的中心；每一所述通道訊號區域沿第三方向被多個導電通孔貫穿，所述第一方向、所述第二方向和所述第三方向兩兩垂直，所述第一方向和所述第二方向平行於所述記憶晶片的頂表面，所述第三方向垂直於所述記憶晶片的頂表面；對於每一所述通道訊號區域，其中的多個導電通孔被劃分為多個修復單元組；每一所述修復單元組均包括第一修復單元、第二修復單元、第三修復單元和第四修復單元；所述第一修復單元和所述第二修復單元沿所屬通道訊號區域的第一軸線對稱，所述第三修復單元和所述第四修復單元沿所屬通道訊號區域的第一軸線對稱，所述第一修復單元和所述第四修復單元沿所屬通道訊號區域的第二軸線對稱；每一所述修復單元均包括至少一個冗餘導電通孔和至少一個正常導電通孔，在任一所述正常導電通孔損壞時，所述正常導電通孔所傳輸的有效訊號沿預設切換方向切換至同一所述修復單元中的下一導電通孔；所述第一修復單元中的任一導電通孔在用於傳輸有效訊號時電連接至所述記憶晶片的內部電路；所述第一修復單元中的正常導電通孔和所述第二修復單元中的正常導電通孔一一對應且沿所屬通道訊號區域的所述第一軸線對稱，所述第三修復單元中的正常導電通孔和所述第四修復單元中的正常導電通孔一一對應且沿所屬通道訊號區域的所述第一軸線對稱，所述第一修復單元中的正常導電通孔和所述第四修復單元中的正常導電通孔一一對應且沿所屬通道訊號區域的所述第二軸線對稱。
在一些實施例中，對於每一所述修復單元組，所述第一修復單元中導電通孔的預設切換方向和所述第二修復單元中導電通孔的預設切換方向沿所屬通道訊號區域的第一軸線對稱；所述第三修復單元中導電通孔的預設切換方向和所述第四修復單元中導電通孔的預設切換方向沿所屬通道訊號區域的第一軸線對稱；所述第一修復單元中導電通孔的預設切換方向和所述第四修復單元中導電通孔的預設切換方向沿所屬通道訊號區域的第二軸線對稱；所述第二修復單元中導電通孔的預設切換方向和所述第三修復單元中導電通孔的預設切換方向沿所屬通道訊號區域的第二軸線對稱。
在一些實施例中，每一所述通道訊號區域均被劃分2×2個訊號區，每一所述訊號區的導電通孔被劃分為分佈位置相同的n個導電通孔組，n為正整數；在同一所述通道訊號區域中，第一訊號區中的導電通孔組和第二訊號區中的導電通孔組一一對應且沿第一軸線對稱，第三訊號區中的導電通孔組和第四訊號區中的導電通孔組一一對應且沿所述第一軸線對稱，所述第一訊號區中的導電通孔組和所述第四訊號區中的導電通孔組一一對應且沿所述第二軸線對稱；每一所述導電通孔組均包括第一導電通孔、第二導電通孔、第三導電通孔和第四導電通孔；對於同一所述通道訊號區，所述第一訊號區中一個導電通孔組中的第一導電通孔、所述第二訊號區中對應的導電通孔組中的第二導電通孔、所述第三訊號區中對應的導電通孔組中的第三導電通孔、所述第四訊號區中對應的導電通孔組中的第四導電通孔所構成的整體，其沿所述第一軸線對稱且沿所述第二軸線對稱；在同一所述通道訊號區域中，所述第一訊號區中一個導電通孔組中的第二導電通孔、所述第二訊號區中對應的導電通孔組中的第一導電通孔、所述第三訊號區中對應的導電通孔組中的第四導電通孔、所述第四 訊號區中對應的導電通孔組中的第三導電通孔所構成的整體，其沿所述第一軸線對稱且沿所述第二軸線對稱；在同一所述通道訊號區域中，所述第一訊號區中一個導電通孔組中的第三導電通孔、所述第二訊號區中對應的導電通孔組中的第四導電通孔、所述第三訊號區中對應的導電通孔組中的第一導電通孔、所述第四訊號區中對應的導電通孔組中的第二導電通孔所構成的整體，其沿所述第一軸線對稱且沿所述第二軸線對稱；在同一所述通道訊號區域中，所述第一訊號區中一個導電通孔組中的第四導電通孔、所述第二訊號區中對應的導電通孔組中的第三導電通孔、所述第三訊號區中對應的導電通孔組中的第二導電通孔、所述第四訊號區中對應的導電通孔組中的第一導電通孔所構成的整體，其沿所述第一軸線對稱且沿所述第二軸線對稱。
在一些實施例中，將每一所述訊號區中的B個導電通孔組稱為1個導電通孔組合，所有訊號區中對應的導電通孔組合中的導電通孔組b所構成的整體，其沿所述第一軸線對稱且沿所述第二軸線對稱，B為小於等於n的正整數，b為小於B的自然數；同一所述通道訊號區域中每一所述訊號區中對應的1個導電通孔組合共構成4個所述修復單元組：對於第1個所述修復單元組，其中的所述第一修復單元包括：所述第一訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第一導電通孔；其中的所述第二修復單元包括：所述第二訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第二導電通孔；其中的所述第三修復單元包括：所述第三訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第三導電通孔；其中的所述第四修復單元包括：所述第四訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第四導電通孔；對於第2個所述修復單元組，其中的所述第一修復單元包括：所述第二訊號區中的所述導電 通孔組合中所有所述導電通孔組各自的第一導電通孔；其中的所述第二修復單元包括：所述第一訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第二導電通孔；其中的所述第三修復單元包括：所述第四訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第三導電通孔；其中的所述第四修復單元包括：所述第三訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第四導電通孔；對於第3個所述修復單元組，其中的所述第一修復單元包括：所述第三訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第一導電通孔；其中的所述第二修復單元包括：所述第四訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第二導電通孔；其中的所述第三修復單元包括：所述第一訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第三導電通孔；其中的所述第四修復單元包括：所述第二訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第四導電通孔；對於第4個所述修復單元組，其中的所述第一修復單元包括：所述第四訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第一導電通孔；其中的所述第二修復單元包括：所述第三訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第二導電通孔；其中的所述第四修復單元包括：所述第二訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第三導電通孔；其中的所述第四修復單元包括：所述第一訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第四導電通孔。
在一些實施例中，在B=3時，b的取值為0、1或2；所述導電通孔組0中的導電通孔均為正常導電通孔；任一所述第一修復單元中導電通孔的預設切換方向為：所述導電通孔組0中的第一導電通孔被允許切換至同一訊號區中的所 述導電通孔組1中的第一導電通孔，所述導電通孔組1中的第一導電通孔被允許切換至同一訊號區中的所述導電通孔組2中的第一導電通孔。
在一些實施例中，在B=6時，b的取值為0、1、2、3、4或5；所有訊號區的導電通孔組0中的導電通孔均為正常導電通孔；第一修復單元中導電通孔的預設切換方向為：所述導電通孔組2中的第一導電通孔被允許切換至同一訊號區中的所述導電通孔組3中的第一導電通孔，所述導電通孔組3中的第一導電通孔被允許切換至同一訊號區中的所述導電通孔組4中的第一導電通孔，所述導電通孔組4中的第一導電通孔被允許切換至同一訊號區中的所述導電通孔組1中的第一導電通孔；所述導電通孔組1中的第一導電通孔被允許切換至同一訊號區中的所述導電通孔組0中的第一導電通孔；所述導電通孔組0中的第一導電通孔被允許切換至同一訊號區中的所述導電通孔組5中的第一導電通孔。
第三方面，本公開實施例提供了一種晶片堆疊結構，所述晶片堆疊結構包括如第一方面所述的邏輯晶片和至少一個堆疊單元，且所述邏輯晶片和至少一個堆疊單元沿第三方向依次堆疊；每一所述堆疊單元包括沿第三方向依次堆疊的第一記憶晶片、第二記憶晶片、第三記憶晶片和第四記憶晶片，所述第三方向與每一晶片的頂表面垂直；第一記憶晶片、第二記憶晶片、第三記憶晶片、第四記憶晶片均為如第二方面所述的記憶晶片；所述第一記憶晶片和所述第二記憶晶片以面對面的方式堆疊，所述第二記憶晶片和所述第三記憶晶片以背對背的方式堆疊，所述第三記憶晶片和所述第四記憶晶片以面對面的方式堆疊；所述邏輯晶片與所述第一記憶晶片以背對背的方式堆疊；或者，所述邏輯晶片與所述第一記憶晶片以面對背的方式堆疊。
在一些實施例中，所述邏輯晶片包括沿第一方向排列的m個通道訊號區域，每一所述記憶晶片均具有沿第一方向排列的m個通道，且每一所述通道均包括沿第二方向依次分佈的第一記憶陣列區域、通道訊號區域和第二記憶陣列區域；所述第一方向、所述第二方向和所述第三方向兩兩垂直，所述第一方向和所述第二方向平行於每一晶片的頂表面；在所述邏輯晶片和所述第一記憶晶片以背對背的方式堆疊，且所述邏輯晶片和每一所述記憶晶片各自的第一軸線均沿第一方向延伸的情況下，所述邏輯晶片中的第m-i個所述通道訊號區域與所述第一記憶晶片中的第i+1通道中的所述通道訊號區域、所述第二記憶晶片中的第i+1通道中的所述通道訊號區域、所述第三記憶晶片中的第m-i通道中的所述通道訊號區域和所述第四記憶晶片中的第m-i通道中的所述通道訊號區域沿第三方向對齊；其中，i為小於m的自然數。
在一些實施例中，所述邏輯晶片包括沿第一方向排列的m個通道訊號區域，每一所述記憶晶片均具有沿第一方向排列的m個通道，且每一所述通道均包括沿第二方向依次分佈的第一記憶陣列區域、通道訊號區域和第二記憶陣列區域；在所述邏輯晶片和所述第一記憶晶片以背對背的方式堆疊，且所述邏輯晶片和每一所述記憶晶片各自的所述第二軸線沿第一方向延伸的情況下，所述邏輯晶片中的第i+1個所述通道訊號區域與所述第一記憶晶片中的第i+1通道中的所述通道訊號區域、所述第二記憶晶片中的第m-i通道中的所述通道訊號區域、所述第三記憶晶片中的第m-i通道中的所述通道訊號區域和所述第四記憶晶片中的第i+1通道中的所述通道訊號區域沿第三方向對齊；其中，i為小於m的自然數。
在一些實施例中，每一所述通道中的通道訊號區域均被劃分為呈陣列分佈的2×2個訊號區；僅針對於沿第三方向對齊的多個所述通道訊號區域：屬於所述邏輯晶片的第四訊號區、屬於所述第一記憶晶片中的第一訊號區、屬於所述第二記憶晶片的第二訊號區、屬於所述第三記憶晶片的第三訊號區、屬於所述第四記憶晶片的第四訊號區沿第三方向對齊；屬於所述邏輯晶片的所述第三訊號區、屬於所述第一記憶晶片中的所述第二訊號區、屬於所述第二記憶晶片的所述第一訊號區、屬於所述第三記憶晶片的所述第四訊號區、屬於所述第四記憶晶片的所述第三訊號區沿第三方向對齊；屬於所述邏輯晶片的所述第二訊號區、屬於所述第一記憶晶片中的所述第三訊號區、屬於所述第二記憶晶片的所述第四訊號區、屬於所述第三記憶晶片的所述第一訊號區、屬於所述第四記憶晶片的所述第二訊號區沿第三方向對齊；屬於所述邏輯晶片的所述第一訊號區、屬於所述第一記憶晶片中的所述第四訊號區、屬於所述第二記憶晶片的所述第三訊號區、屬於所述第三記憶晶片的所述第二訊號區、屬於所述第四記憶晶片的所述第一訊號區沿第三方向對齊。
在一些實施例中，每一所述訊號區均包括分佈位置相同的n個導電通孔組，每一所述導電通孔組包括第一導電通孔、第二導電通孔、第三導電通孔和第四導電通孔；僅針對於沿第三方向對齊的多個所述訊號區：屬於所述邏輯晶片的所述第四導電通孔、屬於所述第一記憶晶片的所述第一導電通孔、屬於所述第二記憶晶片的所述第二導電通孔、屬於所述第三記憶晶片的所述第三導電通孔、屬於所述第四記憶晶片的所述第四導電通孔沿第三方向對齊；屬於所述邏輯晶片的所述第三導電通孔、屬於所述第一記憶晶片的所述第二導電通孔、屬於所述第二記憶晶片的所述第一導電通孔、屬於所述第三記憶晶片的所 述第四導電通孔、屬於所述第四記憶晶片的所述第三導電通孔沿第三方向對齊；屬於所述邏輯晶片的所述第二導電通孔、屬於所述第一記憶晶片的所述第三導電通孔、屬於所述第二記憶晶片的所述第四導電通孔、屬於所述第三記憶晶片的所述第一導電通孔、屬於所述第四記憶晶片的所述第二導電通孔沿第三方向對齊；屬於所述邏輯晶片的所述第一導電通孔、屬於所述第一記憶晶片的所述第四導電通孔、屬於所述第二記憶晶片的所述第三導電通孔、屬於所述第三記憶晶片的所述第二導電通孔、屬於所述第四記憶晶片的所述第一導電通孔沿第三方向對齊；其中，沿第三方向對齊的多個導電通孔耦接以形成一條訊號傳輸通道。
在一些實施例中，所述邏輯晶片中的一個所述第四修復單元、所述第一記憶晶片中的一個所述第一修復單元、所述第二記憶晶片中的一個所述第二修復單元、所述第三記憶晶片中的一個所述第三修復單元、所述第四記憶晶片中的一個所述第四修復單元沿第三方向對齊，且同步執行導電通孔切換操作；所述邏輯晶片中的一個所述第三修復單元、所述第一記憶晶片中的一個所述第二修復單元、所述第二記憶晶片中的一個所述第一修復單元、所述第三記憶晶片中的一個所述第四修復單元、所述第四記憶晶片中的一個所述第三修復單元沿第三方向對齊，且同步執行導電通孔切換操作；所述邏輯晶片中的一個所述第二修復單元、所述第一記憶晶片中的一個所述第三修復單元、所述第二記憶晶片中的一個所述第四修復單元、所述第三記憶晶片中的一個所述第一修復單元、所述第四記憶晶片中的一個所述第二修復單元沿第三方向對齊，且同步執行導電通孔切換操作；所述邏輯晶片中的一個所述第一修復單元、所述第一記憶晶片中的一個所述第四修復單元、所述第二記憶晶片中的一個所述第三 修復單元、所述第三記憶晶片中的一個所述第二修復單元、所述第四記憶晶片中的一個所述第一修復單元沿第三方向對齊，且同步執行導電通孔切換操作。
在一些實施例中，所述邏輯晶片包括沿第一方向排列的m個通道訊號區域，每一所述記憶晶片均具有沿第一方向排列的m個通道，且每一所述通道均包括沿第二方向依次分佈的第一記憶陣列區域、通道訊號區域和第二記憶陣列區域；在所述邏輯晶片和所述第一記憶晶片以背對背的方式堆疊，且所述邏輯晶片和每一所述記憶晶片各自的所述第一軸線沿第一方向延伸的情況下，所述邏輯晶片中的第i+1個所述通道訊號區域與所述第一記憶晶片中的第i+1通道中的所述通道訊號區域、所述第二記憶晶片中的第i+1通道中的所述通道訊號區域、所述第三記憶晶片中的第m-i通道中的所述通道訊號區域和所述第四記憶晶片中的第m-i通道中的所述通道訊號區域沿第三方向對齊；其中，i為小於m的自然數。
在一些實施例中，所述邏輯晶片包括沿第一方向排列的m個通道訊號區域，每一所述記憶晶片均具有沿第一方向排列的m個通道，且每一所述通道均包括沿第二方向依次分佈的第一記憶陣列區域、通道訊號區域和第二記憶陣列區域；在所述邏輯晶片和所述第一記憶晶片以背對背的方式堆疊，且所述邏輯晶片和每一所述記憶晶片各自的所述第二軸線沿第一方向延伸的情況下，所述邏輯晶片中的第m-i個所述通道訊號區域與所述第一記憶晶片中的第i+1通道中的所述通道訊號區域、所述第二記憶晶片中的第m-i通道中的所述通道訊號區域、所述第三記憶晶片中的第m-i通道中的所述通道訊號區域和所述第四記憶晶片中的第i+1通道中的所述通道訊號區域沿第三方向對齊；其中，i為小於m的自然數。
在一些實施例中，每一所述通道中的通道訊號區域均被劃分為呈陣列分佈的2×2個訊號區；僅針對於沿第三方向對齊的多個所述通道訊號區域：屬於所述邏輯晶片的第二訊號區、屬於所述第一記憶晶片中的第一訊號區、屬於所述第二記憶晶片的第二訊號區、屬於所述第三記憶晶片的第三訊號區、屬於所述第四記憶晶片的第四訊號區沿第三方向對齊；屬於所述邏輯晶片的所述第一訊號區、屬於所述第一記憶晶片的所述第二訊號區、屬於所述第二記憶晶片的所述第一訊號區、屬於所述第三記憶晶片的所述第四訊號區、屬於所述第四記憶晶片的所述第三訊號區沿第三方向對齊；屬於所述邏輯晶片的所述第四訊號區、屬於所述第一記憶晶片的所述第三訊號區、屬於所述第二記憶晶片的所述第四訊號區、屬於所述第三記憶晶片的所述第一訊號區、屬於所述第四記憶晶片的所述第二訊號區沿第三方向對齊；屬於所述邏輯晶片的所述第三訊號區、屬於所述第一記憶晶片的所述第四訊號區、屬於所述第二記憶晶片的所述第三訊號區、屬於所述第三記憶晶片的所述第二訊號區、屬於所述第四記憶晶片的所述第一訊號區沿第三方向對齊。
在一些實施例中，每一所述訊號區均包括分佈位置相同的n個導電通孔組，每一所述導電通孔組包括第一導電通孔、第二導電通孔、第三導電通孔和第四導電通孔；針對於沿第三方向對齊的多個所述訊號區：屬於所述邏輯晶片的所述第二導電通孔、屬於所述第一記憶晶片的所述第一導電通孔、屬於所述第二記憶晶片的所述第二導電通孔、屬於所述第三記憶晶片的所述第三導電通孔、屬於所述第四記憶晶片的所述第四導電通孔沿第三方向對齊；屬於所述邏輯晶片的所述第一導電通孔、屬於所述第一記憶晶片的所述第二導電通孔、屬於所述第二記憶晶片的所述第一導電通孔、屬於所述第三記憶晶片的所 述第四導電通孔、屬於所述第四記憶晶片的所述第三導電通孔沿第三方向對齊；屬於所述邏輯晶片的所述第四導電通孔、屬於所述第一記憶晶片的所述第三導電通孔、屬於所述第二記憶晶片的所述第四導電通孔、屬於所述第三記憶晶片的所述第一導電通孔、屬於所述第四記憶晶片的所述第二導電通孔沿第三方向對齊；屬於所述邏輯晶片的所述第三導電通孔、屬於所述第一記憶晶片的所述第四導電通孔、屬於所述第二記憶晶片的所述第三導電通孔、屬於所述第三記憶晶片的所述第二導電通孔、屬於所述第四記憶晶片的所述第一導電通孔沿第三方向對齊；其中，沿第三方向對齊的多個導電通孔耦接以形成一條訊號傳輸通道。
在一些實施例中，所述邏輯晶片中的一個所述第二修復單元、所述第一記憶晶片中的一個所述第一修復單元、所述第二記憶晶片中的一個所述第二修復單元、所述第三記憶晶片中的一個所述第三修復單元、所述第四記憶晶片中的一個所述第四修復單元沿第三方向對齊，且同步執行導電通孔切換操作；所述邏輯晶片中的一個所述第一修復單元、所述第一記憶晶片中的一個所述第二修復單元、所述第二記憶晶片中的一個所述第一修復單元、所述第三記憶晶片中的一個所述第四修復單元、所述第四記憶晶片中的一個所述第三修復單元沿第三方向對齊，且同步執行導電通孔切換操作；所述邏輯晶片中的一個所述第四修復單元、所述第一記憶晶片中的一個所述第三修復單元、所述第二記憶晶片中的一個所述第四修復單元、所述第三記憶晶片中的一個所述第一修復單元、所述第四記憶晶片中的一個所述第二修復單元沿第三方向對齊，且同步執行導電通孔切換操作；所述邏輯晶片中的一個所述第三修復單元、所述第一記憶晶片中的一個所述第四修復單元、所述第二記憶晶片中的一個所述第三 修復單元、所述第三記憶晶片中的一個所述第二修復單元、所述第四記憶晶片中的一個所述第一修復單元沿第三方向對齊，且同步執行導電通孔切換操作。
在一些實施例中，對於面對面連接的2個晶片，兩者中所述導電通孔沿第三方向對齊的位置通過混合鍵合工藝實現電連接；對於背對背連接的2個晶片或者對於背對面連接的2個晶片，兩者中所述導電通孔沿第三方向對齊的位置通過導電凸塊接合工藝實現電連接；或者，對於面對面連接的2個晶片或者對於背對背連接的2個晶片或者對於背對面連接的2個晶片，兩者中所述導電通孔沿第三方向對齊的位置均通過混合鍵合工藝實現電連接；或者，對於面對面連接的2個晶片或者對於背對背連接的2個晶片或者對於背對面連接的2個晶片，兩者中所述導電通孔沿第三方向對齊的位置均通過導電凸塊接合工藝實現電連接。
第四方面，本公開實施例提供了一種記憶體，所述記憶體包括如第三方面中任一項所述的晶片堆疊結構。
本公開實施例提供了一種邏輯晶片、記憶晶片、晶片堆疊結構和記憶體，每一晶片中存在多個通道訊號區域，每一通道訊號區域中存在對稱設置的導電通孔，使得由該記憶晶片所形成的晶片堆疊結構通過導電通孔的直連構型實現了訊號旋轉傳輸效果，寄生電阻和寄生電容都比較小；同時，每一通道訊號區域中還對稱劃分了修復單元，可以實現以上晶片堆疊結構的冗餘修復功能，提高記憶晶片的穩定性。
0~7:記憶晶片
10:邏輯晶片
11~14:通道訊號區域
20:通道訊號區域
21:第一訊號區
22:第二訊號區
23:第三訊號區
24:第四訊號區
30:記憶晶片
31:第一記憶晶片
32:第二記憶晶片
33:第三記憶晶片
34:第四記憶晶片
40:晶片堆疊結構
70:記憶體
100:訊號選擇電路
100A~100H:訊號選擇電路
100a~100d:訊號選擇電路
AA’:第一軸線
BB’:第二軸線
YY’:晶片軸線
D0~D3:導電通孔
M1~M4:金屬層
mux0~mux7:資料選擇器
圖1為一種晶片的結構示意圖；圖2A為一種晶片堆疊結構的組成示意圖一；圖2B為一種晶片堆疊結構的組成示意圖一；圖3為本公開實施例提供的一種邏輯晶片的示意圖；圖4A/圖4B為本公開實施例提供的一種邏輯晶片的示意圖；圖5~圖6D為本公開實施例提供的一種邏輯晶片中修復單元的示意圖；圖7~圖8D為本公開實施例提供的另一種邏輯晶片中修復單元的示意圖；圖9為本公開實施例提供的一種記憶晶片的示意圖；圖10A/圖10B為本公開實施例提供的一種記憶晶片的示意圖；圖11~圖12D為本公開實施例提供的一種記憶晶片中修復單元的示意圖；圖13~圖14D為本公開實施例提供的另一種記憶晶片中修復單元的示意圖；圖15為本公開實施例提供的一種晶片堆疊結構的組成結構示意圖；圖16A/圖16B為本公開實施例提供的一種晶片堆疊結構中修復單元的位置示意圖；圖17A/圖17B/圖17C為本公開實施例提供的第一種晶片堆疊結構的具體示意圖；圖18A/圖18B為本公開實施例提供的第二種晶片堆疊結構的具體示意圖；圖19A/圖19B為本公開實施例提供的第三種晶片堆疊結構的具體示意圖；圖20A/圖20B為本公開實施例提供的第四種晶片堆疊結構的具體示意圖；圖21為本公開實施例提供的一種晶片堆疊結構的訊號傳輸示意圖；圖22A/22B為本公開實施例提供的一種晶片堆疊結構的修復過程示意圖； 圖23為本公開實施例提供的另一種晶片堆疊結構的訊號傳輸示意圖；圖24A/24B為本公開實施例提供的另一種晶片堆疊結構的修復過程示意圖；圖25為本公開實施例提供的一種記憶體的組成結構示意圖。
下面將結合本公開實施例中的圖式，對本公開實施例中的技術方案進行清楚、完整地描述。可以理解的是，此處所描述的具體實施例僅用於解釋相關申請，而非對本公開的限定。另外還需要說明的是，為了便於描述，圖式中僅示出了與有關申請相關的部分。
除非另有定義，本文所使用的所有的技術和科學術語與屬於本公開的技術領域的技術人員通常理解的含義相同。本文中所使用的術語只是為了描述本公開實施例的目的，不是旨在限制本公開。
在以下的描述中，涉及到“一些實施例”，其描述了所有可能實施例的子集，但是可以理解，“一些實施例”可以是所有可能實施例的相同子集或不同子集，並且可以在不衝突的情況下相互結合。
需要指出，本公開實施例所涉及的術語“第一\第二\第三”僅僅是區別類似的物件，不代表針對物件的特定排序，可以理解地，“第一\第二\第三”在允許的情況下可以互換特定的順序或先後次序，以使這裡描述的本公開實施例能夠以除了在這裡圖示或描述的以外的順序實施。
在介紹本公開實施例之前，先定義以下實施例涉及到的平面可能用到的描述立體結構的三個方向，以笛卡爾坐標系為例，三個方向可以包括第一方向、第二方向和第三方向。
請參見圖1，半導體晶片(具體可以為記憶晶片或邏輯晶片)可以包括處於正面的頂表面以及處於與正面相對的背面的底表面；在忽略頂表面和底表面的平整度的情況下，定義與半導體晶片頂表面和底表面的相交(例如垂直)的方向為第三方向。在半導體晶片的頂表面上，定義兩個彼此垂直的方向，即第一方向和第二方向，且第一方向與半導體晶片的一邊緣垂直，第二方向與半導體晶片的另一邊緣垂直。
請參見圖1，半導體晶片包括襯底，襯底用於製作器件(例如電晶體、電容等)的一面形成有源面，其襯底和頂表面之間分佈有多個金屬層，例如金屬層M1、M2、M3......圖1中還示出了2種類型的導電通孔(例如：矽通孔TSV)，均用於實現不同堆疊晶片之間的訊號連接。
如圖1所示，對於類型1的導電通孔，其沿第三方向貫穿底表面且貫穿頂表面，導電通孔通過金屬層與晶片的內部電路連接。
如圖1所示，對於類型2的導電通孔，僅沿第三方向貫穿襯底，需要配合沿第三方向貫穿頂表面的接觸結構共同實現訊號傳輸；接觸結構和導電通孔並不直接電連接，而是通過金屬層實現間接電連接。例如：圖1中的接觸結構連接至金屬層M4，金屬層M4依次經由金屬層M3、金屬層M2連接至金屬層M1，金屬層M1連接至導電通孔。當然，在其他實施例中接觸結構和導電通孔也可以設計為直接電連接。
同時，導電通孔的類型並不局限於上述的2種，以上僅為示例。特別地，本公開中呈現的圖示並不意味著是任何特定微電子裝置或其元件的實際視圖，而僅僅是用於描述說明實施例的理想化表示。因此圖式並非實際比例。
下面將結合圖式對本公開各實施例進行詳細說明。
在一實施例中，提供了一種記憶晶片及邏輯晶片，記憶晶片/邏輯晶片均包括沿第三方向貫穿晶片的多個導電通孔，導電通孔用於實現不同晶片間的訊號傳輸，所有的導電通孔均可以位於任意的位置。特別的，每4個導電通孔在功能上可以視為一個導電通孔組，但是這4個導電通孔各自的位置並無限制。
在一種具體的實施例中，將8個上述的記憶晶片和1個邏輯晶片進行堆疊以形成3D記憶體件，同時8個記憶晶片各自的導電通孔沿第三方向對齊，且沿第三方向呈現對齊狀態的9個導電通孔連接形成一條電通路。請參見圖2A，其示出了一種晶片堆疊結構的訊號傳輸示意圖。如圖2A所示，該晶片堆疊結構包括記憶晶片0~7以及邏輯晶片，圖2A對於每一記憶晶片僅示出4個導電通孔D0~D3，且這4個導電通孔D0~D3屬於同一個導電通孔組，此時8個記憶晶片及1個邏輯晶片中的導電通孔D0均是對齊的以形成1條電通路，8個記憶晶片及1個邏輯晶片中的導電通孔D1均是對齊的以形成1條電通路......其餘的導電通孔類似。
同時，每個記憶晶片及邏輯晶片還設置有多個驅動電路(圖2A中僅用虛線框示出其中1個驅動電路，其餘的驅動電路未框出)，且每一個導電通孔都與一個驅動電路連接；每個記憶晶片還設置有多個資料選擇器(例如圖2A中的資料選擇器mux0~7)，每個導電通孔組對應1個資料選擇器，即一個導電通孔組的所有導電通孔均通過各自的驅動電路連接到資料選擇器的資料埠。也就 是說，資料選擇器可以選擇將哪一個導電通孔傳輸的訊號輸出至記憶晶片的內部或者將記憶晶片輸出的訊號輸出至哪一個導電通孔。
對於整體記憶體件而言，不同的記憶晶片中的不同區域將分為不同的通道(例如：CH0、CH1、CH4、CH5)進行管理，通道CH0的訊號Signal_CH0通過“邏輯晶片中的導電通孔D0、記憶晶片0中的導電通孔D0——記憶晶片1中的導電通孔D0——記憶晶片2中的導電通孔D0——記憶晶片3中的導電通孔D0——記憶晶片4中的導電通孔D0——記憶晶片5中的導電通孔D0——記憶晶片6中的導電通孔D0——記憶晶片7中的導電通孔D0”所構成的電通路進行傳輸，而記憶晶片0中的資料選擇器mux0和記憶晶片4中的資料選擇器mux4的選擇訊號均為SEL_C0，即訊號Signal_CH0可以經由前述的電通路進入記憶晶片0和記憶晶片4；訊號的輸出過程可類似理解。
從以上可以看出，記憶晶片0僅需要從導電通孔D0獲取訊號，記憶晶片1僅需要從導電通孔D1獲取訊號......即每一記憶晶片僅需要從一個導電通孔組中的其中一個導電通孔獲取訊號，值得注意的是，不同的記憶晶片可能需要從不同的導電通孔獲取訊號。然而，由於在工藝製造時，所有的記憶晶片需要設計成完全相同的結構(這樣才能最大化節省成本和人力)，所以記憶晶片中的所有導電通孔均需要設計相應的驅動結構和資料選擇器，以便達到結構一致性。進一步地，在採用圖2A所示的晶片堆疊結構時，每個導電通孔均對應一個驅動電路；在該晶片堆疊結構的工作過程中，需要驅動同一個通道中所有記憶晶片中的所有驅動電路，負載較大且寄生電容較大，嚴重影響其中晶片的性能，制約傳輸效率且增加功耗，同時也制約著三維立體器件中晶片堆疊的數量。
在另一種實施例中，請參見圖2B，其示出了另一種晶片堆疊結構的訊號傳輸示意。特別的，圖2B僅對部分導電通孔進行標識(D0~D3)，其他進行了省略，但是對於圖4A來說，沿第三方向對齊的導電通孔的標識相同。如圖2B所示，晶片堆疊結構同樣包括沿第三方向對齊的8個記憶晶片和1個邏輯晶片，但是每一記憶晶片中的導電通孔均旋轉連接到另一記憶晶片中不同位置的另一導電通孔，整體實現螺旋上升連接，即通道CH0的訊號Signal_CH0通過“邏輯晶片中的導電通孔D0——記憶晶片0中的導電通孔D1——記憶晶片1中的導電通孔D2——記憶晶片2中的導電通孔D3——記憶晶片3中的導電通孔D0——記憶晶片4中的導電通孔D1——記憶晶片5中的導電通孔D2——記憶晶片6中的導電通孔D3——記憶晶片7中的導電通孔D0”進行傳輸，其餘訊號類似。
這樣，記憶晶片0可以通過邏輯晶片中導電通孔D0的輸出端獲取訊號Signal_CH0，記憶晶片1可以通過記憶晶片0中導電通孔D0的輸入端獲取訊號Signal_CH1，記憶晶片2可以通過記憶晶片1中導電通孔D0的輸入端獲取訊號Signal_CH4，記憶晶片3可以通過記憶晶片2中導電通孔D0的輸入端獲取訊號Signal_CH5......對於每一記憶晶片來說，其每一導電通孔組中僅需要一個導電通孔連接驅動電路，而且不需要設置資料選擇器，能夠減少器件數量，從而減少寄生電容。然而，相比於圖2A的導電通孔直連構型，圖2B中導電通孔旋轉連接的工藝更加複雜，具體的，圖2B中每個記憶晶片中的相鄰導電通孔之間需要設置水平方向的互連結構(圖2B中僅以五角星標記出了其中一個)，訊號互連結構可以是金屬互連線、導電通孔等，為了實現導電通孔旋轉連接，輸入訊號signal_CH0從邏輯晶片的導電通孔D0必須先向上傳輸至記憶晶片0的導電通孔D0下方的互連結構(並非接入記憶晶片0的導電通孔D0)，再由記憶晶片0的導 電通孔D0下方的互連結構水平傳輸至記憶晶片0的導電通孔D1。即：圖2B所示的結構在訊號過程中還需要通過每一記憶晶片中的互連結構，輸出訊號也是類似的，這必然導致會導致寄生電阻增加，同時也增加了工藝複雜程度。
特別的，在圖2A和圖2B的晶片堆疊結構中，所有晶片都是有源面向上的，也就是說不同的記憶晶片之間是背對面堆疊的，記憶晶片和邏輯晶片也是背對面堆疊的，即上方晶片的底表面與下方晶片的頂表面接觸。
綜合來說，一方面，圖2A的晶片堆疊結構需要設置較多的導電通孔傳輸對應的訊號，再加上相應的驅動電路和資料選擇器導致負載和寄生電容較大，圖2B的晶片堆疊結構由於旋轉構型導致寄生電阻較大；另一方面，圖2A和圖2B的堆疊結構都存在一定的問題，且不能直接適用於面對面的堆疊結構。具體來說，如果想要進一步實現面對面的晶片堆疊結構，一種方式為利用兩套掩膜做兩種不同的晶片分別作為有源面向上的晶片和有源面向下的晶片，這種方式工藝複雜度較高，且成本不可控；另外一種多做一組導電通孔，將兩組導電通孔均連接至記憶晶片內的同一個驅動電路，但是這樣會導致記憶晶片內部線道複雜，不僅增加工藝複雜度，也會增加功耗。
在本公開的一實施例中，參見圖3，其示出了邏輯晶片10中有源面的示意圖。如圖3所示，邏輯晶片10包括沿第一方向依次排列的m個通道訊號區域(圖3以m=4為例進行示出)，邏輯晶片10具有沿第二方向延伸的且穿過邏輯晶片10的中心的晶片軸線YY’，m個通道訊號區域關於晶片軸線YY’對稱。
如圖3所示，邏輯晶片10的有源面的中心及其臨近區域同樣被定義為全域訊號區域。此時，第1個通道訊號區域11、第2個通道訊號區域12、全域訊號區域、第3個通道訊號區域13、第4個通道訊號區域14沿第一方向依次分佈， 邏輯晶片10的通道訊號區域的上下兩側用於分佈堆疊記憶體的一些邏輯控制電路。
圖3以m=4為例進行示出，下文也以m=4為例進行說明，但是m可以為任意正整數。具體來說，如果m為偶數，那麼m/2個通道訊號區域位於全域訊號區域沿第一方向的一側，其餘m/2個通道訊號區域位於全域訊號區域沿第一方向的另一側；如果m為奇數，則第(m+1)/2個通道訊號區域需要被分為兩部分分別位於全域訊號區域沿第一方向的兩側，同時其他的(m-1)/2個通道訊號區域位於全域訊號區域沿第一方向的一側，其餘(m-1)/2個通道訊號區域位於全域訊號區域沿第一方向的另一側。
需要說明的是，在晶片製造過程中，為了區分晶片的不同的通道訊號區域，可以在邏輯晶片10的參考通道訊號區域(例如：第一通道訊號區域)製作定位結構，以便後續封裝時，通過定位結構識別出參考通道的位置，同時結合晶片的有源面朝向識別其他通道。
需要說明的是，全域訊號區域和通道訊號區域均沿第三方向均被許多導電通孔貫穿，且第三方向垂直於有源面，即第一方向、第二方向和第三方向兩兩垂直。在這裡，導電通孔可以為矽通孔(Through Silicon Via，TSV)，具體是一種穿透矽晶圓/晶片的垂直互連結構，或者，在其他實施例中，也可以是其他具有導電功能的導電通孔，對此不作具體限定。另外，導電通孔可以採用前述類型1的形式，或者採用前述類型2的形式。
對於全域訊號區域來說，每一導電通孔均用於傳輸全域訊號，全域訊號被相應的記憶晶片的全部區域共用。全域訊號包括但不限於：重定訊號，上電訊號，堆疊標識訊號SID/CID，電源相關訊號Voltage Monitor，時序相關訊 號Timing Aligner。在某些情況下，全域訊號區域也可以是指焊盤區域。全域訊號可以為可測性設計(Design For Test，DFT)的測試訊號，通過全域訊號可以知道晶片內部電路的工作狀況以及相關訊號的傳輸狀況。另外，因為邏輯晶片中DFT的引腳焊盤(PAD)一般位於晶片中間位置，所以DFT等全域訊號的導電通孔最好是位於晶片中間的較窄區域，即如圖3所示的全域訊號區域的位置。
也就是說，全域訊號區域所傳輸的全域訊號被後續堆疊結構中所有的記憶晶片中的m個通道共同使用；而每一通道訊號區域所傳輸的通道控制訊號僅被後續堆疊結構中所有的記憶晶片中的特定通道使用。
請參見圖4A，每一通道訊號區域均包括第一軸線AA’和第二軸線BB’，第一軸線AA’沿所述第一方向或者所述第二方向延伸，所述第二軸線BB’和所述第一軸線AA’互相垂直且相交於所屬通道訊號區域的中心。例如，在圖3中，第一軸線AA’沿第一方向延伸，第二軸線BB’沿第二方向延伸；在其他的實施例中，也可以第一軸線AA’沿第二方向延伸，第二軸線BB’沿第一方向延伸。圖4A暫時省略了全域訊號區域。如圖4A所示，每一通道訊號區域沿第三方向被多個導電通孔(D0、D1、D2、D3)貫穿，每一導電通孔均用於傳輸前述的通道控制訊號。第一方向、第二方向和第三方向兩兩垂直，所述第一方向和所述第二方向平行於邏輯晶片10的頂表面，第三方向垂直於所述邏輯晶片10的頂表面。
在本公開實施例中，請參見圖4B，對於每一通道訊號區域，其中的(全部或者部分)導電通孔被劃分為多個修復單元組。每一修復單元組均包括第一修復單元、第二修復單元、第三修復單元和第四修復單元；第一修復單元和第二修復單元沿所屬通道訊號區域的第一軸線AA’對稱，第三修復單元和第四修復單元沿所屬通道訊號區域的第一軸線AA’對稱，第一修復單元和第四修復 單元沿所屬通道訊號區域的第二軸線BB’對稱，以上對稱特點可稱為四象限對稱。特別地，圖4B中各個修復單元組僅為示意，真實的修復單元組的形狀可以為各種形式。
每一修復單元(在未指明時，修復單元可以是指第一修復單元、第二修復單元、第三修復單元和第四修復單元的任一個)均包括至少一個冗餘導電通孔和至少一個正常導電通孔，在這裡，正常導電通孔是指設計之初即用於傳輸有效訊號的導電通孔，冗餘導電通孔是指設計之初並不用於傳輸任何訊號的導電通孔。但是，在任一正常導電通孔損壞時，冗餘導電通孔可以變更為正常導電通孔用於傳輸有效訊號，從而記憶體依然可以正常工作。也就是說，針對同一修復單元，任一正常導電通孔損壞時，該損壞的正常導電通孔所傳輸的有效訊號沿預設切換方向切換至同一修復單元中的下一導電通孔，具體來說：(1)若被切換的下一導電通孔為冗餘導電通孔，則修復結束，同時該冗餘導電通孔成為新的正常導電通孔；(2)若被切換的下一導電通孔為另一正常導電通孔，則被切換正常導電通孔原本傳輸的訊號繼續沿預設切換方向繼續切換至其下一導電通孔，直至切換至一冗餘導電通孔。
特別的，邏輯晶片10中還包括多個訊號選擇電路(其可以具體包括資料選擇器Mux和驅動單元)，以訊號輸出為例，邏輯晶片10內部產生的待傳輸訊號發送至訊號選擇電路的輸入端，訊號選擇電路的輸出端分別連接至多個導電通孔；此時，訊號選擇電路僅將待傳輸訊號發送至其中一個導電通孔，在該導電通孔損壞時，訊號選擇電路可以將待傳輸訊號發送至另一個導電通孔，從而實現了導電通孔的切換(即，訊號傳輸通道的切換)；訊號輸入的對應結構請適應性理解。
這樣，經由訊號選擇電路，任一修復單元中的任一導電通孔在用於傳輸有效訊號時電連接至邏輯晶片10的內部電路，任一修復單元中的任一導電通孔在未傳輸有效訊號時與邏輯晶片10的內部電路是電隔離的。或理解為：任一修復單元中的任一導電通孔在作為正常導電通孔時電連接至邏輯晶片10的內部電路，任一修復單元中的任一導電通孔在未作為正常導電通孔時與邏輯晶片10的內部電路是電隔離的。
每一修復單元中的冗餘導電通孔數量和正常導電通孔數量可以靈活確定。以每個修復單元包括4個不同的導電通孔為例，此時正常導電通孔數量：冗餘導電通孔數量=2：2，或者正常導電通孔數量：冗餘導電通孔數量=1：3，或者正常導電通孔數量：冗餘導電通孔數量=3：1等；以每個修復單元包括6個不同的導電通孔為例，此時正常導電通孔數量：冗餘導電通孔數量=4：2，或者正常導電通孔數量：冗餘導電通孔數量=3：3......可根據實際應用場景選用。
在本公開實施例中，修復單元中的正常導電通孔具有如下的對稱關係：第一修復單元中的正常導電通孔和第二修復單元中的正常導電通孔一一對應且沿所屬通道訊號區域的第一軸線AA’對稱，第三修復單元中的正常導電通孔和第四修復單元中的正常導電通孔一一對應且沿所屬通道訊號區域的第一軸線AA’對稱，第一修復單元中的正常導電通孔和第四修復單元中的正常導電通孔一一對應且沿所屬通道訊號區域的第二軸線BB’對稱，即正常導電通孔的位置同樣具有四象限對稱的特點。
這樣，邏輯晶片10中的修復單元具有四象限對稱關係，且其中的正常導電通孔同樣具有四象限對稱關係，從而由該邏輯晶片及(同樣具有該特點的)記憶晶片所形成的晶片堆疊結構能夠通過導電通孔的直連構型實現了訊 號旋轉傳輸效果，寄生電阻和寄生電容都比較小，具體可參見後續描述；同時，通過四象限對稱設置的修復單元，還可以實現以上結構的冗餘修復功能，提高晶片的穩定性；同時，不同的通道訊號區域中的導電通孔組、修復單元的分佈均是相同的，可以採用相同的掩膜板。
在本公開實施中，對於每一修復單元組，第一修復單元中導電通孔的預設切換方向和第二修復單元中導電通孔的預設切換方向沿所屬通道訊號區域的第一軸線AA’對稱；第三修復單元中導電通孔的預設切換方向和第四修復單元中導電通孔的預設切換方向沿所屬通道訊號區域的第一軸線AA’對稱；第一修復單元中導電通孔的預設切換方向和第四修復單元中導電通孔的預設切換方向沿所屬通道訊號區域的第二軸線BB’對稱；第二修復單元中導電通孔的預設切換方向和第三修復單元中導電通孔的預設切換方向沿所屬通道訊號區域的第二軸線BB’對稱。
請參見圖4A，每一通道訊號區域20被劃分2×2個訊號區，即第一訊號區21、第二訊號區22、第三訊號區23、第四訊號區24；每一訊號區的(全部或部分)導電通孔被劃分為分佈位置相同的n個導電通孔組，n為正整數，圖4A中每個虛線框即為一個導電通孔組。如圖4A所示，第一訊號區21中的導電通孔組和第二訊號區22中的導電通孔組一一對應且沿所屬通道訊號區域的第一軸線AA’對稱，第三訊號區23中的導電通孔組和第四訊號區24中的導電通孔組一一對應且沿所屬通道訊號區域的第一軸線AA’對稱，第一訊號區21中的導電通孔組和第四訊號區24中的導電通孔組一一對應且沿所屬通道訊號區域的第二軸線BB’對稱，即導電通孔組同樣也是四象限對稱的。在這裡，圖4A針對每一訊號區僅示出了1個導電通孔組，但其實每一訊號區的導電通孔組數量很多。
如圖4A所示，每一導電通孔組均包括第一導電通孔D0、第二導電通孔D1、第三導電通孔D2和第四導電通孔D3；具有以下對稱關係：(1)在同一通道訊號區域中，第一訊號區21中一個導電通孔組中的第一導電通孔D0、第二訊號區22中對應的導電通孔組中的第二導電通孔D1、第三訊號區23中對應的導電通孔組中的第三導電通孔D2、第四訊號區24中對應的導電通孔組中的第四導電通孔D3所構成的整體，其沿第一軸線AA’對稱且沿第二軸線BB’對稱；(2)在同一通道訊號區域中，第一訊號區21中一個導電通孔組中的第二導電通孔D1、第二訊號區22中對應的導電通孔組中的第一導電通孔D0、第三訊號區23中對應的導電通孔組中的第四導電通孔D3、第四訊號區24中對應的導電通孔組中的第三導電通孔D2所構成的整體，其沿第一軸線AA’對稱且沿第二軸線BB’對稱；(3)在同一通道訊號區域中，第一訊號區21中一個導電通孔組中的第三導電通孔D2、第二訊號區22中對應的導電通孔組中的第四導電通孔D3、第三訊號區23中對應的導電通孔組中的第一導電通孔D0、第四訊號區24中對應的導電通孔組中的第二導電通孔D1所構成的整體，其沿第一軸線AA’對稱且沿第二軸線BB’對稱；(4)在同一通道訊號區域中，第一訊號區21中一個導電通孔組中的第四導電通孔D3、第二訊號區22中對應的導電通孔組中的第三導電通孔D2、第三訊號區23中對應的導電通孔組中的第二導電通孔D1、第四訊號區24中對應的導電通孔組中的第一導電通孔D0所構成的整體，其沿第一軸線AA’對稱且沿第二軸線BB’對稱。
應理解，在圖4A中，每一導電通孔組中的4個導電通孔呈現2×2陣列分佈，但是在其他的實施例中，每一電通孔組中的4個導電通孔可以任意分佈，遵守以上對稱原則即可。
由於篇幅有限，後續圖式僅以一個通道訊號區域為例來說明修復單元組的組成和原理，但其實，所有的通道訊號區域的結構是相同的，即圖式中的通道訊號區域可以理解為通道訊號區域11、通道訊號區域12、通道訊號區域13、通道訊號區域14之中的任意一個。
在一些實施例中，將每一訊號區中的B個導電通孔組稱為1個導電通孔組合，所有訊號區中對應的導電通孔組合中的導電通孔組b所構成的整體，其沿第一軸線AA’對稱且沿第二軸線BB’對稱，B為小於等於n的正整數，b為小於B的自然數。
同一通道訊號區域中每一訊號區中對應的1個導電通孔組合共構成4個修復單元組：(1)對於第1個修復單元組，其中的第一修復單元包括：第一訊號區21中的導電通孔組合中所有導電通孔組各自的第一導電通孔D0；其中的第二修復單元包括：第二訊號區22中的導電通孔組合中所有導電通孔組各自的第二導電通孔D1；其中的第三修復單元包括：第三訊號區23中的導電通孔組合中所有導電通孔組各自的第三導電通孔D2；其中的第四修復單元包括：第四訊號區24中的導電通孔組合中所有導電通孔組各自的第四導電通孔D3；(2)對於第2個修復單元組，其中的第一修復單元包括：第二訊號區22中的導電通孔組合中所有導電通孔組各自的第一導電通孔D0；其中的第二修復單元包括：第一訊號區21中的導電通孔組合中所有導電通孔組各自的第 二導電通孔D1；其中的第三修復單元包括：第四訊號區24中的導電通孔組合中所有導電通孔組各自的第三導電通孔D2；其中的第四修復單元包括：第三訊號區23中的導電通孔組合中所有導電通孔組各自的第四導電通孔D3；(3)對於第3個修復單元組，其中的第一修復單元包括：第三訊號區23中的導電通孔組合中所有導電通孔組各自的第一導電通孔D0；其中的第二修復單元包括：第四訊號區24中的導電通孔組合中所有導電通孔組各自的第二導電通孔D1；其中的第三修復單元包括：第一訊號區21中的導電通孔組合中所有導電通孔組各自的第三導電通孔D2；其中的第四修復單元包括：第二訊號區22中的導電通孔組合中所有導電通孔組各自的第四導電通孔D3；(4)對於第4個修復單元組，其中的第一修復單元包括：第四訊號區24中的導電通孔組合中所有導電通孔組各自的第一導電通孔D0；其中的第二修復單元包括：第三訊號區23中的導電通孔組合中所有導電通孔組各自的第二導電通孔D1；其中的第四修復單元包括：第二訊號區22中的導電通孔組合中所有導電通孔組各自的第三導電通孔D2；其中的第四修復單元包括：第一訊號區21中的導電通孔組合中所有導電通孔組各自的第四導電通孔D3。
需要說明的是，對於同一個邏輯晶片10而言，B可以有多個取值，例如同一邏輯晶片10中，既有4個導電通孔組構成的導電通孔組合，也有6個導電通孔組構成的導電通孔組合，或者具有更多形式。但是，無論包含多少個導電通孔組，每一導電通孔組合必定形成4個修復單元組。
在第一種具體的實施例中，請參見圖5，B=3，b取0、1或2。也就是說，第一訊號區21中的導電通孔組0、第二訊號區22中的導電通孔組0、第三訊號區23中的導電通孔組0、第四訊號區24中的導電通孔組0所構成的整體，其 沿第一軸線AA'對稱且沿第二軸線BB'對稱；第一訊號區21中的導電通孔組1、第二訊號區22中的導電通孔組1、第三訊號區23中的導電通孔組1、第四訊號區24中的導電通孔組1所構成的整體，其沿第一軸線AA'對稱且沿第二軸線BB'對稱；......
同一通道訊號區域中每一訊號區中的導電通孔組0~導電通孔組2共構成4個修復單元組：請參見圖6A，對於第1個修復單元組_1：(1)其中的第一修復單元_1包括：第一訊號區21中的導電通孔組0、導電通孔組1、導電通孔組2各自的第一導電通孔，即第一訊號區21中的D0/0、D0/1、D0/2；(2)其中的第二修復單元_1包括：第二訊號區22中的導電通孔組0、導電通孔組1、導電通孔組2各自的第二導電通孔，即第二訊號區22中的D1/0、D1/1、D1/2；(3)其中的第三修復單元_1包括：第三訊號區23中的導電通孔組0、導電通孔組1、導電通孔組2各自的第三導電通孔，即第三訊號區23中的D2/0、D2/1、D2/2；(4)其中的第四修復單元_1包括：第四訊號區24中的導電通孔組0、導電通孔組1、導電通孔組2各自的第四導電通孔，即第四訊號區24中的D3/0、D3/1、D3/2。
請參見圖6B，對於第2個修復單元組_2，(1)其中的第一修復單元_2包括：第二訊號區22中的導電通孔組0、導電通孔組1、導電通孔組2各自的第一導電通孔，即第二訊號區22中的D0/0、D0/1、D0/2；(2)其中的第二修復單元_2包括：第一訊號區21中的導電通孔組0、導電通孔組1、導電通孔組2各自的第二導電通孔，即第一訊號區21中的D1/0、D1/1、D1/2；(3)其中的第三修復單元_2包括：第四訊號區24中的導電通孔組0、導電通孔組1、導電通孔組2各自的第三導電通孔，即第四訊號區24中的D2/0、D2/1、D2/2；(4)其中的第四 修復單元_2包括：第三訊號區23中的導電通孔組0、導電通孔組1、導電通孔組2各自的第四導電通孔，即第三訊號區23中的D3/0、D3/1、D3/2。
請參見圖6C，對於第3個修復單元組_3，(1)其中的第一修復單元_3包括：第三訊號區23中的導電通孔組0、導電通孔組1、導電通孔組2各自的第一導電通孔，即第三訊號區23中的D0/0、D0/1、D0/2；(2)其中的第二修復單元_3包括：第四訊號區24中的導電通孔組0、導電通孔組1、導電通孔組2各自的第二導電通孔，即第四訊號區24中的D1/0、D1/1、D1/2；(3)其中的第三修復單元_3包括：第一訊號區21中的導電通孔組0、導電通孔組1、導電通孔組2各自的第三導電通孔，即第一訊號區21中的D2/0、D2/1、D2/2；(4)其中的第四修復單元_3包括：第二訊號區22中的導電通孔組0、導電通孔組1、導電通孔組2各自的第四導電通孔，即第二訊號區22中的D3/0、D3/1、D3/2。
請參見圖6D，對於第4個修復單元組_4，(1)其中的第一修復單元_4包括：第四訊號區24中的導電通孔組0、導電通孔組1、導電通孔組2各自的第一導電通孔，即第四訊號區24中的D0/0、D0/1、D0/2；(2)其中的第二修復單元_4包括：第三訊號區23中的導電通孔組0、導電通孔組1、導電通孔組2各自的第二導電通孔，即第三訊號區23中的D2/0、D2/1、D2/2；(3)其中的第三修復單元_4包括：第二訊號區22中的導電通孔組0、導電通孔組1、導電通孔組2各自的第三導電通孔，即第二訊號區22中的D2/0、D2/1、D2/2；(4)其中的第四修復單元_4包括：第一訊號區21中的導電通孔組0、導電通孔組1、導電通孔組2各自的第四導電通孔，即第一訊號區21中的D3/0、D3/1、D3/2。
需要說明的是：如圖6A所示，對於第1個修復單元組，第一修復單元_1(第一訊號區21的D0/0、D0/1、D0/2)與第二修復單元_1(第一訊號區22 的D1/0、D1/1、D1/2)沿第一軸線AA’對稱，第三修復單元_1(第三訊號區23的D2/0、D2/1、D2/2)與第四修復單元_1(第四訊號區24的D3/0、D3/1、D3/2)沿第一軸線AA’對稱，第一修復單元_1(第一訊號區21的D0/0、D0/1、D0/2)與第四修復單元_1(第四訊號區24的D3/0、D3/1、D3/2)沿第二軸線BB’對稱，第二修復單元_1(第一訊號區22的D1/0、D1/1、D1/2)與第三修復單元_1(第三訊號區23的D2/0、D2/1、D2/2)沿第二軸線BB’對稱。同時，第2個~第4個修復單元組也具有類似的特點。
以下提供一種預設切換方向的示例以便更好的理解前述說明，但以下示例並非是唯一方案。
假設所有的導電通孔組0中的導電通孔均為正常導電通孔；第X修復單元中導電通孔的預設切換方向為：導電通孔組0中的第X導電通孔被允許切換至同一訊號區中的導電通孔組1中的第X導電通孔，導電通孔組1中的第X導電通孔被允許切換至同一訊號區中的導電通孔組2中的第X導電通孔；X取一、二、三或四。
也就是說，請參見圖6A，對於第1個修復單元組，第一修復單元_1中導電通孔的預設切換方向為：第一訊號區21中的D0/0——D0/1——D0/2；第二修復單元_1中導電通孔的預設切換方向為：第二訊號區22中的D1/0——D1/1——D1/2；第三修復單元_1中導電通孔的預設切換方向為：第三訊號區23中的D2/0——D2/1——D2/2；第四修復單元_1中導電通孔的預設切換方向為：第四訊號區24中的D3/0——D3/1——D3/2。
請參見圖6B，對於第2個修復單元組，第一修復單元_2中導電通孔的預設切換方向為：第二訊號區22中的D0/0——D0/1——D0/2；第二修復單元 _2中導電通孔的預設切換方向為：第一訊號區21中的D1/0——D1/1——D1/2；第三修復單元_2中導電通孔的預設切換方向為：第四訊號區24中的D2/0——D2/1——D2/2；第四修復單元_2中導電通孔的預設切換方向為：第三訊號區23中的D3/0——D3/1——D3/2。
請參見圖6C，對於第3個修復單元組，第一修復單元_3中導電通孔的預設切換方向為：第三訊號區23中的D0/0——D0/1——D0/2；第二修復單元_3中導電通孔的預設切換方向為：第四訊號區22中的D1/0——D1/1——D1/2；第三修復單元_3中導電通孔的預設切換方向為：第一訊號區21中的D2/0——D2/1——D2/2；第四修復單元_3中導電通孔的預設切換方向為：第二訊號區22中的D3/0——D3/1——D3/2。
請參見圖6D，對於第4個修復單元組，第一修復單元_4中導電通孔的預設切換方向為：第四訊號區24中的D0/0——D0/1——D0/2；第二修復單元_4中導電通孔的預設切換方向為：第三訊號區22中的D1/0——D1/1——D1/2；第三修復單元_4中導電通孔的預設切換方向為：第二訊號區23中的D2/0——D2/1——D2/2；第四修復單元_4中導電通孔的預設切換方向為：第二訊號區21中的D3/0——D3/1——D3/2。
需要說明的是，對於上述的每一修復單元，其中正常導電通孔和冗餘導電通孔的數量比例可以任意設置，例如1：2，2：1等。
為了方便理解，以下以正常導電通孔：冗餘導電通孔的數量=2：1的修復比例為例提供一種訊號切換相關電路的具體說明。為了實現上述切換過程，請參見圖6A、圖6B、圖6C和圖6D，邏輯晶片10還包括多個訊號選擇電路100，用於實現上述的導電通孔的切換。具體來說，每一訊號選擇電路100由資料選擇 器和多個驅動單元組成，訊號選擇電路100中的資料選擇器與多個導電通孔組連接，訊號選擇電路100中的驅動電路與邏輯晶片10的內部電路連接，從而經由訊號選擇電路100，可以選擇指定的一個導電通孔與邏輯晶片10的內部電路呈電接通狀態，因此可以執行導電通孔的切換。
以第1個修復單元組的第一修復單元_1(第一訊號區21中的D0/0、D0/1、D0/2)為例，請參見圖6A，D0/0、D0/1連接至第個訊號選擇電路100，且第個訊號選擇電路100將D0/0與邏輯電路10的內部電路接通；D0/1、D0/2連接至第個訊號選擇電路100，且第個訊號選擇電路100將D0/1與邏輯電路10的內部電路接通；那麼，若D0/0損壞，則第個訊號選擇電路100將D0/1與邏輯電路10的內部電路接通，即D0/0原本傳輸的訊號將由D0/1進行傳輸；同時第個訊號選擇電路100將D0/2與邏輯電路10的內部電路接通，即D0/1原本傳輸的訊號將由D0/2進行傳輸。其餘的修復單元請參照理解。
需要說明的是，圖6A~圖6D僅為預設切換方向的一種示例；預設切換方向其實具有非常靈活的選擇。以第一修復單元_1為例，其目前可以沿D0/0、D0/1、D0/2依次切換，也可以D0/2、D0/1、D0/0進行切換，或者以D0/1作為切換起點等等。當然，四種修復單元必須遵循前述的對稱特點，即若第一修復單元_1採用了其他的切換形式和正常導電通孔的定義，那麼第二修復單元_1、第三修復單元_1和第四修復單元_1也必須採用與之對應的切換形式和正常通孔的定義。
這樣，不同的修復單元的導電通孔位置、預設切換方向均保持上述的對稱關係，以便後續所形成的晶片堆疊結構可以通過直連構型實現訊號旋轉傳輸的關係，具體請參見後續說明。
在第二種具體的實施例中，請參見圖7，B=6，b取0、1、2、3、4或5。此時，同一通道訊號區域中每一訊號區中的導電通孔組0~導電通孔組5共構成4個修復單元組：將每一訊號區中的6個導電通孔組分別稱為導電通孔組0~導電通孔組5，所有訊號區中的導電通孔組b所構成的整體，其沿第一軸線AA’對稱且沿第二軸線BB’對稱；b5；即第一訊號區21中的導電通孔組0、第二訊號區22中的導電通孔組0、第三訊號區23中的導電通孔組0、第四訊號區24中的導電通孔組0所構成的整體，其沿第一軸線AA’對稱且沿第二軸線BB’對稱；第一訊號區21中的導電通孔組1、第二訊號區22中的導電通孔組1、第三訊號區23中的導電通孔組1、第四訊號區24中的導電通孔組1所構成的整體，其沿第一軸線AA’對稱且沿第二軸線BB’對稱；......
同一通道訊號區域中每一訊號區中的導電通孔組0~導電通孔組5共構成4個修復單元組：請參見圖8A，對於第1個修復單元組_A：(1)其中的第一修復單元_A包括：第一訊號區21中的導電通孔組0~導電通孔組5各自的第一導電通孔，即第一訊號區21中的D0/0、D0/1、D0/2、D0/3、D0/4、D0/5；(2)其中的第二修復單元_A包括：第二訊號區22中的導電通孔組0~導電通孔組5各自的第二導電通孔，即第二訊號區22中的D1/0、D1/1、D1/2、D1/3、D1/4、D1/5；(3)其中的第三修復單元_A包括：第三訊號區23中的導電通孔組0~導電通孔組5各自的第三導電通孔，即第三訊號區23中的D2/0、D2/1、D2/2、D2/3、D2/4、D2/5；(4)其中的第四修復單元_A包括：第四訊號區24中的導電通孔組0~導電通孔組5各自的第四導電通孔，即第四訊號區24中的D3/0、D3/1、D3/2、D3/3、D3/4、D3/5。
請參見圖8B，對於第2個修復單元組_B，(1)其中的第一修復單元_B包括：第二訊號區22中的導電通孔組0~導電通孔組5各自的第一導電通孔，即第二訊號區22中的D0/0、D0/1、D0/2、D0/3、D0/4、D0/5；(2)其中的第二修復單元_B包括：第一訊號區21中的導電通孔組0~導電通孔組5各自的第二導電通孔，即第一訊號區21中的D1/0、D1/1、D1/2、D1/3、D1/4、D1/5；(3)其中的第三修復單元_B包括：第四訊號區24中的導電通孔組0~導電通孔組5各自的第三導電通孔，即第四訊號區24中的D2/0、D2/1、D2/2、D2/3、D2/4、D2/5；(4)其中的第四修復單元_B包括：第三訊號區23中的導電通孔組0~導電通孔組5各自的第四導電通孔，即第三訊號區23中的D3/0、D3/1、D3/2、D3/3、D3/4、D3/5。
請參見圖8C，對於第3個修復單元組_C，其中的第一修復單元_C包括：第三訊號區23中的導電通孔組0~導電通孔組5各自的第一導電通孔，即第三訊號區23中的D0/0、D0/1、D0/2、D0/3、D0/4、D0/5；(2)其中的第二修復單元_C包括：第四訊號區24中的導電通孔組0~導電通孔組5各自的第二導電通孔，即第四訊號區24中的D1/0、D1/1、D1/2、D1/3、D1/4、D1/5；(3)其中的第三修復單元_C包括：第一訊號區21中的導電通孔組0~導電通孔組5各自的第三導電通孔，即第一訊號區21中的D2/0、D2/1、D2/2、D2/3、D2/4、D2/5；(4)其中的第四修復單元_C包括：第二訊號區22中的導電通孔組0~導電通孔組5各自的第四導電通孔，即第二訊號區22中的D3/0、D3/1、D3/2、D3/3、D3/4、D3/5。
請參見圖8D，對於第4個修復單元組_D，其中的第一修復單元包括：第四訊號區24中的導電通孔組0~導電通孔組5各自的第一導電通孔，即第四訊號區24中的D0/0、D0/1、D0/2、D0/3、D0/4、D0/5；(2)其中的第二修復單元_D包括：第三訊號區23中的導電通孔組0~導電通孔組5各自的第二導電通孔， 即第三訊號區23中的D1/0、D1/1、D1/2、D1/3、D1/4、D1/5；(3)其中的第四修復單元_D包括：第二訊號區22中的導電通孔組0~導電通孔組5各自的第三導電通孔，即第二訊號區22中的D2/0、D2/1、D2/2、D2/3、D2/4、D2/5；其中的第四修復單元_D包括：第一訊號區21中的導電通孔組0~導電通孔組5各自的第四導電通孔，即第一訊號區21中的D3/0、D3/1、D3/2、D3/3、D3/4、D3/5。
需要說明的是，如圖8A所示，第一修復單元_A(第一訊號區21中的D0/0、D0/1、D0/2、D0/3、D0/4、D0/5)與第二修復單元_A(第二訊號區22中的D1/0、D1/1、D1/2、D1/3、D1/4、D1/5)沿第一軸線AA’對稱，第四修復單元_A(第四訊號區24中的D3/0、D3/1、D3/2、D3/3、D3/4、D3/5)與第三修復單元_A(第三訊號區23中的D2/0、D2/1、D2/2、D2/3、D2/4、D2/5)沿第一軸線AA’對稱，第一修復單元_A(第一訊號區21中的D0/0、D0/1、D0/2、D0/3、D0/4、D0/5)與第四修復單元_A(第四訊號區24中的D3/0、D3/1、D3/2、D3/3、D3/4、D3/5)沿第二軸線BB’對稱，第二修復單元_A(第二訊號區22中的D1/0、D1/1、D1/2、D1/3)與第三修復單元_A(第三訊號區23中的D2/0、D2/1、D2/2、D2/3、D2/4、D2/5)沿第二軸線BB’對稱。同時，第2個~第4個修復單元組也具有類似的特點。
以下提供一種預設切換方向的示例以便更好的理解前述說明，但以下示例並非是唯一方案。
假設所有訊號區的導電通孔組2中的導電通孔均為正常導電通孔；第X修復單元中導電通孔的預設切換方向為：導電通孔組2中的第X導電通孔被允許切換至同一訊號區中的導電通孔組3中的第X導電通孔，導電通孔組3中的第X導電通孔被允許切換至同一訊號區中的導電通孔組4中的第X導電通 孔，導電通孔組4中的第X導電通孔被允許切換至同一訊號區中的導電通孔組1中的第X導電通孔；導電通孔組1中的第X導電通孔被允許切換至同一訊號區中的導電通孔組0中的第X導電通孔；導電通孔組0中的第X導電通孔被允許切換至同一訊號區中的導電通孔組5中的第X導電通孔。
請參見圖8A，第1個修復單元組_A的預設切換方向的說明如下：(a)第一修復單元_A中導電通孔的預設切換方向為：第一訊號區21中的D0/2——D0/3——D0/4——D0/1——D0/0——D0/5；(b)第二修復單元_A中導電通孔的預設切換方向為：第二訊號區22中的D1/2——D1/3——D1/4——D1/1——D1/0——D1/5；(c)第三修復單元_A中導電通孔的預設切換方向為：第三訊號區23中的D2/2——D2/3——D2/4——D2/1——D2/0——D2/5；(d)第四修復單元_A中導電通孔的預設切換方向為：第四訊號區24中的D3/2——D3/3——D3/4——D3/1——D3/0——D3/5；請參見圖8B，第2個修復單元組_B的預設切換方向的說明如下：(a)第一修復單元_B中導電通孔的預設切換方向為：第二訊號區22中的D0/2——D0/3——D0/4——D0/1——D0/0——D0/5；(b)第二修復單元_B中導電通孔的預設切換方向為：第一訊號區21中的D1/2——D1/3——D1/4——D1/1——D1/0——D1/5；(c)第三修復單元_B中導電通孔的預設切換方向為：第四訊號區24中的D2/2——D2/3——D2/4——D2/1——D2/0——D2/5；(d)第四修復單元_B中導電通孔的預設切換方向為：第三訊號區23中的D3/2——D3/3——D3/4——D3/1——D3/0——D3/5； 請參見圖8C，第3個修復單元組_C的預設切換方向的說明如下：(a)第一修復單元_C中導電通孔的預設切換方向為：第三訊號區23中的D0/2——D0/3——D0/4——D0/1——D0/0——D0/5；(b)第二修復單元_C中導電通孔的預設切換方向為：第四訊號區24中的D1/2——D1/3——D1/4——D1/1——D1/0——D1/5；(c)第二修復單元_C中導電通孔的預設切換方向為：第一訊號區21中的D2/2——D2/3——D2/4——D2/1——D2/0——D2/5；(d)第四修復單元_C中導電通孔的預設切換方向為：第二訊號區22中的D3/2——D3/3——D3/4——D3/1——D3/0——D3/5；請參見圖8D，第4個修復單元組_C的預設切換方向的說明如下：(a)第一修復單元_D中導電通孔的預設切換方向為：第四訊號區24中的D0/2——D0/3——D0/4——D0/1——D0/0——D0/5；(b)第二修復單元_D中導電通孔的預設切換方向為：第三訊號區23中的D1/2——D1/3——D1/4——D1/1——D1/0——D1/5；(c)第二修復單元_D中導電通孔的預設切換方向為：第二訊號區22中的D2/2——D2/3——D2/4——D2/1——D2/0——D2/5；(d)第四修復單元_D中導電通孔的預設切換方向為：第一訊號區21中的D3/2——D3/3——D3/4——D3/1——D3/0——D3/5；以下以正常導電通孔：冗餘導電通孔的數量=4：2的修復比例為例提供一種訊號切換相關電路的具體說明。以第1個修復單元組的第一修復單元_A(第一訊號區21的D0/0、D0/1、D0/2、D0/3、D0/4、D0/5)為例，請參見圖8A，D0/2、D0/3、D0/4連接至第個訊號選擇電路100，且第個訊號選擇電路100 將D0/2與邏輯電路10的內部電路接通；D0/3、D0/4、D0/1連接至第個訊號選擇電路100，且第個訊號選擇電路100將D0/3與邏輯電路10的內部電路接通；D0/4、D0/1、D0/0連接至第個訊號選擇電路100，且第個訊號選擇電路100將D0/3與邏輯電路10的內部電路接通，D0/1、D0/0、D0/5連接至第個訊號選擇電路100，且第個訊號選擇電路100將D0/1與邏輯電路10的內部電路接通；那麼，若D0/2損壞，則第個訊號選擇電路100將D0/3與邏輯電路10的內部電路接通，即D0/2原本傳輸的訊號將由D0/3進行傳輸；同時第個訊號選擇電路100將D0/4與邏輯電路10的內部電路接通，即D0/3原本傳輸的訊號將由D0/4進行傳輸，第個訊號選擇電路100將D0/1與邏輯電路10的內部電路接通，即D0/4原本傳輸的訊號將由D0/1進行傳輸，同時第個訊號選擇電路100將D0/0與邏輯電路10的內部電路接通，即D0/4原本傳輸的訊號將由D0/0進行傳輸。其餘的修復單元請參照理解。
類似的，圖8A~圖8D僅為預設切換方向的一種示例；預設切換方向同樣具有非常靈活的選擇。
還需要說明的是，在前述的舉例中，在每一訊號區中，導電通孔組0、導電通孔組1、導電通孔組2沿第一方向對齊；導電通孔組3、導電通孔組4、導電通孔組5沿第一方向對齊，導電通孔組2、導電通孔組3沿第二方向對齊，導電通孔組1、導電通孔組4沿第二方向對齊，導電通孔組0、導電通孔組5沿第二方向對齊，但這僅是一種示例，通孔組1~通孔組5可以分別處於同一訊號區的任意的位置。
這樣，不同的修復單元的導電通孔位置、預設切換方向均保持上述的對稱關係，以便後續所形成的晶片堆疊結構可以通過直連構型實現訊號旋轉傳輸的關係，具體請參見後續說明。
需要說明的是，對於同一個邏輯晶片，其可以採用如圖5的修復單元，或者採用如圖7的修復單元，或者同時採用如圖5和如圖7的兩種修復單元，或者包括更多種類的修復單元。
還需要說明的是，以上提及的導電通孔至少可以體現為矽通孔(Through Silicon Via，TSV)，具體是一種穿透矽晶圓/記憶晶片的垂直互連結構，例如圖1中的類型1；當然，導電通孔也可以採用圖1中的類型2，其與接觸結構共同實現訊號傳輸。在其他實施例中，也可以選用其他的電連接結構作為導電通孔。
導電通孔可以經由以下一種或多種工藝製備：先通孔工藝、中通孔工藝、後通孔工藝及背後通孔工藝。其中，先通孔工藝是指在器件，例如金屬氧化物半導體場效應電晶體(Metal Oxide Semiconductor Field Effect Transistor，MOSFET或簡稱MOS電晶體)器件結構製造之前，先進行通孔結構製造的一種通孔工藝方法。中間通孔工藝是在工藝流程的製造過程中形成的通孔結構，常常在形成器件之後，在製造疊層之前製造的通孔工藝。後通孔工藝是在後道(Back End of Line，BEOL)工藝處理結束後，從晶圓正面形成通孔的一種製造工藝。背後通孔工藝是在BEOL工藝處理結束後，從晶圓背面進行通孔結構的一種製造工藝。也就是說，先通孔工藝可以指先製作通孔，再製作電路；中間通孔工藝可以指先製作電路和部分金屬層，然後製作通孔，最後做剩餘的通孔；後通孔工藝和背後通孔工藝可以指先製作電路和金屬層，最後製作通孔。
綜上，本公開實施例提供了一種邏輯晶片，其中每一通道訊號區域中的修復單元組、正常導電通孔、預設切換方向具有特殊的對稱性，可以直接適用於面對面堆疊結構，無需兩套掩膜或者兩套通孔；由該邏輯晶片及(同樣具有該特點的)記憶晶片所形成的晶片堆疊結構能夠通過導電通孔的直連構型實現了訊號旋轉傳輸效果，寄生電阻和寄生電容都比較小；同時，通過對稱設置的修復單元，可以實現以上結構的冗餘修復功能，提高記憶晶片的穩定性。
本公開的另一實施例中，參見圖9，其示出了本公開實施例提供的一種記憶晶片30的結構示意圖，具體可以理解為有源面的剖面示意圖。如圖9所示，記憶晶片30包括m個通道(圖3以m=4為例進行示意)，m個通道沿第一方向依次排列，記憶晶片9具有沿第二方向延伸的且穿過記憶晶片的中心的晶片軸線YY’，m個通道關於晶片軸線YY’對稱；每一通道均包括沿第二方向依次分佈第一記憶陣列區域、通道訊號區域和第二記憶陣列區域，且每一通道訊號區域的中心與所屬通道的中心重合。在這裡，邏輯晶片10中的通道訊號區域的面積與記憶晶片30中的通道訊號區域的面積大小相同。特別的，邏輯晶片10的有源面的面積和記憶晶片30的有源面的面積可能相同，或者，邏輯晶片10的有源面的面積可能大於記憶晶片30的有源面的面積。
需要說明的是，在晶片製造過程中，為了區分晶片的不同通道，可以在記憶晶片30的參考通道(例如：第一通道)製作定位結構，以便後續封裝時，通過定位結構識別出參考通道的位置，同時結合晶片的有源面朝向識別其他通道。
圖9以m=4為例進行示出，下文也以m=4為例進行說明，但是m可以為任意正整數。具體來說，如果m為偶數，那麼m/2個通道位於全域訊號區域 沿第一方向的一側，其餘m/2個通道位於全域訊號區域沿第一方向的另一側；如果m為奇數，則第(m+1)/2個通道需要被分為兩部分分別位於全域訊號區域沿第一方向的兩側，同時其他的(m-1)/2個通道位於全域訊號區域沿第一方向的一側，其餘(m-1)/2個通道位於全域訊號區域沿第一方向的另一側。
圖9可視為記憶晶片30的有源面的剖視圖。如圖9所示，記憶晶片30的有源面的中心及其臨近區域被定義為全域訊號區域，此時第一通道、第二通道、全域訊號區域、第三通道和第四通道沿第一方向依次分佈。全域訊號區域所傳輸的訊號被記憶晶片的m個通道共同使用；而每一通道訊號區域所傳輸的訊號僅被所屬通道使用。
請參見圖10A，其具體示出了第一通道的通道訊號區域11、第二通道的通道訊號區域12、第三通道的通道訊號區域13、第四通道的通道訊號區域14的示意圖。圖10A省略了全域訊號區域。
如圖10A所示，每一通道訊號區域具有第一軸線AA’和第二軸線BB’，第一軸線AA’沿第一方向或者沿第二方向延伸，第二軸線BB’與和第一軸線AA’互相垂直且相交於所屬通道訊號區域的中心。圖4A以第一軸線AA’沿第一方向延伸為例進行示意，其他情況請適應性理解。
由於篇幅有限，後續圖式僅以一個通道訊號區域為例來說明修復單元組的組成和原理，但其實，所有的通道訊號區域的結構是相同的，即圖式中的通道訊號區域可以理解為通道訊號區域11、通道訊號區域12、通道訊號區域13、通道訊號區域14之中的任意一個。
請參見圖10A，每一通道訊號區域包括第一軸線AA’和第二軸線BB’，第一軸線AA’與記憶晶片的第一側邊平行，且第一軸線AA’和第二軸線BB’ 互相垂直交於所屬通道訊號區域的中心點。在圖11中，第一軸線AA’沿第一方向延伸，第二軸線BB’沿第二方向延伸，但這僅是一種示例而不構成具體限制。如圖10A所示，每一通道訊號區域沿第三方向被多個導電通孔貫穿，第一方向和第二方向平行於所述記憶晶片30的頂表面，第三方向垂直於記憶晶片30的頂表面。
記憶晶片30同樣具有類似於前述的邏輯晶片10中修復單元的結構，具體說明如下。
請參見圖10B，對於每一通道訊號區域，其中的多個導電通孔被劃分為多個修復單元組；每一修復單元組均包括第一修復單元、第二修復單元、第三修復單元和第四修復單元；第一修復單元和第二修復單元沿所屬通道訊號區域的第一軸線AA’對稱，第三修復單元和第四修復單元沿所屬通道訊號區域的第一軸線AA’對稱，第一修復單元和第四修復單元沿所屬通道訊號區域的第二軸線BB’對稱。
每一修復單元均包括至少一個冗餘導電通孔和至少一個正常導電通孔，任一正常導電通孔損壞時，正常導電通孔所傳輸的有效訊號沿預設切換方向切換至同一修復單元中的下一導電通孔；第一修復單元中的正常導電通孔和第二修復單元中的正常導電通孔一一對應且沿所屬通道訊號區域的第一軸線AA’對稱，第三修復單元中的正常導電通孔和四修復單元中的正常導電通孔一一對應且沿所屬通道訊號區域的第一軸線AA’對稱，第一修復單元中的正常導電通孔和第四修復單元中的正常導電通孔一一對應且沿所屬通道訊號區域的第二軸線BB’對稱。
特別的，對於邏輯晶片10，每一修復單元中的正常導電通孔均電連接至邏輯晶片10的內部電路。換句話說，請參考圖6A~圖6D、圖8A~圖8D， 每一修復單元均與對應的訊號選擇電路100連接，其中的任一導電通孔在被選為正常導電通孔時電連接到邏輯晶片的內部。
但是，對於記憶晶片30，僅第一修復單元中的導電通孔在用於傳輸有效訊號時電連接至記憶晶片30的內部電路，即僅有第一修復單元中的正常導電通孔時電連接至記憶晶片30的內部電路。示例性的，請參考後續的圖12A~圖12D，或14A~圖14D，僅有第一修復單元與對應的訊號選擇電路100連接，從而第一修復單元中的導電通孔在被選為正常導電通孔時電連接到邏輯晶片的內部；其餘第二修復單元~第四修復單元中的所有導電通孔與記憶晶片30的內部電路完全獨立，即使被選為正常導電通孔也不會電連接到記憶晶片30的內部。
在本公開實施中，對於每一修復單元組，第一修復單元中導電通孔的預設切換方向和第二修復單元中導電通孔的預設切換方向沿所屬通道訊號區域的第一軸線AA’對稱；第三修復單元中導電通孔的預設切換方向和第四修復單元中導電通孔的預設切換方向沿所屬通道訊號區域的第一軸線AA’對稱；第一修復單元中導電通孔的預設切換方向和第四修復單元中導電通孔的預設切換方向沿所屬通道訊號區域的第二軸線BB’對稱；第二修復單元中導電通孔的預設切換方向和第三修復單元中導電通孔的預設切換方向沿所屬通道訊號區域的第二軸線BB’對稱。
在一些實施例中，請參見圖10A，每一通道訊號區域被劃分2×2個訊號區，每一訊號區的導電通孔被劃分為分佈位置相同的n個導電通孔組，n為正整數，第一訊號區21中的導電通孔組和第二訊號區22中的導電通孔組一一對應且沿第一軸線AA’對稱，第三訊號區23中的導電通孔組和第四訊號區24中的導電通孔組一一對應且沿第一軸線AA’對稱，第一訊號區21中的導電通孔組和第四 訊號區24組中的導電通孔組一一對應且沿第二軸線BB’對稱；每一導電通孔組均包括呈現2×2陣列分佈的第一導電通孔、第二導電通孔D1、第三導電通孔D2和第四導電通孔D3。
各個訊號區中的導電通孔具有如下特點：(1)在同一通道訊號區域中，第一訊號區21中一個導電通孔組中的第一導電通孔、第二訊號區22中對應的導電通孔組中的第二導電通孔D1、第三訊號區23中對應的導電通孔組中的第三導電通孔D2、第四訊號區24中對應的導電通孔組中的第四導電通孔D3所構成的整體，其沿第一軸線AA’對稱且沿第二軸線BB’對稱；(2)在同一通道訊號區域中，第一訊號區21中一個導電通孔組中的第二導電通孔D1、第二訊號區22中對應的導電通孔組中的第一導電通孔、第三訊號區23中對應的導電通孔組中的第四導電通孔D3、第四訊號區24中對應的導電通孔組中的第三導電通孔D2所構成的整體，其沿第一軸線AA’對稱且沿第二軸線BB’對稱；(3)在同一通道訊號區域中，第一訊號區21中一個導電通孔組中的第三導電通孔D2、第二訊號區22中對應的導電通孔組中的第四導電通孔D3、第三訊號區23中對應的導電通孔組中的第一導電通孔、第四訊號區24中對應的導電通孔組中的第二導電通孔D1所構成的整體，其沿第一軸線AA’對稱且沿第二軸線BB’對稱；(4)在同一通道訊號區域中，第一訊號區21中一個導電通孔組中的第四導電通孔D3、第二訊號區22中對應的導電通孔組中的第三導電通孔D2、第三訊號區23中對應的導電通孔組中的第二導電通孔D1、第四訊號區24中對應 的導電通孔組中的第一導電通孔所構成的整體，其沿第一軸線AA’對稱且沿第二軸線BB’對稱。
應理解，在圖10A中，每一導電通孔組中的4個導電通孔呈現2×2陣列分佈，但是在其他的實施例中，每一電通孔組中的4個導電通孔可以任意分佈，遵守以上對稱原則即可。
為了更好的理解，後續圖式僅以一個通道訊號區域為例來說明修復單元組的組成和原理，特別的，所有的通道訊號區域採用完全相同的結構，即圖式中的通道訊號區域可以理解為通道訊號區域11、通道訊號區域12、通道訊號區域13、通道訊號區域14之中的任意一個。
在一些實施例中，將每一訊號區中的B個導電通孔組稱為1個導電通孔組合，所有訊號區中對應的導電通孔組合中的導電通孔組b所構成的整體，其沿第一軸線AA’對稱且沿第二軸線BB’對稱，B為小於等於n的正整數，b為小於B的自然數。
同一通道訊號區域中每一訊號區中對應的1個導電通孔組合共構成4個修復單元組：(1)對於第1個修復單元組，其中的第一修復單元包括：第一訊號區21中的導電通孔組合中所有導電通孔組各自的第一導電通孔D0；其中的第二修復單元包括：第二訊號區22中的導電通孔組合中所有導電通孔組各自的第二導電通孔D1；其中的第三修復單元包括：第三訊號區23中的導電通孔組合中所有導電通孔組各自的第三導電通孔D2；其中的第四修復單元包括：第四訊號區24中的導電通孔組合中所有導電通孔組各自的第四導電通孔D3； (2)對於第2個修復單元組，其中的第一修復單元包括：第二訊號區22中的導電通孔組合中所有導電通孔組各自的第一導電通孔D0；其中的第二修復單元包括：第一訊號區21中的導電通孔組合中所有導電通孔組各自的第二導電通孔D1；其中的第三修復單元包括：第四訊號區24中的導電通孔組合中所有導電通孔組各自的第三導電通孔D2；其中的第四修復單元包括：第三訊號區23中的導電通孔組合中所有導電通孔組各自的第四導電通孔D3；(3)對於第3個修復單元組，其中的第一修復單元包括：第三訊號區23中的導電通孔組合中所有導電通孔組各自的第一導電通孔D0；其中的第二修復單元包括：第四訊號區24中的導電通孔組合中所有導電通孔組各自的第二導電通孔D1；其中的第三修復單元包括：第一訊號區21中的導電通孔組合中所有導電通孔組各自的第三導電通孔D2；其中的第四修復單元包括：第二訊號區22中的導電通孔組合中所有導電通孔組各自的第四導電通孔D3；(4)對於第4個修復單元組，其中的第一修復單元包括：第四訊號區24中的導電通孔組合中所有導電通孔組各自的第一導電通孔D0；其中的第二修復單元包括：第三訊號區23中的導電通孔組合中所有導電通孔組各自的第二導電通孔D1；其中的第四修復單元包括：第二訊號區22中的導電通孔組合中所有導電通孔組各自的第三導電通孔D2；其中的第四修復單元包括：第一訊號區21中的導電通孔組合中所有導電通孔組各自的第四導電通孔D3。
需要說明的是，對於同一個邏輯晶片10而言，B可以有多個取值，例如同一邏輯晶片10中，既有4個導電通孔組構成的導電通孔組合，也有6個導電通孔組構成的導電通孔組合，或者具有更多形式。但是，無論包含多少個導電通孔組，每一導電通孔組合必定形成4個修復單元組。
在第一種具體的實施例中，請參見圖11，B=3，b取0、1或2。此時，同一通道訊號區域中每一訊號區中的導電通孔組0~導電通孔組2共構成4個修復單元組：請參見圖12A，對於第1個修復單元組_1：(1)其中的第一修復單元_1包括：第一訊號區21中的導電通孔組0、導電通孔組1、導電通孔組2各自的第一導電通孔，即第一訊號區21中的D0/0、D0/1、D0/2；(2)其中的第二修復單元_1包括：第二訊號區22中的導電通孔組0、導電通孔組1、導電通孔組2各自的第二導電通孔，即第二訊號區22中的D1/0、D1/1、D1/2；(3)其中的第三修復單元_1包括：第三訊號區23中的導電通孔組0、導電通孔組1、導電通孔組2各自的第三導電通孔，即第三訊號區23中的D2/0、D2/1、D2/2；(4)其中的第四修復單元_1包括：第四訊號區24中的導電通孔組0、導電通孔組1、導電通孔組2各自的第四導電通孔，即第四訊號區24中的D3/0、D3/1、D3/2。
請參見圖12B，對於第2個修復單元組_2，(1)其中的第一修復單元_2包括：第二訊號區22中的導電通孔組0、導電通孔組1、導電通孔組2各自的第一導電通孔，即第二訊號區22中的D0/0、D0/1、D0/2；(2)其中的第二修復單元_2包括：第一訊號區21中的導電通孔組0、導電通孔組1、導電通孔組2各自的第二導電通孔，即第一訊號區21中的D1/0、D1/1、D1/2；(3)其中的第三修復單元_2包括：第四訊號區24中的導電通孔組0、導電通孔組1、導電通孔組2各自的第三導電通孔，即第四訊號區24中的D2/0、D2/1、D2/2；(4)其中的第四修復單元_2包括：第三訊號區23中的導電通孔組0、導電通孔組1、導電通孔組2各自的第四導電通孔，即第三訊號區23中的D3/0、D3/1、D3/2。
請參見圖12C，對於第3個修復單元組_3，(1)其中的第一修復單元_3包括：第三訊號區23中的導電通孔組0、導電通孔組1、導電通孔組2各自的第一導電通孔，即第三訊號區23中的D0/0、D0/1、D0/2；(2)其中的第二修復單元_3包括：第四訊號區24中的導電通孔組0、導電通孔組1、導電通孔組2各自的第二導電通孔，即第四訊號區24中的D1/0、D1/1、D1/2；(3)其中的第三修復單元_3包括：第一訊號區21中的導電通孔組0、導電通孔組1、導電通孔組2各自的第三導電通孔，即第一訊號區21中的D2/0、D2/1、D2/2；(4)其中的第四修復單元_3包括：第二訊號區22中的導電通孔組0、導電通孔組1、導電通孔組2各自的第四導電通孔，即第二訊號區22中的D3/0、D3/1、D3/2。
請參見圖12D，對於第4個修復單元組_4，(1)其中的第一修復單元_4包括：第四訊號區24中的導電通孔組0、導電通孔組1、導電通孔組2各自的第一導電通孔，即第四訊號區24中的D0/0、D0/1、D0/2；(2)其中的第二修復單元_4包括：第三訊號區23中的導電通孔組0、導電通孔組1、導電通孔組2各自的第二導電通孔，即第三訊號區23中的D2/0、D2/1、D2/2；(3)其中的第三修復單元_4包括：第二訊號區22中的導電通孔組0、導電通孔組1、導電通孔組2各自的第三導電通孔，即第二訊號區22中的D2/0、D2/1、D2/2；(4)其中的第四修復單元_4包括：第一訊號區21中的導電通孔組0、導電通孔組1、導電通孔組2各自的第四導電通孔，即第一訊號區21中的D3/0、D3/1、D3/2。
以下提供一種預設切換方向的示例以便更好的理解前述說明，但以下示例並非是唯一方案。
在一些實施例中，請參見圖11，導電通孔組0中的導電通孔均為正常導電通孔。如前述，僅有第一修復單元中的正常導電通孔會接入記憶晶片的 內部，因此任一第一修復單元中導電通孔的預設切換方向為：導電通孔組0中的第一導電通孔被允許切換至同一訊號區中的導電通孔組1中的第一導電通孔，導電通孔組1中的第一導電通孔被允許切換至同一訊號區中的導電通孔組2中的第一導電通孔。
也就是說，請參見圖12A，對於第1個修復單元組，第一修復單元_1中導電通孔的預設切換方向為：第一訊號區21中的D0/0——D0/1——D0/2；請參見圖12B，對於第2個修復單元組，第一修復單元_2中導電通孔的預設切換方向為：第二訊號區22中的D0/0——D0/1——D0/2；請參見圖12C，對於第3個修復單元組，第一修復單元_3中導電通孔的預設切換方向為：第三訊號區23中的D0/0——D0/1——D0/2；請參見圖12D，對於第4個修復單元組，第一修復單元_4中導電通孔的預設切換方向為：第四訊號區24中的D0/0——D0/1——D0/2。
為了方便理解，以下以正常導電通孔：冗餘導電通孔的數量=2：1的修復比例為例提供一種訊號切換相關電路的具體說明。
為了實現上述切換過程，請參見圖12A~圖12D，記憶晶片30還包括多個訊號選擇電路100，用於實現上述的導電通孔的切換。以第1個修復單元組的第一修復單元_1為例，請參見圖12A，D0/0、D0/1連接至第個訊號選擇電路100，且第個訊號選擇電路100將D0/0與邏輯電路10的內部電路接通；D0/1、D0/2連接至第個訊號選擇電路100，且第個訊號選擇電路100將D0/1與邏輯電路10的內部電路接通；那麼，若D0/0損壞，則第個訊號選擇電路100將D0/1與邏輯電路10的內部電路接通，即D0/0原本傳輸的訊號將由D0/1進行傳輸；同時第個訊號選擇電路100將D0/2與邏輯電路10的內部電路接通，即D0/1原本傳輸的訊號將由D0/2進行傳輸。但是，對於第二修復單元~第四修復單元，其並未 設置訊號選擇電路100，無論其中的導電通孔作為正常導電通孔還是冗餘導電通孔均是不接入記憶晶片30的，因此記憶晶片的修復單元中傳輸訊號的導電通孔的切換只是由於邏輯晶片10中傳輸訊號的導電通孔發生切換而跟隨進行的，對於記憶晶片30來說其實是無感知的，因此本實施例僅著重強調了第一修復單元的預設切換方向。
其餘的修復單元請參照理解。
需要說明的是圖12A~圖12D僅為預設切換方向的一種示例；預設切換方向其實具有非常靈活的選擇。以第一修復單元_1為例，其目前可以沿D0/0、D0/1、D0/2依次切換，也可以D0/2、D0/1、D0/0進行切換，或者以D0/1作為切換起點等等。
這樣，不同的修復單元的導電通孔位置、預設切換方向均保持上述的對稱關係，以保證後續所形成的晶片堆疊結構可以通過直連構型實現訊號旋轉傳輸的關係，具體請參見後續說明。
在第二種具體的實施例中，請參見圖13，B=6，b取0、1、2、3、4或5。此時，同一通道訊號區域中每一訊號區中的導電通孔組0~導電通孔組5共構成4個修復單元組：請參見圖14A，對於第1個修復單元組_A：(1)其中的第一修復單元_A包括：第一訊號區21中的導電通孔組0~導電通孔組5各自的第一導電通孔，即第一訊號區21中的D0/0、D0/1、D0/2、D0/3、D0/4、D0/5；(2)其中的第二修復單元_A包括：第二訊號區22中的導電通孔組0~導電通孔組5各自的第二導電通孔，即第二訊號區22中的D1/0、D1/1、D1/2、D1/3、D1/4、D1/5；(3)其中的第三修復單元_A包括：第三訊號區23中的所述導電通孔組0~導電通孔組5 各自的第三導電通孔，即第三訊號區23中的D2/0、D2/1、D2/2、D2/3、D2/4、D2/5；(4)其中的第四修復單元_A包括：第四訊號區24中的所述導電通孔組0~導電通孔組5各自的第四導電通孔，即第四訊號區24中的D3/0、D3/1、D3/2、D3/3、D3/4、D3/5。
請參見圖14B，對於第2個修復單元組_B，(1)其中的第一修復單元_B包括：第二訊號區22中的所述導電通孔組0~導電通孔組5各自的第一導電通孔，即第二訊號區22中的D0/0、D0/1、D0/2、D0/3、D0/4、D0/5，即第二訊號區22中的D1/0、D1/1、D1/2、D1/3、D1/4、D1/5；(2)其中的第二修復單元_B包括：第一訊號區21中的所述導電通孔組0~導電通孔組5各自的第二導電通孔，即第一訊號區21中的D1/0、D1/1、D1/2、D1/3、D1/4、D1/5；(3)其中的第三修復單元_B包括：第四訊號區中的所述導電通孔組0~導電通孔組5各自的第三導電通孔，即第四訊號區24中的D2/0、D2/1、D2/2、D2/3、D2/4、D2/5；(4)其中的第四修復單元_B包括：第三訊號區23中的所述導電通孔組0~導電通孔組5各自的第四導電通孔，即第三訊號區23中的D3/0、D3/1、D3/2、D3/3、D3/4、D3/5。
請參見圖14C，對於第3個修復單元組_C，其中的第一修復單元_C包括：第三訊號區23中的所述導電通孔組0~導電通孔組5各自的第一導電通孔，即第三訊號區23中的D0/0、D0/1、D0/2、D0/3、D0/4、D0/5；(2)其中的第二修復單元_C包括：第四訊號區24中的所述導電通孔組0~導電通孔組5各自的第二導電通孔，即第四訊號區24中的D1/0、D1/1、D1/2、D1/3、D1/4、D1/5；(3)其中的第三修復單元_C包括：第一訊號區21中的所述導電通孔組0~導電通孔組5各自的第三導電通孔，即第一訊號區21中的D2/0、D2/1、D2/2、D2/3、D2/4、 D2/5；(4)其中的第四修復單元_C包括：第二訊號區22中的所述導電通孔組0~導電通孔組5各自的第四導電通孔，即第二訊號區22中的D3/0、D3/1、D3/2、D3/3、D3/4、D3/5。
請參見圖14D，對於第4個修復單元組_D，其中的第一修復單元包括：第四訊號區24中的所述導電通孔組0~導電通孔組5各自的第一導電通孔，即第四訊號區24中的D0/0、D0/1、D0/2、D0/3、D0/4、D0/5；(2)其中的第二修復單元_D包括：第三訊號區23中的所述導電通孔組0~導電通孔組5各自的第二導電通孔，即第三訊號區23中的D1/0、D1/1、D1/2、D1/3、D1/4、D1/5；(3)其中的第四修復單元_D包括：第二訊號區22中的所述導電通孔組0~導電通孔組5各自的第三導電通孔，即第二訊號區22中的D2/0、D2/1、D2/2、D2/3、D2/4、D2/5；其中的第四修復單元_D包括：第一訊號區21中的所述導電通孔組0~導電通孔組5各自的第四導電通孔，即第一訊號區21中的D3/0、D3/1、D3/2、D3/3、D3/4、D3/5。
以下提供一種預設切換方向的示例以便更好的理解前述說明，但以下示例並非是唯一方案。
假設所有訊號區的導電通孔組0中的導電通孔均為正常導電通孔，請參見圖14A~請參見圖14D，第一修復單元中導電通孔的預設切換方向為：導電通孔組2中的第一導電通孔被允許切換至同一訊號區中的導電通孔組3中的第一導電通孔，導電通孔組3中的第一導電通孔被允許切換至同一訊號區中的導電通孔組4中的第一導電通孔，導電通孔組4中的第一導電通孔被允許切換至同一訊號區中的導電通孔組1中的第一導電通孔；導電通孔組1中的第一導電通孔 被允許切換至同一訊號區中的導電通孔組0中的第一導電通孔；導電通孔組0中的第一導電通孔被允許切換至同一訊號區中的導電通孔組5中的第一導電通孔。
也就是說，請參見圖14A，第一修復單元_A中導電通孔的預設切換方向為：第一訊號區21中的D0/2——D0/3——D0/4——D0/1——D0/0——D0/5；請參見圖14B，第一修復單元_B中導電通孔的預設切換方向為：第二訊號區22中的D0/2——D0/3——D0/4——D0/1——D0/0——D0/5；請參見圖14C，第一修復單元_C中導電通孔的預設切換方向為：第三訊號區23中的D0/2——D0/3——D0/4——D0/1——D0/0——D0/5；請參見圖14D，第一修復單元_D中導電通孔的預設切換方向為：第四訊號區24中的D0/2——D0/3——D0/4——D0/1——D0/0——D0/5；。
以下以正常導電通孔：冗餘導電通孔的數量=4：2的修復比例為例提供一種訊號切換相關電路的具體說明。以第1個修復單元組的第一修復單元_A為例，請參見圖14A，D0/2、D0/3、D0/4連接至第個訊號選擇電路100，且第個訊號選擇電路100將D0/2與邏輯電路10的內部電路接通；D0/3、D0/4、D0/1連接至第個訊號選擇電路100，且第個訊號選擇電路100將D0/3與邏輯電路10的內部電路接通；D0/4、D0/1、D0/0連接至第個訊號選擇電路100，且第個訊號選擇電路100將D0/3與邏輯電路10的內部電路接通，D0/1、D0/0、D0/5連接至第個訊號選擇電路100，且第個訊號選擇電路100將D0/1與邏輯電路10的內部電路接通；那麼，若D0/2損壞，則第個訊號選擇電路100將D0/3與邏輯電路10的內部電路接通，即D0/2原本傳輸的訊號將由D0/3進行傳輸；同時第個訊號選擇電路100將D0/4與邏輯電路10的內部電路接通，即D0/3原本傳輸的訊 號將由D0/4進行傳輸，第個訊號選擇電路100將D0/1與邏輯電路10的內部電路接通，即D0/4原本傳輸的訊號將由D0/1進行傳輸，同時第個訊號選擇電路100將D0/0與邏輯電路10的內部電路接通，即D0/4原本傳輸的訊號將由D0/0進行傳輸。其餘的修復單元請參照理解。
類似的，對於記憶晶片30僅有第一修復單元中的導電通孔(即填充純白圖案的導電通孔)與對應的訊號選擇電路100連接；同樣的，對於第二修復單元~第四修復單元，無論其中的導電通孔作為正常導電通孔還是冗餘導電通孔均是不接入記憶晶片30的，因此記憶晶片的修復單元中傳輸訊號的導電通孔的切換只是由於邏輯晶片10中傳輸訊號的導電通孔發生切換而跟隨進行的，對於記憶晶片30來說其實是無感知的，因此本實施例僅著重強調了第一修復單元的預設切換方向。
本公開實施例提供了一種記憶晶片30，其中每一通道訊號區域中的導電通孔關於第一軸線AA’對稱且關於第二軸線BB’對稱，同時由該導電通孔進一步組成的修復單元的切換方向同樣遵循對稱原則，以上記憶晶片在形成晶片堆疊結構時不僅具有較小的寄生電容和寄生電阻，還實現面對面堆疊方式；同時，本公開實施例還提供了該結構下冗餘修復的相關機制。
本公開的又一實施例中，參見圖15，其示出了本公開實施例提供的一種晶片堆疊結構40的組成結構示意圖。如圖15所示，晶片堆疊結構40包括前述的邏輯晶片10和至少一個堆疊單元，且邏輯晶片10和至少一個堆疊單元沿第三方向依次堆疊；每一堆疊單元包括沿第三方向堆疊的第一記憶晶片31、第二記憶晶片32、第三記憶晶片33和第四記憶晶片34；邏輯晶片10，且第一記憶 晶片31、第二記憶晶片32、第三記憶晶片33和第四記憶晶片34的結構均為前述的記憶晶片30。第三方向垂直於每一晶片的頂表面。
對於每一堆疊單元，第一記憶晶片31和第二記憶晶片32以面對面的方式堆疊，第二記憶晶片32和第三記憶晶片33以背對背的方式堆疊，第三記憶晶片33和第四記憶晶片34以面對面的方式堆疊；第1個堆疊單元中的第一記憶晶片31和邏輯晶片10以背對面的方式堆疊，或者，第1個堆疊單元中的第一記憶晶片31和邏輯晶片10以背對背的方式堆疊。
在本公開實施例中，面對面堆疊是指：兩個晶片的頂表面與頂表面沿第三方向約呈對齊狀態，且兩個晶片的中心點、頂表面的第一軸線AA’和第二軸線BB’均沿第三方向對齊；背對背堆疊是指兩個晶片的頂表面與頂表面沿第三方向約呈對齊狀態；面對背堆疊是指：一個晶片的頂表面與另一個晶片的底表面沿第三方向約呈對齊狀態。在未指明邏輯晶片或記憶晶片時，“晶片”既可以指代邏輯晶片也可以指代記憶晶片。
需要說明的是，在一種可能中，對於面對面連接的2個晶片，兩者的接合表面(中導電通孔沿第三方向對齊的位置)通過混合鍵合結構(Hybrid bonding，也稱為鍵合柱)實現電連接；對於背對背連接或者對於背對面連接的2個晶片，兩者的接合表面(中導電通孔沿第三方向對齊的位置)通過導電凸塊(UBump，也稱為微凸點)實現電連接。
在另一種可能中，對於面對面連接的2個晶片或者對於背對背連接的2個晶片或者對於背對面連接的2個晶片，兩者的接合表面(中導電通孔沿第三方向對齊的位置)均通過混合鍵合結構實現連接。
在又一種可能中，對於面對面連接的2個晶片或者對於背對背連接的2個晶片或者對於背對面連接，兩者的接合表面(中導電通孔沿第三方向對齊的位置)均通過導電凸塊實現連接。
在這裡，以上晶片可以指邏輯晶片10，也可以是指記憶晶片30。
需要說明的是，相較於導電凸塊工藝，使用混合鍵合工藝的面對面連接能夠使相鄰記憶晶片之間貼合更加緊密，基本上沒有空隙，從而大幅度減小晶片堆疊結構的高度，這也是面對面堆疊的優勢之一。當然，背對背連接的2個記憶晶片也可以通過混合鍵合結構實現連接，但是其連線性能弱於通過導電凸塊工藝實現連接的情況。這樣，本公開實施例中，晶片堆疊結構支援面對面堆疊，性能更好。
如前述，邏輯晶片10和每一記憶晶片均具有n個修復單元組，且邏輯晶片10中的n個修復單元組、每一第一記憶晶片31中的n個修復單元組、每一第二記憶晶片32中的n個修復單元組、每一第三記憶晶片33中的n個修復單元組、每一第四記憶晶片34中的n個修復單元組一一對應且沿第三方向對齊，從而在某一導電通孔損壞時，邏輯晶片10和每一記憶晶片0將同步執行訊號切換操作。
在一些實施例中，邏輯晶片10包括沿第一方向排列的m個通道訊號區域，每一記憶晶片均具有沿第一方向排列的m個通道，且每一通道均包括沿第二方向依次分佈的第一記憶陣列區域、通道訊號區域和第二記憶陣列區域；第一方向、第二方向和第三方向兩兩垂直，第一方向和第二方向平行於每一晶片的頂表面。
特別的，圖15中示出了2個第二方向，其原因在於為了清楚示意，相鄰的2個晶片的透視角度不同，從而分別對應一個第二方向。
應理解，邏輯晶片10或每一記憶晶片均可以劃分為高位傳輸區域和低位元傳輸區域，後續的圖式中的箭頭統一位於晶片的高位傳輸區域。特別的，本公開實施例中的高位傳輸區域和低位元傳輸區域僅僅是區分記憶晶片的兩個區域，並不具有附加的其他限制，與資料傳輸過程中常說的高位資料和低位元資料均沒有任何關係。
在第1種具體的實施例中，請參見圖17A，在邏輯晶片10和第一記憶晶片31以背對背的方式堆疊，且邏輯晶片10和每一所述記憶晶片30各自的第一軸線AA’均沿第一方向延伸(即第二軸線AA’將所屬晶片劃分為高位傳輸區域和低位元傳輸區域)的情況下，邏輯晶片10的高位傳輸區域、第一記憶晶片31的高位傳輸區域、第二記憶晶片32的低位元傳輸區域、第三記憶晶片33的低位元傳輸區域、第四記憶晶片34的高位傳輸區域沿第三方向對齊；邏輯晶片10的低位元傳輸區域、第一記憶晶片31的低位元傳輸區域、第二記憶晶片32的高位傳輸區域、第三記憶晶片33的高位傳輸區域、第四記憶晶片34的低位元傳輸區域沿第三方向對齊。
各個晶片的通道訊號區域具有以下對齊關係：邏輯晶片10中的第m-i個通道訊號區域與第一記憶晶片31中的第i+1通道中的通道訊號區域、第二記憶晶片32中的第i+1通道中的通道訊號區域、第三記憶晶片33中的第m-i通道中的通道訊號區域和第四記憶晶片34中的第m-i通道中的通道訊號區域沿第三方向對齊；其中，i為小於m的自然數。
圖17A以m=4為例進行示出，此時： (1)邏輯晶片10中的第4個通道訊號區域14、第一記憶晶片31中的第一通道中的通道訊號區域11沿第三方向對齊、第二記憶晶片32中的第一通道中的通道訊號區域11沿第三方向對齊、第三記憶晶片33中的第四通道中的通道訊號區域14沿第三方向對齊、第四記憶晶片34中的第四通道中的通道訊號區域14沿第三方向對齊；(2)邏輯晶片10中的第3個通道訊號區域13、第一記憶晶片31中的第二通道中的通道訊號區域12沿第三方向對齊、第二記憶晶片32中的第二通道中的通道訊號區域12沿第三方向對齊、第三記憶晶片33中的第三通道中的通道訊號區域13沿第三方向對齊、第四記憶晶片34中的第三通道中的通道訊號區域13沿第三方向對齊；(3)邏輯晶片10中的第2個通道訊號區域12、第一記憶晶片31中的第三通道中的通道訊號區域13沿第三方向對齊、第二記憶晶片32中的第三通道中的通道訊號區域13沿第三方向對齊、第三記憶晶片33中的第二通道中的通道訊號區域12沿第三方向對齊、第四記憶晶片34中的第二通道中的通道訊號區域12沿第三方向對齊；(4)邏輯晶片10中的第1個通道訊號區域11、第一記憶晶片31中的第四通道中的通道訊號區域14沿第三方向對齊、第二記憶晶片32中的第四通道中的通道訊號區域14沿第三方向對齊、第三記憶晶片33中的第一通道中的通道訊號區域11沿第三方向對齊、第四記憶晶片34中的第一通道中的通道訊號區域11沿第三方向對齊。
在第2種具體的實施例中，請參見圖18A(以m=4為例進行圖示)，在邏輯晶片10和第一記憶晶片31以背對背的方式堆疊，且邏輯晶片10和每一記 憶晶片各自的第二軸線BB’沿第一方向延伸(即第二軸線BB’將所屬晶片劃分為高位傳輸區域和低位元傳輸區域)的情況下，邏輯晶片10的低位元傳輸區域、第一記憶晶片31的高位傳輸區域、第二記憶晶片32的高位傳輸區域、第三記憶晶片33的低位元傳輸區域、第四記憶晶片34的低位元傳輸區域沿第三方向對齊；邏輯晶片10的高位傳輸區域、第一記憶晶片31的低位元傳輸區域、第二記憶晶片32的低位元傳輸區域、第三記憶晶片33的高位傳輸區域、第四記憶晶片34的高位傳輸區域沿第三方向對齊。
具體的，各個晶片的通道訊號區域具有以下對稱關係：邏輯晶片10中的第i+1個通道訊號區域與第一記憶晶片31中的第i+1通道中的通道訊號區域、第二記憶晶片32中的第m-i通道中的通道訊號區域、第三記憶晶片33中的第m-i通道中的通道訊號區域和第四記憶晶片34中的第i+1通道中的通道訊號區域沿第三方向對齊；其中，i為小於m的自然數。
圖18A以m=4為例進行示出，此時：(1)邏輯晶片10中的第1個通道訊號區域11、第一記憶晶片31中的第一通道中的通道訊號區域11、第二記憶晶片32中的第四通道中的通道訊號區域14、第三記憶晶片33中的第四通道中的通道訊號區域14、第四記憶晶片34中的第一通道中的通道訊號區域11沿第三方向對齊；(2)邏輯晶片10中的第2個通道訊號區域12、第一記憶晶片31中的第二通道中的通道訊號區域12、第二記憶晶片32中的第三通道中的通道訊號區域13、第三記憶晶片33中的第三通道中的通道訊號區域13沿第三方向對齊、第四記憶晶片34中的第二通道中的通道訊號區域12沿第三方向對齊； (3)邏輯晶片10中的第3個通道訊號區域13、第一記憶晶片31中的第三通道中的通道訊號區域13、第二記憶晶片32中的第二通道中的通道訊號區域12、第三記憶晶片33中的第二通道中的通道訊號區域12、第四記憶晶片34中的第三通道中的通道訊號區域13沿第三方向對齊；(4)邏輯晶片10中的第4個通道訊號區域14、第一記憶晶片31中的第四通道中的通道訊號區域14、第二記憶晶片32中的第一通道中的通道訊號區域11、第三記憶晶片33中的第一通道中的通道訊號區域11、第四記憶晶片34中的第四通道中的通道訊號區域14沿第三方向對齊。
簡單來說，對於圖17A~圖18B，邏輯晶片10與第四記憶晶片34的擺放方式相同。
還需要說明的是，記憶晶片30和邏輯晶片31的每一通道中的通道訊號區域均被劃分為呈陣列分佈的2×2個訊號區。請參見圖17B或者圖18B，針對於沿第三方向對齊的多個通道訊號區域，具有以下特點：(1)屬於邏輯晶片10的第四訊號區24、屬於第一記憶晶片31中的第一訊號區21、屬於第二記憶晶片32的第二訊號區22、屬於第三記憶晶片33的第三訊號區23、屬於第四記憶晶片34的第四訊號區24沿第三方向對齊；(2)屬於邏輯晶片10的第三訊號區23、屬於第一記憶晶片31的第二訊號區22、屬於第二記憶晶片32的第一訊號區21、屬於第三記憶晶片33的第四訊號區24、屬於第四記憶晶片34的第三訊號區23沿第三方向對齊；(3)屬於邏輯晶片10的第二訊號區22、屬於第一記憶晶片31的第三訊號區23、屬於第二記憶晶片32的第四訊號區24、屬於第三記憶晶片33的第一訊號區21、屬於第四記憶晶片34的第二訊號區22沿第三方向對齊； (4)屬於邏輯晶片10的第一訊號區21、屬於第一記憶晶片31的第四訊號區24、屬於第二記憶晶片32的第三訊號區23、屬於第三記憶晶片33的第二訊號區22、屬於第四記憶晶片34的第一訊號區21沿第三方向對齊。
在一些實施例中，每一訊號區均包括分佈位置相同的n個導電通孔組，在每一通道訊號區域中，第一訊號區的導電通孔區和第二訊號區的導電通孔組一一對應且關於第一軸線對稱，第三訊號區的導電通孔區和第四訊號區的導電通孔組一一對應且關於第一軸線對稱，第一訊號區的導電通孔區和第四訊號區的導電通孔組一一對應且關於第二軸線對稱。同時，不同的通道訊號區域中的導電通孔組一一對應且(相對於所屬訊號區的中心的)分佈位置相同；每一導電通孔組包括第一導電通孔、第二導電通孔、第三導電通孔和第四導電通孔。
請參見圖17B或者圖18B，針對於沿第三方向對齊的多個訊號區：(1)屬於邏輯晶片10的第四導電通孔D3、屬於第一記憶晶片31的第一導電通孔D0、屬於第二記憶晶片32的第二導電通孔D1、屬於第三記憶晶片33的第三導電通孔D2、屬於第四記憶晶片34的第四導電通孔D3沿第三方向對齊；(2)屬於邏輯晶片10的第三導電通孔D2、屬於第一記憶晶片31的第二導電通孔D1、屬於第二記憶晶片32的第一導電通孔D0、屬於第三記憶晶片33的第四導電通孔D3、屬於第四記憶晶片34的第三導電通孔D2沿第三方向對齊；(3)屬於邏輯晶片10的第二導電通孔D1、屬於第一記憶晶片31的第三導電通孔D2、屬於第二記憶晶片32的第四導電通孔D3、屬於第三記憶晶 片33的第一導電通孔D0、屬於第四記憶晶片34的第二導電通孔D1沿第三方向對齊；(4)屬於邏輯晶片10的第一導電通孔D0、屬於第一記憶晶片31的第四導電通孔D3、屬於第二記憶晶片32的第三導電通孔D2、屬於第三記憶晶片33的第二導電通孔D1、屬於第四記憶晶片34的第一導電通孔D0沿第三方向對齊；其中，沿第三方向對齊的多個導電通孔耦接以形成一條訊號傳輸通道。
請參見圖16A，在按照第1種及第2種具體的實施例進行堆疊時，各個晶片的修復單元具有以下關係：(a)邏輯晶片10中的一個第四修復單元、第一記憶晶片31中的一個第一修復單元、第二記憶晶片32中的一個第二修復單元、第三記憶晶片33中的一個第三修復單元、第四記憶晶片34中的一個第四修復單元沿第三方向對齊，且同步執行導電通孔切換操作；(b)邏輯晶片10中的一個第三修復單元、第一記憶晶片31中的一個第二修復單元、第二記憶晶片32中的一個第一修復單元、第三記憶晶片33中的一個第四修復單元、第四記憶晶片34中的一個第三修復單元沿第三方向對齊，且同步執行導電通孔切換操作；(c)邏輯晶片10中的一個第二修復單元、第一記憶晶片31中的一個第三修復單元、第二記憶晶片32中的一個第四修復單元、第三記憶晶片33中的一個第一修復單元、第四記憶晶片34中的一個第二修復單元沿第三方向對齊，且同步執行導電通孔切換操作；(d)邏輯晶片10中的一個第一修復單元、第一記憶晶片31中的一個第四修復單元、第二記憶晶片32中的一個第三修復單元、第三記憶晶片33中 的一個第二修復單元、第四記憶晶片34中的一個第一修復單元沿第三方向對齊，且同步執行導電通孔切換操作。
需要說明的是，對於邏輯晶片10來說，其中的每個修復單元都耦接至內部電路，即每個修復單元中的正常導電通孔均與邏輯晶片10的內部電路電接通；但是對於記憶晶片來說，僅有第一修復單元耦接至內部電路，即僅有第一修復單元中的正常導電通孔均與記憶晶片的內部電路電接通，第二修復單元、第三修復單元和第四修復單元中的所有導電通孔與邏輯晶片10的內部電路是隔離的。
圖17C以圖5和圖11的修復單元組的劃分形式、且第1種具體的實施例的堆疊方式為例示出了邏輯晶片10的一個修復單元組、以及對應的各個記憶晶片中第一修復單元的對稱及切換方向的示意圖，其他修復單元進行了省略。也就是說，在圖17C中，邏輯晶片10中曲線箭頭指示的第一修復單元、第二修復單元、第三修復單元和第四修復單元均耦接至內部電路；但是，對於記憶晶片，僅有曲線箭頭指示的第一修復單元耦接至內部電路。
圖7和圖13的修復單元組所形成的晶片堆疊結構同樣具有以上特點，請相應理解。
這樣，晶片堆疊結構40的修復單元沿第三方向是對齊的，而且具有對稱的切換方向，從而可以實現同於切換功能。
在第3種具體的實施例中，請參見圖19A(以m=4為例進行圖示)，在邏輯晶片10和第一記憶晶片31以背對背的方式堆疊，且邏輯晶片10和每一記憶晶片各自的第一軸線AA’沿第一方向延伸(即第一軸線AA’將所屬晶片劃分為高位傳輸區域和低位元傳輸區域)的情況下，邏輯晶片10的低位元傳輸區域、 第一記憶晶片31的高位傳輸區域、第二記憶晶片32的低位元傳輸區域、第三記憶晶片33的低位元傳輸區域、第四記憶晶片34的高位傳輸區域沿第三方向對齊；邏輯晶片10的高位傳輸區域、第一記憶晶片31的低位元傳輸區域、第二記憶晶片32的高位傳輸區域、第三記憶晶片33的高位傳輸區域、第四記憶晶片34的低位元傳輸區域沿第三方向對齊。
具體的，各個晶片的通道訊號區域具有以下對稱關係：邏輯晶片10中的第i+1個通道訊號區域與第一記憶晶片31中的第i+1通道中的通道訊號區域、第二記憶晶片32中的第i+1通道中的通道訊號區域、第三記憶晶片33中的第m-i通道中的通道訊號區域和第四記憶晶片34中的第m-i通道中的通道訊號區域沿第三方向對齊；其中，i為小於m的自然數。
圖19A以m=4為例進行圖示，此時：(1)邏輯晶片10中的第1個通道訊號區域11、第一記憶晶片31中的第一通道中的通道訊號區域11、第二記憶晶片32中的第一通道中的通道訊號區域11、第三記憶晶片33中的第四通道中的通道訊號區域14、第四記憶晶片34中的第四通道中的通道訊號區域14沿第三方向對齊；(2)邏輯晶片10中的第2個通道訊號區域12、第一記憶晶片31中的第二通道中的通道訊號區域12、第二記憶晶片32中的第二通道中的通道訊號區域12、第三記憶晶片33中的第三通道中的通道訊號區域13、第四記憶晶片34中的第三通道中的通道訊號區域13沿第三方向對齊；(3)邏輯晶片10中的第3個通道訊號區域13、第一記憶晶片31中的第三通道中的通道訊號區域13、第二記憶晶片32中的第三通道中的通道訊號 區域13、第三記憶晶片33中的第二通道中的通道訊號區域12、第四記憶晶片34中的第二通道中的通道訊號區域12沿第三方向對齊；(4)邏輯晶片10中的第4個通道訊號區域14、第一記憶晶片31中的第四通道中的通道訊號區域14、第二記憶晶片32中的第四通道中的通道訊號區域14、第三記憶晶片33中的第一通道中的通道訊號區域11、第四記憶晶片34中的第一通道中的通道訊號區域11沿第三方向對齊。
在第4種具體的實施例中，請參見圖20A(以m=4為例進行圖示)，在m=4且邏輯晶片10和第一記憶晶片31以背對背的方式堆疊，且邏輯晶片10和每一記憶晶片各自的第二軸線BB’沿第一方向延伸(即第二軸線BB’將所屬晶片劃分為高位傳輸區域和低位元傳輸區域)的情況下，邏輯晶片10的高位傳輸區域、第一記憶晶片31的高位傳輸區域、第二記憶晶片32的高位傳輸區域、第三記憶晶片33的低位元傳輸區域、第四記憶晶片34的低位元傳輸區域沿第三方向對齊；邏輯晶片10的低位元傳輸區域、第一記憶晶片31的低位元傳輸區域、第二記憶晶片32的低位元傳輸區域、第三記憶晶片33的高位傳輸區域、第四記憶晶片34的高位傳輸區域沿第三方向對齊。
具體的，各個晶片的通道訊號區域具有以下對稱關係：邏輯晶片10中的第m-i個通道訊號區域與第一記憶晶片31中的第i+1通道中的通道訊號區域、第二記憶晶片32中的第m-i通道中的通道訊號區域、第三記憶晶片33中的第m-i通道中的通道訊號區域和第四記憶晶片34中的第i+1通道中的通道訊號區域沿第三方向對齊；其中，i為小於m的自然數。
(1)邏輯晶片10中的第4個通道訊號區域14、第一記憶晶片31中的第一通道中的通道訊號區域11、第二記憶晶片32中的第四通道中的通道訊號 區域14、第三記憶晶片33中的第四通道中的通道訊號區域14、第四記憶晶片34中的第一通道中的通道訊號區域11沿第三方向對齊；(2)邏輯晶片10中的第3個通道訊號區域13、第一記憶晶片31中的第二通道中的通道訊號區域12、第二記憶晶片32中的第三通道中的通道訊號區域13、第三記憶晶片33中的第三通道中的通道訊號區域13、第四記憶晶片34中的第二通道中的通道訊號區域12沿第三方向對齊；(3)邏輯晶片10中的第2個通道訊號區域12、第一記憶晶片31中的第三通道中的通道訊號區域13、第二記憶晶片32中的第二通道中的通道訊號區域12、第三記憶晶片33中的第二通道中的通道訊號區域12、第四記憶晶片34中的第三通道中的通道訊號區域13沿第三方向對齊；(4)邏輯晶片10中的第1個通道訊號區域11、第一記憶晶片31中的第四通道中的通道訊號區域14、第二記憶晶片32中的第一通道中的通道訊號區域11、第三記憶晶片33中的第一通道中的通道訊號區域11、第四記憶晶片34中的第四通道中的通道訊號區域14沿第三方向對齊。
簡單來說，對於圖19A~20B，邏輯晶片10與第二記憶晶片32的擺放方式相同。
在一些實施例中，請參圖19B和圖20B，記憶晶片和邏輯晶片10的每一通道中的通道訊號區域均被劃分為呈陣列分佈的2×2個訊號區。請參見圖19B和圖19B，針對於沿第三方向對齊的多個通道訊號區域：(1)屬於邏輯晶片10的第二訊號區22、屬於第一記憶晶片31的第一訊號區21、屬於第二記憶晶片32的第二訊號區22、屬於第三記憶晶片33的第三訊號區23、屬於第四記憶晶片34的第四訊號區24沿第三方向對齊； (2)屬於邏輯晶片10的第一訊號區21、屬於第一記憶晶片31的第二訊號區22、屬於第二記憶晶片32的第一訊號區21、屬於第三記憶晶片33的第四訊號區24、屬於第四記憶晶片34的第三訊號區23沿第三方向對齊；(3)屬於邏輯晶片10的第四訊號區24、屬於第一記憶晶片31的第三訊號區23、屬於第二記憶晶片32的第四訊號區24、屬於第三記憶晶片33的第一訊號區21、屬於第四記憶晶片34的第二訊號區22沿第三方向對齊；(4)屬於邏輯晶片10的第三訊號區23、屬於第一記憶晶片31的第四訊號區24、屬於第二記憶晶片32的第三訊號區23、屬於第三記憶晶片33的第二訊號區22、屬於第四記憶晶片34的第一訊號區21沿第三方向對齊。
請參見圖19B或圖19B，記憶晶片和邏輯晶片10的每一訊號區均包括分佈位置相同的n個導電通孔組，每一導電通孔組包括第一導電通孔、第二導電通孔、第三導電通孔和第四導電通孔。
針對於沿第三方向對齊的多個訊號區：(1)屬於邏輯晶片10的第二導電通孔D1、屬於第一記憶晶片31的第一導電通孔D0、屬於第二記憶晶片32的第二導電通孔D1、屬於第三記憶晶片33的第三導電通孔D2、屬於第四記憶晶片34的第四導電通孔D3沿第三方向對齊；(2)屬於邏輯晶片10的第一導電通孔D0、屬於第一記憶晶片31的第二導電通孔D1、屬於第二記憶晶片32的第一導電通孔D0、屬於第三記憶晶片33的第四導電通孔D3、屬於第四記憶晶片34的第三導電通孔D2沿第三方向對齊； (3)屬於邏輯晶片10的第四導電通孔D3、屬於第一記憶晶片31的第三導電通孔D2、屬於第二記憶晶片32的第四導電通孔D3、屬於第三記憶晶片33的第一導電通孔D0、屬於第四記憶晶片34的第二導電通孔D1沿第三方向對齊；(4)屬於邏輯晶片10的第三導電通孔D2、屬於第一記憶晶片31的第四導電通孔D3、屬於第二記憶晶片32的第三導電通孔D2、屬於第三記憶晶片33的第二導電通孔D1、屬於第四記憶晶片34的第一導電通孔D0沿第三方向對齊；其中，沿第三方向對齊的多個導電通孔耦接以形成一條訊號傳輸通道。
請參見圖16B，針對於第3種及第4種具體的實施例，各個晶片的修復單元具有以下關係：(a)邏輯晶片10中的一個第二修復單元、第一記憶晶片31中的一個第一修復單元、第二記憶晶片32中的一個第二修復單元、第三記憶晶片33中的一個第三修復單元、第四記憶晶片34中的一個第四修復單元沿第三方向對齊，且同步執行導電通孔切換操作；(b)邏輯晶片10中的一個第一修復單元、第一記憶晶片31中的一個第二修復單元、第二記憶晶片32中的一個第一修復單元、第三記憶晶片33中的一個第四修復單元、第四記憶晶片34中的一個第三修復單元沿第三方向對齊，且同步執行導電通孔切換操作；(c)邏輯晶片10中的一個第四修復單元、第一記憶晶片31中的一個第三修復單元、第二記憶晶片32中的一個第四修復單元、第三記憶晶片33中 的一個第一修復單元、第四記憶晶片34中的一個第二修復單元沿第三方向對齊，且同步執行導電通孔切換操作；(d)邏輯晶片10中的一個第三修復單元、第一記憶晶片31中的一個第四修復單元、第二記憶晶片32中的一個第三修復單元、第三記憶晶片33中的一個第二修復單元、第四記憶晶片34中的一個第一修復單元沿第三方向對齊，且同步執行導電通孔切換操作。
同樣的，晶片堆疊結構40的修復單元沿第三方向是對齊的，而且具有對稱的切換方向，從而可以實現同於切換功能。
為了更方便的理解晶片堆疊結構40的訊號切換過程，下面針對具體的工作場景對訊號切換進行說明：利用圖5提供的邏輯晶片10和圖11提供的記憶晶片30通過圖17A的堆疊形式形成的晶片堆疊結構40，假設每個修復單元為2：1修復。請參考圖21，其提供了晶片堆疊結構40的訊號傳輸示意圖。
圖21示出了每一晶片中的其中一個修復單元組，針對各自的修復單元組，每一記憶晶片僅存在2個訊號選擇電路100，從而使得該修復單元組中僅第一修復單元中的兩個導電通孔與記憶晶片的內部電路連接，即僅有2條導電通孔組成的訊號通道與記憶晶片的內部電路連接，而邏輯晶片10中存在8個訊號選擇電路，從而使得該修復單元組中每一修復單元中的2個導電通孔與邏輯晶片的內部電路連接，即4個修復單元中共有8條導電通孔組成的訊號通道與邏輯晶片的內部電路連接，進而使得邏輯晶片10可以分別通過2條訊號導通與對應的記憶晶片實現連接以進行訊號交互。
請參見圖21-圖22B，提供以下示例性的工作場景： 以邏輯晶片10中第四訊號區中的D3/0、D3/1、D3/2組成的第四修復單元，第一記憶晶片31中第一訊號區中的D0/0、D0/1、D0/2組成的第一修復單元，第二記憶晶片32中第二訊號區中的D1/0、D1/1、D1/2組成的第二修復單元，第三記憶晶片33中第三訊號區中的D2/0、D2/1、D2/2組成的第三修復單元、第四記憶晶片34中第四訊號區中的D3/0、D3/1、D3/2組成的第四修復單元為例，說明訊號切換的具體過程。
如圖21所示，邏輯晶片10中第四訊號區中的D3/0、第一記憶晶片31中第一訊號區中的D0/0、第二記憶晶片32中第二訊號區中的D1/0、第三記憶晶片33中第三訊號區中的D2/0、第四記憶晶片34中第四訊號區中的D3/0連接形成一條訊號通道(第一條正常訊號通道)；同時，邏輯晶片10中第四訊號區中的D3/1、第一記憶晶片31中第一訊號區中的D0/1、第二記憶晶片32中第二訊號區中的D1/1、第三記憶晶片33中第三訊號區中的D2/1、第四記憶晶片34中第四訊號區中的D3/1連接形成一條訊號通道(第二條正常訊號通道)，且以上均為正常導電通孔；同時，邏輯晶片10中第四訊號區中的D3/2、第一記憶晶片31中第一訊號區中的D0/2、第二記憶晶片32中第二訊號區中的D1/2、第三記憶晶片33中第三訊號區中的D2/2、第四記憶晶片34中第四訊號區中的D3/2連接形成一條訊號通道(第一條冗餘訊號通道)；在各個導電通孔均正常的情況下，請參見圖22A，邏輯晶片10中的訊號選擇電路100a將D3/0與內部電路接通，第一記憶晶片31中的訊號選擇電路100c將D0/0與內部電路接通，從而第一條正常訊號通道用於傳輸有效訊號(記為signal1)，且邏輯晶片10能夠通過訊號選擇電路100a從D3/0中發送/接收有效 訊號signal1，第一記憶晶片31能夠通過訊號選擇電路100c從D0/0接收/發送有效訊號signal1；類似的，邏輯晶片10中的訊號選擇電路100b將D3/1與內部電路接通，第二條正常訊號通道發送/接收另一有效訊號(記為signal2)，第一記憶晶片31中的訊號選擇電路100d將D0/1與內部電路接通，從而接收/發送有效訊號signal2；請參見圖22B，假設第一條正常訊號通道之中任意一個導電通孔損壞，即對應的第一條正常訊號通道無法使用，此時需要利用冗餘訊號通道進行修復，那麼對於邏輯晶片10，訊號選擇電路100a將D0/1與內部電路接通，用於代替原本的D0/0發送/接收有效訊號signal1；訊號選擇電路100b將D0/2與內部電路接通，用於代替原本的D0/1發送/接收有效訊號signal2；與此同時，對於第一記憶晶片31，訊號選擇電路100c將D0/1與內部電路接通，用於代替原本的D0/0接收/發送有效訊號signal1；訊號選擇電路100d將D0/2與內部電路接通，用於代替原本的D0/1接收/發送有效訊號signal12；從而完成第一條正常訊號通道向第二條正常訊號通道以及第二條正常訊號通道向第一條冗餘訊號通道的切換工作。
下面針對以下具體的工作場景對訊號切換進行具體說明：利用圖7提供的邏輯晶片10和圖13提供的記憶晶片30通過圖17A的堆疊形式所形成的晶片堆疊結構40，假設每個修復單元為4：2修復。請參考圖23，其提供了晶片堆疊結構40的訊號傳輸示意圖。
請參見圖23-圖24B，提供以下示例性的工作場景：以邏輯晶片10中第四訊號區中D3/0、D3/1、D3/2、D3/3、D3/4、D3/5組成的第四修復單元、第一記憶晶片31中第一訊號區中D0/0、D0/1、D0/2、 D0/3、D0/4、D0/5組成的第一修復單元、第二記憶晶片32中第二訊號區中D1/0、D1/1、D1/2、D1/3、D0/4、D1/5組成的第二修復單元、第三記憶晶片33中第三訊號區中D2/0、D2/1、D2/2、D2/3、D2/4、D2/5組成的第三修復單元、第四記憶晶片34中第四訊號區中D3/0、D3/1、D3/2、D3/3、D3/4、D3/5組成的第四修復單元為例，說明訊號切換的具體過程。
如圖23所示，邏輯晶片10中第四訊號區中D3/2、第一記憶晶片31中第一訊號區中D0/2、第二記憶晶片32中第二訊號區中D1/2、第三記憶晶片33中第三訊號區中D2/2、第四記憶晶片34中第四訊號區中D3/2連接形成一條訊號通道(第一條正常訊號通道)；邏輯晶片10中第四訊號區中D3/3、第一記憶晶片31中第一訊號區中D0/3、第二記憶晶片32中第二訊號區中D1/3、第三記憶晶片33中第三訊號區中D2/3、第四記憶晶片34中第四訊號區中D3/3連接形成一條訊號通道(第二條正常訊號通道)；邏輯晶片10中第四訊號區中D3/4、第一記憶晶片31中第一訊號區中D0/4、第二記憶晶片32中第二訊號區中D1/4、第三記憶晶片33中第三訊號區中D2/4、第四記憶晶片34中第四訊號區中D3/4連接形成一條訊號通道(第三條正常訊號通道)；邏輯晶片10中第四訊號區中D3/1、第一記憶晶片31中第一訊號區中D0/1、第二記憶晶片32中第二訊號區中D1/1、第三記憶晶片33中第三訊號區中D2/1、第四記憶晶片34中第四訊號區中D3/0連接形成一條訊號通道(第四條正常訊號通道)；且以上均為正常導電通孔；同時，邏輯晶片10中第四訊號區中D3/0、第一記憶晶片31中第一訊號區中D0/0、第二記憶晶片32中第二訊號區中D1/0、第三記憶晶片33中第三訊號區中D2/0、第四記憶晶片34中第四訊號區中D3/0連接形成一條訊號通道(第一條冗餘訊號通道)；邏輯晶片10中第四訊號區中D3/5、第一記憶晶片31中第 一訊號區中D0/5、第二記憶晶片32中第二訊號區中D1/5、第三記憶晶片33中第三訊號區中D2/5、第四記憶晶片34中第四訊號區中D3/5連接形成一條訊號通道(第二條冗餘訊號通道)；在各個導電通孔均正常的情況下，請參見圖24A，邏輯晶片10中的訊號選擇電路100A將D3/2與內部電路接通，第一記憶晶片31中的訊號選擇電路100E將D0/2與內部電路接通，從而第一條正常訊號通道用於傳輸有效訊號(記為signal1)，具體的，邏輯晶片10能夠通過訊號選擇電路100A從D2/6中發送/接收有效訊號signal1，第一記憶晶片31能夠通過訊號選擇電路100E從D1/1接收/發送有效訊號signal1；類似的，邏輯晶片10中的訊號選擇電路100B將D3/3與內部電路接通，第二條正常訊號通道發送/接收另一有效訊號(記為signal2)，第一記憶晶片31中的訊號選擇電路100F將D0/3與內部電路接通，從而接收/發送有效訊號signal2；邏輯晶片10中的訊號選擇電路100C將D3/4與內部電路接通，第二條正常訊號通道發送/接收另一有效訊號(記為signal3)，第一記憶晶片31中的訊號選擇電路100G將D0/4與內部電路接通，從而接收/發送有效訊號signal3；邏輯晶片10中的訊號選擇電路100D將D3/4與內部電路接通，第二條正常訊號通道發送/接收另一有效訊號(記為signal4)，第一記憶晶片31中的訊號選擇電路100H將D0/4與內部電路接通，從而接收/發送有效訊號signal4。
請參見圖24B，假設第一條正常訊號通道無法使用，此時需要利用冗餘訊號通道進行修復，那麼對於邏輯晶片10，訊號選擇電路100A將D3/3與內部電路接通，用於代替原本的D3/2發送/接收有效訊號signal1；訊號選擇電路100B將D3/4與內部電路接通，用於代替原本的D3/3發送/接收有效訊號signal2；訊號 選擇電路100C將D3/1與內部電路接通，用於代替原本的D3/4發送/接收有效訊號signal3；訊號選擇電路100D將D3/0與內部電路接通，用於代替原本的D3/1發送/接收有效訊號signal4；同時，對於第一記憶晶片31，訊號選擇電路100E將D0/3與內部電路接通，用於代替原本的D1/2接收/發送有效訊號signal1；訊號選擇電路100F將D0/4與內部電路接通，用於代替原本的D0/3接收/發送有效訊號signal12；訊號選擇電路100G將D0/1與內部電路接通，用於代替原本的D0/4接收/發送有效訊號signal13；訊號選擇電路100H將D0/0與內部電路接通，用於代替原本的D0/1接收/發送有效訊號signal15；從而完成第一條正常訊號通道向第二條正常訊號通道、第二條正常訊號通道向第三條正常訊號通道、第三條正常訊號通道向第四條正常訊號通道、第四條正常訊號通道向第一條冗餘訊號通道的切換工作。
同時，從圖17B、圖18B、圖19B、圖20B、圖21-圖24B均可以看出，對於晶片堆疊結構40而言，自下而上的訊號傳輸路徑將類似於如下形式：請參見圖17B、圖18B，邏輯晶片10中的第四導電通孔D3(或邏輯晶片10中的第四導電通孔D1，請參見圖19B、圖20B)——第一記憶晶片31中的第一導電通孔D0——第二記憶晶片32中的第二導電通孔D1——第三記憶晶片33中的第三導電通孔D2——第四記憶晶片34中的第四導電通孔D3......”進行傳輸。也就是說，對於晶片堆疊結構40，從物理角度來說，其中的導電通孔依然為直連構型，但是從導電通孔在有源面上的絕對位置來說，其中的導電通孔又可以視為功能上的旋轉構型，即通過物理上的直連構型實現了類似圖2B的訊號傳輸效果(即導電通孔D0-導電通孔D1-導電通孔D2-導電通孔D3......這樣的旋轉傳輸效果)。簡單來 說，圖2B中的晶片堆疊結構40需要物理上的螺旋結構，其中必然存在橫向的互連結構，而本公開實施例中的晶片堆疊結構40在物理上是直連結構，無需橫向的互連結構，寄生電阻大幅度減小，傳送速率和傳輸性能得到大幅提升。
本公開的再一實施例中，參見圖25，其示出了本公開實施例提供的一種記憶體的組成結構示意圖。如圖25所示，該記憶體70包括前述實施例的晶片堆疊結構40。
在一些實施例中，該晶片堆疊結構40可以應用於記憶體70。其中，記憶體70可以是諸如靜態隨機存取記憶體(Static Random Access Memory，SRAM)、動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)、同步動態隨機存取記憶體(Synchronous Dynamic Random Access Memory，SDRAM)、雙倍數據速率同步動態隨機存取記憶體(Double Data Rate SDRAM，DDR SDRAM)等等，這裡對此並不作具體限定。
在本公開實施例中，對於該記憶體70而言，可以減小晶片面積，減少晶片製造成本。
對於本公開實施例未披露的細節，可以參照前述實施例的描述而理解。
以上，僅為本公開的較佳實施例而已，並非用於限定本公開的保護範圍。
需要說明的是，在本公開中，術語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者裝置不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者裝置所固有的要素。在沒有更多限制的情況 下，由語句“包括一個......”限定的要素，並不排除在包括該要素的過程、方法、物品或者裝置中還存在另外的相同要素。
上述本公開實施例序號僅僅為了描述，不代表實施例的優劣。
本公開所提供的幾個方法實施例中所揭露的方法，在不衝突的情況下可以任意組合，得到新的方法實施例。
本公開所提供的幾個產品實施例中所揭露的特徵，在不衝突的情況下可以任意組合，得到新的產品實施例。
本公開所提供的幾個方法或設備實施例中所揭露的特徵，在不衝突的情況下可以任意組合，得到新的方法實施例或設備實施例。
以上所述，僅為本公開的具體實施方式，但本公開的保護範圍並不局限於此，任何熟悉本技術領域的技術人員在本公開揭露的技術範圍內，可輕易想到變化或替換，都應涵蓋在本公開的保護範圍之內。因此，本公開的保護範圍應以所述權利要求的保護範圍為准。
10:邏輯晶片
11~14:通道訊號區域
21:第一訊號區
22:第二訊號區
23:第三訊號區
24:第四訊號區
AA’:第一軸線
BB’:第二軸線

Claims (27)

  1. 一種邏輯晶片，所述邏輯晶片包括沿第一方向依次排列的m個通道訊號區域，所述邏輯晶片具有沿第二方向延伸的且穿過所述邏輯晶片的中心的晶片軸線，m個所述通道訊號區域關於所述晶片軸線對稱；m為正整數；每一所述通道訊號區域具有第一軸線和第二軸線，所述第一軸線沿所述第一方向或者所述第二方向延伸，所述第二軸線和所述第一軸線互相垂直且相交於所屬通道訊號區域的中心；每一所述通道訊號區域沿第三方向被多個導電通孔貫穿，所述第一方向、所述第二方向和所述第三方向兩兩垂直，所述第一方向和所述第二方向平行於所述邏輯晶片的頂表面，所述第三方向垂直於所述邏輯晶片的頂表面；對於每一所述通道訊號區域，其中的多個導電通孔被劃分為多個修復單元組；每一所述修復單元組均包括第一修復單元、第二修復單元、第三修復單元和第四修復單元；所述第一修復單元和所述第二修復單元沿所屬通道訊號區域的第一軸線對稱，所述第三修復單元和所述第四修復單元沿所屬通道訊號區域的第一軸線對稱，所述第一修復單元和所述第四修復單元沿所屬通道訊號區域的第二軸線對稱；每一所述修復單元均包括至少一個冗餘導電通孔和至少一個正常導電通孔，在任一所述正常導電通孔損壞時，所述正常導電通孔所傳輸的有效訊號沿預設切換方向切換至同一所述修復單元中的下一導電通孔；任一所述修復單元中的任一導電通孔在用於傳輸有效訊號時電連接至所述邏輯晶片的內部電路；所述第一修復單元中的正常導電通孔和所述第二修復單元中的正常導電通孔一一對應且沿所屬通道訊號區域的第一軸線對稱，所述第三修復單元中的正常導電通孔和所述第四修復單元中的正常導電通孔一一對應且沿所屬通道訊號區域的第一軸線對稱，所述第一修復單元中的正常導電通孔和所述第四修復單元中的正常導電通孔一一對應且沿所屬通道訊號區域的第二軸線對稱。
  2. 如請求項1所述的邏輯晶片，其中，對於每一所述修復單元組，所述第一修復單元中導電通孔的預設切換方向和所述第二修復單元中導電通孔的預設切換方向沿所屬通道訊號區域的第一軸線對稱；所述第三修復單元中導電通孔的預設切換方向和所述第四修復單元中導電通孔的預設切換方向沿所屬通道訊號區域的第一軸線對稱；所述第一修復單元中導電通孔的預設切換方向和所述第四修復單元中導電通孔的預設切換方向沿所屬通道訊號區域的第二軸線對稱；所述第二修復單元中導電通孔的預設切換方向和所述第三修復單元中導電通孔的預設切換方向沿所屬通道訊號區域的第二軸線對稱。
  3. 如請求項2所述的邏輯晶片，其中，每一所述通道訊號區域被劃分2×2個訊號區，每一所述訊號區的導電通孔被劃分為分佈位置相同的n個導電通孔組，n為正整數；在同一所述通道訊號區域中，第一訊號區中的導電通孔組和第二訊號區中的導電通孔組一一對應且沿所屬通道訊號區域的第一軸線對稱，第三訊號區中的導電通孔組和第四訊號區中的導電通孔組一一對應且沿所屬通道訊號區域的第一軸線對稱，所述第一訊號區中的導電通孔組和所述第四訊號區中的導電通孔組一一對應且沿所屬通道訊號區域的第二軸線對稱；每一所述導電通孔組均包括第一導電通孔、第二導電通孔、第三導電通孔和第四導電通孔；在同一所述通道訊號區域中，所述第一訊號區中一個導電通孔組中的第一導電通孔、所述第二訊號區中對應的導電通孔組中的第二導電通孔、所述第三訊號區中對應的導電通孔組中的第三導電通孔、所述第四訊號區中對應的導電通孔組中的第四導電通孔所構成的整體，其沿所述第一軸線對稱且沿所述第二軸線對稱；在同一所述通道訊號區域中，所述第一訊號區中一個導電通孔組中的第二導電通孔、所述第二訊號區中對應的導電通孔組中的第一導電通孔、所述第三訊號區中對應的導電通孔組中的第四導電通孔、所述第四訊號區中對應的導電通孔組中的第三導電通孔所構成的整體，其沿所述第一軸線對稱且沿所述第二軸線對稱；在同一所述通道訊號區域中，所述第一訊號區中一個導電通孔組中的第三導電通孔、所述第二訊號區中對應的導電通孔組中的第四導電通孔、所述第三訊號區中對應的導電通孔組中的第一導電通孔、所述第四訊號區中對應的導電通孔組中的第二導電通孔所構成的整體，其沿所述第一軸線對稱且沿所述第二軸線對稱；在同一所述通道訊號區域中，所述第一訊號區中一個導電通孔組中的第四導電通孔、所述第二訊號區中對應的導電通孔組中的第三導電通孔、所述第三訊號區中對應的導電通孔組中的第二導電通孔、所述第四訊號區中對應的導電通孔組中的第一導電通孔所構成的整體，其沿所述第一軸線對稱且沿所述第二軸線對稱。
  4. 如請求項3所述的邏輯晶片，其中，將每一所述訊號區中的B個導電通孔組稱為1個導電通孔組合，所有訊號區中對應的導電通孔組合中的導電通孔組b所構成的整體，其沿所述第一軸線對稱且沿所述第二軸線對稱，B為小於等於n的正整數，b為小於B的自然數；同一所述通道訊號區域中每一所述訊號區中對應的1個導電通孔組合共構成4個所述修復單元組：對於第1個所述修復單元組，其中的所述第一修復單元包括：所述第一訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第一導電通孔；其中的所述第二修復單元包括：所述第二訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第二導電通孔；其中的所述第三修復單元包括：所述第三訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第三導電通孔；其中的所述第四修復單元包括：所述第四訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第四導電通孔；對於第2個所述修復單元組，其中的所述第一修復單元包括：所述第二訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第一導電通孔；其中的所述第二修復單元包括：所述第一訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第二導電通孔；其中的所述第三修復單元包括：所述第四訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第三導電通孔；其中的所述第四修復單元包括：所述第三訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第四導電通孔；對於第3個所述修復單元組，其中的所述第一修復單元包括：所述第三訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第一導電通孔；其中的所述第二修復單元包括：所述第四訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第二導電通孔；其中的所述第三修復單元包括：所述第一訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第三導電通孔；其中的所述第四修復單元包括：所述第二訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第四導電通孔；對於第4個所述修復單元組，其中的所述第一修復單元包括：所述第四訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第一導電通孔；其中的所述第二修復單元包括：所述第三訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第二導電通孔；其中的所述第四修復單元包括：所述第二訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第三導電通孔；其中的所述第四修復單元包括：所述第一訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第四導電通孔。
  5. 如請求項4所述的邏輯晶片，其中，在B=3時，b的取值為0、1或2；所有的導電通孔組0中的導電通孔均為正常導電通孔；第X修復單元中導電通孔的預設切換方向為：其中的導電通孔組0中的第X導電通孔被允許切換至同一訊號區中的所述導電通孔組1中的第X導電通孔，所述導電通孔組1中的第X導電通孔被允許切換至同一訊號區中的所述導電通孔組2中的第X導電通孔；X取一、二、三或四。
  6. 如請求項4所述的邏輯晶片，其中，在B=6時，b的取值為0、1、2、3、4或5；所有訊號區的導電通孔組2中的導電通孔均為正常導電通孔；第X修復單元中導電通孔的預設切換方向為：所述導電通孔組2中的第X導電通孔被允許切換至同一訊號區中的所述導電通孔組3中的第X導電通孔，所述導電通孔組3中的第X導電通孔被允許切換至同一訊號區中的所述導電通孔組4中的第X導電通孔，所述導電通孔組4中的第X導電通孔被允許切換至同一訊號區中的所述導電通孔組1中的第X導電通孔；所述導電通孔組1中的第X導電通孔被允許切換至同一訊號區中的所述導電通孔組0中的第X導電通孔；所述導電通孔組0中的第X導電通孔被允許切換至同一訊號區中的所述導電通孔組5中的第X導電通孔。
  7. 如請求項6所述的邏輯晶片，其中，在每一訊號區中，所述導電通孔組0、所述導電通孔組1、所述導電通孔組2沿第一方向對齊；所述導電通孔組3、所述導電通孔組4、所述導電通孔組5沿第一方向對齊；所述導電通孔組0和所述導電通孔組5沿第二方向對齊，所述導電通孔組1和所述導電通孔組4沿第二方向對齊，所述導電通孔組2和所述導電通孔組3沿第二方向對齊。
  8. 如請求項1至7任一項所述的邏輯晶片，其中，所述導電通孔通過先通孔工藝（via-first）、中間通孔工藝（via-middle）、後通孔工藝（via-last）、背後通孔工藝（back side via-last）的任意一種工藝或多種工藝進行製備；同一邏輯晶片中的不同所述導電通孔電隔離。
  9. 一種記憶晶片，所述記憶晶片包括m個通道，m個所述通道沿第一方向依次排列，所述記憶晶片具有沿第二方向延伸的且穿過所述記憶晶片的中心的晶片軸線，m個所述通道關於所述晶片軸線對稱；每一所述通道均包括沿第二方向依次分佈的第一記憶陣列區域、通道訊號區域和第二記憶陣列區域，且每一所述通道訊號區域的中心與所屬通道的中心重合，m為正整數；每一所述通道訊號區域具有第一軸線和第二軸線，所述第一軸線沿所述第一方向或者所述第二方向延伸，所述第二軸線和所述第一軸線互相垂直且相交於所屬通道訊號區域的中心；每一所述通道訊號區域沿第三方向被多個導電通孔貫穿，所述第一方向、所述第二方向和所述第三方向兩兩垂直，所述第一方向和所述第二方向平行於所述記憶晶片的頂表面，所述第三方向垂直於所述記憶晶片的頂表面；對於每一所述通道訊號區域，其中的多個導電通孔被劃分為多個修復單元組；每一所述修復單元組均包括第一修復單元、第二修復單元、第三修復單元和第四修復單元；所述第一修復單元和所述第二修復單元沿所屬通道訊號區域的第一軸線對稱，所述第三修復單元和所述第四修復單元沿所屬通道訊號區域的第一軸線對稱，所述第一修復單元和所述第四修復單元沿所屬通道訊號區域的第二軸線對稱；每一所述修復單元均包括至少一個冗餘導電通孔和至少一個正常導電通孔，在任一所述正常導電通孔損壞時，所述正常導電通孔所傳輸的有效訊號沿預設切換方向切換至同一所述修復單元中的下一導電通孔；所述第一修復單元中的任一導電通孔在用於傳輸有效訊號時電連接至所述記憶晶片的內部電路；所述第一修復單元中的正常導電通孔和所述第二修復單元中的正常導電通孔一一對應且沿所屬通道訊號區域的所述第一軸線對稱，所述第三修復單元中的正常導電通孔和所述第四修復單元中的正常導電通孔一一對應且沿所屬通道訊號區域的所述第一軸線對稱，所述第一修復單元中的正常導電通孔和所述第四修復單元中的正常導電通孔一一對應且沿所屬通道訊號區域的所述第二軸線對稱。
  10. 如請求項9所述的記憶晶片，其中，對於每一所述修復單元組，所述第一修復單元中導電通孔的預設切換方向和所述第二修復單元中導電通孔的預設切換方向沿所屬通道訊號區域的第一軸線對稱；所述第三修復單元中導電通孔的預設切換方向和所述第四修復單元中導電通孔的預設切換方向沿所屬通道訊號區域的第一軸線對稱；所述第一修復單元中導電通孔的預設切換方向和所述第四修復單元中導電通孔的預設切換方向沿所屬通道訊號區域的第二軸線對稱；所述第二修復單元中導電通孔的預設切換方向和所述第三修復單元中導電通孔的預設切換方向沿所屬通道訊號區域的第二軸線對稱。
  11. 如請求項10所述的記憶晶片，其中，每一所述通道訊號區域均被劃分2×2個訊號區，每一所述訊號區的導電通孔被劃分為分佈位置相同的n個導電通孔組，n為正整數；在同一所述通道訊號區域中，第一訊號區中的導電通孔組和第二訊號區中的導電通孔組一一對應且沿第一軸線對稱，第三訊號區中的導電通孔組和第四訊號區中的導電通孔組一一對應且沿所述第一軸線對稱，所述第一訊號區中的導電通孔組和所述第四訊號區中的導電通孔組一一對應且沿所述第二軸線對稱；每一所述導電通孔組均包括第一導電通孔、第二導電通孔、第三導電通孔和第四導電通孔；對於同一所述通道訊號區，所述第一訊號區中一個導電通孔組中的第一導電通孔、所述第二訊號區中對應的導電通孔組中的第二導電通孔、所述第三訊號區中對應的導電通孔組中的第三導電通孔、所述第四訊號區中對應的導電通孔組中的第四導電通孔所構成的整體，其沿所述第一軸線對稱且沿所述第二軸線對稱；在同一所述通道訊號區域中，所述第一訊號區中一個導電通孔組中的第二導電通孔、所述第二訊號區中對應的導電通孔組中的第一導電通孔、所述第三訊號區中對應的導電通孔組中的第四導電通孔、所述第四訊號區中對應的導電通孔組中的第三導電通孔所構成的整體，其沿所述第一軸線對稱且沿所述第二軸線對稱；在同一所述通道訊號區域中，所述第一訊號區中一個導電通孔組中的第三導電通孔、所述第二訊號區中對應的導電通孔組中的第四導電通孔、所述第三訊號區中對應的導電通孔組中的第一導電通孔、所述第四訊號區中對應的導電通孔組中的第二導電通孔所構成的整體，其沿所述第一軸線對稱且沿所述第二軸線對稱；在同一所述通道訊號區域中，所述第一訊號區中一個導電通孔組中的第四導電通孔、所述第二訊號區中對應的導電通孔組中的第三導電通孔、所述第三訊號區中對應的導電通孔組中的第二導電通孔、所述第四訊號區中對應的導電通孔組中的第一導電通孔所構成的整體，其沿所述第一軸線對稱且沿所述第二軸線對稱。
  12. 如請求項11所述的記憶晶片，其中，將每一所述訊號區中的B個導電通孔組稱為1個導電通孔組合，所有訊號區中對應的導電通孔組合中的導電通孔組b所構成的整體，其沿所述第一軸線對稱且沿所述第二軸線對稱，B為小於等於n的正整數，b為小於B的自然數；同一所述通道訊號區域中每一所述訊號區中對應的1個導電通孔組合共構成4個所述修復單元組：對於第1個所述修復單元組，其中的所述第一修復單元包括：所述第一訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第一導電通孔；其中的所述第二修復單元包括：所述第二訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第二導電通孔；其中的所述第三修復單元包括：所述第三訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第三導電通孔；其中的所述第四修復單元包括：所述第四訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第四導電通孔；對於第2個所述修復單元組，其中的所述第一修復單元包括：所述第二訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第一導電通孔；其中的所述第二修復單元包括：所述第一訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第二導電通孔；其中的所述第三修復單元包括：所述第四訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第三導電通孔；其中的所述第四修復單元包括：所述第三訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第四導電通孔；對於第3個所述修復單元組，其中的所述第一修復單元包括：所述第三訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第一導電通孔；其中的所述第二修復單元包括：所述第四訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第二導電通孔；其中的所述第三修復單元包括：所述第一訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第三導電通孔；其中的所述第四修復單元包括：所述第二訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第四導電通孔；對於第4個所述修復單元組，其中的所述第一修復單元包括：所述第四訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第一導電通孔；其中的所述第二修復單元包括：所述第三訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第二導電通孔；其中的所述第四修復單元包括：所述第二訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第三導電通孔；其中的所述第四修復單元包括：所述第一訊號區中的所述導電通孔組合中所有所述導電通孔組各自的第四導電通孔。
  13. 如請求項12所述的記憶晶片，其中，在B=3時，b的取值為0、1或2；所述導電通孔組0中的導電通孔均為正常導電通孔；任一所述第一修復單元中導電通孔的預設切換方向為：所述導電通孔組0中的第一導電通孔被允許切換至同一訊號區中的所述導電通孔組1中的第一導電通孔，所述導電通孔組1中的第一導電通孔被允許切換至同一訊號區中的所述導電通孔組2中的第一導電通孔。
  14. 如請求項13所述的記憶晶片，其中，在B=6時，b的取值為0、1、2、3、4或5；所有訊號區的導電通孔組0中的導電通孔均為正常導電通孔；第一修復單元中導電通孔的預設切換方向為：所述導電通孔組2中的第一導電通孔被允許切換至同一訊號區中的所述導電通孔組3中的第一導電通孔，所述導電通孔組3中的第一導電通孔被允許切換至同一訊號區中的所述導電通孔組4中的第一導電通孔，所述導電通孔組4中的第一導電通孔被允許切換至同一訊號區中的所述導電通孔組1中的第一導電通孔；所述導電通孔組1中的第一導電通孔被允許切換至同一訊號區中的所述導電通孔組0中的第一導電通孔；所述導電通孔組0中的第一導電通孔被允許切換至同一訊號區中的所述導電通孔組5中的第一導電通孔。
  15. 一種晶片堆疊結構，其中，所述晶片堆疊結構包括如請求項1至8任一項所述的邏輯晶片和至少一個堆疊單元，且所述邏輯晶片和至少一個堆疊單元沿第三方向依次堆疊；每一所述堆疊單元包括沿第三方向依次堆疊的第一記憶晶片、第二記憶晶片、第三記憶晶片和第四記憶晶片，所述第三方向與每一晶片的頂表面垂直；第一記憶晶片、第二記憶晶片、第三記憶晶片、第四記憶晶片均為如權利要求9-14任一項所述的記憶晶片；所述第一記憶晶片和所述第二記憶晶片以面對面的方式堆疊，所述第二記憶晶片和所述第三記憶晶片以背對背的方式堆疊，所述第三記憶晶片和所述第四記憶晶片以面對面的方式堆疊；所述邏輯晶片與所述第一記憶晶片以背對背的方式堆疊；或者，所述邏輯晶片與所述第一記憶晶片以面對背的方式堆疊。
  16. 如請求項15所述的晶片堆疊結構，其中，所述邏輯晶片包括沿第一方向排列的m個通道訊號區域，每一所述記憶晶片均具有沿第一方向排列的m個通道，且每一所述通道均包括沿第二方向依次分佈的第一記憶陣列區域、通道訊號區域和第二記憶陣列區域；所述第一方向、所述第二方向和所述第三方向兩兩垂直，所述第一方向和所述第二方向平行於每一晶片的頂表面；在所述邏輯晶片和所述第一記憶晶片以背對背的方式堆疊，且所述邏輯晶片和每一所述記憶晶片各自的第一軸線均沿第一方向延伸的情況下，所述邏輯晶片中的第m-i個所述通道訊號區域與所述第一記憶晶片中的第i+1通道中的所述通道訊號區域、所述第二記憶晶片中的第i+1通道中的所述通道訊號區域、所述第三記憶晶片中的第m-i通道中的所述通道訊號區域和所述第四記憶晶片中的第m-i通道中的所述通道訊號區域沿第三方向對齊；其中，i為小於m的自然數。
  17. 如請求項16所述的晶片堆疊結構，其中，所述邏輯晶片包括沿第一方向排列的m個通道訊號區域，每一所述記憶晶片均具有沿第一方向排列的m個通道，且每一所述通道均包括沿第二方向依次分佈的第一記憶陣列區域、通道訊號區域和第二記憶陣列區域；在所述邏輯晶片和所述第一記憶晶片以背對背的方式堆疊，且所述邏輯晶片和每一所述記憶晶片各自的所述第二軸線沿第一方向延伸的情況下，所述邏輯晶片中的第i+1個所述通道訊號區域與所述第一記憶晶片中的第i+1通道中的所述通道訊號區域、所述第二記憶晶片中的第m-i通道中的所述通道訊號區域、所述第三記憶晶片中的第m-i通道中的所述通道訊號區域和所述第四記憶晶片中的第i+1通道中的所述通道訊號區域沿第三方向對齊；其中，i為小於m的自然數。
  18. 如請求項16或17所述的晶片堆疊結構，其中，每一所述通道中的通道訊號區域均被劃分為呈陣列分佈的2×2個訊號區；僅針對於沿第三方向對齊的多個所述通道訊號區域：屬於所述邏輯晶片的第四訊號區、屬於所述第一記憶晶片中的第一訊號區、屬於所述第二記憶晶片的第二訊號區、屬於所述第三記憶晶片的第三訊號區、屬於所述第四記憶晶片的第四訊號區沿第三方向對齊；屬於所述邏輯晶片的所述第三訊號區、屬於所述第一記憶晶片中的所述第二訊號區、屬於所述第二記憶晶片的所述第一訊號區、屬於所述第三記憶晶片的所述第四訊號區、屬於所述第四記憶晶片的所述第三訊號區沿第三方向對齊；屬於所述邏輯晶片的所述第二訊號區、屬於所述第一記憶晶片中的所述第三訊號區、屬於所述第二記憶晶片的所述第四訊號區、屬於所述第三記憶晶片的所述第一訊號區、屬於所述第四記憶晶片的所述第二訊號區沿第三方向對齊；屬於所述邏輯晶片的所述第一訊號區、屬於所述第一記憶晶片中的所述第四訊號區、屬於所述第二記憶晶片的所述第三訊號區、屬於所述第三記憶晶片的所述第二訊號區、屬於所述第四記憶晶片的所述第一訊號區沿第三方向對齊。
  19. 如請求項18所述的晶片堆疊結構，其中，每一所述訊號區均包括分佈位置相同的n個導電通孔組，每一所述導電通孔組包括第一導電通孔、第二導電通孔、第三導電通孔和第四導電通孔；僅針對於沿第三方向對齊的多個所述訊號區：屬於所述邏輯晶片的所述第四導電通孔、屬於所述第一記憶晶片的所述第一導電通孔、屬於所述第二記憶晶片的所述第二導電通孔、屬於所述第三記憶晶片的所述第三導電通孔、屬於所述第四記憶晶片的所述第四導電通孔沿第三方向對齊；屬於所述邏輯晶片的所述第三導電通孔、屬於所述第一記憶晶片的所述第二導電通孔、屬於所述第二記憶晶片的所述第一導電通孔、屬於所述第三記憶晶片的所述第四導電通孔、屬於所述第四記憶晶片的所述第三導電通孔沿第三方向對齊；屬於所述邏輯晶片的所述第二導電通孔、屬於所述第一記憶晶片的所述第三導電通孔、屬於所述第二記憶晶片的所述第四導電通孔、屬於所述第三記憶晶片的所述第一導電通孔、屬於所述第四記憶晶片的所述第二導電通孔沿第三方向對齊；屬於所述邏輯晶片的所述第一導電通孔、屬於所述第一記憶晶片的所述第四導電通孔、屬於所述第二記憶晶片的所述第三導電通孔、屬於所述第三記憶晶片的所述第二導電通孔、屬於所述第四記憶晶片的所述第一導電通孔沿第三方向對齊；其中，沿第三方向對齊的多個導電通孔耦接以形成一條訊號傳輸通道。
  20. 如請求項19所述的晶片堆疊結構，其中，所述邏輯晶片中的一個所述第四修復單元、所述第一記憶晶片中的一個所述第一修復單元、所述第二記憶晶片中的一個所述第二修復單元、所述第三記憶晶片中的一個所述第三修復單元、所述第四記憶晶片中的一個所述第四修復單元沿第三方向對齊，且同步執行導電通孔切換操作；所述邏輯晶片中的一個所述第三修復單元、所述第一記憶晶片中的一個所述第二修復單元、所述第二記憶晶片中的一個所述第一修復單元、所述第三記憶晶片中的一個所述第四修復單元、所述第四記憶晶片中的一個所述第三修復單元沿第三方向對齊，且同步執行導電通孔切換操作；所述邏輯晶片中的一個所述第二修復單元、所述第一記憶晶片中的一個所述第三修復單元、所述第二記憶晶片中的一個所述第四修復單元、所述第三記憶晶片中的一個所述第一修復單元、所述第四記憶晶片中的一個所述第二修復單元沿第三方向對齊，且同步執行導電通孔切換操作；所述邏輯晶片中的一個所述第一修復單元、所述第一記憶晶片中的一個所述第四修復單元、所述第二記憶晶片中的一個所述第三修復單元、所述第三記憶晶片中的一個所述第二修復單元、所述第四記憶晶片中的一個所述第一修復單元沿第三方向對齊，且同步執行導電通孔切換操作。
  21. 如請求項15所述的晶片堆疊結構，其中，所述邏輯晶片包括沿第一方向排列的m個通道訊號區域，每一所述記憶晶片均具有沿第一方向排列的m個通道，且每一所述通道均包括沿第二方向依次分佈的第一記憶陣列區域、通道訊號區域和第二記憶陣列區域；在所述邏輯晶片和所述第一記憶晶片以背對背的方式堆疊，且所述邏輯晶片和每一所述記憶晶片各自的所述第一軸線沿第一方向延伸的情況下，所述邏輯晶片中的第i+1個所述通道訊號區域與所述第一記憶晶片中的第i+1通道中的所述通道訊號區域、所述第二記憶晶片中的第i+1通道中的所述通道訊號區域、所述第三記憶晶片中的第m-i通道中的所述通道訊號區域和所述第四記憶晶片中的第m-i通道中的所述通道訊號區域沿第三方向對齊；其中，i為小於m的自然數。
  22. 如請求項15所述的晶片堆疊結構，其中，所述邏輯晶片包括沿第一方向排列的m個通道訊號區域，每一所述記憶晶片均具有沿第一方向排列的m個通道，且每一所述通道均包括沿第二方向依次分佈的第一記憶陣列區域、通道訊號區域和第二記憶陣列區域；在所述邏輯晶片和所述第一記憶晶片以背對背的方式堆疊，且所述邏輯晶片和每一所述記憶晶片各自的所述第二軸線沿第一方向延伸的情況下，所述邏輯晶片中的第m-i個所述通道訊號區域與所述第一記憶晶片中的第i+1通道中的所述通道訊號區域、所述第二記憶晶片中的第m-i通道中的所述通道訊號區域、所述第三記憶晶片中的第m-i通道中的所述通道訊號區域和所述第四記憶晶片中的第i+1通道中的所述通道訊號區域沿第三方向對齊；其中，i為小於m的自然數。
  23. 如請求項21或22所述的晶片堆疊結構，其中，每一所述通道中的通道訊號區域均被劃分為呈陣列分佈的2×2個訊號區；僅針對於沿第三方向對齊的多個所述通道訊號區域：屬於所述邏輯晶片的第二訊號區、屬於所述第一記憶晶片中的第一訊號區、屬於所述第二記憶晶片的第二訊號區、屬於所述第三記憶晶片的第三訊號區、屬於所述第四記憶晶片的第四訊號區沿第三方向對齊；屬於所述邏輯晶片的所述第一訊號區、屬於所述第一記憶晶片的所述第二訊號區、屬於所述第二記憶晶片的所述第一訊號區、屬於所述第三記憶晶片的所述第四訊號區、屬於所述第四記憶晶片的所述第三訊號區沿第三方向對齊；屬於所述邏輯晶片的所述第四訊號區、屬於所述第一記憶晶片的所述第三訊號區、屬於所述第二記憶晶片的所述第四訊號區、屬於所述第三記憶晶片的所述第一訊號區、屬於所述第四記憶晶片的所述第二訊號區沿第三方向對齊；屬於所述邏輯晶片的所述第三訊號區、屬於所述第一記憶晶片的所述第四訊號區、屬於所述第二記憶晶片的所述第三訊號區、屬於所述第三記憶晶片的所述第二訊號區、屬於所述第四記憶晶片的所述第一訊號區沿第三方向對齊。
  24. 如請求項23所述的晶片堆疊結構，其中，每一所述訊號區均包括分佈位置相同的n個導電通孔組，每一所述導電通孔組包括第一導電通孔、第二導電通孔、第三導電通孔和第四導電通孔；針對於沿第三方向對齊的多個所述訊號區：屬於所述邏輯晶片的所述第二導電通孔、屬於所述第一記憶晶片的所述第一導電通孔、屬於所述第二記憶晶片的所述第二導電通孔、屬於所述第三記憶晶片的所述第三導電通孔、屬於所述第四記憶晶片的所述第四導電通孔沿第三方向對齊；屬於所述邏輯晶片的所述第一導電通孔、屬於所述第一記憶晶片的所述第二導電通孔、屬於所述第二記憶晶片的所述第一導電通孔、屬於所述第三記憶晶片的所述第四導電通孔、屬於所述第四記憶晶片的所述第三導電通孔沿第三方向對齊；屬於所述邏輯晶片的所述第四導電通孔、屬於所述第一記憶晶片的所述第三導電通孔、屬於所述第二記憶晶片的所述第四導電通孔、屬於所述第三記憶晶片的所述第一導電通孔、屬於所述第四記憶晶片的所述第二導電通孔沿第三方向對齊；屬於所述邏輯晶片的所述第三導電通孔、屬於所述第一記憶晶片的所述第四導電通孔、屬於所述第二記憶晶片的所述第三導電通孔、屬於所述第三記憶晶片的所述第二導電通孔、屬於所述第四記憶晶片的所述第一導電通孔沿第三方向對齊；其中，沿第三方向對齊的多個導電通孔耦接以形成一條訊號傳輸通道。
  25. 如請求項24所述的晶片堆疊結構，其中，所述邏輯晶片中的一個所述第二修復單元、所述第一記憶晶片中的一個所述第一修復單元、所述第二記憶晶片中的一個所述第二修復單元、所述第三記憶晶片中的一個所述第三修復單元、所述第四記憶晶片中的一個所述第四修復單元沿第三方向對齊，且同步執行導電通孔切換操作；所述邏輯晶片中的一個所述第一修復單元、所述第一記憶晶片中的一個所述第二修復單元、所述第二記憶晶片中的一個所述第一修復單元、所述第三記憶晶片中的一個所述第四修復單元、所述第四記憶晶片中的一個所述第三修復單元沿第三方向對齊，且同步執行導電通孔切換操作；所述邏輯晶片中的一個所述第四修復單元、所述第一記憶晶片中的一個所述第三修復單元、所述第二記憶晶片中的一個所述第四修復單元、所述第三記憶晶片中的一個所述第一修復單元、所述第四記憶晶片中的一個所述第二修復單元沿第三方向對齊，且同步執行導電通孔切換操作；所述邏輯晶片中的一個所述第三修復單元、所述第一記憶晶片中的一個所述第四修復單元、所述第二記憶晶片中的一個所述第三修復單元、所述第三記憶晶片中的一個所述第二修復單元、所述第四記憶晶片中的一個所述第一修復單元沿第三方向對齊，且同步執行導電通孔切換操作。
  26. 如請求項15所述的晶片堆疊結構，其中，對於面對面連接的2個晶片，兩者中所述導電通孔沿第三方向對齊的位置通過混合鍵合工藝實現電連接；對於背對背連接的2個晶片或者對於背對面連接的2個晶片，兩者中所述導電通孔沿第三方向對齊的位置通過導電凸塊接合工藝實現電連接；或者，對於面對面連接的2個晶片或者對於背對背連接的2個晶片或者對於背對面連接的2個晶片，兩者中所述導電通孔沿第三方向對齊的位置均通過混合鍵合工藝實現電連接；或者，對於面對面連接的2個晶片或者對於背對背連接的2個晶片或者對於背對面連接的2個晶片，兩者中所述導電通孔沿第三方向對齊的位置均通過導電凸塊接合工藝實現電連接。
  27. 一種記憶體，包括如請求項15至26任一項所述的晶片堆疊結構。
TW113122538A 2023-11-15 2024-06-18 邏輯晶片、記憶晶片、晶片堆疊結構和記憶體 TWI897482B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202311543580.4A CN120048325B (zh) 2023-11-15 2023-11-15 一种逻辑芯片、存储芯片、芯片堆叠结构和存储器
CN2023115435804 2023-11-15

Publications (2)

Publication Number Publication Date
TW202522746A TW202522746A (zh) 2025-06-01
TWI897482B true TWI897482B (zh) 2025-09-11

Family

ID=93799567

Family Applications (1)

Application Number Title Priority Date Filing Date
TW113122538A TWI897482B (zh) 2023-11-15 2024-06-18 邏輯晶片、記憶晶片、晶片堆疊結構和記憶體

Country Status (4)

Country Link
EP (1) EP4583111A4 (zh)
CN (1) CN120048325B (zh)
TW (1) TWI897482B (zh)
WO (1) WO2025102969A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN121191558B (zh) * 2025-11-20 2026-03-27 极芯拓方技术(上海)有限公司 一种芯片堆叠结构、制备方法和存储器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200631156A (en) * 2004-11-15 2006-09-01 Electro Scient Ind Inc Tracking and marking specimens having defects formed during laser via drilling
TW201108380A (en) * 2009-05-20 2011-03-01 Qualcomm Inc Method and apparatus for providing through silicon via (TSV) redundancy
CN102623068A (zh) * 2011-01-28 2012-08-01 海力士半导体有限公司 半导体集成电路及其控制方法
US20170227605A1 (en) * 2016-02-05 2017-08-10 SK Hynix Inc. Stack type semiconductor apparatus and system including the stack type semiconductor apparatus
US20220100404A1 (en) * 2019-07-11 2022-03-31 Micron Technology, Inc. Circuit partitioning for a memory device
US20230015040A1 (en) * 2020-01-20 2023-01-19 Monolithic 3D Inc. 3d semiconductor devices and structures with electronic circuit units
CN116864469A (zh) * 2022-03-25 2023-10-10 长鑫存储技术有限公司 一种硅通孔阵列结构及半导体存储器
TW202341308A (zh) * 2022-03-21 2023-10-16 美商高通公司 用於３ｄ堆疊式電路的測試架構

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8384417B2 (en) * 2008-09-10 2013-02-26 Qualcomm Incorporated Systems and methods utilizing redundancy in semiconductor chip interconnects
KR101048795B1 (ko) * 2009-07-10 2011-07-15 주식회사 하이닉스반도체 반도체 장치
US8866303B2 (en) * 2010-06-17 2014-10-21 Conversant Intellectual Property Management Inc. Semiconductor device with configurable through-silicon vias
KR20170008546A (ko) * 2015-07-14 2017-01-24 에스케이하이닉스 주식회사 난수 발생 회로 및 이를 이용한 반도체 시스템
KR101737264B1 (ko) * 2016-02-05 2017-05-17 연세대학교 산학협력단 3차원 집적회로
US10249597B2 (en) * 2016-09-30 2019-04-02 Intel Corporation Systems, methods, and apparatuses for implementing die recovery in two-level memory (2LM) stacked die subsystems
CN110620097A (zh) * 2018-06-20 2019-12-27 北京信息科技大学 一种3d芯片冗余硅通孔的容错结构和方法
US11557572B2 (en) * 2021-05-13 2023-01-17 Nanya Technology Corporation Semiconductor device with stacked dies and method for fabricating the same
KR102872594B1 (ko) * 2021-09-08 2025-10-17 삼성전자주식회사 관통 전극의 리페어 방법, 이를 수행하는 리페어 장치 및 이를 포함하는 반도체 장치
KR102853013B1 (ko) * 2021-11-30 2025-09-01 엘지디스플레이 주식회사 백라이트 유닛 및 이를 포함하는 디스플레이 장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200631156A (en) * 2004-11-15 2006-09-01 Electro Scient Ind Inc Tracking and marking specimens having defects formed during laser via drilling
TW201108380A (en) * 2009-05-20 2011-03-01 Qualcomm Inc Method and apparatus for providing through silicon via (TSV) redundancy
CN102623068A (zh) * 2011-01-28 2012-08-01 海力士半导体有限公司 半导体集成电路及其控制方法
US20170227605A1 (en) * 2016-02-05 2017-08-10 SK Hynix Inc. Stack type semiconductor apparatus and system including the stack type semiconductor apparatus
US20220100404A1 (en) * 2019-07-11 2022-03-31 Micron Technology, Inc. Circuit partitioning for a memory device
US20230015040A1 (en) * 2020-01-20 2023-01-19 Monolithic 3D Inc. 3d semiconductor devices and structures with electronic circuit units
TW202341308A (zh) * 2022-03-21 2023-10-16 美商高通公司 用於３ｄ堆疊式電路的測試架構
CN116864469A (zh) * 2022-03-25 2023-10-10 长鑫存储技术有限公司 一种硅通孔阵列结构及半导体存储器

Also Published As

Publication number Publication date
CN120048325A (zh) 2025-05-27
EP4583111A4 (en) 2025-10-29
WO2025102969A1 (zh) 2025-05-22
CN120048325B (zh) 2025-11-21
EP4583111A1 (en) 2025-07-09
TW202522746A (zh) 2025-06-01

Similar Documents

Publication Publication Date Title
US20110163423A1 (en) Method for stacking serially-connected integrated circuits and multi-chip device made from same
US20250158003A1 (en) Logic chip, memory chip, chip stack structure, and memory
EP4583111A1 (en) Logic chip, memory chip, chip stack structure, and memory
US20250192110A1 (en) Memory chip, logic chip, chip stack structure, and memory
TWI903573B (zh) 記憶晶片、邏輯晶片、晶片堆疊結構和記憶體
JP7829069B2 (ja) メモリチップ、ロジックチップ、チップ積層構造、およびメモリ
CN120018518B (zh) 一种存储芯片、逻辑芯片、芯片堆叠结构和存储器
US20250125264A1 (en) Memory chip, logic chip, chip stack structure, and memory
CN120637363A (zh) 一种互连辅助芯片、芯片堆叠结构和存储器
EP4712722A1 (en) Memory chip, logic chip, chip stacking structure, and memory
US20240421040A1 (en) Apparatus including tsv structure
CN107731770A (zh) 芯片尺寸晶圆级规模封装的动态随机存储器及其制造方法
CN120018519B (zh) 一种存储芯片、逻辑芯片、芯片堆叠结构和存储器
TWI890490B (zh) 記憶晶片、邏輯晶片、晶片堆疊結構和記憶體
TW202329374A (zh) 三維積體電路
CN119153424B (zh) 一种存储芯片、芯片堆叠结构和存储器
US20250201796A1 (en) Memory chip, logic chip, chip-stacked structure, and memory
CN120048324A (zh) 一种逻辑芯片、存储芯片、芯片堆叠结构和存储器
TWI898868B (zh) 三維整合式晶片模組
CN223712752U (zh) 一种多芯片堆叠封装结构
US12456683B2 (en) Layout of conductive vias for semiconductor device
TWI909747B (zh) 三維整合式晶片模組
CN120545274A (zh) 一种存储芯片、芯片堆叠结构和存储器
CN119964613A (zh) 存储芯片、芯片堆叠结构和半导体器件
CN121968595A (zh) 一种三维堆叠rram存储器及其制备方法